特開 2025-8087 デルタシグマ型変調器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025008087

(43)【公開日】2025-01-20

(54)【発明の名称】デルタシグマ型変調器

(51)【国際特許分類】

   H03M 3/02 20060101AFI20250109BHJP

【ＦＩ】

H03M3/02

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023109954

(22)【出願日】2023-07-04

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】谷口 壮耶

(72)【発明者】

【氏名】和田 祥太郎

(72)【発明者】

【氏名】古田 善一

(72)【発明者】

【氏名】根塚 智裕

【テーマコード（参考）】

5J064

【Ｆターム（参考）】

5J064AA02

5J064BA03

5J064BB01

5J064BC06

5J064BC07

5J064BC10

5J064BC11

5J064BC15

5J064BC16

5J064BC24

(57)【要約】      （修正有）

【課題】セトリング性能の向上とノイズ低減ができるデルタシグマ型変調器を提供する。
【解決手段】デルタシグマ型変調器１において、第１チョッピング用スイッチ９は、容量結合アンプ２の入力側に接続され、並列回路１２は、容量結合アンプの出力側に接続され、第２チョッピング用スイッチ１３は、並列回路の後段に接続され、第１積分器３は、第２チョッピング用スイッチの後段に接続され、第３チョッピング用スイッチ１４は、第２チョッピング用スイッチと第１積分器の入力側との間に配置され、第１チョッピング用スイッチによって変調された信号を第２チョッピング用スイッチによって復調する。フィルタ用スイッチΦＤＦは、積分器並びに第３チョッピング用スイッチの動作周波数Ｆｓで、且つ、位相が第３チョッピング用スイッチに対して１８０度異なるタイミングで動作する。
【選択図】図１

【特許請求の範囲】

【請求項1】

容量結合アンプ（２）と、
この容量結合アンプの入力側に接続される第１チョッピング用スイッチ（９）と、
前記容量結合アンプの出力側に接続される抵抗素子（１１）及びフィルタ用スイッチ（ΦＤＦ）の並列回路（１２）と、
この並列回路の後段に接続される第２チョッピング用スイッチ（１３）と、
この第２チョッピング用スイッチの後段に接続される相関２重サンプリング型の積分器（３）と、
前記第２チョッピング用スイッチと、前記積分器の入力側との間に配置される第３チョッピング用スイッチ（１４）と、を備え、
前記第１チョッピング用スイッチによるチョッピング動作により変調された信号を、前記第２チョッピング用スイッチによるチョッピング動作により復調し、
前記積分器の動作周波数がＦｓである際に、
前記第３チョッピング用スイッチの動作周波数をＦｓとし、
前記第１及び前記第２チョッピング用スイッチの動作周波数をＦｓ／２とし、
前記フィルタ用スイッチは、動作周波数Ｆｓで、且つ位相が前記第３チョッピング用スイッチに対して１８０度異なるタイミングで動作するデルタシグマ型変調器。

【請求項2】

容量結合アンプ（２，３３）と、
この容量結合アンプの入力側に接続される第１チョッピング用スイッチ（９）と、
前記容量結合アンプの出力側に接続される抵抗素子（１１）及びフィルタ用スイッチ（ΦＤＦ）の並列回路（１２）と、
この並列回路の後段に接続される第２チョッピング用スイッチ（１３）と、
この第２チョッピング用スイッチの後段に接続される相関２重サンプリング型の積分器（３）と、を備え、
前記第１チョッピング用スイッチによるチョッピング動作により変調された信号を、前記第２チョッピング用スイッチによるチョッピング動作により復調し、
前記積分器の動作周波数がＦｓである際に、
前記第１及び前記第２チョッピング用スイッチは、動作周波数Ｆｓ／２で、且つ互いに位相が９０度異なるタイミングでチョッピング動作し、
前記フィルタ用スイッチは、動作周波数Ｆｓで、且つ前記第１、第２チョッピング用スイッチに対する各信号の排他的論理和をとった信号に対して、位相が１８０度異なるタイミングで動作するデルタシグマ型変調器。

【請求項3】

前記容量結合アンプ（３３）の入出力端子間を短絡するＤＣバイアス用スイッチ（Φ０）を備え、
前記積分器を構成するスイッチの動作周波数がＦｓである際に、
前記ＤＣバイアス用スイッチを、動作周波数Ｆｓで、且つ前記積分器を構成するスイッチがオンされる時間よりも短い時間でオンする請求項１又は２記載のデルタシグマ型変調器。

【請求項4】

前記第１チョッピングスイッチの入力側と前記積分器の出力側とにそれぞれ接続される入力低速チョッピングスイッチ（４２）、出力低速チョッピングスイッチ（４３）を備え、
前記入力及び出力低速チョッピングスイッチは、前記第１チョッピングスイッチよりも低い周波数でチョッピングされる請求項１又は２記載のデルタシグマ型変調器。

【請求項5】

前記積分器を構成する帰還容量の両端に接続され、前記入力及び出力低速チョッピングスイッチと同じ信号でチョッピングされる容量チョッピングスイッチ（４４～４７）と、
前記積分器の出力側に接続される量子化器（５）と、を備え、
前記出力低速チョッピングスイッチは、前記量子化器の出力側に接続される請求項４記載のデルタシグマ型変調器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、デルタシグマ型の変調器に関する。

【背景技術】

【0002】

例えば特許文献１には、デルタシグマ型の変調器において、Ａ／Ｄ変換動作を行なう部分の入出力と、積分器における積分容量の入出力とにおいて、同じ周波数でチョッピングを行う構成が開示されている。また、非特許文献１には、アンプの出力とＡ／Ｄ変換用のサンプリング入力との間に、ＲＣフィルタとスイッチとの組合せによりダイナミックフィルタリングを行う構成が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許公開２０２２／０２６３５２０明細書

【非特許文献】

【0004】

【非特許文献1】A 19 nV/√Hz Noise 2-μV Offset 75-μA Capacitive-Gain Amplifier With Switched-Capacitor ADC Driving CapabilityHanqing Wang, et. al., JSSC2017 (ADI)

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１の構成では、量子化器の入力値の極性がチョッピングの前後で反転するため、量子化器の判定値の極性も、同様にチョッピングの前後で反転する。したがって、チョッピングの前後でＤ／Ａ変換器の出力タイミングを適正に制御するには、量子化器の判定及び出力のタイミングや、Ｄ／Ａ変換器の出力タイミングを全て考慮する必要があり、
タイミング制御が複雑になってしまう。

【0006】

また、非特許文献1の構成では、スイッチをオンした際のセトリング時間が短くなり、スイッチをオフした際には、抵抗の作用により後段へのノイズ伝搬が小さくなる、というメリットがある。しかしながら、ダイナミックフィルタリングを行うためのタイミング生成が複雑になってしまう。

【0007】

本発明は上記事情に鑑みてなされたものであり、その目的は、より簡単なタイミング制御で、セトリング性能を向上させると共に、ノイズを低減できるデルタシグマ型変調器を提供することにある。

【課題を解決するための手段】

【0008】

請求項１記載のデルタシグマ型変調器によれば、第１チョッピング用スイッチ（９）は、容量結合アンプ（２）の入力側に接続される。抵抗素子（１１）及びフィルタ用スイッチ（ΦＤＦ）の並列回路（１２）は、容量結合アンプの出力側に接続される。第２チョッピング用スイッチ（１３）は、前記並列回路の後段に接続される。相関２重サンプリング型の積分器（３）は、第２チョッピング用スイッチの後段に接続される。第３チョッピング用スイッチ（１４）は、第２チョッピング用スイッチと、積分器の入力側との間に配置される。そして、第１チョッピング用スイッチによるチョッピング動作により変調された信号を、第２チョッピング用スイッチによるチョッピング動作により復調する。

【0009】

積分器及び第３チョッピング用スイッチの動作周波数をＦｓとし、第１及び第２チョッピング用スイッチの動作周波数をＦｓ／２とする。フィルタ用スイッチは、動作周波数Ｆｓで、且つ位相が第３チョッピング用スイッチに対して１８０度異なるタイミングで動作する。

【0010】

容量結合アンプに入力される電圧をチョッピングする第１チョッピング用スイッチの動作周波数を積分器の１／２にすることで、電荷の吸込み量が少なくなる。また、ダイナミックフィルタリングを行うフィルタ用スイッチは、第３チョッピング用スイッチのオンオフに伴う、積分器の入力でのサンプル／ホールドのフェーズ移行に伴い、第２チョッピング用スイッチに入力される電圧が変動するタイミングでオンになる。これにより、抵抗素子を短絡してセトリングを早めることができる。また、フィルタ用スイッチは、前記電圧が変動しないタイミングでオフになるので、抵抗素子の抵抗値によって前段で発生したノイズレベルを低減できる。このように、フィルタ用スイッチを制御するタイングが簡単になる。

【0011】

請求項２記載のデルタシグマ型変調器（２，３３）は、請求項１の構成より第３チョッピング用スイッチを除いた構成であり、第１チョッピング用スイッチによるチョッピング動作により変調された信号を、第２チョッピング用スイッチによるチョッピング動作により復調する点は同様である。積分器の動作周波数Ｆｓに対し、第１及び第２チョッピング用スイッチは、動作周波数Ｆｓ／２で、且つ互いに位相が９０度異なるタイミングでチョッピング動作する。フィルタ用スイッチは、動作周波数Ｆｓで、且つ第１、第２チョッピング用スイッチに対する各信号の排他的論理和をとった信号に対して、位相が１８０度異なるタイミングで動作する。

【0012】

このように構成すれば、フィルタ用スイッチを制御するタイングについては、請求項１と同様の作用になる。そして、請求項２によれば、請求項１の第３チョッピング用スイッチを第２チョッピング用スイッチと共用化した構成になるので、回路規模をより小さくできる。

【図面の簡単な説明】

【0013】

【図1】第１実施形態であり、デルタシグマ型変調器の構成を示す図

【図2】各スイッチを制御する信号の波形を示すタイミングチャート

【図3】第２実施形態であり、デルタシグマ型変調器の構成を示す図

【図4】各スイッチを制御する信号の波形を示すタイミングチャート

【図5】第３実施形態であり、デルタシグマ型変調器の構成を示す図

【図6】各スイッチを制御する信号波形を示すタイミングチャート

【図7】容量結合アンプの入出力電圧波形と、フィルタ用スイッチを制御する信号の波形とを示すタイミングチャート

【図8】第４実施形態であり、デルタシグマ型変調器の構成を示す図

【図9】主なスイッチを制御する信号波形を示すタイミングチャート

【発明を実施するための形態】

【0014】

（第１実施形態）
図１に示すように、本実施形態のデルタシグマ型変調器１は差動型であり、容量結合アンプ２、第１積分器３、第２積分器４及び量子化器５を備えている。尚、図中で差動構成の各側の符号には「ａ，ｂ」を付しているが、構成が対称であるため特段区別する必要がない限りは、符号に「ａ，ｂ」を付さない。容量結合アンプ２を構成するオペアンプ６の入力端子と出力端子との間には、コンデンサ７及び抵抗素子８の並列回路が接続されている。オペアンプ６の入力端子には、電圧Ｖｉｎｐ，Ｖｉｎｍが第１チョッピング用スイッチ９及びコンデンサ１０を介して入力される。

【0015】

第１チョッピング用スイッチ９は４つのスイッチを備え、一端が共通に接続されたスイッチΦ１ｄｉｎ及びΦ２ｄｉｎの組が２つある。尚、各スイッチの名称は、スイッチング制御に使用される信号名と同じものを使用する。また、各スイッチは、制御信号のレベルがハイの場合にオンする。コンデンサ１０ａには、電圧Ｖｉｎｐ，ＶｉｎｍがスイッチΦ２ｄｉｎ、Φ１ｄｉｎを介して入力される。コンデンサ１０ｂには、電圧Ｖｉｎｐ，ＶｉｎｍがスイッチΦ１ｄｉｎ、Φ２ｄｉｎを介して入力される。

【0016】

容量結合アンプ２の出力端子には、抵抗素子１１及びフィルタ用スイッチΦＤＦの並列回路１２が接続されている。並列回路１２には、第２チョッピング用スイッチ１３及び第３チョッピング用スイッチ１４が直列に接続されている。これらのチョッピング用スイッチ１３及び１４も４つのスイッチを備え、第２チョッピング用スイッチ１３は、出力側が共通に接続されたスイッチΦ１ｄｏｕｔ、Φ２ｄｏｕｔの組が２つある。各スイッチΦ１ｄｏｕｔの入力側は、並列回路１２にストレートに接続され、各スイッチΦ２ｄｏｕｔの入力側は、並列回路１２にクロスして接続されている。

【0017】

第３チョッピング用スイッチスイッチ１４は、出力側が共通に接続されたスイッチΦ１ｄ、Φ２ｄの組が２つある。各スイッチΦ１ｄの入力側は、第２チョッピング用スイッチ１３にストレートに接続され、各スイッチΦ２ｄの入力側は、第２チョッピング用スイッチ１３にクロスして接続されている。

【0018】

第３チョッピング用スイッチスイッチ１４の出力側は、コンデンサ１５を介して第１積分器３を構成するオペアンプ１６の入力端子に接続されている。オペアンプ１６の入力端子と出力端子との間には、スイッチΦ２及びコンデンサ１７の直列回路とスイッチΦ１とが並列に接続されている。第１積分器３は、相関２重サンプリング型の構成である。

【0019】

オペアンプ１６の出力端子は、スイッチΦ２ｄ，コンデンサ１８及びスイッチΦ２の直列回路を介して、第２積分器４を構成するオペアンプ１９の入力端子に接続されている。スイッチΦ２ｄ及びコンデンサ１８の共通接続点とグランドとの間には、スイッチΦ１ｄが接続されている。コンデンサ１８及びスイッチΦ２の共通接続点とグランドとの間には、スイッチΦ１が接続されている。

【0020】

オペアンプ１９の入力端子と出力端子との間には、コンデンサ２０が接続されている。オペアンプ１９の出力端子は、量子化器５の入力端子に接続されている。量子化器５の出力端子は、Ｄ／Ａコンバータ２１，２２の入力端子に接続されている。Ｄ／Ａコンバータ２１の出力端子は、スイッチΦ２ｄ及びコンデンサ２３の直列回路を介してオペアンプ１６の入力端子に接続されている。Ｄ／Ａコンバータ２２の出力端子は、スイッチΦ２ｄ及びコンデンサ２４の直列回路を介して、第２積分器４の入力側にあるスイッチΦ２ｄ及びコンデンサ１８の共通接続点に接続されている。

【0021】

次に、本実施形態の作用について説明する。図２に示すように、第１積分器３、及び第２積分器４の入力側のスイッチのオンオフを制御する信号Φ１及びΦ２の動作周波数をＦｓとする。信号Φ１及びΦ２は、互いに位相が１８０度異なっている。信号Φ１ｄ及びΦ２ｄは、第３チョッピング用スイッチスイッチ１４、並びにＤ／Ａコンバータ２１及び２２の出力側のスイッチを制御する。信号Φ１ｄ及びΦ２ｄは、信号Φ１及びΦ２の位相を僅かに遅延させた信号である。

【0022】

信号Φ１ｄｉｎ及びΦ２ｄｉｎは、第１チョッピング用スイッチ９を制御する信号であり、信号Φ１ｄｏｕｔ及びΦ２ｄｏｕｔは、第２チョッピング用スイッチ１３を制御する信号であり、これらの周波数はＦｓ／２である。信号Φ１ｄｉｎ及びΦ２ｄｉｎは、互いに位相が１８０度異なり、信号Φ１ｄｏｕｔ及びΦ２ｄｏｕｔも、互いに位相が１８０度異なる。信号Φ１ｄｉｎと信号Φ１ｄｏｕｔとは同相である。

【0023】

並列回路１２のスイッチを制御する信号ΦＤＦの周波数はＦｓであり、信号Φ２と同相である。第１積分器３及び第２積分器４の入力側において、信号Φ１及びΦ１ｄがハイレベルの際に入力信号のサンプルフェーズとなり、信号Φ２及びΦ２ｄがハイレベルの際に入力信号のホールドフェーズとなる。したがって、フィルタ用スイッチΦＤＦは、サンプルフェーズでオフになり、ホールドフェーズでオンになる。

【0024】

デルタシグマ型変調器１は全体的にはＡ／Ｄ変換動作するが、その動作周波数はＦｓとなる。容量結合アンプ２は周波数Ｆｓ／２で動作し、コンデンサ１０及び７の容量比倍のゲインで入力電圧Ｖｉｎを増幅する。これにより、電荷の吸い込み量が低減される。
ＣＣＡＯＵＴは、並列回路１２の出力点であり、ＩＮＴ１ＩＮは、コンデンサ１５の入力点である。フィルタ用スイッチΦＤＦは、ＣＣＡＯＵＴの電圧が変化しない期間にオフになるので、容量結合アンプ２の出力電圧は、並列回路１２の抵抗素子１１を介して次段に出力される。これにより、容量結合アンプ２で発生するノイズのレベルが低減される。また、フィルタ用スイッチΦＤＦは、ＣＣＡＯＵＴの電圧が変化するタイミングでオンになり、抵抗素子１１を短絡する。これにより、セトリングタイムが短縮される。

【0025】

以上のように本実施形態によれば、デルタシグマ型変調器１において、第１チョッピング用スイッチ９は、容量結合アンプ２の入力側に接続される。抵抗素子１１及びフィルタ用スイッチΦＤＦの並列回路１２は、容量結合アンプ２の出力側に接続される。第２チョッピング用スイッチ１３は、並列回路１２の後段に接続される。第１積分器３は、第２チョッピング用スイッチ１３の後段に接続される。第３チョッピング用スイッチ１４は、第２チョッピング用スイッチ１３と、第１積分器３の入力側との間に配置される。そして、第１チョッピング用スイッチ９によるチョッピング動作により変調された信号を、第２チョッピング用スイッチ１３によるチョッピング動作により復調する。

【0026】

積分器３及び４並びに第３チョッピング用スイッチ１４の動作周波数をＦｓとし、第１及び第２チョッピング用スイッチ９及び１３の動作周波数をＦｓ／２とする。フィルタ用スイッチΦＤＦは、動作周波数Ｆｓで、且つ位相が第３チョッピング用スイッチ１４に対して１８０度異なるタイミングで動作する。

【0027】

これにより、容量結合アンプ２の入力側における電荷の吸込み量が少なくなる。また、ダイナミックフィルタリングを行うフィルタ用スイッチΦＤＦは、第２チョッピング用スイッチ１３に入力される電圧が変動するタイミングでオンになるので、抵抗素子１１を短絡してセトリングを早めることができる。また、フィルタ用スイッチΦＤＦは、前記電圧が変動しないタイミングでオフになるので、抵抗素子１１の抵抗値によって前段で発生したノイズレベルを低減できる。このように、フィルタ用スイッチΦＤＦを制御するタイングが簡単になる。

【0028】

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図３に示す第２実施形態のデルタシグマ型変調器３１は、デルタシグマ型変調器１より第３チョッピング用スイッチ１４を削除した構成である。第２チョッピング用スイッチ１３の出力側は、コンデンサ１５に直接接続されている。

【0029】

次に、第２実施形態の作用について説明する。図４に示すように、各スイッチを制御する信号のうち、信号Φ１ｄｏｕｔ及びΦ２ｄｏｕｔの位相が第１実施形態とは相違している。第１実施形態では、信号Φ１ｄｉｎと信号Φ１ｄｏｕｔ、信号Φ２ｄｉｎと信号Φ２ｄｏｕｔはそれぞれ同相であった。これに対して第２実施形態では、信号Φ１ｄｏｕｔは信号Φ１ｄｉｎに対して位相が９０度進んでおり、信号Φ２ｄｏｕｔも信号Φ２ｄｉｎに対して位相が９０度進んでいる。このように制御することで、第３チョッピング用スイッチ１４が不要となっている。したがって第２実施形態によれば、回路規模をより小さくすることができる。

【0030】

尚、フィルタ用スイッチΦＤＦを制御する信号のパターンは、第１チョッピング用スイッチ９を制御する信号Φ１ｄｉｎと信号Φ１ｄｏｕｔと、第２チョッピング用スイッチ１３制御する信号Φ２ｄｉｎと信号Φ２ｄｏｕｔとの排他的論理和をとった信号を、反転させたパターンとなっている。

【0031】

（第３実施形態）
図５に示すように、第３実施形態のデルタシグマ型変調器３２は、デルタシグマ型変調器３１の容量結合アンプ２に替えて、容量結合アンプ３３を用いた構成である。容量結合アンプ３３は、容量結合アンプ２の抵抗素子８を、スイッチΦ０に置き換えた構成である。図６に示すように、スイッチΦ０の動作周波数はＦｓであり、信号Φ１の立上りのタイミングでオンになり、オペアンプ６の入出力端子間を短絡する。

【0032】

図６及び図７に示すように、スイッチΦ０がオンするタイミングで、容量結合アンプ３３の出力電圧Ｖｏｕｔの極性は変化する。出力電圧Ｖｏｕｔが負の値から０Ｖ方向に、また正の値から０Ｖ方向に遷移する際に、完全に０Ｖに遷移しきらない場合であっても、スイッチΦ０がオンすることでＤＣバイアスが行われる。第２実施形態では、常に抵抗素子８に直流電流が流れるため、その分が出力電圧のゲイン誤差となる。また、抵抗素子８の抵抗値は高い値になるため、ＤＣバイアスに時間を要することになる。これに対して第３実施形態によれば、スイッチΦ０がオンすることで、ゲイン誤差を生じることなく、ＤＣバイアスを即時に行うことができる。

【0033】

（第４実施形態）
図８に示すように、第４実施形態のデルタシグマ型変調器４１は、第３実施形態のデルタシグマ型変調器３２において、第１チョッピング用スイッチ７の前段に入力低速チョッピング用スイッチ４２ｐ，４２ｍを配置し、量子化器５の後段に出力低速チョッピング用スイッチ４３を配置している。また、第１積分器３のコンデンサ１７の両端に容量低速チョッピング用スイッチ４４、４５を配置し、第２積分器４のコンデンサ２０の両端に、容量低速チョッピング用スイッチ４６、４７を配置している。

【0034】

図９に示すように、各低速チョッピング用スイッチ４２～４７は、周波数Ｆｓよりも十分に低く、且つその他の信号よりも低い周波数ｆＬＦでチョッピング動作する。これにより、電荷の吸い込みによる影響をより低減できる。

【0035】

（その他の実施形態）
第３、第４実施形態の構成を、第１実施形態に適用しても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0036】

図面中、１はデルタシグマ型変調器、２は容量結合アンプ、３は第１積分器、４は第２積分器、５は量子化器、９は第１チョッピング用スイッチ、１１は抵抗素子、ΦＤＦはフィルタ用スイッチ、１２は並列回路、１３は第２チョッピング用スイッチ、１４は第３チョッピング用スイッチを示す。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】