知財求人 - 知財ポータルサイト「IP Force」
▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025081241
(43)【公開日】2025-05-27
(54)【発明の名称】印刷回路基板及びその製造方法
(51)【国際特許分類】
H05K 1/02 20060101AFI20250520BHJP
H05K 3/46 20060101ALI20250520BHJP
H05K 1/09 20060101ALI20250520BHJP
【ＦＩ】
H05K1/02 J
H05K3/46 B
H05K1/02 C
H05K1/09 C
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2024188432
(22)【出願日】2024-10-25
(31)【優先権主張番号】10-2023-0158499
(32)【優先日】2023-11-15
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】李 亮 制
(72)【発明者】
【氏名】金 昶 坤
(72)【発明者】
【氏名】金 恩 植
(72)【発明者】
【氏名】朴 帝 相
(72)【発明者】
【氏名】ジョ 永 一
(72)【発明者】
【氏名】徐 秀 ミン
(72)【発明者】
【氏名】尹 京 娥
(72)【発明者】
【氏名】全 相 ウク
【テーマコード（参考）】
4E351
5E316
5E338
【Ｆターム（参考）】
4E351BB35
4E351DD04
4E351DD19
4E351GG13
4E351GG20
5E316AA33
5E316AA43
5E316CC01
5E316CC31
5E316CC32
5E316CC37
5E316CC58
5E316FF01
5E316HH31
5E316HH40
5E338AA03
5E338BB03
5E338BB13
5E338BB19
5E338BB25
5E338BB75
5E338CC07
5E338CC09
5E338CD03
5E338EE32
5E338EE60
(57)【要約】 （修正有）
【課題】所望の深さを有しキャビティ内の接続パターンの損傷なく実装正確度を高めることができるキャビティを形成することができる印刷回路基板及びその製造方法を提供する。
【解決手段】本発明による印刷回路基板１００は、複数の絶縁層ＩＬと、複数の絶縁層ＩＬの少なくとも一部分に形成されるキャビティＣＶと、キャビティＣＶ内に配置される複数の接続部ＣＭと、キャビティＣＶの側壁の底部に配置され、複数の絶縁層ＩＬの下に位置するダミー層ＳＭとを有し、ダミー層ＳＭの第１厚さＴ１は、複数の接続部ＣＭの第２厚さＴ２より小さい。
【選択図】図１
【解決手段】本発明による印刷回路基板１００は、複数の絶縁層ＩＬと、複数の絶縁層ＩＬの少なくとも一部分に形成されるキャビティＣＶと、キャビティＣＶ内に配置される複数の接続部ＣＭと、キャビティＣＶの側壁の底部に配置され、複数の絶縁層ＩＬの下に位置するダミー層ＳＭとを有し、ダミー層ＳＭの第１厚さＴ１は、複数の接続部ＣＭの第２厚さＴ２より小さい。
【選択図】図１
【特許請求の範囲】
【請求項1】
複数の絶縁層と、
前記複数の絶縁層の少なくとも一部分に形成されるキャビティと、
前記キャビティ内に配置される複数の接続部と、
前記キャビティの側壁の底部に配置され、前記複数の絶縁層の下に位置するダミー層と、を有し、
前記ダミー層の第１厚さは、前記複数の接続部の第２厚さより小さいことを特徴とする印刷回路基板。
前記複数の絶縁層の少なくとも一部分に形成されるキャビティと、
前記キャビティ内に配置される複数の接続部と、
前記キャビティの側壁の底部に配置され、前記複数の絶縁層の下に位置するダミー層と、を有し、
前記ダミー層の第１厚さは、前記複数の接続部の第２厚さより小さいことを特徴とする印刷回路基板。
【請求項2】
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの側壁の縁と前記ダミー層の縁は、整列していることを特徴とする請求項１に記載の印刷回路基板。
【請求項3】
前記ダミー層は、第１ダミー層、及び前記第１ダミー層の上に位置する第２ダミー層を含み、
前記第２ダミー層の上面は、前記複数の絶縁層で覆われていることを特徴とする請求項１に記載の印刷回路基板。
前記第２ダミー層の上面は、前記複数の絶縁層で覆われていることを特徴とする請求項１に記載の印刷回路基板。
【請求項4】
前記複数の接続部の下に配置されるシード層をさらに有し、
前記第１ダミー層は、前記シード層と同じ層を含むことを特徴とする請求項３に記載の印刷回路基板。
前記第１ダミー層は、前記シード層と同じ層を含むことを特徴とする請求項３に記載の印刷回路基板。
【請求項5】
前記第１ダミー層と前記第２ダミー層は、互いに異なる層を含むことを特徴とする請求項４に記載の印刷回路基板。
【請求項6】
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの側壁の縁と前記第１ダミー層と前記第２ダミー層の縁は、整列していることを特徴とする請求項５に記載の印刷回路基板。
【請求項7】
前記ダミー層は、前記第１ダミー層の側面に位置する第３ダミー層をさらに含むことを特徴とする請求項５に記載の印刷回路基板。
【請求項8】
前記複数の接続部の上に配置されるカバー層をさらに有し、
前記第３ダミー層は、前記カバー層と同じ層を含むことを特徴とする請求項７に記載の印刷回路基板。
前記第３ダミー層は、前記カバー層と同じ層を含むことを特徴とする請求項７に記載の印刷回路基板。
【請求項9】
前記複数の接続部の下に配置されるシード層をさらに有し、
前記ダミー層は、前記シード層と異なる層を含むことを特徴とする請求項１に記載の印刷回路基板。
前記ダミー層は、前記シード層と異なる層を含むことを特徴とする請求項１に記載の印刷回路基板。
【請求項10】
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの側壁の縁と前記ダミー層の縁は、整列していることを特徴とする請求項９に記載の印刷回路基板。
【請求項11】
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの幅は、一定でないことを特徴とする請求項１に記載の印刷回路基板。
【請求項12】
第１絶縁層の上に複数の接続部を形成する段階と、
前記複数の接続部の上に遮断層を形成する段階と、
前記遮断層を露出するキャビティを有し、前記遮断層の縁を覆う複数の絶縁層を形成する段階と、
前記キャビティ内の前記遮断層の上に犠牲層を形成する段階と、
前記犠牲層を除去する段階と、
前記キャビティによって露出される前記遮断層を除去して、前記キャビティの側壁の底部に配置され、前記複数の絶縁層の下に位置するダミー層を形成する段階と、を有することを特徴とする印刷回路基板の製造方法。
前記複数の接続部の上に遮断層を形成する段階と、
前記遮断層を露出するキャビティを有し、前記遮断層の縁を覆う複数の絶縁層を形成する段階と、
前記キャビティ内の前記遮断層の上に犠牲層を形成する段階と、
前記犠牲層を除去する段階と、
前記キャビティによって露出される前記遮断層を除去して、前記キャビティの側壁の底部に配置され、前記複数の絶縁層の下に位置するダミー層を形成する段階と、を有することを特徴とする印刷回路基板の製造方法。
【請求項13】
前記複数の接続部と前記遮断層の下に配置されるシード層を形成する段階をさらに有することを特徴とする請求項１２に記載の印刷回路基板の製造方法。
【請求項14】
前記犠牲層を除去する段階は、前記複数の絶縁層と前記複数の接続部によって覆われていない前記シード層が除去されることを特徴とする請求項１３に記載の印刷回路基板の製造方法。
【請求項15】
前記ダミー層は、第１ダミー層、及び前記第１ダミー層の上に位置する第２ダミー層を含み、
前記第２ダミー層の上面は、前記複数の絶縁層で覆われることを特徴とする請求項１４に記載の印刷回路基板の製造方法。
前記第２ダミー層の上面は、前記複数の絶縁層で覆われることを特徴とする請求項１４に記載の印刷回路基板の製造方法。
【請求項16】
前記第１ダミー層は、前記シード層と同じ層として形成され、
前記第２ダミー層は、前記遮断層と同じ層として形成されることを特徴とする請求項１５に記載の印刷回路基板の製造方法。
前記第２ダミー層は、前記遮断層と同じ層として形成されることを特徴とする請求項１５に記載の印刷回路基板の製造方法。
【請求項17】
前記複数の接続部の表面にカバー層を形成する段階をさらに有することを特徴とする請求項１５に記載の印刷回路基板の製造方法。
【請求項18】
前記ダミー層は、前記第１ダミー層の側面に位置する第３ダミー層をさらに含むことを特徴とする請求項１７に記載の印刷回路基板の製造方法。
【請求項19】
前記第３ダミー層は、前記カバー層と同じ層として形成されることを特徴とする請求項１８に記載の印刷回路基板の製造方法。
【請求項20】
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの幅は、一定でないように形成されることを特徴とする請求項１２に記載の印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、印刷回路基板及びその製造方法に関し、特に、所望の深さを有しキャビティ内の接続パターンの損傷なく実装正確度を高めることができるキャビティを形成することができる印刷回路基板及びその製造方法に関する。
【背景技術】
【0002】
印刷回路基板は、絶縁材に銅のような伝導性材料で回路パターンを形成したもので、携帯電話機をはじめとするＩＴ分野の電子機器が小型化されるにつれて印刷回路基板にキャビティを形成し、キャビティ内にＩＣ、能動素子または手動素子などの電子部品を実装する方法が提案された。
印刷回路基板のキャビティの深さが深いほど電子部品の多くの部分がキャビティ内に実装可能であり、電子部品と印刷回路基板をパッケージングした製品の全体厚さが減少できる。
印刷回路基板のキャビティの深さが深いほど電子部品の多くの部分がキャビティ内に実装可能であり、電子部品と印刷回路基板をパッケージングした製品の全体厚さが減少できる。
【0003】
印刷回路基板にキャビティを形成する時、キャビティの深さを調節しにくく、キャビティ内に電子部品との接続のための接続パターンが損傷することがあり、電子部品をキャビティ内に正確に実装しにくいことがある。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は上記従来の印刷回路基板における課題に鑑みてなされたものであって、本発明の目的は、所望の深さを有しキャビティ内の接続パターンの損傷なく実装正確度を高めることができるキャビティを形成することができる印刷回路基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた本発明による印刷回路基板は、複数の絶縁層と、前記複数の絶縁層の少なくとも一部分に形成されるキャビティと、前記キャビティ内に配置される複数の接続部と、前記キャビティの側壁の底部に配置され、前記複数の絶縁層の下に位置するダミー層と、を有し、前記ダミー層の第１厚さは、前記複数の接続部の第２厚さより小さいことを特徴とする。
【0006】
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの側壁の縁と前記ダミー層の縁は、整列していることが好ましい。
前記ダミー層は、第１ダミー層、及び前記第１ダミー層の上に位置する第２ダミー層を含み、前記第２ダミー層の上面は、前記複数の絶縁層で覆われていることが好ましい。
前記複数の接続部の下に配置されるシード層をさらに有し、前記第１ダミー層は、前記シード層と同じ層を含むことが好ましい。
前記第１ダミー層と前記第２ダミー層は、互いに異なる層を含むことが好ましい。
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの側壁の縁と前記第１ダミー層と前記第２ダミー層の縁は、整列していることが好ましい。
前記ダミー層は、前記第１ダミー層の側面に位置する第３ダミー層をさらに含むことが好ましい。
前記複数の接続部の上に配置されるカバー層をさらに有し、前記第３ダミー層は、前記カバー層と同じ層を含むことが好ましい。
前記複数の接続部の下に配置されるシード層をさらに有し、前記ダミー層は、前記シード層と異なる層を含むことが好ましい。
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの側壁の縁と前記ダミー層の縁は、整列していることが好ましい。
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの幅は、一定でないことが好ましい。
前記ダミー層は、第１ダミー層、及び前記第１ダミー層の上に位置する第２ダミー層を含み、前記第２ダミー層の上面は、前記複数の絶縁層で覆われていることが好ましい。
前記複数の接続部の下に配置されるシード層をさらに有し、前記第１ダミー層は、前記シード層と同じ層を含むことが好ましい。
前記第１ダミー層と前記第２ダミー層は、互いに異なる層を含むことが好ましい。
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの側壁の縁と前記第１ダミー層と前記第２ダミー層の縁は、整列していることが好ましい。
前記ダミー層は、前記第１ダミー層の側面に位置する第３ダミー層をさらに含むことが好ましい。
前記複数の接続部の上に配置されるカバー層をさらに有し、前記第３ダミー層は、前記カバー層と同じ層を含むことが好ましい。
前記複数の接続部の下に配置されるシード層をさらに有し、前記ダミー層は、前記シード層と異なる層を含むことが好ましい。
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの側壁の縁と前記ダミー層の縁は、整列していることが好ましい。
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの幅は、一定でないことが好ましい。
【0007】
上記目的を達成するためになされた本発明による印刷回路基板の製造方法は、第１絶縁層の上に複数の接続部を形成する段階と、前記複数の接続部の上に遮断層を形成する段階と、前記遮断層を露出するキャビティを有し、前記遮断層の縁を覆う複数の絶縁層を形成する段階と、前記キャビティ内の前記遮断層の上に犠牲層を形成する段階と、前記犠牲層を除去する段階と、前記キャビティによって露出される前記遮断層を除去して、前記キャビティの側壁の底部に配置され、前記複数の絶縁層の下に位置するダミー層を形成する段階と、を有することを特徴とする。
【0008】
前記複数の接続部と前記遮断層の下に配置されるシード層を形成する段階をさらに有することが好ましい。
前記犠牲層を除去する段階は、前記複数の絶縁層と前記複数の接続部によって覆われていない前記シード層が除去されることが好ましい。
前記ダミー層は、第１ダミー層、及び前記第１ダミー層の上に位置する第２ダミー層を含み、前記第２ダミー層の上面は、前記複数の絶縁層で覆われることが好ましい。
前記第１ダミー層は、前記シード層と同じ層として形成され、前記第２ダミー層は、前記遮断層と同じ層として形成されることが好ましい。
前記複数の接続部の表面にカバー層を形成する段階をさらに有することが好ましい。
前記ダミー層は、前記第１ダミー層の側面に位置する第３ダミー層をさらに含むことが好ましい。
前記第３ダミー層は、前記カバー層と同じ層として形成されることが好ましい。
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの幅は、一定でないように形成されることが好ましい。
前記犠牲層を除去する段階は、前記複数の絶縁層と前記複数の接続部によって覆われていない前記シード層が除去されることが好ましい。
前記ダミー層は、第１ダミー層、及び前記第１ダミー層の上に位置する第２ダミー層を含み、前記第２ダミー層の上面は、前記複数の絶縁層で覆われることが好ましい。
前記第１ダミー層は、前記シード層と同じ層として形成され、前記第２ダミー層は、前記遮断層と同じ層として形成されることが好ましい。
前記複数の接続部の表面にカバー層を形成する段階をさらに有することが好ましい。
前記ダミー層は、前記第１ダミー層の側面に位置する第３ダミー層をさらに含むことが好ましい。
前記第３ダミー層は、前記カバー層と同じ層として形成されることが好ましい。
前記複数の絶縁層の上部表面と垂直を成す高さ方向に沿って、前記キャビティの幅は、一定でないように形成されることが好ましい。
【発明の効果】
【0009】
本発明に係る印刷回路基板及びその製造方法によれば、キャビティは、複数の絶縁層の内の一部の絶縁層に形成し、キャビティが形成される絶縁層の厚さ及び個数を調節することによって、所望の深さを有するキャビティを形成することができ、また、キャビティを形成する間、第２ダミー層を用いて複数の接続部を覆って保護した後、製造工程中に第２ダミー層を除去し、キャビティ内の複数の接続部が損傷しないようにキャビティを形成して、キャビティ内に実装される半導体チップと複数の接続部との接続特性低下を防止することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の実施形態による印刷回路基板の概略構成を示す断面図である。
【図3】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図4】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図5】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図6】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図7】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図8】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図9】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図10】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図11】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図12】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図13】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図14】本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図15】本発明の他の実施形態による印刷回路基板の概略構成を示す断面図である。
【図17】本発明の他の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図18】本発明の他の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図19】本発明の他の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図20】本発明の他の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【図21】本発明の他の実施形態による印刷回路基板の製造方法を説明するための断面図である。
【発明を実施するための形態】
【0011】
次に、本発明に係る印刷回路基板及びその製造方法を実施するための形態の具体例を図面を参照しながら説明する。
以下、添付した図面を参照して本発明の様々な実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように詳しく説明する。
本発明は様々の異なる形態に実現することができ、ここで説明する実施形態に限定されない。
以下、添付した図面を参照して本発明の様々な実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように詳しく説明する。
本発明は様々の異なる形態に実現することができ、ここで説明する実施形態に限定されない。
【0012】
本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一の参照符号を付けるようにする。
また、添付された図面は、本明細書に開示された実施形態を容易に理解することができるようにするためのものに過ぎず、添付された図面によって本明細書に開示された技術的思想が制限されず、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むと理解されなければならない。
また、図面に示された各構成の大きさ及び厚さは、説明の便宜のために任意に示したので、本発明が必ずしも図示されたところに限定されない。
図面において様々の層及び領域を明確に表現するために厚さを拡大して示した。そして図面において、説明の便宜のために、一部層及び領域の厚さを誇張して示した。
また、添付された図面は、本明細書に開示された実施形態を容易に理解することができるようにするためのものに過ぎず、添付された図面によって本明細書に開示された技術的思想が制限されず、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むと理解されなければならない。
また、図面に示された各構成の大きさ及び厚さは、説明の便宜のために任意に示したので、本発明が必ずしも図示されたところに限定されない。
図面において様々の層及び領域を明確に表現するために厚さを拡大して示した。そして図面において、説明の便宜のために、一部層及び領域の厚さを誇張して示した。
【0013】
また、層、膜、領域、板などの部分が他の部分「の上に」または「上に」あるという時、これは他の部分「の直上に」ある場合だけでなく、その中間にまた他の部分がある場合も含む。
逆に、ある部分が他の部分「の直上に」あるという時には中間に他の部分がないことを意味する。
また、基準となる部分「の上に」または「上に」あるというのは基準となる部分の上または下に位置することであり、必ずしも重力反対方向に向かって「の上に」または「上に」位置することを意味するのではない。
また、明細書全体で、ある部分がある構成要素を「含む」という時、これは特に反対になる記載がない限り他の構成要素を除くのではなく他の構成要素をさらに含むことができるのを意味する。
逆に、ある部分が他の部分「の直上に」あるという時には中間に他の部分がないことを意味する。
また、基準となる部分「の上に」または「上に」あるというのは基準となる部分の上または下に位置することであり、必ずしも重力反対方向に向かって「の上に」または「上に」位置することを意味するのではない。
また、明細書全体で、ある部分がある構成要素を「含む」という時、これは特に反対になる記載がない限り他の構成要素を除くのではなく他の構成要素をさらに含むことができるのを意味する。
【0014】
また、明細書全体で、「平面上」という時、これは対象部分を上から見た時を意味し、「断面上」という時、これは対象部分を垂直に切断した断面を横から見た時を意味する。
また、明細書全体で、「連結（接続）される」という時、これは二つ以上の構成要素が直接的に連結（接続）されることのみを意味するのではなく、二つ以上の構成要素が他の構成要素を通じて間接的に連結（接続）されること、物理的に連結されることだけでなく電気的に連結（接続）されること、または位置や機能によって異なる名称で称したが、一体であるのを意味することができる。
以下では、図面を参照して多様な実施形態と変形例を詳細に説明する。
また、明細書全体で、「連結（接続）される」という時、これは二つ以上の構成要素が直接的に連結（接続）されることのみを意味するのではなく、二つ以上の構成要素が他の構成要素を通じて間接的に連結（接続）されること、物理的に連結されることだけでなく電気的に連結（接続）されること、または位置や機能によって異なる名称で称したが、一体であるのを意味することができる。
以下では、図面を参照して多様な実施形態と変形例を詳細に説明する。
【0015】
図１及び図２を参照して、本発明の実施形態による印刷回路基板１００について説明する。
図１は、本発明の実施形態による印刷回路基板の概略構成を示す断面図であり、図２は図１の一部を拡大した拡大図である。
図１及び図２を参照すると、本発明の実施形態による印刷回路基板１００は、積層されている複数の絶縁層ＩＬ、複数の絶縁層ＩＬ内に埋め込まれた複数の配線層ＭＬと複数の絶縁層ＩＬの複数のビアホールＶＡ内に配置される複数のビアＶＬ、複数のパッド層ＰＤ、ソルダレジスト層ＳＲ、複数の絶縁層ＩＬの一部分に形成されたキャビティＣＶ、キャビティＣＶ内に配置される複数の接続部ＣＭ、キャビティＣＶの下部縁に沿って配置されるダミー層ＳＭを含む。
図１は、本発明の実施形態による印刷回路基板の概略構成を示す断面図であり、図２は図１の一部を拡大した拡大図である。
図１及び図２を参照すると、本発明の実施形態による印刷回路基板１００は、積層されている複数の絶縁層ＩＬ、複数の絶縁層ＩＬ内に埋め込まれた複数の配線層ＭＬと複数の絶縁層ＩＬの複数のビアホールＶＡ内に配置される複数のビアＶＬ、複数のパッド層ＰＤ、ソルダレジスト層ＳＲ、複数の絶縁層ＩＬの一部分に形成されたキャビティＣＶ、キャビティＣＶ内に配置される複数の接続部ＣＭ、キャビティＣＶの下部縁に沿って配置されるダミー層ＳＭを含む。
【0016】
複数の絶縁層ＩＬは、高さ方向ＤＲＨに沿って積層された第１絶縁層ＩＬ１、第２絶縁層ＩＬ２、第３絶縁層ＩＬ３、第４絶縁層ＩＬ４、及び第５絶縁層ＩＬ５を含む。
複数の配線層ＭＬは、第２絶縁層ＩＬ２によって埋め込まれる第１配線層ＭＬ１、第３絶縁層ＩＬ３によって埋め込まれる第２配線層ＭＬ２、第４絶縁層ＩＬ４によって埋め込まれる第３配線層ＭＬ３、第５絶縁層ＩＬ５によって埋め込まれる第４配線層ＭＬ４を含む。
複数のビアＶＬは、第１絶縁層ＩＬ１に形成された第１ビアホールＶＡ１内に配置される第１ビアＶＬ１、第２絶縁層ＩＬ２に形成された第２ビアホールＶＡ２内に配置される第２ビアＶＬ２、第３絶縁層ＩＬ３に形成された第３ビアホールＶＡ３内に配置される第３ビアＶＬ３、第４絶縁層ＩＬ４に形成された第４ビアホールＶＡ４内に配置される第４ビアＶＬ４、第５絶縁層ＩＬ５に形成された第５ビアホールＶＡ５内に配置される第５ビアＶＬ５を含む。
複数の配線層ＭＬは、第２絶縁層ＩＬ２によって埋め込まれる第１配線層ＭＬ１、第３絶縁層ＩＬ３によって埋め込まれる第２配線層ＭＬ２、第４絶縁層ＩＬ４によって埋め込まれる第３配線層ＭＬ３、第５絶縁層ＩＬ５によって埋め込まれる第４配線層ＭＬ４を含む。
複数のビアＶＬは、第１絶縁層ＩＬ１に形成された第１ビアホールＶＡ１内に配置される第１ビアＶＬ１、第２絶縁層ＩＬ２に形成された第２ビアホールＶＡ２内に配置される第２ビアＶＬ２、第３絶縁層ＩＬ３に形成された第３ビアホールＶＡ３内に配置される第３ビアＶＬ３、第４絶縁層ＩＬ４に形成された第４ビアホールＶＡ４内に配置される第４ビアＶＬ４、第５絶縁層ＩＬ５に形成された第５ビアホールＶＡ５内に配置される第５ビアＶＬ５を含む。
【0017】
複数のパッド層ＰＤは、第１絶縁層ＩＬ１の下に位置する第１パッド層ＰＤ１と、第５絶縁層ＩＬ５の上に位置する第２パッド層ＰＤ２を含む。
第１ビアＶＬ１を通じて第１配線層ＭＬ１の一部と第１パッド層ＰＤ１は互いに接続され、第２ビアＶＬ２を通じて第１配線層ＭＬ１の一部と第２配線層ＭＬ２の一部は互いに接続され、第３ビアＶＬ３を通じて第２配線層ＭＬ２の一部と第３配線層ＭＬ３の一部は互いに接続され、第４ビアＶＬ４を通じて第３配線層ＭＬ３の一部と第４配線層ＭＬ４の一部は互いに接続され、第５ビアＶＬ５を通じて第４配線層ＭＬ４の一部と第２第２パッド層ＰＤ２が互いに接続される。
ソルダレジスト層ＳＲは、第１絶縁層ＩＬ１の下に配置され第１パッド層ＰＤ１の一部を露出する第１ソルダレジスト層ＳＲ１、そして第５絶縁層ＩＬ５の上に配置され第２パッド層ＰＤ２の一部を露出する第２ソルダレジスト層ＳＲ２を含む。
第１ビアＶＬ１を通じて第１配線層ＭＬ１の一部と第１パッド層ＰＤ１は互いに接続され、第２ビアＶＬ２を通じて第１配線層ＭＬ１の一部と第２配線層ＭＬ２の一部は互いに接続され、第３ビアＶＬ３を通じて第２配線層ＭＬ２の一部と第３配線層ＭＬ３の一部は互いに接続され、第４ビアＶＬ４を通じて第３配線層ＭＬ３の一部と第４配線層ＭＬ４の一部は互いに接続され、第５ビアＶＬ５を通じて第４配線層ＭＬ４の一部と第２第２パッド層ＰＤ２が互いに接続される。
ソルダレジスト層ＳＲは、第１絶縁層ＩＬ１の下に配置され第１パッド層ＰＤ１の一部を露出する第１ソルダレジスト層ＳＲ１、そして第５絶縁層ＩＬ５の上に配置され第２パッド層ＰＤ２の一部を露出する第２ソルダレジスト層ＳＲ２を含む。
【0018】
キャビティＣＶは、第３絶縁層ＩＬ３、第４絶縁層ＩＬ４、第５絶縁層ＩＬ５に形成される。
キャビティＣＶ内に位置する複数の接続部ＣＭが配置される。
複数の接続部ＣＭは、第３絶縁層ＩＬ３内に埋め込まれた第２配線層ＭＬ２と同じ層として形成され同じ厚さを有する。
キャビティＣＶ内に位置する複数の接続部ＣＭが配置される。
複数の接続部ＣＭは、第３絶縁層ＩＬ３内に埋め込まれた第２配線層ＭＬ２と同じ層として形成され同じ厚さを有する。
【0019】
ダミー層ＳＭは、キャビティＣＶの側壁の底部縁に沿って配置され、第１ダミー層ＳＭ１、第２ダミー層ＳＭ２、第３ダミー層ＳＭ３を含む。
第１ダミー層ＳＭ１の上に第２ダミー層ＳＭ２が配置され、第２ダミー層ＳＭ２上面は、第３絶縁層ＩＬ３で覆われ、第３ダミー層ＳＭ３は、第２ダミー層ＳＭ２のキャビティＣＶ側の側面に配置される。
第１ダミー層ＳＭ１と第２ダミー層ＳＭ２は、互いに異なる層を含む。
例えば、第１ダミー層ＳＭ１は、銅（Ｃｕ）を含み、第２ダミー層ＳＭ２は、ニッケル（Ｎｉ）を含み得るが、実施形態はこれに限定されない。
第２パッド層ＰＤ２の上にはカバー層ＣＴが配置され、複数の接続部ＣＭの上には第１カバー層ＣＴ１が配置される。
第３ダミー層ＳＭ３は、第１カバー層ＣＴ１と同じ層として形成され同じ厚さを有する。
第１ダミー層ＳＭ１の上に第２ダミー層ＳＭ２が配置され、第２ダミー層ＳＭ２上面は、第３絶縁層ＩＬ３で覆われ、第３ダミー層ＳＭ３は、第２ダミー層ＳＭ２のキャビティＣＶ側の側面に配置される。
第１ダミー層ＳＭ１と第２ダミー層ＳＭ２は、互いに異なる層を含む。
例えば、第１ダミー層ＳＭ１は、銅（Ｃｕ）を含み、第２ダミー層ＳＭ２は、ニッケル（Ｎｉ）を含み得るが、実施形態はこれに限定されない。
第２パッド層ＰＤ２の上にはカバー層ＣＴが配置され、複数の接続部ＣＭの上には第１カバー層ＣＴ１が配置される。
第３ダミー層ＳＭ３は、第１カバー層ＣＴ１と同じ層として形成され同じ厚さを有する。
【0020】
複数の配線層ＭＬの下と複数の接続部ＣＭの下にはシード層ＳＤが配置される。
シード層ＳＤは、複数の配線層ＭＬ及び複数の接続部ＣＭと同じ金属を含む。
図２を参照すると、キャビティＣＶは、第３絶縁層ＩＬ３に形成された第１キャビティＣＶ１、第４絶縁層ＩＬ４に形成された第２キャビティ（ＣＶ２１、ＣＶ２２）、第５絶縁層ＩＬ５に形成された第３キャビティ（ＣＶ３１、ＣＶ３２）を含む。
シード層ＳＤは、複数の配線層ＭＬ及び複数の接続部ＣＭと同じ金属を含む。
図２を参照すると、キャビティＣＶは、第３絶縁層ＩＬ３に形成された第１キャビティＣＶ１、第４絶縁層ＩＬ４に形成された第２キャビティ（ＣＶ２１、ＣＶ２２）、第５絶縁層ＩＬ５に形成された第３キャビティ（ＣＶ３１、ＣＶ３２）を含む。
【0021】
第４絶縁層ＩＬ４に形成された第２キャビティ（ＣＶ２１、ＣＶ２２）は、高さ方向ＤＲＨと垂直を成す平面方向ＤＲＷに沿って第１幅Ｗ１を有する第１部分ＣＶ２１と、第１幅Ｗ１と異なる第２幅Ｗ２を有する第２部分ＣＶ２２を含む。
第２キャビティＣＶ２の第１部分ＣＶ２１は、第４絶縁層ＩＬ４に埋め込まれた第３配線層ＭＬ３の側面に配置され高さ方向ＤＲＨに沿って第３配線層ＭＬ３と同じ厚さを有し、第２キャビティＣＶ２の第２部分ＣＶ２２は、第４絶縁層ＩＬ４に形成された第４ビアホールＶＡ４内に位置する第４ビアＶＬ４の側面に配置され高さ方向ＤＲＨに沿って第４ビアＶＬ４と同じ厚さを有する。
第１部分ＣＶ２１の第１幅Ｗ１は、第２部分ＣＶ２２の第２幅Ｗ２より広い。
第２キャビティＣＶ２の第１部分ＣＶ２１は、第４絶縁層ＩＬ４に埋め込まれた第３配線層ＭＬ３の側面に配置され高さ方向ＤＲＨに沿って第３配線層ＭＬ３と同じ厚さを有し、第２キャビティＣＶ２の第２部分ＣＶ２２は、第４絶縁層ＩＬ４に形成された第４ビアホールＶＡ４内に位置する第４ビアＶＬ４の側面に配置され高さ方向ＤＲＨに沿って第４ビアＶＬ４と同じ厚さを有する。
第１部分ＣＶ２１の第１幅Ｗ１は、第２部分ＣＶ２２の第２幅Ｗ２より広い。
【0022】
第５絶縁層ＩＬ５に形成された第３キャビティ（ＣＶ３１、ＣＶ３２）は、平面方向ＤＲＷに沿って第３幅Ｗ３を有する第１部分ＣＶ３１と、第３幅Ｗ３と異なる第４幅Ｗ４を有する第２部分ＣＶ３２を含む。
第３キャビティＣＶ３の第１部分ＣＶ３１は、第５絶縁層ＩＬ５に埋め込まれた第４配線層ＭＬ４の側面に配置され高さ方向ＤＲＨに沿って第４配線層ＭＬ４と同じ高さを有し、第３キャビティＣＶ３の第２部分ＣＶ３２は、第５絶縁層ＩＬ５に形成された第５ビアホールＶＡ５内に位置する第５ビアＶＬ５の側面に配置され高さ方向ＤＲＨに沿って第５ビアＶＬ５と同じ厚さを有する。
第１部分ＣＶ３１の第３幅Ｗ３は、第２部分ＣＶ３２の第４幅Ｗ４より広い。
第３キャビティＣＶ３の第１部分ＣＶ３１は、第５絶縁層ＩＬ５に埋め込まれた第４配線層ＭＬ４の側面に配置され高さ方向ＤＲＨに沿って第４配線層ＭＬ４と同じ高さを有し、第３キャビティＣＶ３の第２部分ＣＶ３２は、第５絶縁層ＩＬ５に形成された第５ビアホールＶＡ５内に位置する第５ビアＶＬ５の側面に配置され高さ方向ＤＲＨに沿って第５ビアＶＬ５と同じ厚さを有する。
第１部分ＣＶ３１の第３幅Ｗ３は、第２部分ＣＶ３２の第４幅Ｗ４より広い。
【0023】
ダミー層ＳＭは、キャビティＣＶの側壁底部縁に沿って配置され、ダミー層ＳＭは、第１ダミー層ＳＭ１、第２ダミー層ＳＭ２、第３ダミー層ＳＭ３を含む。
第２ダミー層ＳＭ２は、第１ダミー層ＳＭ１の上に配置され、第２ダミー層ＳＭ２上面は、第３絶縁層ＩＬ３で覆われ、第３ダミー層ＳＭ３は、第２ダミー層ＳＭ２の側面に配置される。
第１ダミー層ＳＭ１と第２ダミー層ＳＭ２は、絶縁層ＩＬ内に挿入され、第１ダミー層ＳＭ１と第２ダミー層ＳＭ２の一側面は、キャビティＣＶの側壁の一部をなす。
第２ダミー層ＳＭ２は、第１ダミー層ＳＭ１の上に配置され、第２ダミー層ＳＭ２上面は、第３絶縁層ＩＬ３で覆われ、第３ダミー層ＳＭ３は、第２ダミー層ＳＭ２の側面に配置される。
第１ダミー層ＳＭ１と第２ダミー層ＳＭ２は、絶縁層ＩＬ内に挿入され、第１ダミー層ＳＭ１と第２ダミー層ＳＭ２の一側面は、キャビティＣＶの側壁の一部をなす。
【0024】
複数の接続部ＣＭの上には第１カバー層ＣＴ１が配置される。
第１カバー層ＣＴ１は、複数の接続部ＣＭの側面と上面を囲む。
第３ダミー層ＳＭ３は、第２ダミー層ＳＭ２の側面に位置し、第３ダミー層ＳＭ３は、第１カバー層ＣＴ１と同じ層として形成され同じ厚さを有する。
第１ダミー層ＳＭ１と第２ダミー層ＳＭ２の第１厚さＴ１は、複数の接続部ＣＭの第２厚さＴ２より小さい。
高さ方向ＤＲＨに沿って、第１ダミー層ＳＭ１と第２ダミー層ＳＭ２の第１縁Ｅ１は、キャビティＣＶの内の第３絶縁層ＩＬ３に形成された第１キャビティＣＶ１の第２縁Ｅ２と一列整列される。
第１カバー層ＣＴ１は、複数の接続部ＣＭの側面と上面を囲む。
第３ダミー層ＳＭ３は、第２ダミー層ＳＭ２の側面に位置し、第３ダミー層ＳＭ３は、第１カバー層ＣＴ１と同じ層として形成され同じ厚さを有する。
第１ダミー層ＳＭ１と第２ダミー層ＳＭ２の第１厚さＴ１は、複数の接続部ＣＭの第２厚さＴ２より小さい。
高さ方向ＤＲＨに沿って、第１ダミー層ＳＭ１と第２ダミー層ＳＭ２の第１縁Ｅ１は、キャビティＣＶの内の第３絶縁層ＩＬ３に形成された第１キャビティＣＶ１の第２縁Ｅ２と一列整列される。
【0025】
複数の接続部ＣＭの下にはシード層ＳＤが配置され、第１ダミー層ＳＭ１は、複数の接続部ＣＭの下に位置するシード層ＳＤと同じ層として形成され、同じ厚さを有する。
キャビティＣＶを形成する間、第２ダミー層ＳＭ２は、複数の接続部ＣＭを覆って保護した後、第２ダミー層ＳＭ２は、製造工程中に除去される。
キャビティＣＶを形成する間、第２ダミー層ＳＭ２は、複数の接続部ＣＭを覆って保護した後、第２ダミー層ＳＭ２は、製造工程中に除去される。
【0026】
本発明の実施形態による印刷回路基板によれば、キャビティＣＶは、複数の絶縁層ＩＬの内の一部の絶縁層（ＩＬ３、ＩＬ４、ＩＬ５）に形成され、キャビティＣＶが形成される絶縁層の厚さ及び個数を調節することによって、所望の深さを有するキャビティＣＶを形成することができる。
また、キャビティＣＶを形成する間、第２ダミー層ＳＭ２を用いて複数の接続部ＣＭを覆って保護した後、製造工程中に第２ダミー層ＳＭ２を除去し、キャビティＣＶ内の複数の接続部ＣＭが損傷しないようにキャビティＣＶを形成して、キャビティＣＶ内に実装される半導体チップと複数の接続部ＣＭとの接続特性低下を防止することができる。
また、キャビティＣＶを形成する間、第２ダミー層ＳＭ２を用いて複数の接続部ＣＭを覆って保護した後、製造工程中に第２ダミー層ＳＭ２を除去し、キャビティＣＶ内の複数の接続部ＣＭが損傷しないようにキャビティＣＶを形成して、キャビティＣＶ内に実装される半導体チップと複数の接続部ＣＭとの接続特性低下を防止することができる。
【0027】
図１及び図２と共に、図３～図１４を参照して、本発明の実施形態による印刷回路基板の製造方法について説明する。
図３～図１４は、本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
図３を参照すると、第２絶縁層ＩＬ２に形成された第２ビアホールＶＡ２内に位置する第２ビアＶＬ２と第２絶縁層ＩＬ２の上に位置し第２ビアＶＬ２と接続される第２配線層ＭＬ２を形成し、第２絶縁層ＩＬ２の上に第１シード層ＳＤ１と第１シード層ＳＤ１の上に位置する複数の接続部ＣＭを形成する。
図３～図１４は、本発明の実施形態による印刷回路基板の製造方法を説明するための断面図である。
図３を参照すると、第２絶縁層ＩＬ２に形成された第２ビアホールＶＡ２内に位置する第２ビアＶＬ２と第２絶縁層ＩＬ２の上に位置し第２ビアＶＬ２と接続される第２配線層ＭＬ２を形成し、第２絶縁層ＩＬ２の上に第１シード層ＳＤ１と第１シード層ＳＤ１の上に位置する複数の接続部ＣＭを形成する。
【0028】
次いで、第１シード層ＳＤ１と複数の接続部ＣＭを覆うように遮断層ＣＰＬを形成する。
遮断層ＣＰＬは、第１シード層ＳＤ１及び複数の接続部ＣＭと異なる金属層を含み、遮断層ＣＰＬは、第１シード層ＳＤ１及び複数の接続部ＣＭとエッチング速度が異なる。
第１シード層ＳＤ１は、第２配線層ＭＬ２の下に位置するシード層ＳＤと共に形成する。
遮断層ＣＰＬは、第１シード層ＳＤ１及び複数の接続部ＣＭと異なる金属層を含み、遮断層ＣＰＬは、第１シード層ＳＤ１及び複数の接続部ＣＭとエッチング速度が異なる。
第１シード層ＳＤ１は、第２配線層ＭＬ２の下に位置するシード層ＳＤと共に形成する。
【0029】
図４を参照すると、第２配線層ＭＬ２、遮断層ＣＰＬ、第２絶縁層ＩＬ２の上に、第３絶縁層ＩＬ３を積層し、第３絶縁層ＩＬ３の上に第２シード層ＳＤ２を積層する。
図５を参照すると、第２シード層ＳＤ２と第３絶縁層ＩＬ３をエッチングして、キャビティＣＶの第１キャビティＣＶ１が形成される位置に第１ホールＣＶ１Ａを形成し、これと共に第３絶縁層ＩＬ３に第３ビアホールＶＡ３を形成する。
遮断層ＣＰＬと第１シード層ＳＤ１の縁部分は、第１ホールＣＶ１Ａに露出されず、遮断層ＣＰＬと第１シード層ＳＤ１の縁部分の上には第３絶縁層ＩＬ３と第２シード層ＳＤ２が配置される。
この時、遮断層ＣＰＬは、第１シード層ＳＤ１及び複数の接続部ＣＭを覆って保護することによって、第１ホールＣＶ１Ａを形成する時、複数の接続部ＣＭが損傷するのを防止することができる。
図５を参照すると、第２シード層ＳＤ２と第３絶縁層ＩＬ３をエッチングして、キャビティＣＶの第１キャビティＣＶ１が形成される位置に第１ホールＣＶ１Ａを形成し、これと共に第３絶縁層ＩＬ３に第３ビアホールＶＡ３を形成する。
遮断層ＣＰＬと第１シード層ＳＤ１の縁部分は、第１ホールＣＶ１Ａに露出されず、遮断層ＣＰＬと第１シード層ＳＤ１の縁部分の上には第３絶縁層ＩＬ３と第２シード層ＳＤ２が配置される。
この時、遮断層ＣＰＬは、第１シード層ＳＤ１及び複数の接続部ＣＭを覆って保護することによって、第１ホールＣＶ１Ａを形成する時、複数の接続部ＣＭが損傷するのを防止することができる。
【0030】
図６を参照すると、第２シード層ＳＤ２の一部分の上に、ドライフィルム（ｄｒｙ ｆｉｌｍ）ＤＦ１を形成した後、第３絶縁層ＩＬ３に形成された第３ビアホールＶＡ３によって露出される第２配線層ＭＬ２と第２シード層ＳＤ２の上に金属層を積層し、金属層をパターニングし、ドライフィルムＤＦ１を除去し、露出された第２シード層ＳＤ２を除去することによって、第３ビアＶＬ３と第３配線層ＭＬ３を形成し、第１ホールＣＶ１Ａ内に第１犠牲層ＳＦＬ１を形成する。
【0031】
図７を参照すると、第３配線層ＭＬ３、第１犠牲層ＳＦＬ１、第３絶縁層ＩＬ３の上に、第４絶縁層ＩＬ４を積層し、第４絶縁層ＩＬ４の上に第３シード層ＳＤ３を積層する。
次いで、第３シード層ＳＤ３と第４絶縁層ＩＬ４をエッチングして、キャビティＣＶの第２キャビティＣＶ２が形成される位置に第２ホールＣＶ２Ａを形成し、これと共に第４絶縁層ＩＬ４に第４ビアホールＶＡ４を形成する。
この時、遮断層ＣＰＬと共に第１犠牲層ＳＦＬ１は、第１シード層ＳＤ１及び複数の接続部ＣＭを覆って保護することによって、第２ホールＣＶ２Ａを形成する時、複数の接続部ＣＭが損傷するのを防止することができる。
次いで、第３シード層ＳＤ３と第４絶縁層ＩＬ４をエッチングして、キャビティＣＶの第２キャビティＣＶ２が形成される位置に第２ホールＣＶ２Ａを形成し、これと共に第４絶縁層ＩＬ４に第４ビアホールＶＡ４を形成する。
この時、遮断層ＣＰＬと共に第１犠牲層ＳＦＬ１は、第１シード層ＳＤ１及び複数の接続部ＣＭを覆って保護することによって、第２ホールＣＶ２Ａを形成する時、複数の接続部ＣＭが損傷するのを防止することができる。
【0032】
図８を参照すると、第４ビアホールＶＡ４内に第３配線層ＭＬ３と接続する第４ビアＶＬ４を形成し、第４絶縁層ＩＬ４の上に第４ビアＶＬ４と接続する第４配線層ＭＬ４を形成し、第２ホールＣＶ２Ａ内に第２犠牲層ＳＦＬ２を形成する。
図９を参照すると、第４配線層ＭＬ４、第２犠牲層ＳＦＬ２、第４絶縁層ＩＬ４の上に、第５絶縁層ＩＬ５を積層し、第５絶縁層ＩＬ５の上に、第４シード層ＳＤ４を積層する。
次いで、第４シード層ＳＤ４と第５絶縁層ＩＬ５をエッチングして、キャビティＣＶの第３キャビティＣＶ３が形成される位置に第３ホールＣＶ３Ａを形成し、これと共に第５絶縁層ＩＬ５に第５ビアホールＶＡ５を形成する。
この時、遮断層ＣＰＬと共に第１犠牲層ＳＦＬ１及び第２犠牲層ＳＦＬ２は、第１シード層ＳＤ１及び複数の接続部ＣＭを覆って保護することによって、第３ホールＣＶ３Ａを形成する時、複数の接続部ＣＭが損傷するのを防止することができる。
図９を参照すると、第４配線層ＭＬ４、第２犠牲層ＳＦＬ２、第４絶縁層ＩＬ４の上に、第５絶縁層ＩＬ５を積層し、第５絶縁層ＩＬ５の上に、第４シード層ＳＤ４を積層する。
次いで、第４シード層ＳＤ４と第５絶縁層ＩＬ５をエッチングして、キャビティＣＶの第３キャビティＣＶ３が形成される位置に第３ホールＣＶ３Ａを形成し、これと共に第５絶縁層ＩＬ５に第５ビアホールＶＡ５を形成する。
この時、遮断層ＣＰＬと共に第１犠牲層ＳＦＬ１及び第２犠牲層ＳＦＬ２は、第１シード層ＳＤ１及び複数の接続部ＣＭを覆って保護することによって、第３ホールＣＶ３Ａを形成する時、複数の接続部ＣＭが損傷するのを防止することができる。
【0033】
図１０を参照すると、第５ビアホールＶＡ５内に第４配線層ＭＬ４と接続する第５ビアＶＬ５を形成し、第５絶縁層ＩＬ５の上に第５ビアＶＬ５と接続する第２パッド層ＰＤ２を形成し、第３ホールＣＶ３Ａ内に第３犠牲層ＳＦＬ３を形成する。
図１１を参照すると、第１絶縁層ＩＬ１の下に、第１パッド層ＰＤ１の一部を露出する第１ソルダレジスト層ＳＲ１を形成し、第５絶縁層ＩＬ５の上に、第２パッド層ＰＤ２の一部を露出する第２ソルダレジスト層ＳＲ２を形成する。
図１１を参照すると、第１絶縁層ＩＬ１の下に、第１パッド層ＰＤ１の一部を露出する第１ソルダレジスト層ＳＲ１を形成し、第５絶縁層ＩＬ５の上に、第２パッド層ＰＤ２の一部を露出する第２ソルダレジスト層ＳＲ２を形成する。
【0034】
図１２を参照すると、第２ソルダレジスト層ＳＲ２の上に、マスク層ＭＳＫを形成する。
マスク層ＭＳＫは、第３犠牲層ＳＦＬ３を露出させる。
図１３を参照すると、マスク層ＭＳＫをエッチングマスクにして、第３犠牲層ＳＦＬ３、第２犠牲層ＳＦＬ２、第１犠牲層ＳＦＬ１をエッチングして除去する。
この時、遮断層ＣＰＬは、第１シード層ＳＤ１及び複数の接続部ＣＭを覆って保護することによって、複数の接続部ＣＭが損傷するのを防止することができる。
マスク層ＭＳＫは、第３犠牲層ＳＦＬ３を露出させる。
図１３を参照すると、マスク層ＭＳＫをエッチングマスクにして、第３犠牲層ＳＦＬ３、第２犠牲層ＳＦＬ２、第１犠牲層ＳＦＬ１をエッチングして除去する。
この時、遮断層ＣＰＬは、第１シード層ＳＤ１及び複数の接続部ＣＭを覆って保護することによって、複数の接続部ＣＭが損傷するのを防止することができる。
【0035】
図１４を参照すると、マスク層ＭＳＫをエッチングマスクにして、キャビティＣＶによって露出される遮断層ＣＰＬと第１シード層ＳＤ１を順次に除去して、複数の接続部ＣＭの下に位置するシード層ＳＤ、第１キャビティＣＶ１の下部面縁に位置する第１ダミー層ＳＭ１と第２ダミー層ＳＭ２を形成する。
次いで、複数の接続部ＣＭと第２パッド層ＰＤ２、そして第１ダミー層ＳＭ１の露出された部分を表面処理して、第２パッド層ＰＤ２の上にカバー層ＣＴを形成し、複数の接続部ＣＭの上に第１カバー層ＣＴ１を形成し、第１ダミー層ＳＭ１の側面に第３ダミー層ＳＭ３を形成し、これによって図１及び図２に示した印刷回路基板１００が形成される。
次いで、複数の接続部ＣＭと第２パッド層ＰＤ２、そして第１ダミー層ＳＭ１の露出された部分を表面処理して、第２パッド層ＰＤ２の上にカバー層ＣＴを形成し、複数の接続部ＣＭの上に第１カバー層ＣＴ１を形成し、第１ダミー層ＳＭ１の側面に第３ダミー層ＳＭ３を形成し、これによって図１及び図２に示した印刷回路基板１００が形成される。
【0036】
このように、本発明の実施形態による印刷回路基板の製造方法によれば、キャビティＣＶを複数の絶縁層（ＩＬ３、ＩＬ４、ＩＬ５）に形成する。
したがって、キャビティＣＶが形成される複数の絶縁層（ＩＬ３、ＩＬ４、ＩＬ５）の厚さと個数を調節することによって、所望の厚さのキャビティＣＶを形成することができる。
また、キャビティＣＶを形成する間、キャビティＣＶ内に位置する複数の接続部ＣＭを遮断層ＣＰＬと犠牲層（ＳＦＬ１、ＳＦＬ２、ＳＦＬ３）で覆って保護することによって、キャビティＣＶを形成する間、キャビティＣＶ内の複数の接続部ＣＭが損傷しなくなるので、キャビティＣＶ内に実装される半導体チップと複数の接続部ＣＭとの接続特性低下を防止することができる。
したがって、キャビティＣＶが形成される複数の絶縁層（ＩＬ３、ＩＬ４、ＩＬ５）の厚さと個数を調節することによって、所望の厚さのキャビティＣＶを形成することができる。
また、キャビティＣＶを形成する間、キャビティＣＶ内に位置する複数の接続部ＣＭを遮断層ＣＰＬと犠牲層（ＳＦＬ１、ＳＦＬ２、ＳＦＬ３）で覆って保護することによって、キャビティＣＶを形成する間、キャビティＣＶ内の複数の接続部ＣＭが損傷しなくなるので、キャビティＣＶ内に実装される半導体チップと複数の接続部ＣＭとの接続特性低下を防止することができる。
【0037】
図１５及び図１６を参照して、本発明の他の実施形態による印刷回路基板２００について説明する。
図１５は、本発明の他の実施形態による印刷回路基板の概略構成を示す断面図であり、図１６は、図１５の一部を拡大した拡大図である。
図１５を参照すると、本実施形態による印刷回路基板２００は、前述の実施形態による印刷回路基板１００と類似している。
同一の構成要素に関する具体的な説明は省略する。
図１５は、本発明の他の実施形態による印刷回路基板の概略構成を示す断面図であり、図１６は、図１５の一部を拡大した拡大図である。
図１５を参照すると、本実施形態による印刷回路基板２００は、前述の実施形態による印刷回路基板１００と類似している。
同一の構成要素に関する具体的な説明は省略する。
【0038】
本実施形態による印刷回路基板２００は、積層されている複数の絶縁層ＩＬ、複数の絶縁層ＩＬ内に埋め込まれた複数の配線層ＭＬと複数の絶縁層ＩＬの複数のビアホールＶＡ内に位置する複数のビアＶＬ、複数のパッド層ＰＤ、ソルダレジスト層ＳＲ、複数の絶縁層ＩＬの一部分に形成されたキャビティＣＶ、キャビティＣＶ内に位置する複数の接続部ＣＭ、キャビティＣＶの下部縁に沿って位置するダミー層ＳＭ２を含む。
複数の絶縁層ＩＬは、高さ方向ＤＲＨに沿って積層された第１絶縁層ＩＬ１、第２絶縁層ＩＬ２、第３絶縁層ＩＬ３、第４絶縁層ＩＬ４、そして第５絶縁層ＩＬ５を含む。
複数の配線層ＭＬは、第２絶縁層ＩＬ２によって埋め込まれる第１配線層ＭＬ１、第３絶縁層ＩＬ３によって埋め込まれる第２配線層ＭＬ２、第４絶縁層ＩＬ４によって埋め込まれる第３配線層ＭＬ３、第５絶縁層ＩＬ５によって埋め込まれる第４配線層ＭＬ４を含む。
複数の絶縁層ＩＬは、高さ方向ＤＲＨに沿って積層された第１絶縁層ＩＬ１、第２絶縁層ＩＬ２、第３絶縁層ＩＬ３、第４絶縁層ＩＬ４、そして第５絶縁層ＩＬ５を含む。
複数の配線層ＭＬは、第２絶縁層ＩＬ２によって埋め込まれる第１配線層ＭＬ１、第３絶縁層ＩＬ３によって埋め込まれる第２配線層ＭＬ２、第４絶縁層ＩＬ４によって埋め込まれる第３配線層ＭＬ３、第５絶縁層ＩＬ５によって埋め込まれる第４配線層ＭＬ４を含む。
【0039】
複数のビアＶＬは、第１絶縁層ＩＬ１に形成された第１ビアホールＶＡ１内に位置する第１ビアＶＬ１、第２絶縁層ＩＬ２に形成された第２ビアホールＶＡ２内に位置する第２ビアＶＬ２、第３絶縁層ＩＬ３に形成された第３ビアホールＶＡ３内に位置する第３ビアＶＬ３、第４絶縁層ＩＬ４に形成された第４ビアホールＶＡ４内に位置する第４ビアＶＬ４、第５絶縁層ＩＬ５に形成された第５ビアホールＶＡ５内に位置する第５ビアＶＬ５を含む。
複数のパッド層ＰＤは、第１絶縁層ＩＬ１の下に位置する第１パッド層ＰＤ１と、第５絶縁層ＩＬ５の上に位置する第２パッド層ＰＤ２を含む。
複数のパッド層ＰＤは、第１絶縁層ＩＬ１の下に位置する第１パッド層ＰＤ１と、第５絶縁層ＩＬ５の上に位置する第２パッド層ＰＤ２を含む。
【0040】
第１ビアＶＬ１を通じて第１配線層ＭＬ１の一部と第１パッド層ＰＤ１は、互いに接続され、第２ビアＶＬ２を通じて第１配線層ＭＬ１の一部と第２配線層ＭＬ２の一部は、互いに接続され、第３ビアＶＬ３を通じて第２配線層ＭＬ２の一部と第３配線層ＭＬ３の一部は、互いに接続され、第４ビアＶＬ４を通じて第３配線層ＭＬ３の一部と第４配線層ＭＬ４の一部は、互いに接続され、第５ビアＶＬ５を通じて第４配線層ＭＬ４の一部と第２パッド層ＰＤ２が互いに接続される。
ソルダレジスト層ＳＲは、第１絶縁層ＩＬ１の下に位置し、第１パッド層ＰＤ１の一部を露出する第１ソルダレジスト層ＳＲ１、そして第５絶縁層ＩＬ５の上に位置し第２パッド層ＰＤ２の一部を露出する第２ソルダレジスト層ＳＲ２を含む。
ソルダレジスト層ＳＲは、第１絶縁層ＩＬ１の下に位置し、第１パッド層ＰＤ１の一部を露出する第１ソルダレジスト層ＳＲ１、そして第５絶縁層ＩＬ５の上に位置し第２パッド層ＰＤ２の一部を露出する第２ソルダレジスト層ＳＲ２を含む。
【0041】
キャビティＣＶは、第３絶縁層ＩＬ３、第４絶縁層ＩＬ４、第５絶縁層ＩＬ５に形成される。
キャビティＣＶ内に位置する複数の接続部ＣＭが配置される。
複数の接続部ＣＭは、第３絶縁層ＩＬ３内に埋め込まれた第２配線層ＭＬ２と同じ層として形成され同じ厚さを有する。
キャビティＣＶ内に位置する複数の接続部ＣＭが配置される。
複数の接続部ＣＭは、第３絶縁層ＩＬ３内に埋め込まれた第２配線層ＭＬ２と同じ層として形成され同じ厚さを有する。
【0042】
第２ダミー層ＳＭ２は、キャビティＣＶの側壁底部縁に沿って配置される。
本実施形態による印刷回路基板２００は、前述の実施形態による印刷回路基板１００と異なり、シード層ＳＤと同一の層として形成される第１ダミー層ＳＭ１と、カバー層ＣＴ及び第１カバー層ＣＴ１と同一の層として形成される第３ダミー層ＳＭ３を含まない。
第２ダミー層ＳＭ２の上面は、第３絶縁層ＩＬ３で覆われ、第２ダミー層ＳＭ２は、ニッケル（Ｎｉ）を含み得るが、実施形態はこれに限定されない。
第２ダミー層ＳＭ２は、絶縁層ＩＬ内に挿入され、第２ダミー層ＳＭ２の一側面は、キャビティＣＶの側壁の一部をなす。
本実施形態による印刷回路基板２００は、前述の実施形態による印刷回路基板１００と異なり、シード層ＳＤと同一の層として形成される第１ダミー層ＳＭ１と、カバー層ＣＴ及び第１カバー層ＣＴ１と同一の層として形成される第３ダミー層ＳＭ３を含まない。
第２ダミー層ＳＭ２の上面は、第３絶縁層ＩＬ３で覆われ、第２ダミー層ＳＭ２は、ニッケル（Ｎｉ）を含み得るが、実施形態はこれに限定されない。
第２ダミー層ＳＭ２は、絶縁層ＩＬ内に挿入され、第２ダミー層ＳＭ２の一側面は、キャビティＣＶの側壁の一部をなす。
【0043】
キャビティＣＶは、第３絶縁層ＩＬ３に形成された第１キャビティＣＶ１、第４絶縁層ＩＬ４に形成された第２キャビティ（ＣＶ２１、ＣＶ２２）、第５絶縁層ＩＬ５に形成された第３キャビティ（ＣＶ３１、ＣＶ３２）を含む。
第４絶縁層ＩＬ４に形成された第２キャビティ（ＣＶ２１、ＣＶ２２）は、高さ方向ＤＲＨと垂直を成す平面方向ＤＲＷに沿って第１幅Ｗ１を有する第１部分ＣＶ２１と、第１幅Ｗ１と異なる第２幅Ｗ２を有する第２部分ＣＶ２２を含む。
第２キャビティＣＶ２の第１部分ＣＶ２１は、第４絶縁層ＩＬ４に埋め込まれた第３配線層ＭＬ３の側面に配置され高さ方向ＤＲＨに沿って第３配線層ＭＬ３と同じ厚さを有し、第２キャビティＣＶ２の第２部分ＣＶ２２は、第４絶縁層ＩＬ４に形成された第４ビアホールＶＡ４内に位置する第４ビアＶＬ４の側面に配置され高さ方向ＤＲＨに沿って第４ビアＶＬ４と同じ厚さを有する。
第１部分ＣＶ２１の第１幅Ｗ１は、第２部分ＣＶ２２の第２幅Ｗ２より広い。
第４絶縁層ＩＬ４に形成された第２キャビティ（ＣＶ２１、ＣＶ２２）は、高さ方向ＤＲＨと垂直を成す平面方向ＤＲＷに沿って第１幅Ｗ１を有する第１部分ＣＶ２１と、第１幅Ｗ１と異なる第２幅Ｗ２を有する第２部分ＣＶ２２を含む。
第２キャビティＣＶ２の第１部分ＣＶ２１は、第４絶縁層ＩＬ４に埋め込まれた第３配線層ＭＬ３の側面に配置され高さ方向ＤＲＨに沿って第３配線層ＭＬ３と同じ厚さを有し、第２キャビティＣＶ２の第２部分ＣＶ２２は、第４絶縁層ＩＬ４に形成された第４ビアホールＶＡ４内に位置する第４ビアＶＬ４の側面に配置され高さ方向ＤＲＨに沿って第４ビアＶＬ４と同じ厚さを有する。
第１部分ＣＶ２１の第１幅Ｗ１は、第２部分ＣＶ２２の第２幅Ｗ２より広い。
【0044】
第５絶縁層ＩＬ５に形成された第３キャビティ（ＣＶ３１、ＣＶ３２）は、平面方向ＤＲＷに沿って第３幅Ｗ３を有する第１部分ＣＶ３１と、第３幅Ｗ３と異なる第４幅Ｗ４を有する第２部分ＣＶ３２を含む。
第３キャビティＣＶ３の第１部分ＣＶ３１は、第５絶縁層ＩＬ５に埋め込まれた第４配線層ＭＬ４の側面に配置され高さ方向ＤＲＨに沿って第４配線層ＭＬ４と同じ高さを有し、第３キャビティＣＶ３の第２部分ＣＶ３２は、第５絶縁層ＩＬ５に形成された第５ビアホールＶＡ５内に位置する第５ビアＶＬ５の側面に配置され高さ方向ＤＲＨに沿って第５ビアＶＬ５と同じ厚さを有する。
第１部分ＣＶ３１の第３幅Ｗ３は、第２部分ＣＶ３２の第４幅Ｗ４より広い。
第３キャビティＣＶ３の第１部分ＣＶ３１は、第５絶縁層ＩＬ５に埋め込まれた第４配線層ＭＬ４の側面に配置され高さ方向ＤＲＨに沿って第４配線層ＭＬ４と同じ高さを有し、第３キャビティＣＶ３の第２部分ＣＶ３２は、第５絶縁層ＩＬ５に形成された第５ビアホールＶＡ５内に位置する第５ビアＶＬ５の側面に配置され高さ方向ＤＲＨに沿って第５ビアＶＬ５と同じ厚さを有する。
第１部分ＣＶ３１の第３幅Ｗ３は、第２部分ＣＶ３２の第４幅Ｗ４より広い。
【0045】
第２ダミー層ＳＭ２の第１厚さＴ１は、複数の接続部ＣＭの第２厚さＴ２より小さい。
高さ方向ＤＲＨに沿って、第２ダミー層ＳＭ２の第１縁Ｅ１は、キャビティＣＶの内の第３絶縁層ＩＬ３に形成された第１キャビティＣＶ１の第２縁Ｅ２と一列整列される。
キャビティＣＶを形成する間、第２ダミー層ＳＭ２は、複数の接続部ＣＭを覆って保護した後、第２ダミー層ＳＭ２は製造工程中に除去される。
高さ方向ＤＲＨに沿って、第２ダミー層ＳＭ２の第１縁Ｅ１は、キャビティＣＶの内の第３絶縁層ＩＬ３に形成された第１キャビティＣＶ１の第２縁Ｅ２と一列整列される。
キャビティＣＶを形成する間、第２ダミー層ＳＭ２は、複数の接続部ＣＭを覆って保護した後、第２ダミー層ＳＭ２は製造工程中に除去される。
【0046】
本実施形態による印刷回路基板によれば、キャビティＣＶは、複数の絶縁層ＩＬの内の一部の絶縁層（ＩＬ３、ＩＬ４、ＩＬ５）に形成され、キャビティＣＶが形成される絶縁層の厚さ及び個数を調節することによって、所望の深さを有するキャビティＣＶを形成することができる。
また、キャビティＣＶを形成する間、第２ダミー層ＳＭ２を用いて複数の接続部ＣＭを覆って保護した後、製造工程中に第２ダミー層ＳＭ２を除去して、キャビティＣＶ内の複数の接続部ＣＭが損傷しないようにキャビティＣＶを形成して、キャビティＣＶ内に実装される半導体チップと複数の接続部ＣＭとの接続特性低下を防止することができる。
また、キャビティＣＶを形成する間、第２ダミー層ＳＭ２を用いて複数の接続部ＣＭを覆って保護した後、製造工程中に第２ダミー層ＳＭ２を除去して、キャビティＣＶ内の複数の接続部ＣＭが損傷しないようにキャビティＣＶを形成して、キャビティＣＶ内に実装される半導体チップと複数の接続部ＣＭとの接続特性低下を防止することができる。
【0047】
以下、図１５及び図１６と共に、図１７～図２１を参照して、本発明の他の実施形態による印刷回路基板の製造方法について説明する。
図１７～図２１は、本発明の他の実施形態による印刷回路基板の製造方法を説明するための断面図である。
図１７～図２１を参照すると、本発明の他の実施形態による印刷回路基板の製造方法は、前述の実施形態による印刷回路基板の製造方法と類似している。
同一の製造工程に関する具体的な説明は省略する。
図１７～図２１は、本発明の他の実施形態による印刷回路基板の製造方法を説明するための断面図である。
図１７～図２１を参照すると、本発明の他の実施形態による印刷回路基板の製造方法は、前述の実施形態による印刷回路基板の製造方法と類似している。
同一の製造工程に関する具体的な説明は省略する。
【0048】
図１７を参照すると、第２絶縁層ＩＬ２の上に第２配線層ＭＬ２を形成する時、第１シード層ＳＤ１中の複数の接続部ＣＭの下に位置しない部分を除去して、複数の接続部ＣＭの下にシード層ＳＤを形成する。
図１８を参照すると、第２絶縁層ＩＬ２の上に複数の接続部ＣＭを覆う遮断層ＣＰＬを形成する。
遮断層ＣＰＬは、シード層ＳＤ及び複数の接続部ＣＭと異なる金属層を含み、遮断層ＣＰＬは、シード層ＳＤ及び複数の接続部ＣＭとエッチング速度が異なる。
図１８を参照すると、第２絶縁層ＩＬ２の上に複数の接続部ＣＭを覆う遮断層ＣＰＬを形成する。
遮断層ＣＰＬは、シード層ＳＤ及び複数の接続部ＣＭと異なる金属層を含み、遮断層ＣＰＬは、シード層ＳＤ及び複数の接続部ＣＭとエッチング速度が異なる。
【0049】
図１９を参照すると、第３絶縁層ＩＬ３、第４絶縁層ＩＬ４、第５絶縁層ＩＬ５、第３ビアホールＶＡ３、第４ビアホールＶＡ４、第５ビアホールＶＡ５、第３ビアＶＬ３、第４ビアＶＬ４、第５ビアＶＬ５、第２パッド層ＰＤ２、第１犠牲層ＳＦＬ１、第２犠牲層ＳＦＬ２、第３犠牲層ＳＦＬ３、ソルダレジスト層ＳＲ１、ＳＲ２、そしてマスク層ＭＳＫを形成する。
遮断層ＣＰＬの縁部分の上には第３絶縁層ＩＬ３、第４絶縁層ＩＬ４、及び第５絶縁層ＩＬ５が配置される。
図２０を参照すると、マスク層ＭＳＫをエッチングマスクにして、第３犠牲層ＳＦＬ３、第２犠牲層ＳＦＬ２、第１犠牲層ＳＦＬ１をエッチングして除去する。
この時、遮断層ＣＰＬは、複数の接続部ＣＭを覆って保護することによって、複数の接続部ＣＭが損傷するのを防止することができる。
遮断層ＣＰＬの縁部分の上には第３絶縁層ＩＬ３、第４絶縁層ＩＬ４、及び第５絶縁層ＩＬ５が配置される。
図２０を参照すると、マスク層ＭＳＫをエッチングマスクにして、第３犠牲層ＳＦＬ３、第２犠牲層ＳＦＬ２、第１犠牲層ＳＦＬ１をエッチングして除去する。
この時、遮断層ＣＰＬは、複数の接続部ＣＭを覆って保護することによって、複数の接続部ＣＭが損傷するのを防止することができる。
【0050】
図２１を参照すると、マスク層ＭＳＫをエッチングマスクにして、キャビティＣＶによって露出される遮断層ＣＰＬを除去して、第１キャビティＣＶ１の下部面縁に位置する第２ダミー層ＳＭ２を形成する。
次いで、複数の接続部ＣＭと第２パッド層ＰＤ２の露出された部分を表面処理して、第２パッド層ＰＤ２の上にカバー層ＣＴを形成し、複数の接続部ＣＭの上に第１カバー層ＣＴ１を形成し、これによって図１５及び図１６に示した印刷回路基板１００が形成される。
次いで、複数の接続部ＣＭと第２パッド層ＰＤ２の露出された部分を表面処理して、第２パッド層ＰＤ２の上にカバー層ＣＴを形成し、複数の接続部ＣＭの上に第１カバー層ＣＴ１を形成し、これによって図１５及び図１６に示した印刷回路基板１００が形成される。
【0051】
このように、本実施形態による印刷回路基板の製造方法によれば、キャビティＣＶを複数の絶縁層（ＩＬ３、ＩＬ４、ＩＬ５）に形成することができる。
したがって、キャビティＣＶが形成される複数の絶縁層（ＩＬ３、ＩＬ４、ＩＬ５）の厚さと個数を調節することによって、所望の厚さのキャビティＣＶを形成することができる。
また、キャビティＣＶを形成する間、キャビティＣＶ内に位置する複数の接続部ＣＭを遮断層ＣＰＬと犠牲層（ＳＦＬ１、ＳＦＬ２、ＳＦＬ３）で覆って保護することによって、キャビティＣＶを形成する間、キャビティＣＶ内の複数の接続部ＣＭが損傷しなくなるので、キャビティＣＶ内に実装される半導体チップと複数の接続部ＣＭとの接続特性低下を防止することができる。
したがって、キャビティＣＶが形成される複数の絶縁層（ＩＬ３、ＩＬ４、ＩＬ５）の厚さと個数を調節することによって、所望の厚さのキャビティＣＶを形成することができる。
また、キャビティＣＶを形成する間、キャビティＣＶ内に位置する複数の接続部ＣＭを遮断層ＣＰＬと犠牲層（ＳＦＬ１、ＳＦＬ２、ＳＦＬ３）で覆って保護することによって、キャビティＣＶを形成する間、キャビティＣＶ内の複数の接続部ＣＭが損傷しなくなるので、キャビティＣＶ内に実装される半導体チップと複数の接続部ＣＭとの接続特性低下を防止することができる。
【0052】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0053】
１００、２００ 印刷回路基板
ＣＭ 接続部
ＣＰＬ 遮断層
ＣＴ カバー層
ＣＴ１ 第１カバー層
ＣＶ キャビティ
ＣＶ１、ＣＶ２、ＣＶ３ （第１～第３）キャビティ
ＣＶ２１、ＣＶ２２ 第２キャビティの第１、第２部分
ＣＶ３１、ＣＶ３２ 第３キャビティの第１、第２部分
ＩＬ 絶縁層
ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ５ （第１～第５）絶縁層
ＭＬ 配線層
ＭＬ１、ＭＬ２、ＭＬ３、ＭＬ４ （第１～第４）配線層
ＭＳＫ マスク層
ＰＤ パッド層
ＰＤ１、ＰＤ２ （第１、第２）パッド層
ＳＦＬ１、ＳＦＬ２、ＳＦＬ３ （第１～第３）犠牲層
ＳＤ シード層
ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４ （第１～第４）シード層
ＳＭ ダミー層
ＳＭ１、ＳＭ２、ＳＭ３ （第１～第３）ダミー層
ＳＲ ソルダレジスト層
ＳＲ１、ＳＲ２ （第１、第２）ソルダレジスト層
ＶＡ ビアホール
ＶＡ１、ＶＡ２、ＶＡ３、ＶＡ４、ＶＡ５ （第１～第５）ビアホール
ＶＬ ビア
ＶＬ１、ＶＬ２、ＶＬ３、ＶＬ４、ＶＬ５ （第１～第５）ビア
ＣＭ 接続部
ＣＰＬ 遮断層
ＣＴ カバー層
ＣＴ１ 第１カバー層
ＣＶ キャビティ
ＣＶ１、ＣＶ２、ＣＶ３ （第１～第３）キャビティ
ＣＶ２１、ＣＶ２２ 第２キャビティの第１、第２部分
ＣＶ３１、ＣＶ３２ 第３キャビティの第１、第２部分
ＩＬ 絶縁層
ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ５ （第１～第５）絶縁層
ＭＬ 配線層
ＭＬ１、ＭＬ２、ＭＬ３、ＭＬ４ （第１～第４）配線層
ＭＳＫ マスク層
ＰＤ パッド層
ＰＤ１、ＰＤ２ （第１、第２）パッド層
ＳＦＬ１、ＳＦＬ２、ＳＦＬ３ （第１～第３）犠牲層
ＳＤ シード層
ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４ （第１～第４）シード層
ＳＭ ダミー層
ＳＭ１、ＳＭ２、ＳＭ３ （第１～第３）ダミー層
ＳＲ ソルダレジスト層
ＳＲ１、ＳＲ２ （第１、第２）ソルダレジスト層
ＶＡ ビアホール
ＶＡ１、ＶＡ２、ＶＡ３、ＶＡ４、ＶＡ５ （第１～第５）ビアホール
ＶＬ ビア
ＶＬ１、ＶＬ２、ＶＬ３、ＶＬ４、ＶＬ５ （第１～第５）ビア
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
