特開 2025-85957 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025085957

(43)【公開日】2025-06-06

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H10D 30/66 20250101AFI20250530BHJP

【ＦＩ】

H01L29/78 652F

H01L29/78 652E

H01L29/78 652T

H01L29/78 653C

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023199681

(22)【出願日】2023-11-27

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】岡田 将和

(57)【要約】

【課題】高い信頼性を有する半導体装置を提供する。
【解決手段】半導体装置１は、アクティブ領域と非アクティブ領域に区画されている半導体基板１０を備えている。複数のトレンチＴＲの内部に設けられているゲート電極３２は、非アクティブ領域においてゲート配線２６に電気的に接続されている。非アクティブ領域では、ゲート絶縁膜３４が半導体基板１０の上面を被覆して半導体基板１０の上面とゲート配線２６を分離している。隣り合うトレンチの間隔距離は、アクティブ領域よりも非アクティブ領域で長い。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体装置（１）であって、
アクティブ領域と非アクティブ領域に区画されている半導体基板（１０）と、
前記半導体基板の下面を被覆する下面電極（２２）と、
前記半導体基板の上面のうちアクティブ領域の少なくとも一部を被覆する上面電極（２４）と、
前記半導体基板の上面のうち非アクティブ領域の少なくとも一部を被覆するゲート配線（２６）と、
前記半導体基板の上層部に設けられている複数のトレンチ（ＴＲ）であって、第１トレンチと、前記第１トレンチから間隔を置いて配置されている第２トレンチと、を含む、複数のトレンチと、
前記第１トレンチ及び前記第２トレンチの各々の内面を被覆しているゲート絶縁膜（３４）と、
前記第１トレンチ及び前記第２トレンチの各々の内部に設けられており、前記ゲート絶縁膜によって前記半導体基板から分離されているゲート電極（３２）であって、前記アクティブ領域では層間絶縁膜（４２）によって前記上面電極から分離されており、前記非アクティブ領域では前記ゲート配線に電気的に接続されている、ゲート電極と、を備えており、
前記半導体基板が、
ｎ型の第１半導体領域（１４）と、
前記第１半導体領域上に設けられており、前記第１トレンチと前記第２トレンチの間に配置されているｐ型の第２半導体領域（１６）と、
前記第２半導体領域上に設けられており、前記第１トレンチと前記第２トレンチの間に配置されているｎ型の第３半導体領域（１８）と、を有しており、
前記アクティブ領域では、前記第３半導体領域が前記上面電極に接しており、
前記非アクティブ領域では、前記ゲート絶縁膜が前記半導体基板の上面を被覆して前記半導体基板の上面と前記ゲート配線を分離しており、
前記第１トレンチと前記第２トレンチの間隔距離は、前記アクティブ領域よりも前記非アクティブ領域で長い、半導体装置。

【請求項2】

前記アクティブ領域における前記第１トレンチと前記第２トレンチの間隔距離が、前記第２半導体領域がバルクチャネル効果を発揮する大きさである、請求項１に記載の半導体装置。

【請求項3】

前記第１トレンチ及び前記第２トレンチの肩部（４４）の曲率半径は、前記アクティブ領域よりも非アクティブ領域で大きい、請求項１に記載の半導体装置。

【請求項4】

前記半導体基板の材料が炭化珪素である、請求項１に記載の半導体装置。

【請求項5】

前記アクティブ領域における前記第１トレンチと前記第２トレンチの間隔距離が１５０ｎｍ以下である、請求項４に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、トレンチゲートを備えた半導体装置に関する。

【背景技術】

【0002】

トレンチゲートを備えた半導体装置の電気的特性を改善するために、隣り合うトレンチゲートの間隔を狭くするための技術開発が進められている。例えば、隣り合うトレンチゲートの間隔を狭くすることにより、隣り合うトレンチゲートの間のボディ領域にバルクチャネル効果を発揮させることができる。バルクチャネル効果が発揮されたボディ領域では、ゲート絶縁膜から離れた位置でも電子が流れることができる。このため、ゲート絶縁膜とボディ領域の間の界面に起因する散乱の影響を受け難くなり、電子の移動度が向上する。このような半導体装置の一例が、特許文献１、非特許文献１及び２に開示されている。なお、ここではバルクチャネル効果を例にして隣り合うトレンチゲートの間隔を狭くしたい理由について説明したが、隣り合うトレンチゲートの間隔を狭くしたい理由はこの例に限られるものではない。一般的に、隣り合うトレンチゲートの間隔を狭くすることにより、電流経路となる面積が増加するので半導体装置のオン抵抗が低下する。本明細書は、様々な理由で隣り合うトレンチゲートの間隔を狭くしたい場合に有用な技術を提案するものである。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】英国公開特許第２５７２４４２号

【非特許文献】

【0004】

【非特許文献1】J. -P. Colinge, "FinFETs and Other Multi-Gate Transistors", Springer, 2007.

【非特許文献2】Yuan Taur, "An Analytical Solution to a Double-Gate MOSFET with Undoped Body," IEEE Electron Device Letters, vol. 21, no. 5, pp. 245-247, May 2000.

【非特許文献3】T. Kato et al., "Enhanced Performance of 50 nm Ultra-Narrow-Body Silicon Carbide MOSFETs based on FinFET effect," ISPSD, 2020, pp. 62-65.

【発明の概要】

【発明が解決しようとする課題】

【0005】

複数のトレンチゲートの各々のゲート電極にゲート電圧を入力するためのゲート配線は、複数のトレンチゲートを横断するように半導体基板上に配設される。このため、ゲート配線は、隣り合うトレンチゲートの間にある半導体基板上にも存在している。隣り合うトレンチゲートの間にある半導体基板の上面とゲート配線を電気的に絶縁するために、ゲート配線の下方の半導体基板の上面にゲート絶縁膜が設けられている。本発明者の検討によると、隣り合うトレンチゲートの間隔が狭く形成された場合、ゲート配線の下方にあるゲート絶縁膜で電界が集中することが分かってきた。このような電界集中は、ゲートリーク電流の増大、ゲート絶縁膜の絶縁破壊、及び、ゲート絶縁膜の寿命低下の原因となり得る。本明細書は、ゲート配線の下方にあるゲート絶縁膜における電界集中を緩和し、高い信頼性を有する半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本明細書が開示する半導体装置は、アクティブ領域と非アクティブ領域に区画されている半導体基板（１０）と、半導体基板の下面を被覆する下面電極（２２）と、半導体基板の上面のうちアクティブ領域の少なくとも一部を被覆する上面電極（２４）と、半導体基板の上面のうち非アクティブ領域の少なくとも一部を被覆するゲート配線（２６）と、半導体基板の上層部に設けられている複数のトレンチ（ＴＲ）であって、第１トレンチと、第１トレンチから間隔を置いて配置されている第２トレンチと、を含む、複数のトレンチと、第１トレンチ及び第２トレンチの各々の内面を被覆しているゲート絶縁膜（３４）と、第１トレンチ及び第２トレンチの各々の内部に設けられており、ゲート絶縁膜によって半導体基板から分離されているゲート電極（３２）であって、アクティブ領域では層間絶縁膜（４２）によって上面電極から分離されており、非アクティブ領域ではゲート配線に電気的に接続されている、ゲート電極と、を備えていてもよい。半導体基板が、ｎ型の第１半導体領域（１４）と、第１半導体領域上に設けられており、第１トレンチと第２トレンチの間に配置されているｐ型の第２半導体領域（１６）と、第２半導体領域上に設けられており、第１トレンチと第２トレンチの間に配置されているｎ型の第３半導体領域（１８）と、を有していてもよい。アクティブ領域では、第３半導体領域が上面電極に接していてもよい。非アクティブ領域では、ゲート絶縁膜が半導体基板の上面を被覆して半導体基板の上面とゲート配線を分離していてもよい。第１トレンチと第２トレンチの間隔距離は、アクティブ領域よりも非アクティブ領域で長くてもよい。

【0007】

上記半導体装置では、アクティブ領域において第１トレンチと第２トレンチの間隔距離が短く形成されている。このため、半導体装置の電気的特性が向上する。一方、上記半導体装置では、非アクティブ領域において第１トレンチと第２トレンチの間隔距離が長く形成されている。このため、非アクティブ領域に配設されるゲート配線の下方では、第１トレンチと第２トレンチの間隔距離が長い。これにより、ゲート配線の下方の半導体基板の上面に形成されたゲート絶縁膜における電界集中が緩和される。このように、上記半導体装置では、アクティブ領域において電気的特性を改善しながら、非アクティブ領域のゲート配線の下方における電界集中を緩和することができる。

【図面の簡単な説明】

【0008】

【図1】本実施形態の半導体装置の要部平面図であり、半導体基板上に設けられている層間絶縁膜、ソース電極、ゲート配線を取り除いた状態の要部平面図を模式的に示す図である。

【図2】本実施形態の半導体装置の要部断面図であり、図１のII-II線に対応した要部断面図を模式的に示す図である。

【図3】本実施形態の半導体装置の要部断面図であり、図１のIII-III線に対応した要部断面図を模式的に示す図である。

【図4】本実施形態の変形例の半導体装置の要部平面図であり、半導体基板上に設けられている層間絶縁膜、ソース電極、ゲート配線を取り除いた状態の要部平面図を模式的に示す図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して本明細書が開示する半導体装置について説明する。なお、図示明瞭化を目的として、繰り返し配置されている構成要素についてはその１つのみに符号を付すことがある。

【0010】

図１～図３に示すように、半導体装置１は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。半導体装置１は、アクティブ領域と非アクティブ領域に区画された半導体基板１０を備えている。半導体基板１０の材料は、特に限定されるものではないが、例えば炭化珪素（ＳｉＣ）であってもよい。この例に代えて、半導体基板１０の材料は、例えばシリコン、窒化物半導体又は酸化ガリウムであってもよい。「アクティブ領域」とは、半導体基板１０のうち電流が主として流れる領域である。「非アクティブ領域」とは、半導体基板１０のうち電流が実質的に流れない領域であり、「アクティブ領域」の周囲に位置する領域である。

【0011】

半導体装置１はさらに、半導体基板１０の下面を被覆するように設けられているドレイン電極２２と、半導体基板１０の上面のうちアクティブ領域の少なくとも一部を被覆するように設けられているソース電極２４と、半導体基板１０の上面のうち非アクティブ領域の少なくとも一部を被覆するように設けられているゲート配線２６と、半導体基板１０の上層部に設けられている複数のトレンチゲート３０と、を備えている。なお、ドレイン電極２２は下面電極の一例であり、ソース電極２４は上面電極の一例である。図２及び図３に示すように、半導体基板１０は、ｎ⁺型のドレイン領域１２と、ｎ型のドリフト領域１４と、ｐ型のボディ領域１６と、ｎ⁺型のソース領域１８と、を有している。

【0012】

ドレイン領域１２は、半導体基板１０の下面に露出する位置に設けられている。ドレイン領域１２は、ｎ型不純物を高濃度に含んでおり、半導体基板１０の下面を被膜するドレイン電極２２に接触している。

【0013】

ドリフト領域１４は、ドレイン領域１２上に設けられており、ドレイン領域１２とボディ領域１６を隔てている。ドリフト領域１４は、トレンチゲート３０の底面及び下部側面に接している。ドリフト領域１４に含まれるｎ型不純物の濃度は、ドレイン領域１２に含まれるｎ型不純物の濃度よりも低い。なお、ドリフト領域１４は、第１半導体領域の一例である。

【0014】

ボディ領域１６は、ドリフト領域１４上に設けられており、半導体基板１０の上層部に配置されている。ボディ領域１６は、ドリフト領域１４とソース領域１８を隔てている。ボディ領域１６は、隣り合うトレンチゲート３０の間に設けられており、隣り合うトレンチゲート３０の各々の側面に接している。ボディ領域１６は、図示しない断面においてコンタクト領域を介してソース電極２４に電気的に接続されている。なお、ボディ領域１６は、第２半導体領域の一例である。

【0015】

ソース領域１８は、ボディ領域１６上に設けられており、半導体基板１０の上面に露出する位置に配置されている。ソース領域１８は、隣り合うトレンチゲート３０の間に設けられており、隣り合うトレンチゲート３０の各々の側面に接している。ソース領域１８は、ｎ型不純物を高濃度に含んでおり、アクティブ領域において半導体基板１０の上面を被膜するソース電極２４に接触している。なお、ソース領域１８は、第３半導体領域の一例である。

【0016】

半導体基板１０の上層部には、複数のトレンチＴＲが形成されている。複数のトレンチＴＲの各々は、半導体基板１０の上面からソース領域１８及びボディ領域１６を貫通してドリフト領域１４に達している。複数のトレンチＴＲの各々は、半導体基板１０を平面視したときに、半導体基板１０の面内の一方向に沿って延びており、その長手方向に直交する方向に沿って相互に間隔を置いて配置されている。複数のトレンチＴＲの各々の内面は、ゲート絶縁膜３４によって被覆されている。複数のトレンチＴＲの各々の内部には、ゲート電極３２が埋設されている。ゲート電極３２は、ゲート絶縁膜３４によって半導体基板１０から分離されている。このように、複数のトレンチＴＲの各々にトレンチゲート３０が設けられている。

【0017】

図２に示すように、アクティブ領域では、トレンチゲート３０のゲート電極３２上に層間絶縁膜４２が設けられており、ゲート電極３２とソース電極２４が分離されている。図３に示すように、非アクティブ領域では、トレンチゲート３０のゲート電極３２上に層間絶縁膜４２が設けられておらず、ゲート電極３２がゲート配線２６に接触している。また、ゲート配線２６は、複数のトレンチゲート３０を横断するように配設されている。ゲート配線２６が配設される部分では、隣り合うトレンチゲート３０の間にある半導体基板１０の上面にゲート絶縁膜３４が設けられている。これにより、ゲート配線２６が配設される部分では、半導体基板１０の上面とゲート配線２６がゲート絶縁膜３４によって分離されている。

【0018】

図１～図３に示すように、複数のトレンチＴＲは、半導体基板１０を平面視したときに、その長手方向に沿って幅広部分と幅狭部分を含むように形成されている。これにより、隣り合うトレンチＴＲの間隔距離（即ち、一方のトレンチＴＲの側面と他方のトレンチＴＲの側面の間の最短距離である）については、半導体基板１０を平面視したときに、短い距離の部分と長い距離の部分が存在している。この例では、トレンチＴＲの幅広部分がアクティブ領域に配置されているので、アクティブ領域において隣り合うトレンチＴＲの間隔距離（図２のＤ１）が相対的に短く形成されている。一方、トレンチＴＲの幅狭部分が非アクティブ領域に配置されているので、非アクティブ領域において隣り合うトレンチＴＲの間隔距離（図３のＤ２）が相対的に長く形成されている。また、この例では、複数のトレンチＴＲは、その長手方向の端部に幅狭部分を有しており、その長手方向の端部において隣り合うトレンチＴＲの間隔距離が長くなるように構成されている。この例に代えて、複数のトレンチＴＲは、図４に示すように、その長手方向の任意の位置に幅狭部分を有し、その長手方向の任意の位置において隣り合うトレンチＴＲの間隔距離が長くなるように構成されていてもよい。

【0019】

上記したように、アクティブ領域では、隣り合うトレンチＴＲの間隔距離（図２のＤ１）が短く形成されている。アクティブ領域では、隣り合うトレンチＴＲの間隔距離は、ボディ領域１６においてバルクチャネル効果を発揮することができる大きさに調整されている。この例では、アクティブ領域において隣り合うトレンチＴＲの間隔距離が１５０ｎｍ以下である。半導体基板１０の材料が炭化珪素の場合、隣りあうトレンチＴＲの間隔距離が１５０ｎｍ以下になると、ボディ領域１６においてバルクチャネル効果が発揮されることが分かっている。

【0020】

上記したように、非アクティブ領域では、隣り合うトレンチＴＲの間隔距離（図２のＤ２）が長く形成されている。非アクティブ領域では、隣りあうトレンチＴＲの間隔距離は、後述するように、製造工程中にトレンチＴＲの肩部４４の曲率半径がアクティブ領域よりも非アクティブ領域において大きくなる大きさに調整されている。トレンチＴＲの肩部４４とは、トレンチＴＲの側面と半導体基板１０の上面によって構成される角部である。この例では、非アクティブ領域において隣り合うトレンチＴＲの間隔距離が１８０ｎｍ以上である。この場合、トレンチＴＲの肩部４４の曲率半径が９０ｎｍ以上となり、トレンチＴＲの肩部４４を被覆するゲート絶縁膜３４における電界集中が効果的に緩和される。

【0021】

複数のトレンチＴＲは、ドライエッチング技術を利用して半導体基板１０の上層部に複数の溝を形成した後に、例えば水素雰囲気又はアルゴン雰囲気で加熱処理を行う丸め処理を実施することによって形成されてもよい。このような丸め処理は、隣り合うトレンチＴＲの間隔距離が短いアクティブ領域では実質的に生じず、隣り合うトレンチＴＲの間隔距離が長い非アクティブ領域において効果的に生じることが分かっている。即ち、丸め処理の加工範囲を制限するためのマスク等を用いなくても、隣り合うトレンチＴＲの間隔距離に基づいて、非アクティブ領域にあるトレンチＴＲの肩部４４の曲率半径をアクティブ領域にあるトレンチＴＲの肩部４４の曲率半径よりも大きくすることができる。なお、丸め処理は、上記した加熱処理に代えて、半導体基板１０の上層部に複数の溝を形成した後に、例えば等方性のＣＤＥ法又は等方性のドライエッチング法等で行うようにしてもよい。

【0022】

次に、半導体装置１の動作について説明する。半導体装置１の使用時には、半導体装置１と負荷（例えば、モータ）と電源が直列に接続される。半導体装置１と負荷の直列回路に対して、電源電圧が印加される。半導体装置１のドレイン側（ドレイン電極２２）がソース側（ソース電極２４）よりも高電位となる向きで、電源電圧が印加される。本実施形態では、アクティブ領域において隣り合うトレンチＴＲの間隔距離（図２のＤ１）が１５０ｎｍ以下となっている。これにより、ボディ領域１６の幅が十分に狭いので、ゲート電極３２の電位を上昇させると、ゲート絶縁膜３４の近傍のみならず、ゲート絶縁膜３４から離れたボディ領域１６内にもチャネルが形成される。ボディ領域１６の全域にチャネル（すなわち、バルクチャネル）が形成される。半導体装置１では、このようなバルクチャネルを介してソース領域１８とドリフト領域１４が接続される。

【0023】

半導体装置１をオフするときには、ゲート電極３２にゲート閾値よりも低い電位を印加する。すると、ボディ領域１６に形成されていたチャネルが消滅し、半導体装置１がオフする。

【0024】

半導体装置１では、アクティブ領域において隣り合うトレンチＴＲの間隔距離が短く形成されている。このため、アクティブ領域のボディ領域１６においてバルクチャネル効果が発揮され、半導体装置１のオン抵抗が低下する。一方、半導体装置１では、非アクティブ領域において隣り合うトレンチＴＲの間隔距離が長く形成されている。このため、非アクティブ領域に配設されるゲート配線２６の下方では、隣り合うトレンチＴＲの間隔距離が長い。これにより、ゲート配線２６の下方の半導体基板１０の上面に形成されたゲート絶縁膜３４における電界集中が緩和される。特に、半導体装置１では、丸め処理によってトレンチＴＲの肩部４４の曲率半径が非アクティブ領域において大きく形成されているので、ゲート配線２６の下方のゲート絶縁膜３４が被覆するトレンチＴＲの肩部４４の曲率半径も大きく形成されている。これにより、ゲート配線２６の下方のゲート絶縁膜３４における電界集中が良好に緩和される。このように、半導体装置１では、アクティブ領域において電気的特性を改善しながら、非アクティブ領域のゲート配線２６の下方における電界集中を緩和することができる。

【0025】

また、上述の実施形態では、半導体装置１がＭＯＳＦＥＴである場合を説明した。しかしながら、半導体装置１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。

【0026】

上述の実施形態では、隣り合うトレンチＴＲの間隔距離を非アクティブ領域において相対的に長くするために、トレンチＴＲの幅についてはアクティブ領域よりも非アクティブ領域において相対的に短く形成されている。このため、非アクティブ領域においてもゲート電極３２の材料であるポリシリコンの良好な埋込みが確保されるように、非アクティブ領域におけるトレンチＴＲのアスペクト比（トレンチ深さ／トレンチ幅）が所定値以下に調整されている。半導体基板１０が炭化珪素である半導体装置１では、トレンチ深さが１μｍのとき、トレンチ幅が４００ｎｍ以下であってもよい（即ち、アスペクト比が２．５以下であってもよい）。

【0027】

また、上述した実施形態の半導体装置１では、半導体基板１０が炭化珪素により構成されていた。炭化珪素により構成された半導体基板１０では、ゲート絶縁膜３４との界面近傍における電子の移動度が特に低い。このため、本明細書が開示するバルクチャネル型の半導体装置１は、炭化珪素により構成された半導体基板１０を用いる場合、特に有用である。

【0028】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0029】

１：半導体装置、 １０：半導体基板、 １２：ドレイン領域、 １４：ドリフト領域、 １６：ボディ領域、 １８：ソース領域、 ２２：ドレイン電極、 ２４：ソース電極、 ２６：ゲート配線、 ３０：トレンチゲート、 ３２：ゲート電極、 ３４：ゲート絶縁膜、 ４２：層間絶縁膜、 ４４：肩部、 ＴＲ：トレンチ

【図1】

【図2】

【図3】

【図4】