特開 2025-88103 周波数シンセサイザ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025088103

(43)【公開日】2025-06-11

(54)【発明の名称】周波数シンセサイザ

(51)【国際特許分類】

   H03L 7/16 20060101AFI20250604BHJP

   H03B 28/00 20060101ALI20250604BHJP

【ＦＩ】

H03L7/16

H03B28/00 A

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023202567

(22)【出願日】2023-11-30

(71)【出願人】

【識別番号】000232483

【氏名又は名称】日本電波工業株式会社

(74)【代理人】

【識別番号】110004222

【氏名又は名称】弁理士法人創光国際特許事務所

(72)【発明者】

【氏名】三津谷 幸丸

【テーマコード（参考）】

5J106

【Ｆターム（参考）】

5J106BB10

5J106CC15

5J106CC39

5J106DD09

5J106DD33

5J106KK26

5J106PP05

5J106QQ08

5J106RR12

5J106RR14

5J106RR20

(57)【要約】

【課題】周波数シンセサイザの出力信号に含まれるスプリアスの信号強度を簡便に抑制できるようにする。
【解決手段】ＤＤＳ信号を出力するＤＤＳと、入力した信号の周波数を逓倍した第１逓倍信号を出力する第１逓倍器と、第１逓倍信号を通過させる第１バンドパスフィルタと、入力した信号の周波数を第１逓倍信号の逓倍数とは異なる逓倍数で逓倍した第２逓倍信号を出力する第２逓倍器と、第２逓倍信号を通過させる第２バンドパスフィルタと、入力した第１制御信号に応じて、ＤＤＳと、第１逓倍器と第２逓倍器とのうちいずれか一方の逓倍器とを接続する第１切換部と、逓倍器とＤＤＳとを接続するための第１制御信号を第１切換部に供給する制御部とを備える、周波数シンセサイザ。
【選択図】図２

【特許請求の範囲】

【請求項1】

ＤＤＳ信号を出力するＤＤＳと、
入力した信号の周波数を逓倍した第１逓倍信号を出力する第１逓倍器と、
前記第１逓倍器が出力した前記第１逓倍信号を通過させる第１バンドパスフィルタと、
入力した信号の周波数を前記第１逓倍信号の逓倍数とは異なる逓倍数で逓倍した第２逓倍信号を出力する第２逓倍器と、
前記第２逓倍器が出力した前記第２逓倍信号を通過させる第２バンドパスフィルタと、
入力した第１制御信号に応じて、前記ＤＤＳと、前記第１逓倍器と前記第２逓倍器とのうちいずれか一方の逓倍器とを接続する第１切換部と、
前記第１逓倍器と前記第２逓倍器とのうち、所定の設定周波数を出力するための前記ＤＤＳ信号を入力した場合に、所定の次数以下のスプリアスの周波数と前記設定周波数との周波数差が所定の離調周波数を超える逓倍信号を出力する逓倍器を特定し、特定した逓倍器と前記ＤＤＳとを接続するための前記第１制御信号を前記第１切換部に供給する制御部と
を備える、周波数シンセサイザ。

【請求項2】

入力した第２制御信号に応じて、前記第１バンドパスフィルタと前記第２バンドパスフィルタのうちいずれか一方のフィルタと当該周波数シンセサイザの出力部とを接続する第２切換部を更に備え、
前記制御部は、前記第１切換部が前記ＤＤＳと接続した逓倍器に接続されているフィルタと、前記出力部とを接続するための前記第２制御信号を前記第２切換部に供給する、
請求項１に記載の周波数シンセサイザ。

【請求項3】

前記第１逓倍器と前記第２逓倍器とのうち、前記設定周波数に対応して予め特定した逓倍器の情報を前記設定周波数に対応づけて記憶する記憶部を更に備え、
前記制御部は、前記設定周波数に対応する逓倍器の情報を前記記憶部から読み出して、逓倍信号を出力する逓倍器を特定する、
請求項１に記載の周波数シンセサイザ。

【請求項4】

所定の前記離調周波数は、前記第１バンドパスフィルタ及び前記第２バンドパスフィルタの通過周波数帯域の半値幅よりも大きい周波数である、請求項１に記載の周波数シンセサイザ。

【請求項5】

前記第１逓倍器及び前記第２逓倍器の逓倍数とは異なる逓倍数の１又は複数の逓倍器と、
１又は複数の前記逓倍器にそれぞれ接続されている１又は複数のバンドパスフィルタと
を更に備え、
前記第１切換部は、前記第１制御信号に応じて、前記ＤＤＳと、前記第１逓倍器から第Ｎ逓倍器のうちいずれか１つの前記逓倍器とを接続し（Ｎは３以上の整数）、
前記制御部は、前記第１逓倍器から前記第Ｎ逓倍器のうち、前記周波数差が所定の前記離調周波数を超える信号を出力する前記逓倍器と、前記ＤＤＳとを接続するための前記第１制御信号を前記第１切換部に供給する、
請求項１から４のいずれか一項に記載の周波数シンセサイザ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、周波数シンセサイザに関する。

【背景技術】

【0002】

ダイレクトデジタルシンセサイザ（ＤＤＳ：Direct Digital Synthesizer）を用いて、所定の複数の周波数の信号を切り換えて出力する周波数シンセサイザが知られている（例えば、特許文献１及び特許文献２を参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１１－１７６６６７号公報

【特許文献2】特開２０１６－７６９１５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＤＤＳの出力信号には、当該信号の周波数の高調波に起因するスプリアスが含まれている。スプリアスは、エイリアシングにより、ＤＤＳの出力信号の周波数の近傍に発生することがある。この場合、ＳＡＷフィルタ等の通過帯域が数ＭＨｚ程度の狭帯域フィルタを用いても、スプリアスの信号強度を低減させることが困難になることがあり、当該出力信号に基づいて動作する機器の性能劣化等を引き起こすおそれがあった。

【0005】

そこで、本発明はこれらの点に鑑みてなされたものであり、周波数シンセサイザの出力信号に含まれるスプリアスの信号強度を簡便に抑制できるようにすることを目的とする。

【課題を解決するための手段】

【0006】

本発明の第１の態様においては、ＤＤＳ信号を出力するＤＤＳと、入力した信号の周波数を逓倍した第１逓倍信号を出力する第１逓倍器と、前記第１逓倍器が出力した前記第１逓倍信号を通過させる第１バンドパスフィルタと、入力した信号の周波数を前記第１逓倍信号の逓倍数とは異なる逓倍数で逓倍した第２逓倍信号を出力する第２逓倍器と、前記第２逓倍器が出力した前記第２逓倍信号を通過させる第２バンドパスフィルタと、入力した第１制御信号に応じて、前記ＤＤＳと、前記第１逓倍器と前記第２逓倍器とのうちいずれか一方の逓倍器とを接続する第１切換部と、前記第１逓倍器と前記第２逓倍器とのうち、所定の設定周波数を出力するための前記ＤＤＳ信号を入力した場合に、所定の次数以下のスプリアスの周波数と前記設定周波数との周波数差が所定の離調周波数を超える逓倍信号を出力する逓倍器を特定し、特定した逓倍器と前記ＤＤＳとを接続するための前記第１制御信号を前記第１切換部に供給する制御部とを備える、周波数シンセサイザを提供する。

【0007】

前記周波数シンセサイザは、入力した第２制御信号に応じて、前記第１バンドパスフィルタと前記第２バンドパスフィルタのうちいずれか一方のフィルタと当該周波数シンセサイザの出力部とを接続する第２切換部を更に備え、前記制御部は、前記第１切換部が前記ＤＤＳと接続した逓倍器に接続されているフィルタと、前記出力部とを接続するための前記第２制御信号を前記第２切換部に供給してもよい。

【0008】

前記周波数シンセサイザは、前記第１逓倍器と前記第２逓倍器とのうち、前記設定周波数に対応して予め特定した逓倍器の情報を前記設定周波数に対応づけて記憶する記憶部を更に備え、前記制御部は、前記設定周波数に対応する逓倍器の情報を前記記憶部から読み出して、逓倍信号を出力する逓倍器を特定してもよい。

【0009】

所定の前記離調周波数は、前記第１バンドパスフィルタ及び前記第２バンドパスフィルタの通過周波数帯域の半値幅よりも大きい周波数であってもよい。

【0010】

前記周波数シンセサイザは、前記第１逓倍器及び前記第２逓倍器の逓倍数とは異なる逓倍数の１又は複数の逓倍器と、１又は複数の前記逓倍器にそれぞれ接続されている１又は複数のバンドパスフィルタとを更に備え、前記第１切換部は、前記第１制御信号に応じて、前記ＤＤＳと、前記第１逓倍器から第Ｎ逓倍器のうちいずれか１つの逓倍器とを接続し（Ｎは３以上の整数）、前記制御部は、前記第１逓倍器から前記第Ｎ逓倍器のうち、前記周波数差が所定の前記離調周波数を超える信号を出力する前記逓倍器と、前記ＤＤＳとを接続するための前記第１制御信号を前記第１切換部に供給してもよい。

【発明の効果】

【0011】

本発明によれば、周波数シンセサイザの出力信号に含まれるスプリアスの信号強度を簡便に抑制できるという効果を奏する。

【図面の簡単な説明】

【0012】

【図1】従来の周波数シンセサイザ１０の構成例を示す。

【図2】本実施形態に係る周波数シンセサイザ１００の第１構成例を示す。

【図3】本実施形態に係る周波数シンセサイザ１００の第２構成例を示す。

【発明を実施するための形態】

【0013】

＜従来の周波数シンセサイザ１０の構成例＞
図１は、従来の周波数シンセサイザ１０の構成例を示す。周波数シンセサイザ１０は、設定された周波数の出力信号を出力部１１から出力する。周波数シンセサイザ１０は、出力部１１と、クロック信号源２０と、ダイレクトデジタルシンセサイザ（ＤＤＳ）３０と、第１切換部４１と、第２切換部４２と、第１狭帯域フィルタ５１と、第２狭帯域フィルタ５２と、制御部６０と、記憶部６１と、増幅回路７０とを備える。

【0014】

クロック信号源２０は、クロック信号を出力する。クロック信号源２０は、例えば、制御部６０から指定された周波数のクロック信号を出力可能なクロック信号源である。クロック信号源２０は、例えば、１０００ＭＨｚ程度から４０００ＭＨｚ程度のクロック周波数のクロック信号を出力する。クロック信号源２０が出力するクロック信号は、ＤＤＳ３０の基準クロック信号となる。

【0015】

ＤＤＳ３０は、クロック信号源２０から出力されたクロック信号に基づいてＤＤＳ信号を出力する。ＤＤＳ３０は、制御部６０から受け取った制御信号が示す周波数のＤＤＳ信号を出力する。ＤＤＳ信号の周波数は、例えば、５００ＭＨｚ程度から３０００ＭＨｚ程度の間の周波数である。ＤＤＳ３０がＤＤＳ信号を出力する動作は既知なので、ここでは説明を省略する。

【0016】

ＤＤＳ３０が出力するＤＤＳ信号には、ＤＤＳ信号のＮ次高調波（Ｎは２以上の自然数）に起因するスプリアスが含まれることがある。このような高次のスプリアスは、Ｎ次高調波がクロック周波数で折り返されて発生する。したがって、スプリアスが発生する周波数は、ＤＤＳ信号の周波数、高調波の次数、及びクロック周波数に応じて変化する。なお、本実施形態において、ＤＤＳ信号のＮ次高調波に起因するスプリアスをＮ次スプリアス、又は単にスプリアスと呼ぶ。

【0017】

従来の周波数シンセサイザ１０は、狭帯域フィルタを用いてこのようなスプリアスを低減させる。なお、ＤＤＳ３０は、設定データに応じて種々の周波数のＤＤＳ信号を出力するので、周波数シンセサイザ１０は、設定データに対応して複数の狭帯域フィルタを切り換える。図１は、２つの狭帯域フィルタを切り換え可能な周波数シンセサイザ１０の例を示す。

【0018】

第１切換部４１及び第２切換部４２は、制御部６０から受け取った制御信号に応じて、ＤＤＳ３０に接続すべき狭帯域フィルタを切り換える。例えば、第１切換部４１は、入力した第１制御信号に応じて、ＤＤＳ３０と、第１狭帯域フィルタ５１と第２狭帯域フィルタ５２とのうちいずれか一方の狭帯域フィルタとを接続する。また、第２切換部４２は、入力した第２制御信号に応じて、第１狭帯域フィルタ５１と第２狭帯域フィルタ５２のうちいずれか一方の狭帯域フィルタと出力部１１とを接続する。

【0019】

第１狭帯域フィルタ５１は、ＤＤＳ３０が出力する所定の第１周波数のＤＤＳ信号に対応して、第１周波数を通過させつつＤＤＳ信号に重畳しているスプリアス成分を低減させるバンドパスフィルタである。第２狭帯域フィルタ５２は、第１狭帯域フィルタ５１と同様に、ＤＤＳ３０が出力する所定の第２周波数のＤＤＳ信号に対応して、第２周波数を通過させつつＤＤＳ信号に重畳しているスプリアス成分を低減させるバンドパスフィルタである。

【0020】

第１狭帯域フィルタ５１及び第２狭帯域フィルタ５２の通過帯域幅は、スプリアスを低減させるためにより小さい値であることが望ましく、例えば、数ＭＨｚ程度以下であることが望ましい。第１狭帯域フィルタ５１及び第２狭帯域フィルタ５２は、例えば、ＳＡＷ（Surface Acoustic Wave）フィルタ、ＢＡＷ（Bulk Acoustic Wave）フィルタ等である。

【0021】

制御部６０は、周波数シンセサイザ１０の各部を制御する。制御部６０は、例えば、クロック信号源２０のクロック信号の周波数を指定する制御信号をクロック信号源２０に供給する。制御部６０は、ＤＤＳ３０のＤＤＳ信号の周波数を設定する設定データをＤＤＳ３０に供給する。制御部６０は、第１切換部４１及び第２切換部４２の接続を指定する制御信号を第１切換部４１及び第２切換部４２にそれぞれ供給する。

【0022】

制御部６０は、例えば、所定のクロック周波数のクロック信号をクロック信号源２０から出力させて、所定の第１周波数のＤＤＳ信号をＤＤＳ３０から出力させる。この場合、制御部６０は、ＤＤＳ３０と、第１狭帯域フィルタ５１とを接続させる制御信号を第１切換部４１に供給し、第１狭帯域フィルタ５１と出力部１１とを接続させる制御信号を第２切換部４２に供給する。

【0023】

また、制御部６０は、所定のクロック周波数のクロック信号をクロック信号源２０から出力させて、所定の第２周波数のＤＤＳ信号をＤＤＳ３０から出力させる。この場合、制御部６０は、ＤＤＳ３０と、第２狭帯域フィルタ５２とを接続させる制御信号を第１切換部４１に供給し、第２狭帯域フィルタ５２と出力部１１とを接続させる制御信号を第２切換部４２に供給する。

【0024】

このような制御部６０は、ユーザ等から出力信号の周波数を指定する入力を受け付けてもよい。この場合、周波数シンセサイザ１０は、ユーザ等が周波数の情報を入力するための入力部等を更に備えてもよい。また、制御部６０は、外部の機器等から出力信号の周波数を指定する制御信号を受け取ってもよい。この場合、周波数シンセサイザ１０は、外部の機器等と制御信号を受信する受信回路、通信回路等を更に備えてもよい。

【0025】

制御部６０は、集積回路等で構成されていることが望ましい。制御部６０は、例えば、ＦＰＧＡ（Field Programmable Gate Array）、ＤＳＰ（Digital Signal Processor）、及び／又はＣＰＵ（Central Processing Unit）を含む。制御部６０の少なくとも一部をコンピュータ等で構成する場合、記憶部６１は、制御部６０を実現するコンピュータ等のＢＩＯＳ（Basic Input Output System）等を格納するＲＯＭ（Read Only Memory）、及び作業領域となるＲＡＭ（Random Access Memory）を含む。

【0026】

また、記憶部６１は、ＯＳ（Operating System）、アプリケーションプログラム、及び／又は当該アプリケーションプログラムの実行時に参照されるデータベースを含む種々の情報を格納してよい。記憶部６１は、ＨＤＤ（Hard Disk Drive）及び／又はＳＳＤ（Solid State Drive）等の大容量記憶装置を含んでもよい。ＣＰＵ等のプロセッサは、記憶部に記憶されたプログラムを実行することによって制御部６０として機能する。

【0027】

記憶部６１は、例えば、第１周波数のＤＤＳ信号を出力させるための設定データと、第２周波数のＤＤＳ信号を出力させるための設定データとを記憶する。また、記憶部６１は、ＤＤＳ３０と第１狭帯域フィルタ５１とを接続させ、第１狭帯域フィルタ５１と出力部１１とを接続させる制御信号又は制御信号を生成するための情報を、第１周波数のＤＤＳ信号を出力させるための設定データに対応づけて記憶することが望ましい。

【0028】

記憶部６１は、同様に、ＤＤＳ３０と第２狭帯域フィルタ５２とを接続させ、第２狭帯域フィルタ５２と出力部１１とを接続させる制御信号又は制御信号を生成するための情報を、第２周波数のＤＤＳ信号を出力させるための設定データに対応づけて記憶することが望ましい。

【0029】

増幅回路７０は、第２切換部４２と出力部１１との間に設けられており、入力した信号を増幅する。増幅回路７０は、増幅した信号を出力部１１から出力する。なお、第２切換部４２から出力する信号の信号強度が所定の強度レベル以上の大きさの場合、増幅回路７０はなくてもよい。

【0030】

以上の従来の周波数シンセサイザ１０は、出力するＤＤＳ信号の周波数に応じて、ＤＤＳ信号の周波数を通過させる狭帯域フィルタを切り換える。このような構成において、狭帯域フィルタの通過帯域幅をより小さくすることで、ＤＤＳ信号に含まれているスプリアスを低減することができる。

【0031】

しかし、クロック信号の周波数と、出力すべきＤＤＳ信号の周波数の組み合わせによっては、折り返しスプリアスの周波数が出力すべきＤＤＳ信号の周波数に近接してしまうことがあり、狭帯域フィルタを用いてもスプリアスの信号強度を低減しきれないことがあった。また、周波数シンセサイザ１０から異なる複数の周波数の出力信号を出力させる場合、出力したい周波数の数だけ狭帯域フィルタが必要になり、システムの回路規模が大きくなってしまう。

【0032】

また、ＳＡＷフィルタ、ＢＡＷフィルタ等の狭帯域フィルタは高価であり、用いる周波数の数だけ狭帯域フィルタを準備すると、周波数シンセサイザ１０のコストが増加してしまうことになる。そこで、本実施形態に係る周波数シンセサイザ１００は、狭帯域フィルタを用いなくても、スプリアスの信号強度を抑制できるようにする。このような周波数シンセサイザ１００について次に説明する。

【0033】

＜周波数シンセサイザ１００の第１構成例＞
図２は、本実施形態に係る周波数シンセサイザ１００の第１構成例を示す。周波数シンセサイザ１００は、出力すべき出力信号の周波数に対応して、複数の逓倍器及びフィルタの組み合わせを切り換える。図２は、２組の逓倍器及びフィルタを切り換え可能な周波数シンセサイザ１００の例を示す。

【0034】

周波数シンセサイザ１００は、出力部１１、クロック信号源２０、ＤＤＳ３０、第１切換部４１、第２切換部４２、制御部６０、増幅回路７０、第１逓倍器８１、第２逓倍器８２、第１バンドパスフィルタ９１、及び第２バンドパスフィルタ９２を備える。なお、図２に示す周波数シンセサイザ１００において、図１に示された従来の周波数シンセサイザ１０の動作と略同一のものには同一の符号を付け、重複する説明を省略する。

【0035】

第１逓倍器８１は、入力した信号の周波数を逓倍した第１逓倍信号を出力する。第２逓倍器８２は、入力した信号の周波数を逓倍した第２逓倍信号を出力する。第１逓倍器８１の逓倍数は、第２逓倍器８２の逓倍数とは異なる逓倍数である。例えば、第１逓倍器８１の逓倍数は３倍であり、第２逓倍器８２の逓倍数は４倍である。

【0036】

第１バンドパスフィルタ９１は、第１逓倍器８１が出力した第１逓倍信号を通過させる。第２バンドパスフィルタ９２は、第２逓倍器８２が出力した第２逓倍信号を通過させる。第１バンドパスフィルタ９１及び第２バンドパスフィルタ９２は、後述するように、所定の通過帯域幅をそれぞれ有する。

【0037】

周波数シンセサイザ１００の第１切換部４１は、入力した制御信号に応じて、ＤＤＳ３０と、第１逓倍器８１と第２逓倍器８２とのうちいずれか一方の逓倍器とを接続する。なお、本実施形態において、制御部６０が第１切換部４１に供給する制御信号を第１制御信号と呼ぶことがある。

【0038】

周波数シンセサイザ１００の第２切換部４２は、入力した制御信号に応じて、第１バンドパスフィルタ９１と第２バンドパスフィルタ９２のうちいずれか一方のフィルタと当該周波数シンセサイザ１００の出力部１１とを増幅回路７０を介して接続する。なお、本実施形態において、制御部６０が第２切換部４２に供給する制御信号を第２制御信号と呼ぶことがある。

【0039】

言い換えると、制御部６０は、ＤＤＳ３０と、第１逓倍器８１と第２逓倍器８２とのうちいずれか一方の逓倍器とを接続させるための第１制御信号を第１切換部４１に供給する。また、制御部６０は、第１切換部４１がＤＤＳ３０と接続した逓倍器に接続されているフィルタと、出力部１１とを接続するための第２制御信号を第２切換部４２に供給する。

【0040】

例えば、図１で説明した従来の周波数シンセサイザ１０は、クロック周波数とＤＤＳ信号の周波数の設定によって、ＤＤＳ信号の周波数と最もＤＤＳ信号の周波数に近いスプリアスの周波数との差が０ＭＨｚから数十ＭＨｚ程度に変化する。ここで、ＤＤＳ信号の周波数とスプリアスの周波数との周波数差を離調周波数と呼ぶ。

【0041】

ここで、ＤＤＳ信号を逓倍器で逓倍すると、ＤＤＳ信号の周波数だけでなく、スプリアスの周波数も逓倍されるので、離調周波数も逓倍されることになる。言い換えると、本実施形態に係る周波数シンセサイザ１００のようにＤＤＳ信号を逓倍器に通すと、ＤＤＳ信号の周波数に最も近いスプリアスの離調周波数を逓倍にすることができ、フィルタの通過帯域幅を大きくすることができる。

【0042】

なお、逓倍器の逓倍数が大きくすると離調周波数も大きくなるが、スプリアスによっては折り返しの次数が増加してしまい、ＤＤＳ信号の周波数に近づくスプリアスが発生することがある。したがって、周波数シンセサイザ１００のクロック周波数とＤＤＳ信号の周波数の設定に対応して、適切な逓倍数の逓倍器を設定されていることが望ましい。また、周波数シンセサイザ１００は、異なる逓倍数の複数の逓倍器を備え、クロック周波数とＤＤＳ信号の周波数の設定に基づいて、適切な逓倍器を切り換えて選択できるように構成されていることがより望ましい。

【0043】

例えば、周波数シンセサイザ１００から１６８９ＭＨｚの信号を出力させたい場合に、制御部６０がクロック周波数を３０００ＭＨｚ、ＤＤＳ信号を５６３ＭＨｚに設定した例を考える。ここで、制御部６０は、ＤＤＳ３０と第１逓倍器８１とを接続させ、第１バンドパスフィルタ９１と出力部１１とを接続させたとする。

【0044】

これにより、周波数シンセサイザ１００の出力信号は、第１逓倍器８１がＤＤＳ信号を３逓倍した第１逓倍信号となり、出力信号の周波数は１６８９ＭＨｚとなる。この場合、２次から１０次のスプリアスの周波数のうち、第１逓倍信号に最も近いスプリアスの離調周波数は１８５ＭＨｚとなる。したがって、第１バンドパスフィルタ９１は、通過帯域に１６８９ＭＨｚを含み、通過帯域幅を離調周波数程度にすることで、第１逓倍信号に最も近いスプリアスを低減させることができる。

【0045】

次に、周波数シンセサイザ１００から１８０３ＭＨｚの信号を出力させたい場合を考える。例えば、制御部６０がクロック周波数を３０００ＭＨｚ、ＤＤＳ信号を６０１ＭＨｚに設定すると、第１逓倍器８１がＤＤＳ信号を３逓倍した第１逓倍信号の周波数は１８０３ＭＨｚとなる。しかし、この場合、２次から１０次のスプリアスの周波数のうち、第１逓倍信号に最も近いスプリアスの離調周波数は５ＭＨｚとなる。したがって、第１バンドパスフィルタ９１の通過帯域幅を数ＭＨｚ程度の狭帯域フィルタにしないと、第１逓倍信号に最も近いスプリアスを低減させることが困難になってしまう。

【0046】

そこで、制御部６０がクロック周波数を３０００ＭＨｚ、ＤＤＳ信号を４５０．７５ＭＨｚに設定した例を考える。ここで、制御部６０は、ＤＤＳ３０と第２逓倍器８２とを接続させ、第２バンドパスフィルタ９２と出力部１１とを接続させたとする。

【0047】

これにより、周波数シンセサイザ１００の出力信号は、第２逓倍器８２がＤＤＳ信号を４逓倍した第２逓倍信号となり、出力信号の周波数は１８０３ＭＨｚとなる。この場合、２次から１０次のスプリアスの周波数のうち、第２逓倍信号に最も近いスプリアスの離調周波数は１５５ＭＨｚとなる。したがって、第２バンドパスフィルタ９２は、通過帯域に１８０３ＭＨｚを含み、通過帯域幅を離調周波数程度にすることで、第２逓倍信号に最も近いスプリアスを低減させることができる。

【0048】

このように、制御部６０は、第１逓倍器８１と第２逓倍器８２とのうち、所定の設定周波数の逓倍信号を出力するためのＤＤＳ信号を入力した場合に、所定の次数以下のスプリアスの周波数と設定周波数との周波数差が所定の離調周波数を超える逓倍信号を出力する逓倍器を特定する。ここで、所定の設定周波数と、所定の離調周波数を超える逓倍信号を出力する逓倍器との組み合わせは、予め記憶部６１に記憶されていることが望ましい。

【0049】

言い換えると、記憶部６１は、第１逓倍器８１と第２逓倍器８２とのうち、設定周波数に対応して予め特定した逓倍器の情報を設定周波数に対応づけて記憶する。記憶部６１は、更に、クロック周波数と対応づけて逓倍器の情報を記憶してもよい。なお、所定の離調周波数は、例えば、第１バンドパスフィルタ９１及び第２バンドパスフィルタ９２の通過周波数帯域の半値幅よりも大きい周波数である。また、所定の離調周波数は、第１バンドパスフィルタ９１及び第２バンドパスフィルタ９２の通過周波数帯域幅と同程度の周波数か、又は、通過周波数帯域幅よりも大きい周波数であってもよい。

【0050】

これにより、制御部６０は、設定周波数に対応する逓倍器の情報を記憶部６１から読み出すことで、逓倍信号を出力する逓倍器を特定できる。これに代えて、制御部６０は、方程式を用いてスプリアスが発生する周波数を算出し、算出した結果に基づいて設定周波数に対応する逓倍器を特定してもよい。

【0051】

例えば、ＤＤＳ信号の周波数をＦ_ＤＤＳ、ＤＤＳ信号の周波数とＮ次スプリアスの周波数との差分をＦ_{ｄｅｌｔａ，Ｎｐ，Ｆｓｎ}（Ｆ_ＤＤＳ）とすると、当該差分は、次式のように算出される。ここで、Ｎｐはスプリアスの次数、Ｆ_ｓｎはクロック信号のクロック周波数、ｆｌｏｏｒ（）は、小数点以下を切り捨てる関数、ｍｏｄ（ｘ，ｙ）は、ｘをｙで除算した際の余りを求める関数とする。

【0052】

（数１）
Ｆ_{ｄｅｌｔａ，Ｎｐ，Ｆｓｎ}（Ｆ_ＤＤＳ）＝
－Ｆ_ＤＤＳ＋ｍｏｄ｛ｆｌｏｏｒ（Ｆ_ＤＤＳ×Ｎｐ／（Ｆ_ｓｎ／２）），２｝×｛（Ｆ_ｓｎ／２）－ｍｏｄ（Ｆ_ＤＤＳ×Ｎｐ，Ｆ_ｓｎ／２）｝
＋［１－ｍｏｄ｛ｆｌｏｏｒ（Ｆ_ＤＤＳ×Ｎｐ／（Ｆ_ｓｎ／２）），２｝］×ｍｏｄ（Ｆ_ＤＤＳ×Ｎｐ，Ｆ_ｓｎ／２）

【0053】

そして、制御部６０は、特定した逓倍器の逓倍数に対応して、周波数シンセサイザ１００から所定の設定周波数の出力信号を出力するために、クロック周波数とＤＤＳ信号の周波数とを設定する。また、制御部６０は、特定した逓倍器とＤＤＳ３０とを接続するための第１制御信号を第１切換部４１に供給し、特定した逓倍器に接続されているフィルタと出力部１１とを接続するための第２制御信号を第２切換部４２に供給する。

【0054】

以上のように、本実施形態に係る周波数シンセサイザ１００は、スプリアスとの離調周波数がより大きくなる方の逓倍器を選択して所定の設定周波数の出力信号を出力する。これにより、例えば、数十ＭＨｚ程度から１００ＭＨｚ程度を超える通過帯域幅のバンドパスフィルタでも、スプリアスを低減させることができる。

【0055】

したがって、周波数シンセサイザ１００は、第１バンドパスフィルタ９１及び第２バンドパスフィルタ９２として、ＳＡＷフィルタ、ＢＡＷフィルタ等の高価な狭帯域フィルタを用いなくてもよい。第１バンドパスフィルタ９１及び第２バンドパスフィルタ９２は、例えば、インダクタ素子及びコンデンサ素子等によって形成できるＬＣフィルタ等でよい。言い換えると、本実施形態に係る周波数シンセサイザ１００は、安価なフィルタを用いて、周波数シンセサイザ１００の出力信号に含まれるスプリアスの信号強度を簡便に抑制できる。

【0056】

また、周波数シンセサイザ１００は、第１バンドパスフィルタ９１及び第２バンドパスフィルタ９２の通過周波数帯域幅を大きくできるので、周波数シンセサイザ１００の出力信号として設定可能な設定周波数の数を増加させることができる。

【0057】

例えば、（数１）式より、３０００ＭＨｚのクロック信号において、第１逓倍器８１から出力される第１逓倍信号を１６６４ＭＨｚから１６８８ＭＨｚにすると（ＤＤＳ３０のＤＤＳ信号を５５４．７ＭＨｚから５６２．７ＭＨｚにすると）、離調周波数は１０１ＭＨｚから１８７ＭＨｚへと徐々に増加する。そして、第１逓倍信号を１６８８ＭＨｚから１７４０ＭＨｚにすると（ＤＤＳ３０のＤＤＳ信号を５６２．７ＭＨｚから５８０ＭＨｚにすると）、離調周波数は１８７ＭＨｚから１００ＭＨｚへと徐々に減少する。

【0058】

言い換えると、１６６４ＭＨｚから１７４０ＭＨｚまでの第１逓倍信号を出力させる場合、離調周波数は１００ＭＨｚ以上となる。そこで、例えば、第１バンドパスフィルタ９１の通過帯域の中心周波数を１７０２ＭＨｚ程度とし、通過帯域幅を１００ＭＨｚ程度とすると、１６６４ＭＨｚ程度から１７４０ＭＨｚ程度までの第１逓倍信号を出力させても、スプリアスを低減できることがわかる。

【0059】

同様に、３０００ＭＨｚのクロック信号において、第２逓倍器８２から出力される第２逓倍信号を１７７２ＭＨｚから１８４６ＭＨｚにすると（ＤＤＳ３０のＤＤＳ信号を４４３ＭＨｚから４６１．５ＭＨｚにすると）、離調周波数は１０１ＭＨｚから２３１ＭＨｚへと徐々に増加する。そして、第２逓倍信号を１８４６ＭＨｚから１９３３ＭＨｚにすると（ＤＤＳ３０のＤＤＳ信号を４６１．５ＭＨｚから４８３．３ＭＨｚにすると）、離調周波数は２３１ＭＨｚから１０１ＭＨｚへと徐々に減少する。

【0060】

言い換えると、１７７２ＭＨｚから１９３３ＭＨｚまでの第２逓倍信号を出力させる場合、離調周波数は１００ＭＨｚ以上となる。そこで、例えば、第２バンドパスフィルタ９２の通過帯域の中心周波数を１８５３ＭＨｚ程度とし、通過帯域幅を１００ＭＨｚ程度とすると、少なくとも、１８０３ＭＨｚ程度から１９０３ＭＨｚ程度までの第２逓倍信号を出力させても、スプリアスを低減できることがわかる。

【0061】

なお、以上の第１逓倍信号及び第２逓倍信号の値は、クロック信号によって変化するので、クロック信号を異なる周波数に設定することで、上述した周波数とは異なる周波数の第１逓倍信号及び第２逓倍信号を出力させることもできる。

【0062】

このように、本実施形態に係る周波数シンセサイザ１００は、所定のクロック周波数において、所定の周波数帯域の設定周波数の出力信号を出力するためのＤＤＳ信号を入力した場合に、所定の次数以下のスプリアスの周波数と設定周波数との周波数差が所定の離調周波数を超える逓倍信号を出力する逓倍器を特定し、特定した逓倍器を用いることにより、スプリアスを低減させた出力信号を出力できる。このような所定の周波数帯域の設定周波数の情報は、記憶部６１に記憶されていることが望ましい。

【0063】

以上の本実施形態に係る周波数シンセサイザ１００において、逓倍器とバンドパスフィルタの組を２つ備える例を説明したが、これに限定されることはない。周波数シンセサイザ１００は、逓倍器とバンドパスフィルタの組を３つ以上備えてもよい。なお、複数の逓倍器の逓倍数は互いに異なる値であり、複数のバンドパスフィルタは同じ組の逓倍器に対応し、互いに異なる通過帯域を有することは言うまでもない。

【0064】

＜周波数シンセサイザ１００の第２構成例＞
図３は、本実施形態に係る周波数シンセサイザ１００の第２構成例を示す。第２構成例の周波数シンセサイザ１００は、逓倍器とバンドパスフィルタの組を３つ備える例を示す。周波数シンセサイザ１００は、第３逓倍器８３と第３バンドパスフィルタ９３とを更に備える。また、第１切換部４１は、第１制御信号に応じて、第１逓倍器８１から第３逓倍器８３のうち１つの逓倍器とＤＤＳ３０とを接続する。第２切換部４２は、第２制御信号に応じて、第１バンドパスフィルタ９１から第３バンドパスフィルタ９３のうち１つの逓倍器と出力部１１とを接続する。

【0065】

このように、周波数シンセサイザ１００は、第１逓倍器８１及び第２逓倍器８２の逓倍数とは異なる逓倍数の１又は複数の逓倍器と、１又は複数の逓倍器にそれぞれ接続されている１又は複数のバンドパスフィルタとを更に備えてよい。言い換えると、周波数シンセサイザ１００は、互いに異なる逓倍数で入力した信号の周波数を逓倍するＮ個の逓倍器と、複数の逓倍器のそれぞれに接続されているＮ個のバンドパスフィルタとを備える（Ｎは３以上の整数）。

【0066】

この場合、第１切換部４１は、第１制御信号に応じて、ＤＤＳ３０と、第１逓倍器８１から第Ｎ逓倍器のうちいずれか１つの逓倍器とを接続する。そして、制御部６０は、第１逓倍器８１から第Ｎ逓倍器のうち、周波数差が所定の離調周波数を超える信号を出力する逓倍器と、ＤＤＳ３０とを接続するための第１制御信号を第１切換部４１に供給する。

【0067】

同様に、第２切換部４２は、第２制御信号に応じて、第１バンドパスフィルタ９１から第Ｎバンドパスフィルタのうちいずれか１つのバンドパスフィルタと出力部１１とを接続する。そして、制御部６０は、ＤＤＳ３０と接続した逓倍器に接続されているバンドパスフィルタと出力部１１とを接続するための第２制御信号を第２切換部４２に供給する。

【0068】

このような構成にすることにより、周波数シンセサイザ１００は、スプリアスを低減させた出力信号を出力する際に設定するパラメータの自由度を向上させることができる。ここで、パラメータは、クロック信号のクロック周波数、ＤＤＳ信号の周波数、所定の離調周波数、用いる逓倍器の逓倍数等である。また、周波数シンセサイザ１００の出力信号として設定可能な設定周波数の数を増加させることもできる。

【0069】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の全部又は一部は、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を併せ持つ。

【符号の説明】

【0070】

１０ 周波数シンセサイザ
１１ 出力部
２０ クロック信号源
３０ ＤＤＳ
４１ 第１切換部
４２ 第２切換部
５１ 第１狭帯域フィルタ
５２ 第２狭帯域フィルタ
６０ 制御部
６１ 記憶部
７０ 増幅回路
８１ 第１逓倍器
８２ 第２逓倍器
８３ 第３逓倍器
９１ 第１バンドパスフィルタ
９２ 第２バンドパスフィルタ
９３ 第３バンドパスフィルタ
１００ 周波数シンセサイザ

【図1】

【図2】

【図3】