知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025008895
(43)【公開日】2025-01-20
(54)【発明の名称】電源装置及び電源装置の制御方法
(51)【国際特許分類】
H02M 3/155 20060101AFI20250109BHJP
H02M 3/145 20060101ALI20250109BHJP
【ＦＩ】
H02M3/155 H
H02M3/145 A
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023111502
(22)【出願日】2023-07-06
(71)【出願人】
【識別番号】000002037
【氏名又は名称】新電元工業株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】廣▲瀬▼ 友哉
(72)【発明者】
【氏名】松田 善秋
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AS04
5H730AS05
5H730AS08
5H730AS13
5H730AS17
5H730BB27
5H730BB57
5H730DD03
5H730DD04
5H730DD16
5H730EE03
5H730EE04
5H730EE07
5H730EE08
5H730EE12
5H730FG00
(57)【要約】
【課題】スイッチング素子のストレスを抑制する。
【解決手段】一端が第１端子に接続された第１スイッチング素子と、第１スイッチング素子の他端と第２端子との間に接続された第２スイッチング素子と、一端が第１端子に接続された第３スイッチング素子と、第３スイッチング素子の他端と第２端子との間に接続された第４スイッチング素子と、第１スイッチング素子の他端と第３スイッチング素子の他端との間に接続された第１巻線と、第１巻線と磁気結合する第２巻線と、を含むトランスと、第２巻線の中間タップと第３端子との間に接続されたインダクタと、第２巻線の一端と第４端子との間に接続された第５スイッチング素子と、第２巻線の他端と第４端子との間に電気的に接続された第６スイッチング素子と、第５スイッチング素子の一端と第３端子との間に接続された第１スイッチと、第６スイッチング素子の一端と第３端子との間に接続された第２スイッチと、を含む。
【選択図】図５
【解決手段】一端が第１端子に接続された第１スイッチング素子と、第１スイッチング素子の他端と第２端子との間に接続された第２スイッチング素子と、一端が第１端子に接続された第３スイッチング素子と、第３スイッチング素子の他端と第２端子との間に接続された第４スイッチング素子と、第１スイッチング素子の他端と第３スイッチング素子の他端との間に接続された第１巻線と、第１巻線と磁気結合する第２巻線と、を含むトランスと、第２巻線の中間タップと第３端子との間に接続されたインダクタと、第２巻線の一端と第４端子との間に接続された第５スイッチング素子と、第２巻線の他端と第４端子との間に電気的に接続された第６スイッチング素子と、第５スイッチング素子の一端と第３端子との間に接続された第１スイッチと、第６スイッチング素子の一端と第３端子との間に接続された第２スイッチと、を含む。
【選択図】図５
【特許請求の範囲】
【請求項1】
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の中間タップに電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第５スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、
一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の中間タップに電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第５スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、
一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。
【請求項2】
前記第１スイッチング素子から前記第６スイッチング素子まで、並びに、前記第１スイッチ及び前記第２スイッチを制御する制御部を更に含み、
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、請求項１に記載の電源装置。
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、請求項１に記載の電源装置。
【請求項3】
前記制御部は、
前記第１期間では、前記第２スイッチング素子又は前記第３スイッチング素子をオンし、
前記第３期間では、前記第４スイッチング素子又は前記第１スイッチング素子をオンする、
ことを特徴とする、請求項２に記載の電源装置。
前記第１期間では、前記第２スイッチング素子又は前記第３スイッチング素子をオンし、
前記第３期間では、前記第４スイッチング素子又は前記第１スイッチング素子をオンする、
ことを特徴とする、請求項２に記載の電源装置。
【請求項4】
前記第１スイッチング素子から前記第６スイッチング素子まで、並びに、前記第１スイッチ及び前記第２スイッチを制御する制御部を更に含み、
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、請求項１に記載の電源装置。
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、請求項１に記載の電源装置。
【請求項5】
一端が第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、一端が前記第２巻線の中間タップに電気的に接続され、他端が第３端子に電気的に接続されたインダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が第４端子に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、を含む電源装置の制御方法であって、
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、電源装置の制御方法。
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、電源装置の制御方法。
【請求項6】
一端が第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、一端が前記第２巻線の中間タップに電気的に接続され、他端が第３端子に電気的に接続されたインダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が第４端子に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、を含む電源装置の制御方法であって、
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、電源装置の制御方法。
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、電源装置の制御方法。
【請求項7】
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含む第１ブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第２巻線の他端に電気的に接続された第７スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第８スイッチング素子と、を含む第２ブリッジ回路と、
一端が前記第５スイッチング素子の他端及び前記第７スイッチング素子の他端に電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端、前記第５スイッチング素子の一端、及び、前記第６スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第７スイッチング素子の一端、及び、前記第８スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含む第１ブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第２巻線の他端に電気的に接続された第７スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第８スイッチング素子と、を含む第２ブリッジ回路と、
一端が前記第５スイッチング素子の他端及び前記第７スイッチング素子の他端に電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端、前記第５スイッチング素子の一端、及び、前記第６スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第７スイッチング素子の一端、及び、前記第８スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。
【請求項8】
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第３端子に電気的に接続された第１インダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第５スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第１インダクタの他端及び前記第３端子に電気的に接続された第２インダクタと、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、
一端が前記第２巻線の一端、前記第１インダクタの一端、及び、前記第５スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第２インダクタの一端、及び、前記第６スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第３端子に電気的に接続された第１インダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第５スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第１インダクタの他端及び前記第３端子に電気的に接続された第２インダクタと、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、
一端が前記第２巻線の一端、前記第１インダクタの一端、及び、前記第５スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第２インダクタの一端、及び、前記第６スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電源装置及び電源装置の制御方法に関する。
【背景技術】
【0002】
例えば電動車において、１次側（高圧側、例えば走行用バッテリ）から２次側（低圧側、例えば補機バッテリ）へ降圧して出力し、２次側から１次側へ昇圧して出力するＤＣ－ＤＣコンバータが用いられている。このＤＣ－ＤＣコンバータは、位相シフトフルブリッジ回路が主流である。
【0003】
特許文献１には、スイッチング素子の誤動作が起きても変換器の故障に至らないＤＣ－ＤＣコンバータが記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１４－３６５１１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
位相シフトフルブリッジ回路で２次側から１次側へ電力伝送する場合、チョークインプット方式となる。また、トランスの巻数比を１次側巻数：２次側巻数＝Ｎ：１とすると、（（２次側バッテリ電圧）×Ｎ）より高い電圧を１次側へ出力する場合、トランスでの昇圧に加えて、出力インダクタによっても昇圧する必要がある。これにより、出力インダクタでサージ電圧が生じ、このサージ電圧が２次側のスイッチング素子に印加される。従って、２次側のスイッチング素子がストレスを受ける可能性がある。
【0006】
１次側のプリチャージ対象コンデンサの電圧が０Ｖ近傍のとき、出力インダクタの蓄積エネルギをリセットできず飽和に至る可能性がある。
【0007】
一方で、出力インダクタの蓄積エネルギをリセットするために、２次側のスイッチング素子（後述するトランジスタＱ５及びトランジスタＱ６）の同時休止期間を設けると、サージ電圧が発生する。
【0008】
本開示は、２次側のスイッチング素子のストレスを抑制し、１次側へ電力伝送可能とすることを目的とする。
【課題を解決するための手段】
【0009】
本開示の一態様の電源装置は、
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の中間タップに電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第５スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、
一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする。
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の中間タップに電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第５スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、
一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする。
【0010】
前記電源装置において、
前記第１スイッチング素子から前記第６スイッチング素子まで、並びに、前記第１スイッチ及び前記第２スイッチを制御する制御部を更に含み、
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする。
前記第１スイッチング素子から前記第６スイッチング素子まで、並びに、前記第１スイッチ及び前記第２スイッチを制御する制御部を更に含み、
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする。
【0011】
前記電源装置において、
前記制御部は、
前記第１期間では、前記第２スイッチング素子又は前記第３スイッチング素子をオンし、
前記第３期間では、前記第４スイッチング素子又は前記第１スイッチング素子をオンする、
ことを特徴とする。
前記制御部は、
前記第１期間では、前記第２スイッチング素子又は前記第３スイッチング素子をオンし、
前記第３期間では、前記第４スイッチング素子又は前記第１スイッチング素子をオンする、
ことを特徴とする。
【0012】
前記電源装置において、
前記第１スイッチング素子から前記第６スイッチング素子まで、並びに、前記第１スイッチ及び前記第２スイッチを制御する制御部を更に含み、
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする。
前記第１スイッチング素子から前記第６スイッチング素子まで、並びに、前記第１スイッチ及び前記第２スイッチを制御する制御部を更に含み、
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする。
【0013】
本開示の一態様の電源装置の制御方法は、
一端が第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、一端が前記第２巻線の中間タップに電気的に接続され、他端が第３端子に電気的に接続されたインダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が第４端子に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、を含む電源装置の制御方法であって、
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする。
一端が第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、一端が前記第２巻線の中間タップに電気的に接続され、他端が第３端子に電気的に接続されたインダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が第４端子に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、を含む電源装置の制御方法であって、
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする。
【0014】
本開示の一態様の電源装置の制御方法は、
一端が第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、一端が前記第２巻線の中間タップに電気的に接続され、他端が第３端子に電気的に接続されたインダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が第４端子に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、を含む電源装置の制御方法であって、
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする。
一端が第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、一端が前記第２巻線の中間タップに電気的に接続され、他端が第３端子に電気的に接続されたインダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が第４端子に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、を含む電源装置の制御方法であって、
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする。
【0015】
本開示の一態様の電源装置は、
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含む第１ブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第２巻線の他端に電気的に接続された第７スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第８スイッチング素子と、を含む第２ブリッジ回路と、
一端が前記第５スイッチング素子の他端及び前記第７スイッチング素子の他端に電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端、前記第５スイッチング素子の一端、及び、前記第６スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第７スイッチング素子の一端、及び、前記第８スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする。
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含む第１ブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第２巻線の他端に電気的に接続された第７スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第８スイッチング素子と、を含む第２ブリッジ回路と、
一端が前記第５スイッチング素子の他端及び前記第７スイッチング素子の他端に電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端、前記第５スイッチング素子の一端、及び、前記第６スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第７スイッチング素子の一端、及び、前記第８スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする。
【0016】
本開示の一態様の電源装置は、
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第３端子に電気的に接続された第１インダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第５スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第１インダクタの他端及び前記第３端子に電気的に接続された第２インダクタと、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、
一端が前記第２巻線の一端、前記第１インダクタの一端、及び、前記第５スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第２インダクタの一端、及び、前記第６スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする。
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第３端子に電気的に接続された第１インダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第５スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第１インダクタの他端及び前記第３端子に電気的に接続された第２インダクタと、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、
一端が前記第２巻線の一端、前記第１インダクタの一端、及び、前記第５スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第２インダクタの一端、及び、前記第６スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする。
【発明の効果】
【0017】
本開示によれば、２次側のスイッチング素子のストレスを抑制し、１次側へ電力伝送可能とすることができる。
【図面の簡単な説明】
【0018】
【発明を実施するための形態】
【0019】
以下、添付図面を参照して、本開示に係る実施形態を詳細に説明する。なお、この実施形態により本開示が限定されるものではなく、また、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
【0020】
【0021】
電力系統１は、高圧バッテリ２と、抵抗３と、コンタクタ４、５及び６と、インバータ７と、モータ９と、ＤＣ－ＤＣコンバータ１０と、低圧バッテリ１１と、を含む。インバータ７は、平滑用のコンデンサ８を入力側に含む。
【0022】
ＤＣ－ＤＣコンバータ１０が、本開示の「電源装置」の一例に相当する。
【0023】
高圧バッテリ２は、走行用バッテリが例示されるが、本開示はこれに限定されない。高圧バッテリ２の電圧は、任意である。低圧バッテリ１１は、補機バッテリが例示されるが、本開示はこれに限定されない。低圧バッテリ１１の電圧は、任意である。
【0024】
初期時（例えば、電動車の起動時）に、コンデンサ８に電力（電荷）が蓄積されていない場合がある。そこで、コンタクタ５及び６がオン状態にされ、高圧バッテリ２から抵抗３を介して、コンデンサ８がプリチャージ（予備充電）される。プリチャージ終了後、コンタクタ５がオフ状態にされ、コンタクタ４がオン状態にされる。
【0025】
低圧バッテリ１１を充電する場合、ＤＣ－ＤＣコンバータ１０は、コンデンサ８の直流電圧を降圧して、低圧バッテリ１１に出力する。低圧バッテリ１１は、ＤＣ－ＤＣコンバータ１０から出力される直流電圧によって充電される。
【0026】
（従来例の構成）
図２は、従来例のＤＣ－ＤＣコンバータの構成を示す図である。ＤＣ－ＤＣコンバータ１００は、位相シフトフルブリッジ回路である。現在、高圧バッテリ２から低圧バッテリ１１への電力変換に用いられる回路は、位相シフトフルブリッジ回路が主流である。
図２は、従来例のＤＣ－ＤＣコンバータの構成を示す図である。ＤＣ－ＤＣコンバータ１００は、位相シフトフルブリッジ回路である。現在、高圧バッテリ２から低圧バッテリ１１への電力変換に用いられる回路は、位相シフトフルブリッジ回路が主流である。
【0027】
ＤＣ－ＤＣコンバータ１００は、第１端子２１と、第２端子２２と、第３端子２３と、第４端子２４と、を有する。
【0028】
第１端子２１は、コンデンサ８の一端（高電位側端）に電気的に接続されている。第２端子２２は、コンデンサ８の他端（低電位側端）に電気的に接続されている。第３端子２３は、低圧バッテリ１１の一端（高電位側端）に電気的に接続されている。第４端子２４は、低圧バッテリ１１の他端（低電位側端）に電気的に接続されている。
【0029】
ＤＣ－ＤＣコンバータ１００は、第１端子２１と第２端子２２との間に入力される第１電圧Ｖ１を降圧して、第２電圧Ｖ２を第３端子２３と第４端子２４との間から出力する。
【0030】
ＤＣ－ＤＣコンバータ１００は、ブリッジ回路３１と、インダクタＬｒと、トランスＴと、チョークＬｏと、トランジスタＱ５と、トランジスタＱ６と、コンデンサ５１と、制御部６１と、を含む。
【0031】
ブリッジ回路３１は、トランジスタＱ１からトランジスタＱ４までを含む。
【0032】
トランジスタＱ１が、本開示の「第１スイッチング素子」の一例に相当する。トランジスタＱ２が、本開示の「第２スイッチング素子」の一例に相当する。トランジスタＱ３が、本開示の「第３スイッチング素子」の一例に相当する。トランジスタＱ４が、本開示の「第４スイッチング素子」の一例に相当する。
【0033】
実施形態では、各トランジスタがＭＯＳＦＥＴであることとしたが、本開示はこれに限定されない。各トランジスタは、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor））などでも良い。
【0034】
各トランジスタは、積極的に電流を流すことができる寄生ダイオード（ボディダイオード）を有する、又は、逆並列にダイオードが接続されている。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。
【0035】
トランジスタＱ１のソースは、トランジスタＱ２のドレインに電気的に接続されている。トランジスタＱ１のドレインは、トランジスタＱ３のドレインに電気的に接続されている。トランジスタＱ３のソースは、トランジスタＱ４のドレインに電気的に接続されている。トランジスタＱ２のソースは、トランジスタＱ４のソースに電気的に接続されている。
【0036】
トランジスタＱ１のドレイン及びトランジスタＱ３のドレインは、第１端子２１に電気的に接続されている。トランジスタＱ２のソース及びトランジスタＱ４のソースは、第２端子２２に電気的に接続されている。
【0037】
トランスＴは、第１巻線４１と、第２巻線４２と、コア４３と、を含む。第１巻線４１及び第２巻線４２は、コア４３に巻回されている。
【0038】
トランジスタＱ１のソース及びトランジスタＱ２のドレインは、インダクタＬｒの一端に電気的に接続されている。インダクタＬｒの他端は、第１巻線４１の一端に電気的に接続されている。第１巻線４１の他端は、トランジスタＱ３のソース及びトランジスタＱ４のドレインに電気的に接続されている。
【0039】
インダクタＬｒは、巻線部品であっても良いし、第１巻線４１の漏れインダクタンスであっても良い。
【0040】
第２巻線４２は、中間タップ４２ｃで、第１部分４２ａと第２部分４２ｂとに分かれている。
【0041】
第１巻線４１と第２巻線４２の第１部分４２ａとの巻数比を、Ｎ：１とする。同様に、第１巻線４１と第２巻線４２の第２部分４２ｂとの巻数比を、Ｎ：１とする。Ｎは、任意の値とする。
【0042】
中間タップ４２ｃは、チョークＬｏの一端に電気的に接続されている。チョークＬｏの他端は、コンデンサ５１の一端（高電位側端）及び第３端子２３に電気的に接続されている。
【0043】
第１部分４２ａの一端は、中間タップ４２ｃに電気的に接続されている。第１部分４２ａの他端は、トランジスタＱ５のドレインに電気的に接続されている。
【0044】
第２部分４２ｂの一端は、中間タップ４２ｃに電気的に接続されている。第２部分４２ｂの他端は、トランジスタＱ６のドレインに電気的に接続されている。
【0045】
トランジスタＱ５のソース及びトランジスタＱ６のソースは、コンデンサ５１の他端（低電位側端）及び第４端子２４に電気的に接続されている。
【0046】
制御部６１は、ブリッジ回路３１に駆動制御信号Ｐ１を出力し、トランジスタＱ５に駆動制御信号Ｐ２を出力し、トランジスタＱ６に駆動制御信号Ｐ３を出力する。
【0047】
ＤＣ－ＤＣコンバータ１００が第１側（コンデンサ８側）から第２側（低圧バッテリ１１側）へ降圧出力する場合（低圧バッテリ１１を充電する場合）、ＤＣ－ＤＣコンバータ１００は、コンデンサ８が高圧バッテリ２に並列接続されているので、コンデンサインプット方式となる。
【0048】
ＤＣ－ＤＣコンバータ１００が第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、ＤＣ－ＤＣコンバータ１００は、チョークＬｏが低圧バッテリ１１に直列接続されているので、チョークインプット方式となる。
【0049】
ＤＣ－ＤＣコンバータ１００が第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、目標とする第１電圧Ｖ１が第２電圧Ｖ２のＮ倍以下であれば、トランスＴの巻線比による昇圧だけで足りる。しかし、目標とする第１電圧Ｖ１が第２電圧Ｖ２のＮ倍より高い場合、トランスＴに加えて、チョークＬｏによる昇圧が必要である。その場合、チョークＬｏがエネルギを放電するときに、チョークＬｏによりサージ電圧が発生し、トランジスタＱ５及びトランジスタＱ６に大きなサージ電圧が印加され、トランジスタＱ５及びトランジスタＱ６がストレスを受ける可能性がある。
【0050】
（従来例の動作）
図３は、従来例のＤＣ－ＤＣコンバータの昇圧動作の第１のタイミング図である。
図３は、従来例のＤＣ－ＤＣコンバータの昇圧動作の第１のタイミング図である。
【0051】
図３に示すように、昇圧動作の１周期は、第１期間Ｍｏｄｅ１と、第２期間Ｍｏｄｅ２と、第３期間Ｍｏｄｅ３と、第４期間Ｍｏｄｅ４と、を含む。第１期間Ｍｏｄｅ１は、チョークＬｏの充電期間である。第２期間Ｍｏｄｅ２は、チョークＬｏの放電期間である。第３期間Ｍｏｄｅ３は、チョークＬｏの充電期間である。第４期間Ｍｏｄｅ４は、チョークＬｏの放電期間である。
【0052】
制御部６１は、第１期間Ｍｏｄｅ１から第４期間Ｍｏｄｅ４までの全期間において、トランジスタＱ１からトランジスタＱ４までをオフ状態に制御する。
【0053】
タイミングｔ０において、第１期間Ｍｏｄｅ１がスタートする。制御部６１は、トランジスタＱ５及びトランジスタＱ６をオン状態に制御する。
【0054】
第２側の電流は、低圧バッテリ１１の高電位側端→チョークＬｏ→中間タップ４２ｃの経路に流れる。この電流は、中間タップ４２ｃで２つに分かれ、第２巻線４２の第１部分４２ａと、第２巻線４２の第２部分４２ｂと、に流れる。分かれた一方の電流は、第２巻線４２の第１部分４２ａ→トランジスタＱ５の経路に流れる。分かれた他方の電流は、第２巻線４２の第２部分４２ｂ→トランジスタＱ６の経路に流れる。トランジスタＱ５のソース及びトランジスタＱ６のソースで合流した電流は、低圧バッテリ１１の低電位側端に流れる。
【0055】
第１期間Ｍｏｄｅ１では、チョークＬｏの電流ＩＬｏは、直線状に増加する。また、チョークＬｏの電圧ＶＬｏは、Ｖ２となる。
【0056】
タイミングｔ１において、第２期間Ｍｏｄｅ２がスタートする。制御部６１は、トランジスタＱ６をオフ状態に制御する。
【0057】
図５を参照すると、第２側の電流は、線２１１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→中間タップ４２ｃ→第２巻線４２の第１部分４２ａ→トランジスタＱ５→低圧バッテリ１１の低電位側端の経路に流れる。
【0058】
このとき、トランジスタＱ６がオフ状態になっており、第２巻線４２の第２部分４２ｂに流れていたエネルギ（電流）が行き先を失うので、サージ電圧が発生する。サージ電圧は、トランジスタＱ６に印加される。
【0059】
第１巻線４１に発生する誘起電圧による第１側の電流は、第１巻線４１の一端→インダクタＬｒ→トランジスタＱ１の寄生ダイオード→コンデンサ８の高電位側端→コンデンサ８の低電位側端→トランジスタＱ４の寄生ダイオード→第１巻線４１の他端の経路に流れる。
【0060】
この第１側の電流により、コンデンサ８がプリチャージされる。
【0061】
第２期間Ｍｏｄｅ２では、チョークＬｏの電流ＩＬｏは、ほぼ一定になる。また、チョークＬｏの電圧ＶＬｏは、（Ｖ２－ＮＶ１）となる。
【0062】
タイミングｔ２において、第３期間Ｍｏｄｅ３がスタートする。制御部６１は、トランジスタＱ６をオン状態に制御する。
【0063】
第２側の電流は、低圧バッテリ１１の高電位側端→チョークＬｏ→中間タップ４２ｃの経路に流れる。この電流は、中間タップ４２ｃで２つに分かれ、第２巻線４２の第１部分４２ａと、第２巻線４２の第２部分４２ｂと、に流れる。分かれた一方の電流は、第２巻線４２の第１部分４２ａ→トランジスタＱ５の経路に流れる。分かれた他方の電流は、第２巻線４２の第２部分４２ｂ→トランジスタＱ６の経路に流れる。トランジスタＱ５のソース及びトランジスタＱ６のソースで合流した電流は、低圧バッテリ１１の低電位側端に流れる。
【0064】
第３期間Ｍｏｄｅ３では、チョークＬｏの電流ＩＬｏは、直線状に増加する。また、チョークＬｏの電圧ＶＬｏは、Ｖ２となる。
【0065】
タイミングｔ３において、第４期間Ｍｏｄｅ４がスタートする。制御部６１は、トランジスタＱ５をオフ状態に制御する。
【0066】
第２側の電流は、低圧バッテリ１１の高電位側端→チョークＬｏ→中間タップ４２ｃ→第２巻線４２の第２部分４２ｂ→トランジスタＱ６→低圧バッテリ１１の低電位側端の経路に流れる。
【0067】
このとき、トランジスタＱ５がオフ状態になっており、第２巻線４２の第１部分４２ａに流れていたエネルギ（電流）が行き先を失うので、サージ電圧が発生する。サージ電圧は、トランジスタＱ５に印加される。
【0068】
第１巻線４１に発生する誘起電圧による第１側の電流は、第１巻線４１の他端→トランジスタＱ３の寄生ダイオード→コンデンサ８の高電位側端→コンデンサ８の低電位側端→トランジスタＱ２の寄生ダイオード→インダクタＬｒ→第１巻線４１の一端の経路に流れる。
【0069】
この第１側の電流により、コンデンサ８がプリチャージされる。
【0070】
第４期間Ｍｏｄｅ４では、チョークＬｏの電流ＩＬｏは、ほぼ一定になる。また、チョークＬｏの電圧ＶＬｏは、（Ｖ２－ＮＶ１）となる。
【0071】
このように、ＤＣ－ＤＣコンバータ１００では、トランジスタＱ５又はトランジスタＱ６がオフしたタイミングでサージ電圧が発生し、トランジスタＱ５又はトランジスタＱ６に印加される。これにより、トランジスタＱ５又はトランジスタＱ６がストレスを受ける可能性がある。
【0072】
また、コンデンサ８のプリチャージの開始時は、コンデンサ８の電圧が非常に低い（例えば、０Ｖ）ことがあり得る。その場合、放電期間（第２期間Ｍｏｄｅ２及び第４期間Ｍｏｄｅ４）でチョークＬｏがリセットされない（エネルギを放出しきれない）ので、チョークＬｏの電流ＩＬｏが大きくなり、チョークＬｏが飽和する可能性がある。
【0073】
チョークＬｏの飽和を抑制するために、第２期間Ｍｏｄｅ２と第３期間Ｍｏｄｅ３との間に、休止期間を設けることが考えられる。
【0074】
図４は、従来例のＤＣ－ＤＣコンバータの昇圧動作の第２のタイミング図である。
【0075】
【0076】
【0077】
タイミングｔ６において、休止期間がスタートする。制御部６１は、トランジスタＱ５及びトランジスタＱ６をオフ状態に制御する。
【0078】
トランジスタＱ５及びトランジスタＱ６がオフ状態になると、チョークＬｏの電流が流れる経路がなくなるので、チョークＬｏの電流ＩＬｏは、ゼロになる。しかし、このとき、チョークＬｏには、サージ電圧ＶＸ（＜０）が発生する。
【0079】
（第１の実施形態の構成）
図５は、第１の実施形態のＤＣ－ＤＣコンバータの構成を示す図である。
図５は、第１の実施形態のＤＣ－ＤＣコンバータの構成を示す図である。
【0080】
ＤＣ－ＤＣコンバータ１０は、従来例のＤＣ－ＤＣコンバータ１００（図２参照）と比較して、第１スイッチ７１及び第２スイッチ７２を更に含む。
【0081】
第１スイッチ７１は、ダイオードＤ７と、トランジスタＱ７と、を含む。ダイオードＤ７のアノードは、第２巻線４２の第１部分４２ａの他端及びトランジスタＱ５のドレインに、電気的に接続されている。ダイオードＤ７のカソードは、トランジスタＱ７のドレインに電気的に接続されている。トランジスタＱ７のソースは、チョークＬｏの他端、コンデンサ５１の一端及び第３端子２３に電気的に接続されている。ダイオードＤ７は、逆流防止用ダイオードである。第１スイッチ７１は、機械スイッチであっても良い。
【0082】
第２スイッチ７２は、ダイオードＤ８と、トランジスタＱ８と、を含む。ダイオードＤ８のアノードは、第２巻線４２の第２部分４２ｂの他端及びトランジスタＱ６のドレインに、電気的に接続されている。ダイオードＤ８のカソードは、トランジスタＱ８のドレインに電気的に接続されている。トランジスタＱ８のソースは、チョークＬｏの他端、コンデンサ５１の一端及び第３端子２３に電気的に接続されている。ダイオードＤ８は、逆流防止用ダイオードである。第２スイッチ７２は、機械スイッチであっても良い。
【0083】
制御部６１は、トランジスタＱ７のゲートに駆動制御信号Ｐ４を出力し、トランジスタＱ８のゲートに駆動制御信号Ｐ５を出力する。
【0084】
なお、実施形態では、ダイオードＤ７を第２巻線４２側に配置し、トランジスタＱ７をコンデンサ５１側に配置したが、本開示はこれに限定されない。トランジスタＱ７を第２巻線４２側に配置し、ダイオードＤ７をコンデンサ５１側に配置しても良い。つまり、トランジスタＱ７のドレインを第２巻線４２の第１部分４２ａの他端及びトランジスタＱ５のドレインに電気的に接続し、トランジスタＱ７のソースをダイオードＤ７のアノードに電気的に接続し、ダイオードＤ７のカソードをチョークＬｏの他端、コンデンサ５１の一端及び第３端子に電気的に接続しても良い。ダイオードＤ８及びトランジスタＱ８も同様である。
【0085】
ＤＣ－ＤＣコンバータ１０が第１側（コンデンサ８側）から第２側（低圧バッテリ１１側）へ降圧出力する場合（低圧バッテリ１１を充電する場合）、制御部６１は、トランジスタＱ７及びトランジスタＱ８をオフ状態に制御する。この場合、ＤＣ－ＤＣコンバータ１０は、ＤＣ－ＤＣコンバータ１００の等価回路になる。このとき、ＤＣ－ＤＣコンバータ１０は、コンデンサ８が高圧バッテリ２に並列接続されているので、コンデンサインプット方式となる。
【0086】
ＤＣ－ＤＣコンバータ１０が第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、チョークＬｏが低圧バッテリ１１に直列接続されているので、チョークインプット方式となる。この場合、ＤＣ－ＤＣコンバータ１０は、ＤＣ－ＤＣコンバータ１００と同様に、チョークＬｏによりサージ電圧が発生し得る。しかし、制御部６１は、トランジスタＱ７又はトランジスタＱ８をオン状態に制御する。これにより、ＤＣ－ＤＣコンバータ１０は、第１スイッチ７１又は第２スイッチ７２によって、サージ電圧をコンデンサ５１に回生する。
【0087】
従って、ＤＣ－ＤＣコンバータ１０は、トランジスタＱ５又はトランジスタＱ６にサージ電圧が印加されることを抑制でき、トランジスタＱ５又はトランジスタＱ６がストレスを受けることを抑制できる。
【0088】
（第１の実施形態の昇圧動作の概要）
従来例のＤＣ－ＤＣコンバータ１００は、チョークＬｏとトランスＴとによって、第２電圧Ｖ２を第１電圧Ｖ１に昇圧する。同様に、実施形態のＤＣ－ＤＣコンバータ１０は、チョークＬｏとトランスＴとによって、第２電圧Ｖ２を第１電圧Ｖ１に昇圧する。
従来例のＤＣ－ＤＣコンバータ１００は、チョークＬｏとトランスＴとによって、第２電圧Ｖ２を第１電圧Ｖ１に昇圧する。同様に、実施形態のＤＣ－ＤＣコンバータ１０は、チョークＬｏとトランスＴとによって、第２電圧Ｖ２を第１電圧Ｖ１に昇圧する。
【0089】
図６は、第１の実施形態のＤＣ－ＤＣコンバータの昇圧動作を示す表である。表１１０では、第１行１１１の番号Ｎｏ１から第４行１１４の番号Ｎｏ４までの４通りの昇圧動作を示している。
【0090】
表１１０の中の「降圧型」とは、（第２電圧Ｖ２×Ｎ）以下の電圧をコンデンサ８に出力する型である。「昇降圧型」とは、（第２電圧Ｖ２×Ｎ）以下及び（第２電圧Ｖ２×Ｎ）以上の電圧をコンデンサ８に出力する型である。「昇圧型」とは、（第２電圧Ｖ２×Ｎ）以上の電圧をコンデンサ８に出力する型である。ＤＣ－ＤＣコンバータ１０がこれらの型のいずれで動作するかは、仕様に応じて、設計時に設定される。なお、複数の型を組み合わせても良い。例えば、ＤＣ－ＤＣコンバータ１０は、第１電圧Ｖ１が（第２電圧Ｖ２×Ｎ）に達するまでは「降圧型」で動作し、第１電圧Ｖ１が（第２電圧Ｖ２×Ｎ）に達したら「昇降圧型」又は「昇圧型」で動作するようにしても良い。
【0091】
（第１の実施形態の第１の昇圧動作）
第１の実施形態のＤＣ－ＤＣコンバータ１０の第１の昇圧動作（番号Ｎｏ１の昇圧動作）について説明する。
第１の実施形態のＤＣ－ＤＣコンバータ１０の第１の昇圧動作（番号Ｎｏ１の昇圧動作）について説明する。
【0092】
【0093】
図７を参照すると、第１の昇圧動作の１周期は、第１期間Ｍｏｄｅ１と、第２期間Ｍｏｄｅ２と、第３期間Ｍｏｄｅ３と、第４期間Ｍｏｄｅ４と、を含む。
【0094】
タイミングｔ１０において、第１期間Ｍｏｄｅ１がスタートする。制御部６１は、トランジスタＱ２、トランジスタＱ５、及び、トランジスタＱ７をオン状態に制御する。これにより、図９の表１１０の第１行１１１の第１欄１１１－１に示す通り、第２側ではトランジスタＱ５が導通し、第１側ではトランジスタＱ２が導通する。
【0095】
なお、変形例として、制御部６１は、トランジスタＱ２に代えて、トランジスタＱ３をオン状態に制御しても良い。変形例については、後で説明する。
【0096】
第１期間Ｍｏｄｅ１では、チョークＬｏが充電される。
【0097】
図８を参照すると、第２側の電流は、線３０１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃ→第２巻線の第１部分４２ａ→トランジスタＱ５→低圧バッテリ１１の低電位側端の経路に流れる。
【0098】
第１巻線４１に発生する誘起電圧による第１側の電流は、線３０２で示すように、第１巻線４１の一端→インダクタＬｒ→トランジスタＱ２→トランジスタＱ４の寄生ダイオードＤ４→第１巻線４１の他端の経路に流れる。
【0099】
図７を参照すると、チョークＬｏに印加される電圧ＶＬｏは、一定（第２電圧Ｖ２）であり、チョークＬｏに流れる電流ＩＬｏは、直線状に上昇する。
【0100】
タイミングｔ１１において、第２期間Ｍｏｄｅ２がスタートする。制御部６１は、トランジスタＱ２及びトランジスタＱ５をオフ状態に制御し、トランジスタＱ７をオン状態に維持する。これにより、図６の表１１０の第１行１１１の第２欄１１１－２に示す通り、第２側ではトランジスタＱ７が導通し、第１側では寄生ダイオードＤ１及び寄生ダイオードＤ４が導通する。
【0101】
第２期間Ｍｏｄｅ２では、チョークＬｏが放電される。
【0102】
図９を参照すると、第２側の電流は、線３１１で示すように、チョークＬｏの一端→第２巻線４２の中間タップ４２ｃ→第２巻線４２の第１部分４２ａ→ダイオードＤ７→トランジスタＱ７→チョークＬｏの他端の経路に流れる。
【0103】
このように、ＤＣ－ＤＣコンバータ１０は、チョークＬｏの回生経路を形成できるので、トランジスタＱ５にサージ電圧が印加されることを抑制できる。従って、ＤＣ－ＤＣコンバータ１０は、トランジスタＱ５がストレスを受けることを抑制できる。またＤＣ－ＤＣコンバータ１０は、チョークＬｏのリセットが可能となる。
【0104】
第１側の電流は、線３１２で示すように、第１巻線４１の一端→インダクタＬｒ→トランジスタＱ１の寄生ダイオードＤ１→コンデンサ８→トランジスタＱ４の寄生ダイオードＤ４→第１巻線４１の他端の経路に流れる。
【0105】
この第１側の電流により、コンデンサ８がプリチャージされる。
【0106】
図７を参照すると、第２期間Ｍｏｄｅ２において、チョークＬｏに印加される電圧ＶＬｏは、一定（－Ｎ・Ｖ１）であり、チョークＬｏの電流ＩＬｏは、直線状に減少する。
【0107】
タイミングｔ１２において、第３期間Ｍｏｄｅ３がスタートする。制御部６１は、トランジスタＱ７をオフ状態に制御し、トランジスタＱ４、トランジスタＱ６及びトランジスタＱ８をオン状態に制御する。これにより、図６の表１１０の第１行１１１の第３欄１１１－３に示す通り、第２側ではトランジスタＱ６が導通し、第１側ではトランジスタＱ４が導通する。
【0108】
なお、変形例として、制御部６１は、トランジスタＱ４に代えて、トランジスタＱ１をオン状態に制御しても良い。変形例については、後で説明する。
【0109】
第３期間Ｍｏｄｅ３では、チョークＬｏが充電される。
【0110】
図１０を参照すると、第２側の電流は、線３２１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃ→第２巻線の第２部分４２ｂ→トランジスタＱ６→低圧バッテリ１１の低電位側端の経路に流れる。
【0111】
第１巻線４１に発生する誘起電圧による第１側の電流は、線３２２で示すように、第１巻線４１の他端→トランジスタＱ４→トランジスタＱ２の寄生ダイオードＤ２→インダクタＬｒ→第１巻線４１の一端の経路に流れる。
【0112】
図７を参照すると、チョークＬｏに印加される電圧ＶＬｏは、一定（第２電圧Ｖ２）であり、チョークＬｏに流れる電流ＩＬｏは、直線状に上昇する。
【0113】
タイミングｔ１３において、第４期間Ｍｏｄｅ４がスタートする。制御部６１は、トランジスタＱ４及びトランジスタＱ６をオフ状態に制御し、トランジスタＱ８をオン状態に維持する。これにより、図６の表１１０の第１行１１１の第４欄１１１－４に示す通り、第２側ではトランジスタＱ８が導通し、第１側では寄生ダイオードＤ２及び寄生ダイオードＤ３が導通する。
【0114】
第４期間Ｍｏｄｅ４では、チョークＬｏが放電される。
【0115】
図１１を参照すると、第２側の電流は、線３３１で示すように、チョークＬｏの一端→第２巻線４２の中間タップ４２ｃ→第２巻線４２の第２部分４２ｂ→ダイオードＤ８→トランジスタＱ８→チョークＬｏの他端の経路に流れる。
【0116】
このように、ＤＣ－ＤＣコンバータ１０は、チョークＬｏの回生経路を形成できるので、トランジスタＱ６にサージ電圧が印加されることを抑制できる。従って、ＤＣ－ＤＣコンバータ１０は、トランジスタＱ６がダメージを受けることを抑制できる。また、ＤＣ－ＤＣコンバータ１０は、チョークＬｏのリセットが可能となる。
【0117】
また、このとき、第２巻線４２の第１部分４２ａに磁界が発生せず、第２巻線４２の第２部分４２ｂにだけ磁界が発生するので、第１巻線４１に誘起電圧が発生する。
【0118】
第１巻線４１に発生する誘起電圧による第１側の電流は、線３３２で示すように、第１巻線４１の他端→トランジスタＱ３の寄生ダイオードＤ３→コンデンサ８→トランジスタＱ２の寄生ダイオードＤ２→インダクタＬｒ→第１巻線４１の一端の経路に流れる。
【0119】
この第１側の電流により、コンデンサ８がプリチャージされる。
【0120】
図７を参照すると、第４期間Ｍｏｄｅ４において、チョークＬｏに印加される電圧ＶＬｏは、一定（－Ｎ・Ｖ１）であり、チョークＬｏの電流ＩＬｏは、直線状に減少する。
【0121】
（まとめ）
以上説明したように、ＤＣ－ＤＣコンバータ１０が第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、制御部６１は、トランジスタＱ７又はトランジスタＱ８をオン状態に制御する。
以上説明したように、ＤＣ－ＤＣコンバータ１０が第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、制御部６１は、トランジスタＱ７又はトランジスタＱ８をオン状態に制御する。
【0122】
これにより、ＤＣ－ＤＣコンバータ１０は、チョークＬｏの回生経路を形成できるので、トランジスタＱ５又はトランジスタＱ６にサージ電圧が印加されることを抑制できる。従って、ＤＣ－ＤＣコンバータ１０は、トランジスタＱ５又はトランジスタＱ６がストレスを受けることを抑制できる。
【0123】
また、ＤＣ－ＤＣコンバータ１０は、チョークＬｏのリセットが可能となる。
【0124】
また、ＤＣ－ＤＣコンバータ１０は、コンデンサ８をプリチャージできるので、電力系統１の抵抗３及びコンタクタ５（図１参照）を不要になる。
【0125】
（第１の実施形態の第１変形例）
前述の通り、ＤＣ－ＤＣコンバータ１０は、表１１０の第１行１１１の第１欄１１１－１に示すように、第１期間Ｍｏｄｅ１において、トランジスタＱ２に代えて、トランジスタＱ３をオン状態に制御しても良い。
前述の通り、ＤＣ－ＤＣコンバータ１０は、表１１０の第１行１１１の第１欄１１１－１に示すように、第１期間Ｍｏｄｅ１において、トランジスタＱ２に代えて、トランジスタＱ３をオン状態に制御しても良い。
【0126】
図１２は、第１の実施形態のＤＣ－ＤＣコンバータの第１の昇圧動作の第１変形例の電流の流れる経路を示す図である。
【0127】
図１２を参照すると、第２側の電流は、線３０１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃ→第２巻線の第１部分４２ａ→トランジスタＱ５→低圧バッテリ１１の低電位側端の経路に流れる。
【0128】
第１側の電流は、線３０３で示すように、第１巻線４１の一端→インダクタＬｒ→トランジスタＱ１の寄生ダイオードＤ１→トランジスタＱ３→第１巻線４１の他端の経路に流れる。
【0129】
（第１の実施形態の第２変形例）
前述の通り、ＤＣ－ＤＣコンバータ１０は、表１１０の第１行１１１の第３欄１１１－３に示すように、第３期間Ｍｏｄｅ３において、トランジスタＱ４に代えて、トランジスタＱ１をオン状態に制御しても良い。
前述の通り、ＤＣ－ＤＣコンバータ１０は、表１１０の第１行１１１の第３欄１１１－３に示すように、第３期間Ｍｏｄｅ３において、トランジスタＱ４に代えて、トランジスタＱ１をオン状態に制御しても良い。
【0130】
図１３は、第１の実施形態のＤＣ－ＤＣコンバータの第１の昇圧動作の第２変形例の電流の流れる経路を示す図である。
【0131】
図１３を参照すると、第２側の電流は、線３２１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃ→第２巻線の第２部分４２ｂ→トランジスタＱ６→低圧バッテリ１１の低電位側端の経路に流れる。
【0132】
第１巻線４１に発生する誘起電圧による第１側の電流は、線３２３で示すように、第１巻線４１の他端→トランジスタＱ３の寄生ダイオードＤ３→トランジスタＱ１→インダクタＬｒ→第１巻線４１の一端の経路に流れる。
【0133】
（変形例の組み合わせ）
第１期間Ｍｏｄｅ１が２通り考えられ、第３期間Ｍｏｄｅ３が２通り考えられるので、第１の昇圧動作（番号Ｎｏ１の昇圧動作）は、全部で４通り考えられる。
第１期間Ｍｏｄｅ１が２通り考えられ、第３期間Ｍｏｄｅ３が２通り考えられるので、第１の昇圧動作（番号Ｎｏ１の昇圧動作）は、全部で４通り考えられる。
【0134】
（第１の実施形態の第２の昇圧動作）
第１の実施形態のＤＣ－ＤＣコンバータ１０の第２の昇圧動作（番号Ｎｏ２の昇圧動作）について説明する。
第１の実施形態のＤＣ－ＤＣコンバータ１０の第２の昇圧動作（番号Ｎｏ２の昇圧動作）について説明する。
【0135】
【0136】
図１４を参照すると、第２の昇圧動作の１周期は、第１期間Ｍｏｄｅ１と、第２期間Ｍｏｄｅ２と、第３期間Ｍｏｄｅ３と、第４期間Ｍｏｄｅ４と、を含む。
【0137】
タイミングｔ２０において、第１期間Ｍｏｄｅ１がスタートする。制御部６１は、トランジスタＱ５、及び、トランジスタＱ７をオン状態に制御する。これにより、図６の表１１０の第２行１１２の第１欄１１２－１に示す通り、第２側ではトランジスタＱ５が導通し、第１側では寄生ダイオードＤ１及び寄生ダイオードＤ４が導通する。
【0138】
第１期間Ｍｏｄｅ１では、チョークＬｏが充電される。
【0139】
図１５を参照すると、第２側の電流は、線３３１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃ→第２巻線の第１部分４２ａ→トランジスタＱ５→低圧バッテリ１１の低電位側端の経路に流れる。
【0140】
第１側の電流は、線３３２で示すように、第１巻線４１の一端→インダクタＬｒ→トランジスタＱ１の寄生ダイオードＤ１→コンデンサ８→トランジスタＱ４の寄生ダイオードＤ４→第１巻線４１の他端の経路に流れる。
【0141】
この第１側の電流により、コンデンサ８がプリチャージされる。
【0142】
図１４を参照すると、チョークＬｏに印加される電圧ＶＬｏは、一定（Ｖ２－Ｎ・Ｖ１）であり、チョークＬｏに流れる電流ＩＬｏは、直線状に上昇する。
【0143】
タイミングｔ２１において、第２期間Ｍｏｄｅ２がスタートする。制御部６１は、トランジスタＱ５をオフ状態に制御し、トランジスタＱ７をオン状態に維持する。これにより、図６の表１１０の第２行１１２の第２欄１１２－２に示す通り、第２側ではトランジスタＱ７が導通し、第１側では寄生ダイオードＤ１及び寄生ダイオードＤ４が導通する。
【0144】
第２期間Ｍｏｄｅ２では、チョークＬｏが放電される。
【0145】
図１６を参照すると、第２側の電流は、線３４１で示すように、チョークＬｏの一端→第２巻線４２の中間タップ４２ｃ→第２巻線４２の第１部分４２ａ→ダイオードＤ７→トランジスタＱ７→チョークＬｏの他端の経路に流れる。
【0146】
このように、ＤＣ－ＤＣコンバータ１０は、チョークＬｏの回生経路を形成できるので、トランジスタＱ５にサージ電圧が印加されることを抑制できる。従って、ＤＣ－ＤＣコンバータ１０は、トランジスタＱ５がストレスを受けることを抑制できる。またＤＣ－ＤＣコンバータ１０は、チョークＬｏのリセットが可能となる。
【0147】
第１巻線４１に発生する誘起電圧による第１側の電流は、線３４２で示すように、第１巻線４１の一端→インダクタＬｒ→トランジスタＱ１の寄生ダイオードＤ１→コンデンサ８→トランジスタＱ４の寄生ダイオードＤ４→第１巻線４１の他端の経路に流れる。
【0148】
この第１側の電流により、コンデンサ８がプリチャージされる。
【0149】
図１４を参照すると、第２期間Ｍｏｄｅ２において、チョークＬｏに印加される電圧ＶＬｏは、一定（－Ｎ・Ｖ１）であり、チョークＬｏの電流ＩＬｏは、直線状に減少する。
【0150】
タイミングｔ２２において、第３期間Ｍｏｄｅ３がスタートする。制御部６１は、トランジスタＱ７をオフ状態に制御し、トランジスタＱ６及びトランジスタＱ８をオン状態に制御する。これにより、図６の表１１０の第２行１１２の第３欄１１２－３に示す通り、第２側ではトランジスタＱ６が導通し、第１側では寄生ダイオードＤ２及び寄生ダイオードＤ３が導通する。
【0151】
第３期間Ｍｏｄｅ３では、チョークＬｏが充電される。
【0152】
図１７を参照すると、第２側の電流は、線３５１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃ→第２巻線の第２部分４２ｂ→トランジスタＱ６→低圧バッテリ１１の低電位側端の経路に流れる。
【0153】
第１側の電流は、線３５２で示すように、第１巻線４１の他端→トランジスタＱ３の寄生ダイオードＤ３→コンデンサ８→トランジスタＱ２の寄生ダイオードＤ２→インダクタＬｒ→第１巻線４１の一端の経路に流れる。
【0154】
図１４を参照すると、チョークＬｏに印加される電圧ＶＬｏは、一定（Ｖ２－Ｎ・Ｖ１）であり、チョークＬｏに流れる電流ＩＬｏは、直線状に上昇する。
【0155】
タイミングｔ２３において、第４期間Ｍｏｄｅ４がスタートする。制御部６１は、トランジスタＱ６をオフ状態に制御し、トランジスタＱ８をオン状態に維持する。これにより、図６の表１１０の第２行１１２の第４欄１１２－４に示す通り、第２側ではトランジスタＱ８が導通し、第１側では寄生ダイオードＤ２及び寄生ダイオードＤ３が導通する。
【0156】
第４期間Ｍｏｄｅ４では、チョークＬｏが放電される。
【0157】
図１８を参照すると、第２側の電流は、線３６１で示すように、チョークＬｏの一端→第２巻線４２の中間タップ４２ｃ→第２巻線４２の第２部分４２ｂ→ダイオードＤ８→トランジスタＱ８→チョークＬｏの他端の経路に流れる。
【0158】
このように、ＤＣ－ＤＣコンバータ１０は、チョークＬｏの回生経路を形成できるので、トランジスタＱ６にサージ電圧が印加されることを抑制できる。従ってＤＣ－ＤＣコンバータ１０は、トランジスタＱ６がストレスを受けることを抑制できる。また、ＤＣ－ＤＣコンバータ１０は、チョークＬｏのリセットが可能となる。
【0159】
第１巻線４１に発生する誘起電圧による第１側の電流は、線３６２で示すように、第１巻線４１の他端→トランジスタＱ３の寄生ダイオードＤ３→コンデンサ８→トランジスタＱ２の寄生ダイオードＤ２→インダクタＬｒ→第１巻線４１の一端の経路に流れる。
【0160】
この第１側の電流により、コンデンサ８がプリチャージされる。
【0161】
（まとめ）
以上説明したように、ＤＣ－ＤＣコンバータ１０が第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、制御部６１は、トランジスタＱ７又はトランジスタＱ８をオン状態に制御する。
以上説明したように、ＤＣ－ＤＣコンバータ１０が第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、制御部６１は、トランジスタＱ７又はトランジスタＱ８をオン状態に制御する。
【0162】
これによりＤＣ－ＤＣコンバータ１０は、チョークＬｏの回生経路を形成できるので、トランジスタＱ５又はトランジスタＱ６にサージ電圧が印加されることを抑制できる。従って、ＤＣ－ＤＣコンバータ１０は、トランジスタＱ５又はトランジスタＱ６がストレスを受けることを抑制できる。
【0163】
また、ＤＣ－ＤＣコンバータ１０は、チョークＬｏのリセットが可能となる。
【0164】
また、ＤＣ－ＤＣコンバータ１０は、コンデンサ８をプリチャージできるので、電力系統１の抵抗３及びコンタクタ５（図１参照）を不要にできる。
【0165】
（第１の実施形態の第３の昇圧動作）
第１の実施形態のＤＣ－ＤＣコンバータ１０の第３の昇圧動作（番号Ｎｏ３の昇圧動作）について説明する。
第１の実施形態のＤＣ－ＤＣコンバータ１０の第３の昇圧動作（番号Ｎｏ３の昇圧動作）について説明する。
【0166】
【0167】
図１９を参照すると、第３の昇圧動作の１周期は、第１期間Ｍｏｄｅ１と、第２期間Ｍｏｄｅ２と、第３期間Ｍｏｄｅ３と、第４期間Ｍｏｄｅ４と、を含む。
【0168】
タイミングｔ３０において、第１期間Ｍｏｄｅ１がスタートする。制御部６１は、トランジスタＱ５、トランジスタＱ６、及び、トランジスタＱ７をオン状態に制御する。これにより、図６の表１１０の第３行１１３の第１欄１１３－１に示す通り、第２側ではトランジスタＱ５及びトランジスタＱ６が導通する。なお、後述するように、第１側では電流が流れない。
【0169】
第１期間Ｍｏｄｅ１では、チョークＬｏが充電される。
【0170】
図２０を参照すると、第２側の電流は、線３７１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃの経路に流れる。この電流は、２つに分かれ、第２巻線４２の第１部分４２ａと、第２巻線４２の第２部分４２ｂと、に流れる。分かれた一方の電流は、線３７２で示すように、第２巻線４２の第１部分４２ａ→トランジスタＱ５の経路に流れる。分かれた他方の電流は、線３７３で示すように、第２巻線４２の第２部分４２ｂ→トランジスタＱ６の経路に流れる。トランジスタＱ５のソース及びトランジスタＱ６のソースで合流した電流は、線３７４で示すように、低圧バッテリ１１の低電位側端に流れる。
【0171】
図１９を参照すると、タイミングｔ３１において、第２期間Ｍｏｄｅ２がスタートする。制御部６１は、トランジスタＱ５及びトランジスタＱ６をオフ状態に制御し、トランジスタＱ７をオン状態に維持する。これにより、図６の表１１０の第３行１１３の第２欄１１３－２に示す通り、第２側ではトランジスタＱ７が導通し、第１側では寄生ダイオードＤ１及び寄生ダイオードＤ４が導通する。
【0172】
第２期間Ｍｏｄｅ２では、チョークＬｏが放電される。
【0173】
図２１を参照すると、第２側の電流は、線３８１で示すように、チョークＬｏの一端→第２巻線４２の中間タップ４２ｃ→第２巻線４２の第１部分４２ａ→ダイオードＤ７→トランジスタＱ７→チョークＬｏの他端の経路に流れる。
【0174】
このように、ＤＣ－ＤＣコンバータ１０は、チョークＬｏの回生経路を形成できるので、トランジスタＱ５にサージ電圧が印加されることを抑制できる。従って、ＤＣ－ＤＣコンバータ１０は、トランジスタＱ５がストレスを受けることを抑制できる。またＤＣ－ＤＣコンバータ１０は、チョークＬｏのリセットが可能となる。
【0175】
第１側の電流は、線３８２で示すように、第１巻線４１の一端→インダクタＬｒ→トランジスタＱ１の寄生ダイオードＤ１→コンデンサ８→トランジスタＱ４の寄生ダイオードＤ４→第１巻線４１の他端の経路に流れる。
【0176】
この第１側の電流により、コンデンサ８がプリチャージされる。
【0177】
図１９を参照すると、タイミングｔ３２において、第３期間Ｍｏｄｅ３がスタートする。制御部６１は、トランジスタＱ７をオフ状態に制御し、トランジスタＱ５、トランジスタＱ６、及び、トランジスタＱ８をオン状態に制御する。これにより、図６の表１１０の第３行１１３の第３欄１１３－３に示す通り、第２側ではトランジスタＱ５及びトランジスタＱ６が導通する。なお、後述するように、第１側では電流が流れない。
【0178】
第３期間Ｍｏｄｅ３では、チョークＬｏが充電される。
【0179】
図２２を参照すると、第２側の電流は、線３９１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃの経路に流れる。この電流は、２つに分かれ、第２巻線４２の第１部分４２ａと、第２巻線４２の第２部分４２ｂと、に流れる。分かれた一方の電流は、線３９２で示すように、第２巻線４２の第１部分４２ａ→トランジスタＱ５の経路に流れる。分かれた他方の電流は、線３９３で示すように、第２巻線４２の第２部分４２ｂ→トランジスタＱ６の経路に流れる。トランジスタＱ５のソース及びトランジスタＱ６のソースで合流した電流は、線３９４で示すように、低圧バッテリ１１の低電位側端に流れる。
【0180】
図１９を参照すると、タイミングｔ３３において、第４期間Ｍｏｄｅ４がスタートする。制御部６１は、トランジスタＱ５及びトランジスタＱ６をオフ状態に制御し、トランジスタＱ８をオン状態に維持する。これにより、図６の表１１０の第３行１１３の第４欄１１３－４に示す通り、第２側ではトランジスタＱ８が導通し、第１側では寄生ダイオードＤ２及び寄生ダイオードＤ３が導通する。
【0181】
第４期間Ｍｏｄｅ４では、チョークＬｏが放電される。
【0182】
図２３を参照すると、第２側の電流は、線４０１で示すように、チョークＬｏの一端→第２巻線４２の中間タップ４２ｃ→第２巻線４２の第２部分４２ｂ→ダイオードＤ８→トランジスタＱ８→チョークＬｏの他端の経路に流れる。
【0183】
このように、ＤＣ－ＤＣコンバータ１０は、チョークＬｏの回生経路を形成できるので、トランジスタＱ６にサージ電圧が印加されることを抑制できる。従って、ＤＣ－ＤＣコンバータ１０は、トランジスタＱ６がストレスを受けることを抑制できる。また、ＤＣ－ＤＣコンバータ１０は、チョークＬｏのリセットが可能となる。
【0184】
第１側の電流は、線４０２で示すように、第１巻線４１の他端→トランジスタＱ３の寄生ダイオードＤ３→コンデンサ８→トランジスタＱ２の寄生ダイオードＤ２→インダクタＬｒ→第１巻線４１の他端の経路に流れる。
【0185】
この第１側の電流により、コンデンサ８がプリチャージされる。
【0186】
（まとめ）
以上説明したようにＤＣ－ＤＣコンバータ１０が第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、制御部６１は、トランジスタＱ７又はトランジスタＱ８をオン状態に制御する。
以上説明したようにＤＣ－ＤＣコンバータ１０が第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、制御部６１は、トランジスタＱ７又はトランジスタＱ８をオン状態に制御する。
【0187】
これにより、ＤＣ－ＤＣコンバータ１０は、チョークＬｏの回生経路を形成できるので、トランジスタＱ５又はトランジスタＱ６にサージ電圧が印加されることを抑制できる。従ってＤＣ－ＤＣコンバータ１０は、トランジスタＱ５又はトランジスタＱ６がストレスを受けることを抑制できる。
【0188】
また、ＤＣ－ＤＣコンバータ１０は、チョークＬｏのリセットが可能となる。
【0189】
また、ＤＣ－ＤＣコンバータ１０は、コンデンサ８をプリチャージできるので、電力系統１の抵抗３及びコンタクタ５（図１参照）を不要にできる。
【0190】
（第１の実施形態の第４の昇圧動作）
第１の実施形態のＤＣ－ＤＣコンバータ１０の第４の昇圧動作（番号Ｎｏ４の昇圧動作）について説明する。
第１の実施形態のＤＣ－ＤＣコンバータ１０の第４の昇圧動作（番号Ｎｏ４の昇圧動作）について説明する。
【0191】
【0192】
図２４を参照すると、第４の昇圧動作の１周期は、第１期間Ｍｏｄｅ１と、第２期間Ｍｏｄｅ２と、第３期間Ｍｏｄｅ３と、第４期間Ｍｏｄｅ４と、を含む。
【0193】
タイミングｔ４０において、第１期間Ｍｏｄｅ１がスタートする。制御部６１は、トランジスタＱ２及びトランジスタＱ５をオン状態に制御する。これにより、図６の表１１０の第４行１１４の第１欄１１４－１に示す通り、第２側ではトランジスタＱ５が導通し、第１側ではトランジスタＱ２が導通する。
【0194】
なお、変形例として、制御部６１は、第１の昇圧動作の第１期間Ｍｏｄｅ１（図６の第１欄１１１－１参照）と同様に、トランジスタＱ２に代えて、トランジスタＱ３をオン状態に制御しても良い。
【0195】
第１期間Ｍｏｄｅ１では、チョークＬｏが充電される。
【0196】
図２５を参照すると、第２側の電流は、線４１１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃ→第２巻線の第１部分４２ａ→トランジスタＱ５→低圧バッテリ１１の低電位側端の経路に流れる。
【0197】
第１側の電流は、線４１２で示すように、第１巻線４１の一端→インダクタＬｒ→トランジスタＱ２→トランジスタＱ４の寄生ダイオードＤ４→第１巻線４１の他端の経路に流れる。
【0198】
図２４を参照すると、タイミングｔ４１において、第２期間Ｍｏｄｅ２がスタートする。制御部６１は、トランジスタＱ２をオフ状態に制御し、トランジスタＱ５をオン状態に維持する。これにより、図６の表１１０の第４行１１４の第２欄１１４－２に示す通り、第２側ではトランジスタＱ５が導通し、第１側では寄生ダイオードＤ１及び寄生ダイオードＤ４が導通する。
【0199】
第２期間Ｍｏｄｅ２では、チョークＬｏが放電される。
【0200】
図２６を参照すると、第２側の電流は、線４２１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃ→第２巻線の第１部分４２ａ→トランジスタＱ５→低圧バッテリ１１の低電位側端の経路に流れる。
【0201】
第１巻線４１に発生する誘起電圧による第１側の電流は、線４２２で示すように、第１巻線４１の一端→インダクタＬｒ→トランジスタＱ１の寄生ダイオードＤ１→コンデンサ８→トランジスタＱ４の寄生ダイオードＤ４→第１巻線４１の他端の経路に流れる。
【0202】
この第１側の電流により、コンデンサ８がプリチャージされる。
【0203】
図２４を参照すると、タイミングｔ４２において、第３期間Ｍｏｄｅ３がスタートする。制御部６１は、トランジスタＱ５をオフ状態に制御し、トランジスタＱ４及びトランジスタＱ６をオン状態に制御する。これにより、図６の表１１０の第４行１１４の第３欄１１４－３に示す通り、第２側ではトランジスタＱ６が導通し、第１側ではトランジスタＱ４が導通する。
【0204】
なお、変形例として、制御部６１は、第１の昇圧動作の第３期間Ｍｏｄｅ３（図６の第３欄１１１－３参照）と同様に、トランジスタＱ４に代えて、トランジスタＱ１をオン状態に制御しても良い。
【0205】
第３期間Ｍｏｄｅ３では、チョークＬｏが充電される。
【0206】
図２７を参照すると、第２側の電流は、線４３１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃ→第２巻線の第２部分４２ｂ→トランジスタＱ６→低圧バッテリ１１の低電位側端の経路に流れる。
【0207】
第１側の電流は、線４３２で示すように、第１巻線４１の他端→トランジスタＱ４→トランジスタＱ２の寄生ダイオードＤ２→インダクタＬｒ→第１巻線４１の一端の経路に流れる。
【0208】
図２４を参照すると、タイミングｔ４３において、第４期間Ｍｏｄｅ４がスタートする。制御部６１は、トランジスタＱ４をオフ状態に制御し、トランジスタＱ６をオン状態に維持する。これにより、図６の表１１０の第４行１１４の第４欄１１４－４に示す通り、第２側ではトランジスタＱ６が導通し、第１側では寄生ダイオードＤ２及び寄生ダイオードＤ３が導通する。
【0209】
第４期間Ｍｏｄｅ４では、チョークＬｏが放電される。
【0210】
図２８を参照すると、第２側の電流は、線４４１で示すように、低圧バッテリ１１の高電位側端→チョークＬｏ→第２巻線４２の中間タップ４２ｃ→第２巻線の第２部分４２ｂ→トランジスタＱ６→低圧バッテリ１１の低電位側端の経路に流れる。
【0211】
第１側の電流は、線４４２で示すように、第１巻線４１の他端→トランジスタＱ３の寄生ダイオードＤ３→コンデンサ８→トランジスタＱ２の寄生ダイオードＤ２→インダクタＬｒ→第１巻線４１の他端の経路に流れる。
【0212】
この第１側の電流により、コンデンサ８がプリチャージされる。
【0213】
（まとめ）
以上説明したように、ＤＣ－ＤＣコンバータ１０が第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、サージ電圧が発生する期間がないので、トランジスタＱ５又はトランジスタＱ６にサージ電圧が印加されることを抑制できる。従って、ＤＣ－ＤＣコンバータ１０は、トランジスタＱ５又はトランジスタＱ６がストレスを受けることを抑制できる。
以上説明したように、ＤＣ－ＤＣコンバータ１０が第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、サージ電圧が発生する期間がないので、トランジスタＱ５又はトランジスタＱ６にサージ電圧が印加されることを抑制できる。従って、ＤＣ－ＤＣコンバータ１０は、トランジスタＱ５又はトランジスタＱ６がストレスを受けることを抑制できる。
【0214】
また、ＤＣ－ＤＣコンバータ１０は、コンデンサ８をプリチャージできるので、電力系統１の抵抗３及びコンタクタ５（図１参照）を不要にできる。
【0215】
【0216】
ＤＣ－ＤＣコンバータ１０Ａは、第１の実施形態のＤＣ－ＤＣコンバータ１０（図５参照）と比較して、トランジスタＱ５及びトランジスタＱ６に代えて、ブリッジ回路８１を含む。
【0217】
ブリッジ回路８１は、トランジスタＱ１１からトランジスタＱ１４までを含む。
【0218】
トランジスタＱ１１のソースは、トランジスタＱ１２のドレインに電気的に接続されている。トランジスタＱ１１のドレインは、トランジスタＱ１３のドレインに電気的に接続されている。トランジスタＱ１３のソースは、トランジスタＱ１４のドレインに電気的に接続されている。トランジスタＱ１２のソースは、トランジスタＱ１４のソースに電気的に接続されている。
【0219】
トランジスタＱ１１のソース及びトランジスタＱ１２のドレインは、トランスＴの第２巻線４２の一端に電気的に接続されている。トランジスタＱ１３のソース及びトランジスタＱ１４のドレインは、トランスＴの第２巻線４２の他端に電気的に接続されている。トランジスタＱ１１のドレイン及びトランジスタＱ１３のドレインは、チョークＬｏの一端に電気的に接続されている。トランジスタＱ１２のソース及びトランジスタＱ１４のソースは、コンデンサ５１の低電位側端及び第４端子２４に電気的に接続されている。
【0220】
制御部６１は、ブリッジ回路８１に駆動制御信号Ｐ６を出力する。
【0221】
（動作）
ＤＣ－ＤＣコンバータ１０Ａの昇圧動作の１周期は、第１期間Ｍｏｄｅ１と、第２期間Ｍｏｄｅ２と、第３期間Ｍｏｄｅ３と、第４期間Ｍｏｄｅ４と、を含む。
ＤＣ－ＤＣコンバータ１０Ａの昇圧動作の１周期は、第１期間Ｍｏｄｅ１と、第２期間Ｍｏｄｅ２と、第３期間Ｍｏｄｅ３と、第４期間Ｍｏｄｅ４と、を含む。
【0222】
第１期間Ｍｏｄｅ１では、制御部６１は、トランジスタＱ１１からトランジスタＱ１４までをオン状態に制御し、トランジスタＱ７及びトランジスタＱ８をオフ状態に制御する。
【0223】
第２期間Ｍｏｄｅ２では、制御部６１は、トランジスタＱ１１をオン状態に維持し、トランジスタＱ１２からトランジスタＱ１４までをオフ状態に制御する。また、制御部６１は、トランジスタＱ７をオフ状態に維持し、トランジスタＱ８をオン状態に制御する。
【0224】
第３期間Ｍｏｄｅ３では、制御部６１は、トランジスタＱ１１からトランジスタＱ１４までをオン状態に制御する。また、制御部６１は、トランジスタＱ７及びトランジスタＱ８をオフ状態に制御する。
【0225】
第４期間Ｍｏｄｅ４では、制御部６１は、トランジスタＱ１３をオン状態に維持し、トランジスタＱ１１、トランジスタＱ１２、及び、トランジスタＱ１４をオフ状態に制御する。また、制御部６１は、トランジスタＱ７をオン状態に制御し、トランジスタＱ８をオフ状態に制御する。
【0226】
（まとめ）
ＤＣ－ＤＣコンバータ１０Ａが第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、制御部６１は、トランジスタＱ７又はトランジスタＱ８をオン状態に制御する。
ＤＣ－ＤＣコンバータ１０Ａが第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、制御部６１は、トランジスタＱ７又はトランジスタＱ８をオン状態に制御する。
【0227】
これにより、ＤＣ－ＤＣコンバータ１０Ａは、チョークＬｏの回生経路を形成できるので、トランジスタＱ１１からトランジスタＱ１４までにサージ電圧が印加されることを抑制できる。従って、ＤＣ－ＤＣコンバータ１０Ａは、トランジスタＱ１１からトランジスタＱ１４までがストレスを受けることを抑制できる。
【0228】
また、ＤＣ－ＤＣコンバータ１０Ａは、チョークＬｏのリセットが可能となる。
【0229】
また、ＤＣ－ＤＣコンバータ１０Ａは、コンデンサ８をプリチャージできるので、電力系統１の抵抗３及びコンタクタ５（図１参照）を不要にできる。
【0230】
【0231】
ＤＣ－ＤＣコンバータ１０Ｂは、第２の実施形態のＤＣ－ＤＣコンバータ１０Ａ（図３２参照）と比較して、トランジスタＱ１１、トランジスタＱ１３、及び、チョークＬｏに代えて、インダクタＬ１及びインダクタＬ２を含む。
【0232】
インダクタＬ１の一端は、トランスＴの第２巻線４２の一端及びトランジスタＱ１２のドレインに電気的に接続されている。インダクタＬ１の他端は、コンデンサ５１の高電圧側端、及び、第３端子２３に電気的に接続されている。インダクタＬ２の一端は、トランスＴの第２巻線４２の他端及びトランジスタＱ１４のドレインに電気的に接続されている。インダクタＬ２の他端は、コンデンサ５１の高電圧側端、及び、第３端子２３に電気的に接続されている。
【0233】
制御部６１は、トランジスタＱ１２のゲートに駆動制御信号Ｐ７を出力し、トランジスタＱ１４のゲートに駆動制御信号Ｐ８を出力する。
【0234】
（動作）
ＤＣ－ＤＣコンバータ１０Ｂの昇圧動作の１周期は、第１期間Ｍｏｄｅ１と、第２期間Ｍｏｄｅ２と、を含む。
ＤＣ－ＤＣコンバータ１０Ｂの昇圧動作の１周期は、第１期間Ｍｏｄｅ１と、第２期間Ｍｏｄｅ２と、を含む。
【0235】
第１期間Ｍｏｄｅ１では、制御部６１は、トランジスタＱ１２をオン／オフ制御する。制御部６１は、トランジスタＱ１２がオンの場合にトランジスタＱ８をオフに制御し、トランジスタＱ１２がオフの場合にトランジスタＱ８をオンに制御する。
【0236】
第２期間Ｍｏｄｅ２では、制御部６１は、トランジスタＱ１４をオン／オフ制御する。制御部６１は、トランジスタＱ１４がオンの場合にトランジスタＱ７をオフに制御し、トランジスタＱ１４がオフの場合にトランジスタＱ７をオンに制御する。
【0237】
（まとめ）
ＤＣ－ＤＣコンバータ１０Ｂが第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、制御部６１は、トランジスタＱ７又はトランジスタＱ８をオン状態に制御する。
ＤＣ－ＤＣコンバータ１０Ｂが第２側（低圧バッテリ１１側）から第１側（コンデンサ８側）へ昇圧出力する場合（コンデンサ８をプリチャージする場合）、制御部６１は、トランジスタＱ７又はトランジスタＱ８をオン状態に制御する。
【0238】
これにより、ＤＣ－ＤＣコンバータ１０Ｂは、インダクタＬ１又はインダクタＬ２の回生経路を形成できるので、トランジスタＱ１２又はトランジスタＱ１４にサージ電圧が印加されることを抑制できる。従って、ＤＣ－ＤＣコンバータ１０Ｂは、トランジスタＱ１２又はトランジスタＱ１４がストレスを受けることを抑制できる。
【0239】
また、ＤＣ－ＤＣコンバータ１０Ｂは、インダクタＬ１又はインダクタＬ２のリセットが可能となる。
【0240】
また、ＤＣ－ＤＣコンバータ１０Ｂは、コンデンサ８をプリチャージできるので、電力系統１の抵抗３及びコンタクタ５（図１参照）を不要にできる。
【0241】
以上、本開示の実施形態を説明したが、これら実施形態の内容により本開示が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。
【符号の説明】
【0242】
１ 電力系統
２ 高圧バッテリ
３ 抵抗
４、５、６ コンタクタ
７ インバータ
８ コンデンサ
９ モータ
１０、１０Ａ、１０Ｂ、１００ ＤＣ－ＤＣコンバータ
１１ 低圧バッテリ
３１、８１ ブリッジ回路
５１ コンデンサ
６１ 制御部
７１ 第１スイッチ
７２ 第２スイッチ
Ｌｏ チョーク
Ｌｒ、Ｌ１、Ｌ２ インダクタ
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４ トランジスタ
Ｔ トランス
２ 高圧バッテリ
３ 抵抗
４、５、６ コンタクタ
７ インバータ
８ コンデンサ
９ モータ
１０、１０Ａ、１０Ｂ、１００ ＤＣ－ＤＣコンバータ
１１ 低圧バッテリ
３１、８１ ブリッジ回路
５１ コンデンサ
６１ 制御部
７１ 第１スイッチ
７２ 第２スイッチ
Ｌｏ チョーク
Ｌｒ、Ｌ１、Ｌ２ インダクタ
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４ トランジスタ
Ｔ トランス
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【手続補正書】
【提出日】2024-11-22
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【0015】
本開示の一態様の電源装置は、
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含む第１ブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続された第９スイッチング素子と、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第１０スイッチング素子と、一端が前記第２巻線の他端に電気的に接続された第１１スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第１２スイッチング素子と、を含む第２ブリッジ回路と、
一端が前記第９スイッチング素子の他端及び前記第１１スイッチング素子の他端に電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端、前記第９スイッチング素子の一端、及び、前記第１０スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第１１スイッチング素子の一端、及び、前記第１２スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする。
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含む第１ブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続された第９スイッチング素子と、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第１０スイッチング素子と、一端が前記第２巻線の他端に電気的に接続された第１１スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第１２スイッチング素子と、を含む第２ブリッジ回路と、
一端が前記第９スイッチング素子の他端及び前記第１１スイッチング素子の他端に電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端、前記第９スイッチング素子の一端、及び、前記第１０スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第１１スイッチング素子の一端、及び、前記第１２スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【0016】
本開示の一態様の電源装置は、
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第３端子に電気的に接続された第１インダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第１０スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第１インダクタの他端及び前記第３端子に電気的に接続された第２インダクタと、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第１２スイッチング素子と、
一端が前記第２巻線の一端、前記第１インダクタの一端、及び、前記第１０スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第２インダクタの一端、及び、前記第１２スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする。
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第３端子に電気的に接続された第１インダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第１０スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第１インダクタの他端及び前記第３端子に電気的に接続された第２インダクタと、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第１２スイッチング素子と、
一端が前記第２巻線の一端、前記第１インダクタの一端、及び、前記第１０スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第２インダクタの一端、及び、前記第１２スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【0030】
ＤＣ－ＤＣコンバータ１００は、ブリッジ回路３１と、インダクタＬｒと、トランスＴと、チョークＬｏと、トランジスタＱ５と、トランジスタＱ６と、コンデンサ５１と、制御部６１と、を含む。チョークＬｏが、本開示の「インダクタ」の一例に相当する。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】０２１７
【補正方法】変更
【補正の内容】
【0217】
ブリッジ回路８１は、トランジスタＱ１１からトランジスタＱ１４までを含む。トランジスタＱ１１が、本開示の「第９スイッチング素子」の一例に相当する。トランジスタＱ１２が、本開示の「第１０スイッチング素子」の一例に相当する。トランジスタＱ１３が、本開示の「第１１スイッチング素子」の一例に相当する。トランジスタＱ１４が、本開示の「第１２スイッチング素子」の一例に相当する。
【手続補正5】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の中間タップに電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第５スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、
一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の中間タップに電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第５スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、
一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。
【請求項2】
前記第１スイッチング素子から前記第６スイッチング素子まで、並びに、前記第１スイッチ及び前記第２スイッチを制御する制御部を更に含み、
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、請求項１に記載の電源装置。
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、請求項１に記載の電源装置。
【請求項3】
前記制御部は、
前記第１期間では、前記第２スイッチング素子又は前記第３スイッチング素子をオンし、
前記第３期間では、前記第４スイッチング素子又は前記第１スイッチング素子をオンする、
ことを特徴とする、請求項２に記載の電源装置。
前記第１期間では、前記第２スイッチング素子又は前記第３スイッチング素子をオンし、
前記第３期間では、前記第４スイッチング素子又は前記第１スイッチング素子をオンする、
ことを特徴とする、請求項２に記載の電源装置。
【請求項4】
前記第１スイッチング素子から前記第６スイッチング素子まで、並びに、前記第１スイッチ及び前記第２スイッチを制御する制御部を更に含み、
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、請求項１に記載の電源装置。
前記制御部は、
前記第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、請求項１に記載の電源装置。
【請求項5】
一端が第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、一端が前記第２巻線の中間タップに電気的に接続され、他端が第３端子に電気的に接続されたインダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が第４端子に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、を含む電源装置の制御方法であって、
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、電源装置の制御方法。
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第６スイッチング素子をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、電源装置の制御方法。
【請求項6】
一端が第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、一端が前記第２巻線の中間タップに電気的に接続され、他端が第３端子に電気的に接続されたインダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が第４端子に電気的に接続された第５スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第６スイッチング素子と、一端が前記第５スイッチング素子の一端及び前記第２巻線の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、一端が前記第６スイッチング素子の一端及び前記第２巻線の他端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、を含む電源装置の制御方法であって、
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、電源装置の制御方法。
前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する場合に、
第１期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第１期間の次の第２期間では、前記第１スイッチをオンし、
前記第２期間の次の第３期間では、前記第５スイッチング素子及び前記第６スイッチング素子の両方をオンし、
前記第３期間の次の第４期間では、前記第２スイッチをオンする、
ことを特徴とする、電源装置の制御方法。
【請求項7】
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含む第１ブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続された第９スイッチング素子と、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第１０スイッチング素子と、一端が前記第２巻線の他端に電気的に接続された第１１スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第１２スイッチング素子と、を含む第２ブリッジ回路と、
一端が前記第９スイッチング素子の他端及び前記第１１スイッチング素子の他端に電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端、前記第９スイッチング素子の一端、及び、前記第１０スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第１１スイッチング素子の一端、及び、前記第１２スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含む第１ブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続された第９スイッチング素子と、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第１０スイッチング素子と、一端が前記第２巻線の他端に電気的に接続された第１１スイッチング素子と、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第１２スイッチング素子と、を含む第２ブリッジ回路と、
一端が前記第９スイッチング素子の他端及び前記第１１スイッチング素子の他端に電気的に接続され、他端が前記第３端子に電気的に接続されたインダクタと、
一端が前記第２巻線の一端、前記第９スイッチング素子の一端、及び、前記第１０スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第１１スイッチング素子の一端、及び、前記第１２スイッチング素子の一端に電気的に接続され、他端が前記インダクタの他端及び前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。
【請求項8】
第１端子と第２端子との間に入力される第１電圧を降圧して第３端子と第４端子との間から出力し、前記第３端子と前記第４端子との間に入力される第２電圧を昇圧して前記第１端子と前記第２端子との間から出力する電源装置であって、
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第３端子に電気的に接続された第１インダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第１０スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第１インダクタの他端及び前記第３端子に電気的に接続された第２インダクタと、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第１２スイッチング素子と、
一端が前記第２巻線の一端、前記第１インダクタの一端、及び、前記第１０スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第２インダクタの一端、及び、前記第１２スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。
一端が前記第１端子に電気的に接続された第１スイッチング素子と、一端が前記第１スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第２スイッチング素子と、一端が前記第１端子に電気的に接続された第３スイッチング素子と、一端が前記第３スイッチング素子の他端に電気的に接続され、他端が前記第２端子に電気的に接続された第４スイッチング素子と、を含むブリッジ回路と、
一端が前記第１スイッチング素子の他端及び前記第２スイッチング素子の一端に電気的に接続され、他端が前記第３スイッチング素子の他端及び前記第４スイッチング素子の一端に電気的に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線と、を含むトランスと、
一端が前記第２巻線の一端に電気的に接続され、他端が前記第３端子に電気的に接続された第１インダクタと、一端が前記第２巻線の一端に電気的に接続され、他端が前記第４端子に電気的に接続された第１０スイッチング素子と、
一端が前記第２巻線の他端に電気的に接続され、他端が前記第１インダクタの他端及び前記第３端子に電気的に接続された第２インダクタと、一端が前記第２巻線の他端に電気的に接続され、他端が前記第４端子に電気的に接続された第１２スイッチング素子と、
一端が前記第２巻線の一端、前記第１インダクタの一端、及び、前記第１０スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第１スイッチと、
一端が前記第２巻線の他端、第２インダクタの一端、及び、前記第１２スイッチング素子の一端に電気的に接続され、他端が前記第１インダクタの他端、前記第２インダクタの他端、及び、前記第３端子に電気的に接続された第２スイッチと、
を含む、
ことを特徴とする、電源装置。