特開 2025-91867 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025091867

(43)【公開日】2025-06-19

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H10D 12/00 20250101AFI20250612BHJP

   H10D 84/80 20250101ALI20250612BHJP

   H10D 30/66 20250101ALI20250612BHJP

【ＦＩ】

H01L29/78 655G

H01L29/78 657D

H01L29/78 652Q

H01L29/78 655B

H01L29/78 653A

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023207389

(22)【出願日】2023-12-08

(71)【出願人】

【識別番号】000233273

【氏名又は名称】ミネベアパワーデバイス株式会社

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】生井 正輝

(57)【要約】

【課題】 装置全体としての放熱性を高めつつ、ＩＧＢＴ領域のオン電圧の上昇も抑制することができる半導体装置を提供する。
【解決手段】 ＩＧＢＴ領域とダイオード領域を有するチップと、前記チップの上面とはんだを介して電気的に接続されるリードフレームと、前記チップの下面とはんだを介して電気的に接続される絶縁基板を具備する半導体装置であって、前記チップ内には、前記ＩＧＢＴ領域と前記ダイオード領域が交互に配置されており、前記リードフレームと前記はんだを介して電気的に接続される部位のＩＧＢＴ領域のセル幅が、他の部位のＩＧＢＴ領域のセル幅より広い半導体装置。
【選択図】 図２

【特許請求の範囲】

【請求項1】

ＩＧＢＴ領域とダイオード領域を有するチップと、
前記チップの上面とはんだを介して電気的に接続されるリードフレームと、
前記チップの下面とはんだを介して電気的に接続される絶縁基板を具備する半導体装置であって、
前記チップ内には、前記ＩＧＢＴ領域と前記ダイオード領域が交互に配置されており、
前記リードフレームと前記はんだを介して電気的に接続される部位のＩＧＢＴ領域のセル幅が、他の部位のＩＧＢＴ領域のセル幅より広いことを特徴とする半導体装置。

【請求項2】

請求項１に記載の半導体装置において、
交互に配置された前記ＩＧＢＴ領域と前記ダイオード領域は外周領域に囲まれており、
前記外周領域の内側に前記ＩＧＢＴ領域と前記ダイオード領域を跨ぐゲートパッド領域が設けられていることを特徴とする半導体装置。

【請求項3】

請求項１または請求項２に記載の半導体装置において、
前記リードフレームと前記はんだを介して電気的に接続される部位のＩＧＢＴ領域のセル幅が、同部位のダイオード領域のセル幅の略３倍であることを特徴とする半導体装置。

【請求項4】

請求項１または請求項２に記載の半導体装置において、
前記リードフレームと前記はんだを介して電気的に接続される部位のダイオード領域のセル幅は、他の部位のダイオード領域のセル幅より広いことを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、同一チップにＩＧＢＴ領域とダイオード領域を搭載した半導体装置に関する。

【背景技術】

【0002】

同一チップにＩＧＢＴ（Insulated Gate Bipolar Transistor）領域と、ＩＧＢＴ領域に対して逆並列に接続されたダイオード領域を搭載した逆導通ＩＧＢＴ（Reverse Conduction IGBT、以下「ＲＣ－ＩＧＢＴ」と称する）として、特許文献１の半導体装置が知られている。

【0003】

例えば、同文献の要約書には、「専用動作するＩＧＢＴセル領域とダイオードセル領域が半導体基板に隣接して交互に配置されてなる半導体装置（セミ混在型ＲＣ－ＩＧＢＴ）であって、高破壊耐量と低損失の長所を阻害することなく、ＩＧＢＴセル領域のスナップバックが抑制可能な半導体装置を提供する。」なる課題の解決手段として「短冊形状の複数のＩＧＢＴセル領域と複数のダイオードセル領域とが、隣接して交互に配置されてなる半導体装置であって、前記複数のＩＧＢＴセル領域が、短冊形状の幅の狭い狭短冊幅領域１０ａと、狭短冊幅領域１０ａより幅の広い少なくとも１つの広短冊幅領域１０ｂとで構成されてなり、前記複数のＩＧＢＴセル領域における裏面側の各第１領域１ａ，１ｂが、同じ層のＰ導電型で形成された架橋部領域５ａで連結されている半導体装置１００」が挙げられている。また、同文献の図１等でも、ＩＧＢＴセル領域とダイオードセル領域が交互に配置され、ＩＧＢＴセル領域として狭短冊幅領域１０ａと広短冊幅領域１０ｂの２領域が存在する半導体装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１３－１３８０６９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１では特に言及されていないが、ＲＣ－ＩＧＢＴでは、ＩＧＢＴ領域の通電時に発生したジュール熱を隣接するダイオード領域に放熱することでＩＧＢＴ領域を冷却しており、ダイオード領域の通電時に発生したジュール熱を隣接するＩＧＢＴ領域に放熱することでダイオード領域を冷却している。従って、ＲＣ－ＩＧＢＴでは、ＩＧＢＴ領域とダイオード領域の境界数を増やす等して両領域の境界面積を増やせば、一方の領域から他方の領域への放熱時の熱抵抗を小さくすることができ、ＲＣ－ＩＧＢＴ全体としての放熱性を高めることができる。

【0006】

ここで、ＲＣ－ＩＧＢＴのＩＧＢＴ領域では、コレクタとエミッタの間に正電圧が印加され、かつ、ゲート電圧がオンしている期間に、ドリフト層にキャリア（正孔）を蓄積してドリフト層抵抗を低減することで、オン電圧を低減している。

【0007】

しかしながら、ＲＣ－ＩＧＢＴの放熱性を高めるためにＩＧＢＴ領域とダイオード領域の境界面積を増やすと、ＩＧＢＴ領域の通電時にＩＧＢＴ領域のドリフト層に蓄積したキャリアがダイオード領域のボディ層から排出されやすくなるとともに、ＩＧＢＴ領域のドリフト層に蓄積した電子がダイオード領域のカソード層から排出されやすくなる。その結果、ＩＧＢＴ領域とダイオード領域の境界ではＩＧＢＴ領域のキャリア蓄積が不十分となり、ドリフト層抵抗が高くなることに伴い、ＩＧＢＴ領域のオン電圧も高くなるという問題が発生する。

【0008】

そこで、本発明は、装置全体としての放熱性を高めつつ、ＩＧＢＴ領域のオン電圧の上昇も抑制することができる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記課題を解決するため、本発明の半導体装置は、ＩＧＢＴ領域とダイオード領域を有するチップと、前記チップの上面とはんだを介して電気的に接続されるリードフレームと、前記チップの下面とはんだを介して電気的に接続される絶縁基板を具備し、前記チップ内には、前記ＩＧＢＴ領域と前記ダイオード領域が交互に配置されており、前記リードフレームと前記はんだを介して電気的に接続される部位のＩＧＢＴ領域のセル幅が、他の部位のＩＧＢＴ領域のセル幅より広い半導体装置とした。

【発明の効果】

【0010】

本発明の半導体装置によれば、装置全体としての放熱性を高めつつ、ＩＧＢＴ領域のオン電圧の上昇も抑制することができる。

【図面の簡単な説明】

【0011】

【図1】実施例１の半導体装置の外観斜視図。

【図2】実施例１のチップの要部を上面視した概略平面図。

【図3】実施例１の半導体装置の断面図。

【図4】実施例１の半導体装置のＩＧＢＴ領域通電時のジュール熱の移動を示す図。

【図5】実施例２のチップの要部を上面視した概略平面図。

【発明を実施するための形態】

【0012】

以下、図面を参照しながら、本発明の半導体装置の製造方法の実施例を説明する。

【実施例0013】

まず、図１から図４を用いて、本発明の実施例１に係る半導体装置１００を説明する。

【0014】

図１は、本実施例の半導体装置１００の外観斜視図である。ここに示すように、半導体装置１００は、チップ１と、絶縁基板２と、リードフレーム３と、を有している。以下、各々を順次説明する。

【0015】

絶縁基板２は、セラミックス製の絶縁板２ａの上面に、所望の数・形状の金属配線２ｂを配置した剛体である。なお、チップ１の下面と金属配線２ｂの上面は、はんだ４を介して電気的に接続される。

【0016】

リードフレーム３は、絶縁基板２の金属配線２ｂの上面と電気的に接続するために側方に突出した複数の端子３ａと、チップ１の上面と電気的に接続するために下方に突出した凸部３ｂを備えた、大電流を流すための銅製剛体である。なお、リードフレーム３の端子３ａの下面と金属配線２ｂの上面、および、凸部３ｂの下面とチップ１の上面は、はんだ４を介して電気的に接続される。

【0017】

チップ１は、同一チップ内にＩＧＢＴ領域１１と、ＩＧＢＴ領域１１に対して逆並列に接続されたダイオード領域１２を搭載したＲＣ－ＩＧＢＴである。

【0018】

図２は、チップ１の要部を上面視した概略平面図であり、後述するエミッタ電極１５等の図示を省略したものである。ここに示すように、チップ１は、上記したＩＧＢＴ領域１１とダイオード領域１２に加え、外周領域１３と、ゲートパッド領域１４を有する。なお、破線は、はんだ４を介してリードフレーム３の凸部３ｂと接触する部位である。

【0019】

図示するように、外周領域１３の内側には、ＩＧＢＴ領域１１とダイオード領域１２のセルが交互に配置されており、図中左端の複数のＩＧＢＴ領域１１とダイオード領域１２のセルを跨ぐようにゲートパッド領域１４が配置されている。また、凸部３ｂの下方のＩＧＢＴ領域１１のセル幅は、凸部３ｂと接しないＩＧＢＴ領域１１のセル幅より広くなっている。以下では、前者を広幅ＩＧＢＴ領域１１ａ、後者を狭幅ＩＧＢＴ領域１１ｂと称する。なお、本実施例では、広幅ＩＧＢＴ領域１１ａ同士の幅が均等、狭幅ＩＧＢＴ領域１１ｂ同士の幅が均等、ダイオード領域１２同士の幅が均等であるものとし、ダイオード領域１２、狭幅ＩＧＢＴ領域１１ｂ、広幅ＩＧＢＴ領域１１ａの順にセル幅が広くなり、広幅ＩＧＢＴ領域１１ａのセル幅はダイオード領域１２のセル幅の略３倍（２．５～３．５倍）であるものとする。

【0020】

図３は、半導体装置１００の断面図である。ここに示すように、チップ１の上面に設けられたエミッタ電極１５は、チップ上はんだ４ａを介してリードフレーム３の凸部３ｂと電気的・熱的に接続されており、チップ１の下面に設けられたコレクタ電極１６は、チップ下はんだ４ｂを介して絶縁基板２の金属配線２ｂと電気的・熱的に接続されている。

【0021】

ＩＧＢＴ領域１１（広幅ＩＧＢＴ領域１１ａ、狭幅ＩＧＢＴ領域１１ｂ）は、ドリフト層２１、バッファ層２２、コレクタ層２３、ボディ層２４、エミッタ層２５、トレンチ２６、ゲート電極２７、ゲート絶縁膜２８を有する。ドリフト層２１は、チップ１の中央を占めるｎ型の半導体層であり、最も厚い層である。バッファ層２２は、ドリフト層２１の下方に設けたｎ型の半導体層である。コレクタ層２３は、バッファ層２２の下方に設けたｐ型の半導体層であり、コレクタ電極１６の上面と接している。ボディ層２４は、ドリフト層２１の上方に設けたｐ型の半導体層であり、エミッタ電極１５の下面と接している。エミッタ層２５は、ボディ層２４の上面に設けたｎ型の半導体層であり、エミッタ電極１５の下面と接している。トレンチ２６は、ボディ層２４とエミッタ層２５を貫通してドリフト層２１まで達する穴である。ゲート電極２７は、トレンチ２６内に配置された電極である。ゲート絶縁膜２８は、ゲート電極２７の外周を覆う絶縁膜である。

【0022】

ダイオード領域１２は、上記したドリフト層２１、バッファ層２２、ボディ層２４、トレンチ２６に加え、カソード層３１、エミッタ絶縁膜３２を有する。カソード層３１は、バッファ層２２の下方に設けたｎ型の半導体層であり、コレクタ電極１６の上面と接している。エミッタ絶縁膜３２は、トレンチ２６内に配置されたエミッタ電極１５の外周を覆う絶縁膜である。

【0023】

＜チップ１の放熱経路＞
次に、図４を用いて、ＩＧＢＴ領域１１の通電時におけるチップ１の放熱経路を説明する。ここに示すように、広幅ＩＧＢＴ領域１１ａで発生したジュール熱は、左右のダイオード領域１２に放熱されるとともに、チップ上はんだ４ａを介して凸部３ｂ（リードフレーム３）に放熱され、チップ下はんだ４ｂを介して金属配線２ｂ（絶縁基板２）に放熱される。同様に、狭幅ＩＧＢＴ領域１１ｂで発生したジュール熱は、左右のダイオード領域１２に放熱されるとともに、エミッタ電極１５を介して装置外（具体的には、半導体装置１００を封止する樹脂モールド（図示せず））に放熱され、チップ下はんだ４ｂを介して金属配線２ｂ（絶縁基板２）に放熱される。

【0024】

図４から自明なように、広幅ＩＧＢＴ領域１１ａと狭幅ＩＧＢＴ領域１１ｂでは左右のダイオード領域１２との境界面積は等しいため、広幅ＩＧＢＴ領域１１ａの単位体積当たりの左右境界面積は、狭幅ＩＧＢＴ領域１１ｂのそれより狭くなる。従って、狭幅ＩＧＢＴ領域１１ｂと比較すると広幅ＩＧＢＴ領域１１ａには以下の長短がある。すなわち、広幅ＩＧＢＴ領域１１ａには、狭幅ＩＧＢＴ領域１１ｂと比べてキャリア蓄積効果が高いのでオン電圧の上昇を抑制できるという利益がある一方で、狭幅ＩＧＢＴ領域１１ｂと比べてダイオード領域１２への放熱経路の熱抵抗が大きいのでダイオード領域１２への放熱に限定すれば放熱性能が劣後するという不利益がある。

【0025】

しかし、本実施例の広幅ＩＧＢＴ領域１１ａは、ヒートシンクとしての機能も担うリードフレーム３に放熱する経路も備えているため、この放熱経路の存在によって上記の不利益を改善することができ、狭幅ＩＧＢＴ領域１１ｂと同等に十分な放熱性能を確保することができる。

【0026】

以上で説明したように、本実施例の半導体装置によれば、装置全体としての放熱性を高めつつ、ＩＧＢＴ領域のオン電圧の上昇も抑制することができる。

【実施例0027】

次に、図５を用いて、本発明の実施例２に係る半導体装置１００を説明する。なお、実施例１との共通点については重複説明を省略する。

【0028】

図５は、本実施例のチップ１の要部を上面視した概略平面図であり、図２と同じくエミッタ電極１５等の図示を省略したものである。図２と図５の比較から自明なように、実施例１のダイオード領域１２のセル幅が一様であるのに対し、本実施例では、広幅ＩＧＢＴ領域１１ａ同士で挟まれたダイオード領域１２をセル幅の広い広幅ダイオード領域１２ａとし、狭幅ＩＧＢＴ領域１１ｂ同士もしくは広幅ＩＧＢＴ領域１１ａと狭幅ＩＧＢＴ領域１１ｂで挟まれたダイオード領域１２をセル幅の狭い狭幅ダイオード領域１２ｂとした。

【0029】

このように、広幅ＩＧＢＴ領域１１ａ同士で挟まれたダイオード領域１２をセル幅の広い広幅ダイオード領域１２ａとすることで、凸部３ｂと接する部位において、広幅ＩＧＢＴ領域１１ａとダイオード領域１２の境界数（すなわち、境界面積）を更に小さくできるため、実施例１よりも更にＩＧＢＴ領域のオン電圧の上昇を抑制することができる。