特開 2025-91917 ゲートドライバ回路、それを用いたモータ駆動装置、電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025091917

(43)【公開日】2025-06-19

(54)【発明の名称】ゲートドライバ回路、それを用いたモータ駆動装置、電子機器

(51)【国際特許分類】

   H02M 1/00 20070101AFI20250612BHJP

   H02M 1/08 20060101ALI20250612BHJP

   H02M 7/48 20070101ALI20250612BHJP

【ＦＩ】

H02M1/00 E

H02M1/08 A

H02M7/48 M

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023207469

(22)【出願日】2023-12-08

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】菅本 裕樹

【テーマコード（参考）】

5H740

5H770

【Ｆターム（参考）】

5H740BA12

5H740BB05

5H740BB09

5H740BC01

5H740BC02

5H740HH03

5H740JA01

5H740JB01

5H740KK01

5H740MM00

5H740MM01

5H770BA01

5H770DA03

5H770DA41

5H770GA01

5H770GA06

5H770HA03X

5H770LA06Y

5H770LB07

(57)【要約】

【課題】回路面積の増加を抑えつつ、異常検出が可能なゲートドライバ回路を提供する。
【解決手段】ハイサイドセンサ２８０は、インバータ回路１１０を構成するハイサイドトランジスタＭＨの２つのノードの電位差が所定のしきい値レベルとクロスするとハイサイド検出信号ＨＤＥＴをアサートする。ハイサイドドライバ２２０は、ハイサイドトランジスタＭＨのゲートソース間に、ハイ電圧またはロー電圧を供給可能であり、駆動能力が制御可能に構成される。制御回路２１０は、制御信号Ｓ_ＣＴＲＬがハイサイドトランジスタＭＨのオンを指示するとき、ハイサイドドライバ２２０にハイ電圧を発生させるとともに、ハイサイド検出信号ＨＤＥＴのアサートに応答して、ハイサイドドライバ２２０の駆動能力を変化させる。制御回路２１０は、ハイサイド検出信号ＨＤＥＴのアサートが、所定時間内に発生しないとき、異常と判定する。
【選択図】図１

【特許請求の範囲】

【請求項1】

インバータ回路を構成するハイサイドトランジスタの２つのノードの電位差が所定のしきい値レベルとクロスするとハイサイド検出信号をアサートするハイサイドセンサと、
前記ハイサイドトランジスタのゲートソース間に、ハイ電圧またはロー電圧を供給可能であり、駆動能力が制御可能に構成されたハイサイドドライバと、
制御信号が前記ハイサイドトランジスタのオンを指示するとき、前記ハイサイドドライバに前記ハイ電圧を発生させるとともに、前記ハイサイド検出信号のアサートに応答して、前記ハイサイドドライバの駆動能力を変化させる制御回路と、
を備え、
前記制御回路は、前記ハイサイド検出信号の前記アサートが、所定時間内に発生しないとき、異常と判定する、ゲートドライバ回路。

【請求項2】

前記ハイサイドセンサは、前記ハイサイドトランジスタのドレインソース間電圧を監視する、請求項１に記載のゲートドライバ回路。

【請求項3】

前記ハイサイドセンサは、前記ハイサイドトランジスタのゲートソース間電圧を監視する、請求項１に記載のゲートドライバ回路。

【請求項4】

前記所定時間は、正常時の前記ハイサイドトランジスタのターンオン時間より長い、請求項１から３のいずれかに記載のゲートドライバ回路。

【請求項5】

前記制御回路は、前記ハイサイド検出信号が一旦アサートされた後に、ネゲートされたとき、異常と判定する、請求項１から３のいずれかに記載のゲートドライバ回路。

【請求項6】

前記インバータ回路を構成するローサイドトランジスタの２つのノードの電位差が所定のしきい値レベルとクロスするとローサイド検出信号をアサートするローサイドセンサと、
前記ローサイドトランジスタのゲートソース間に、ハイ電圧またはロー電圧を供給可能であり、駆動能力が制御可能に構成されたローサイドドライバと、
をさらに備え、
前記制御回路は、前記制御信号が前記ローサイドトランジスタのオンを指示するとき、前記ローサイドトランジスタに前記ハイ電圧を発生させるとともに、前記ローサイド検出信号のアサートに応答して、前記ローサイドドライバの駆動能力を変化させ、
前記制御回路は、前記ローサイド検出信号の前記アサートが、所定時間内に発生しないとき、異常と判定する、請求項１から３のいずれかに記載のゲートドライバ回路。

【請求項7】

前記制御回路は、前記ローサイド検出信号が一旦アサートされた後に、ネゲートされたとき、異常と判定する、請求項６に記載のゲートドライバ回路。

【請求項8】

ひとつの半導体基板に一体集積化された、請求項１から３のいずれかに記載のゲートドライバ回路。

【請求項9】

ハイサイドトランジスタおよびローサイドトランジスタを含むインバータ回路と、
前記ハイサイドトランジスタおよび前記ローサイドトランジスタを駆動する請求項１から３のいずれかに記載のゲートドライバ回路と、
を備える、モータ駆動装置。

【請求項10】

モータと、
前記モータを駆動する請求項９に記載のモータ駆動装置と、
を備える、電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ゲートドライバ回路に関する。

【背景技術】

【0002】

モータドライバ回路は、ブリッジ回路と、ブリッジ回路を駆動するゲートドライバ回路を備える。ブリッジ回路は、ハーフブリッジ回路、Ｈブリッジ回路、三相ブリッジ回路（以下、ブリッジ回路と総称する）などであり、ハイサイドトランジスタおよびローサイドトランジスタを備える。

【0003】

ゲートドライバ回路は、ハイサイドトランジスタを駆動するハイサイドドライバ、ローサイドトランジスタを駆動するローサイドドライバを備える。ハイサイドトランジスタやローサイドトランジスタのゲート電圧を急峻に変化させると、フライホイルダイオードの逆回復電流に起因する貫通電流や、リンギングが発生する。

【0004】

貫通電流やリンギングを抑制するために、ハイサイドドライバおよびローサイドドライバは、駆動能力（電流供給能力）が制御可能（切り替え可能）に構成される。ゲートドライバ回路は、ハイサイドトランジスタおよびローサイドトランジスタそれぞれのゲートドレイン間電圧および／またはゲートソース間電圧をしきい値電圧と比較するセンサ群を備える。そして、センサ群の出力の変化に応答して、ハイサイドトランジスタやローサイドトランジスタの駆動能力を、ハイサイドトランジスタやローサイドトランジスタのオン／オフの程度に応じて変化させていく。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】国際公開第２０２２／２５９７８０号

【0006】

［概要］
ゲートドライバ回路において、ブリッジ回路の出力端子の天絡や地絡などの異常を検出したい場合、駆動能力の制御のためのセンサ群とは別に、異常検出用のセンサ群を設ける必要があった。これにより回路面積が増大し、および／または消費電力が増加していた。

【0007】

本開示は係る課題に鑑みてなされたものあり、そのある態様の例示的な目的のひとつは、回路面積の増加を抑えつつ、異常検出が可能なゲートドライバ回路の提供にある。

【0008】

本開示のある態様のゲートドライバ回路は、インバータ回路を構成するハイサイドトランジスタの２つのノードの電位差が所定のしきい値レベルとクロスするとハイサイド検出信号をアサートするハイサイドセンサと、ハイサイドトランジスタのゲートソース間に、ハイ電圧またはロー電圧を供給可能であり、駆動能力が制御可能に構成されたハイサイドドライバと、制御信号がハイサイドトランジスタのオンを指示するとき、ハイサイドドライバにハイ電圧を発生させるとともに、ハイサイド検出信号のアサートに応答して、ハイサイドドライバの駆動能力を変化させる制御回路と、を備える。制御回路は、ハイサイド検出信号のアサートが、所定時間内に発生しないとき、異常と判定する。

【0009】

なお、以上の構成要素を任意に組み合わせたもの、本開示の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

【図面の簡単な説明】

【0010】

【図1】図１は、実施形態に係るゲートドライバ回路を備えるスイッチング回路の回路図である。

【図2】図２は、図１のスイッチング回路の正常状態における動作を説明する波形図である。

【図3】図３は、図１のスイッチング回路の異常状態における動作を説明する波形図である。

【図4】図４は、図１のスイッチング回路の正常状態における動作を説明する波形図である。

【図5】図５は、図１のスイッチング回路の異常状態における動作を説明する波形図である。

【図6】図６は、図１のスイッチング回路における異常検出の変形例を説明する図である。

【図7】図７は、ハイサイドセンサの構成例を示す回路図である。

【図8】図８は、変形例１に係るゲートドライバ回路を備えるスイッチング回路の回路図である。

【図9】図９は、変形例２に係るゲートドライバ回路を備えるスイッチング回路の回路図である。

【図10】図１０は、実施の形態に係るスイッチング回路を備えるモータ駆動装置の回路図である。

【0011】

［詳細な説明］
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

【0012】

この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。その唯一の目的は、後で提示するより詳細な説明の前置きとして、１つまたは複数の実施形態のいくつかの概念を簡略化した形で提示することである。

【0013】

一実施形態に係るゲートドライバ回路は、インバータ回路を構成するハイサイドトランジスタの２つのノードの電位差が所定のしきい値レベルとクロスするとハイサイド検出信号をアサートするハイサイドセンサと、ハイサイドトランジスタのゲートソース間に、ハイ電圧またはロー電圧を供給可能であり、駆動能力が制御可能に構成されたハイサイドドライバと、制御信号がハイサイドトランジスタのオンを指示するとき、ハイサイドドライバにハイ電圧を発生させるとともに、ハイサイド検出信号のアサートに応答して、ハイサイドドライバの駆動能力を変化させる制御回路と、を備える。制御回路は、ハイサイド検出信号のアサートが、所定時間内に発生しないとき、異常と判定する。

【0014】

この態様によると、ひとつのセンサを、ハイサイドドライバの駆動能力の制御と、異常検出の両方で兼用でき、回路面積の増加を抑えつつ、異常検出機能を追加できる。

【0015】

一実施形態において、ハイサイドセンサは、ハイサイドトランジスタのドレインソース間電圧を監視してもよい。

【0016】

一実施形態において、ハイサイドセンサは、ハイサイドトランジスタのゲートソース間電圧を監視してもよい。

【0017】

一実施形態において、所定時間は、正常時のハイサイドトランジスタのターンオン時間より長くてもよい。

【0018】

一実施形態において、制御回路は、ハイサイド検出信号が一旦アサートされた後に、ネゲートされたとき、異常と判定してもよい。

【0019】

一実施形態において、ゲートドライバ回路は、インバータ回路を構成するローサイドトランジスタの２つのノードの電位差が所定のしきい値レベルとクロスするとローサイド検出信号をアサートするローサイドセンサと、ローサイドトランジスタのゲートソース間に、ハイ電圧またはロー電圧を供給可能であり、駆動能力が制御可能に構成されたローサイドドライバと、をさらに備えてもよい。制御回路は、制御信号がローサイドトランジスタのオンを指示するとき、ローサイドトランジスタにハイ電圧を発生させるとともに、ローサイド検出信号のアサートに応答して、ローサイドドライバの駆動能力を変化させ、制御回路は、ローサイド検出信号のアサートが、所定時間内に発生しないとき、異常と判定してもよい。

【0020】

一実施形態において、制御回路は、ローサイド検出信号が一旦アサートされた後に、ネゲートされたとき、異常と判定してもよい。

【0021】

一実施形態において、ゲートドライバ回路は、ひとつの半導体基板に一体集積化されてもよい。

【0022】

一実施形態に係るモータ駆動装置は、ハイサイドトランジスタおよびローサイドトランジスタを含むインバータ回路と、ハイサイドトランジスタおよびローサイドトランジスタを駆動する上述のいずれかのゲートドライバ回路と、を備えてもよい。

【0023】

一実施形態に係る電子機器は、モータと、モータを駆動する上述のモータ駆動装置と、を備えてもよい。

【0024】

（実施形態）
以下、好適な実施の形態について図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

【0025】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0026】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0027】

図１は、実施形態に係るゲートドライバ回路２００を備えるスイッチング回路１００の回路図である。スイッチング回路１００は、ブリッジ回路１１０およびゲートドライバ回路２００を備える。ここでは、スイッチング回路１００の一相分の構成のみを示すが、スイッチング回路１００は、三相であってもよいし、Ｈブリッジ回路であってもよい。

【0028】

ブリッジ回路１１０は、電源ライン（入力ライン）１０２と出力端子（出力ライン）１０４の間に設けられる上アーム１１２と、出力ライン１０４と接地ライン１０６の間に設けられる下アーム１１４を備える。上アーム１１２は、並列に接続されるハイサイドトランジスタＭＨとフライホイルダイオード（還流ダイオード）ＤＨを含む。下アーム１１４は、並列に接続されるローサイドトランジスタＭＬとフライホイルダイオードＤＬを含む。本実施形態において、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬは、ＮチャンネルＭＯＳＦＥＴであり、それぞれのボディダイオードが、フライホイルダイオードＤＨ，ＤＬを兼ねている。プリケーションによっては、ローサイドトランジスタＭＬと接地ライン１０６の間に、電流検出用のシャント抵抗が挿入される場合もある。

【0029】

ゲートドライバ回路２００は、制御信号Ｓ_ＣＴＲＬにもとづいて、ブリッジ回路１１０のハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを制御する。制御信号Ｓ_ＣＴＲＬは、３つの状態φ１～φ３を取り得る。

【0030】

第１状態φ１は、ハイサイドトランジスタＭＨがオン、ローサイドトランジスタＭＬがオフであるハイ出力状態（Ｖ_ＯＵＴ＝Ｖ_ＩＮ）を指示する状態である。

【0031】

第２状態φ２は、ハイサイドトランジスタＭＨがオフ、ローサイドトランジスタＭＬがオンであるロー出力状態（Ｖ_ＯＵＴ＝０Ｖ）を指示する状態である。

【0032】

第３状態φ３は、ハイサイドトランジスタＭＨがオフ、ローサイドトランジスタＭＬがオフであるハイインピーダンス状態（Ｖ_ＯＵＴ＝ＨｉＺ）を指示する状態である。

【0033】

ゲートドライバ回路２００は、制御回路２１０、ハイサイドドライバ２２０、ローサイドドライバ２６０、ハイサイドセンサ２８０、ローサイドセンサ２９０を備え、ひとつの半導体基板に集積化された機能ＩＣである。

【0034】

ゲートドライバ回路２００のハイサイドゲートピンＨＧは、ハイサイドトランジスタＭＨのゲートと接続され、ローサイドゲートピンＬＧは、ローサイドトランジスタＭＬのゲートと接続される。接地ピンＧＮＤは、ローサイドトランジスタＭＬのソースと接続される。スイッチングピンＳＷは、出力ライン１０４と接続される。ブートストラップピンＢＳＴとスイッチングピンＳＷの間には、ブートストラップキャパシタＣ_ＢＳＴが外付けされる。

【0035】

ブートストラップライン２０２は、ブートストラップピンＢＳＴと接続され、スイッチングライン２０４は、スイッチングピンＳＷと接続され、接地ライン２０６はＧＮＤピンと接続されている。ブートストラップライン２０２には、整流素子２０８を介して定電圧Ｖ_ＲＥＧが印加される。整流素子２０８とブートストラップキャパシタＣ_ＢＳＴはブートストラップ回路を形成しており、ブリッジ回路１１０のスイッチング動作を利用して、ブートストラップライン２０２に、スイッチングライン２０４の電圧（スイッチング電圧）Ｖ_ＯＵＴよりも所定電圧ΔＶだけ高いブートストラップ電圧Ｖ_ＢＳＴを発生させる。整流素子２０８の順方向電圧をＶｆとするとき、ΔＶ＝Ｖ_ＲＥＧ－Ｖｆとなる。

【0036】

制御回路２１０は、制御信号Ｓ_ＣＴＲＬが第１状態φ１であるとき、ハイサイドトランジスタＭＨがオン、ローサイドトランジスタＭＬがオフとなり、制御信号Ｓ_ＣＴＲＬが第２状態φ２であるとき、ハイサイドトランジスタＭＨがオフ、ローサイドトランジスタＭＬがオンとなるように、制御信号Ｓ_ＣＴＲＬが第３状態φ３であるとき、ハイサイドトランジスタＭＨがオフ、ローサイドトランジスタＭＬがオフとなるように、ハイサイド制御信号ＨＣＴＲＬおよびローサイド制御信号ＬＣＴＲＬを生成する。

【0037】

ハイサイドドライバ２２０は、ハイサイド制御信号ＨＣＴＲＬに応じてハイサイドトランジスタＭＨのゲート電圧Ｖ_ＨＧを制御する。ハイサイドドライバ２２０の上側電源ノード２２１は、ブートストラップライン２０２と接続され、ブートストラップ電圧Ｖ_ＢＳＴが供給される。下側電源ノード２２２は、スイッチングライン２０４と接続され、スイッチング電圧Ｖ_ＯＵＴが供給される。ハイサイドドライバ２２０は、ハイサイド制御信号ＨＣＴＲＬに応じて、ハイ電圧Ｖ_ＢＳＴ，ロー電圧Ｖ_ＯＵＴの一方を、ハイサイドゲートピンＨＧに発生する。

【0038】

ハイサイドドライバ２２０は、駆動能力が制御可能に構成される。ハイサイドドライバ２２０は、電流駆動型あるいは電圧駆動型で構成される。電流駆動型のハイサイドドライバの場合、その駆動能力は、ハイサイドトランジスタＭＨのゲートにソースする電流量、あるいはゲートからシンクする電流量と把握することができる。電圧駆動型のハイサイドドライバの場合、その駆動能力は、出力インピーダンスと把握することができる。要するに、ハイサイドドライバ２２０は、ハイサイドゲートピンＨＧに発生するゲート電圧Ｖ_ＨＧの傾き（スルーレート）を切り替え可能に構成されている。

【0039】

ローサイドドライバ２６０は、ローサイド制御信号ＬＣＴＲＬに応じて、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＬＧを制御する。ローサイドドライバ２６０の上側電源ノード２６１には電源電圧Ｖ_ＤＤが供給され、ローサイドドライバ２６０の下側電源ノード２６２には接地電圧が供給される。

【0040】

ローサイドドライバ２６０もハイサイドドライバ２２０と同様に、駆動能力が制御可能に構成され、ローサイドゲートピンＬＧに発生するゲート電圧Ｖ_ＬＧの傾きを切り替え可能に構成されている。

【0041】

ハイサイドセンサ２８０は、ハイサイドトランジスタＭＨの２つのノード間の電圧を、所定のしきい値レベルＶ_{ＴＨ（Ｈ）}と比較する。ハイサイドセンサ２８０は、２つのノードの電位差がしきい値レベルＶ_{ＴＨ（Ｈ）}とクロスすると、ハイサイド検出信号ＨＤＥＴをアサート（たとえばハイ）する。本実施形態では、ハイサイドセンサ２８０は、ハイサイドトランジスタＭＨのターンオンシーケンスにおいて、ハイサイドトランジスタＭＨのドレインソース間の電圧Ｖ_{ＤＳ（Ｈ）}を、しきい値レベルＶ_{ＴＨ（Ｈ）}と比較し、Ｖ_{ＤＳ（Ｈ）}＜Ｖ_{ＴＨ（Ｈ）}となると、ハイサイド検出信号ＨＤＥＴをアサートする。

【0042】

制御回路２１０は、制御信号Ｓ_ＣＴＲＬが第１状態φ１であるとき、つまりハイサイドトランジスタＭＨのオンを指示するとき、ハイサイドドライバ２２０にハイ電圧Ｖ_ＢＳＴを発生させる。そして、ハイサイド検出信号ＨＤＥＴのアサートに応答して、ハイサイドドライバ２２０の駆動能力、つまりゲート電圧Ｖ_ＨＧの上昇速度を変化させる。

【0043】

ローサイドセンサ２９０は、ローサイドトランジスタＭＬの２つのノード間の電圧を、所定のしきい値レベルＶ_{ＴＨ（Ｌ）}と比較する。ハイサイドセンサ２８０は、２つのノードの電位差がしきい値レベルＶ_{ＴＨ（Ｌ）}とクロスすると、ローサイド検出信号ＬＤＥＴをアサートする。本実施形態では、ローサイドセンサ２９０は、ローサイドトランジスタＭＬのターンオンシーケンスにおいて、ローサイドトランジスタＭＬのドレインソース間の電圧Ｖ_{ＤＳ（Ｌ）}を、しきい値レベルＶ_{ＴＨ（Ｌ）}と比較し、Ｖ_{ＤＳ（Ｌ）}＜Ｖ_{ＴＨ（Ｌ）}となると、ローサイド検出信号ＬＤＥＴをアサートする。

【0044】

制御回路２１０は、制御信号Ｓ_ＣＴＲＬが第２状態φ２であるとき、つまりローサイドトランジスタＭＬのオンを指示するとき、ローサイドドライバ２６０にハイ電圧Ｖ_ＤＤを発生させる。そして、ローサイド検出信号ＬＤＥＴのアサートに応答して、ローサイドドライバ２６０の駆動能力、つまりゲート電圧Ｖ_ＬＧの上昇速度を変化させる。

【0045】

制御回路２１０は、制御信号ＳＣＴＲＬが第１状態φ１であるとき、つまりハイサイドトランジスタＭＨのターンオン期間において、ハイサイド検出信号ＨＤＥＴのアサートが、所定時間τ_Ｈ内に発生しないとき、異常と判定する。この異常は、たとえば出力ライン１０４の地絡によって発生しうる。制御回路２１０は異常を検出するとエラー信号ＥＲＲをアサートする。所定時間τ_Ｈは、正常時のハイサイドトランジスタＭＨのターンオン時間より長く定めることができる。たとえば、所定時間τ_Ｈはターンオン時間の１倍～１０倍とすることができ、ターンオン時間が５００ｎｓである場合、所定時間τ_Ｈは、５００ｎｓ～５μｓの範囲で定めることができる。

【0046】

また制御回路２１０は、制御信号ＳＣＴＲＬが第２状態φ２であるとき、つまりローサイドトランジスタＭＬのターンオン期間において、ローサイド検出信号ＬＤＥＴのアサートが、所定時間τ_Ｌ内に発生しないとき、異常と判定する。この異常は、たとえば出力ライン１０４の天絡によって発生しうる。制御回路２１０は異常を検出するとエラー信号ＥＲＲをアサートする。

【0047】

制御回路２１０は、ロジック回路２１２と、タイマー回路２１４を備える。ロジック回路２１２は、タイマー回路２１４を利用して、所定時間τ_Ｈを計測し、計測している期間、ハイサイド検出信号ＨＤＥＴがアサートされないときに、異常と判定する。同様にロジック回路２１２は、タイマー回路２１４を利用して、所定時間τ_Ｌを計測し、計測している期間、ローサイド検出信号ＬＤＥＴがアサートされないときに、異常と判定する。

【0048】

以上がスイッチング回路１００の構成である。続いてその動作を説明する。

【0049】

図２は、図１のスイッチング回路１００の正常状態における動作を説明する波形図である。ここではロー出力からハイ出力への遷移を説明する。

【0050】

時刻ｔ_０より前において、制御信号Ｓ_ＣＴＲＬは第２状態φ２を指示しており、ハイサイド制御信号ＨＣＴＲＬはロー、ローサイド制御信号ＬＣＴＲＬはハイである。

【0051】

時刻ｔ_０に、制御信号Ｓ_ＣＴＲＬが第１状態φ１に変化する。制御回路２１０は、ローサイド制御信号ＬＣＴＲＬをローに切り替える。これによりローサイドドライバ２６０は、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＬＧを低下させる。時刻ｔ_１に、図示しないセンサによってローサイドトランジスタＭＬのオフが検出されると、制御回路２１０は、ハイサイド制御信号ＨＣＴＲＬをハイに切り替える。

【0052】

ハイサイドドライバ２２０は、ハイサイド制御信号ＨＣＴＲＬがハイのとき、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＨＧを上昇させる。はじめはハイサイドドライバ２２０の駆動能力は相対的に低く設定される。ハイサイドトランジスタＭＨのゲートソース間電圧Ｖ_{ＧＳ（Ｈ）}がＭＯＳＦＥＴのゲートしきい値を越えると、ハイサイドトランジスタＭＨがターンオンする。ハイサイドトランジスタＭＨがターンオンし、出力電圧Ｖ_ＯＵＴが上昇し始める。

【0053】

出力電圧Ｖ_ＯＵＴの上昇により、ハイサイドトランジスタＭＨのドレインソース間電圧Ｖ_{ＤＳ（Ｈ）}は低下していく。そして、時刻ｔ_２にドレインソース間電圧Ｖ_{ＤＳ（Ｈ）}がしきい値レベルＶ_{ＴＨ（Ｈ）}より小さくなると、ハイサイド検出信号ＨＤＥＴがアサートされる。ハイサイド検出信号ＨＤＥＴのアサートに応答して、ハイサイドドライバ２２０の駆動能力が高められる。その結果、ハイサイドゲート電圧Ｖ_ＨＧの上昇速度が速くなり、出力電圧Ｖ_ＯＵＴの上昇速度も速くなる。

【0054】

以上がスイッチング回路１００の正常状態の動作である。続いて、出力ライン１０４が地絡している異常状態の動作を説明する。

【0055】

図３は、図１のスイッチング回路１００の異常状態における動作を説明する波形図である。時刻ｔ_１までは図２と同じである。

【0056】

時刻ｔ_１にハイサイドドライバ２２０は、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＨＧを上昇させる。はじめはハイサイドドライバ２２０の駆動能力は相対的に低く設定される。ハイサイドトランジスタＭＨのゲートソース間電圧Ｖ_{ＧＳ（Ｈ）}がＭＯＳＦＥＴのゲートしきい値を越えると、ハイサイドトランジスタＭＨがターンオンする。ハイサイドトランジスタＭＨがターンオンし、出力電圧Ｖ_ＯＵＴが上昇し始める。

【0057】

ところが、出力ライン１０４が地絡していると、出力電圧Ｖ_ＯＵＴは上昇することができず、０Ｖ付近に留まる。そのため、ハイサイドトランジスタＭＨのドレインソース間電圧Ｖ_{ＤＳ（Ｈ）}はしきい値レベルＶ_{ＴＨ（Ｈ）}より小さくならず、ハイサイド検出信号ＨＤＥＴはネゲートし続ける。

【0058】

時刻ｔ_１から所定時間τ_Ｈの間、ハイサイド検出信号ＨＤＥＴがアサートされないため、制御回路２１０は異常と判定し、エラー信号ＥＲＲをアサートする。

【0059】

このようにスイッチング回路１００によれば出力ライン１０４の地絡を検出できる。

【0060】

続いてハイ出力からロー出力への遷移を説明する。

【0061】

図４は、図１のスイッチング回路１００の正常状態における動作を説明する波形図である。

【0062】

時刻ｔ_０より前において、制御信号Ｓ_ＣＴＲＬは第１状態φ１を指示しており、ハイサイド制御信号ＨＣＴＲＬはハイ、ローサイド制御信号ＬＣＴＲＬはローである。

【0063】

時刻ｔ_０に、制御信号Ｓ_ＣＴＲＬが第２状態φ２に変化する。制御回路２１０は、ハイサイド制御信号ＨＣＴＲＬをローに切り替える。これによりハイサイドドライバ２２０は、ハイサイドトランジスタＭＨのゲート電圧Ｖ_ＨＧを低下させる。時刻ｔ_１に、図示しないセンサによってハイサイドトランジスタＭＨのオフが検出されると、制御回路２１０は、ローサイド制御信号ＬＣＴＲＬをハイに切り替える。

【0064】

ローサイドドライバ２６０は、ローサイド制御信号ＬＣＴＲＬがハイのとき、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＬＧを上昇させる。はじめはローサイドドライバ２６０の駆動能力は相対的に低く設定される。ローサイドトランジスタＭＬのゲートソース間電圧Ｖ_{ＧＳ（Ｌ）}がＭＯＳＦＥＴのゲートしきい値を越えると、ローサイドトランジスタＭＬがターンオンし、出力電圧Ｖ_ＯＵＴが低下し始める。

【0065】

出力電圧Ｖ_ＯＵＴの低下により、ローサイドトランジスタＭＬのドレインソース間電圧Ｖ_{ＤＳ（Ｌ）}は低下していく。そして、時刻ｔ_２にドレインソース間電圧Ｖ_{ＤＳ（Ｌ）}がしきい値レベルＶ_{ＴＨ（Ｌ）}より小さくなると、ローサイド検出信号ＬＤＥＴがアサートされる。ローサイド検出信号ＬＤＥＴのアサートに応答して、ローサイドドライバ２６０の駆動能力が高められる。その結果、ローサイドゲート電圧Ｖ_ＬＧの上昇速度が速くなり、出力電圧Ｖ_ＯＵＴの低下速度も速くなる。

【0066】

以上がスイッチング回路１００の正常状態の動作である。続いて、出力ライン１０４が天絡している異常状態の動作を説明する。

【0067】

図５は、図１のスイッチング回路１００の異常状態における動作を説明する波形図である。時刻ｔ_１までは図４と同じである。

【0068】

時刻ｔ_１にローサイドドライバ２６０は、ローサイドトランジスタＭＬのゲート電圧Ｖ_ＬＧを上昇させる。はじめはローサイドドライバ２６０の駆動能力は相対的に低く設定される。ローサイドトランジスタＭＬのゲートソース間電圧Ｖ_{ＧＳ（Ｌ）}がＭＯＳＦＥＴのゲートしきい値を越えると、ローサイドトランジスタＭＬがターンオンし、出力電圧Ｖ_ＯＵＴが低下し始める。

【0069】

ところが、出力ライン１０４が天絡していると、出力電圧Ｖ_ＯＵＴは低下することができず、入力電圧Ｖ_ＩＮ付近に留まる。そのため、ローサイドトランジスタＭＬのドレインソース間電圧Ｖ_{ＤＳ（Ｌ）}はしきい値レベルＶ_{ＴＨ（Ｌ）}より小さくならず、ローサイド検出信号ＬＤＥＴはネゲートし続ける。

【0070】

時刻ｔ_１から所定時間τ_Ｌの間、ローサイド検出信号ＬＤＥＴがアサートされないため、制御回路２１０は異常と判定し、エラー信号ＥＲＲをアサートする。

【0071】

このようにスイッチング回路１００によれば出力ライン１０４の天絡を検出できる。

【0072】

続いて、異常検出の変形例を説明する。

【0073】

図２に示したように、正常にハイ出力状態に遷移した後、一旦アサートされたハイサイド検出信号ＨＤＥＴがネゲートに戻った場合、制御回路２１０は、異常と判定し、エラー信号ＥＲＲをアサートしてもよい。

【0074】

図６は、図１のスイッチング回路１００における異常検出の変形例を説明する図である。

【0075】

時刻ｔ_４より前は、図２の波形図と同様である。時刻ｔ_４に、出力ライン１０４が地絡すると、出力電圧Ｖ_ＯＵＴが０Ｖ付近まで低下する。これによりハイサイドトランジスタＭＨのドレインソース間電圧Ｖ_{ＤＳ（Ｈ）}が小さくなり、しきい値レベルＶ_{ＴＨ（Ｈ）}より大きくなる。その結果、ハイサイド検出信号Ｈ_ＤＥＴがネゲートされる。制御回路２１０は、ハイサイド検出信号Ｈ_ＤＥＴのネゲートにもとづいて異常と判定し、エラー信号ＥＲＲをアサートする。

【0076】

図４に示したように、正常にロー出力状態に遷移した後、一旦アサートされたローサイド検出信号ＬＤＥＴが、ネゲートに戻った場合、制御回路２１０は、異常と判定し、エラー信号ＥＲＲをアサートしてもよい。

【0077】

図７は、ハイサイドセンサ２８０の構成例を示す回路図である。ハイサイドセンサ２８０は、抵抗Ｒ１１、電流源ＣＳ１１、コンパレータＣＯＭＰ１１を含む。電流源ＣＳ１１は、定電流Ｉｃを生成する。抵抗Ｒ１１には、定電流Ｉｃに比例した電圧降下Ｒ１１×Ｉｃが発生する。コンパレータＣＯＭＰ１１は、ハイサイドトランジスタＭＨのソース電圧、つまり出力電圧Ｖ_ＯＵＴと、抵抗Ｒ１１の一端の電圧Ｖｘ（＝Ｖ_ＩＮ－Ｒ１１×Ｉ_Ｃ）と、を比較する。つまり抵抗Ｒ１１の電圧降下Ｒ１１×Ｉ_Ｃが、しきい値Ｖ_{ＴＨ（Ｈ）}となる。

【0078】

ハイサイドセンサ２８０の構成は、図７のものに限定されない。たとえばコンパレータに替えて、ＭＯＳＦＥＴを電圧比較手段として用いてもよい。

【0079】

（変形例１）
図８は、変形例１に係るゲートドライバ回路２００Ａを備えるスイッチング回路１００Ａの回路図である。図１では、ハイサイドセンサ２８０、ローサイドセンサ２９０は、パワートランジスタのゲートドレイン間電圧を監視したが、この変形例ではゲートソース間電圧が監視される。

【0080】

ゲートドライバ回路２００Ａのハイサイドセンサ２８０Ａは、ハイサイドトランジスタＭＨのゲートソース間電圧Ｖ_{ＧＳ（Ｈ）}をしきい値電圧Ｖ_{ＴＨ（Ｈ）}と比較し、２つの電圧がクロスすると、ハイサイド検出信号ＨＤＥＴＡをアサートする。つまりハイサイド検出信号ＨＤＥＴＡは、Ｖ_{ＧＳ（Ｈ）}＞Ｖ_{ＴＨ（Ｈ）}のときアサートされる。

【0081】

制御回路２１０Ａは、ハイサイド検出信号ＨＤＥＴＡがネゲートされている間、ハイサイドドライバ２２０の駆動能力を相対的に低く設定する。そして、ハイサイド検出信号ＨＤＥＴＡがアサートされると、ハイサイドドライバ２２０の駆動能力を相対的に高く設定する。

【0082】

ローサイドセンサ２９０Ａは、ローサイドトランジスタＭＬのゲートソース間電圧Ｖ_{ＧＳ（Ｌ）}をしきい値電圧Ｖ_{ＴＨ（Ｌ）}と比較し、２つの電圧がクロスすると、ローサイド検出信号ＬＤＥＴＡをアサートする。つまりローサイド検出信号ＬＤＥＴＡは、Ｖ_{ＧＳ（Ｌ）}＞Ｖ_{ＴＨ（Ｌ）}のときアサートされる。

【0083】

制御回路２１０Ａは、ローサイド検出信号ＬＤＥＴＡがネゲートされている間、ローサイドドライバ２６０の駆動能力を相対的に低く設定する。そして、ローサイド検出信号ＬＤＥＴＡがアサートされると、ローサイドドライバ２６０の駆動能力を相対的に高く設定する。

【0084】

（変形例２）
図９は、変形例２に係るゲートドライバ回路２００Ｂを備えるスイッチング回路１００Ｂの回路図である。スイッチング回路１００Ｂは、ハイサイドセンサ２８０，２８０Ａ、ローサイドセンサ２９０，２９０Ａを備え、ハイサイドトランジスタＭＨのゲートドレイン間電圧Ｖ_{ＤＳ（Ｈ）}、ゲートソース間電圧Ｖ_{ＧＳ（Ｈ）}、ローサイドトランジスタＭＬのゲートドレイン間電圧Ｖ_{ＤＳ（Ｌ）}、ゲートソース間電圧Ｖ_{ＧＳ（Ｌ）}を監視する。

【0085】

制御回路２１０Ｂは、ハイサイドトランジスタＭＨをターンオンする際に、ハイサイドセンサ２８０，２８０Ａ、ローサイドセンサ２９０，２９０Ａの少なくともひとつを利用し、ハイサイドドライバ２２０の駆動能力を切り替える。たとえばハイサイドドライバ２２０の駆動能力がｎ段階（ｎ≧３）以上で切り替え可能である場合、ハイサイドセンサ２８０，２８０Ａ、ローサイドセンサ２９０，２９０Ａのうちｎ－１個の出力を参照して、ハイサイドドライバ２２０の駆動能力を切り替える。

【0086】

そして、所定時間τ_Ｈの間に、参照するｎ－１個の検出信号のいずれかがアサートされない場合に、異常と判定することができる。

【0087】

制御回路２１０Ｂは、ローサイドトランジスタＭＬをターンオンする際に、ハイサイドセンサ２８０，２８０Ａ，２９０，２９０Ａの少なくともひとつを利用し、ローサイドドライバ２６０の駆動能力を切り替える。たとえばローサイドドライバ２６０の駆動能力がｎ段階（ｎ≧３）以上で切り替え可能である場合、ハイサイドセンサ２８０，２８０Ａ、ローサイドセンサ２９０，２９０Ａのうちｎ－１個の出力を参照して、ローサイドドライバ２６０の駆動能力を切り替える。

【0088】

続いて、スイッチング回路１００の用途を説明する。スイッチング回路１００は、モータの駆動回路に好適に用いることができる。

【0089】

図１０は、実施の形態に係るスイッチング回路１００を備えるモータ駆動装置３００の回路図である。モータ駆動装置３００は、負荷である三相モータ３０２を駆動し、回転状態を制御する。

【0090】

モータ駆動装置３００は、ブリッジ回路１１０およびゲートドライバ回路２００を備える。ブリッジ回路１１０は、三相インバータであり、Ｕ相、Ｖ相、Ｗ相のレグを有し、各相のレグは、上アームおよび下アームを有する。

【0091】

ゲートドライバ回路２００は、制御回路２１０およびハイサイドドライバ２２０Ｕ～２２０Ｗ、ローサイドドライバ２６０Ｕ～２６０Ｗを備える。制御回路２１０は、負荷である三相モータ３０２の状態にもとづいて、ブリッジ回路１１０を構成する６個のアームの状態を示す制御信号を生成する。

【0092】

ハイサイドドライバ２２０Ｕ～２２０Ｗは、上述のハイサイドドライバ２２０のアーキテクチャで構成される。またローサイドドライバ２６０Ｕ～２６０Ｗは、上述のローサイドドライバ２６０のアーキテクチャで構成される。

【0093】

ここでは三相モータを例としたが、単相モータであってもよい。この場合、ブリッジ回路１１０はＨブリッジ回路となる。

【0094】

続いてモータ駆動装置３００の用途を説明する。モータ駆動装置３００は、ハードディスクのスピンドルモータの制御、撮像デバイスのレンズ駆動用モータの制御に利用できる。あるいは、プリンタのヘッドの駆動用モータ、あるいは紙送り用モータの駆動に用いることができる。あるいはモータ駆動装置３００は、電気自動車やハイブリッド自動車などのモータの駆動に利用できる。

【0095】

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示あるいは本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

【0096】

（変形例１）
スイッチング回路１００の用途はモータ駆動装置３００には限定されない。たとえばスイッチング回路１００は、スイッチングレギュレータ（ＤＣ／ＤＣコンバータ）、各種電力変換装置（インバータやコンバータ）、放電灯の点灯用インバータ、デジタルオーディオアンプなどに好適に利用できる。したがってスイッチング回路１００は、電子機器や家電製品を含む民生機器、自動車や車載部品、産業車両や産業機械に用いることができる。

【0097】

具体的な用語を用いて説明される実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

【0098】

（付記）
本明細書には以下の技術が開示される。

【0099】

（項目１）
インバータ回路を構成するハイサイドトランジスタの２つのノードの電位差が所定のしきい値レベルとクロスするとハイサイド検出信号をアサートするハイサイドセンサと、
前記ハイサイドトランジスタのゲートソース間に、ハイ電圧またはロー電圧を供給可能であり、駆動能力が制御可能に構成されたハイサイドドライバと、
制御信号が前記ハイサイドトランジスタのオンを指示するとき、前記ハイサイドドライバに前記ハイ電圧を発生させるとともに、前記ハイサイド検出信号のアサートに応答して、前記ハイサイドドライバの駆動能力を変化させる制御回路と、
を備え、
前記制御回路は、前記ハイサイド検出信号の前記アサートが、所定時間内に発生しないとき、異常と判定する、ゲートドライバ回路。

【0100】

（項目２）
前記ハイサイドセンサは、前記ハイサイドトランジスタのドレインソース間電圧を監視する、項目１に記載のゲートドライバ回路。

【0101】

（項目３）
前記ハイサイドセンサは、前記ハイサイドトランジスタのゲートソース間電圧を監視する、項目１に記載のゲートドライバ回路。

【0102】

（項目４）
前記所定時間は、正常時の前記ハイサイドトランジスタのターンオン時間より長い、項目１から３のいずれかに記載のゲートドライバ回路。

【0103】

（項目５）
前記制御回路は、前記ハイサイド検出信号が一旦アサートされた後に、ネゲートされたとき、異常と判定する、項目１から４のいずれかに記載のゲートドライバ回路。

【0104】

（項目６）
前記インバータ回路を構成するローサイドトランジスタの２つのノードの電位差が所定のしきい値レベルとクロスするとローサイド検出信号をアサートするローサイドセンサと、
前記ローサイドトランジスタのゲートソース間に、ハイ電圧またはロー電圧を供給可能であり、駆動能力が制御可能に構成されたローサイドドライバと、
をさらに備え、
前記制御回路は、前記制御信号が前記ローサイドトランジスタのオンを指示するとき、前記ローサイドトランジスタに前記ハイ電圧を発生させるとともに、前記ローサイド検出信号のアサートに応答して、前記ローサイドドライバの駆動能力を変化させ、
前記制御回路は、前記ローサイド検出信号の前記アサートが、所定時間内に発生しないとき、異常と判定する、項目１から５のいずれかに記載のゲートドライバ回路。

【0105】

（項目７）
前記制御回路は、前記ローサイド検出信号が一旦アサートされた後に、ネゲートされたとき、異常と判定する、項目６に記載のゲートドライバ回路。

【0106】

（項目８）
ひとつの半導体基板に一体集積化された、項目１から６のいずれかに記載のゲートドライバ回路。

【0107】

（項目９）
ハイサイドトランジスタおよびローサイドトランジスタを含むインバータ回路と、
前記ハイサイドトランジスタおよび前記ローサイドトランジスタを駆動する項目１から８のいずれかに記載のゲートドライバ回路と、
を備える、モータ駆動装置。

【0108】

（項目１０）
モータと、
前記モータを駆動する項目９に記載のモータ駆動装置と、
を備える、電子機器。

【符号の説明】

【0109】

１００ スイッチング回路
１０２ 電源ライン
１０４ 出力ライン
１０６ 接地ライン
１１０ ブリッジ回路
１１２ 上アーム
１１４ 下アーム
ＭＨ ハイサイドトランジスタ
ＭＬ ローサイドトランジスタ
ＤＨ，ＤＬ フライホイルダイオード
２００ ゲートドライバ回路
２１０ 制御回路
２２０ ハイサイドドライバ
２６０ ローサイドドライバ
２８０ ハイサイドセンサ
２９０ ローサイドセンサ
３００ モータ駆動装置
３０２ 三相モータ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】