特開 2025-9229 検出装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025009229

(43)【公開日】2025-01-20

(54)【発明の名称】検出装置

(51)【国際特許分類】

   H04N 25/587 20230101AFI20250110BHJP

   H04N 25/70 20230101ALI20250110BHJP

   H04N 23/54 20230101ALI20250110BHJP

【ＦＩ】

H04N25/587

H04N25/70

H04N23/54

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023112089

(22)【出願日】2023-07-07

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】伊藤 薫

(72)【発明者】

【氏名】藤沢 晃彦

(72)【発明者】

【氏名】安部 大智

【テーマコード（参考）】

5C024

5C122

【Ｆターム（参考）】

5C024CX43

5C024EX03

5C024GX03

5C024GX16

5C024GY31

5C024HX47

5C024HX50

5C122EA21

5C122FC06

5C122HB01

5C122HB02

(57)【要約】

【課題】センサ部のポテンシャルを十分に活用できる検出装置を提供する。
【解決手段】検出装置は、光を検出するフォトダイオードが設けられて検出された光の度合いに応じた出力を生じるセンサ部と、センサ部の出力を得る検出回路と、を備え、センサ部は複数設けられ、フォトダイオードは、アノードに基準電位が与えられ、カソードに基準電位よりも電位が高いリセット電位が与えられ、センサ部は、リセット電位がカソードに与えられた後、リセット電位が再度カソードに与えられる前にフォトダイオードが検出した光の度合いに応じた出力を生じさせ、複数のセンサ部の出力を得る第１期間Ｆ１と、第１期間Ｆ１の後に当該複数のセンサ部の出力を得る第２期間Ｆ２と、が生じ、第１期間Ｆ１と第２期間Ｆ２とでは、基準電位及びリセット電位が異なる。
【選択図】図６

【特許請求の範囲】

【請求項1】

光を検出するフォトダイオードが設けられて検出された光の度合いに応じた出力を生じるセンサ部と、
前記センサ部の出力を得る検出回路と、を備え、
前記センサ部は複数設けられ、
前記フォトダイオードは、アノードに基準電位が与えられ、カソードに前記基準電位よりも電位が高いリセット電位が与えられ、
前記センサ部は、前記リセット電位が前記カソードに与えられた後、前記リセット電位が再度カソードに与えられる前に前記フォトダイオードが検出した光の度合いに応じた出力を生じさせ、
複数の前記センサ部の出力を得る第１期間と、前記第１期間の後に当該複数の前記センサ部の出力を得る第２期間と、が生じ、
前記第１期間と前記第２期間とでは、前記基準電位及び前記リセット電位が異なる、
検出装置。

【請求項2】

光を検出するフォトダイオードが設けられて検出された光の度合いに応じた出力を生じるセンサ部と、
前記センサ部の出力を得る検出回路と、を備え、
前記センサ部は複数設けられ、
前記フォトダイオードは、アノードに基準電位が与えられ、カソードに前記基準電位よりも電位が高いリセット電位が与えられ、
前記センサ部と前記検出回路との間に電気抵抗として機能する構成が介在し、
前記電気抵抗と前記検出回路との接続経路にバイアス電流を与える電流源が接続され、
複数の前記センサ部の出力を得る第１期間と、前記第１期間の後に当該複数の前記センサ部の出力を得る第２期間と、が生じ、
前記第１期間と前記第２期間とでは、前記バイアス電流が異なる、
検出装置。

【請求項3】

前記第１期間で複数の前記センサ部の出力がいずれも前記検出回路で認識可能な入力の下限と上限との範囲内である場合、前記第２期間が省略される、
請求項１又は２に記載の検出装置。

【請求項4】

前記第１期間及び前記第２期間ではそれぞれ、複数の前記センサ部の各々の出力を合わせた出力が、当該複数の前記センサ部が配置された検出領域からの出力として扱われる、
請求項１又は２に記載の検出装置。

【請求項5】

前記検出回路は、前記第１期間における前記検出領域からの出力である第１出力と、前記第２期間における前記検出領域からの出力である第２出力と、の両方を得る場合、前記第１出力と前記第２出力との重複部分を前記第１出力又は前記第２出力から差し引いて前記第１出力と前記第２出力とを合成する、
請求項４に記載の検出装置。

【請求項6】

複数の前記センサ部はマトリクス状に配置され、
複数の前記センサ部の各々は、前記センサ部に出力を生じさせる走査信号を伝送するための走査線及び前記センサ部からの出力を伝送する信号線と接続されている、
請求項１又は２に記載の検出装置。

【請求項7】

光を発する光源を備え、
複数の前記センサ部が配置されている検出領域を有するセンサパネルと、前記光源と、は培地を挟んで対向する、
請求項１又は２に記載の検出装置。

【請求項8】

前記検出回路で認識可能な入力の下限と上限との範囲は、前記センサ部の出力の下限と上限との範囲よりも小さい、
請求項１又は２に記載の検出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、検出装置に関する。

【背景技術】

【0002】

生物組織や微生物の培養環境の状態を光学センサで検出可能にした検出装置が知られている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００５－８７００５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上記した検出装置における検出の明暗のダイナミックレンジは、受光素子が設けられたセンサ部の出力の下限と上限との第１ダイナミックレンジと、当該センサ部の出力を得る回路が受け付ける入力の下限と上限との第２ダイナミックレンジと、のうち狭い方による制約を受ける。ここで、第１ダイナミックレンジよりも第２ダイナミックレンジが狭い場合、センサ部のポテンシャルを十分に活用できない。

【0005】

本開示は、上記の課題に鑑みてなされたもので、センサ部のポテンシャルを十分に活用できる検出装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の一態様による検出装置は、光を検出するフォトダイオードが設けられて検出された光の度合いに応じた出力を生じるセンサ部と、前記センサ部の出力を得る検出回路と、を備え、前記センサ部は複数設けられ、前記フォトダイオードは、アノードに基準電位が与えられ、カソードに前記基準電位よりも電位が高いリセット電位が与えられ、前記センサ部は、前記リセット電位が前記カソードに与えられた後、前記リセット電位が再度カソードに与えられる前に前記フォトダイオードが検出した光の度合いに応じた出力を生じさせ、複数の前記センサ部の出力を得る第１期間と、前記第１期間の後に当該複数の前記センサ部の出力を得る第２期間と、が生じ、前記第１期間と前記第２期間と、では、前記基準電位及び前記リセット電位が異なる。

【図面の簡単な説明】

【0007】

【図1】図１は、検出装置の主要構成を示す図である。

【図2】図２は、検出領域及び配線領域の構成例を示す図である。

【図3】図３は、センサ部の回路構成を示す回路図である。

【図4】図４は、信号線への信号の出力及び当該出力の検出回路への伝送に関わる回路の振る舞いを説明するための回路図である。

【図5】図５は、検出装置の動作時の態様を示す概略図である。

【図6】図６は、ＡＦＥが認識する信号強度と、検出領域の座標と、の関係を示すグラフである。

【図7】図７は、信号の合成処理の仕組みを示す概略図である。

【図8】図８は、頭打ちが生じた場合にバイアス電流の変更が行われるときの第１期間Ｆ１と第２期間Ｆ２の主要な信号制御の例を示すタイミングチャートである。

【図9】図９は、頭打ちが生じた場合に初期電位の変更が行われるときの第１期間Ｆ１と第２期間Ｆ２の主要な信号制御の例を示すタイミングチャートである。

【図10】図１０は、センサスキャンに伴う処理の流れを示すフローチャートである。

【発明を実施するための形態】

【0008】

以下に、本開示の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0009】

図１は、検出装置１の主要構成を示す図である。検出装置１は、センサパネル１０と、光源パネル２０と、を備える。センサパネル１０と光源パネル２０とはホスト３０に接続される。

【0010】

センサパネル１０は、基板１１上に検出領域ＳＡ（図２参照）が設けられている。また、基板１１上には、リセット回路１３、走査回路１４及び配線領域ＶＡが実装されている。検出領域ＳＡ上の構成、リセット回路１３及び走査回路１４は、配線領域ＶＡを介して検出回路１５と接続されている。

【0011】

光源パネル２０は、検出領域ＳＡに光を照射する発光領域ＬＡを有する。光源パネル２０は、基板２１上に光源２２が設けられている。光源２２は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）のような発光素子であり、発光領域ＬＡ内に配置される。図１に示す例では、複数の光源２２が、基板２１上にマトリクス状に配置されている。

【0012】

複数の光源２２は、個別に発光制御可能に設けられる。光源パネル２０には、光源駆動回路２３が設けられている。光源駆動回路２３は、ホスト３０の制御下で、複数の光源２２の各々の点灯の有無及び点灯時の輝度制御を行う。

【0013】

ホスト３０は、検出装置１の動作に関する各種の制御を行う。具体的には、ホスト３０は、例えば検出装置１の構成に対応したマイクロコントローラ又はマイクロコントローラと同様に機能する情報処理装置である。係るホスト３０は、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）のような規格化されたインタフェースを介して検出回路１５と接続され、検出回路１５からの出力を得る。また、係るホスト３０は、規格化されたインタフェースを介して光源駆動回路２３と接続され、光源２２の点灯パターンの決定等、光源２２の点灯に関する処理を行う。

【0014】

図２は、検出領域ＳＡ及び配線領域ＶＡの構成例を示す図である。検出領域ＳＡには複数のセンサ部ＷＡ（図３）が設けられている。実施形態では、図２に示すように、複数のセンサ部ＷＡが第１方向Ｄｘ及び第２方向Ｄｙに沿ってマトリクス状に配置されている。第１方向Ｄｘと第２方向Ｄｙとは直交する。また、以下の説明で第３方向Ｄｚと記載した場合、第１方向Ｄｘ及び第２方向Ｄｙに直交する方向をさす。

【0015】

リセット回路１３は、リセット信号伝送線５１，５２，・・・，５ｎと接続されている。以下、リセット信号伝送線５と記載した場合、リセット信号伝送線５１，５２，・・・，５ｎのいずれかをさす。リセット信号伝送線５は、第１方向Ｄｘに沿う配線である。図２に示す例では、ｎ本のリセット信号伝送線５が、第２方向Ｄｙに並ぶ。ｎは、２以上の自然数である。係るｎ本のリセット信号伝送線５は、第１方向Ｄｘの一端側で、リセット回路１３と接続されている。

【0016】

走査回路１４は、走査線６１，６２，・・・，６ｎと接続されている。以下、走査線６と記載した場合、走査線６１，６２，・・・，６ｎのいずれかをさす。走査線６は、第１方向Ｄｘに沿う配線である。図２に示す例では、ｎ本の走査線６が、第２方向Ｄｙに並ぶ。係るｎ本のリセット信号伝送線５は、第１方向Ｄｘの他端側で、走査回路１４と接続されている。

【0017】

図２に示すように、リセット信号伝送線５と走査線６とは、検出領域ＳＡ内で第２方向Ｄｙに交互に並ぶ。なお、図１及び図２で例示するリセット回路１３と走査回路１４は、検出領域ＳＡを挟んで対向する位置に配置されているが、リセット回路１３と走査回路１４のレイアウトはこれに限られるものでなく、適宜変更可能である。

【0018】

また、検出領域ＳＡ内には、信号線７１，７２，・・・，７ｍが設けられている。以下、信号線７と記載した場合、信号線７１，７２，・・・，７ｍのいずれかをさす。信号線７は、第２方向Ｄｙに沿う配線である。

【0019】

図２に示す例では、ｍ本の信号線７が、第１方向Ｄｘに並ぶ。ｍは、２以上の自然数である。係るｍ本の信号線７はそれぞれ、第２方向Ｄｙの一端側で、セレクタ回路４０が有する複数のスイッチのいずれか（例えば、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３又はスイッチＳＷ４）と接続されている。

【0020】

セレクタ回路４０は、配線領域ＶＡ内に設けられる。セレクタ回路４０は、複数のスイッチを有する。図２に示す例では、当該複数のスイッチとして、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４が示されている。１つのセレクタ回路４０が有する複数のスイッチは、それぞれ異なるタイミングでＯＮ（接続状態）になる。１つのセレクタ回路４０が有する複数のスイッチのうち、１つのスイッチがＯＮ（接続状態）である期間、他のスイッチはＯＦＦ（非接続状態）である。セレクタ回路４０の数は、信号線７の数（ｍ）に応じる。スイッチの数をｐとすると、セレクタ回路４０の数は、ｍ／ｐあれば足りる。セレクタ回路４０が複数ある場合、複数のセレクタ回路４０はそれぞれ、個別の配線４０１，４０２，・・・，４０ｐを介して検出回路１５と接続される。

【0021】

なお、セレクタ回路４０を介した信号線７と検出回路１５との接続はあくまで一例であってこれに限られるものでなく、配線領域ＶＡ内で信号線７を個別に検出回路１５と直結させてもよい。配線領域ＶＡ内で、リセット回路１３は、配線１３１を介して検出回路１５と接続される。配線領域ＶＡ内で、走査回路１４は、配線１４１を介して検出回路１５と接続される。

【0022】

検出回路１５は、センサ部ＷＡに設けられるＰＤ８２（図３参照）による光の検出に係り、リセット回路１３及び走査回路１４の動作タイミングを制御する。これによって、検出回路１５は、後述する図８及び図９を参照して説明するセンサ部ＷＡのリセット期間ＲＴ、露光期間ＥＸ、読出期間ＲＤのタイミング制御を行う。また、検出回路１５には、センサ部ＷＡからの出力が入力される。検出回路１５は、センサ部ＷＡから入力された信号をホスト３０に解釈可能なデータに変換してホスト３０に出力する。なお、実施形態の検出回路１５は、センサパネル１０における複数のセンサ部ＷＡのＲＯＩＣ（ＲｅａｄＯｕｔ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。

【0023】

図３は、センサ部ＷＡの回路構成を示す回路図である。なお、図３における第１方向Ｄｘ、第２方向Ｄｙは、リセット信号伝送線５、走査線６、信号線７の方向と対応しているに過ぎず、センサ部ＷＡ内の回路構成の相対的位置関係を厳密に示すものでない。

【0024】

図３に示すように、センサ部ＷＡ内には、スイッチング素子８１、ＰＤ８２、トランジスタ素子８３及びスイッチング素子８５が設けられている。ＰＤ８２は、フォトダイオード（ＰＤ：ＰｈｏｔｏＤｉｏｄｅ）である。スイッチング素子８１，８３，８５は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。

【0025】

スイッチング素子８１のゲートは、リセット信号伝送線５と接続される。スイッチング素子８１のソース又はドレインの一方には、リセット電位ＶＲｅｓｅｔが与えられている。スイッチング素子８１のソース又はドレインの他方には、ＰＤ８２のカソード及びトランジスタ素子８３のゲートが接続されている。以下、接続部ＣＰと記載した場合、当該他方、ＰＤ８２のカソード及びトランジスタ素子８３のゲートが接続されている箇所をさす。また、ＰＤ８２のアノード側からは基準電位ＶＣＯＭが与えられている。リセット電位ＶＲｅｓｅｔと基準電位ＶＣＯＭとの電位差は予め定められているが、リセット電位ＶＲｅｓｅｔ及び基準電位ＶＣＯＭの電位は可変であってよい。尚、リセット電位ＶＲｅｓｅｔは、基準電位ＶＣＯＭよりも高い電位である。

【0026】

ソースフォロアとして機能するトランジスタ素子８３のドレインには、出力源電位ＶＰＰ２が与えられている。トランジスタ素子８３のソースには、スイッチング素子８５のソース又はドレインの一方が接続されている。スイッチング素子８５のソース又はドレインの他方は、信号線７と接続されている。スイッチング素子８５のゲートは、走査線６と接続されている。

【0027】

リセット電位ＶＲｅｓｅｔ及び基準電位ＶＣＯＭならびに出力源電位ＶＰＰ２は、例えば検出回路１５に接続された図示しない電源回路を介して供給される電力に基づいて、検出回路１５がセンサ部ＷＡへ供給するが、これに限られるものでなく、適宜変更可能である。

【0028】

出力源電位ＶＰＰ２は、予め定められている。また、トランジスタ素子８３のソース側の電位は、ＰＤ８２の出力電位からトランジスタ素子８３のゲート－ソース間の電圧（Ｖｔｈ）分下がった電位となる。この場合、トランジスタ素子８３のソース側の電位は、リセット電位ＶＲｅｓｅｔ及び基準電位ＶＣＯＭの電位と、に応じる。ＰＤ８２の出力の電位は、後述する露光期間ＥＸ中にＰＤ８２が検出する光に応じてＰＤ８２が生じさせる光起電力に応じる。

【0029】

走査線６を介して走査回路１４から与えられる信号によってスイッチング素子８５のゲートがＯＮになると、スイッチング素子８５のソース－ドレイン間が接続される。これによって、トランジスタ素子８３を介してスイッチング素子８５へ伝送される信号（電位）が、スイッチング素子８５を通じて信号線７へ伝送される。このようにして、センサ部ＷＡからの出力が生じる。以後、走査信号と記載した場合、走査線６を介して走査回路１４から与えられる信号（電位）をさす。走査回路１４は、走査信号を出力する回路である。

【0030】

ある１つのセンサ部ＷＡに設けられた１つのＰＤ８２の出力は、予め定められた露光期間ＥＸ（図８及び図９参照）内に当該ＰＤ８２が検出した光の強さに応じる。ＰＤ８２の出力は、リセット信号伝送線５を介してリセット回路１３から与えられる信号に応じてリセットされる。当該信号によってスイッチング素子８１のゲートがＯＮになると、スイッチング素子８１のソース－ドレイン間が接続される。これによって、接続部ＣＰの電位が、リセット電位ＶＲｅｓｅｔにリセットされる。以下、初期電位と記載した場合、当該リセット電位ＶＲｅｓｅｔをさす。

【0031】

また、リセット信号と記載した場合、リセット信号伝送線５を介してリセット回路１３から与えられる信号をさす。リセット回路１３は、リセット信号を出力する回路である。

【0032】

以下、信号線７への信号の出力及び当該出力の検出回路１５への伝送の詳細について、図４を参照して説明する。

【0033】

図４は、信号線７への信号の出力及び当該出力の検出回路１５への伝送に関わる回路の振る舞いを説明するための回路図である。上述したように、いったんＰＤ８２の出力がリセットされると、接続部ＣＰの電位は初期電位になる。次にＰＤ８２の出力が再度リセットされるまでの間にＰＤ８２が検出した光の強さに応じて、容量Ｃ１に蓄積された電荷がＰＤ８２から放電されるため、接続部ＣＰの電位が下がる。図４では、接続部ＣＰにおける静電容量を、容量Ｃ１で示している。従って、トランジスタ素子８３のソース電位は、容量Ｃ１に応じるといえる。ＰＤ８２が全く光を検出しないとすると、実質的にＰＤ８２には電流が流れないため容量Ｃ１の両端の電位は初期電位から変わらない。ＰＤ８２が光を検出した度合いに応じて、容量Ｃ１は初期電位から低くなる方向に変化する。

【0034】

ここで、トランジスタ素子８３のソースと、スイッチング素子８５のソース又はドレインの一方と、の接続位置における静電容量を容量Ｃ２とする。また、スイッチング素子８５のソース又はドレインの他方に対応した静電容量を容量Ｃ３とする。走査信号が出力されることでスイッチング素子８５のソース－ドレイン間が接続される。

【0035】

スイッチング素子８５のソース又はドレインの他方と、検出回路１５に設けられたＡＦＥ３１と、の間に介在する信号線７は、その延接長に応じた電気抵抗ＥＲを有する。ここで、信号線７から分岐するように電流源３２が設けられている。電流源３２は定電流を信号線７から流出させることで、電気抵抗ＥＲに流れる電流値に応じた電圧がスイッチング素子８５のソース又はドレインの他方とＡＦＥ３１との間で生じる。容量Ｃ４は例えば、信号線７の電位を安定させる容量である。以下、バイアス電流と記載した場合、電流源３２から信号線７に与えられる（流出される）電流を示す。電流源３２は、バイアス電流を与える電流源であり、例えば検出回路１５内に設けられる。

【0036】

尚、図４に示すように、容量Ｃ１は、一端が信号線（接続部ＣＰ）に接続され、他端に基準電位（ＧＮＤ）が与えられている容量素子とみなせる。また、容量Ｃ２は、一端がトランジスタ素子８３とスイッチング素子８５との間の信号伝送経路に接続され、他端に基準電位（ＧＮＤ）が与えられている容量素子とみなせる。また、容量Ｃ３は、一端がスイッチング素子８５と検出回路１５との間の信号伝送経路に接続され、他端に基準電位（ＧＮＤ）が与えられている容量素子とみなせる。また、容量Ｃ４は、一端がスイッチング素子８５と検出回路１５との間の信号伝送経路に接続され、他端に基準電位（ＧＮＤ）が与えられている容量素子とみなせる。尚、容量Ｃ１～Ｃ４は容量素子を用いないで、各素子の寄生容量であってもよい。

【0037】

また、接続部ＣＰの電位が初期電位から変更されると、トランジスタ素子８３の電位も変更される。すなわち、初期電位が変更されると、信号線７の電位もこれに応じて変更される。従って、初期電位の高低を制御することによっても、信号線７の電位の高低を制御できる。また、バイアス電流が変更されると、電気抵抗ＥＲの両端の電位差も変更されるため、信号線７の電位も変更できる。

【0038】

なお、ＡＦＥ３１は、アナログ・フロント・エンド（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）として機能する回路である。ＡＦＥ３１は、信号線７を介して与えられる入力に応じた信号を生成してホスト３０へ出力する。

【0039】

次に、検出装置１の動作時の態様について、図５を参照して説明する。

【0040】

図５は、検出装置１の動作時の態様を示す概略図である。検出装置１は、光源パネル２０とセンサパネル１０とが被検出体ＳＵＢを挟んで第３方向Ｄｚに対向するよう設けられる。被検出体ＳＵＢは、例えば寒天培地のような培地が形成されたシャーレであるが、これに限られるものでなく、光源パネル２０からの光を透過させる他の構成であってもよい。被検出体ＳＵＢは、基板１１上の検出領域ＳＡ内に載置される。光源パネル２０は、光源２２の点灯によって、被検出体ＳＵＢの上方からセンサパネル１０へ向かって光を照射する。図５では、第１方向Ｄｘの中央付近に位置する光源２２が点灯している場合を示している。また、図５では、当該光源２２から発せられて被検出体ＳＵＢ側へ向かう光の広がりを照明範囲２２０として示している。光源２２から発せられて被検出体ＳＵＢ側へ向かう光のうち、被検出体ＳＵＢを透過した光が検出領域ＳＡ内のＰＤ８２（図３及び図４参照）によって検出される。以下、センサスキャンと記載した場合、被検出体（例えば、被検出体ＳＵＢ）を挟んで対向するセンサパネル１０と光源パネル２０の位置関係が成立している状態で、光源パネル２０から照射されて被検出体を透過した光をセンサパネル１０が検出する処理をさす。

【0041】

なお、光源が共通であっても、検出領域ＳＡ内に設けられた複数のＰＤ８２の各々が検出する光の強さは異なり得る。以下、図６を参照して検出領域ＳＡ内で検出される光の強さについて説明する。

【0042】

図６は、ＡＦＥ３１が認識する信号強度と、検出領域ＳＡの座標と、の関係を示すグラフである。以下、単に信号強度と記載した場合、特筆しない限り、ＡＦＥ３１が認識する信号強度をさす。信号強度は、ＰＤ８２によって検出された光の強さに対応する。また、図６に示すグラフの横軸で示す検出領域ＳＡの座標のうち「Ｅ１」は、第１方向Ｄｘ又は第２方向Ｄｙのうち一方に沿う検出領域ＳＡの一端をさす。また、「Ｅ２」は、当該一方に沿う検出領域ＳＡの他端をさす。図６を参照した説明では、図５に合わせて当該一方が第１方向Ｄｘであるものとして説明する。図６のグラフは、図５に示す照明範囲２２０に応じた信号強度を概略的に示しているものとする。また、図６では、第１期間Ｆ１のグラフ及び第２期間Ｆ２のグラフを示している。

【0043】

図６の第１期間Ｆ１のグラフで示すように、信号強度は、検出領域ＳＡの座標に応じて異なり得る。ただし、頭打ち範囲ＷＨとして図示するように、座標Ｅ１と座標Ｅ２との中間及び当該中間付近では、信号強度が高止まりしている。これは、ＡＦＥ３１のダイナミックレンジＤＲに起因する。ダイナミックレンジＤＲは、ＡＦＥ３１が処理できる信号の下限（Ｄｍｉｎ）と上限（Ｄｍａｘ）とによって定められる。頭打ち範囲ＷＨは、ダイナミックレンジＤＲのうち、上限（Ｄｍａｘ）に起因して生じている。仮に、当該上限（Ｄｍａｘ）に起因する信号強度の制限がない場合、横軸（座標）に沿って並ぶ複数のＰＤ８２の各々が検出する光の強さに応じた信号強度の分布は、図６の第１期間Ｆ１のグラフにおける実線曲線Ｗ１と、破線曲線ＷＭと、によって形成される正弦曲線状の分布を示す。これは、点灯する光源２２との相対距離がより近いＰＤ８２がより強い光を検出することによる。

【0044】

逆に言えば、第１期間Ｆ１では、実線曲線Ｗ１と頭打ち範囲ＷＨとによって形成される実線のグラフに対応した出力が、複数のセンサ部ＷＡからの出力に対応した「ある光源２２の点灯パターンに対応した１回のセンサスキャンの出力」として扱われる。すなわち、ある時点（例えば、後述する読出期間ＲＤ）での複数のセンサ部ＷＡの各々の出力を合わせた出力が、検出領域ＳＡからの出力として扱われる。

【0045】

図４を参照して説明したように、信号強度（信号線７の電位）は、バイアス電流及び初期電位の少なくともいずれか一方の変更によって変更できる。そこで、図６の第１期間Ｆ１のグラフにおける頭打ち範囲ＷＨのような、ダイナミックレンジＤＲの上限（Ｄｍａｘ）に対応する出力が生じた場合、信号強度を下げることで、当該上限（Ｄｍａｘ）に起因する信号の識別限界を解消できる。

【0046】

図６の第２期間Ｆ２のグラフは、第１期間Ｆ１のグラフに比して、信号強度をシフト量ＳＨだけ下げたものである。これによって、第１期間Ｆ１ではＡＦＥ３１が認識できなかった破線曲線ＷＭの部分を含む実線曲線Ｗ２に対応した信号強度の分布を、第２期間Ｆ２ではＡＦＥ３１が認識できている。一方、第２期間Ｆ２では、破線曲線ＷＢとして示す部分が下限（Ｄｍｉｎ）を下回り、ＡＦＥ３１による信号の認識及び信号強度の識別ができなくなっている。このように、信号強度の変更によって、複数のＰＤ８２の各々が検出する光の強さに応じた信号強度の分布とダイナミックレンジＤＲとの関係を変更できる。

【0047】

複数のＰＤ８２の各々が検出する光の強さに応じた信号強度の分布における信号強度の下限と上限との差がダイナミックレンジＤＲを超える場合、単にＡＦＥ３１を動作させても、複数のＰＤ８２の各々が検出する光の強さに応じた信号強度の分布を識別しきれない。そこで、この場合、図６を参照して説明した第１期間Ｆ１と第２期間Ｆ２のように、信号強度を変更した２回の検出結果を利用することで、複数のＰＤ８２の各々が検出する光の強さに応じた信号強度の分布をより確実に識別できる。ここで、第１期間Ｆ１から第２期間Ｆ２へ信号強度を変更するときの信号強度のシフト量（シフト量ＳＨ）は、ダイナミックレンジＤＲの上限（Ｄｍａｘ）と下限（Ｄｍｉｎ）との差（上下差）以下である。図６に示す例の場合、シフト量ＳＨは、当該上下差未満である。図６に示す重複レンジＤｉは、当該上限差からシフト量ＳＨを差し引いた差分である。言い換えれば、重複レンジＤｉに含まれる部分の信号は、第１期間Ｆ１と第２期間Ｆ２の両方で認識されている。そこで、２回の検出結果を利用するとき、重複レンジＤｉに含まれる部分の重複への対策が施された信号の合成処理が行われる。

【0048】

図７は、信号の合成処理の仕組みを示す概略図である。図７では、図６に示す第１期間Ｆ１で得られた信号を第１信号Ｐ１として示している。また、図７では、図６に示す第２期間Ｆ２で得られた信号を第２信号Ｐ２として示している。信号の合成処理では、第１信号Ｐ１と第２信号Ｐ２とを足し合わせ、重複レンジＤｉに含まれる部分の信号強度を１回分差し引く処理が行われる。これによって、ダイナミックレンジＤＲを超える信号強度の分布と、重複レンジＤｉに含まれる部分の重複と、の両方への対策が反映された合成信号ＷＳの取得を行える。

【0049】

なお、実施形態では、ダイナミックレンジＤＲの上限（Ｄｍａｘ）に対応する信号の入力がＡＦＥ３１に生じたかの判定及び係る入力が生じた場合の信号強度の変更は、例えば検出回路１５によって行われる。また、信号の合成処理は、例えばホスト３０によって行われるが、検出回路１５に信号の合成処理を行う機能を持たせてもよい。また、頭打ちが生じていない場合、信号の合成処理のための第２期間Ｆ２に対応する検出を行う必要はないと判定される。ここでいう頭打ちとは、１つ以上の座標で、信号強度がダイナミックレンジＤＲの上限（Ｄｍａｘ）に到達することをさす。頭打ちが生じている場合、信号強度がダイナミックレンジＤＲの上限と等しいのか、上限を超えるかの識別が不可能であるため、信号の合成処理のための第２期間Ｆ２に対応する検出が行われる。

【0050】

実施形態では、第１期間Ｆ１の時点では、ＰＤ８２が全く光を検出しない場合の信号強度がダイナミックレンジＤＲの下限（Ｄｍｉｎ）を上回るよう、予め信号強度が設定されているものとする。これによって、信号強度の分布のうち、ダイナミックレンジＤＲ外のものが、ダイナミックレンジＤＲの上限（Ｄｍａｘ）を超えるものに限られるようになる。

【0051】

次に、信号強度の変更の具体的な方法として、バイアス電流が変更される場合と、初期電位が変更される場合と、を順次説明する。

【0052】

図８は、頭打ちが生じた場合にバイアス電流の変更が行われるときの第１期間Ｆ１と第２期間Ｆ２の主要な信号制御の例を示すタイミングチャートである。図８及び後述する図９におけるＣＬ１は、リセット信号を示す。また、図８及び図９におけるＣＬ２は、走査信号を示す。また、図８におけるＶｏは、バイアス電流を示す。

【0053】

第１期間Ｆ１と第２期間Ｆ２のように、複数回行われる光の検出処理は、単位時間周期で行われる。すなわち、第１期間Ｆ１の時間長と第２期間Ｆ２の時間長とは実質同じである。また、各単位時間内に含まれるリセット期間ＲＴ、露光期間ＥＸ、読出期間ＲＤの各々に割り当てられる時間長の比率も、第１期間Ｆ１と第２期間Ｆ２とで実質同じである。リセット期間ＲＴ、読出期間ＲＤの開始タイミング制御は、検出回路１５によって行われる。

【0054】

第１期間Ｆ１及び第２期間Ｆ２で共通して、まず、リセット期間ＲＴ中にリセット信号がリセット回路１３からリセット信号伝送線５に与えられる。これによって、接続部ＣＰ（容量Ｃ１の一端の電位）が初期電位になる。その後、露光期間ＥＸ中にＰＤ８２が検出した光の強さに応じて容量Ｃ１の一端の電位及び容量Ｃ２の一端の電位が変動する。そして、読出期間ＲＤ中に走査信号が走査回路１４から走査線６に与えられることで、信号線７を介して入力される信号（電位）が、容量Ｃ２の一端の電位に応じた信号強度（電位）になる。

【0055】

第１期間Ｆ１と第２期間Ｆ２との境界タイミングで、バイアス電流の変更が行われる。図８に示す例では、バイアス電流が上げられることによって、容量Ｃ４の一端の電位レベルを下げる変更が行われている。これによって、図６を参照して説明したように、第２期間Ｆ２の信号強度を第１期間Ｆ１に比して下げることができる。

【0056】

図９は、頭打ちが生じた場合に初期電位の変更が行われるときの第１期間Ｆ１と第２期間Ｆ２の主要な信号制御の例を示すタイミングチャートである。図９におけるＶＲｅｓｅｔは、図３及び図４を参照して説明したリセット電位ＶＲｅｓｅｔを示す。また、図９におけるＶＣＯＭは、図３及び図４を参照して説明した基準電位ＶＣＯＭを示す。

【0057】

図９に示す例では、第１期間Ｆ１と第２期間Ｆ２との境界タイミングで、バイアス電流ではなく初期電位の変更が行われる点で、図８と異なる。具体的には、第１期間Ｆ１と第２期間Ｆ２との境界タイミングで、リセット電位ＶＲｅｓｅｔ及び基準電位ＶＣＯＭが下げられている。これによって、容量Ｃ４の一端の電位レベルが下がるので、第２期間Ｆ２の信号強度を第１期間Ｆ１に比して下げることができる。以上、特筆した事項を除いて、図９は、図８と同様である。尚、ＰＤ８２のアノード－カソード間の逆バイアス電圧にかかわらずフォトダイオードの特性が変化しない場合は基準電位ＶＣＯＭの電位は変更せずにリセット電位ＶＲｅｓｅｔ電位のみ変更してもよい。

【0058】

なお、図６を参照して説明した座標と信号強度との関係を示すグラフの形状は、図５を参照して説明したような、発光領域ＬＡの中央付近に位置する光源２２が点灯している場合のものである。正弦曲線状のグラフに対応する信号強度の分布のピークは、点灯する光源２２の配置に対応する。センサスキャンでは、複数の光源２２のうち一部（１つ又は複数）が点灯し、当該点灯に応じたセンサ部ＷＡからの出力を得る処理が繰り返される。係る繰り返しで得られた出力をホスト３０が統合することで、被検出体（例えば、被検出体ＳＵＢ）のセンシング結果が導出される。係る繰り返しの中で、複数の光源２２が全て１度以上点灯する。

【0059】

また、バイアス電流及び初期電位の両方を変更して信号強度を変更するようにしてもよいが、バイアス電流又は初期電位の変更による信号強度の変更の方が、信号強度の変更に係る処理をより単純化できる。以上、説明した制御の流れについて、図１０のフローチャートを参照して説明する。

【0060】

図１０は、センサスキャンに伴う処理の流れを示すフローチャートである。まず、センサスキャンが行われる（ステップＳ１）。ステップＳ１のセンサスキャンの結果、ダイナミックレンジＤＲの上限（Ｄｍａｘ）に対応する（または超える）信号の出力を生じたセンサ部ＷＡがあるかの判定が行われる（ステップＳ２）。

【0061】

ステップＳ２でダイナミックレンジＤＲの上限（Ｄｍａｘ）に対応する（または超える）信号の出力を生じたセンサ部ＷＡがあると判定された場合（ステップＳ２；Ｙｅｓ）、センサ出力レベルのシフトが行われる（ステップＳ３）。具体的には、上述したバイアス電流及び初期電位の少なくともいずれか一方の変更による信号強度の変更によって、次に行われるセンサスキャンによるセンサ部ＷＡの出力レベルを下げる処理が行われる。

【0062】

ステップＳ３の処理後、再度センサスキャンが行われる（ステップＳ４）。ステップＳ４のセンサスキャンは、上述した第２期間Ｆ２に相当する。また、ステップＳ４の処理が行われる場合、ステップＳ１の処理によるセンサスキャンは、上述した第１期間Ｆ１に相当する。

【0063】

ステップＳ４の処理後、ステップＳ１のセンサスキャンによる出力とステップＳ４のセンサスキャンによる出力との合成が行われる（ステップＳ５）。具体的には、図７を参照して説明したように、２回のセンサスキャンの出力の足し合わせから２回のセンサスキャンの出力の重複部分を差し引く処理が行われる。ステップＳ５の処理によって合成された出力が、センサスキャンの出力として採用される（ステップＳ６）。

【0064】

一方、ステップＳ２でダイナミックレンジＤＲの上限（Ｄｍａｘ）に対応する信号の出力を生じたセンサ部ＷＡがないと判定された場合（ステップＳ２；Ｎｏ）、ステップＳ１の処理で得られた出力が、センサスキャンの出力として採用される（ステップＳ７）。

【0065】

以上説明したように、実施形態によれば、検出装置１は、光を検出するＰＤ８２が設けられて検出された光の度合いに応じた出力を生じるセンサ部ＷＡと、センサ部ＷＡの出力を得る検出回路１５と、を備え、センサ部ＷＡは複数設けられ、ＰＤ８２は、アノードに基準電位ＶＣＯＭが与えられ、カソードにリセット電位ＶＲｅｓｅｔが与えられ、センサ部ＷＡは、リセット電位ＶＲｅｓｅｔがカソードに与えられた後、リセット電位ＶＲｅｓｅｔが再度カソードに与えられる前にＰＤ８２が検出した光の度合いに応じた出力を生じさせ、複数のセンサ部ＷＡの出力を得る第１期間Ｆ１と、第１期間Ｆ１の後に当該複数のセンサ部ＷＡの出力を得る第２期間Ｆ２と、が生じ、第１期間Ｆ１と第２期間Ｆ２とでは、基準電位ＶＣＯＭ及びリセット電位ＶＲｅｓｅｔが異なる。

【0066】

また、実施形態によれば、検出装置１は、光を検出するＰＤ８２が設けられて検出された光の度合いに応じた出力を生じるセンサ部ＷＡと、センサ部ＷＡの出力を得る検出回路１５と、を備え、センサ部ＷＡは複数設けられ、ＰＤ８２は、アノードに基準電位ＶＣＯＭが与えられ、カソードにリセット電位ＶＲｅｓｅｔが与えられ、センサ部ＷＡと検出回路１５との間に電気抵抗（電気抵抗ＥＲ）として機能する構成（信号線７）が介在し、当該電気抵抗と検出回路１５との接続経路にバイアス電流を与える電流源３２が接続され、複数のセンサ部ＷＡの出力を得る第１期間Ｆ１と、第１期間Ｆ１の後に当該複数のセンサ部ＷＡの出力を得る第２期間Ｆ２と、が生じ、第１期間Ｆ１と第２期間Ｆ２とでは、バイアス電流が異なる。

【0067】

これらのいずれによっても、センサ部ＷＡの出力として検出回路１５に入力される信号のレベル（上述した信号強度）の高低を調節できる。従って、仮にＰＤ８２による光の検出の度合いに応じたセンサ部ＷＡの出力の下限と上限との範囲が検出回路１５が認識可能な下限と上限との範囲（例えば、上述したダイナミックレンジＤＲ）を超えたとしても、第１期間Ｆ１と第２期間Ｆ２で当該レベルの高低を調節することで、第１期間Ｆ１と第２期間Ｆ２の２回のセンシングを通じてセンサ部ＷＡの出力を検出回路１５が認識可能な範囲内に収めやすくなる。従って、センサ部ＷＡのポテンシャル、すなわち、センサ部ＷＡに設けられたＰＤ８２のポテンシャルを十分に活用したセンシングを実現できる。

【0068】

また、第１期間Ｆ１で複数のセンサ部ＷＡの出力がいずれも検出回路１５で認識可能な入力の下限と上限との範囲内である場合に第２期間Ｆ２が省略されることで、センサ部ＷＡに設けられたＰＤ８２のポテンシャルを十分に活用するために第２期間Ｆ２を実施する必要がない場合に第２期間Ｆ２を省略でき、より即応性の高い検出装置を提供できる。

【0069】

また、第１期間Ｆ１及び第２期間Ｆ２でそれぞれ、複数のセンサ部ＷＡの各々の出力を合わせた出力が、当該複数のセンサ部ＷＡが配置された検出領域ＳＡからの出力として扱われることで、面的なセンサ出力を得られる。

【0070】

また、検出回路１５が、第１期間Ｆ１における検出領域ＳＡからの出力である第１出力（例えば、第１信号Ｐ１）と、第２期間Ｆ２における検出領域ＳＡからの出力である第２出力（例えば、第２信号Ｐ２）と、の両方を得る場合、当該第１出力と当該第２出力との重複部分（例えば、重複レンジＤｉの範囲内）を当該第１出力又は当該第２出力から差し引いて当該第１出力と当該第２出力とを合成することで、第１期間Ｆ１と第２期間Ｆ２の２回のセンシングを通じて得られたセンサ出力を、センサ部ＷＡに設けられたＰＤ８２のポテンシャルを十分に活用したセンシングの結果を示す出力として採用できる。

【0071】

また、複数のセンサ部ＷＡがマトリクス状に配置され、複数のセンサ部ＷＡの各々は、センサ部ＷＡに出力を生じさせる走査信号を伝送するための走査線及びセンサ部ＷＡからの出力を伝送する信号線と接続されていることで、複数のセンサ部ＷＡをより効率的に配置できる。

【0072】

また、光を発する光源２２を備え、複数のセンサ部ＷＡが配置されている検出領域ＳＡを有するセンサパネル１０と、光源２２と、が培地（例えば、被検出体ＳＵＢ）を挟んで対向することで、光源２２から発せられて当該培地を透過する光を検出領域ＳＡで検出できる。すなわち、当該培地の状態をセンシングできる。

【0073】

また、検出回路１５で認識可能な入力の下限と上限との範囲（例えば、ダイナミックレンジＤＲ）が、センサ部ＷＡの出力の下限と上限との範囲よりも小さいことで、第１期間Ｆ１と第２期間Ｆ２で当該レベルの高低を調節して第１期間Ｆ１と第２期間Ｆ２の２回のセンシングを通じてセンサ部ＷＡの出力を検出回路１５が認識可能な範囲内に収めることによるセンサ部ＷＡのポテンシャルの活用がより有意義になる。

【0074】

なお、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本開示によりもたらされるものと解される。

【符号の説明】

【0075】

１ 検出装置
６ 走査線
７ 信号線
１０ センサパネル
１５ 検出回路
２２ 光源
３１ ＡＦＥ
３２ 電流源
８２ フォトダイオード
Ｆ１ 第１期間
Ｆ２ 第２期間
ＶＲｅｓｅｔ リセット電位
ＶＣＯＭ 基準電位
ＷＡ センサ部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】