特開 2025-92396 プリント回路基板およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025092396

(43)【公開日】2025-06-19

(54)【発明の名称】プリント回路基板およびその製造方法

(51)【国際特許分類】

   H05K 1/02 20060101AFI20250612BHJP

   H05K 3/28 20060101ALI20250612BHJP

   H05K 1/18 20060101ALN20250612BHJP

【ＦＩ】

H05K1/02 C

H05K3/28 B

H05K1/18 R

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2024153073

(22)【出願日】2024-09-05

(31)【優先権主張番号】10-2023-0177911

(32)【優先日】2023-12-08

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】閔 俊基

【テーマコード（参考）】

5E314

5E336

5E338

【Ｆターム（参考）】

5E314BB01

5E314BB12

5E314FF01

5E314GG26

5E336AA08

5E336BB03

5E336BC25

5E336CC31

5E336GG14

5E338AA03

5E338BB19

5E338BB63

5E338BB75

5E338EE22

5E338EE32

(57)【要約】

【課題】電子部品が実装されるのに十分な面積を有し、モールディング材とキャビティとの間の接合表面積を広くしてモールディング特性を向上させることができるキャビティを含むプリント回路基板およびその製造方法を提供する。
【解決手段】実施例によるプリント回路基板は、第１絶縁層、前記第１絶縁層に埋め込まれた第１配線層、第１絶縁層の上に位置する第１ソルダーレジスト層、及び、高さ方向に沿って、前記第１ソルダーレジスト層を貫通し、前記第１絶縁層の一部を貫通して形成されたキャビティを含み、前記高さ方向に沿って、前記キャビティの中心部分の第１深さより前記キャビティのエッジ部分の第２深さがより大きいことができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１絶縁層、
前記第１絶縁層に埋め込まれた第１配線層、
第１絶縁層の上に位置する第１ソルダーレジスト層、及び、
高さ方向に沿って、前記第１ソルダーレジスト層を貫通し、前記第１絶縁層の一部分を貫通して形成されたキャビティ、
を含み、
前記高さ方向に沿って、前記キャビティの中心部分の第１深さより前記キャビティのエッジ部分の第２深さが大きい、プリント回路基板。

【請求項2】

前記キャビティは、前記第１絶縁層の前記一部分に形成された第１部分、前記キャビティの前記エッジ部分に形成された第２部分、及び、前記第１ソルダーレジスト層に形成された第３部分を含み、
前記高さ方向に沿って、前記第１部分の側壁と前記第２部分の側壁は、互いに整列された請求項１に記載のプリント回路基板。

【請求項3】

前記キャビティの前記第２部分の前記側壁と底面が会う部分は、ラウンド形状を有する請求項２に記載のプリント回路基板。

【請求項4】

前記高さ方向と垂直をなす平面方向に沿って、前記第１部分の第１幅、前記第２部分の第２幅、前記第３部分の第３幅は互いに異なる請求項２に記載のプリント回路基板。

【請求項5】

前記第２部分の前記第２幅は、前記第１部分の前記第１幅および前記第３部分の前記第３幅より小さい請求項４に記載のプリント回路基板。

【請求項6】

前記第１部分の前記第１幅より前記第３部分の前記第３幅が大きい請求項５に記載のプリント回路基板。

【請求項7】

前記第１絶縁層内の第１ビアホールに位置し、前記第１配線層に連結された第１ビアをさらに含み、
前記第１部分の第１深さは、前記第１配線層の第１厚さと実質的に等しく、
前記第２部分の第２深さは、前記第１ビアの第２厚さより小さい請求項６に記載のプリント回路基板。

【請求項8】

前記第３部分の第３深さは、前記第１ソルダーレジスト層の第３厚さと実質的に等しい請求項７に記載のプリント回路基板。

【請求項9】

前記第１絶縁層内の第１ビアホールに位置し、前記第１配線層に連結された第１ビアをさらに含み、
前記第１部分の第１深さは、前記第１配線層の第１厚さと実質的に等しく、
前記第２部分の第２深さは、前記第１ビアの第２厚さより小さい請求項２に記載のプリント回路基板。

【請求項10】

前記第３部分の第３深さは、前記第１ソルダーレジスト層の第３厚さと実質的に等しい請求項９に記載のプリント回路基板。

【請求項11】

第１配線層と第１犠牲層を形成するステップ、
前記第１配線層と前記第１犠牲層の上に前記第１配線層と前記第１犠牲層を埋め込む第１絶縁層を積層するステップ、
前記第１絶縁層に第１配線層と重なる第１ビアホールを形成するステップ、
前記第１絶縁層の前記第１ビアホールに第１ビアを形成するステップ、
前記第１犠牲層を第１エッチングで除去し、予備キャビティを形成するステップ、及び、
前記予備キャビティの底部のエッジ部分を第２エッチングで除去し、高さ方向に沿って、中心部分の第１深さよりエッジ部分の第２深さが大きいキャビティを形成するステップ、
を含むプリント回路基板の製造方法。

【請求項12】

前記第１絶縁層の上に前記予備キャビティを露出する開口部を有するソルダーレジスト層を形成するステップをさらに含む請求項１１に記載のプリント回路基板の製造方法。

【請求項13】

前記キャビティは、前記第１絶縁層の前記一部分に形成された第１部分、前記キャビティの前記エッジ部分に形成された第２部分、及び、前記第１ソルダーレジスト層に形成された第３部分を含み、
前記第２エッチングにより、前記高さ方向に沿って、前記第１部分の側壁と前記第２部分の側壁は互いに整列される請求項１２に記載のプリント回路基板の製造方法。

【請求項14】

前記高さ方向と垂直をなす平面方向に沿って、前記第１部分の第１幅、前記第２部分の第２幅、前記第３部分の第３幅は互いに異なる請求項１３に記載のプリント回路基板の製造方法。

【請求項15】

前記第２部分の前記第２幅は、前記第１部分の前記第１幅および前記第３部分の前記第３幅より小さい請求項１４に記載のプリント回路基板の製造方法。

【請求項16】

前記第１部分の前記第１幅より前記第３部分の前記第３幅が大きい請求項１５に記載のプリント回路基板の製造方法。

【請求項17】

前記第１部分の第１深さは、前記第１配線層の第１厚さと実質的に等しく、
前記第２部分の第２深さは、前記第１ビアの第２厚さより小さい請求項１６に記載のプリント回路基板の製造方法。

【請求項18】

前記第３部分の第３深さは、前記第１ソルダーレジスト層の第３厚さと実質的に等しい請求項１７に記載のプリント回路基板の製造方法。

【請求項19】

前記第１部分の第１深さは、前記第１配線層の第１厚さと実質的に等しく、
前記第２部分の第２深さは、前記第１ビアの第２厚さより小さい請求項１３に記載のプリント回路基板の製造方法。

【請求項20】

前記第３部分の第３深さは、前記第１ソルダーレジスト層の第３厚さと実質的に等しい請求項１９に記載のプリント回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、プリント回路基板およびその製造方法に関する。

【背景技術】

【0002】

プリント回路基板は、絶縁材に銅のような伝導性材料で回路パターンを形成したもので、携帯電話機をはじめとするＩＴ分野の電子機器が小型化され、プリント回路基板にキャビティを形成し、キャビティ内にＩＣ、能動素子または受動素子などの電子部品を実装する方法が提案された。

【0003】

プリント回路基板のキャビティの深さが深いほど、電子部品の多くの部分がキャビティ内に実装可能であり、キャビティの広さが広いほど、キャビティ内に充填して電子部品を固定するモールディング材とキャビティ間の接合表面積が広くなり、モールディング材の接着力が増加し、モールディング材の注入時にモールディング材の移動が容易で、ボイドなどの発生を防止することができる。

【0004】

しかし、キャビティの広さを広くする場合、プリント回路基板内に形成される配線などが占める領域が狭くなる可能性がある。

【発明の概要】

【発明が解決しようとする課題】

【0005】

実施例は、電子部品が実装されるのに十分な面積を有し、モールディング材とキャビティとの間の接合表面積を広くしてモールディング特性を向上させることができるキャビティを含むプリント回路基板およびその製造方法を提供することを目的とする。

【0006】

しかし、実施例が解決しようとする課題は、上述した課題に限定されず、実施例に含まれている技術的な思想の範囲で様々に拡張することができる。

【0007】

実施例によるプリント回路基板は、第１絶縁層、前記第１絶縁層に埋め込まれた第１配線層、第１絶縁層の上に位置する第１ソルダーレジスト層、そして高さ方向に沿って、前記第１ソルダーレジスト層を貫通し、前記第１絶縁層の一部を貫通することによって形成されたキャビティを含み、前記高さ方向に沿って、前記キャビティの中心部分の第１深さより前記キャビティのエッジ部分の第２深さが大きいことができる。

【0008】

前記キャビティは、前記第１絶縁層の前記一部分に形成された第１部分、前記キャビティの前記エッジ部分に形成された第２部分、そして前記第１ソルダーレジスト層に形成された第３部分を含むことができる。

【0009】

前記キャビティの前記第２部分の前記側壁と底面が会う部分は、ラウンド形状を有することができる。

【0010】

前記高さ方向に沿って、前記第１部分の側壁と前記第２部分の側壁は、互いに整列することができる。

【0011】

前記高さ方向と垂直をなす方向に沿って、前記第１部分の第１幅、前記第２部分の第２幅、前記第３部分の第３幅は互いに異なることができる。

【0012】

前記第２部分の前記第２幅は、前記第１部分の前記第１幅および前記第３部分の前記第３幅より小さくてもよい。

【0013】

前記第１部分の前記第１幅より前記第３部分の前記第３幅が大きいことができる。

【0014】

前記プリント回路基板は、前記第１絶縁層内の第１ビアホールに位置し、前記第１配線層に接続された第１ビアをさらに含むことができ、前記第１部分の第１深さは、前記第１配線層の第１厚さと実質的に等しく、前記第２部分の第２深さは、前記第１ビアの第２厚さより小さくてもよい。

【0015】

前記第３部分の第３深さは、前記第１ソルダーレジスト層の第３厚さと実質的に同じであってもよい。

【0016】

実施例によるプリント回路基板の製造方法は、第１配線層と第１犠牲層を形成するステップ、前記第１配線層と前記第１犠牲層の上に前記第１配線層と前記第１犠牲層を埋め込む第１絶縁層を積層するステップ、前記第１絶縁層に第１配線層と重なる第１ビアホールを形成するステップ、前記第１絶縁層の前記第１ビアホールに第１ビアを形成するステップ、前記第１犠牲層を第１エッチングで除去して予備キャビティを形成するステップ、そして前記予備キャビティの底部のエッジ部分を第２エッチングで除去するステップを含むことができ、高さ方向に沿って、中心部分の第１深さよりエッジ部分の第２深さがより大きいことができる。

【0017】

前記プリント回路基板の製造方法は、前記第１絶縁層の上に前記予備キャビティを露出する開口部を有するソルダーレジスト層を形成するステップをさらに含むことができる。

【0018】

実施例によれば、電子部品が実装できるのに十分な面積を有し、モールディング材とキャビティとの間の接合表面積を広くしてモールディング特性を向上させることができるキャビティを含むプリント回路基板およびその製造方法を提供することができる。

【0019】

しかし、実施例の効果は、上述した効果に限定されるものではなく、本発明の思想および領域から逸脱しない範囲で様々に拡張できることは自明である。

【図面の簡単な説明】

【0020】

【図1】一実施例によるプリント回路基板の断面図である。

【図2】一実施例によるプリント回路基板の一部を拡大した図面である。

【図3】一実施例によるプリント回路基板の製造方法を示した断面図である。

【図4】一実施例によるプリント回路基板の製造方法を示した断面図である。

【図5】一実施例によるプリント回路基板の製造方法を示した断面図である。

【図6】一実施例によるプリント回路基板の製造方法を示した断面図である。

【図7】一実施例によるプリント回路基板の製造方法を示した断面図である。

【図8】一実施例によるプリント回路基板の製造方法を示した断面図である。

【図9】一実施例によるプリント回路基板の製造方法を示した断面図である。

【図10】一実施例によるプリント回路基板の製造方法を示した断面図である。

【図11】一実施例によるプリント回路基板の製造方法を示した断面図である。

【図12】一実施例によるプリント回路基板の製造方法を示した断面図である。

【図13】一実施例によるプリント回路基板の製造方法を示した断面図である。

【図14】一実施例によるプリント回路基板を含む半導体装置の概略的な断面図である。

【発明を実施するための形態】

【0021】

以下、添付の図面を参照して、本発明の様々な実施形態について、本発明が属する技術分野において当業者が容易に実施できるように詳細に説明する。本発明は、様々な異なる形態で実施することができ、ここで説明する実施例に限定されない。

【0022】

本発明を明確に説明するために、説明と関係ない部分は省略し、明細書全体を通じて同一または類似の構成要素については同一の参照符号を付けるようにする。

【0023】

また、添付された図面は、本明細書に開示された実施例を容易に理解できるようにするためのものであり、添付された図面によって本明細書に開示された技術的思想が限定されるものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物又は代替物を含むものと理解されるべきである。

【0024】

また、図面で示された各構成のサイズ及び厚さは、説明の便宜のために任意に示したものであり、本発明は必ずしも図示されたものに限定されない。図面において、複数の層及び領域を明確に表現するために、厚さを拡大して示した。そして、図面において、説明の便宜上、一部の層及び領域の厚さを誇張して示した。

【0025】

また、層、膜、領域、板などの部分が他の部分「上」または「の上」にある場合、これは他の部分の「直上」にある場合だけでなく、その途中に別の部分がある場合も含む。逆に、ある部分が他の部分の「直上」にあると言うときは、真ん中に他の部分がないことを意味する。また、基準となる部分「上」または「の上」にあるというのは、基準となる部分の上または下に位置することであり、必ずしも重力反対方向に向かって「上」または「上に」位置することを意味するものではない。

【0026】

また、明細書全体において、ある部分がある構成要素を「含む」とは、特に反対の記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0027】

また、明細書全体において、「平面上」とは、対象部分を上から見たときのことを意味し、「断面上」とは、対象部分を垂直に切った断面を横から見たときのことを意味する。

【0028】

また、明細書全体において、「連結される」とは、二つ以上の構成要素が直接的に接続されることだけを意味するのではなく、二つ以上の構成要素が他の構成要素を介して間接的に接続されること、物理的に接続されるだけでなく、電気的に接続されること、または位置や機能に応じて異なる名称で呼ばれているが一体であることを意味することができる。

【0029】

以下、図面を参照して多様な実施例と変形例を詳細に説明する。

【0030】

図１および図２を参照して、実施例によるプリント回路基板について説明する。図１は、一実施例によるプリント回路基板の断面図である。図２は、一実施例によるプリント回路基板の一部を拡大した図面である。

【0031】

図１を参照すると、本実施例によるプリント回路基板１００は、積層されている複数の絶縁層（ＩＬ）、複数の絶縁層（ＩＬ）内に埋め込まれた複数の配線層（ＭＬ）と複数の絶縁層（ＩＬ）の複数のビアホール（ＶＡ）内に位置する複数のビア（ＭＶ）、複数のパッド層（ＭＰ）、ソルダーレジスト層（ＰＬ）、そして複数の絶縁層（ＩＬ）の一部分に形成されたキャビティ（ＣＶ）を含むことができる。

【0032】

複数の絶縁層（ＩＬ）は、第１絶縁層（ＩＬ１）、高さ方向（ＤＲＨ）に沿って第１絶縁層（ＩＬ１）の下に位置する第２絶縁層（ＩＬ２）を含むことができる。

【0033】

複数の配線層（ＭＬ）は、第１絶縁層（ＩＬ１）によって埋め込まれる第１配線層（ＭＬ１）、そして第２絶縁層（ＩＬ２）によって埋め込まれる第２配線層（ＭＬ２）と第３配線層（ＭＬ２２）を含むことができる。

【0034】

複数のビア（ＭＶ）は、第１絶縁層（ＩＬ１）に形成された第１ビアホール（ＶＡ１）内に位置する第１ビア（ＭＶ１）、第２絶縁層（ＩＬ２）に形成された第２ビアホール（ＶＡ２）内に位置する第２ビア（ＭＶ２）、そして第２絶縁層（ＩＬ２）に形成された第３ビアホール（ＶＡ２２）内に位置する第３ビア（ＭＶ２２）を含むことができる。

【0035】

複数のパッド層（ＭＰ）は、第１絶縁層（ＩＬ１）の上に位置する第１パッド層（ＭＰ１）と第２絶縁層（ＩＬ２）の下に位置する第２パッド層（ＭＰ２）および第３パッド層（ＭＰ３）を含むことができる。

【0036】

第１ビア（ＭＶ１）を介して第１配線層（ＭＬ１）の一部と第２配線層（ＭＬ２）の一部は連結され、第２ビア（ＭＶ２）を介して第２配線層（ＭＬ２）の一部と第２パッド層（ＭＰ２）は連結され、第１パッド層（ＭＰ１）は第１配線層（ＭＬ１）と連結され、第３ビア（ＭＶ２２）を介して第３配線層（ＭＬ２２）の一部と第３パッド層（ＭＰ３）が互いに連結することができる。

【0037】

ソルダーレジスト層（ＰＬ）は、第１絶縁層（ＩＬ１）の上に位置し、開口部（ＯＰ２）を介して第１パッド層（ＭＰ１）の一部を露出する第１ソルダーレジスト層（ＰＬ１）と第２絶縁層（ＩＬ２）の下に位置し、開口部（ＯＰ３Ａ、ＯＰ３Ｂ）を介して第２パッド層（ＭＰ２）と第３パッド層（ＭＰ３）の一部を露出する第２ソルダーレジスト層（ＰＬ２）を含むことができる。

【0038】

キャビティ（ＣＶ）は、第１絶縁層（ＩＬ１）に形成され、互いに異なる幅と高さを有する第１部分（ＣＶ１）と第２部分（ＣＶ２）、そして第１ソルダーレジスト層（ＰＬ１）に形成された第３部分（ＣＶ３）を含むことができる。

【0039】

キャビティ（ＣＶ）の第１部分（ＣＶ１）は、第１配線層（ＭＬ１）の側面に位置し、キャビティ（ＣＶ）の第２部分（ＣＶ２）は、第１ビア（ＭＶ１）の側面に位置し、キャビティ（ＣＶ）の第３部分（ＣＶ３）は、第１ソルダーレジスト層（ＰＬ１）の側面に位置する。

【0040】

高さ方向（ＤＲＨ）に沿って、キャビティ（ＣＶ）の第２部分（ＣＶ２）の上にキャビティ（ＣＶ）の第１部分（ＣＶ１）が位置し、キャビティ（ＣＶ）の第１部分（ＣＶ１）の上にキャビティ（ＣＶ）の第３部分（ＣＶ３）が位置することができる。

【0041】

高さ方向（ＤＲＨ）と垂直をなす方向（ＤＲＷ）に沿って、キャビティ（ＣＶ）の第２部分（ＣＶ２）は、キャビティ（ＣＶ）の底面のうちエッジ部分に位置することができる。

【0042】

高さ方向（ＤＲＨ）に沿って、キャビティ（ＣＶ）の第１部分（ＣＶ１）は、第１絶縁層（ＩＬ１）によって埋め込まれる第１配線層（ＭＬ１）の第１厚さ（Ｄ１）と実質的に同じ深さを有することができ、キャビティ（ＣＶ）の第２部分（ＣＶ２）は、第１絶縁層（ＩＬ１）に形成された第１ビアホール（ＶＡ１）内に位置する第１ビア（ＭＶ１）の第２厚さ（Ｄ２）より小さい深さを有することができ、キャビティ（ＣＶ）の第３部分（ＣＶ３）は、第１ソルダーレジスト層（ＰＬ１）の第３厚さ（Ｄ３）と実質的に同じ深さを有することができる。

【0043】

高さ方向（ＤＲＨ）に沿って、キャビティ（ＣＶ）の中心部分は、第１部分（ＣＶ１）と第３部分（ＣＶ３）を含み、キャビティ（ＣＶ）の中心部分は、第１深さ（Ｈ１）を有することができ、キャビティ（ＣＶ）のエッジ部分は、第１部分（ＣＶ１）と第３部分（ＣＶ３）の他に第２部分（ＣＶ２）をさらに含み、キャビティ（ＣＶ）のエッジ部分は、第２深さ（Ｈ２）を有することができる。第２深さ（Ｈ２）は、第１深さ（Ｈ１）より大きいことができる。

【0044】

図１と共に図２を参照すると、先に説明したように、高さ方向（ＤＲＨ）に沿って、キャビティ（ＣＶ）の中心部分は、第１部分（ＣＶ１）と第３部分（ＣＶ３）を含み、キャビティ（ＣＶ）の中心部分は、第１深さ（Ｈ１）を有することができ、キャビティ（ＣＶ）のエッジ部分は、第１部分（ＣＶ１）と第３部分（ＣＶ３）の他に第２部分（ＣＶ２）をさらに含み、キャビティ（ＣＶ）のエッジ部分は、第２深さ（Ｈ２）を有することができる。第２深さ（Ｈ２）は、第１深さ（Ｈ１）より大きいことができる。したがって、キャビティ（ＣＶ）の中央部分の底部の表面とキャビティ（ＣＶ）のエッジ部分の最下表面は、高さ差（ＨＤ）を有することができる。

【0045】

高さ方向（ＤＲＨ）と垂直をなす方向（ＤＲＷ）に沿って、第１絶縁層（ＩＬ１）に形成されたキャビティ（ＣＶ）の第１部分（ＣＶ１）は第１幅（Ｗ１）を有し、第１絶縁層（ＩＬ１）に形成されたキャビティ（ＣＶ）の第２部分（ＣＶ２）は第２幅（Ｗ２）を有することができ、第１ソルダーレジスト層（ＰＬ１）の一部に形成されたキャビティ（ＣＶ）の第３部分（ＣＶ３）は第３幅（Ｗ３）を有することができる。

【0046】

キャビティ（ＣＶ）の第１部分（ＣＶ１）の第１幅（Ｗ１）とキャビティ（ＣＶ）の第２部分（ＣＶ２）の第２幅（Ｗ２）は、互いに異なることができる。キャビティ（ＣＶ）の第１部分（ＣＶ１）の第１幅（Ｗ１）は、キャビティ（ＣＶ）の第２部分（ＣＶ２）の第２幅（Ｗ２）より広いことができる。

【0047】

高さ方向（ＤＲＨ）に沿って、キャビティ（ＣＶ）の第２部分（ＣＶ２）は、キャビティ（ＣＶ）の第１部分（ＣＶ１）と重なることができる。

【0048】

キャビティ（ＣＶ）の第３部分（ＣＶ３）の第３幅（Ｗ３）は、キャビティ（ＣＶ）の第１部分（ＣＶ１）の第１幅（Ｗ１）より大きいことができる。

【0049】

高さ方向（ＤＲＨ）に沿って、キャビティ（ＣＶ）の第１部分（ＣＶ１）と第２部分（ＣＶ２）の側壁は、一列に配置することができる。

【0050】

実施例によるプリント回路基板によれば、第１絶縁層（ＩＬ１）の一部分と第２ソルダーレジスト層（ＰＬ２）に形成され、キャビティ（ＣＶ）の底部のエッチ部分に位置し、キャビティ（ＣＶ）の第１部分（ＣＶ１）より深さが深いキャビティ（ＣＶ）の第２部分（ＣＶ２）をさらに含むことによって、電子部品が実装できるのに十分な底面を維持し、キャビティ（ＣＶ）の底部の表面積が広くなることができる。したがって、製造工程中、キャビティ（ＣＶ）内に挿入されるモールディング材とキャビティとの間の接合表面積を広げることにより、モールディング特性を向上させることができ、モールディング材の注入時にモールディング材のキャビティのエッジ部分まで移動が容易で、ボイドなどの発生を防止することができる。

【0051】

図２を参照すると、一実施例によれば、キャビティ（ＣＶ）の底面のエッチ部分に位置するキャビティの第２部分（ＣＶ２）の底部は、キャビティ（ＣＶ）の側壁と連結される部分で、曲面状のラウンド形状を有するコーナー部（ＣＰ）を含むことができる。キャビティ（ＣＶ）の側壁と底部が会うコーナー部分が折れた形態を有する場合、キャビティ内にモールディング材を注入する際に、モールディング材がキャビティのコーナー部まで充填されず、ボイドなどの不良が発生する可能性があるが、実施例によれば、キャビティ（ＣＶ）の底面のエッチ部分に位置するキャビティの第２部分（ＣＶ２）の底面と側壁が会うコーナー部（ＣＰ）が曲面状のラウンド形状を有することにより、モールディング材がコーナー部まで良好に充填され、ボイドなどの不良発生を防止することができる。

【0052】

図示した実施例で、キャビティ（ＣＶ）の第１部分（ＣＶ１）は、第１絶縁層（ＩＬ１）の一部分に位置しているが、他の実施例によれば、キャビティ（ＣＶ）の第１部分（ＣＶ１）は、第１絶縁層（ＩＬ１）以外に追加絶縁層内に形成することもできる。

【0053】

以下、図１と共に図３～図１３を参照して、一実施例によるプリント回路基板の製造方法について説明する。図３～図１３は、一実施例によるプリント回路基板の製造方法を示した断面図である。

【0054】

図３を参照すると、コア部（ＣＬ）とコア部（ＣＬ）の両側に積層された薄膜金属層（ＭＳ）を含むキャリア基板（ＣＳ）の上に、第１銅箔層（ＴＣ１）と第１配線層（ＭＬ１）を形成することができる。この時、キャビティ（ＣＶ）が形成される位置に配置される第１犠牲層（ＳＦ１）を共に形成することができる。第１犠牲層（ＳＦ１）は、第１配線層（ＭＬ１）と一緒に形成するため、第１配線層（ＭＬ１）と同じ物質からなり、第１配線層（ＭＬ１）の第１厚さ（Ｄ１）と同じ厚さを有することができる。

【0055】

図４に示すように、第１配線層（ＭＬ１）および第１犠牲層（ＳＦ１）の上に第１絶縁層（ＩＬ１）を形成して埋め込み、第１絶縁層（ＩＬ１）に第１配線層（ＭＬ１）と重なる第１ビアホール（ＶＡ１）を形成し、第１ビアホール（ＶＡ１）内に位置する第１ビア（ＭＶ１）を形成し、第１絶縁層（ＩＬ１）の上に第１ビア（ＭＶ１）と重なる第２配線層（ＭＬ２）を形成し、第１絶縁層（ＩＬ１）の上に第３配線層（ＭＬ２２）を形成することができる。

【0056】

図５を参照すると、第２配線層（ＭＬ２）と第３配線層（ＭＬ２２）の上に第２絶縁層（ＩＬ２）と第２銅箔層（ＴＣ２）を形成し、第２配線層（ＭＬ２）と第３配線層（ＭＬ２２）を第２絶縁層（ＩＬ２）で埋め込む。

【0057】

図６を参照すると、第２絶縁層（ＩＬ２）に第２配線層（ＭＬ２）と重なる第２ビアホール（ＶＡ２）と、第３配線層（ＭＬ２２）と重なる第３ビアホール（ＶＡ２２）を形成し、第２ビアホール（ＶＡ２）内に第２ビア（ＶＬ２）と第３ビアホール（ＶＡ２２）内に第３ビア（ＶＬ２２）を形成し、第２絶縁層（ＩＬ２）の上に位置し、第２ビア（ＶＬ２）を介して第２配線層（ＭＬ２）と連結される第２パッド層（ＭＰ２）と、第３ビア（ＶＬ２２）を介して第３配線層（ＭＬ２２）と連結される第３パッド層（ＭＰ３）を形成することができる。

【0058】

次に、図７に示すように、キャリア基板（ＣＳ）の両側から基板部（ＳＵＢ）を剥離する。

【0059】

以下、キャリア基板（ＣＳ）から剥離された一つの基板部（ＳＵＢ）について説明する。

【0060】

図８に示したように、基板部（ＳＵＢ）から第１銅箔層（ＴＣ１）を除去し、第１配線層（ＭＬ１）の上に第１パッド層（ＭＰ１）を形成する。

【0061】

図９を参照すると、第１絶縁層（ＩＬ１）の上に第１ソルダーレジスト層（ＰＬ１）を形成し、第２絶縁層（ＩＬ２）の下に第２ソルダーレジスト層（ＰＬ２）を形成する。

【0062】

第１ソルダーレジスト層（ＰＬ１）は、第１犠牲層（ＳＦ１）を全て露出する第１開口部（ＯＰ１）と、第１パッド層（ＭＰ１）の少なくとも一部分と重なる第２開口部（ＯＰ２）を有し、第２ソルダーレジスト層（ＰＬ２）は、第２パッド層（ＭＰ２）と重なる第３開口部（ＯＰ３Ａ）と、第３パッド層（ＭＰ３）と重なる第４開口部（ＯＰ３Ｂ）を有することができる。

【0063】

図１０に示したように、第１ソルダーレジスト層（ＰＬ１）の上に第１ソルダーレジスト層（ＰＬ１）の第２開口部（ＯＰ２）を覆い、第１開口部（ＯＰ１）を露出する第１マスク層（ＭＳＫ１）と第２ソルダーレジスト層（ＰＬ２）の下に第３開口部（ＯＰ３Ａ）および第４開口部（ＯＰ３Ｂ）を覆うように第２マスク層（ＭＳＫ２）を配置する。キャビティ（ＣＶ）が形成される領域を除いた部分は、全て第１マスク層（ＭＳＫ１）および第２マスク層（ＭＳＫ２）によって覆われる。

【0064】

第１マスク層（ＭＳＫ１）および第２マスク層（ＭＳＫ２）をエッチングマスクとして、キャビティ（ＣＶ）が形成される領域に位置する第１犠牲層（ＳＦ１）を第１エッチング（ＥＴ）して、図１１に示したように、第１犠牲層（ＳＦ１）が位置した部分に予備キャビティ（ＣＶ１１）を形成することができる。

【0065】

図１２を参照すると、第１マスク層（ＭＳＫ１）および第２マスク層（ＭＳＫ２）をエッチングマスクとして、予備キャビティ（ＣＶ１１）のエッジ部分に位置する予備キャビティ（ＣＶ１１）の側壁と底部の一部分（Ｐ１）を第２エッチング（ＥＴ１）して除去することができる。第２エッチング（ＥＴ１）は、レーザを利用することができるが、実施例はこれに限定されない。

【0066】

図１２に、第２エッチング（ＥＴ１）を通じて除去される予備キャビティ（ＣＶ１１）のエッジ部分に位置する予備キャビティ（ＣＶ１１）の側壁と底部の一部分（Ｐ１をほぼ四角形の点線で表示した。

【0067】

第２エッチング（ＥＴ１）により、予備キャビティ（ＣＶ１１）のエッジ部分に位置する予備キャビティ（ＣＶ１１）の側壁と底部の一部分（Ｐ１）を除去して、図１３に示したように、第１配線層（ＭＬ１）の側面に位置するキャビティ（ＣＶ）の第１部分（ＣＶ１）と第１ビア（ＭＶ１）の側面に位置するキャビティ（ＣＶ）の第２部分（ＣＶ２）を形成することができる。

【0068】

先に図２を参照して説明したように、一実施例によれば、キャビティの第２部分（ＣＶ２）の底面と側壁が会うコーナー部（ＣＰ）が曲面状のラウンド形状を有するように形成することができる。

【0069】

第１ソルダーレジスト層（ＰＬ１）の第１犠牲層（ＳＦ１）を全て露出させる第１開口部（ＯＰ１）は、キャビティ（ＣＶ）の第３部分（ＣＶ３）とすることができる。

【0070】

その後、第１マスク層（ＭＳＫ１）および第２マスク層（ＭＳＫ２）を除去し、図１のプリント回路基板１００を形成することができる。

【0071】

本実施例によるプリント回路基板の製造方法によれば、第１絶縁層（ＩＬ１）に埋め込まれるように複数のダミーパターン（ＤＰ）と第１犠牲層（ＳＦ１）を形成し、マスク層（ＭＳＫ１、ＭＳＫ２）をエッチングマスクとして、第１エッチング（ＥＴ）して第１犠牲層（ＳＦ１）を除去し、第２エッチング（ＥＴ１）して第１絶縁層（ＩＬ１）のキャビティ（ＣＶ）のエッジ部分の側壁と底部の一部分を除去してキャビティ（ＣＶ）の第２部分（ＣＶ２）を形成することにより、予備キャビティ（ＣＶ１１）より広い幅を有し、深い深さを有するようにキャビティ（ＣＶ）を形成することができる。したがって、電子部品が実装できるのに十分な底面を維持し、キャビティ（ＣＶ）の底部の表面積を広くすることができ、プリント回路基板に電子部品を実装して半導体装置を形成する時に、キャビティ（ＣＶ）内に挿入されるモールディング材とキャビティとの間の接合表面積を広くしてモールディング特性を向上させることができ、モールディング材の注入時にモールディング材のキャビティのエッジ部分への移動が容易で、ボイドなどが発生することを防止することができる。

【0072】

また、実施例によれば、キャビティ（ＣＶ）の底面のエッジ部分に位置するキャビティ（ＣＶ）の第２部分（ＣＶ２）の底面と側壁が会うコーナー部（ＣＰ）が曲面状のラウンド形状を有するように形成することができる。底面と側壁が会うコーナー部分が曲面状のラウンド形状を有するように形成することにより、モールディング材がコーナー部まで良好に充填され、ボイドなどの不良が発生することを防止することができる。

【0073】

図示した実施例で、キャビティ（ＣＶ）の予備キャビティ（ＣＶ１１）が形成される位置に形成される第１犠牲層（ＳＦ１）は、第１絶縁層（ＩＬ１）の少なくとも一部分内に位置するように形成されるが、他の実施例によれば、予備キャビティ（ＣＶ１１）が形成される位置に形成される第１犠牲層（ＳＦ１）は、追加絶縁層内に追加的に形成することもできる。この場合、キャビティ（ＣＶ）の第１部分（ＣＶ１）の深さがより大きくなることができる。

【0074】

以下、図１４を参照して、一実施例によるプリント回路基板を含む半導体装置について説明する。図１４は、一実施例によるプリント回路基板を含む半導体装置の断面図である。

【0075】

図１４を参照すると、一実施例による半導体装置１０００は、先に図１～図３を参照して説明した実施例によるプリント回路基板１００、プリント回路基板１００と対向する対向基板（ＳＵＢ１）、プリント回路基板１００のキャビティ（ＣＶ）内に位置して、対向基板（ＳＵＢ１）と接続部（ＳＰ）を介して電気的に接続される電子部品などの実装チップ（ＣＨＰ）、プリント回路基板１００と対向基板（ＳＵＢ１）との間に位置し、プリント回路基板１００と対向基板（ＳＵＢ１）を互いに連結するモールディング層（ＭＤＬ）を含むことができる。

【0076】

本実施例による半導体装置１０００によれば、実装チップ（ＣＨＰ）が位置するプリント回路基板１００のキャビティ（ＣＶ）は、第１絶縁層（ＩＬ１）の一部分と第２ソルダーレジスト層（ＰＬ２）に形成され、キャビティ（ＣＶ）の底部のエッチ部分に位置し、キャビティ（ＣＶ）の第１部分（ＣＶ１）より深さが深いキャビティ（ＣＶ）の第２部分（ＣＶ２）をさらに含むことにより、電子部品が実装できるのに十分な底面を維持し、キャビティ（ＣＶ）の底部の表面積を広げることができる。したがって、製造工程中、キャビティ（ＣＶ）内に挿入されるモールディング層（ＭＤＬ）を構成するモールディング材とキャビティとの間の接合表面積を広くして、モールディング特性を向上させることができ、モールディング材の注入時にモールディング材のキャビティのエッジ部分への移動が容易で、ボイドなどの発生を防止することができる。

【0077】

また、実施例によれば、キャビティ（ＣＶ）の底面のエッジ部分に位置するキャビティ（ＣＶ）の第２部分（ＣＶ２）の底面と側壁が会うコーナー部（ＣＰ）が曲面状のラウンド形状を有するように形成することにより、モールディング材がコーナー部まで良好に充填され、ボイドなどの不良発生を防止することができる。

【0078】

先に説明した実施例によるプリント回路基板１００およびプリント回路基板の製造方法の多くの特徴は、本実施例による半導体装置１０００に全て適用可能である。

【0079】

以上、本発明の好ましい実施形態について説明したが、本発明はこれに限定されるものではなく、特許請求の範囲と発明の詳細な説明及び添付した図面の範囲内で様々に変形して実施することが可能であり、これも本発明の範囲に属することは当然である。

【符号の説明】

【0080】

ＣＶ、ＣＶ１、ＣＶ２、ＣＶ３ キャビティ
ＩＬ、ＩＬ１、ＩＬ２ 絶縁層
ＭＬ、ＭＬ１、ＭＬ２、ＭＬ２２ 配線層
ＭＰ、ＭＰ１、ＭＰ２、ＭＰ３ パッド層
ＶＡ、ＶＡ１、ＶＡ２、ＶＡ２２ ビアホール
ＭＶ、ＭＶ１、ＭＶ２、ＭＶ２２ ビア
ＰＬ、ＰＬ１、ＰＬ２ ソルダーレジスト層
ＳＦ１ 犠牲層
ＭＳＫ１、ＭＳＫ２ マスク層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】