▶ 富士通オプティカルコンポーネンツ株式会社の特許一覧
特開2025-9363光集積デバイス、光送信装置及び光トランシーバ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025009363
(43)【公開日】2025-01-20
(54)【発明の名称】光集積デバイス、光送信装置及び光トランシーバ
(51)【国際特許分類】
G02B 6/12 20060101AFI20250110BHJP
G02F 1/035 20060101ALI20250110BHJP
G02B 6/26 20060101ALI20250110BHJP
G02B 6/126 20060101ALI20250110BHJP
G02B 6/125 20060101ALI20250110BHJP
【ＦＩ】
G02B6/12
G02F1/035
G02B6/26
G02B6/126
G02B6/125
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023112320
(22)【出願日】2023-07-07
(71)【出願人】
【識別番号】309015134
【氏名又は名称】富士通オプティカルコンポーネンツ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】杉山 昌樹
【テーマコード（参考）】
2H137
2H147
2K102
【Ｆターム（参考）】
2H137AA01
2H137AA05
2H137AB01
2H137AB09
2H137BA15
2H137BA34
2H137BA52
2H137BA53
2H137BA54
2H137BC23
2H137BC43
2H137BC50
2H137CA12B
2H137CA42
2H137CA73
2H137CB07
2H137CB22
2H137CB24
2H137CC01
2H137DA39
2H137DB09
2H137EA04
2H147AB02
2H147BA05
2H147BA06
2H147BD01
2H147BD07
2H147BD10
2H147BD15
2H147BD16
2H147BG04
2H147BG11
2H147CA11
2H147CA22
2H147CA23
2H147CC12
2H147CD10
2H147EA05A
2H147EA05C
2H147EA12A
2H147EA13A
2H147EA13C
2H147EA14A
2H147EA14B
2H147FC01
2K102AA21
2K102BA03
2K102BA40
2K102BB01
2K102BC04
2K102BD02
2K102CA20
2K102DA05
2K102DB08
2K102DD05
2K102EA02
2K102EA21
2K102EB08
2K102EB10
2K102EB11
2K102EB16
2K102EB22
2K102EB29
(57)【要約】
【課題】電気光学効果を有する光導波路を備えたチップにおいて実装に要する作業負担を軽減できる光集積デバイス等を提供する。
【解決手段】光集積デバイスは、光回路を備えた第１のチップと、前記第１のチップの材料に比較して電気光学効果が大きい材料を含む光導波路を備えた第２のチップとを有する。光集積デバイスは、前記第２のチップ上に形成されたトレンチに前記第１のチップが搭載され、前記第１のチップと前記第２のチップとはバットカップリングで光結合されている。
【選択図】
図１
【特許請求の範囲】
【請求項1】
光回路を備えた第１のチップと、前記第１のチップの材料に比較して電気光学効果が大きい材料を含む光導波路を備えた第２のチップとを有する光集積デバイスにおいて、
前記第２のチップ上に形成されたトレンチに前記第１のチップが搭載され、前記第１のチップと前記第２のチップとはバットカップリングで光結合されていることを特徴とする光集積デバイス。
【請求項2】
前記第２のチップは、
前記光導波路と接続する光変調器を備え、
前記光回路は、
前記光変調器からの信号光を偏波回転する偏波回転部と、
前記光変調器からの信号光と前記偏波回転部にて偏波回転後の信号光とを偏波多重する偏波多重部と、
を有することを特徴とする請求項１に記載の光集積デバイス。
【請求項3】
前記第２のチップは、
第２の接合面と、
前記第２の接合面に対して斜めに配置された第２の光導波路と、を有し、
前記第１のチップは、
前記第２の接合面と当接する第１の接合面と、
前記第１の接合面に対して斜めに配置され、かつ、前記第２の光導波路と接続する第１の光導波路と、
を有することを特徴とする請求項１に記載の光集積デバイス。
【請求項4】
前記第２のチップは、
薄膜ＬＮ（LiNbO3）結晶の材料を含むことを特徴とする請求項１に記載の光集積デバイス。
【請求項5】
前記第２のチップ内の第２の光導波路は、
前記第１のチップと接続する第２の入力導波路と、
前記第２の入力導波路と光変調器との間を折り返して接続する折り返し導波路と、
前記光変調器と接続すると共に、前記第１のチップと接続する第２の出力導波路と、を有することを特徴とする請求項１に記載の光集積デバイス。
【請求項6】
前記第１のチップと前記第２のチップとがバットカップリングする接合面での前記第２の入力導波路と前記第２の出力導波路との間の間隔に比較して、前記折り返し導波路の直径が長くなる構造を有することを特徴とする請求項５に記載の光集積デバイス。
【請求項7】
前記第１のチップ内の第１の光導波路は、
入力側の光ファイバと前記第２の入力導波路との間を接続する第１の入力導波路と、
出力側の光ファイバと前記第２の出力導波路との間を接続する第１の出力導波路と、
を有し、
前記第１のチップと前記第２のチップとはバットカップリングする接合面での前記第２の入力導波路と前記第２の出力導波路との間の間隔が、前記入力側の光ファイバと前記出力側の光ファイバとの接合面における前記第１の入力導波路と前記第１の出力導波路との間の間隔に比較して狭い構造を有することを特徴とする請求項５に記載の光集積デバイス。
【請求項8】
前記第１のチップは、
反射ミラーを有し、
前記第２のチップは、
前記反射ミラーと接続する第３の光導波路と、
前記第３の光導波路と接続するカプラと、を有し、
前記反射ミラーは、
前記カプラからの試験光が前記第３の光導波路に入力された場合に、入力された前記試験光に対する反射光を前記カプラに対して反射することを特徴とする請求項５に記載の光集積デバイス。
【請求項9】
電気信号を用いて光を変調して送信光を送信する光変調器素子を有する光送信装置であって、
前記光変調器素子は、
光回路を備えた第１のチップと、前記第１のチップの材料に比較して電気光学効果が大きい材料を含む光導波路を備えた第２のチップとを有する光集積デバイスを内蔵し、前記第２のチップ上に形成されたトレンチに前記第１のチップが搭載され、前記第１のチップと前記第２のチップとはバットカップリングで光結合されていることを特徴とする光送信装置。
【請求項10】
送信信号を用いて光を光変調して送信光を送信する光変調器素子と、光を用いて受信光から受信信号を受信する光受信器素子と、を有する光トランシーバであって、
前記光変調器素子は、
光回路を備えた第１のチップと、前記第１のチップの材料に比較して電気光学効果が大きい材料を含む光導波路を備えた第２のチップとを有する光集積デバイスを内蔵し、前記第２のチップ上に形成されたトレンチに前記第１のチップが搭載され、前記第１のチップと前記第２のチップとはバットカップリングで光結合されていることを特徴とする光トランシーバ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光集積デバイス、光送信装置及び光トランシーバに関する。
【背景技術】
【0002】
図２４は、光集積デバイス１００の一例を示す平面模式図、
図２５は、光集積デバイス１００の一例を示す略断面模式図である。尚、説明の便宜上、略断面模式図は、
図２４に示す光集積デバイス１００の模式的な断面図である。光集積デバイス１００は、光変調器チップ１１０と、ＭＬＡ（Micro Lens Array）１２１と、ＰＲ(Polarization Rotator)１２２と、ＰＢＣ(Poralization Beam Combiner)１２３と、光ファイバアレイ１３０と、を有する。光変調器チップ１１０は、例えば、ＴＦ－ＬＮ（Thin-Film LiNbO
3）変調器チップである。光変調器チップ１１０は、ＴＦ－ＬＮの光導波路１１１と、ＴＦ－ＬＮの光変調器１１２と、入力部１１３と、第１の出力部１１４Ａと、第２の出力部１１４Ｂとを有する。光変調器チップ１１０のチップ端面１１０Ａには、入力部１１３と、第１の出力部１１４Ａと、第２の出力部１１４Ｂとが配置されている。
【0003】
光変調器チップ１１０内の光導波路１１１は、入力導波路１１１Ａと、折り返し導波路１１１Ｂと、第１の出力導波路１１１Ｃ１と、第２の出力導波路１１１Ｃ２とを有する。入力導波路１１１Ａは、光変調器チップ１１０の入力部１１３から光変調器チップ１１０の長手方向へ直線状に延びるＴＦ－ＬＮの導波路である。折り返し導波路１１１Ｂは、入力導波路１１１Ａから折り返し、光変調器１１２の入力段に接続するＴＦ－ＬＮの導波路である。第１の出力導波路１１１Ｃ１は、光変調器１１２の出力段と光変調器チップ１１０の第１の出力部１１４Ａとを接続するＴＦ－ＬＮの導波路である。第２の出力導波路１１１Ｃ２は、光変調器１１２の出力段と光変調器チップ１１０の第２の出力部１１４Ｂとを接続するＴＦ－ＬＮの導波路である。
【0004】
光変調器１１２は、光導波路と、光導波路に電気信号を印加する電極とを有し、電極から電気信号を印加することで光導波路を通過する光を光変調する。光ファイバアレイ１３０は、光を入力する入力側の光ファイバ１３１Ａと、光を出力する出力側の光ファイバ１３１Ｂとを有する。
【0005】
ＭＬＡ１２１は、ＴＦ－ＬＮの光導波路１１１と光ファイバアレイ１３０とを光結合させる光変調器チップ１１０のチップ端面１１０Ａに接続する光学部品である。ＭＬＡ１２１は、光ファイバアレイ１３０内の入力側の光ファイバ１３１Ａと接続し、入力側の光ファイバ１３１Ａからの光を入力導波路１１１Ａに入力する。ＭＬＡ１２１は、光変調器１１２からのＴＥ偏波の信号光をＰＲ１２２及びＰＢＣ１２３に出力する。ＰＲ１２２は、ＭＬＡ１２１を通じて、光変調器１１２からの信号光を９０度偏波回転し、偏波回転後のＴＭ偏波の信号光をＰＢＣ１２３に出力する。ＰＢＣ１２３は、ＭＬＡ１２１を通じて光変調器１１２から得たＴＥ偏波の信号光と、偏波回転後のＴＭ偏波の信号光とを偏波多重し、偏波多重後の信号光を光ファイバアレイ１３０内の出力側の光ファイバ１３１Ｂに出力する。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０２０－１３４６０９号公報
【特許文献2】米国特許出願公開第２０１６／０１１６６８０号明細書
【特許文献3】特開２０２０－０２１０１５号公報
【特許文献4】米国特許出願公開第２０１５／０３５５４２１号明細書
【特許文献5】特開２００１－３２４６５４号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
光集積デバイス１００では、光変調器チップ１１０のチップ端面１１０Ａにある光導波路１１１とＭＬＡ１２１との光軸を合わせて、光変調器チップ１１０とＭＬＡ１２１とを接着剤Ａで固定する。そして、ＭＬＡ１２１に対して、ＰＲ１２２、ＰＢＣ１２３及び光ファイバアレイ１３０の光軸を合わせるアライメント作業が必要となる。
【0008】
しかしながら、光変調器チップ１１０内の光導波路１１１は、電気光学効果を有するＴＦ－ＬＮの光導波路であるため、光モードフィールド径が小さく、高精度のアライメント作業が求められている。従って、電気光学効果を有する光導波路を備えたチップにおいて実装に要する作業負担が大きくなる。
【0009】
一つの側面では、電気光学効果を有する光導波路を備えたチップにおいて実装に要する作業負担を軽減できる光集積デバイス等を提供することを目的とする。
【課題を解決するための手段】
【0010】
一つの態様の光集積デバイスは、光回路を備えた第１のチップと、前記第１のチップの材料に比較して電気光学効果が大きい材料を含む光導波路を備えた第２のチップとを有する。光集積デバイスは、前記第２のチップ上に形成されたトレンチに前記第１のチップが搭載され、前記第１のチップと前記第２のチップとはバットカップリングで光結合されている。
【発明の効果】
【0011】
一つの側面によれば、電気光学効果を有する光導波路を備えたチップにおいて実装に要する作業負担を軽減できる。
【図面の簡単な説明】
【0012】
【
図1】
図１は、実施例１の光集積デバイスの一例を示す平面模式図である。
【
図2】
図２は、光集積デバイスの一例を示す略断面模式図である。
【
図3】
図３は、実施例２の光集積デバイスの一例を示す平面模式図である。
【
図4】
図４は、光集積デバイスの一例を示す略断面模式図である。
【
図5】
図５は、実施例３の光集積デバイスの一例を示す平面模式図である。
【
図6】
図６は、光集積デバイスの一例を示す略断面模式図である。
【
図7】
図７は、実施例４の光集積デバイスの一例を示す平面模式図である。
【
図8】
図８は、光集積デバイスの一例を示す略断面模式図である。
【
図9】
図９は、実施例５の光集積デバイスの一例を示す平面模式図である。
【
図10】
図１０は、光集積デバイスの一例を示す略断面模式図である。
【
図11】
図１１は、実施例６の光集積デバイスの一例を示す平面模式図である。
【
図12】
図１２は、光集積デバイスの一例を示す略断面模式図である。
【
図13】
図１３は、実施例７の光集積デバイスの一例を示す平面模式図である。
【
図14】
図１４は、光集積デバイスの一例を示す略断面模式図である。
【
図15】
図１５は、実施例８の光集積デバイスの一例を示す平面模式図である。
【
図16】
図１６は、光集積デバイスの一例を示す略断面模式図である。
【
図17】
図１７は、実施例９の光集積デバイスの一例を示す平面模式図である。
【
図18】
図１８は、光集積デバイスの一例を示す略断面模式図である。
【
図19】
図１９は、実施例１０の光集積デバイスの一例を示す平面模式図である。
【
図20】
図２０は、光集積デバイスの一例を示す略断面模式図である。
【
図21】
図２１は、実施例１１の光集積デバイスの一例を示す平面模式図である。
【
図22】
図２２は、光集積デバイスの一例を示す略断面模式図である。
【
図23】
図２３は、本実施例の光トランシーバの一例を示す説明図である。
【
図24】
図２４は、光集積デバイスの一例を示す平面模式図である。
【
図25】
図２５は、光集積デバイスの一例を示す略断面模式図である。
【発明を実施するための形態】
【0013】
以下、図面に基づいて、本願の開示する光集積デバイス等の実施例を詳細に説明する。尚、本実施例により、開示技術が限定されるものではない。また、以下に示す各実施例は、矛盾を起こさない範囲で適宜組み合わせても良い。
【実施例0014】
図１は、実施例１の光集積デバイス１の一例を示す平面模式図、
図２は、光集積デバイス１の一例を示す略断面模式図である。尚、説明の便宜上、略断面模式図は、光集積デバイス１の模式的な断面図である。光集積デバイス１は、電気光学効果を有する第２の光導波路１１を備えた第２のチップ２と、光回路２４及び第１の光導波路２３を備えた第１のチップ３と、光ファイバアレイ４とを有する。第２のチップ２は、例えば、ＴＦ－ＬＮ（Thin-Film LiNbO
3）等の電気光学効果を有するチップである。第２のチップ２は、サブミクロン厚のＬＮの薄膜基板である。第１のチップ３は、例えば、シリコンフォトニクス（ＳｉＰｈ）のチップである。光ファイバアレイ４は、光を入力する入力側の光ファイバ４Ａと、光を出力する出力側の光ファイバ４Ｂとを有する。
【0015】
第２のチップ２は、ＴＦ－ＬＮ材料で形成する第２の光導波路１１と、ＴＦ－ＬＮ材料で形成する光変調器１２と、チップ端面２Ａ１に形成されたトレンチ１３と、入力部１４と、第１の出力部１５Ａと、第２の出力部１５Ｂとを有する。トレンチ１３は、第２のチップ２のチップ端面２Ａ１に形成され、第１のチップ３を実装するためのテラス構造としている。入力部１４は、トレンチ１３の第２の接合面１３Ａに配置され、第１のチップ３の第１の光導波路２３からの光を入力する部位である。第２の接合面１３Ａは、後述する第１のチップ３の第１の接合面３Ａと当接する面である。第１の出力部１５Ａ及び第２の出力部１５Ｂは、トレンチ１３の第２の接合面１３Ａに配置され、光変調器１２からの信号光を第１のチップ３の第１の光導波路２３に出力する部位である。
【0016】
第２の光導波路１１は、入力導波路１１Ａと、折り返し導波路１１Ｂと、第１の出力導波路１１Ｃ１と、第２の出力導波路１１Ｃ２とを有する。入力導波路１１Ａは、入力部１４から第２のチップ２の長手方向に延びると共に、折り返し導波路１１Ｂと接続する直線状のＴＦ－ＬＮの光導波路である。折り返し導波路１１Ｂは、入力導波路１１Ａと光変調器１２の入力段とを接続する折り返しのＴＦ－ＬＮの導波路である。第１の出力導波路１１Ｃ１は、光変調器１２の出力段と第１の出力部１５Ａとを接続するＴＦ－ＬＮの導波路である。第２の出力導波路１１Ｃ２は、光変調器１２の出力段と第２の出力部１５Ｂとを接続するＴＦ－ＬＮの導波路である。
【0017】
第１のチップ３は、第１の入力部２１Ａと、第２の入力部２１Ｂと、第３の入力部２１Ｃと、第１の出力部２２Ａと、第２の出力部２２Ｂと、第１の光導波路２３と、光回路２４とを有する。光回路２４は、Ｓｉ材料で形成するＰＲ(Polarization Rotator)２４Ａと、Ｓｉ材料で形成するＰＢＣ(Polarization Beam Combiner)２４Ｂと、を有する。第１の入力部２１Ａは、光ファイバアレイ４と接続する面に配置され、光ファイバアレイ４内の入力側の光ファイバ４Ａからの光を入力する部位である。第１の出力部２２Ａは、第２のチップ２の第２の接合面１３Ａと当接する第１の接合面３Ａに配置され、第１の入力部２１Ａからの光を第２のチップ２に出力する部位である。第２の入力部２１Ｂは、第１の接合面３Ａに配置され、第２のチップ２内の光変調器１２からの光をＰＲ２４Ａに入力する部位である。第３の入力部２１Ｃは、第１の接合面３Ａに配置され、第２のチップ２内の光変調器１２からの光をＰＢＣ２４Ｂに入力する部位である。第２の出力部２２Ｂは、光ファイバアレイ４と接続する面に配置され、ＰＢＣ２４Ｂからの信号光を光ファイバアレイ４内の出力側の光ファイバ４Ｂに出力する部位である。
【0018】
第１の光導波路２３は、入力導波路２３Ａと、第１の入力導波路２３Ｂ１と、第２の入力導波路２３Ｂ２と、出力導波路２３Ｃとを有する。入力導波路２３Ａは、第１の入力部２１Ａと第１の出力部２２Ａとの間を接続するＳｉ導波路である。第１の入力導波路２３Ｂ１は、第２の入力部２１ＢとＰＲ２４Ａとの間を接続するＳｉ導波路である。第２の入力導波路２３Ｂ２は、第３の入力部２１ＣとＰＢＣ２４Ｂとの間を接続するＳｉ導波路である。出力導波路２３Ｃは、第２の出力部２２ＢとＰＢＣ２４Ｂとの間を接続するＳｉ導波路である。
【0019】
ＰＲ２４Ａは、第１の入力導波路２３Ｂ１からのＴＥ偏波の信号光を９０度偏波回転してＴＭ偏波の信号光に変換し、ＴＭ偏波の信号光をＰＢＣ２４Ｂに出力する偏波回転部である。ＰＢＣ２４Ｂは、第２の入力導波路２３Ｂ２からのＴＥ偏波の信号光と、ＰＲ２４Ａからの偏波回転後のＴＭ偏波の信号光とを偏波多重し、偏波多重後の信号光を出力導波路２３Ｃに出力する偏波多重部である。
【0020】
第２のチップ２のチップ端面２Ａ１付近の一部には、第１のチップ３を、例えば、フェイスダウンで実装するためのテラス構造のトレンチ１３が設けられている。尚、トレンチ１３は、例えば、第２のチップ２の表面をエッチングすることで形成される。トレンチ１３の壁面である第２の接合面１３Ａには、前述した通り、第１の出力部２２Ａと、第１の入力部２１Ａと、第２の入力部２１Ｂとが配置されている。
【0021】
第２のチップ２のトレンチ１３内に第１のチップ３をフェイスダウン実装する場合、第２のチップ２の第２の光導波路１１と第１のチップ３の第１の光導波路２３とを接着剤Ａを用いてバットカップリング（Butt Coupling）で光結合する。その結果、第２のチップ２内の入力部１４と第１のチップ３内の第１の出力部２２Ａとが光学的に接続する。更に、第２のチップ２内の第１の出力部１５Ａと第１のチップ３の第２の入力部２１Ｂとが光学的に接続、第２のチップ２内の第２の出力部１５Ｂと第１のチップ３の第３の入力部２１Ｃとが光学的に接続する。
【0022】
更に、第１のチップ３は、光ファイバアレイ４と接着剤Ａで接続することで、第１の入力部２１Ａと入力側の光ファイバ４Ａとが光学的に接続すると共に、第２の出力部２２Ｂと出力側の光ファイバ４Ｂとが光学的に接続する。
【0023】
実施例１の光集積デバイス１では、電気光学効果を有する第２のチップ２内のトレンチ１３上に、光回路２４を備えた第１のチップ３を実装して第２のチップ２の第２の光導波路１１と第１のチップ３の第１の光導波路２３とをバットカップリングで光結合する。その結果、ＰＲ２４Ａ及びＰＢＣ２４Ｂの部品を個別に実装する必要がなくなるため、部品点数の削減や、電気光学効果を有する第２のチップ２において実装に要する作業負担を大幅に軽減できる。
【0024】
一般的にＬＮ変調器チップは、ＳｉＰｈチップに比較してサイズが大きく、ＳｉＰｈチップ上にトレンチを形成してＬＮ変調器を搭載した場合、ＬＮ変調器のサイズに合わせてＳｉＰｈチップのサイズも大きくする必要がある。これに対して、実施例１の光集積デバイス１では、ＳｉＰｈチップである第１のチップ３のサイズをＬＮ変調器チップである第２のチップ２に合わせる必要がないので、第１のチップ３の無駄をなくすことができる。
【0025】
第２のチップ２内のトレンチ１３上に第１のチップ３をフェイスダウンで実装したので、第２のチップ２上に形成するトレンチ１３の深さを浅くできる。従って、トレンチ１３を形成する際のエッチングに要する負担を軽減できる。
【0026】
第２のチップ２の光変調器１２は、ＴＦ－ＬＮ結晶の光変調器であるので、大きい電気光学効果を得ることで変調器の駆動電圧を小さくできる。
【0027】
第１のチップ３は、ＳｉＰｈチップであるので、ＰＲ２４Ａ及びＰＢＣ２４Ｂを含む光回路２４の小型化を図ることができる。
【0028】
尚、説明の便宜上、第２のチップ２のトレンチ１３上に第１のチップ３をフェイスダウン実装する場合を例示したが、フェイスアップ実装でも良く、適宜変更可能である。第１のチップ３では、第１の光導波路２３がチップ表面付近に形成されるため、トレンチ１３の深さを深くすることで第２のチップ２のトレンチ１３上に第１のチップ３をフェイスアップ実装でも可能である。
【0029】
また、電気光学効果の材料としては、ＴＦ－ＬＮを例示したが、これに限定されるものではなく、例えば、ＴＦ－Ｂａｒｉｕｍ Ｔｉｔａｎａｔｅでも良く、適宜変更可能である。電気光学効果の材料としては、例えば、ＴＦ－ＢＴＯ（ＢａＴｉＯ３）、ＴＦ－ＰＬＺＴ（ＰｂＬａＺｒＴｉＯ３）、ＴＦ－ＰＺＴ（ＰｂＺｒＴｉＯ３）でも良い。
【0030】
尚、実施例１の光集積デバイス１では、第２のチップ２内の第２の光導波路１１と第１のチップ３内の第１の光導波路２３との間をバットカップリングで光結合する場合を例示した。しかしながら、第２のチップ２内の第２の光導波路１１の内、入力導波路１１Ａと、第１の出力導波路１１Ｃ１との間隔Ｘが広くなると、第２のチップ２に対して第１のチップ３を実装する際に第１のチップ３の配置角度がズレた場合に光軸のズレが大きくなる。その結果、第２の光導波路１１と第１の光導波路２３との間の結合損失が大きくなる。そこで、このような事態に対処する実施の形態につき、実施例２として以下に説明する。
【実施例0031】
図３は、実施例２の光集積デバイス１Ａの一例を示す平面模式図、
図４は、光集積デバイス１Ａの一例を示す略断面模式図である。尚、実施例１の光集積デバイス１と同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。第２のチップ２のバットカップリング点における入力導波路１１Ａ１と第１の出力導波路１１Ｃ１との間隔Ｘ及び、第１のチップ３のバットカップリング点における入力導波路２３Ａと第１の入力導波路２３Ｂ１との間隔Ｘを狭くした点にある。バットカップリング点とは、第２のチップ２と第１のチップ３とがバットカップリングで光結合する部位である。入力導波路１１Ａ１と第１の出力導波路１１Ｃ１との間隔Ｘ及び、入力導波路２３Ａと第１の入力導波路２３Ｂ１との間隔Ｘは、入力側の光ファイバ４Ａと出力側の光ファイバ４Ｂとの間隔Ｘ１に比較して狭くした。
【0032】
第２のチップ２のトレンチ１３内に第１のチップ３をフェイスダウン実装する場合、第２のチップ２の第２の光導波路１１と第１のチップ３の第１の光導波路２３とを接着剤Ａを用いてバットカップリングで光結合する。つまり、第２のチップ２内の入力部１４の入力導波路１１Ａ１と第１のチップ３内の第１の出力部２２Ａの入力導波路２３Ａとが光学的に接続する。第２のチップ２内の第１の出力部１５Ａの第１の出力導波路１１Ｃ１と第１のチップ３の第２の入力部２１Ｂの第１の入力導波路２３Ｂ１とが光学的に接続する。更に、第２のチップ２内の第２の出力部１５Ｂの第２の出力導波路１１Ｃ２と第１のチップ３の第３の入力部２１Ｃの第２の入力導波路２３Ｂ２とが光学的に接続する。
【0033】
第２のチップ２の入力導波路１１Ａ１と第１の出力導波路１１Ｃ１との間隔Ｘを狭くしたので、
図１に示す折り返し導波路１１Ｂと比べると、折り返し導波路１１Ｂ１の曲率半径が小さくなる。
【0034】
第１のチップ３内の入力導波路２３Ａ１と出力導波路２３Ｃとの間隔は、光ファイバアレイ４の入力側の光ファイバ４Ａと出力側の光ファイバ４Ｂとの間隔Ｘ１に合わせるため、第１のチップ３内の入力導波路２３Ａ１を曲線状としている。
【0035】
実施例２の光集積デバイス１Ａでは、第２のチップ２のバットカップリング点における入力導波路１１Ａ１と第１の出力導波路１１Ｃ１との間隔Ｘを、光ファイバアレイ４の入力側の光ファイバ４Ａと出力側の光ファイバ４Ｂとの間隔Ｘ１に比較して狭くした。その結果、第１のチップ３の実装時の第１のチップ３の配置角度のずれによるトレランスを緩くし、第２の光導波路１１と第１の光導波路２３との間の結合損失の劣化を抑制できる。
【0036】
尚、実施例２の光集積デバイス１Ａでは、第２のチップ２の入力導波路１１Ａ１と第１の出力導波路１１Ｃ１との間隔Ｘを狭くしたので、折り返し導波路１１Ｂ１の曲率半径が小さくなる。その結果、折り返し導波路１１Ｂ１での放射損失が発生する虞がある。そこで、このような事態に対処する実施の形態につき、実施例３として以下に説明する。
【実施例0037】
図５は、実施例３の光集積デバイス１Ｂの一例を示す平面模式図、
図６は、光集積デバイス１Ｂの一例を示す略断面模式図である。尚、実施例２の光集積デバイス１Ａと同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。第２のチップ２内の折り返し導波路１１Ｂ２の直径は、第２のチップ２内のバットカップリング点における入力導波路１１Ａ２と第１の出力導波路１１Ｃ１との間隔に比較して広くした点にある。
【0038】
実施例３の光集積デバイス１Ｂでの第２のチップ２内の折り返し導波路１１Ｂ２の直径Ｘ２は、第２のチップ２内のバットカップリング点における入力導波路１１Ａ２と第１の出力導波路１１Ｃ１との間隔Ｘに比較して広くした。その結果、折り返し導波路１１Ｂ２の曲率半径が大きくなるため、折り返し導波路１１Ｂ２での放射損失が抑制できる。
【0039】
尚、実施例３の光集積デバイス１Ｂでは、光モードフィールド径の小さいＴＦ－ＬＮの第２の光導波路１１と第１の光導波路２３との光軸を合わせるアライメント作業には高い精度が求められているため、実装に要する作業負担が大きくなる。そこで、このような事態に対処すべく、その実施の形態につき、実施例４として以下に説明する。
【実施例0040】
図７は、実施例４の光集積デバイス１Ｃの一例を示す平面模式図、
図８は、光集積デバイス１Ｃの一例を示す略断面模式図である。尚、実施例３の光集積デバイス１Ｂと同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。第２のチップ２は、試験用出力部１５Ａ１と、試験用出力部１５Ａ１と接続する試験用導波路１５Ａ２と、試験用導波路１５Ａ２と接続すると共に、試験光を出力する光ファイバ５と接続するＧＣ（Grating Coupler）１５Ａ３とを有する。試験用出力部１５Ａ１は、トレンチ１３内の第２の接合面１３Ａの入力部１４と第２の出力部１５Ｂとの間に配置される。試験用導波路１５Ａ２は、入力部１４の入力導波路１１Ａ１と第２の出力部１５Ｂの第２の出力導波路１１Ｃ２との間に配置され、試験用出力部１５Ａ１と接続するＴＦ－ＬＮの導波路である。ＧＣ１５Ａ３は、試験用導波路１５Ａ２と光ファイバ５と接続するカプラである。
【0041】
第１のチップ３は、試験用入力部２５Ａ１と、試験用入力部２５Ａ１と接続する試験用導波路２５Ａ２と、試験用導波路２５Ａ２と接続するループミラー２５Ａ３とを有する。試験用入力部２５Ａ１は、第１のチップ３の第１の接合面３Ａの第１の出力部２２Ａと第３の入力部２１Ｃとの間に配置され、第２のチップ２の試験用出力部１５Ａ１と接続する。試験用導波路２５Ａ２は、第１の出力部２２Ａの入力導波路２３Ａ１と第３の入力部２１Ｃの第２の入力導波路２３Ｂ２との間に配置され、試験用入力部２５Ａ１と接続するＳｉ導波路である。ループミラー２５Ａ３は、試験用導波路２５Ａ２と接続し、試験用導波路２５Ａ２から入力する試験光を反射するミラーである。
【0042】
第２のチップ２のトレンチ１３内に第１のチップ３を実装する際に第２のチップ２内の試験用出力部１５Ａ１と第１のチップ３内の試験用入力部２５Ａ１とを接続する。ＧＣ１５Ａ３は、光ファイバ５からの試験光を第２のチップ２内の試験用導波路１５Ａ２から、試験用入力部２５Ａ１を経て第１のチップ３内の試験用導波路２５Ａ２に出力する。更に、ループミラー２５Ａ３は、試験用導波路２５Ａ２から入力する試験光を試験用導波路２５Ａ２に反射して試験用導波路１５Ａ２に出力する。そして、ＧＣ１５Ａ３は、試験用導波路１５Ａ２からの試験光の反射光を図示せぬ試験用モニタに出力する。試験用モニタは、試験光の反射光を受光する。そして、試験用モニタは、反射光のパワーに基づき、第２のチップ２の第２の光導波路１１と第１のチップ３の第１の光導波路２３との光軸を合わせるアライメント作業を確実に行うことができる。
【0043】
実施例４の光集積デバイス１Ｃでは、第２のチップ２内のＧＣ１５Ａ３と第１のチップ３内のループミラー２５Ａ３とを試験用導波路１５Ａ２、２５Ａ２で光接続する。更に、光集積デバイス１Ｃでは、ＧＣ１５Ａ３から入力した試験光に対するループミラー２５Ａ３の反射光のパワーに基づき、第２のチップ２内の第２の光導波路１１と第１のチップ３内の第１の光導波路２３との光軸を合わせるアライメント作業を実現できる。その結果、第２の光導波路１１と第１の光導波路２３との間を光結合する際の作業負担を軽減できる。
【0044】
ＧＣ１５Ａ３に接続する試験用モニタは、反射光のパワーをモニタし、反射光のパワーが所定レベルの場合、第２のチップ２の第２の光導波路１１と第１のチップ３内の第１の光導波路２３との光軸が合っているものと判断できる。また、試験用モニタは、反射光のパワーが所定レベルに満たない場合、第２の光導波路１１と第１の光導波路２３との光軸が合っていないものと判断できる。
【0045】
また、ＧＣ１５Ａ３からループミラー２５Ａ３への経路は光変調器１２に光を入出力する経路とは独立しているため、実装作業用に設けられたＧＣ１５Ａ３とループミラー２５Ａ３とが使用する試験光及び反射光による変調器の性能への影響を抑制できる。
【0046】
尚、光集積デバイス１Ｃでは、ＧＣ１５Ａ３と光ファイバ５とがアライメント配置されていない場合、第２のチップ２内の試験用導波路１５Ａ２と第１のチップ３内の試験用導波路２５Ａ２とがアライメント配置されている否かを正確に判定できない。そこで、このような事態に対処する実施の形態につき、実施例５として以下に説明する。
【実施例0047】
図９は、実施例５の光集積デバイス１Ｄの一例を示す平面模式図、
図１０は、光集積デバイス１Ｄの一例を示す略断面模式図である。尚、実施例４の光集積デバイス１Ｃと同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。第２のチップ２は、試験用出力部１５Ａ１、試験用導波路１５Ａ２及びＧＣ１５Ａ３の他に、第１のＧＣ１６Ａ３と、第１の試験用導波路１６Ａ２と、第１のループミラー１６Ａ１とを有する。
【0048】
ＧＣ１５Ａ３は、２芯ファイバアレイ５Ａ内の第１の光ファイバと接続すると共に、試験用導波路１５Ａ２と接続し、第１の光ファイバからの第１の試験光を試験用導波路１５Ａ２に出力する。ＧＣ１５Ａ３は、試験用導波路１５Ａ２からの第１の試験光に対する第１の反射光を試験用モニタに出力する。試験用導波路１５Ａ２の試験用出力部１５Ａ１は、第１のチップ３の試験用入力部２５Ａ１と接続し、ＧＣ１５Ａ３からの第１の試験光を出力すると共に、試験用入力部２５Ａ１からの第１の試験光に対する第１の反射光を試験用導波路１５Ａ２に出力する。そして、ＧＣ１５Ａ３と接続する試験用モニタは、第１の反射光を受光する。
【0049】
第１のＧＣ１６Ａ３は、２芯ファイバアレイ５Ａ内の第２の光ファイバと接続すると共に、第１の試験用導波路１６Ａ２と接続し、第２の光ファイバからの第２の試験光を第１の試験用導波路１６Ａ２に出力する。第１のＧＣ１６Ａ３は、第１の試験用導波路１６Ａ２からの第２の試験光に対する第２の反射光を試験用モニタに出力する。第１の試験用導波路１６Ａ２は、第１のＧＣ１６Ａ３と第１のループミラー１６Ａ１とを接続するＴＦ－ＬＮの光導波路である。第１のループミラー１６Ａ１は、第１の試験用導波路１６Ａ２からの第２の試験光を入力し、第２の試験光に対する第２の反射光として第１の試験用導波路１６Ａ２に反射する。そして、第１のＧＣ１６Ａ３と接続する試験用モニタは、第２の反射光を受光する。
【0050】
第１のＧＣ１６Ａ３は、２芯ファイバアレイ５Ａ内の第２の光ファイバと接続し、第２の光ファイバからの第２の試験光を第１の試験用導波路１６Ａ２に出力する。第１のループミラー１６Ａ１は、第１の試験用導波路１６Ａ２からの第２の試験光を第２の反射光として第１の試験用導波路１６Ａ２に出力する。そして、第１のＧＣ１６Ａ３と接続する試験モニタは、第１の試験用導波路１６Ａ２からの第２の反射光を受光する。試験モニタは、第２の反射光のパワーに基づき、第２のチップ２内の第１のＧＣ１６Ａ３と第２の光ファイバとのアライメント配置を確認する。試験モニタは、第１の反射光のパワーが所定レベル以上の場合、第２のチップ２内のＧＣ１５Ａ３と第２の光ファイバとのアライメント配置、すなわち第２のチップ２と２芯ファイバアレイ５Ａとのアライメント配置ができていると判断する。
【0051】
第２のチップ２と２芯ファイバアレイ５Ａとのアライメント配置ができていると判断された後、ＧＣ１５Ａ３は、２芯ファイバアレイ５Ａ内の第１の光ファイバからの第１の試験光を試験用導波路１５Ａ２に出力する。ループミラー２５Ａ３は、試験用導波路１５Ａ２からの第１の試験光に対する第１の反射光を試験用導波路１５Ａ２に出力する。そして、ＧＣ１５Ａ３と接続する試験モニタは、試験用導波路１５Ａ２からの第１の反射光を受光する。試験モニタは、第１の反射光のパワーに基づき、第２のチップ２内の第２の光導波路１１と第１のチップ３内の第１の光導波路２３とがアライメント配置されているか否かを正確に判断できる。
【0052】
尚、光集積デバイス１Ｄでは、第１のチップ３内に単一のループミラー２５Ａ３と接続する試験用導波路２５Ａ２と第２のチップ２内の試験用導波路１５Ａ２とを接続する場合を例示した。しかしながら、第１のチップ３内に単一のループミラー２５Ａ３に限定されるものではなく、複数のループミラーを使用しても良く、その実施の形態につき、実施例６として以下に説明する。
【実施例0053】
図１１は、実施例６の光集積デバイス１Ｅの一例を示す平面模式図、
図１２は、光集積デバイス１Ｅの一例を示す略断面模式図である。尚、実施例５の光集積デバイス１Ｄと同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。光集積デバイス１Ｅと光集積デバイス１Ｄとが異なるところは、第１のチップ３内に複数個、例えば、２個のループミラーを配置した点にある。
【0054】
第２のチップ２は、光変調器１２の外側に配置された第３のＧＣ１５Ｂ３と、第３の試験用導波路１５Ｂ２と、第３の試験用出力部１５Ｂ１と、を有する。更に、第２のチップ２は、入力導波路１１Ａ１の外側に配置された第４のＧＣ１５Ｃ３と、第４の試験用導波路１５Ｃ２と、第４の試験用出力部１５Ｃ１と、を有する。
【0055】
第３のＧＣ１５Ｂ３は、３芯ファイバアレイ５Ｂ内の第１の光ファイバと接続すると共に、第３の試験用導波路１５Ｂ２と接続し、第１の光ファイバからの第３の試験光を第３の試験用導波路１５Ｂ２に出力する。第３のＧＣ１５Ｂ３は、第３の試験用導波路１５Ｂ２からの第３の試験光に対する第３の反射光を試験用モニタに出力する。第３の試験用導波路１５Ｂ２の第３の試験用出力部１５Ｂ１は、第１のチップ３の第３の試験用入力部２５Ｂ１と接続し、第３のＧＣ１５Ｂ３からの第３の試験光を出力すると共に、第３の試験用入力部２５Ｂ１からの第３の試験光に対する第３の反射光を入力する。
【0056】
第４のＧＣ１５Ｃ３は、３芯ファイバアレイ５Ｂ内の第３の光ファイバと接続すると共に、第４の試験用導波路１５Ｃ２と接続し、第３の光ファイバからの第４の試験光を第４の試験用導波路１５Ｃ２に出力する。第４のＧＣ１５Ｃ３は、第４の試験用導波路１５Ｃ２からの第４の試験光に対する第４の反射光を試験用モニタに出力する。第４の試験用導波路１５Ｃ２の第４の試験用出力部１５Ｃ１は、第１のチップ３の第４の試験用入力部２５Ｃ１と接続し、第４のＧＣ１５Ｃ３からの第４の試験光を出力すると共に、第４の試験用入力部２５Ｃ１からの第４の試験光に対する第４の反射光を入力する。
【0057】
第１のチップ３は、第３の試験用入力部２５Ｂ１と、第３の試験用導波路２５Ｂ２と、第３のループミラー２５Ｂ３と、を有する。第１のチップ３は、第４の試験用入力部２５Ｃ１と、第４の試験用導波路２５Ｃ２と、第４のループミラー２５Ｃ３と、を有する。
【0058】
第３の試験用導波路２５Ｂ２は、第１のチップ３の一端である第１の入力導波路２３Ｂ１の外側に配置され、第３の試験用入力部２５Ｂ１と第３のループミラー２５Ｂ３とを接続するＳｉ導波路である。第３のループミラー２５Ｂ３は、第３の試験用導波路２５Ｂ２からの第３の試験光を入力し、第３の試験光に対する第３の反射光として第３の試験用導波路２５Ｂ２に反射する。
【0059】
第４の試験用導波路２５Ｃ２は、第１のチップ３の他端である入力導波路２３Ａ１の外側に配置され、第４の試験用入力部２５Ｃ１と第４のループミラー２５Ｃ３とを接続するＳｉ導波路である。第４のループミラー２５Ｃ３は、第４の試験用導波路２５Ｃ２からの第４の試験光を入力し、第４の試験光に対する第４の反射光として第４の試験用導波路２５Ｃ２に反射する。
【0060】
第３のＧＣ１５Ｂ３は、３芯ファイバアレイ５Ｂ内の第１の光ファイバと接続し、第１の光ファイバからの第３の試験光を第３の試験用導波路１５Ｂ２に出力する。第３のループミラー２５Ｂ３は、第３の試験用導波路１５Ｂ２からの第３の試験光を第３の反射光として第３の試験用導波路１５Ｂ２に反射する。そして、第３のＧＣ１５Ｂ３と接続する試験モニタは、第３の試験用導波路１５Ｂ２からの第３の反射光を受光する。試験モニタは、第３の反射光のパワーに基づき、第２のチップ２内の第２の光導波路１１と第１のチップ３内の第１の光導波路２３とのアライメント配置を確認しながら第１のチップ３の傾きを補正する。
【0061】
第４のＧＣ１５Ｃ３は、３芯ファイバアレイ５Ｂ内の第３の光ファイバと接続し、第３の光ファイバからの第４の試験光を第４の試験用導波路１５Ｃ２に出力する。第４のループミラー２５Ｃ３は、第４の試験用導波路１５Ｃ２からの第４の試験光を第４の反射光として第４の試験用導波路１５Ｃ２に反射する。そして、第４のＧＣ１５Ｃ３と接続する試験モニタは、第４の試験用導波路１５Ｃ２からの第４の反射光を受光する。試験モニタは、第４の反射光のパワーに基づき、第２のチップ２内の第２の光導波路１１と第１のチップ３内の第１の光導波路２３とのアライメント配置を確認しながら第１のチップ３の傾きを補正する。
【0062】
実施例６の光集積デバイス１Ｅでは、第１のチップ３内の２個のループミラーを使用して第１のチップ３の傾きを補正しながら、第２のチップ２内の第２の光導波路１１と第１のチップ３内の第１の光導波路２３とのアライメント配置を実現する。その結果、光変調器１２とＰＢＣ２４Ｂとの間、光変調器１２とＰＲ２４Ａとの間のアライメント配置を高精度に実現できる。
【0063】
そして、試験モニタは、第３の反射光及び第４の反射光のパワーが夫々所定レベル以上の場合、第２のチップ２内の第２の光導波路１１と第１のチップ３内の第１の光導波路２３とがアライメント配置されているものと正確に判断できる。
【0064】
尚、説明の便宜上、第３の試験用導波路１５Ｂ２及び第４の試験用導波路１５Ｃ２を使用して２本の導波路の試験光を用いて第２の光導波路１１と第１の光導波路２３とがアライメント配置されている否かを判定する場合を例示した。しかしながら、２本の導波路、すなわち２箇所のバットカップリング点に限定されるものではなく、３本以上の導波路でも良く、配置箇所毎に試験用導波路、ＧＣ、ループミラーを配置すればよく、適宜変更可能である。
【0065】
また、第２のチップ２と第１のチップ３との間のバットカップリング点で第２のチップ２の第２の接合面１３Ａ及び第１のチップ３の第１の接合面３Ａに対して光導波路が垂直になる。その結果、バットカップリング点での反射戻り光が光導波路に戻り、反射戻り光が光源からの光を不安定にすることも考えられる。そこで、このような事態に対処する実施の形態につき、実施例７として以下に説明する。
【実施例0066】
図１３は、実施例７の光集積デバイス１Ｆの一例を示す平面模式図、
図１４は、光集積デバイス１Ｆの一例を示す略断面模式図である。尚、実施例６の光集積デバイス１Ｅと同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。光集積デバイス１Ｆと光集積デバイス１Ｅとが異なるところは、第２のチップ２Ａと第１のチップ３Ｅとの間のバットカップリング点で第２のチップ２Ａ及び第１のチップ３Ｅの光導波路に対してトレンチ１３の第２の接合面１３Ａ１及び第１のチップ３Ｅの第１の接合面３Ｅ１を斜めにした点にある。
【0067】
第１のチップ３Ｅの平面形状は平行四辺形である。第１のチップ３Ｅは、第１のチップ３Ｅのバットカップリング点での第１の接合面３Ｅ１が第１の光導波路２３に対して斜めとなる構造を有する。
【0068】
第２のチップ２Ａは、トレンチ１３の壁面、すなわち第２のチップ２Ａのバットカップリング点での第２の接合面１３Ａ１が第２の光導波路１１に対して斜めとなる構造を有する。
【0069】
第１のチップ３Ｅの入力導波路２３Ａと第２のチップ２Ａの入力導波路１１Ａ１とが接続するバットカップリング点での第２の接合面１３Ａ１と第１の接合面３Ｅ１とが光導波路に対して斜めの状態で当接している。
【0070】
第１のチップ３Ｅの第１の入力導波路２３Ｂ１と第２のチップ２Ａの第１の出力導波路１１Ｃ１とが接続するバットカップリング点での第２の接合面１３Ａ１と第１の接合面３Ｅ１とが光導波路に対して斜めの状態で当接している。
【0071】
第１のチップ３Ｅの第２の入力導波路２３Ｂ２と第２のチップ２Ａの第２の出力導波路１１Ｃ２とが接続するバットカップリング点での第２の接合面１３Ａ１と第１の接合面３Ｅ１とが光導波路に対して斜めの状態で当接している。
【0072】
第１のチップ３Ｅの第３の試験用導波路２５Ｂ２と第２のチップ２Ａの第３の試験用導波路１５Ｂ２とが接続するバットカップリング点での第２の接合面１３Ａ１と第１の接合面３Ｅ１とが光導波路に対して斜めの状態で当接している。
【0073】
第１のチップ３Ｅの第４の試験用導波路２５Ｃ２と第２のチップ２Ａの第４の試験用導波路１５Ｃ２とが接続するバットカップリング点での第２の接合面１３Ａ１と第１の接合面３Ｅ１とが光導波路に対して斜めの状態で当接している。
【0074】
実施例７の光集積デバイス１Ｆでは、第２のチップ２Ａと第１のチップ３Ｅとの間のバットカップリング点で第２のチップ２Ａ及び第１のチップ３Ｅの光導波路に対して第２の接合面１３Ａ１及び第１の接合面３Ｅ１を斜めにする。その結果、バットカップリング点での反射戻り光を抑制できる。
【0075】
しかしながら、実施例７の光集積デバイス１Ｆでは、第１のチップ３Ｅの平面形状が平行四辺形であるため、第１のチップ３Ｅをシリコンウエハから切り出す際の取れ数が少なることも考えられる。そこで、このような事態に対処する実施の形態につき、実施例８として以下に説明する。
【実施例0076】
図１５は、実施例８の光集積デバイス１Ｇの一例を示す平面模式図、
図１６は、光集積デバイス１Ｇの一例を示す略断面模式図である。尚、実施例６の光集積デバイス１Ｅと同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。光集積デバイス１Ｇと光集積デバイス１Ｅとが異なるところは、第２のチップ２Ｂと第１のチップ３Ｂとの間のバットカップリング点で第２のチップ２Ｂの第２の接合面１３Ａ及び第１のチップ３Ｂの第１の接合面３Ｂ１に対して導波路を斜めに配置した点にある。
【0077】
第１のチップ３Ｂの入力導波路２３Ａの第１の出力部２２Ａ付近の導波路を斜め導波路２３Ａ１１にする。第２のチップ２Ｂの入力導波路１１Ａ１の入力部１４付近の導波路を斜め導波路１１Ａ１１にする。そして、斜め導波路２３Ａ１１及び１１Ａ１１同士をバットカップリングで光結合することで、入力導波路２３Ａと入力導波路１１Ａ１とを光学的に接続する。
【0078】
第１のチップ３Ｂの第１の入力導波路２３Ｂ１の第２の入力部２１Ｂ付近の導波路を斜め導波路２３Ｂ１１にする。第２のチップ２Ｂの第１の出力導波路１１Ｃ１の第１の出力部１５Ａ付近の導波路を斜め導波路１１Ｃ１１にする。斜め導波路２３Ｂ１１及び１１Ｃ１１同士をバットカップリングで光結合することで、第１の出力導波路１１Ｃ１と第１の入力導波路２３Ｂ１とを光学的に接続する。
【0079】
第１のチップ３Ｂの第２の入力導波路２３Ｂ２の第３の入力部２１Ｃ付近の導波路を斜め導波路２３Ｂ２１にする。第２のチップ２Ｂの第２の出力導波路１１Ｃ２の第２の出力部１５Ｂ付近の導波路を斜め導波路１１Ｃ２１にする。斜め導波路２３Ｂ２１及び１１Ｃ２１同士をバットカップリングで光結合することで、第２の出力導波路１１Ｃ２と第２の入力導波路２３Ｂ２とを光学的に接続する。
【0080】
第１のチップ３Ｂの第３の試験用導波路２５Ｂ２の第３の試験用入力部２５Ｂ１付近の導波路を斜め導波路２５Ｂ２１にする。第２のチップ２Ｂの第３の試験用導波路１５Ｂ２の第３の試験用出力部１５Ｂ１付近の導波路を斜め導波路１５Ｂ２１にする。斜め導波路２５Ｂ２１及び１５Ｂ２１同士をバットカップリングで光結合することで、第３の試験用導波路１５Ｂ２と第３の試験用導波路２５Ｂ２とを光学的に接続する。
【0081】
第１のチップ３Ｂの第４の試験用導波路２５Ｃ２の第４の試験用入力部２５Ｃ１付近の導波路を斜め導波路２５Ｃ２１にする。第２のチップ２Ｂの第４の試験用導波路１５Ｃ２の第４の試験用出力部１５Ｃ１付近の導波路を斜め導波路１５Ｃ２１にする。斜め導波路２５Ｃ２１及び１５Ｃ２１同士をバットカップリングで光結合することで、第４の試験用導波路１５Ｃ２と第４の試験用導波路２５Ｃ２とを光学的に接続する。
【0082】
実施例８の光集積デバイス１Ｇでは、第２のチップ２Ｂと第１のチップ３Ｂとの間のバットカップリング点の斜め導波路同士をバットカップリングで光結合するため、バットカップリング点での反射戻り光を抑制できる。しかも、第１のチップ３Ｂの平面形状は長方形であるので、シリコンウエハから切り出す際の取れ数が実施例７の第１のチップ３Ｅに比較して多くできる。
【0083】
また、バットカップリング点での反射戻り光を抑制する光集積デバイス１Ｇは実施例８の構造に限定されるものではなく、他の実施の形態につき、実施例９として以下に説明する。
【実施例0084】
図１７は、実施例９の光集積デバイス１Ｈの一例を示す平面模式図、
図１８は、光集積デバイス１Ｈの一例を示す略断面模式図である。尚、実施例６の光集積デバイス１Ｅと同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。光集積デバイス１Ｈと光集積デバイス１Ｅとが異なるところは、第２のチップ２Ａと第１のチップ３Ｃとの間のバットカップリング点で第２のチップ２Ａ及び第１のチップ３Ｃの光導波路に対して第２のチップ２Ａの第２の接合面１３Ａ１及び第１のチップ３Ｃの第１の接合面３Ｃ１を斜めにした点にある。
【0085】
第２のチップ２Ａは、トレンチ１３の第２の接合面１３Ａ１、すなわち第２のチップ２Ａのバットカップリング点でのチップ端面が第２の光導波路１１に対して斜めになる構造を有する。
【0086】
第１のチップ３Ｃの平面形状は長方形のまま、
図１１に比較して、第１の光導波路２３、ＰＲ２４Ａ及びＰＢＣ２４Ｂを斜めに配置して、第１のチップ３Ｃのバットカップリング点での第１の接合面３Ｃ１が第１の光導波路２３に対して斜めになる構成である。
【0087】
第１のチップ３Ｃの入力導波路２３Ａと第２のチップ２Ａの入力導波路１１Ａ１とが接続するバットカップリング点での第２の接合面１３Ａ１と第１の接合面３Ｃ１とが導波路に対して斜めの状態で当接している。
【0088】
第１のチップ３Ｃの第１の入力導波路２３Ｂ１と第２のチップ２Ａの第１の出力導波路１１Ｃ１とが接続するバットカップリング点での第２の接合面１３Ａ１と第１の接合面３Ｃ１とが導波路に対して斜めの状態で当接している。
【0089】
第１のチップ３Ｃの第２の入力導波路２３Ｂ２と第２のチップ２Ａの第２の出力導波路１１Ｃ２とが接続するバットカップリング点での第２の接合面１３Ａ１と第１の接合面３Ｃ１とが導波路に対して斜めの状態で当接している。
【0090】
第１のチップ３Ｃの第３の試験用導波路２５Ｂ２と第２のチップ２Ａの第３の試験用導波路１５Ｂ２とが接続するバットカップリング点での第２の接合面１３Ａ１と第１の接合面３Ｃ１とが導波路に対して斜めの状態で当接している。
【0091】
第１のチップ３Ｃの第４の試験用導波路２５Ｃ２と第２のチップ２Ａの第４の試験用導波路１５Ｃ２とが接続するバットカップリング点での第２の接合面１３Ａ１と第１の接合面３Ｃ１とが導波路に対して斜めの状態で当接している。
【0092】
実施例９の光集積デバイス１Ｈでは、第２のチップ２Ａと第１のチップ３Ｃとの間のバットカップリング点で第２のチップ２Ａ及び第１のチップ３Ｃの導波路に対して第２の接合面１３Ａ１及び第１の接合面３Ｃ１を斜めにした状態である。その結果、バットカップリング点での反射戻り光を抑制できる。
【0093】
次に実施例９の光集積デバイス１Ｈ内の第１のチップ３Ｃに光ファイバアレイ４を接続する形態につき、実施例１０として以下に説明する。
【実施例0094】
図１９は、実施例１０の光集積デバイス１Ｊの一例を示す平面模式図、
図２０は、光集積デバイス１Ｊの一例を示す略断面模式図である。尚、実施例９と同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。
図１９に示す光集積デバイス１Ｊでは、実施例９の光集積デバイス１Ｈ内の第１のチップ３Ｃと光ファイバアレイ４とをアライメントに光学用の接着剤Ａ１で接続する構成である。
【0095】
第１のチップ３Ｃは、第２のチップ２Ａと近接する第１の接合面３Ｃ１と対向するチップ端面である第３の接合面３Ｃ２に光ファイバアレイ４の第４の接合面４Ｘと当接する。
【0096】
光ファイバアレイ４は、第１のチップ３Ｃの第３の接合面３Ｃ２と近接する第４の接合面４Ｘを光ファイバアレイ４の軸方向に対して斜めにすることで、光ファイバアレイ４の第４の接合面４Ｘに対して、入力側の光ファイバ４Ａ１及び出力側の光ファイバ４Ｂ１を斜めに配置されることになる。
【0097】
第１のチップ３Ｃを第２のチップ２Ａに対してアライメントして光学用の接着剤Ａで固定する。第１のチップ３Ｃの第３の接合面３Ｃ２の入力導波路２３Ａと光ファイバアレイ４の入力側の光ファイバ４Ａ１とを光学的に接続すると共に、第３の接合面３Ｃ２の出力導波路２３Ｃと光ファイバアレイ４の出力側の光ファイバ４Ｂ１とを光学的に接続する。そして、光ファイバアレイ４の第４の接合面４Ｘと第１のチップ３Ｃの第３の接合面３Ｃ２との間を接着剤Ａ１で接合する。光集積デバイス１Ｊは、光ファイバアレイ４とアライメント配置できる。
【0098】
実施例１０の光集積デバイス１Ｊでは、第１のチップ３Ｃと光ファイバアレイ４とをアライメント配置する場合を例示した。しかしながら、光変調器１２のドライバの位置やパッケージの形状に応じて第１のチップ３Ｃの任意の角度位置に光ファイバアレイ４を配置しても良く、適宜変更可能である。そこで、このような実施の形態につき、実施例１１として以下に説明する。
【実施例0099】
図２１は、実施例１１の光集積デバイス１Ｋの一例を示す平面模式図、
図２２は、光集積デバイス１Ｋの一例を示す略断面模式図である。尚、実施例９と同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。
図２１に示す光集積デバイス１Ｋでは、実施例９の光集積デバイス１Ｈ内の第１のチップ３Ｄの軸方向に対して９０度の角度位置に光ファイバアレイ４を光学用の接着剤Ａ３で接続する構成である。
【0100】
第１のチップ３Ｄは、第１のチップ３Ｄの軸方向に対して９０度の角度位置、例えば、第２のチップ２Ｂと接合する第１の接合面３Ｄ１と直交するチップ側面を光ファイバアレイ４と接合する第５の接合面３Ｄ２とする。第１のチップ３Ｄは、出力導波路２３Ｃ１と、入力導波路２３Ａ１とを有する。入力導波路２３Ａ１は、第５の接合面３Ｄ２から第１の接合面３Ｄ１に向けて曲がる曲げ導波路である。出力導波路２３Ｃ１は、第５の接合面３Ｄ２からＰＢＣ２４Ｂに向けて曲がる曲げ導波路である。
【0101】
光ファイバアレイ４は、第１のチップ３Ｄの第５の接合面３Ｄ２と接合する第４の接合面４Ｘを光ファイバアレイ４の軸方向に対して斜めにする。光ファイバアレイ４の第４の接合面４Ｘに対して、入力側の光ファイバ４Ａ２及び出力側の光ファイバ４Ｂ２を斜めに配置されることになる。
【0102】
第１のチップ３Ｄを第２のチップ２Ｂに対してアライメントして光学用の接着剤Ａで固定する。第１のチップ３Ｄの第５の接合面３Ｄ２の入力導波路２３Ａ１と光ファイバアレイ４の入力側の光ファイバ４Ａ２とを光学的に接続すると共に、第５の接合面３Ｄ２の出力導波路２３Ｃ１と光ファイバアレイ４の出力側の光ファイバ４Ｂ２とを光学的に接続する。光ファイバアレイ４の第４の接合面４Ｘと第１のチップ３Ｄの第５の接合面３Ｄ２との間を接着剤Ａ３で接合する。光集積デバイス１Ｋは、光集積デバイス１Ｋの軸方向に対する９０度の角度位置で光ファイバアレイ４を配置できる。
【0103】
実施例１１の光集積デバイス１Ｋでは、光集積デバイス１Ｋの軸方向に対して９０度の角度位置に光ファイバアレイ４を配置したので、パッケージの小型化に寄与できる。
【0104】
尚、第２の光導波路１１や第１の光導波路２３等の導波路は、例えば、リブ導波路、リッジ導波路、矩形導波路、ハイメサ導波路であってもよい。リブ導波路は、スラブ部分にも光が染み出すため、コアの側壁荒れの影響を受けづらく、低損失な伝搬が可能なため、好ましい。矩形導波路は、光閉じ込めが強いことから、曲げ半径Ｒを小さくしても損失が小さくなるので好ましい。また、導波路は、低損失の曲げ導波路を使用しても良く、適宜変更可能である。
【0105】
第１の光導波路２３は、コア及びクラッドがともにＳｉＯ２のあるＰＬＣや、ＩｎＰ導波路、ＧａＡｓ導波路でもよい。コアがＳｉ、下部クラッドがＳｉＯ２、上部クラッドがＳｉＯ２若しくは空気、ＳｉＮ等のＳｉ導波路でもよい。導波路がＳｉ導波路の場合、比屈折率差が大きいことから、光の閉じ込めが強く、それによって小さい曲げ半径Ｒでも低損失の曲げ導波路を実現できる、すなわち、光デバイスの小型化が可能なため好ましい。
【0106】
次に本実施例の光集積デバイス１を採用した光トランシーバ５０について説明する。
図２３は、光集積デバイス１を採用した光トランシーバ５０の一例を示す説明図である。
図２３に示す光トランシーバ５０は、光送受信器５１と、ＤＳＰ（Digital Signal Processor）５２とを有する。光送受信器５１は、光変調器素子５４と、ドライバ回路５５と、光受信器素子５６と、ＴＩＡ(Transimpedance Amplifier)５７と、を有する。ＤＳＰ５２は、光送受信器５１全体を制御する。ＤＳＰ５２は、送信信号のＩＱ変調処理、及び受信信号の復調処理を実行する、デジタル信号処理を実行する電気部品である。
【0107】
ＤＳＰ５２は、例えば、送信データの符号化等の処理を実行し、送信データを含む電気信号を生成し、生成した電気信号をドライバ回路５５に出力する。ドライバ回路５５は、ＤＳＰ５２からの電気信号に応じて光変調器素子５４を駆動する。光変調器素子５４は、信号光を光変調する光変調器を含む光集積デバイス１を内蔵している。
【0108】
光受信器素子５６は、信号光を電気変換する。ＴＩＡ５７は、電気変換後の電気信号を増幅し、増幅後の電気信号をＤＳＰ５２に出力する。ＤＳＰ５２は、ＴＩＡ５７から取得した電気信号の復号等の処理を実行して受信データを得る。
【0109】
尚、説明の便宜上、光トランシーバ５０は、光変調器素子５４及び光受信器素子５６を内蔵する場合を例示したが、光トランシーバ５０は、光変調器素子５４のみを内蔵した光送信装置でも良く、適宜変更可能である。
【0110】
また、図示した各部の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散・統合の具体的形態は図示のものに限られず、その全部又は一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。
【0111】
更に、各装置で行われる各種処理機能は、ＣＰＵ（Central Processing Unit）（又はＭＰＵ（Micro Processing Unit）、ＭＣＵ（Micro Controller Unit）等のマイクロ・コンピュータ）上で、その全部又は任意の一部を実行するようにしても良い。また、各種処理機能は、ＣＰＵ（又はＭＰＵ、ＭＣＵ等のマイクロ・コンピュータ）で解析実行するプログラム上、又はワイヤードロジックによるハードウェア上で、その全部又は任意の一部を実行するようにしても良いことは言うまでもない。
【0112】
以上、本実施例を含む実施の形態に関し、更に以下の付記を開示する。
【0113】
（付記１）光回路を備えた第１のチップと、前記第１のチップの材料に比較して電気光学効果が大きい材料を含む光導波路を備えた第２のチップとを有する光集積デバイスにおいて、
前記第２のチップ上に形成されたトレンチに前記第１のチップが搭載され、前記第１のチップと前記第２のチップとはバットカップリングで光結合されていることを特徴とする光集積デバイス。
【0114】
（付記２）前記第２のチップは、
前記光導波路と接続する光変調器を備え、
前記光回路は、
前記光変調器からの信号光を偏波回転する偏波回転部と、
前記光変調器からの信号光と前記偏波回転部にて偏波回転後の信号光とを偏波多重する偏波多重部と、
を有することを特徴とする付記１に記載の光集積デバイス。
【0115】
（付記３）前記第２のチップは、
第２の接合面と、
前記第２の接合面に対して斜めに配置された第２の光導波路と、を有し、
前記第１のチップは、
前記第２の接合面と当接する第１の接合面と、
前記第１の接合面に対して斜めに配置され、かつ、前記第２の光導波路と接続する第１の光導波路と、
を有することを特徴とする付記１に記載の光集積デバイス。
【0116】
（付記４）前記第２のチップは、
第２の光導波路と、
前記第２の光導波路に対して斜めになる、前記トレンチの第２の接合面と、を有し、
前記第１のチップは、
前記第２の光導波路と接続する第１の光導波路と、
前記第１の光導波路に対して斜めになり、かつ、前記第２の接合面と当接する第１の接合面と、
を有することを特徴とする付記１に記載の光集積デバイス。
【0117】
（付記５）前記第２のチップは、
第２の光導波路と、
前記第２の光導波路に対して斜めになり、かつ、前記第２の光導波路と接続する第２の斜め導波路と、を有し、
前記第１のチップは、
前記第１の光導波路と、
前記第１の光導波路に対して斜めになり、かつ、前記第２の斜め導波路と接続する第１の斜め導波路と、
を有することを特徴とする付記１に記載の光集積デバイス。
【0118】
（付記６）前記第１のチップは、
前記第２のチップ上に形成された前記トレンチ上にフェイスダウンで実装されることを特徴とする付記１に記載の光集積デバイス。
【0119】
（付記７）前記第２のチップは、
薄膜ＬＮ（LiNbO3）結晶の材料を含むことを特徴とする付記１に記載の光集積デバイス。
【0120】
（付記８）前記第２のチップ内の第２の光導波路は、
前記第１のチップと接続する第２の入力導波路と、
前記第２の入力導波路と光変調器との間を折り返して接続する折り返し導波路と、
前記光変調器と接続すると共に、前記第１のチップと接続する第２の出力導波路と、を有することを特徴とする付記１に記載の光集積デバイス。
【0121】
（付記９）前記第１のチップと前記第２のチップとがバットカップリングする接合部位での前記第２の入力導波路と前記第２の出力導波路との間の間隔に比較して、前記折り返し導波路の直径が長くなる構造を有することを特徴とする付記８に記載の光集積デバイス。
【0122】
（付記１０）前記第１のチップ内の第１の光導波路は、
入力側の光ファイバと前記第２の入力導波路との間を接続する第１の入力導波路と、
出力側の光ファイバと前記第２の出力導波路との間を接続する第１の出力導波路とを有し、
前記第１のチップと前記第２のチップとがバットカップリングする接合部位での前記第２の入力導波路と前記第２の出力導波路との間の間隔が、前記入力側の光ファイバと前記出力側の光ファイバとの接合面における前記第１の入力導波路と前記第１の出力導波路との間の間隔に比較して狭い構造を有することを特徴とする付記８に記載の光集積デバイス。
【0123】
（付記１１）前記第１のチップは、
反射ミラーを有し、
前記第２のチップは、
前記反射ミラーと接続する第３の光導波路と、
前記第３の光導波路と接続するカプラと、を有し、
前記反射ミラーは、
前記カプラからの試験光が前記第３の光導波路に入力された場合に、入力された前記試験光に対する反射光を前記カプラに対して反射することを特徴とする付記８に記載の光集積デバイス。
【0124】
（付記１２）前記第２のチップは、
第４の光導波路と、
前記第４の光導波路と接続する第１のカプラと、
前記第４の光導波路と接続する第１の反射ミラーと、を有し、
前記第１の反射ミラーは、
前記第１のカプラからの試験光が前記第４の光導波路に入力された場合に、入力された前記試験光に対する反射光を前記第１のカプラに対して反射することを特徴とする付記１１に記載の光集積デバイス。
【0125】
（付記１３）電気信号を用いて光を変調して送信光を送信する光変調器素子を有する光送信装置であって、
前記光変調器素子は、
光回路を備えた第１のチップと、前記第１のチップの材料に比較して電気光学効果が大きい材料を含む光導波路を備えた第２のチップとを有する光集積デバイスを内蔵し、前記第２のチップ上に形成されたトレンチに前記第１のチップが搭載され、前記第１のチップと前記第２のチップとはバットカップリングで光結合されていることを特徴とする光送信装置。
【0126】
（付記１４）送信信号を用いて光を光変調して送信光を送信する光変調器素子と、光を用いて受信光から受信信号を受信する光受信器素子と、を有する光トランシーバであって、
前記光変調器素子は、
光回路を備えた第１のチップと、前記第１のチップの材料に比較して電気光学効果が大きい材料を含む光導波路を備えた第２のチップとを有する光集積デバイスを内蔵し、前記第２のチップ上に形成されたトレンチに前記第１のチップが搭載され、前記第１のチップと前記第２のチップとはバットカップリングで光結合されていることを特徴とする光トランシーバ。
【符号の説明】
【0127】
１ 光集積デバイス
２ 第２のチップ
３ 第１のチップ
１１ 第２の光導波路
１１Ａ１ 入力導波路
１１Ｂ 折り返し導波路
１１Ｃ１ 第１の出力導波路
１１Ｃ２ 第２の出力導波路
１２ 光変調器
１３ トレンチ
１５Ａ２ 試験用導波路
１５Ａ３ ＧＣ
２３ 第１の光導波路
２３Ａ 入力導波路
２３Ｃ 出力導波路
２４ 光回路
２４Ａ ＰＲ
２４Ｂ ＰＢＣ
２５Ａ３ ループミラー
５０ 光トランシーバ
５４ 光変調器素子
５６ 光受信器素子
25
