特開 2025-95730 電子機器、データ格納方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025095730

(43)【公開日】2025-06-26

(54)【発明の名称】電子機器、データ格納方法

(51)【国際特許分類】

   B41J 29/38 20060101AFI20250619BHJP

【ＦＩ】

B41J29/38 701

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023211987

(22)【出願日】2023-12-15

(71)【出願人】

【識別番号】000006150

【氏名又は名称】京セラドキュメントソリューションズ株式会社

(74)【代理人】

【識別番号】100167302

【弁理士】

【氏名又は名称】種村 一幸

(74)【代理人】

【識別番号】100135817

【弁理士】

【氏名又は名称】華山 浩伸

(72)【発明者】

【氏名】塩見 涼

(72)【発明者】

【氏名】横田 洋志

(72)【発明者】

【氏名】柴田 行雄

(72)【発明者】

【氏名】田中 敏彦

(72)【発明者】

【氏名】磯野 智希

【テーマコード（参考）】

2C061

【Ｆターム（参考）】

2C061AP07

2C061AQ05

2C061HJ10

2C061HN21

(57)【要約】

【課題】論理回路に接続可能に設けられる格納部の数を低減可能な電子機器、及びデータ格納方法を提供すること。
【解決手段】画像形成装置は、互いに対応する機能の組み合わせが異なる複数のコンフィグレーションデータを個別に格納する複数の格納部６４Ａと、ＦＰＧＡ６３に接続される接続対象を複数の格納部６４Ａの間で切り替え可能な切替部６５と、記憶部５４から前記コンフィグレーションデータを取得する取得処理部５１Ａと、ＦＰＧＡ６３に接続されていない非接続格納部に格納されている前記コンフィグレーションデータに替えて取得処理部５１Ａによって取得される前記コンフィグレーションデータを前記非接続格納部に格納する格納処理部５１Ｂと、を備える。
【選択図】図３

【特許請求の範囲】

【請求項1】

一又は複数の機能に対応するコンフィグレーションデータに基づいて内部構成を再構成可能な論理回路と、
それぞれが前記論理回路に接続可能に設けられ、互いに対応する機能又は機能の組み合わせが異なる複数の前記コンフィグレーションデータを個別に格納する複数の第１格納部と、
前記論理回路に接続される接続対象を複数の前記第１格納部の間で切り替え可能な切替部と、
前記第１格納部とは異なる第２格納部から前記コンフィグレーションデータを取得する取得処理部と、
前記論理回路に接続されていない前記第１格納部に格納されている前記コンフィグレーションデータに替えて前記取得処理部によって取得される前記コンフィグレーションデータを前記第１格納部に格納する格納処理部と、
を備える電子機器。

【請求項2】

画像データに基づく画像を形成する画像形成ジョブを実行するジョブ実行部を備え、
前記論理回路は、前記画像形成ジョブが実行される場合に、実行される前記画像形成ジョブの画像形成モードに対応する前記コンフィグレーションデータが用いられて前記画像形成モードに対応する画像処理を実行可能となるように再構成され、
前記電子機器は、
前記画像形成ジョブの実行中に待機状態の前記画像形成ジョブが存在する場合に、待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが複数の前記第１格納部のいずれかに格納されているか否かを判定する判定処理部を備え、
前記取得処理部は、前記判定処理部によって待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが複数の前記第１格納部のいずれにも格納されていないと判定される場合に、前記画像形成ジョブの実行中に前記第２格納部から待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータを取得し、
前記格納処理部は、前記取得処理部によって取得される前記コンフィグレーションデータを前記画像形成ジョブの実行中に前記第１格納部に格納する、
請求項１に記載の電子機器。

【請求項3】

前記第２格納部を有する第１制御部と、
前記論理回路、複数の前記第１格納部、及び前記切替部を有する第２制御部と、
前記第１制御部から前記第２制御部への前記画像データの送信に用いられるデータ伝送路と、
を備え、
待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータは、前記画像形成ジョブの実行中における前記データ伝送路を用いた前記画像データの送信が行われていない非送信期間中に、前記データ伝送路が用いられて前記第１制御部から前記第２制御部に送信される、
請求項２に記載の電子機器。

【請求項4】

一又は複数の機能に対応するコンフィグレーションデータに基づいて内部構成を再構成可能な論理回路と、それぞれが前記論理回路に接続可能に設けられ、互いに対応する機能又は機能の組み合わせが異なる複数の前記コンフィグレーションデータを個別に格納する複数の第１格納部と、前記論理回路に接続される接続対象を複数の前記第１格納部の間で切り替え可能な切替部と、を備える電子機器で実行されるデータ格納方法であって、
前記第１格納部とは異なる第２格納部から前記コンフィグレーションデータを取得する取得ステップと、
前記論理回路に接続されていない前記第１格納部に格納されている前記コンフィグレーションデータに替えて前記取得ステップによって取得される前記コンフィグレーションデータを前記第１格納部に格納する格納ステップと、
を含むデータ格納方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子機器、及びデータ格納方法に関する。

【背景技術】

【0002】

一又は複数の機能に対応するコンフィグレーションデータを読み込むことで、当該一又は複数の機能を実現可能となるように内部の論理構成を再構成可能なＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）などの論理回路を備える電子機器が知られている。また、複数の前記コンフィグレーションデータを個別に格納する複数の格納部を備え、前記論理回路に接続される接続対象を複数の前記格納部の間で切り替え可能な電子機器が関連技術として知られている（特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－５７７１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上述の関連技術に係る電子機器では、前記論理回路に実現させる機能の数が多いほど、前記論理回路に接続可能に設けられる格納部の数が多くなる。

【0005】

本発明の目的は、論理回路に接続可能に設けられる格納部の数を低減可能な電子機器、及びデータ格納方法を提供することにある。

【課題を解決するための手段】

【0006】

本発明の一の局面に係る電子機器は、論理回路と、複数の第１格納部と、切替部と、取得処理部と、格納処理部とを備える。前記論理回路は、一又は複数の機能に対応するコンフィグレーションデータに基づいて内部構成を再構成可能である。複数の前記第１格納部は、それぞれが前記論理回路に接続可能に設けられ、互いに対応する機能又は機能の組み合わせが異なる複数の前記コンフィグレーションデータを個別に格納する。前記切替部は、前記論理回路に接続される接続対象を複数の前記第１格納部の間で切り替え可能である。前記取得処理部は、前記第１格納部とは異なる第２格納部から前記コンフィグレーションデータを取得する。前記格納処理部は、前記論理回路に接続されていない前記第１格納部に格納されている前記コンフィグレーションデータに替えて前記取得処理部によって取得される前記コンフィグレーションデータを前記第１格納部に格納する。

【0007】

本発明の他の局面に係るデータ格納方法は、一又は複数の機能に対応するコンフィグレーションデータに基づいて内部構成を再構成可能な論理回路と、それぞれが前記論理回路に接続可能に設けられ、互いに対応する機能又は機能の組み合わせが異なる複数の前記コンフィグレーションデータを個別に格納する複数の第１格納部と、前記論理回路に接続される接続対象を複数の前記第１格納部の間で切り替え可能な切替部と、を備える電子機器で実行され、取得ステップと、格納ステップとを含む。前記取得ステップでは、前記第１格納部とは異なる第２格納部から前記コンフィグレーションデータが取得される。前記格納ステップでは、前記論理回路に接続されていない前記第１格納部に格納されている前記コンフィグレーションデータに替えて前記取得ステップによって取得される前記コンフィグレーションデータが前記第１格納部に格納される。

【発明の効果】

【0008】

本発明によれば、論理回路に接続可能に設けられる格納部の数を低減可能である。

【図面の簡単な説明】

【0009】

【図1】図１は、本発明の実施形態に係る画像形成装置の構成を示す図である。

【図2】図２は、本発明の実施形態に係る画像形成装置の画像形成部の構成を示す図である。

【図3】図３は、本発明の実施形態に係る画像形成装置の第１制御部及び第２制御部の構成を示す図である。

【図4】図４は、本発明の実施形態に係る画像形成装置で実行される論理回路再構成処理の一例を示すフローチャートである。

【発明を実施するための形態】

【0010】

以下、添付図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。

【0011】

［画像形成装置１００の構成］
まず、図１～図３を参照しつつ、本発明の実施形態に係る画像形成装置１００の構成について説明する。ここで、図１は、画像形成装置１００の構成を示す断面図である。また、図２は、画像形成部３、及び搬送ユニット４の構成を示す平面図である。また、図３は、第１制御部５、及び第２制御部６の構成を示すブロック図である。なお、図１では、シート搬送経路Ｒ１１が二点鎖線で示されている。

【0012】

画像形成装置１００は、インクジェット方式でシートに画像を形成可能なプリンターである。画像形成装置１００は、本発明の電子機器の一例である。なお、本発明は、スキャナー、ファクシミリ装置、コピー機、複合機、パーソナルコンピューター、テレビ、エアコン、冷蔵庫、電子レンジ、及び洗濯機などの電子機器に適用可能である。

【0013】

図１、及び図３に示されるように、画像形成装置１００は、筐体１、シート搬送部２、画像形成部３、搬送ユニット４、第１制御部５、及び第２制御部６を備える。

【0014】

筐体１は、画像形成装置１００の各構成要素を収容する。筐体１には、給紙カセット１１が着脱可能に設けられる。給紙カセット１１には、画像が形成されるシートが収容される。筐体１の外側面には、排紙トレイ１２が設けられる。排紙トレイ１２には、画像形成部３によって画像が形成されたシートが排出される。筐体１の内部では、給紙カセット１１に収容されたシートが、画像形成部３による画像形成位置を経由して排紙トレイ１２に至るシート搬送経路Ｒ１１（図１参照）に沿って搬送される。

【0015】

シート搬送部２は、給紙カセット１１に収容されたシートを、シート搬送経路Ｒ１１（図１参照）に沿って搬送する。図１に示されるように、シート搬送部２は、ピックアップローラー２１、及び複数の搬送ローラー２２を備える。ピックアップローラー２１は、給紙カセット１１に収容されたシート束における最上層のシートを取り出して、当該シートをシート搬送経路Ｒ１１に送り出す。複数の搬送ローラー２２は、シート搬送経路Ｒ１１に沿って並んで設けられる。搬送ローラー２２各々は、シートをシート搬送経路Ｒ１１に沿って搬送する。搬送ローラー２２各々は、シートを給紙カセット１１から排紙トレイ１２へ向かう搬送方向Ｄ１１（図１参照）へ搬送する。

【0016】

画像形成部３は、シート搬送部２から供給されるシートに画像データに基づく画像を形成する。図１に示されるように、画像形成部３は、ラインヘッド３１～３４、及びヘッドフレーム３５を備える。

【0017】

図２に示されるように、ラインヘッド３１～３４各々は、搬送方向Ｄ１１に直交する幅方向Ｄ１２に長尺である。具体的に、ラインヘッド３１～３４各々は、幅方向Ｄ１２において、給紙カセット１１に収容可能なシートのうち最大サイズのシートの幅に対応する長さを有する。ラインヘッド３１～３４各々は、搬送方向Ｄ１１に沿って等間隔で並んで設けられる。

【0018】

図２に示されるように、ラインヘッド３１～３４各々は、複数の記録ヘッド３０を有する。記録ヘッド３０は、搬送ユニット４によって搬送されるシートへ向けてインクを吐出する。具体的に、記録ヘッド３０におけるシートとの対向面には、前記インクの吐出に用いられる多数のノズル３６（図２参照）が設けられている。ラインヘッド３１に設けられる記録ヘッド３０各々は、ブラックの前記インクを吐出する。ラインヘッド３２に設けられる記録ヘッド３０各々は、シアンの前記インクを吐出する。ラインヘッド３３に設けられる記録ヘッド３０各々は、マゼンタの前記インクを吐出する。ラインヘッド３４に設けられる記録ヘッド３０各々は、イエローの前記インクを吐出する。

【0019】

本実施形態では、ラインヘッド３１は、幅方向Ｄ１２に沿って３つの記録ヘッド３０が千鳥状に配列されている。また、他のラインヘッド３２～３４各々も、ラインヘッド３１と同様に、幅方向Ｄ１２に沿って３つの記録ヘッド３０が千鳥状に配列されている。なお、図２には、画像形成部３を図１の上側から見た状態が示されている。

【0020】

ヘッドフレーム３５は、ラインヘッド３１～３４を支持する。ヘッドフレーム３５は、筐体１によって支持されている。なお、画像形成部３に設けられるラインヘッドの数は、１つ以上であればよい。また、ラインヘッド３１～３４各々に設けられる記録ヘッド３０の数は、３つに限られなくてよい。

【0021】

図１に示されるように、搬送ユニット４は、ラインヘッド３１～３４の下方に配置される。搬送ユニット４は、シートを記録ヘッド３０に対向させつつ搬送する。例えば、搬送ユニット４は、記録ヘッド３０によって前記インクの吐出が行われるごとに、シートを予め定められた搬送量だけ搬送する。また、搬送ユニット４は、記録ヘッド３０による前記インクの吐出が行われている間は、シートの搬送を停止する。図１に示されるように、搬送ユニット４は、シートが載置される搬送ベルト４１と、搬送ベルト４１を張架する第１張架ローラー４２、第２張架ローラー４３、及び第３張架ローラー４４と、これらを支持する搬送フレーム４５とを備える。なお、搬送ベルト４１と記録ヘッド３０との間隙は、画像形成時のシートの表面と記録ヘッド３０との間隙が所定の距離（例えば１ｍｍ）となるように調整される。

【0022】

第１張架ローラー４２は、不図示のモーターから供給される回転駆動力により回転駆動される。これにより、搬送ベルト４１は、シートを搬送方向Ｄ１１（図１参照）へ搬送可能な方向に回動する。なお、搬送ユニット４には、シートを搬送ベルト４１に吸着させるべく、搬送ベルト４１に形成された多数の貫通孔から吸気を行う吸引ユニット（不図示）なども設けられている。また、第１張架ローラー４２の上側には、シートを搬送ベルト４１に押しつけて搬送させるための圧ローラー４６が設けられている。

【0023】

第１制御部５は、画像形成装置１００を統括的に制御する。図３に示されるように、第１制御部５は、ＣＰＵ５１、ＲＡＭ５２、ネットワークＩ／Ｆ５３、記憶部５４、画像出力Ｉ／Ｆ５５を備える。第１制御部５において、ＣＰＵ５１、ＲＡＭ５２、ネットワークＩ／Ｆ５３、記憶部５４、及び画像出力Ｉ／Ｆ５５は、図３に示されるバス５６により、相互に通信可能に接続される。

【0024】

ＣＰＵ５１は、各種の演算処理を実行するプロセッサーである。ＣＰＵ５１は、第１制御部５に設けられる不図示のＲＯＭに記憶されている制御プログラムを実行することにより、画像形成装置１００を統括的に制御する。

【0025】

ＲＡＭ５２は、揮発性の記憶装置である。ＣＰＵ５１は、ＲＡＭ５２を、自身が実行する各種の処理の一時記憶メモリー（作業領域）として使用する。

【0026】

ネットワークＩ／Ｆ５３は、画像形成装置１００と画像形成装置１００の外部の通信装置とを通信可能に接続するインターフェイスである。

【0027】

記憶部５４は、不揮発性の記憶装置である。例えば、記憶部５４は、フラッシュメモリーなどの不揮発性メモリーである。記憶部５４は、第２制御部６に設けられる記憶部６４（図３参照）よりも記憶容量が多い。なお、記憶部５４は、ＳＳＤ（ソリッドステートドライブ）、又はＨＤＤ（ハードディスクドライブ）であってもよい。

【0028】

画像出力Ｉ／Ｆ５５は、データ伝送路７１（図３参照）を介して第１制御部５と第２制御部６とを通信可能に接続するインターフェイスである。データ伝送路７１は、シリアル伝送路である。データ伝送路７１は、第１制御部５から第２制御部６への画像データの送信に用いられる。例えば、画像出力Ｉ／Ｆ５５は、ＦＰＤ－Ｌｉｎｋ、及びＶ－ｂｙ－Ｏｎｅなどの予め定められたインターフェイス規格に従って送信対象の画像データをシリアル信号に変換し、変換されたシリアル信号をデータ伝送路７１に出力する。

【0029】

第２制御部６は、シート搬送部２、画像形成部３、及び搬送ユニット４の動作を制御する。図３に示されるように、第２制御部６は、ＣＰＵ６１、ＲＡＭ６２、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）６３、記憶部６４、及び切替部６５を備える。第２制御部６において、ＣＰＵ６１、ＲＡＭ６２、ＦＰＧＡ６３、及び記憶部６４は、図３に示されるバス６６により、相互に通信可能に接続される。

【0030】

ＣＰＵ６１は、各種の演算処理を実行するプロセッサーである。ＣＰＵ６１は、第２制御部６に設けられる不図示のＲＯＭに記憶されている制御プログラムを実行することにより、シート搬送部２、画像形成部３、及び搬送ユニット４の動作を制御する。

【0031】

画像形成装置１００では、ＣＰＵ５１とＣＰＵ６１との間でＣＰＵ間通信が実行される。前記ＣＰＵ間通信は、データ伝送路７１を用いたデータ通信よりも低速なデータ通信である。

【0032】

ＲＡＭ６２は、揮発性の記憶装置である。ＣＰＵ６１は、ＲＡＭ６２を、自身が実行する各種の処理の一時記憶メモリー（作業領域）として使用する。

【0033】

ＦＰＧＡ６３は、一又は複数の機能に対応するコンフィグレーションデータを読み込むことで、当該一又は複数の機能を実現可能となるように、内部の論理構成を再構成可能な電子回路である。ＦＰＧＡ６３は、本発明の論理回路の一例である。なお、本発明における論理回路は、ＦＰＧＡに限られず、前記コンフィグレーションデータに基づいて内部の論理構成を再構成可能な電子回路であればよい。

【0034】

ＦＰＧＡ６３は、画像データに対する画像処理に用いられる。具体的に、図３に示されるように、ＦＰＧＡ６３は、画像入力Ｉ／Ｆ６３Ａ、及び画像処理部６３Ｂを含む。ＦＰＧＡ６３は、ＦＰＧＡ６３に接続された格納部６４Ａ（図３参照）に格納されている前記コンフィグレーションデータを読み込むことにより、画像入力Ｉ／Ｆ６３Ａ、及び画像処理部６３Ｂとして機能する。

【0035】

画像入力Ｉ／Ｆ６３Ａは、データ伝送路７１を介して第１制御部５と第２制御部６とを通信可能に接続するインターフェイスである。画像入力Ｉ／Ｆ６３Ａは、前記インターフェイス規格に従ってデータ伝送路７１から入力されるシリアル信号を画像データに変換し、変換された画像データを出力する。

【0036】

画像処理部６３Ｂは、第１制御部５から送信される画像データに対して画像処理を実行する。画像処理部６３Ｂは、ＦＰＧＡ６３によって読み込まれた前記コンフィグレーションデータに対応する画像処理を実行する。

【0037】

ところで、複数の前記コンフィグレーションデータを個別に格納する複数の格納部を備え、ＦＰＧＡ６３に接続される接続対象を複数の前記格納部の間で切り替え可能な電子機器が関連技術として知られている。

【0038】

しかしながら、上述の関連技術に係る電子機器では、ＦＰＧＡ６３に実現させる機能の数が多いほど、ＦＰＧＡ６３に接続可能に設けられる前記格納部の数が多くなる。そのため、第２制御部６の構成が複雑化する。

【0039】

これに対し、本発明の実施形態に係る画像形成装置１００では、以下に説明するように、ＦＰＧＡ６３に接続可能に設けられる前記格納部の数を低減可能である。

【0040】

画像形成装置１００では、互いに対応する機能又は機能の組み合わせが異なる複数の前記コンフィグレーションデータが第１制御部５の記憶部５４に格納されている。例えば、記憶部５４には、第１コンフィグレーションデータ、第２コンフィグレーションデータ、及び第３コンフィグレーションデータが格納されている。

【0041】

前記第１コンフィグレーションデータは、ＦＰＧＡ６３を画像入力Ｉ／Ｆ６３Ａ、及び第１画像処理を実行する画像処理部６３Ｂとして機能させることが可能である。例えば、前記第１画像処理は、画像データをカラーで且つ高画質で印刷する第１画像形成モードに対応する画像処理である。

【0042】

前記第２コンフィグレーションデータは、ＦＰＧＡ６３を画像入力Ｉ／Ｆ６３Ａ、及び第２画像処理を実行する画像処理部６３Ｂとして機能させることが可能である。例えば、前記第２画像処理は、画像データをカラーで且つ高速で印刷する第２画像形成モードに対応する画像処理である。前記第２画像形成モードは、前記第１画像形成モードよりも印刷速度が速く、且つ印刷品質が低い画像形成モードである。

【0043】

前記第３コンフィグレーションデータは、ＦＰＧＡ６３を画像入力Ｉ／Ｆ６３Ａ、及び第３画像処理を実行する画像処理部６３Ｂとして機能させることが可能である。例えば、前記第３画像処理は、画像データをモノクロで印刷する第３画像形成モードに対応する画像処理である。

【0044】

なお、記憶部５４に格納される前記コンフィグレーションデータの数は、４つ以上であってもよい。また、記憶部５４に格納される前記コンフィグレーションデータは、画像形成装置１００の外部のサーバーから取得される更新データによって更新されてもよい。

【0045】

記憶部６４は、互いに対応する機能又は機能の組み合わせが異なる複数の前記コンフィグレーションデータを個別に格納する。図３に示されるように、記憶部６４は、２つの格納部６４Ａを備える。２つの格納部６４Ａは、本発明の複数の第１格納部の一例である。なお、記憶部６４は、３つ以上の格納部６４Ａを備えていてもよい。

【0046】

格納部６４Ａ各々は、不揮発性の記憶装置である。例えば、格納部６４Ａ各々はフラッシュメモリーである。格納部６４Ａ各々は、ＦＰＧＡ６３に接続可能に設けられる。格納部６４Ａ各々には、第１制御部５の記憶部５４に格納されているいずれかの前記コンフィグレーションデータが格納される。

【0047】

なお、記憶部６４は、一又は複数の記憶装置であってもよい。この場合、格納部６４Ａ各々は、記憶部６４に設定された記憶領域であればよい。

【0048】

切替部６５は、ＦＰＧＡ６３に接続される接続対象を、２つの格納部６４Ａの間で切り替え可能である。例えば、切替部６５は、前記接続対象を切り替え可能なマルチプレクサである。なお、切替部６５は、機械式スイッチ、及びリレーなどであってもよい。

【0049】

図３に示されるように、第１制御部５のＣＰＵ５１は、取得処理部５１Ａ、格納処理部５１Ｂ、ジョブ実行部５１Ｃ、及び判定処理部５１Ｄを含む。

【0050】

具体的に、第１制御部５の前記ＲＯＭには、ＣＰＵ５１を上述の各機能部として機能させるための動作制御プログラムが予め格納されている。そして、ＣＰＵ５１は、前記ＲＯＭに格納された前記動作制御プログラムを実行することにより、上述の各機能部として機能する。

【0051】

なお、前記動作制御プログラムは、ＣＤ、ＤＶＤ、及びフラッシュメモリーなどのコンピューター読み取り可能な記録媒体に記録されており、前記記録媒体から読み取られて記憶部５４などの記憶装置に格納されてもよい。また、上述の各機能部の一部、又は全部は、集積回路（ＡＳＩＣ）などの電子回路で構成されたものでもよい。また、前記動作制御プログラムは、複数のプロセッサーを上述の各機能部として機能させるためのプログラムであってもよい。

【0052】

取得処理部５１Ａは、記憶部５４（本発明の第２格納部の一例）から前記コンフィグレーションデータを取得する。

【0053】

格納処理部５１Ｂは、２つの格納部６４Ａのうち、ＦＰＧＡ６３に接続されていない非接続格納部に格納されている前記コンフィグレーションデータに替えて、取得処理部５１Ａによって取得される前記コンフィグレーションデータを前記非接続格納部に格納する。

【0054】

例えば、格納処理部５１Ｂは、データ伝送路７１を用いて、取得処理部５１Ａによって取得された前記コンフィグレーションデータを第２制御部６に送信する。また、格納処理部５１Ｂは、第２制御部６のＣＰＵ６１に、第１制御部５から送信される前記コンフィグレーションデータを前記非接続格納部に格納するよう指示する。

【0055】

ジョブ実行部５１Ｃは、画像データに基づく画像を形成する画像形成ジョブを実行する。

【0056】

例えば、画像形成装置１００には、外部の情報処理装置から、前記第１画像形成モード、前記第２画像形成モード、及び前記第３画像形成モードのいずれかを指定する指定情報を含む前記画像形成ジョブが入力される。

【0057】

ジョブ実行部５１Ｃは、外部の情報処理装置から前記画像形成ジョブが入力された場合に、指定された画像形成モードに従って、入力された前記画像形成ジョブを実行する。

【0058】

ここで、ＦＰＧＡ６３は、前記画像形成ジョブが実行される場合に、実行される前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが用いられて前記画像形成モードに対応する画像処理を実行可能となるように再構成される。

【0059】

具体的に、ＣＰＵ５１は、実行される前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが前記非接続格納部に格納されている場合には、切替部６５を用いて前記接続対象を切り替えて、ＦＰＧＡ６３を再起動させる。

【0060】

また、取得処理部５１Ａは、実行される前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータがいずれの格納部６４Ａにも格納されていない場合には、実行される前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータを記憶部５４から取得する。また、格納処理部５１Ｂは、前記非接続格納部に格納されている前記コンフィグレーションデータに替えて、取得処理部５１Ａによって取得される前記コンフィグレーションデータを前記非接続格納部に格納する。そして、ＣＰＵ５１は、切替部６５を用いて前記接続対象を切り替えて、ＦＰＧＡ６３を再起動させる。

【0061】

なお、ＣＰＵ５１から再起動を指示されたＦＰＧＡ６３は、まず自身をリセットするリセット処理を実行し、次に前記接続対象から前記コンフィグレーションデータを読み込み、その後読み込んだデータに基づいて内部の論理構成を再構成するコンフィグレーション処理を実行する。

【0062】

判定処理部５１Ｄは、前記画像形成ジョブの実行中に待機状態の前記画像形成ジョブが存在する場合に、待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが複数の格納部６４Ａのいずれかに格納されているか否かを判定する。

【0063】

例えば、判定処理部５１Ｄは、前記画像形成ジョブの実行中に待機状態の前記画像形成ジョブが存在する場合に、実行中の第１画像形成ジョブの前記画像形成モードと、次に実行される第２画像形成ジョブの前記画像形成モードとが同じであるか否かを判定する。

【0064】

ここで、判定処理部５１Ｄは、前記第１画像形成ジョブの前記画像形成モードと前記第２画像形成ジョブの前記画像形成モードとが同じであれば、前記第２画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータがＦＰＧＡ６３に接続されている格納部６４Ａに格納されていると判定する。

【0065】

また、判定処理部５１Ｄは、前記第１画像形成ジョブの前記画像形成モードと前記第２画像形成ジョブの前記画像形成モードとが同じでなければ、前記第１画像形成ジョブの直前に実行された第３画像形成ジョブの前記画像形成モードと前記第２画像形成ジョブの前記画像形成モードとが同じであるか否かを判定する。そして、判定処理部５１Ｄは、前記第３画像形成ジョブの前記画像形成モードと前記第２画像形成ジョブの前記画像形成モードとが同じであれば、前記第２画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが前記非接続格納部に格納されていると判定する。また、判定処理部５１Ｄは、前記第３画像形成ジョブの前記画像形成モードと前記第２画像形成ジョブの前記画像形成モードとが同じでなければ、前記第２画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが複数の格納部６４Ａのいずれにも格納されていないと判定する。

【0066】

ここで、取得処理部５１Ａは、判定処理部５１Ｄによって待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが複数の格納部６４Ａのいずれにも格納されていないと判定される場合に、前記画像形成ジョブの実行中に記憶部５４から待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータを取得する。

【0067】

例えば、取得処理部５１Ａは、前記第１画像形成ジョブの実行中に、記憶部５４から前記第２画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータを取得する。

【0068】

また、格納処理部５１Ｂは、取得処理部５１Ａによって取得される前記コンフィグレーションデータを前記画像形成ジョブの実行中に前記非接続格納部に格納する。

【0069】

例えば、格納処理部５１Ｂは、取得処理部５１Ａによって取得される前記第２画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータを前記第１画像形成ジョブの実行中に前記非接続格納部に格納する。

【0070】

ここで、待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータは、前記画像形成ジョブの実行中におけるデータ伝送路７１を用いた画像データの送信が行われていない非送信期間中に、データ伝送路７１が用いられて第１制御部５から第２制御部６に送信される。これにより、前記画像形成ジョブの実行を妨げることなく、前記画像形成ジョブの実行中に前記コンフィグレーションデータを第１制御部５から第２制御部６へ送信可能である。

【0071】

［論理回路再構成処理］
以下、図４を参照しつつ、画像形成装置１００において第１制御部５のＣＰＵ５１により実行される論理回路再構成処理の手順の一例とともに、本発明のデータ格納方法について説明する。ここで、ステップＳ１１、Ｓ１２・・・は、ＣＰＵ５１により実行される処理手順（ステップ）の番号を表している。なお、前記論理回路再構成処理は、前記画像形成ジョブの実行中に待機状態の前記画像形成ジョブが存在する場合に実行される。つまり、前記論理回路再構成処理は、前記第１画像形成ジョブ、及び前記第２画像形成ジョブが存在する場合に実行される。

【0072】

＜ステップＳ１１＞
まず、ステップＳ１１において、ＣＰＵ５１は、前記第１画像形成ジョブの前記画像形成モードと前記第２画像形成ジョブの前記画像形成モードとが同じであるか否かを判定する。

【0073】

ここで、ＣＰＵ５１は、前記第１画像形成ジョブの前記画像形成モードと前記第２画像形成ジョブの前記画像形成モードとが同じであると判定すると（Ｓ１１のＹｅｓ側）、前記論理回路再構成処理を終了させる。また、前記第１画像形成ジョブの前記画像形成モードと前記第２画像形成ジョブの前記画像形成モードとが同じでなければ（Ｓ１１のＮｏ側）、ＣＰＵ５１は、処理をステップＳ１２に移行させる。

【0074】

＜ステップＳ１２＞
ステップＳ１２において、ＣＰＵ５１は、前記第１画像形成ジョブの直前に実行された前記第３画像形成ジョブの前記画像形成モードと前記第２画像形成ジョブの前記画像形成モードとが同じであるか否かを判定する。ここで、ステップＳ１１、及びステップＳ１２の処理は、判定処理部５１Ｄにより実行される。

【0075】

ここで、ＣＰＵ５１は、前記第３画像形成ジョブの前記画像形成モードと前記第２画像形成ジョブの前記画像形成モードとが同じであると判定すると（Ｓ１２のＹｅｓ側）、処理をステップＳ１５に移行させる。また、前記第３画像形成ジョブの前記画像形成モードと前記第２画像形成ジョブの前記画像形成モードとが同じでなければ（Ｓ１２のＮｏ側）、ＣＰＵ５１は、処理をステップＳ１３に移行させる。

【0076】

＜ステップＳ１３＞
ステップＳ１３において、ＣＰＵ５１は、前記第１画像形成ジョブの実行中に、記憶部５４から前記第２画像形成ジョブの画像形成モードに対応する前記コンフィグレーションデータを取得する。ここで、ステップＳ１３の処理は、本発明の取得ステップの一例であって、取得処理部５１Ａにより実行される。

【0077】

＜ステップＳ１４＞
ステップＳ１４において、ＣＰＵ５１は、前記第１画像形成ジョブの実行中に、ステップＳ１３の処理によって取得された前記コンフィグレーションデータを前記非接続格納部に格納する。ここで、ステップＳ１４の処理は、本発明の格納ステップの一例であって、格納処理部５１Ｂにより実行される。

【0078】

具体的に、ＣＰＵ５１は、一枚のシートに印刷される画像データの送信が終了してから、次のシートに印刷される画像データの送信が開始されるまでの紙間時間の間に、データ伝送路７１を用いて、取得処理部５１Ａによって取得された前記コンフィグレーションデータを第２制御部６に送信する。また、ＣＰＵ５１は、第２制御部６のＣＰＵ６１に、第１制御部５から送信される前記コンフィグレーションデータを前記非接続格納部に格納するよう指示する。

【0079】

＜ステップＳ１５＞
ステップＳ１５において、ＣＰＵ５１は、前記第１画像形成ジョブが終了したか否かを判定する。

【0080】

ここで、ＣＰＵ５１は、前記第１画像形成ジョブが終了したと判定すると（Ｓ１５のＹｅｓ側）、処理をステップＳ１６に移行させる。また、前記第１画像形成ジョブが終了していなければ（Ｓ１５のＮｏ側）、ＣＰＵ５１は、ステップＳ１５で前記第１画像形成ジョブの終了を待ち受ける。

【0081】

＜ステップＳ１６＞
ステップＳ１６において、ＣＰＵ５１は、ジョブ実行部５１Ｃによる前記画像形成ジョブの実行を制限する。

【0082】

＜ステップＳ１７＞
ステップＳ１７において、ＣＰＵ５１は、切替部６５を用いて前記接続対象を切り替える。これにより、ＦＰＧＡ６３が、前記第２画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが格納された格納部６４Ａに接続される。

【0083】

＜ステップＳ１８＞
ステップＳ１８において、ＣＰＵ５１は、ＦＰＧＡ６３を再起動させる。これにより、ＦＰＧＡ６３が前記第２画像形成ジョブの前記画像形成モードに対応するように、ＦＰＧＡ６３が再構成される。

【0084】

＜ステップＳ１９＞
ステップＳ１９において、ＣＰＵ５１は、ジョブ実行部５１Ｃによる前記画像形成ジョブの実行制限を解除する。これにより、ジョブ実行部５１Ｃによって、前記第２画像形成ジョブの実行が開始される。

【0085】

このように、画像形成装置１００では、前記非接続格納部に格納されている前記コンフィグレーションデータに替えて、記憶部５４から取得される前記コンフィグレーションデータが前記非接続格納部に格納される。これにより、ＦＰＧＡ６３に接続可能に設けられる格納部６４Ａの数を増やすことなく、ＦＰＧＡ６３に実現させる機能の数を多くすることが可能である。そのため、ＦＰＧＡ６３に接続可能に設けられる格納部６４Ａの数を低減可能である。

【0086】

また、画像形成装置１００では、前記第２画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータがいずれの格納部６４Ａにも格納されていない場合に、前記第１画像形成ジョブの実行中に、前記第２画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが前記非接続格納部に格納される。これにより、前記第１画像形成ジョブの終了後に、前記第２画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータがいずれかの格納部６４Ａに格納される構成と比較して、前記第２画像形成ジョブの実行開始を待つユーザーの待ち時間を短縮させることが可能である。

【0087】

また、画像形成装置１００では、前記第２画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが、前記第１画像形成ジョブの実行中における前記非送信期間中に、データ伝送路７１が用いられて第１制御部５から第２制御部６に送信される。これにより、例えば、前記第２画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが、前記第１画像形成ジョブの実行中に、ＣＰＵ５１とＣＰＵ６１との間で実行される前記ＣＰＵ間通信により送信される構成と比較して、より早く前記コンフィグレーションデータを第２制御部６に送信することが可能である。

【0088】

なお、前記コンフィグレーションデータの転送中に、前記コンフィグレーションデータが破損することが考えられる。破損した前記コンフィグレーションデータに基づいてＦＰＧＡ６３が再構成されると、画像入力Ｉ／Ｆ６３Ａの動作に支障が生じて、データ伝送路７１を用いた第１制御部５から第２制御部６へのデータ送信ができなくなることがある。

【0089】

この場合、ＣＰＵ５１は、切替部６５を用いて前記接続対象を切り替えて、ＦＰＧＡ６３を再起動させればよい。これにより、前記非接続格納部に格納されている前記コンフィグレーションデータが破損していない限り、画像入力Ｉ／Ｆ６３Ａの機能を回復させることが可能である。

【0090】

また、ＣＰＵ５１は、ＦＰＧＡ６３を再起動させても画像入力Ｉ／Ｆ６３Ａの機能を回復させることができない場合には、前記ＣＰＵ間通信により、第１制御部５から第２制御部６へ前記コンフィグレーションデータを送信すればよい。

【0091】

［発明の付記］
以下、上述の実施形態から抽出される発明の概要について付記する。なお、以下の付記で説明する各構成及び各処理機能は取捨選択して任意に組み合わせることが可能である。

【0092】

＜付記１＞
一又は複数の機能に対応するコンフィグレーションデータに基づいて内部構成を再構成可能な論理回路と、それぞれが前記論理回路に接続可能に設けられ、互いに対応する機能又は機能の組み合わせが異なる複数の前記コンフィグレーションデータを個別に格納する複数の第１格納部と、前記論理回路に接続される接続対象を複数の前記第１格納部の間で切り替え可能な切替部と、前記第１格納部とは異なる第２格納部から前記コンフィグレーションデータを取得する取得処理部と、前記論理回路に接続されていない前記第１格納部に格納されている前記コンフィグレーションデータに替えて前記取得処理部によって取得される前記コンフィグレーションデータを前記第１格納部に格納する格納処理部と、を備える電子機器。

【0093】

＜付記２＞
画像データに基づく画像を形成する画像形成ジョブを実行するジョブ実行部を備え、前記論理回路は、前記画像形成ジョブが実行される場合に、実行される前記画像形成ジョブの画像形成モードに対応する前記コンフィグレーションデータが用いられて前記画像形成モードに対応する画像処理を実行可能となるように再構成され、前記電子機器は、前記画像形成ジョブの実行中に待機状態の前記画像形成ジョブが存在する場合に、待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが複数の前記第１格納部のいずれかに格納されているか否かを判定する判定処理部を備え、前記取得処理部は、前記判定処理部によって待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータが複数の前記第１格納部のいずれにも格納されていないと判定される場合に、前記画像形成ジョブの実行中に前記第２格納部から待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータを取得し、前記格納処理部は、前記取得処理部によって取得される前記コンフィグレーションデータを前記画像形成ジョブの実行中に前記第１格納部に格納する、付記１に記載の電子機器。

【0094】

＜付記３＞
前記第２格納部を有する第１制御部と、前記論理回路、複数の前記第１格納部、及び前記切替部を有する第２制御部と、前記第１制御部から前記第２制御部への前記画像データの送信に用いられるデータ伝送路と、を備え、待機状態の前記画像形成ジョブの前記画像形成モードに対応する前記コンフィグレーションデータは、前記画像形成ジョブの実行中における前記データ伝送路を用いた前記画像データの送信が行われていない非送信期間中に、前記データ伝送路が用いられて前記第１制御部から前記第２制御部に送信される、付記２に記載の電子機器。

【0095】

＜付記４＞
一又は複数の機能に対応するコンフィグレーションデータに基づいて内部構成を再構成可能な論理回路と、それぞれが前記論理回路に接続可能に設けられ、互いに対応する機能又は機能の組み合わせが異なる複数の前記コンフィグレーションデータを個別に格納する複数の第１格納部と、前記論理回路に接続される接続対象を複数の前記第１格納部の間で切り替え可能な切替部と、を備える電子機器で実行されるデータ格納方法であって、前記第１格納部とは異なる第２格納部から前記コンフィグレーションデータを取得する取得ステップと、前記論理回路に接続されていない前記第１格納部に格納されている前記コンフィグレーションデータに替えて前記取得ステップによって取得される前記コンフィグレーションデータを前記第１格納部に格納する格納ステップと、を含むデータ格納方法。

【符号の説明】

【0096】

１ 筐体
２ シート搬送部
３ 画像形成部
４ 搬送ユニット
５ 第１制御部
６ 第２制御部
５１ ＣＰＵ
５１Ａ 取得処理部
５１Ｂ 格納処理部
５１Ｃ ジョブ実行部
５１Ｄ 判定処理部
５２ ＲＡＭ
５３ ネットワークＩ／Ｆ
５４ 記憶部
５５ 画像出力Ｉ／Ｆ
５６ バス
６１ ＣＰＵ
６２ ＲＡＭ
６３ ＦＰＧＡ
６３Ａ 画像入力Ｉ／Ｆ
６３Ｂ 画像処理部
６４ 記憶部
６４Ａ 格納部
６５ 切替部
６６ バス
７１ データ伝送路
１００ 画像形成装置

【図1】

【図2】

【図3】

【図4】