知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社デンソーの特許一覧 ▶ トヨタ自動車株式会社の特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025097803
(43)【公開日】2025-07-01
(54)【発明の名称】半導体装置の製造方法
(51)【国際特許分類】
H01L 21/301 20060101AFI20250624BHJP
B28D 5/00 20060101ALI20250624BHJP
【ＦＩ】
H01L21/78 U
H01L21/78 G
B28D5/00 A
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2023214219
(22)【出願日】2023-12-19
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(74)【代理人】
【識別番号】110000110
【氏名又は名称】弁理士法人 快友国際特許事務所
(72)【発明者】
【氏名】南雲 裕司
(72)【発明者】
【氏名】植茶 雅史
(72)【発明者】
【氏名】奥田 勝
(72)【発明者】
【氏名】長屋 正武
【テーマコード（参考）】
3C069
5F063
【Ｆターム（参考）】
3C069AA03
3C069BA03
3C069BA04
3C069BB01
3C069BB04
3C069BC02
3C069CA05
3C069CB02
3C069CB05
3C069EA05
5F063AA05
5F063BA45
5F063CB03
5F063CB10
5F063CB28
5F063DD34
5F063DD81
5F063DF12
5F063EE21
5F063EE85
(57)【要約】 （修正有）
【課題】半導体ウェハに対するクラックの形成に起因する残留応力を低減する半導体装置の製造方法を提供する。
【解決手段】方法は、結晶軸が第１表面の垂線に対して傾斜している半導体ウェハを準備する工程、第１表面において結晶軸の傾斜方向に沿う第１方向に沿って第１表面に第１の荷重で押圧部材を押し当てることで、半導体ウェハに、第１方向に沿うとともに半導体ウェハの厚み方向に延びる第１クラックを形成する工程、第１表面において第１方向に対して直交する第２方向に沿って第１表面に第１の荷重よりも小さい第２の荷重で押圧部材を押し当てることで、半導体ウェハに、第２方向に沿うとともに半導体ウェハの厚み方向に延びる第２クラックを形成する工程及び第１表面の裏側に位置する第２表面側から、第１クラック及び第２クラックに沿って半導体ウェハに分割部材を押し当てることで、各クラックに沿って半導体ウェハを分割する工程を備える。
【選択図】図６
【解決手段】方法は、結晶軸が第１表面の垂線に対して傾斜している半導体ウェハを準備する工程、第１表面において結晶軸の傾斜方向に沿う第１方向に沿って第１表面に第１の荷重で押圧部材を押し当てることで、半導体ウェハに、第１方向に沿うとともに半導体ウェハの厚み方向に延びる第１クラックを形成する工程、第１表面において第１方向に対して直交する第２方向に沿って第１表面に第１の荷重よりも小さい第２の荷重で押圧部材を押し当てることで、半導体ウェハに、第２方向に沿うとともに半導体ウェハの厚み方向に延びる第２クラックを形成する工程及び第１表面の裏側に位置する第２表面側から、第１クラック及び第２クラックに沿って半導体ウェハに分割部材を押し当てることで、各クラックに沿って半導体ウェハを分割する工程を備える。
【選択図】図６
【特許請求の範囲】
【請求項1】
半導体装置（１０）の製造方法であって、
結晶軸（Ａ）が第１表面（２ａ）の垂線に対して傾斜している半導体ウェハ（２）を準備する工程と、
前記第１表面において前記結晶軸の傾斜方向に沿う第１方向に沿って前記第１表面に第１の荷重で押圧部材（３２）を押し当てることにより、前記半導体ウェハに、前記第１方向に沿うとともに前記半導体ウェハの厚み方向に延びる第１クラック（５ａ）を形成する工程と、
前記第１表面において前記第１方向に対して直交する第２方向に沿って前記第１表面に前記第１の荷重よりも小さい第２の荷重で前記押圧部材を押し当てることにより、前記半導体ウェハに、前記第２方向に沿うとともに前記半導体ウェハの厚み方向に延びる第２クラック（５ｂ）を形成する工程と、
前記第１表面の裏側に位置する第２表面（２ｂ）側から、前記第１クラック及び前記第２クラックに沿って前記半導体ウェハに分割部材（３３）を押し当てることにより、前記第１クラック及び前記第２クラックに沿って前記半導体ウェハを分割する工程と、
を備える、製造方法。
結晶軸（Ａ）が第１表面（２ａ）の垂線に対して傾斜している半導体ウェハ（２）を準備する工程と、
前記第１表面において前記結晶軸の傾斜方向に沿う第１方向に沿って前記第１表面に第１の荷重で押圧部材（３２）を押し当てることにより、前記半導体ウェハに、前記第１方向に沿うとともに前記半導体ウェハの厚み方向に延びる第１クラック（５ａ）を形成する工程と、
前記第１表面において前記第１方向に対して直交する第２方向に沿って前記第１表面に前記第１の荷重よりも小さい第２の荷重で前記押圧部材を押し当てることにより、前記半導体ウェハに、前記第２方向に沿うとともに前記半導体ウェハの厚み方向に延びる第２クラック（５ｂ）を形成する工程と、
前記第１表面の裏側に位置する第２表面（２ｂ）側から、前記第１クラック及び前記第２クラックに沿って前記半導体ウェハに分割部材（３３）を押し当てることにより、前記第１クラック及び前記第２クラックに沿って前記半導体ウェハを分割する工程と、
を備える、製造方法。
【請求項2】
前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程の前に、前記半導体ウェハの前記第２表面に複数の素子構造（６）がマトリクス状に配列されるように複数の前記素子構造を形成する工程をさらに備え、
前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程では、前記素子構造の境界に沿って前記第１クラック及び前記第２クラックが形成される、請求項１に記載の製造方法。
前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程では、前記素子構造の境界に沿って前記第１クラック及び前記第２クラックが形成される、請求項１に記載の製造方法。
【請求項3】
前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程の後であって、前記半導体ウェハを分割する前記工程の前に、前記第１表面に金属膜（８）を形成する工程をさらに備える、請求項１に記載の製造方法。
【請求項4】
前記半導体ウェハは、ＳｉＣにより構成されている、請求項１に記載の製造方法。
【請求項5】
前記結晶軸がｃ軸である、請求項４に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書に開示の技術は、半導体装置の製造方法に関する。
【背景技術】
【0002】
特許文献１には、スクライブアンドブレイクという工法により基板を分割する技術が開示されている。特許文献１では、第１方向に沿って基板の表面に押圧部材を押し当てることにより、基板に第１方向に沿って延びるクラックを形成した後、第１方向と交差する第２方向に沿って基板の表面に押圧部材を押し当てることにより、基板に第２方向に沿って延びるクラックを形成する。その後、分割部材を押し当てることにより、形成したクラックに沿って基板を分割する。
【0003】
特許文献１では、第１方向に沿うクラックを形成するときに基板の表面に押圧部材を押し当てる荷重が、第２方向に沿うクラックを形成するときに基板の表面に押圧部材を押し当てる荷重よりも大きい。これにより、第１方向に沿うクラックと第２方向に沿うクラックとの交点近傍における基板の不具合（例えば、チッピング）を抑制することができる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００９－６７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
近年では、半導体ウェハを分割するためにスクライブアンドブレイク工法が採用されることがある。半導体ウェハは、その表面の垂線に対して結晶軸が傾斜している場合がある。クラックは、半導体ウェハの厚み方向において、結晶軸に沿って半導体ウェハの内部に形成され易い。結晶軸の傾斜方向に交差する方向に沿ってクラックを形成する場合、半導体ウェハの厚み方向におけるクラックの形成方向（当該垂線に対して傾斜する方向）が、半導体ウェハの表面に対する押圧部材の押圧方向（当該垂線に沿う方向）に対して傾くため、半導体ウェハ内部に応力が生じる。すなわち、クラックを形成する方向によって、半導体ウェハ内部に生じる応力の大きさが異なる。その結果、半導体ウェハを分割した後も、当該応力が残留応力として存在し、製造される半導体装置の特性が悪化する。本明細書では、半導体ウェハに対するクラックの形成に起因する残留応力を低減する技術を提案する。
【課題を解決するための手段】
【0006】
本明細書が開示する半導体装置（１０）の製造方法は、結晶軸が第１表面（２ａ）の垂線に対して傾斜している半導体ウェハ（２）を準備する工程と、前記第１表面において前記結晶軸の傾斜方向に沿う第１方向に沿って前記第１表面に第１の荷重で押圧部材（３２）を押し当てることにより、前記半導体ウェハに、前記第１方向に沿うとともに前記半導体ウェハの厚み方向に延びる第１クラック（５ａ）を形成する工程と、前記第１表面において前記第１方向に対して直交する第２方向に沿って前記第１表面に前記第１の荷重よりも小さい第２の荷重で前記押圧部材を押し当てることにより、前記半導体ウェハに、前記第２方向に沿うとともに前記半導体ウェハの厚み方向に延びる第２クラック（５ｂ）を形成する工程と、前記第１表面の裏側に位置する第２表面（２ｂ）側から、前記第１クラック及び前記第２クラックに沿って前記半導体ウェハに分割部材（３３）を押し当てることにより、前記第１クラック及び前記第２クラックに沿って前記半導体ウェハを分割する工程と、を備える。なお、第１クラック形成工程と第２クラック形成工程は、いずれを先に実施してもよい。
【0007】
この製造方法では、第１方向が結晶軸の傾斜方向に沿っているため、第１方向に沿って第１クラックを形成すると、半導体ウェハの厚み方向における第１クラックの形成方向が、押圧部材による押圧方向に略一致する。このため、第１クラックの形成に起因して半導体ウェハ内部に生じる応力は小さい。一方、第２方向は結晶軸の傾斜方向に直交する方向であるため、第２方向に沿って第２クラックを形成すると、半導体ウェハの厚み方向における第２クラックの形成方向が、押圧部材による押圧方向に対して傾く。このため、第２クラックの形成に起因して半導体ウェハ内部に生じる応力は大きくなる。しかしながら、この製造方法では、第２クラックを形成するときの押圧部材の第２の荷重が、第１クラックを形成するときの押圧部材の第１の荷重よりも小さい。このため、第２クラックを形成するときに、第２クラックの形成方向と押圧部材の押圧方向との相違に起因する応力が低減する。その結果、半導体ウェハの分割後における半導体装置全体の残留応力が低減され、高い信頼性を有する半導体装置を製造することができる。
【図面の簡単な説明】
【0008】
【図1】半導体ウェハの平面図。
【図2】ＳｉＣの結晶構造を説明するための図。
【図3】素子構造形成工程を説明するための図。
【図4】支持板貼り付け工程を説明するための図。
【図5】クラック形成工程を説明するための図。
【図6】クラックが形成された半導体ウェハの断面の走査電子顕微鏡画像。
【図7】金属膜形成工程を説明するための図。
【図8】ダイシングテープ貼り付け工程を説明するための図。
【図9】支持板剥離工程を説明するための図。
【図10】保護部材被覆工程を説明するための図。
【図11】分割工程を説明するための図。
【図12】ピックアップ工程を説明するための図。
【図13】実施例と比較例の半導体装置の残留応力を、第１表面から第２表面に向かって測定したグラフ。
【発明を実施するための形態】
【0009】
本明細書が開示する一例の製造方法では、前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程の前に、前記半導体ウェハの前記第２表面に複数の素子構造がマトリクス状に配列されるように複数の前記素子構造を形成する工程をさらに備えてもよく、前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程では、前記素子構造の境界に沿って前記第１クラック及び前記第２クラックが形成されてもよい。
【0010】
クラックを形成するときには、押圧部材を押し当てた表面の近傍に応力が生じ易い。上記の構成によれば、素子構造が設けられた第２表面側ではなく、その裏側に位置する第１表面側から押圧部材を押し当てる。このため、仮に第１表面近傍に残留応力が存在しても、半導体装置の機能を実現する素子構造に対する影響を低減することができる。
【0011】
本明細書が開示する一例の製造方法では、前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程の後であって、前記半導体ウェハを分割する前記工程の前に、前記第１表面に金属膜を形成する工程をさらに備えてもよい。
【0012】
このような構成では、第１表面に形成した金属膜を半導体装置の電極として機能させることができる。
【0013】
本明細書が開示する一例の製造方法では、前記半導体ウェハは、ＳｉＣにより構成されていてもよい。また、前記結晶軸がｃ軸であってもよい。
【0014】
（実施例）
図面を参照して実施例の製造方法を説明する。図１は、半導体装置の製造に用いる半導体ウェハ２の平面図を示している。半導体ウェハ２は、円板形状を有している。半導体ウェハ２の外周面には、オリエンテーションフラット２ｆが設けられている。半導体ウェハ２には、複数の素子領域３がマトリクス状に配置されている。図１では、各素子領域３を実線により模式的に示している。素子領域３は、トランジスタやダイオード等の素子構造が形成される領域である。説明の便宜上、隣り合う素子領域３の間の境界であって、後に半導体ウェハ２を個々の素子領域３に分割する際の線を分割予定線４と称する。分割予定線４は、実際に半導体ウェハ２の上に記された線ではなく、仮想的な線である。分割予定線４は、目視できるように、実際に半導体ウェハ２の上に描かれた線や溝であってもよい。半導体ウェハは、ＳｉＣにより構成されている。なお、半導体ウェハ２は、ＳｉやＧａＮ等、他の半導体材料によって構成されていてもよい。図３等に示すように、半導体ウェハ２は、第１表面２ａと、第１表面２ａの裏側に位置する第２表面２ｂを有している。
図面を参照して実施例の製造方法を説明する。図１は、半導体装置の製造に用いる半導体ウェハ２の平面図を示している。半導体ウェハ２は、円板形状を有している。半導体ウェハ２の外周面には、オリエンテーションフラット２ｆが設けられている。半導体ウェハ２には、複数の素子領域３がマトリクス状に配置されている。図１では、各素子領域３を実線により模式的に示している。素子領域３は、トランジスタやダイオード等の素子構造が形成される領域である。説明の便宜上、隣り合う素子領域３の間の境界であって、後に半導体ウェハ２を個々の素子領域３に分割する際の線を分割予定線４と称する。分割予定線４は、実際に半導体ウェハ２の上に記された線ではなく、仮想的な線である。分割予定線４は、目視できるように、実際に半導体ウェハ２の上に描かれた線や溝であってもよい。半導体ウェハは、ＳｉＣにより構成されている。なお、半導体ウェハ２は、ＳｉやＧａＮ等、他の半導体材料によって構成されていてもよい。図３等に示すように、半導体ウェハ２は、第１表面２ａと、第１表面２ａの裏側に位置する第２表面２ｂを有している。
【0015】
半導体ウェハ２は、図２に示す六方晶の結晶構造を有している。図２に示すように、半導体ウェハ２は、複数の結晶面を有している。図示していないが、図２の紙面に平行な面が（０００１）面である。本実施例では、図１に示すように、ＳｉＣの結晶軸Ａ（すなわち、ｃ軸）が、図１に示すｚ方向（すなわち、半導体ウェハ２の第２表面２ｂに立てた垂線Ｖ）に対してｘ方向に約４°傾斜している。結晶軸Ａは、垂線Ｖに対してｙ方向には傾斜していない。すなわち、結晶軸Ａは、垂線Ｖに対してｘｚ平面内で傾斜している。言い換えると、本実施例では、（０００１）面（すなわち、ｃ面）が半導体ウェハ２の第２表面２ｂに対してｘ方向に約４°傾斜しており、（１－１００）面がオリエンテーションフラット２ｆに平行な面であり、（１１－２０）面がオリエンテーションフラット２ｆに垂直な面に対してｘ方向に約４°傾斜している。
【0016】
実施例の製造方法は、素子構造形成工程、支持板貼り付け工程、第１クラック形成工程、第２クラック形成工程、金属膜形成工程、ダイシングテープ貼り付け工程、支持板剥離工程、保護部材被覆工程、分割工程を含む。
【0017】
（素子構造形成工程）
素子構造形成工程では、図３に示すように、半導体ウェハ２の第２表面２ｂに複数の素子構造６を形成する。素子構造６は、第２表面２ｂ側に設けられた電極、絶縁膜、ｎ型領域及びｐ型領域の少なくとも１つを有する。素子構造６は、例えば、トレンチやゲート電極等、半導体装置の機能を実現するための構造を含む。この工程では、各素子領域３に対して、素子構造６がそれぞれ形成される。したがって、各素子構造６は、半導体ウェハ２の第２表面２ｂ上にマトリクス状に配列されるように形成される。また、この工程では、素子構造６を形成するとともに、各素子領域３の半導体ウェハ２内部に、トランジスタやダイオードの機能を有する構造（不図示）を形成する。例えば、半導体ウェハ２の内部にＭＯＳＦＥＴの構造を形成する場合、第２表面２ｂに露出する領域では、各素子構造６に対して個別にソース領域やボディ領域を形成する。一方、第１表面２ａに露出する領域では、第１表面２ａの略全域に亘ってドレイン領域を形成する。すなわち、ドレイン領域は、第１表面２ａに露出する位置において、複数の素子領域３に跨るように形成される。
素子構造形成工程では、図３に示すように、半導体ウェハ２の第２表面２ｂに複数の素子構造６を形成する。素子構造６は、第２表面２ｂ側に設けられた電極、絶縁膜、ｎ型領域及びｐ型領域の少なくとも１つを有する。素子構造６は、例えば、トレンチやゲート電極等、半導体装置の機能を実現するための構造を含む。この工程では、各素子領域３に対して、素子構造６がそれぞれ形成される。したがって、各素子構造６は、半導体ウェハ２の第２表面２ｂ上にマトリクス状に配列されるように形成される。また、この工程では、素子構造６を形成するとともに、各素子領域３の半導体ウェハ２内部に、トランジスタやダイオードの機能を有する構造（不図示）を形成する。例えば、半導体ウェハ２の内部にＭＯＳＦＥＴの構造を形成する場合、第２表面２ｂに露出する領域では、各素子構造６に対して個別にソース領域やボディ領域を形成する。一方、第１表面２ａに露出する領域では、第１表面２ａの略全域に亘ってドレイン領域を形成する。すなわち、ドレイン領域は、第１表面２ａに露出する位置において、複数の素子領域３に跨るように形成される。
【0018】
（支持板貼り付け工程）
支持板貼り付け工程では、図４に示すように、半導体ウェハ２の第２表面２ｂに対して、支持板１２を貼り付ける。支持板１２は、接着剤１１を介して第２表面２ｂに貼り付けられる。支持板１２は、例えばガラスにより構成されている。接着剤１１は、例えばシリコン系接着剤であり、半導体ウェハ２を支持板１２に接着する機能に加えて、半導体ウェハ２の第２表面２ｂに形成された素子構造６を保護する機能も有している。したがって、ここでは、接着剤１１の厚さが素子構造６の厚さよりも厚くなるように、接着剤１１が塗布される。その後、必要に応じて、半導体ウェハ２の第１表面２ａを研削砥石により研削し、半導体ウェハ２を薄板化する。なお、図４及び図５では、第１表面２ａを上にして半導体ウェハ２が描かれていることに留意されたい。
支持板貼り付け工程では、図４に示すように、半導体ウェハ２の第２表面２ｂに対して、支持板１２を貼り付ける。支持板１２は、接着剤１１を介して第２表面２ｂに貼り付けられる。支持板１２は、例えばガラスにより構成されている。接着剤１１は、例えばシリコン系接着剤であり、半導体ウェハ２を支持板１２に接着する機能に加えて、半導体ウェハ２の第２表面２ｂに形成された素子構造６を保護する機能も有している。したがって、ここでは、接着剤１１の厚さが素子構造６の厚さよりも厚くなるように、接着剤１１が塗布される。その後、必要に応じて、半導体ウェハ２の第１表面２ａを研削砥石により研削し、半導体ウェハ２を薄板化する。なお、図４及び図５では、第１表面２ａを上にして半導体ウェハ２が描かれていることに留意されたい。
【0019】
（第１クラック形成工程）
半導体ウェハ２を薄板化した後、図５に示す第１クラック形成工程を実施する。第１クラック形成工程では、支持板１２に貼り付けられた半導体ウェハ２の第１表面２ａに対して、スクライブホイール３２を押し当てることにより、半導体ウェハ２の内部にクラック５を伴うスクライブラインを形成する。スクライブホイール３２は、円板状（円環状）の部材であり、支持装置（不図示）に軸支されている。この工程では、スクライブホイール３２を半導体ウェハ２の第１表面２ａに押し当てながら、図１のｘ方向に延びる各分割予定線４に沿って移動（走査）させる。スクライブホイール３２は、分割予定線４に沿って移動する際に、路面上を転がるタイヤのように半導体ウェハ２の第１表面２ａ上を滑ることなく転がる。スクライブホイール３２は、周縁部分が鋭くなっているが、半導体ウェハ２を切削することはなく、第１表面２ａに対して押し付けられるだけである。第１クラック形成工程では、約２．０Ｎの荷重でスクライブホイール３２が、第１表面２ａに押し当てられる。第１表面２ａがスクライブホイール３２により押圧されると、半導体ウェハ２の内部には、第１表面２ａの表層の領域に圧縮応力が生じる。スクライブホイール３２による押圧箇所にはスクライブライン（すなわち、溝）が形成される一方で、圧縮応力が生じた領域の直下では、半導体ウェハ２の内部に引張応力が生じる。引張応力は、圧縮応力が生じる領域の直下において、半導体ウェハ２の第１表面２ａに沿って、分割予定線４から離れる方向に生じる。この引張応力により、半導体ウェハ２の内部に、ｘ方向に沿うとともに半導体ウェハ２の厚み方向に延びるクラック５が形成される。ここでは、スクライブホイール３２を、第１表面２ａに押し当てながら、ｘ方向に沿う分割予定線４に沿って移動させることにより、ｙ方向に隣り合う素子領域３の境界に沿うとともに、半導体ウェハ２の厚み方向に延びるように、クラック５が形成される。クラック５は、半導体ウェハ２の第１表面２ａの表層近傍に形成される。スクライブホイール３２が「押圧部材」の一例である。
半導体ウェハ２を薄板化した後、図５に示す第１クラック形成工程を実施する。第１クラック形成工程では、支持板１２に貼り付けられた半導体ウェハ２の第１表面２ａに対して、スクライブホイール３２を押し当てることにより、半導体ウェハ２の内部にクラック５を伴うスクライブラインを形成する。スクライブホイール３２は、円板状（円環状）の部材であり、支持装置（不図示）に軸支されている。この工程では、スクライブホイール３２を半導体ウェハ２の第１表面２ａに押し当てながら、図１のｘ方向に延びる各分割予定線４に沿って移動（走査）させる。スクライブホイール３２は、分割予定線４に沿って移動する際に、路面上を転がるタイヤのように半導体ウェハ２の第１表面２ａ上を滑ることなく転がる。スクライブホイール３２は、周縁部分が鋭くなっているが、半導体ウェハ２を切削することはなく、第１表面２ａに対して押し付けられるだけである。第１クラック形成工程では、約２．０Ｎの荷重でスクライブホイール３２が、第１表面２ａに押し当てられる。第１表面２ａがスクライブホイール３２により押圧されると、半導体ウェハ２の内部には、第１表面２ａの表層の領域に圧縮応力が生じる。スクライブホイール３２による押圧箇所にはスクライブライン（すなわち、溝）が形成される一方で、圧縮応力が生じた領域の直下では、半導体ウェハ２の内部に引張応力が生じる。引張応力は、圧縮応力が生じる領域の直下において、半導体ウェハ２の第１表面２ａに沿って、分割予定線４から離れる方向に生じる。この引張応力により、半導体ウェハ２の内部に、ｘ方向に沿うとともに半導体ウェハ２の厚み方向に延びるクラック５が形成される。ここでは、スクライブホイール３２を、第１表面２ａに押し当てながら、ｘ方向に沿う分割予定線４に沿って移動させることにより、ｙ方向に隣り合う素子領域３の境界に沿うとともに、半導体ウェハ２の厚み方向に延びるように、クラック５が形成される。クラック５は、半導体ウェハ２の第１表面２ａの表層近傍に形成される。スクライブホイール３２が「押圧部材」の一例である。
【0020】
（第２クラック形成工程）
次に、第２クラック形成工程を実施する。第２クラック形成工程では、スクライブホイール３２を半導体ウェハ２の第１表面２ａに押し当てながら、図１のｙ方向に延びる各分割予定線４に沿って移動（走査）させる。この工程は、スクライブホイール３２を走査させる方向、及び、スクライブホイール３２を第１表面２ａに押し当てる荷重が約１．５Ｎであることを除いて、第１クラック形成工程と同様である。
次に、第２クラック形成工程を実施する。第２クラック形成工程では、スクライブホイール３２を半導体ウェハ２の第１表面２ａに押し当てながら、図１のｙ方向に延びる各分割予定線４に沿って移動（走査）させる。この工程は、スクライブホイール３２を走査させる方向、及び、スクライブホイール３２を第１表面２ａに押し当てる荷重が約１．５Ｎであることを除いて、第１クラック形成工程と同様である。
【0021】
図６は、スクライブホイール３２によりクラック５を形成した後の半導体ウェハ２の断面の走査電子顕微鏡画像である。図６（ａ）は、半導体ウェハ２の第１表面２ａ近傍におけるｙ－ｚ面の断面図であり、図６（ｂ）は、半導体ウェハ２の第１表面２ａ近傍におけるｘ－ｚ面の断面図である。図６に示すように、分割予定線４に沿ってスクライブホイール３２を押し当てることにより、半導体ウェハ２の内部に、素子領域３の境界に沿ってクラック５ａ、５ｂが形成されていることがわかる。また、半導体ウェハ２の第１表面２ａは、スクライブホイール３２による半導体ウェハ２の塑性変形によりスクライブラインが僅かに凹んで観察される。また、図６（ａ）に示すように、ｙ－ｚ断面では、ＳｉＣの結晶軸Ａが第１表面２ａの垂線Ｖに対して傾斜していないので、第１クラック５ａは、半導体ウェハ２の厚み方向において、スクライブホイール３２の押圧方向と略一致する方向に延びるように形成される。一方、図６（ｂ）に示すように、ｘ－ｚ断面では、ＳｉＣの結晶軸Ａが第１表面２ａの垂線Ｖに対して傾斜しているので、第２クラック５ｂは、半導体ウェハ２の厚み方向において、スクライブホイール３２の押圧方向に対して傾斜する方向に延びるように形成される。
【0022】
（金属膜形成工程）
次に、図７に示す金属膜形成工程を実施する。金属膜形成工程では、半導体ウェハ２の第１表面２ａに金属膜８を形成する。金属膜８を構成する材料は特に限定されないが、例えば、アルミニウム、ニッケル及び金を積層した多層膜である。金属膜８は、第１表面２ａの略全域を覆うように形成される。すなわち、金属膜８は、複数の素子領域３に跨るように第１表面２ａ上に形成される。金属膜８は、完成した半導体装置の電極として機能する。
次に、図７に示す金属膜形成工程を実施する。金属膜形成工程では、半導体ウェハ２の第１表面２ａに金属膜８を形成する。金属膜８を構成する材料は特に限定されないが、例えば、アルミニウム、ニッケル及び金を積層した多層膜である。金属膜８は、第１表面２ａの略全域を覆うように形成される。すなわち、金属膜８は、複数の素子領域３に跨るように第１表面２ａ上に形成される。金属膜８は、完成した半導体装置の電極として機能する。
【0023】
（ダイシングテープ貼り付け工程）
次に、図８に示すダイシングテープ貼り付け工程を実施する。ダイシングテープ貼り付け工程では、金属膜８の表面にダイシングテープ１３を貼り付ける。ダイシングテープ１３は、金属膜８の略全域を覆うように貼り付けられる。ダイシングテープ１３は、ダイシングフレーム（不図示）に固定される。なお、図８以降は、再び第２表面２ｂを上にして半導体ウェハ２が描かれていることに留意されたい。
次に、図８に示すダイシングテープ貼り付け工程を実施する。ダイシングテープ貼り付け工程では、金属膜８の表面にダイシングテープ１３を貼り付ける。ダイシングテープ１３は、金属膜８の略全域を覆うように貼り付けられる。ダイシングテープ１３は、ダイシングフレーム（不図示）に固定される。なお、図８以降は、再び第２表面２ｂを上にして半導体ウェハ２が描かれていることに留意されたい。
【0024】
（支持板剥離工程）
次に、図９に示す支持板剥離工程を実施する。支持板剥離工程では、支持板１２及び接着剤１１を半導体ウェハ２の第２表面２ｂから剥離する。ここでは、例えば、接着剤１１を溶剤によって溶解することにより、第２表面２ｂから接着剤１１とともに支持板１２を剥離する。これにより、半導体ウェハ２は、ダイシングテープ１３により支持された状態となる。
次に、図９に示す支持板剥離工程を実施する。支持板剥離工程では、支持板１２及び接着剤１１を半導体ウェハ２の第２表面２ｂから剥離する。ここでは、例えば、接着剤１１を溶剤によって溶解することにより、第２表面２ｂから接着剤１１とともに支持板１２を剥離する。これにより、半導体ウェハ２は、ダイシングテープ１３により支持された状態となる。
【0025】
（保護部材被覆工程）
次に、図１０に示す保護部材被覆工程を実施する。保護部材被覆工程では、半導体ウェハ２の各素子領域３の各素子構造６の表面に跨るように保護部材１５を貼り付けることによって、半導体ウェハ２の第２表面２ｂを保護部材１５によって被覆する。保護部材１５の材料は特に限定されないが、例えば、樹脂等を用いることができる。保護部材１５を被覆することにより、後の分割工程等において、半導体ウェハ２の第２表面２ｂが保護される。
次に、図１０に示す保護部材被覆工程を実施する。保護部材被覆工程では、半導体ウェハ２の各素子領域３の各素子構造６の表面に跨るように保護部材１５を貼り付けることによって、半導体ウェハ２の第２表面２ｂを保護部材１５によって被覆する。保護部材１５の材料は特に限定されないが、例えば、樹脂等を用いることができる。保護部材１５を被覆することにより、後の分割工程等において、半導体ウェハ２の第２表面２ｂが保護される。
【0026】
（分割工程）
次に、図１１に示す分割工程を実施する。分割工程では、分割予定線４に沿ってブレイクプレート３３を押し当て、分割予定線４に沿って（素子領域３の境界に沿って）半導体ウェハ２を分割する。ここでは、まず、半導体ウェハ２を２つの支持台３４上に載置する。２つの支持台３４は、間隔を空けて配置されている。半導体ウェハ２を支持台３４に載置するときには、分割すべき位置（ブレイクプレート３３を押し当てる位置）の下方に当該間隔が位置するように、半導体ウェハ２が載置される。その後、保護部材１５を介して半導体ウェハ２の第２表面２ｂ側からブレイクプレート３３を押し当てる。ブレイクプレート３３は、板状の部材であり、下端（第２表面２ｂに押し当てられる端縁）部分が稜線状（鋭い刃状）になっているが、半導体ウェハ２を切削することなく、押し付けられるだけである。
次に、図１１に示す分割工程を実施する。分割工程では、分割予定線４に沿ってブレイクプレート３３を押し当て、分割予定線４に沿って（素子領域３の境界に沿って）半導体ウェハ２を分割する。ここでは、まず、半導体ウェハ２を２つの支持台３４上に載置する。２つの支持台３４は、間隔を空けて配置されている。半導体ウェハ２を支持台３４に載置するときには、分割すべき位置（ブレイクプレート３３を押し当てる位置）の下方に当該間隔が位置するように、半導体ウェハ２が載置される。その後、保護部材１５を介して半導体ウェハ２の第２表面２ｂ側からブレイクプレート３３を押し当てる。ブレイクプレート３３は、板状の部材であり、下端（第２表面２ｂに押し当てられる端縁）部分が稜線状（鋭い刃状）になっているが、半導体ウェハ２を切削することなく、押し付けられるだけである。
【0027】
ブレイクプレート３３の下方には支持台３４が存在しない（２つの支持台３４の間隔が位置している）ので、ブレイクプレート３３を第２表面２ｂに押し当てると、２つの支持台３４の間隔内に入り込むように、半導体ウェハ２が撓む。ここで、クラック５は、半導体ウェハ２の第１表面２ａ側に形成されている。このため、半導体ウェハ２に第２表面２ｂ側からブレイクプレート３３を押し当てると、押し当てられた部分（ライン）を軸として半導体ウェハ２が撓み、第１表面２ａ側ではクラック５に対して分割位置に隣接する２つの素子領域３を引き離す方向に力が加わる。また、上述したように、クラック５の周囲には引張応力が印加されている。このため、第２表面２ｂにブレイクプレート３３を押し当てると、クラック５が半導体ウェハ２の厚み方向に伸展し、クラック５を起点として、半導体ウェハ２が結晶面に沿って劈開する。これにより、半導体ウェハ２が分割される。また、金属膜８は、半導体ウェハ２の第１表面２ａ上に形成されているので、金属膜８に対しても分割位置に隣接する２つの素子領域３を引き離す方向に力が加わり、金属膜８が引き離されるように変形して分割される。なお、２つの支持台３４に代えて半導体ウェハ２の第１表面２ａの全体を１つの弾性支持板（又は１つの弾性支持板を介して１つ又は複数の支持台）で支持してもよい。この場合、ブレイクプレート３３の下方に弾性支持板が存在するが、半導体ウェハ２が撓むと半導体ウェハ２の撓みに応じて弾性支持板が変形するので、ブレイクプレート３３を第２表面２ｂに押し当てると、２つの支持台３４により支持する場合（ブレイクプレート３３の下方に支持台３４が存在しない場合）と同様に、クラック５に対して分割位置に隣接する２つの素子領域３を引き離す方向に力が加わることとなる。ブレイクプレート３３は、「分割部材」の一例である。
【0028】
分割工程では、上述のブレイクプレート３３を第２表面２ｂに押し当てる工程を、各分割予定線４に沿って繰り返し実施する。これにより、半導体ウェハ２と金属膜８を各素子領域３の境界に沿って分割することができる。その後、図１２に示すように、個片化された素子領域３及び金属膜８をダイシングテープ１３から剥離する。これにより、金属膜８（電極）が表面に形成された複数の半導体装置１０が完成する。
【0029】
以上に説明したように、本実施例の製造方法では、ｘ方向が結晶軸の傾斜方向に沿っているため、ｘ方向に沿って第１クラック５ａを形成すると、半導体ウェハ２の厚み方向における第１クラック５ａの形成方向（すなわち、図６（ａ）の結晶軸Ａが延びる方向）が、スクライブホイール３２による押圧方向（すなわち、図６（ａ）の垂線Ｖが延びる方向）に略一致する。このため、第１クラック５ａの形成に起因して半導体ウェハ２内部に生じる応力は小さい。一方、ｙ方向は結晶軸の傾斜方向に直交する方向であるため、ｙ方向に沿って第２クラック５ｂを形成すると、半導体ウェハ２の厚み方向における第２クラック５ｂの形成方向（すなわち、図６（ｂ）の結晶軸Ａが延びる方向）が、スクライブホイール３２による押圧方向（すなわち、図６（ｂ）の垂線Ｖが延びる方向）に対して傾く。このため、第２クラック５ｂの形成に起因して半導体ウェハ２内部に生じる応力は大きくなる。これらの応力は、半導体ウェハ２を分割した後も残留応力として存在する。残留応力が存在すると、製造された半導体装置が繰り返し動作したときに、残留応力が存在する領域の近傍において負荷が加わり易く、半導体装置の信頼性が低下する。
【0030】
しかしながら、本実施例の製造方法では、第２クラック５ｂを形成するときのスクライブホイール３２の荷重（約１．５Ｎ）が、第１クラック５ａを形成するときのスクライブホイール３２の荷重（約２．０Ｎ）よりも小さい。このため、第２クラック５ｂを形成するときに、第２クラック５ｂの形成方向とスクライブホイール３２の押圧方向との相違に起因する応力が低減する。図６の領域Ｒａ、Ｒｂは、スクライブホイール３２による押圧によって、半導体ウェハ２内部に生じる圧縮応力を示している。図６に示すように、第２クラック５ｂの形成におけるスクライブホイール３２の荷重を、第１クラック５ａの形成におけるスクライブホイール３２の荷重よりも小さくすることによって、領域Ｒｂの範囲（すなわち、圧縮応力の大きさ）を領域Ｒａの範囲と略等しくすることができる。これにより、製造される半導体装置１０全体としての残留応力を低減することができる。
【0031】
また、図１３は、比較例（図１３（ａ））と実施例（図１３（ｂ））の半導体装置の残留応力を測定したグラフを示している。図１３では、横軸が残留応力の値を示しており、縦軸が分割面（すなわち、スクライブホイールにより押圧された表面）からの距離を示している。残留応力は、引張応力を正の値で示し、圧縮応力を負の値で示している。比較例では、第１クラック５ａと第２クラック５ｂを形成するときのスクライブホイール３２の荷重が略等しい。上述したように、ｘ－ｚ断面では、結晶軸Ａがスクライブホイール３２の押圧方向に対して傾斜しているため、図１３（ａ）に示すように、比較例の半導体装置では、分割面の近傍（すなわち、クラックの近傍）において、大きな残留応力（約８４ＭＰａ）が存在していることがわかる。一方、実施例の半導体装置１０では、第２クラック５ｂの形成におけるスクライブホイール３２の荷重を、第１クラック５ａの形成におけるスクライブホイール３２の荷重よりも小さくすることにより、図１３（ｂ）に示すように、ｘ－ｚ断面における残留応力をｙ－ｚ断面における残留応力（約５５ＭＰａ）と同等の値まで低減することができる。このように、本実施例の製造方法によれば、半導体装置１０全体の残留応力が低減され、信頼性の高い半導体装置１０を得ることができる。
【0032】
また、本実施例では、素子構造６を、スクライブホイール３２を押し当てる第１表面２ａ側ではなく、第１表面２ａの裏側に位置する第２表面２ｂに形成する。このため、第１表面２ａ側に残留応力が存在しても、製造される半導体装置１０の機能を実現する素子構造６に対する影響を低減することができる。
【0033】
なお、上述した実施例において、支持板貼り付け工程、ダイシングテープ貼り付け工程、及び保護部材被覆工程は実施されなくてもよい。また、金属膜形成工程は、第１クラック形成工程及び第２クラック形成工程の前に実施されてもよいし、実施されなくてもよい。すなわち、本明細書に開示の技術では、少なくとも、結晶軸が半導体ウェハの表面の垂線に対して傾斜している半導体ウェハに対して、第１クラック形成工程、第２クラック形成工程、及び分割工程を実施すればよい。
【0034】
以下に、本明細書に開示の製造方法の構成を列記する。
（構成１）
半導体装置の製造方法であって、
結晶軸が第１表面の垂線に対して傾斜している半導体ウェハを準備する工程と、
前記第１表面において前記結晶軸の傾斜方向に沿う第１方向に沿って前記第１表面に第１の荷重で押圧部材を押し当てることにより、前記半導体ウェハに、前記第１方向に沿うとともに前記半導体ウェハの厚み方向に延びる第１クラックを形成する工程と、
前記第１表面において前記第１方向に対して直交する第２方向に沿って前記第１表面に前記第１の荷重よりも小さい第２の荷重で前記押圧部材を押し当てることにより、前記半導体ウェハに、前記第２方向に沿うとともに前記半導体ウェハの厚み方向に延びる第２クラックを形成する工程と、
前記第１表面の裏側に位置する第２表面側から、前記第１クラック及び前記第２クラックに沿って前記半導体ウェハに分割部材を押し当てることにより、前記第１クラック及び前記第２クラックに沿って前記半導体ウェハを分割する工程と、
を備える、製造方法。
（構成２）
前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程の前に、前記半導体ウェハの前記第２表面に複数の素子構造がマトリクス状に配列されるように複数の前記素子構造を形成する工程をさらに備え、
前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程では、前記素子構造の境界に沿って前記第１クラック及び前記第２クラックが形成される、構成１に記載の製造方法。
（構成３）
前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程の後であって、前記半導体ウェハを分割する前記工程の前に、前記第１表面に金属膜を形成する工程をさらに備える、構成１又は２に記載の製造方法。
（構成４）
前記半導体ウェハは、ＳｉＣにより構成されている、構成１～３のいずれかに記載の製造方法。
（構成５）
前記結晶軸がｃ軸である、構成４に記載の製造方法。
（構成１）
半導体装置の製造方法であって、
結晶軸が第１表面の垂線に対して傾斜している半導体ウェハを準備する工程と、
前記第１表面において前記結晶軸の傾斜方向に沿う第１方向に沿って前記第１表面に第１の荷重で押圧部材を押し当てることにより、前記半導体ウェハに、前記第１方向に沿うとともに前記半導体ウェハの厚み方向に延びる第１クラックを形成する工程と、
前記第１表面において前記第１方向に対して直交する第２方向に沿って前記第１表面に前記第１の荷重よりも小さい第２の荷重で前記押圧部材を押し当てることにより、前記半導体ウェハに、前記第２方向に沿うとともに前記半導体ウェハの厚み方向に延びる第２クラックを形成する工程と、
前記第１表面の裏側に位置する第２表面側から、前記第１クラック及び前記第２クラックに沿って前記半導体ウェハに分割部材を押し当てることにより、前記第１クラック及び前記第２クラックに沿って前記半導体ウェハを分割する工程と、
を備える、製造方法。
（構成２）
前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程の前に、前記半導体ウェハの前記第２表面に複数の素子構造がマトリクス状に配列されるように複数の前記素子構造を形成する工程をさらに備え、
前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程では、前記素子構造の境界に沿って前記第１クラック及び前記第２クラックが形成される、構成１に記載の製造方法。
（構成３）
前記第１クラックを形成する前記工程及び前記第２クラックを形成する前記工程の後であって、前記半導体ウェハを分割する前記工程の前に、前記第１表面に金属膜を形成する工程をさらに備える、構成１又は２に記載の製造方法。
（構成４）
前記半導体ウェハは、ＳｉＣにより構成されている、構成１～３のいずれかに記載の製造方法。
（構成５）
前記結晶軸がｃ軸である、構成４に記載の製造方法。
【0035】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【0036】
２：半導体ウェハ、２ａ：第１表面、２ｂ：第２表面、２ｆ：オリエンテーションフラット、３：素子領域、４：分割予定線、５ａ：第１クラック、５ｂ：第２クラック、６：素子構造、８：金属膜、１０：半導体装置、３２：スクライブホイール、３３：ブレイクプレート
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】