知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025099275
(43)【公開日】2025-07-03
(54)【発明の名称】半導体発光装置
(51)【国際特許分類】
H01S 5/0239 20210101AFI20250626BHJP
【ＦＩ】
H01S5/0239
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2023215809
(22)【出願日】2023-12-21
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】坂本 晃輝
(72)【発明者】
【氏名】國師 渡
(72)【発明者】
【氏名】富士 和則
【テーマコード（参考）】
5F173
【Ｆターム（参考）】
5F173MC01
5F173MC02
5F173MD44
5F173MD64
(57)【要約】
【課題】配線設計を容易化しつつ半導体発光装置に搭載可能な半導体発光素子の数の増加にも対応可能とする半導体発光装置を提供すること。
【解決手段】半導体発光装置１０は、半導体発光素子３０Ａと、半導体発光素子３０Ａを駆動する駆動回路４０Ａとを含む。駆動回路４０Ａは、半導体発光素子３０Ａを制御するスイッチング素子４１１と、半導体発光素子３０Ａに電流を供給するキャパシタ４２１とを含む。半導体発光装置１０はさらに、スイッチング素子４１１とキャパシタ４２１とが埋め込まれた封止樹脂２７と、封止樹脂２７に設けられ、半導体発光素子３０Ａと駆動回路４０Ａとの導電経路を構成する導電部２８とを含む。半導体発光素子３０Ａは、半導体発光素子３０Ａの実装面に対して交わる方向に光を出射する光出射素子により構成されている。
【選択図】図４
【解決手段】半導体発光装置１０は、半導体発光素子３０Ａと、半導体発光素子３０Ａを駆動する駆動回路４０Ａとを含む。駆動回路４０Ａは、半導体発光素子３０Ａを制御するスイッチング素子４１１と、半導体発光素子３０Ａに電流を供給するキャパシタ４２１とを含む。半導体発光装置１０はさらに、スイッチング素子４１１とキャパシタ４２１とが埋め込まれた封止樹脂２７と、封止樹脂２７に設けられ、半導体発光素子３０Ａと駆動回路４０Ａとの導電経路を構成する導電部２８とを含む。半導体発光素子３０Ａは、半導体発光素子３０Ａの実装面に対して交わる方向に光を出射する光出射素子により構成されている。
【選択図】図４
【特許請求の範囲】
【請求項1】
半導体発光素子と、
前記半導体発光素子を駆動する駆動回路であって、
前記半導体発光素子を制御するスイッチング素子と、
前記半導体発光素子に電流を供給するキャパシタと
を含む前記駆動回路と、
前記駆動回路の少なくとも一部が埋め込まれた封止樹脂と、
前記封止樹脂に設けられ、前記半導体発光素子と前記駆動回路との導電経路を構成する導電部と、を備え、
前記半導体発光素子は、前記半導体発光素子の実装面に対して交わる方向に光を出射する光出射素子により構成されている、半導体発光装置。
前記半導体発光素子を駆動する駆動回路であって、
前記半導体発光素子を制御するスイッチング素子と、
前記半導体発光素子に電流を供給するキャパシタと
を含む前記駆動回路と、
前記駆動回路の少なくとも一部が埋め込まれた封止樹脂と、
前記封止樹脂に設けられ、前記半導体発光素子と前記駆動回路との導電経路を構成する導電部と、を備え、
前記半導体発光素子は、前記半導体発光素子の実装面に対して交わる方向に光を出射する光出射素子により構成されている、半導体発光装置。
【請求項2】
前記半導体発光素子は、前記実装面に実装された複数の半導体発光素子のうちの一つであり、前記駆動回路は、前記複数の半導体発光素子のうちの一つ以上を各々駆動する複数の駆動回路のうちの一つである、請求項１に記載の半導体発光装置。
【請求項3】
前記導電部は、前記半導体発光素子の前記実装面を含む第１電極層を含み、
前記複数の半導体発光素子は、前記第１電極層の中央領域に集約配置されている、請求項２に記載の半導体発光装置。
前記複数の半導体発光素子は、前記第１電極層の中央領域に集約配置されている、請求項２に記載の半導体発光装置。
【請求項4】
前記複数の半導体発光素子は、前記第１電極層の前記中央領域に互いに隣接して行列状に配置されている、請求項３に記載の半導体発光装置。
【請求項5】
前記スイッチング素子と前記キャパシタとのうちの少なくとも一方が前記封止樹脂に埋め込まれている、請求項１に記載の半導体発光装置。
【請求項6】
前記スイッチング素子と前記キャパシタとのうち少なくとも前記キャパシタが前記封止樹脂に埋め込まれており、
前記キャパシタは、平面視で前記半導体発光素子と重なる位置にて前記封止樹脂に埋め込まれている、請求項５に記載の半導体発光装置。
前記キャパシタは、平面視で前記半導体発光素子と重なる位置にて前記封止樹脂に埋め込まれている、請求項５に記載の半導体発光装置。
【請求項7】
前記キャパシタと前記スイッチング素子との双方が前記封止樹脂内で同一層位置に埋め込まれている、請求項５に記載の半導体発光装置。
【請求項8】
前記キャパシタは、前記封止樹脂に埋め込まれたシリコンキャパシタであり、
前記スイッチング素子は、前記封止樹脂に埋め込まれた縦型ＭＯＳＦＥＴである、請求項１に記載の半導体発光装置。
前記スイッチング素子は、前記封止樹脂に埋め込まれた縦型ＭＯＳＦＥＴである、請求項１に記載の半導体発光装置。
【請求項9】
前記キャパシタは、前記封止樹脂に埋め込まれたシリコンキャパシタであり、
前記スイッチング素子は、前記封止樹脂から露出した前記導電部上に実装された窒化物半導体トランジスタである、請求項１に記載の半導体発光装置。
前記スイッチング素子は、前記封止樹脂から露出した前記導電部上に実装された窒化物半導体トランジスタである、請求項１に記載の半導体発光装置。
【請求項10】
前記キャパシタは、前記封止樹脂から露出した前記導電部上に実装されたセラミックキャパシタであり、
前記スイッチング素子は、前記封止樹脂に埋め込まれた縦型ＭＯＳＦＥＴである、請求項１に記載の半導体発光装置。
前記スイッチング素子は、前記封止樹脂に埋め込まれた縦型ＭＯＳＦＥＴである、請求項１に記載の半導体発光装置。
【請求項11】
前記光出射素子は、フォトニック結晶面発光レーザ素子または垂直共振器型面発光レーザ素子である、請求項１に記載の半導体発光装置。
【請求項12】
前記キャパシタは、前記駆動回路に設けられた複数のキャパシタのうちの１つである、請求項１に記載の半導体発光装置。
【請求項13】
前記スイッチング素子は、前記半導体発光素子と複数のワイヤで接続されている、請求項１に記載の半導体発光装置。
【請求項14】
前記駆動回路における前記スイッチング素子を駆動するゲートドライバをさらに備える請求項１に記載の半導体発光装置。
【請求項15】
前記半導体発光素子に逆並列に接続された保護ダイオードをさらに備える請求項１に記載の半導体発光装置。
【請求項16】
前記半導体発光素子および前記駆動回路に電流を供給する電源入力部と前記駆動回路との間に設けられた逆流防止ダイオードをさらに備える請求項１に記載の半導体発光装置。
【請求項17】
前記スイッチング素子と前記キャパシタとの双方が前記封止樹脂に埋め込まれており、
前記半導体発光装置はさらに、前記封止樹脂から露出した前記導電部上に実装された表面実装パッケージを備えており、
前記表面実装パッケージは、
第１ランドを含み、前記第１ランドに実装されたマウント部材を収容可能な第１収容部と、
前記第１収容部と段差状に連なり、前記マウント部材に実装された前記半導体発光素子を収容可能な第２収容部であって、環状の第２ランドを含む前記第２収容部と、
前記表面実装パッケージ内に貫通して設けられ、前記第１ランドに接続された第１端と、前記表面実装パッケージから露出した第２端とを有する第１貫通導体と、
前記表面実装パッケージ内に貫通して設けられ、前記第２ランドに接続された第１端と、前記表面実装パッケージから露出した第２端とを有する第２貫通導体と、
を含む、請求項１に記載の半導体発光装置。
前記半導体発光装置はさらに、前記封止樹脂から露出した前記導電部上に実装された表面実装パッケージを備えており、
前記表面実装パッケージは、
第１ランドを含み、前記第１ランドに実装されたマウント部材を収容可能な第１収容部と、
前記第１収容部と段差状に連なり、前記マウント部材に実装された前記半導体発光素子を収容可能な第２収容部であって、環状の第２ランドを含む前記第２収容部と、
前記表面実装パッケージ内に貫通して設けられ、前記第１ランドに接続された第１端と、前記表面実装パッケージから露出した第２端とを有する第１貫通導体と、
前記表面実装パッケージ内に貫通して設けられ、前記第２ランドに接続された第１端と、前記表面実装パッケージから露出した第２端とを有する第２貫通導体と、
を含む、請求項１に記載の半導体発光装置。
【請求項18】
端面発光素子により構成された半導体発光素子と、
前記半導体発光素子を駆動する駆動回路であって、
前記半導体発光素子を制御するスイッチング素子と、
前記半導体発光素子に電流を供給するキャパシタと
を含む前記駆動回路と、
前記駆動回路の一部が埋め込まれた封止樹脂と、
前記封止樹脂に設けられ、前記半導体発光素子と前記駆動回路との導電経路を構成する導電部と、
前記半導体発光素子から出射された光を前記半導体発光素子の実装面に交差する方向に反射する光反射素子と
を備える半導体発光装置。
前記半導体発光素子を駆動する駆動回路であって、
前記半導体発光素子を制御するスイッチング素子と、
前記半導体発光素子に電流を供給するキャパシタと
を含む前記駆動回路と、
前記駆動回路の一部が埋め込まれた封止樹脂と、
前記封止樹脂に設けられ、前記半導体発光素子と前記駆動回路との導電経路を構成する導電部と、
前記半導体発光素子から出射された光を前記半導体発光素子の実装面に交差する方向に反射する光反射素子と
を備える半導体発光装置。
【請求項19】
前記光反射素子は、ミラーまたは回折格子である、請求項１８に記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体発光装置に関する。
【背景技術】
【0002】
半導体発光装置の一つに、半導体レーザ素子を光源として備える半導体レーザ装置がある。半導体レーザ装置は、様々な電子機器に搭載される光源装置として広く採用されている。特許文献１は、半導体レーザ装置の一例を開示している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１６－２９７１８号公報
【0004】
［概要］
近年、半導体発光装置のさらなる性能向上が求められており、配線設計を容易化しつつ半導体発光装置に搭載可能な半導体発光素子の数の増加にも容易に対応可能とする構造が求められている。
近年、半導体発光装置のさらなる性能向上が求められており、配線設計を容易化しつつ半導体発光装置に搭載可能な半導体発光素子の数の増加にも容易に対応可能とする構造が求められている。
【0005】
本開示の一態様による半導体発光装置は、半導体発光素子と、前記半導体発光素子を駆動する駆動回路と、を含む。前記駆動回路は、前記半導体発光素子を制御するスイッチング素子と、前記半導体発光素子に電流を供給するキャパシタと、を含む。前記半導体発光装置は、前記駆動回路の一部が埋め込まれた前記封止樹脂と、前記封止樹脂に設けられ、前記半導体発光素子と前記駆動回路との導電経路を構成する導電部とをさらに含む。前記半導体発光素子は、前記半導体発光素子の実装面に対して交わる方向に光を出射する光出射素子により構成されている。
【図面の簡単な説明】
【0006】
【0007】
［詳細な説明］
以下、添付図面を参照して本開示における半導体発光装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するものに過ぎず、本開示を制限するものとみなされるべきではない。
以下、添付図面を参照して本開示における半導体発光装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するものに過ぎず、本開示を制限するものとみなされるべきではない。
【0008】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0009】
［第１実施形態］
図１～図１３を参照して第１実施形態の半導体発光装置１０について説明する。
図１は、半導体発光装置１０の上層側平面構造を示し、図２は、図１の半導体発光装置１０の一部（左下領域）の構造を拡大して示したものである。図３は、半導体発光装置１０の下層側平面構造を示す。図４は、図２のＦ４－Ｆ４線に沿った概略断面構造を示し、図５は、図２のＦ５－Ｆ５線に沿った概略断面構造を示す。図６は、例示的な半導体発光素子の概略斜視図である。図７は、半導体発光装置１０を含む発光システム２００の概略回路を示す。図８～図１３は、半導体発光装置１０の例示的な製造方法を示す概略断面図である。
図１～図１３を参照して第１実施形態の半導体発光装置１０について説明する。
図１は、半導体発光装置１０の上層側平面構造を示し、図２は、図１の半導体発光装置１０の一部（左下領域）の構造を拡大して示したものである。図３は、半導体発光装置１０の下層側平面構造を示す。図４は、図２のＦ４－Ｆ４線に沿った概略断面構造を示し、図５は、図２のＦ５－Ｆ５線に沿った概略断面構造を示す。図６は、例示的な半導体発光素子の概略斜視図である。図７は、半導体発光装置１０を含む発光システム２００の概略回路を示す。図８～図１３は、半導体発光装置１０の例示的な製造方法を示す概略断面図である。
【0010】
なお、本開示では、図中に示された互いに直交するＸＹＺ軸に基づいて構成部材を説明する場合がある。本開示において使用される「平面視」という用語は、Ｚ軸方向に半導体発光装置１０を視ることをいう。
【0011】
［１－１．半導体発光装置の全体構造］
図１に示すように、半導体発光装置１０は、基板２０と、一つまたは複数（図１では例えば４個）の半導体発光素子３０Ａ～３０Ｄと、一つまたは複数（図１では例えば４個）の駆動回路４０Ａ～４０Ｄとを含む。なお、以下の説明において、半導体発光素子３０Ａ～３０Ｄを互いに区別しない場合は、半導体発光素子３０Ａ～３０Ｄを半導体発光素子３０（または各半導体発光素子３０）と記載する。同様に、駆動回路４０Ａ～４０Ｄを互いに区別しない場合は、駆動回路４０Ａ～４０Ｄを駆動回路４０（または各駆動回路４０）と記載する。
図１に示すように、半導体発光装置１０は、基板２０と、一つまたは複数（図１では例えば４個）の半導体発光素子３０Ａ～３０Ｄと、一つまたは複数（図１では例えば４個）の駆動回路４０Ａ～４０Ｄとを含む。なお、以下の説明において、半導体発光素子３０Ａ～３０Ｄを互いに区別しない場合は、半導体発光素子３０Ａ～３０Ｄを半導体発光素子３０（または各半導体発光素子３０）と記載する。同様に、駆動回路４０Ａ～４０Ｄを互いに区別しない場合は、駆動回路４０Ａ～４０Ｄを駆動回路４０（または各駆動回路４０）と記載する。
【0012】
複数の半導体発光素子３０と複数の駆動回路４０は基板２０に実装されている。半導体発光装置１０は、複数の駆動回路４０によって複数の半導体発光素子３０を駆動するマルチチャンネル（図１の例では４チャンネル）駆動型の発光モジュールとして具現化されている。ただし、半導体発光装置１０はマルチチャンネル型に限定されず、単一の駆動回路を使用したシングルチャンネル型であってもよい。なお、半導体発光素子３０の数および駆動回路４０の数は、チャンネル数に応じて適宜変更可能である。
【0013】
基板２０は平面視矩形状を有している。図１の例では、基板２０は正方形状であるが、任意の平面視形状を有し得る。なお、平面視とは、基板２０の厚さ方向（図１にて紙面に垂直な方向）に半導体発光装置１０を視ることと同義である。基板２０は、主面２１と、その反対側の裏面２２（図４および図５参照）と、第１～第４側面２３～２６とを含む。第１および第２側面２３，２４は、Ｙ軸方向における基板２０の両端面に相当する。図１の例では、第１側面２３は紙面下側に位置し、第２側面２４は紙面上側に位置する。第３および第４側面２５，２６は、Ｘ軸方向における基板２０の両端面に相当する。図１の例では、第３側面２５は紙面左側に位置し、第４側面２６は紙面右側に位置する。
【0014】
基板２０は、封止樹脂２７と、封止樹脂２７に設けられた導電部２８を含む。第１実施形態では、基板２０は、封止樹脂２７に対して例えばＬＤＳ（Laser Direct Structuring）工法を用いて形成された多数の配線部（すなわち、回路パターン）を導電部２８として含む配線部品として構成されている。したがって、基板２０は、プリント基板（Printed Circuit Board）を用いたものとは異なる。封止樹脂２７には、各駆動回路４０の少なくとも一部が埋め込まれており、導電部２８は、各駆動回路４０について半導体発光素子３０と駆動回路４０との導電経路を構成する。
【0015】
封止樹脂２７は、熱硬化性の絶縁樹脂材料および添加剤を含む。絶縁樹脂材料の例は、エポキシ樹脂またはポリイミド樹脂である。添加剤は、導電部２８の一部を組成する金属元素を含有する。第１実施形態では、導電部２８の材料は例えば銅（Ｃｕ）であり、添加剤はＣｕを含有する。ただし、導電部２８の材料はＣｕに限定されない。
【0016】
基板２０は、例えば多層基板として構成されている。第１実施形態では、基板２０は２層基板であり、導電部２８は、基板２０の主面２１に設けられた上層側の第１電極層２８Ａと、基板２０の裏面２２に設けられた下層側の第２電極層２８Ｂ（図４および図５参照）とを含む。第１電極層２８Ａは、複数の半導体発光素子３０の実装面として用いられる。なお、基板２０の主面２１は封止樹脂２７の主面（第１面）に対応し、基板２０の裏面２２は封止樹脂２７の裏面（第１面とは反対側の第２面）に対応する。
【0017】
図４および図５に示すように、基板２０の主面２１は、主面レジスト層２９Ａによって覆われており、基板２０の裏面２２は、裏面レジスト層２９Ｂによって覆われている。主面レジスト層２９Ａおよび裏面レジスト層２９Ｂは、例えば、エポキシ樹脂またはポリイミド樹脂などの絶縁材料で形成されている。主面レジスト層２９Ａおよび裏面レジスト層２９Ｂは、シリカまたはアルミナなどのフィラーを含んでもよい。なお、図１および図２では、主面レジスト層２９Ａの開口部が二点鎖線によって示されており、図３では、裏面レジスト層２９Ｂの開口部が二点鎖線によって示されている。
【0018】
［１－２．半導体発光素子］
複数の半導体発光素子３０は各々、半導体発光素子３０の実装面に対して交わる方向（図１ではＺ軸方向）に光を出射する光出射素子で構成されており、半導体発光装置１０の光源として機能する。例えば、各半導体発光素子３０は、所定の波長帯のレーザ光を出力するフォトニック結晶面発光レーザ（ＰＣＳＥＬ：Photonic-Crystal Surface-Emitting Laser）素子で構成されている。ＰＣＳＥＬ素子は、高ビーム品質かつ狭い拡がり角をもつビーム出射による高出力動作（高輝度動作）が可能であり、動作波長の温度依存性が少ないという特徴を有する。各半導体発光素子３０の構成は同じである。一例として、各半導体発光素子３０に採用されているＰＣＳＥＬ素子は、半値全幅（Full Width at Half Maximum：ＦＷＨＭ）で表されるビーム拡がり角が１°以下、より好ましくは０．１０°以上０．１５°以下であり、スペクトル幅が０．２ｎｎｍ以下である。ＰＣＳＥＬ素子の素子サイズは、例えば、平面視サイズが１．０ｍｍ×１．０ｍｍ程度であり、厚さが０．２ｍｍ以下である。なお、レーザ光は、可視光線であってもよいし、赤外線などの可視光線よりも波長が長いレーザ光であってもよい。
複数の半導体発光素子３０は各々、半導体発光素子３０の実装面に対して交わる方向（図１ではＺ軸方向）に光を出射する光出射素子で構成されており、半導体発光装置１０の光源として機能する。例えば、各半導体発光素子３０は、所定の波長帯のレーザ光を出力するフォトニック結晶面発光レーザ（ＰＣＳＥＬ：Photonic-Crystal Surface-Emitting Laser）素子で構成されている。ＰＣＳＥＬ素子は、高ビーム品質かつ狭い拡がり角をもつビーム出射による高出力動作（高輝度動作）が可能であり、動作波長の温度依存性が少ないという特徴を有する。各半導体発光素子３０の構成は同じである。一例として、各半導体発光素子３０に採用されているＰＣＳＥＬ素子は、半値全幅（Full Width at Half Maximum：ＦＷＨＭ）で表されるビーム拡がり角が１°以下、より好ましくは０．１０°以上０．１５°以下であり、スペクトル幅が０．２ｎｎｍ以下である。ＰＣＳＥＬ素子の素子サイズは、例えば、平面視サイズが１．０ｍｍ×１．０ｍｍ程度であり、厚さが０．２ｍｍ以下である。なお、レーザ光は、可視光線であってもよいし、赤外線などの可視光線よりも波長が長いレーザ光であってもよい。
【0019】
図１および図２に示すように、各半導体発光素子３０は平面視矩形状、例えば正方形状を有している。複数の半導体発光素子３０は、第１電極層２８Ａ（基板２０）の中央領域ＡＣに集約配置されている。なお、中央領域ＡＣとは、平面視における基板２０の中心を含む領域のことを指す。一例では、複数の半導体発光素子３０のうちのいくつか（図１の例では、半導体発光素子３０Ａ，３０Ｄ）を含む第１のセットが中央領域ＡＣ内でＸ軸方向に列状に配置され、残りの半導体発光素子３０（図１の例では、半導体発光素子３０Ｂ，３０Ｃ）を含む第２のセットが、中央領域ＡＣ内で第１のセットにＹ軸方向に隣接しつつＸ軸方向に列状に配置されている。したがって、複数の半導体発光素子３０は、基板２０の中央領域ＡＣに互いに隣接して行列状に配置されている。なお、半導体発光素子３０の配列は、図１に示す２行２列に限定されない。
【0020】
図２および図４～図６に示すように、各半導体発光素子３０は、素子表面に設けられた表面電極３１と、反対側の素子裏面に設けられた裏面電極３２とを含む。半導体発光素子３０は、素子表面の中央部分に発光領域３３を有している。表面電極３１は、素子表面の発光領域３３を露出させる開口（貫通孔）を含む例えば矩形環状に形成されている。裏面電極３２は、例えば素子裏面の全面にわたって形成されている。表面電極３１はカソード電極に対応し、裏面電極３２はアノード電極に対応する。
【0021】
第１実施形態では、各半導体発光素子３０は、マウント部材３５を用いて第１電極層２８Ａに実装されている。なお、図示を明瞭にするために、図１および図２では、マウント部材３５の図示を省略している。マウント部材３５は、平面視で半導体発光素子３０よりも大きさサイズを有している。一例では、半導体発光素子３０は０．９ｍｍ×０．９ｍｍ程度のサイズを有する一方、マウント部材３５は１．２ｍｍ×１．２ｍｍ程度のサイズを有し得る。マウント部材３５の材料の一例は、銅（Ｃｕ）とタングステン（Ｗ）との合金であるが、他の金属材料を用いてもよい。マウント部材３５は、例えば表面接合部３６を含む。表面接合部３６の材料の一例は、金（Ａｕ）と錫（Ｓｎ）との合金であるが、他の金属材料を用いてもよい。このようなマウント部材３５を用いることで、第１電極層２８Ａへの半導体発光素子３０の実装を容易化することができる。
【0022】
［１－３．半導体発光装置の駆動回路］
図１に示すように、駆動回路４０Ａ～４０Ｄは、半導体発光装置１０に搭載されている複数（図１では４個）の半導体発光素子３０Ａ～３０Ｄを駆動するために設けられている。これらの駆動回路４０Ａ～４０Ｄは各々、複数の半導体発光素子３０のうちの一つ以上を駆動するように構成されている。図１の例では、１チャンネル（各駆動回路４０）当たり１個の半導体発光素子３０が設けられており、駆動回路４０Ａ～４０Ｄは、半導体発光素子３０Ａ～３０Ｄをそれぞれ駆動する。なお、各駆動回路４０の構成は同じであるため、以下では、駆動回路４０Ａについて説明し、駆動回路４０Ｂ～４０Ｄについての詳細な説明を省略する。
図１に示すように、駆動回路４０Ａ～４０Ｄは、半導体発光装置１０に搭載されている複数（図１では４個）の半導体発光素子３０Ａ～３０Ｄを駆動するために設けられている。これらの駆動回路４０Ａ～４０Ｄは各々、複数の半導体発光素子３０のうちの一つ以上を駆動するように構成されている。図１の例では、１チャンネル（各駆動回路４０）当たり１個の半導体発光素子３０が設けられており、駆動回路４０Ａ～４０Ｄは、半導体発光素子３０Ａ～３０Ｄをそれぞれ駆動する。なお、各駆動回路４０の構成は同じであるため、以下では、駆動回路４０Ａについて説明し、駆動回路４０Ｂ～４０Ｄについての詳細な説明を省略する。
【0023】
図４に示すように、駆動回路４０Ａは、スイッチング素子４１１と、一つまたは複数のキャパシタ４２１とを含む。第１実施形態では、駆動回路４０Ａは、１個のキャパシタ４２１を含む。スイッチング素子４１１は、複数の半導体発光素子３０のうちの一つ以上を制御するように構成されている。第１実施形態では、スイッチング素子４１１は、１個の半導体発光素子３０（すなわち、半導体発光素子３０Ａ）を駆動する。スイッチング素子４１１およびキャパシタ４２１はともに、封止樹脂２７に埋め込まれている。なお、図３では、第１電極層２８Ａ、および第１電極層２８Ａ上に実装される各部品の図示を省略するとともに、封止樹脂２７を破線で示している。
【0024】
図１～図４に示すように、スイッチング素子４１１は、平面視において半導体発光素子３０Ａの近傍に設けられている。例えば、スイッチング素子４１１は、半導体発光素子３０ＡとＹ軸方向に隣接または近接する位置に設けられている。スイッチング素子４１１は平面視矩形状を有している。なお、第１実施形態では、スイッチング素子４１１は例えば正方形状であるが、任意の平面視形状を有し得る。スイッチング素子４１１には、例えば縦型トランジスタが用いられている。このような縦型トランジスタの例としては、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタなどが挙げられる。第１実施形態では、スイッチング素子４１１として例えばｎ型の縦型ＭＯＳＦＥＴが用いられている。
【0025】
図４に示すように、スイッチング素子４１１は、第１面４１Ａ（図４では上面）と、その反対側の第２面４１Ｂ（図４では下面）とを含む。また、スイッチング素子４１１は、第１面４１Ａに設けられたドレイン電極４１Ｄと、第２面４１Ｂに設けられたソース電極４１Ｓおよびゲート電極４１Ｇとを含む。ドレイン電極４１Ｄは、例えば第１面４１Ａの全面に設けられている。ソース電極４１Ｓは、例えば第２面４１Ｂの大部分に設けられている。ゲート電極４１Ｇは、例えば第２面４１Ｂの一つの角部付近に配置されている（図３参照）。
【0026】
キャパシタ４２１は、複数の半導体発光素子３０のうちの一つ以上に電流を供給するように構成されている。第１実施形態では、キャパシタ４２１は、１個の半導体発光素子３０（すなわち、半導体発光素子３０Ａ）に電流を供給するように構成されている。図１～図４に示すように、キャパシタ４２１は、平面視においてスイッチング素子４１１の近傍に設けられている。例えば、キャパシタ４２１は、スイッチング素子４１１とＹ軸方向に隣接または近接する位置に設けられている。また、キャパシタ４２１は、平面視において半導体発光素子３０Ａと重なる位置、例えば半導体発光素子３０Ａの直下の位置に設けられている。
【0027】
キャパシタ４２１には、例えばシリコンキャパシタが用いられている。シリコンキャパシタは、例えばセラミックキャパシタに比べると小型であるため、基板単位面積当たりの静電容量を大きくしやすいという利点がある。これにより、基板２０の面積に占めるキャパシタ４２１～４２４の実装面積を小さくして、基板２０の小型化、ひいては半導体発光装置１０のモジュールサイズの低減を図ることができる。
【0028】
キャパシタ４２１は平面視矩形状を有している。キャパシタ４２１は縦型構造を有しており、基板２０の主面２１に直交する方向、すなわちＺ軸方向に互いに対向する第１電極４２Ａと第２電極４２Ｂとを含む。第１電極４２Ａは、キャパシタ４２１の第１面（図４では上面）に位置し、第２電極４２Ｂは、キャパシタ４２１の第１面と反対側の第２面（図４では下面）に位置している。
【0029】
なお、駆動回路４０Ａと同様、駆動回路４０Ｂ～４０Ｄも、スイッチング素子４１１と同様に構成されたスイッチング素子４１２～４１４と、キャパシタ４２１と同様に構成されたキャパシタ４２２～４２４をそれぞれ含む。また、駆動回路４０Ａと同様、駆動回路４０Ｂのキャパシタ４２２の数も例えば１個であり、これは、他の駆動回路４０Ｃ，４０Ｄのキャパシタ４２３，４２４についても同様である。そして、駆動回路４０Ａと同様、駆動回路４０Ｂ～４０Ｄ（スイッチング素子４１２～４１４およびキャパシタ４２２～４２４）も封止樹脂２７に埋め込まれている。
【0030】
図１および図３に示すように、駆動回路４０Ａ～４０Ｄは、平面視において基板２０の中央領域ＡＣを囲む基板２０の周辺領域ＡＰに配置されている。すなわち、駆動回路４０Ａ～４０Ｄは、平面視で半導体発光素子３０Ａ～３０Ｄよりも外側に位置する周辺領域ＡＰに配置されている。
【0031】
基板２０の周辺領域ＡＰは、平面視で基板２０の中央を通る互いに直交する２つの仮想中心線ＶＣ，ＨＣに基づいて区分される４つの配線配置領域として、第１周辺領域ＡＰ１、第２周辺領域ＡＰ２、第３周辺領域ＡＰ３、および第４周辺領域ＡＰ４を含む。なお、仮想中心線ＶＣは、Ｘ軸方向における基板２０の中央位置にてＹ軸方向に延びる線として定義される。仮想中心線ＨＣは、Ｙ軸方向における基板２０の中央位置にてＸ軸方向に延びる線として定義される。第１周辺領域ＡＰ１、第２周辺領域ＡＰ２、第３周辺領域ＡＰ３、および第４周辺領域ＡＰ４は、図１において基板２０の左下領域、左上領域、右上領域、および右下領域にそれぞれ対応する。
【0032】
駆動回路４０Ａ～４０Ｄは、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第１実施形態では、駆動回路４０Ａ～４０Ｄは、回転対称の関係を有して第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。したがって、第２～第４周辺領域ＡＰ２内の駆動回路４０Ｂ～４０Ｄ（スイッチング素子４１２～４１４およびキャパシタ４２２～４２４）のレイアウトは、第１周辺領域ＡＰ１内の駆動回路４０Ａ（スイッチング素子４１１およびキャパシタ４２１）のレイアウトを、平面視で時計回りに９０°ずつ順に回転させたものに相当する。また、第１実施形態では、保護ダイオード７０Ａ～７０Ｄも、回転対称の関係を有して第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。
【0033】
［１－４．保護ダイオード］
図１に示すように、半導体発光装置１０は、上述した複数の半導体発光素子３０Ａ～３０Ｄおよび複数の駆動回路４０Ａ～４０Ｄに加えて、半導体発光装置１０に搭載されている半導体発光素子３０を保護する複数（図１では例えば４個）の保護ダイオード７０Ａ～７０Ｄを含む。保護ダイオード７０Ａ～７０Ｄは、例えばチャンネル（駆動回路４０）毎に設けられている。なお、保護ダイオード７０Ａ～７０Ｄの構成は同じであるため、以下では、保護ダイオード７０Ａについて説明し、保護ダイオード７０Ｂ～７０Ｄについての詳細な説明を省略する。
図１に示すように、半導体発光装置１０は、上述した複数の半導体発光素子３０Ａ～３０Ｄおよび複数の駆動回路４０Ａ～４０Ｄに加えて、半導体発光装置１０に搭載されている半導体発光素子３０を保護する複数（図１では例えば４個）の保護ダイオード７０Ａ～７０Ｄを含む。保護ダイオード７０Ａ～７０Ｄは、例えばチャンネル（駆動回路４０）毎に設けられている。なお、保護ダイオード７０Ａ～７０Ｄの構成は同じであるため、以下では、保護ダイオード７０Ａについて説明し、保護ダイオード７０Ｂ～７０Ｄについての詳細な説明を省略する。
【0034】
図７に示すように、保護ダイオード７０Ａは、スイッチング素子４１１（駆動回路４０Ａ）による制御対象の１個の半導体発光素子３０Ａに逆並列に接続されている。ただし、保護ダイオード７０Ａに接続される半導体発光素子３０の数は１個に限定されない。保護ダイオード７０Ａは、１チャンネル（各駆動回路４０）当たりに設けられている一つ以上の半導体発光素子３０に対して逆並列に接続され得る。
【0035】
［１－５．導電部の電極層］
次に、導電部２８の第１および第２電極層２８Ａ，２８Ｂについて説明する。図４および図５に示すように、第１電極層２８Ａは、基板２０の主面２１に位置する表面電極層として設けられており、第２電極層２８Ｂは、基板２０の裏面２２に位置する裏面電極層として設けられている。
次に、導電部２８の第１および第２電極層２８Ａ，２８Ｂについて説明する。図４および図５に示すように、第１電極層２８Ａは、基板２０の主面２１に位置する表面電極層として設けられており、第２電極層２８Ｂは、基板２０の裏面２２に位置する裏面電極層として設けられている。
【0036】
［１－５Ａ．第１電極層（表面電極層）］
図１に示すように、表面電極層である第１電極層２８Ａは、互いに離間した複数の表面電極（パターン電極）を含む。第１実施形態では、第１電極層２８Ａは、第１表面電極６１Ａ～６１Ｄおよび第２表面電極６２Ａ～６２Ｄを含む。
図１に示すように、表面電極層である第１電極層２８Ａは、互いに離間した複数の表面電極（パターン電極）を含む。第１実施形態では、第１電極層２８Ａは、第１表面電極６１Ａ～６１Ｄおよび第２表面電極６２Ａ～６２Ｄを含む。
【0037】
第１表面電極６１Ａ～６１Ｄおよび第２表面電極６２Ａ～６２Ｄは、半導体発光素子３０Ａ～３０Ｄおよび保護ダイオード７０Ａ～７０Ｄの実装に用いられる。すなわち、第１電極層２８Ａは、半導体発光素子３０Ａ～３０Ｄおよび保護ダイオード７０Ａ～７０Ｄの実装面を含む。なお、第１実施形態では、駆動回路４０Ａ～４０Ｄ（スイッチング素子４１２～４１４およびキャパシタ４２２～４２４）は封止樹脂２７に埋め込まれているため、第１電極層２８Ａは、駆動回路４０Ａ～４０Ｄの実装面を含まない。
【0038】
第１表面電極６１Ａ～６１Ｄは各々、平面視において長尺の矩形状を有している。第１表面電極６１Ａ～６１Ｄは各々、中央領域ＡＣと周辺領域ＡＰ（第１～第４周辺領域ＡＰ１～ＡＰ４のうちの対応する一つ）との双方にわたって配置されている。第１表面電極６１Ａ～６１Ｄは、中央領域ＡＣ内で互いに隣接する部分を半導体発光素子３０Ａ～３０Ｄの実装面として含む。また、第１表面電極６１Ａ～６１Ｄは、回転対称の関係を有して第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置される部分を含む。第１～第４周辺領域ＡＰ１～ＡＰ４に配置される第１表面電極６１Ａ～６１Ｄの部分は、保護ダイオード７０Ａ～７０Ｄの実装に用いられる。
【0039】
第２表面電極６２Ａ～６２Ｄは各々、平面視において長尺の矩形状を有している。第２表面電極６２Ａ～６２Ｄは、第１表面電極６１Ａ～６１Ｄにそれぞれ隣接しつつ、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。また、第２表面電極６２Ａ～６２Ｄは、回転対称の関係を有して第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第２表面電極６２Ａ～６２Ｄは、保護ダイオード７０Ａ～７０Ｄおよび後述するワイヤＷ１の実装に用いられる。
【0040】
図４および図５に示すように、半導体発光素子３０Ａは、上述したマウント部材３５を用いて第１表面電極６１Ａに実装されている。第１実施形態では、半導体発光素子３０Ａの裏面電極３２（アノード電極）がマウント部材３５の表面接合部３６に接合され、マウント部材３５の裏面が第１表面電極６１Ａに導電性接合材ＳＤで接合されている。断面図は省略するが、半導体発光素子３０Ａと同様に、半導体発光素子３０Ｂ～３０Ｄも、マウント部材３５を用いて第１表面電極６１Ｂ～６１Ｄにそれぞれ実装されている。
【0041】
図１および図２に示すように、半導体発光素子３０Ａ～３０Ｄは、第２表面電極６２Ａ～６２ＤにそれぞれワイヤＷ１で接続されている。第１実施形態では、半導体発光素子３０Ａ～３０Ｄの表面電極３１（カソード電極）が第２表面電極６２Ａ～６２ＤにそれぞれワイヤＷ１で接続されている。ワイヤＷ１は、ワイヤボンディング装置により形成されたボンディングワイヤであり、例えば、Ａｕ、Ａｌ、またはＣｕなどの導体が用いられている。ワイヤＷ１の数は特に限定されず、１本以上であればよい。第１実施形態では、例えば回路全体の配線インダクタンスを低減する観点などから、半導体発光素子３０Ａの電流経路の一部をなすワイヤＷ１の数は複数本（例えば４本以上）とされている。
【0042】
保護ダイオード７０Ａは、第１および第２表面電極６１Ａ，６２Ａの双方にわたって実装されている。保護ダイオード７０Ａはアノード電極７１とカソード電極７２とを含む。第１実施形態では、アノード電極７１が第２表面電極６２Ａに導電性接合材（図示略）で接合され、カソード電極７２が第１表面電極６１Ａに導電性接合材（図示略）で接合されている。なお、保護ダイオード７０Ａと同様に、保護ダイオード７０Ｂ～７０Ｄも、第１表面電極６１Ｂ～６１Ｄおよび第２表面電極６２Ｂ～６２Ｄにそれぞれ実装されている。
【0043】
したがって、保護ダイオード７０Ａ～７０Ｄのカソード電極７２は、半導体発光素子３０Ａ～３０Ｄの裏面電極３２（アノード電極）に電気的に接続されており、保護ダイオード７０Ａ～７０Ｄのアノード電極７１は、半導体発光素子３０Ａ～３０Ｄの表面電極３１（カソード電極）に電気的に接続されている。すなわち、保護ダイオード７０Ａ～７０Ｄは、半導体発光素子３０Ａ～３０Ｄにそれぞれ逆並列に接続されている。
【0044】
［１－５Ｂ．第２電極層（裏面電極層）］
図３に示すように、裏面電極層である第２電極層２８Ｂは、互いに離間した複数の裏面電極（パターン電極）を含む。これらの裏面電極は、図示しない回路基板に対する半導体発光装置１０の実装時にその回路基板に電気的に接続される外部電極端子として機能する。第１実施形態では、第２電極層２８Ｂは、第１裏面電極８１、第２裏面電極８２Ａ～８２Ｄ、および第３裏面電極８３Ａ～８３Ｄを含む。
図３に示すように、裏面電極層である第２電極層２８Ｂは、互いに離間した複数の裏面電極（パターン電極）を含む。これらの裏面電極は、図示しない回路基板に対する半導体発光装置１０の実装時にその回路基板に電気的に接続される外部電極端子として機能する。第１実施形態では、第２電極層２８Ｂは、第１裏面電極８１、第２裏面電極８２Ａ～８２Ｄ、および第３裏面電極８３Ａ～８３Ｄを含む。
【0045】
第１裏面電極８１は、基板２０の中央領域ＡＣおよび第１～第４周辺領域ＡＰ１～ＡＰ４にわたって配置されており、平面視において、キャパシタ４２１～４２４、第１表面電極６１Ａ～６１Ｄ、スイッチング素子４１１～４１４、および第２表面電極６２Ａ～６２Ｄと重なっている。第１裏面電極８１は、封止樹脂２７にそれぞれ埋め込まれたスイッチング素子４１１～４１４のソース電極４１Ｓ（図４参照）およびキャパシタ４２１～４２４の第２電極４２Ｂ（図４参照）との電気的接続用に設けられている。第１裏面電極８１は、平面視でスイッチング素子４１１～４１４のゲート電極４１Ｇ（図４参照）と重なる４つの位置に開口部を含む。第１裏面電極８１は、グランド電圧を供給するグランド端子として機能する。
【0046】
第２裏面電極８２Ａ～８２Ｄは、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されており、平面視でスイッチング素子４１１～４１４のゲート電極４１Ｇ（図４参照）と重なっている。第２裏面電極８２Ａ～８２Ｄは、封止樹脂２７に埋め込まれたスイッチング素子４１１～４１４のゲート電極４１Ｇとの電気的接続用に設けられており、上述した第１裏面電極８１の４つの開口部内に配置されている。第２裏面電極８２Ａ～８２Ｄは、ゲート電圧信号を供給する信号端子として機能する。
【0047】
第３裏面電極８３Ａ～８３Ｄは、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されており、平面視で第１表面電極６１Ａ～６１Ｄとそれぞれ重なっている。図３の例では、第３裏面電極８３Ａ～８３Ｄは、第２表面電極６２Ａ～６２Ｄとも重なっているが、第２表面電極６２Ａ～６２Ｄと必ずしも重なっていなくてもよい。第３裏面電極８３Ａ～８３Ｄは、第１表面電極６１Ａ～６１Ｄとの電気的接続用に設けられており、電源電圧を供給する電源端子として機能する。
【0048】
［１－６．半導体発光素子と駆動回路との接続構造］
導電部２８は、半導体発光素子３０Ａ～３０Ｄと駆動回路４０Ａ～４０Ｄ（スイッチング素子４１１～４１４およびキャパシタ４２１～４２４）と第１および第２電極層２８Ａ，２８Ｂとを電気的に接続する複数のビア（接続導体）を含む。第１実施形態では、導電部２８は第１～第６ビア９１～９６を含む。第１～第６ビア９１～９６は、例えば、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷを含む群から選択された一つまたは複数の材料によって形成されている。
導電部２８は、半導体発光素子３０Ａ～３０Ｄと駆動回路４０Ａ～４０Ｄ（スイッチング素子４１１～４１４およびキャパシタ４２１～４２４）と第１および第２電極層２８Ａ，２８Ｂとを電気的に接続する複数のビア（接続導体）を含む。第１実施形態では、導電部２８は第１～第６ビア９１～９６を含む。第１～第６ビア９１～９６は、例えば、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷを含む群から選択された一つまたは複数の材料によって形成されている。
【0049】
図２および図４に示すように、第１ビア９１は、平面視で半導体発光素子３０Ａ、第１表面電極６１Ａ、およびキャパシタ４２１の第１電極４２Ａと重なる位置において封止樹脂２７内に配置されている。第１ビア９１は、第１表面電極６１Ａからキャパシタ４２１の第１電極４２Ａまで封止樹脂２７を貫通しており、第１表面電極６１Ａとキャパシタ４２１の第１電極４２Ａとを接続している。したがって、半導体発光素子３０Ａの裏面電極３２（アノード電極）はキャパシタ４２１の第１電極４２Ａに電気的に接続されている。
【0050】
第１ビア９１の数は特に限定されず、１個以上であってよい。第１実施形態では、例えば、半導体発光素子３０Ａと第１表面電極６１Ａとキャパシタ４２１の第１電極４２Ａとが重なる領域内に複数の第１ビア９１が行列状（例えば２×２個）に配置されている。なお、ここでは詳細な説明を省略するが、キャパシタ４２２～４２４の第１電極４２Ａと第１表面電極６１Ｂ～６１Ｄとを接続する他の第１ビア９１についても同様に構成および配置されている。
【0051】
図２および図４に示すように、第２ビア９２は、平面視で第２表面電極６２Ａおよびスイッチング素子４１１のドレイン電極４１Ｄと重なる位置において封止樹脂２７内に配置されている。第２ビア９２は、第２表面電極６２Ａからスイッチング素子４１１のドレイン電極４１Ｄまで封止樹脂２７を貫通しており、第２表面電極６２Ａとスイッチング素子４１１のドレイン電極４１Ｄとを接続している。上述したように、第２表面電極６２Ａは、半導体発光素子３０Ａの表面電極３１（カソード電極）にワイヤＷ１によって接続されている。したがって、半導体発光素子３０Ａの表面電極３１（カソード電極）はスイッチング素子４１１のドレイン電極４１Ｄに電気的に接続されている。
【0052】
第２ビア９２の数は特に限定されず、１個以上であってよい。第１実施形態では、例えば、第２表面電極６２Ａとスイッチング素子４１１のドレイン電極４１Ｄとが重なる領域内に複数の第２ビア９２が行列状（例えば３×３個）に配置されている。なお、ここでは詳細な説明を省略するが、第２表面電極６２Ｂ～６２Ｄとスイッチング素子４１２～４１４のドレイン電極４１Ｄとを接続する他の第２ビア９２についても同様に構成および配置されている。
【0053】
図２および図５に示すように、第３ビア９３は、平面視で第１表面電極６１Ａおよび第３裏面電極８３Ａと重なる位置において封止樹脂２７内に配置されている。第３ビア９３は、第１表面電極６１Ａから第３裏面電極８３Ａまで封止樹脂２７を貫通しており、第１表面電極６１Ａと第３裏面電極８３Ａとを接続している。上述したように、第３裏面電極８３Ａは電源端子として設けられており、第１表面電極６１Ａはキャパシタ４２１の第１電極４２Ａに電気的に接続されている。これにより、半導体発光装置１０の動作時におけるスイッチング素子４１１のオフ状態で、キャパシタ４２１には電源電圧に基づく電荷が蓄積される。
【0054】
第３ビア９３の数は特に限定されず、１個以上であってよい。第１実施形態では、例えば、第１表面電極６１Ａと第３裏面電極８３Ａとが重なる領域内に複数の第３ビア９３が行列状（例えば２×３個）に配置されている。なお、ここでは詳細な説明を省略するが、第１表面電極６１Ｂ～６１Ｄと第３裏面電極８３Ｂ～６３Ｄとを接続する他の第３ビア９３についても同様に構成および配置されている。
【0055】
図３および図４に示すように、第４ビア９４は、平面視でキャパシタ４２１の第２電極４２Ｂおよび第１裏面電極８１と重なる位置において封止樹脂２７内に配置されている。第４ビア９４は、キャパシタ４２１の第２電極４２Ｂから第１裏面電極８１まで封止樹脂２７を貫通しており、キャパシタ４２１の第２電極４２Ｂと第１裏面電極８１とを接続している。上述したように、第１裏面電極８１はグランド端子として設けられている。したがって、キャパシタ４２１の第２電極４２Ｂはグランドに接続されている。
【0056】
第４ビア９４の数は特に限定されず、１個以上であってよい。第１実施形態では、例えば、キャパシタ４２１と第１裏面電極８１とが重なる領域内に複数の第４ビア９４が行列状（例えば２×２個）に配置されている。なお、ここでは詳細な説明を省略するが、キャパシタ４２２～４２４の第２電極４２Ｂと第１裏面電極８１とを接続する他の第４ビア９４についても同様に構成および配置されている。
【0057】
図３および図４に示すように、第５ビア９５は、平面視でスイッチング素子４１１のソース電極４１Ｓおよび第１裏面電極８１と重なる位置において封止樹脂２７内に配置されている。第５ビア９５は、スイッチング素子４１１のソース電極４１Ｓから第１裏面電極８１まで封止樹脂２７を貫通しており、スイッチング素子４１１のソース電極４１Ｓと第１裏面電極８１とを接続している。したがって、スイッチング素子４１１のソース電極４１Ｓはグランドに接続されている。
【0058】
第５ビア９５の数は特に限定されず、１個以上であってよい。第１実施形態では、例えば、スイッチング素子４１１のソース電極４１Ｓと第１裏面電極８１とが重なる領域内に複数（例えば６個）の第５ビア９５が配置されている。なお、ここでは詳細な説明を省略するが、スイッチング素子４１２～４１４のソース電極４１Ｓと第１裏面電極８１とを接続する他の第５ビア９５についても同様に構成および配置されている。
【0059】
図３および図４に示すように、第６ビア９６は、平面視で第２裏面電極８２Ａおよびスイッチング素子４１１のゲート電極４１Ｇと重なる位置において封止樹脂２７内に配置されている。第６ビア９６は、スイッチング素子４１１のゲート電極４１Ｇから第２裏面電極８２Ａまで封止樹脂２７を貫通しており、スイッチング素子４１１のゲート電極４１Ｇと第２裏面電極８２Ａとを接続している。半導体発光装置１０の動作時に、第２裏面電極８２Ａにはゲート電圧信号が印加される。これにより、スイッチング素子４１１のゲート電極４１Ｇにゲート電圧信号が供給される。第６ビア９６の数は特に限定されず、１個以上であってよい。
【0060】
［１－７．半導体発光装置の電流経路］
半導体発光装置１０は、駆動回路４０Ａ～４０Ｄが複数の半導体発光素子３０Ａ～３０Ｄを駆動するマルチチャンネル駆動型の発光モジュールとして具現化されている。上述したように、半導体発光装置１０において、駆動回路４０Ａ～４０Ｄは半導体発光素子３０Ａ～３０Ｄとともに基板２０に実装されている。したがって、各駆動回路４０Ａ～４０Ｄと半導体発光素子３０Ａ～３０Ｄとの間の電流経路（導電経路）は基板２０の導電部２８によって形成される。
半導体発光装置１０は、駆動回路４０Ａ～４０Ｄが複数の半導体発光素子３０Ａ～３０Ｄを駆動するマルチチャンネル駆動型の発光モジュールとして具現化されている。上述したように、半導体発光装置１０において、駆動回路４０Ａ～４０Ｄは半導体発光素子３０Ａ～３０Ｄとともに基板２０に実装されている。したがって、各駆動回路４０Ａ～４０Ｄと半導体発光素子３０Ａ～３０Ｄとの間の電流経路（導電経路）は基板２０の導電部２８によって形成される。
【0061】
第１実施形態では、上記電流経路は、キャパシタ４２１の第１電極４２Ａ、第１ビア９１、第１電極層２８Ａ（表面電極層）の第１表面電極６１Ａ、マウント部材３５、半導体発光素子３０Ａの裏面電極３２（アノード電極）、半導体発光素子３０の表面電極３１（カソード電極）、ワイヤＷ１、第１電極層２８Ａの第２表面電極６２Ａ、第２ビア９２、スイッチング素子４１１のドレイン電極４１Ｄ、スイッチング素子４１１のソース電極４１Ｓ、第５ビア９５、第２電極層２８Ｂ（裏面電極層）の第１裏面電極８１、第４ビア９４、およびキャパシタ４２１の第２電極４２Ｂの順に電流が流れるループ状に構成される。
【0062】
なお、ここでは詳細な説明を省略するが、他の駆動回路４０Ｂ～４０Ｄの各々についても、駆動回路４０Ａと同様な電気的接続が実現されており、上記電流経路と同様なループ状の電流経路が個別に構成される。
【0063】
［１－８．半導体発光装置の回路構成］
図７に示すように、半導体発光装置１０を含む発光システム２００は、直流電源２０１と、直流電源２０１と並列に接続されるキャパシタ２０２と、電流制限抵抗２０３と、逆流防止用ダイオード２０４Ａ～２０４Ｄと、ゲートドライバ２０５Ａ～２０５Ｄと、パルスジェネレータ２０６Ａ～２０６Ｄと、制御電源２０７Ａ～２０７Ｄとを含む。
図７に示すように、半導体発光装置１０を含む発光システム２００は、直流電源２０１と、直流電源２０１と並列に接続されるキャパシタ２０２と、電流制限抵抗２０３と、逆流防止用ダイオード２０４Ａ～２０４Ｄと、ゲートドライバ２０５Ａ～２０５Ｄと、パルスジェネレータ２０６Ａ～２０６Ｄと、制御電源２０７Ａ～２０７Ｄとを含む。
【0064】
直流電源２０１、キャパシタ２０２、および電流制限抵抗２０３は、半導体発光素子３０Ａ～３０Ｄおよび駆動回路４０Ａ～４０Ｄに電流を供給するように構成されている。直流電源２０１、キャパシタ２０２、および電流制限抵抗２０３は、電源入力部の一例である。電流制限抵抗２０３の第１端子は、直流電源２０１の正極に電気的に接続されている。
【0065】
逆流防止用ダイオード２０４Ａ～２０４Ｄのアノードは、電流制限抵抗２０３の第２端子に電気的に接続されている。逆流防止用ダイオード２０４Ａ～２０４Ｄのカソードは、第３裏面電極８３Ａ～８３Ｄおよび第１表面電極６１Ａ～６１Ｄを介して半導体発光素子３０Ａ～３０Ｄの裏面電極３２（アノード電極）およびキャパシタ４２１～４２４の第１電極４２Ａに電気的に接続されている。
【0066】
ゲートドライバ２０５Ａ～２０５Ｄは、スイッチング素子４１１～４１４のゲート電極４１Ｇにそれぞれ電気的に接続されている。第１実施形態では、ゲートドライバ２０５Ａ～２０５Ｄは、第２裏面電極８２Ａ～８２Ｄにそれぞれ電気的に接続されている。ゲートドライバ２０５Ａ～２０５Ｄは、第２裏面電極８２Ａ～８２Ｄを介してスイッチング素子４１１～４１４のゲート電極４１Ｇにゲート電圧信号をそれぞれ供給することで、スイッチング素子４１１～４１４を個別に駆動する。
【0067】
パルスジェネレータ２０６Ａ～２０６Ｄおよび制御電源２０７Ａ～２０７Ｄは、ゲートドライバ２０５Ａ～２０５Ｄにそれぞれ電気的に接続されている。パルスジェネレータ２０６Ａ～２０６Ｄは、スイッチング素子４１１～４１４を制御するためのパルス信号をゲートドライバ２０５Ａ～２０５Ｄにそれぞれ出力するように構成されている。制御電源２０７Ａ～２０７Ｄは、ゲートドライバ２０５Ａ～２０５Ｄに動作電圧をそれぞれ印加するように構成されている。
【0068】
直流電源２０１の負極、キャパシタ２０２、パルスジェネレータ２０６Ａ～２０６Ｄ、キャパシタ４２１～４２４の第２電極４２Ｂ、制御電源２０７Ａ～２０７Ｄの負極、およびスイッチング素子４１１～４１４のソース電極４１Ｓは、グランド端子（第２電極層２８Ｂの第１裏面電極８１）に電気的に接続されている。
【0069】
スイッチング素子４１１～４１４のドレイン電極４１Ｄは、半導体発光素子３０Ａ～３０Ｄの表面電極３１（カソード電極）と、保護ダイオード７０Ａ～７０Ｄのアノード電極７１とにそれぞれ電気的に接続されている。保護ダイオード７０Ａ～７０Ｄのカソード電極７２は、半導体発光素子３０Ａ～３０Ｄの裏面電極３２（アノード電極）にそれぞれ電気的に接続されている。
【0070】
上記のように構成された半導体発光装置１０では、駆動回路４０Ａ～４０Ｄのスイッチング素子４１１～４１４がオフ状態のとき、直流電源２０１によってキャパシタ４２１～４２４が充電される。そして、スイッチング素子４１１～４１４がオフ状態からオン状態に切り替わると、スイッチング素子４１１～４１４を介してキャパシタ４２１～４２４から半導体発光素子３０Ａ～３０Ｄに電流が流れる。これにより、半導体発光素子３０Ａ～３０Ｄからパルス発光されたレーザ光が出射される。このように、駆動回路４０Ａ～４０Ｄは、半導体発光素子３０Ａ～３０Ｄを個別に駆動するように構成されている。
【0071】
一例として、駆動回路４０Ａ～４０Ｄは、半導体発光素子３０Ａ～３０Ｄを順次に駆動する。この場合、例えば１つの半導体発光素子のみを備える半導体発光装置と比較して、半導体発光装置１０から出射されるレーザ光のパルス間隔が短くなるように各半導体発光素子３０Ａ～３０Ｄのパルス発光を調整することができる。したがって、単位時間当たりのパルス数の増加を図ることができる。また、駆動回路４０Ａ～４０Ｄによる駆動対象の半導体発光素子３０Ａ～３０Ｄが順番に発光することによって、１つの半導体発光素子のみを備える半導体発光装置と比較して、各半導体発光素子３０Ａ～３０Ｄの発熱を抑制することができる。
【0072】
［１－９．半導体発光装置の製造方法］
次に、図８～図１３を参照して半導体発光装置１０の例示的な製造方法について説明する。以下では、理解を容易にするために、図２のＦ４－Ｆ４線に沿った図４の構造に対応する半導体発光装置１０の製造方法について説明し、図８～図１３において、図４に示す各構成要素と同一の構成要素には同一の符号を付している。
次に、図８～図１３を参照して半導体発光装置１０の例示的な製造方法について説明する。以下では、理解を容易にするために、図２のＦ４－Ｆ４線に沿った図４の構造に対応する半導体発光装置１０の製造方法について説明し、図８～図１３において、図４に示す各構成要素と同一の構成要素には同一の符号を付している。
【0073】
まず、図８に示すように、支持部材１００上にスイッチング素子４１１およびキャパシタ４２１を保持する。このとき、スイッチング素子４１１およびキャパシタ４２１は、図４に示したものと上下反転した姿勢とされる。
【0074】
次いで、図９に示すように、支持部材１００上にスイッチング素子４１１とキャパシタ４２１とを覆う樹脂層２７Ａを形成する。樹脂層２７Ａは、図４の封止樹脂２７の一部をなす層であって、熱硬化性の絶縁樹脂材料と、導電部２８の一部を組成する金属元素を含有する添加剤とを含む層である。絶縁樹脂材料は、例えばエポキシ樹脂またはポリイミド樹脂である。樹脂層２７Ａは、コンプレッション成形により形成される。
【0075】
次いで、図１０に示すように、支持部材１００（図９参照）を除去した後、キャパシタ４２１に接続される第４ビア９４と、スイッチング素子４１１に接続される第５および第６ビア９５，９６と、第４および第５ビア９４，９５に接続される第１裏面電極８１と、第６ビア９６に接続される第２裏面電極８２Ａとを形成する。
【0076】
図１０の工程では、樹脂層２７Ａにレーザを照射することで、第１および第２裏面電極８１，８２Ａの下地層と第４～第６ビア９４～９６の下地層とを析出させる。第４～第６ビア９４～９６の下地層は、レーザ照射によって形成された貫通孔（ビアホール）の壁面に析出される。これらの下地層は、樹脂層２７Ａに含まれる添加剤に含有された金属元素によって組成される。レーザ照射によって金属元素が励起されることで、その金属元素を含む金属層が下地層として析出される。次いで、これらの下地層を覆うめっき層を形成する。このめっき層は、導電部２８の材料（例えば、Ｃｕを含む材料）によって形成される。めっき層は、例えば無電解めっきによって形成される。これにより、図１０に示すように、下地層とそれを覆うめっき層とによって、第１および第２裏面電極８１，８２Ａと、第４～第６ビア９４～９６とが形成される。なお、ここでは詳細な図示および説明は省略するが、この図１０の工程では、上記と同様な手法によるレーザ照射および無電解めっきを通じて、他の第２裏面電極８２Ｂ～８２Ｄおよび第３裏面電極８３Ａ～８３Ｄと、第３ビア９３および第６ビア９６とが形成される。
【0077】
次いで、図１１に示すように、図１０の構造体を上下反転して支持部材１０１上に保持する。次いで、図１２に示すように、樹脂層２７Ａとスイッチング素子４１１とキャパシタ４２１とを覆う樹脂層２７Ｂを形成する。樹脂層２７Ａと同様、樹脂層２７Ｂは、図４の封止樹脂２７の一部をなす層であって、熱硬化性の絶縁樹脂材料と、導電部２８の一部を組成する金属元素を含有する添加剤とを含む層である。樹脂層２７Ｂは、コンプレッション成形により形成される。これらの樹脂層２７Ａ，２７Ｂによって、スイッチング素子４１１とキャパシタ４２１とを封止する封止樹脂２７が形成される。
【0078】
次いで、図１３に示すように、支持部材１０１（図１２参照）を除去した後、キャパシタ４２１に接続される第１ビア９１と、スイッチング素子４１１に接続される第２ビア９２と、第１ビア９１に接続される第１表面電極６１Ａと、第２ビア９２に接続される第２表面電極６２Ａとを形成する。
【0079】
図１３の工程では、樹脂層２７Ｂにレーザを照射することで、第１および第２表面電極６１Ａ，６２Ａの下地層と第１および第２ビア９１，９２の下地層とを析出させる。第１および第２ビア９１，９２の下地層は、レーザ照射によって形成された貫通孔（ビアホール）の壁面に析出される。これらの下地層は、樹脂層２７Ｂに含まれる添加剤に含有された金属元素によって組成される。レーザ照射によって金属元素が励起されることで、その金属元素を含む金属層が下地層として析出される。次いで、これらの下地層を覆うめっき層を形成する。このめっき層は、導電部２８の材料（例えば、Ｃｕを含む材料）によって形成される。めっき層は、例えば無電解めっきによって形成される。これにより、図１３に示すように、下地層とそれを覆うめっき層とによって、第１および第２表面電極６１Ａ，６２Ａと、第１および第２ビア９１，９２とが形成される。なお、ここでは詳細な図示および説明は省略するが、この図１３の工程では、上記と同様な手法によるレーザ照射および無電解めっきを通じて、他の第１表面電極６１Ｂ～６１Ｄおよび他の第２表面電極６２Ｂ～６２Ｄが形成される。なお、第３ビア９３の一部または全部が図１３の工程で形成されてもよい。
【0080】
次いで、図１３の構造体における第１表面電極６１Ａ上に、マウント部材３５を用いて半導体発光素子３０Ａを実装する。これにより、図４の構造が得られる。このとき、第１表面電極６１Ｂ～６１Ｄ上にも、マウント部材３５を用いて半導体発光素子３０Ｂ～３０Ｄが実装される。その後、半導体発光素子３０Ａ～３０Ｄをそれぞれ第２表面電極６２Ａ～６２ＤにワイヤＷ１（図２参照）で接続する。以上の工程により、半導体発光装置１０が製造される。
【0081】
［１－１０．半導体発光装置の作用］
近年、半導体発光装置のさらなる性能向上が求められている。このような要求に対し、半導体発光装置を小型化しつつ半導体発光装置に搭載可能な半導体発光素子の数の増加にも対応可能とする構造が求められている。
近年、半導体発光装置のさらなる性能向上が求められている。このような要求に対し、半導体発光装置を小型化しつつ半導体発光装置に搭載可能な半導体発光素子の数の増加にも対応可能とする構造が求められている。
【0082】
ここで、第１実施形態では、半導体発光素子３０Ａ～３０Ｄとともに駆動回路４０Ａ～４０Ｄが基板２０に実装されており、かつ駆動回路４０Ａ～４０Ｄ（第１実施形態では、スイッチング素子４１１～４１４およびキャパシタ４２１～４２４）が封止樹脂２７内に埋め込まれている。この構成では、例えば、各キャパシタ４２１～４２４が各半導体発光素子３０Ａ～３０Ｄと平面視で重なる位置において封止樹脂２７に埋め込まれていることにより、半導体発光装置１０の小型化を図ることができる。また、スイッチング素子４１１～４１４が封止樹脂２７に埋め込まれていることにより、封止樹脂２７から露出された配線上にスイッチング素子４１１～４１４が実装される構成に比べて、ワイヤ本数の削減を図ることができる。これはインダクタンスの増加を抑えることに寄与する。結果として、駆動回路４０Ａ～４０Ｄが封止樹脂２７に埋め込まれた構成では、封止樹脂２７から露出された配線上に駆動回路４０Ａ～４０Ｄが実装される構成に比べて半導体発光装置１０の小型化を図りつつ配線設計の自由度を向上させることができる。
【0083】
また、第１実施形態では、各半導体発光素子３０が、実装面（第１実施形態では、第１電極層２８Ａ）に対して交わる方向に光を出射する光出射素子（例えば、ＰＣＳＥＬ素子）により構成されているため、端面発光素子により構成された半導体発光素子を基板２０の端に配置する場合に比べて、例えば配線レイアウトなどの設計制約を受けることなく、より多くの半導体発光素子３０を高いレイアウト自由度で半導体発光装置１０に搭載することができる。このため、マルチチャンネル駆動型における多チャンネル化にも容易に対応可能となる。これにより、チャンネル数を増大させて例えばＬｉＤＡＲで求められるような視野角の拡大および解像度の向上を図ることができる。
【0084】
［１－１１．半導体発光装置の利点］
第１実施形態の半導体発光装置１０は、以下の利点を有する。
（１－１）半導体発光装置１０は、半導体発光素子３０Ａ～３０Ｄとともに駆動回路４０Ａ～４０Ｄを備え、各駆動回路４０Ａ～４０Ｄの少なくとも一部が、封止樹脂２７内に埋め込まれている。この構成によれば、封止樹脂２７から露出された配線上に駆動回路４０Ａ～４０Ｄ全体が実装される構成に比べて、配線設計を容易化することができる。また、各半導体発光素子３０が、実装面に対して交わる方向に光を出射する光出射素子によって構成されているため、半導体発光素子３０を基板２０の中央領域ＡＣに配置することができる。この構成によれば、端面発光素子によって構成された半導体発光素子を基板２０の端に配置する場合に比べて、配線レイアウトなどの設計制約を受けることなく、より多くの半導体発光素子３０を高いレイアウト自由度で半導体発光装置１０に搭載することが可能となる。これにより、半導体発光装置１０に搭載可能な半導体発光素子３０の数の増加にも対応可能とすることができる。
第１実施形態の半導体発光装置１０は、以下の利点を有する。
（１－１）半導体発光装置１０は、半導体発光素子３０Ａ～３０Ｄとともに駆動回路４０Ａ～４０Ｄを備え、各駆動回路４０Ａ～４０Ｄの少なくとも一部が、封止樹脂２７内に埋め込まれている。この構成によれば、封止樹脂２７から露出された配線上に駆動回路４０Ａ～４０Ｄ全体が実装される構成に比べて、配線設計を容易化することができる。また、各半導体発光素子３０が、実装面に対して交わる方向に光を出射する光出射素子によって構成されているため、半導体発光素子３０を基板２０の中央領域ＡＣに配置することができる。この構成によれば、端面発光素子によって構成された半導体発光素子を基板２０の端に配置する場合に比べて、配線レイアウトなどの設計制約を受けることなく、より多くの半導体発光素子３０を高いレイアウト自由度で半導体発光装置１０に搭載することが可能となる。これにより、半導体発光装置１０に搭載可能な半導体発光素子３０の数の増加にも対応可能とすることができる。
【0085】
（１－２）各半導体発光素子３０にＰＣＳＥＬ素子が採用されている。ＰＣＳＥＬ素子は、高ビーム品質かつ狭い拡がり角をもつビーム出射による高出力動作（高輝度動作）が可能である。とりわけ、ビーム拡がり角は端面発光素子に比べて極小（例えば、１°以下）とすることができるため、端面発光素子を用いる場合に必要となる例えばコリメートレンズなどを省略することができる。これにより、部品点数を削減して各半導体発光素子３０のサイズひいては半導体発光装置１０（発光モジュール）の小型化およびコスト削減を実現することができる。
【0086】
（１－３）ＰＣＳＥＬ素子は、波長のスペクトル幅が狭く且つ動作波長の温度依存性が少ないといった特徴を有することから、例えば光学ノイズを低減して半導体発光装置１０（発光モジュール）の光学特性を向上させることができる。これは、例えばＬｉＤＡＲなどのレーザシステムに半導体発光装置１０を適用する場合に有利である。
【0087】
（１－４）半導体発光素子３０Ａ～３０Ｄが基板２０（第１電極層２８Ａ）の中央領域ＡＣに集約配置されているため、半導体発光素子３０Ａ～３０Ｄを駆動する駆動回路４０Ａ～４０Ｄおよびそれに関連する回路素子の配線設計の自由度を向上させることができる。結果として、チャンネル数をより増大させることが可能となる。
【0088】
（１－５）半導体発光素子３０Ａ～３０Ｄが基板２０（第１電極層２８Ａ）の中央領域ＡＣに互いに隣接して行列状に配置されている。これにより、更により多くの半導体発光素子３０を半導体発光装置１０に搭載することが可能となる。
【0089】
（１－６）各キャパシタ４２１～４２４が各半導体発光素子３０Ａ～３０Ｄと平面視で重なる位置において封止樹脂２７に埋め込まれている。これにより、半導体発光装置１０の小型化を図ることができる。
【0090】
（１－７）スイッチング素子４１１～４１４が封止樹脂２７に埋め込まれている。これにより、封止樹脂２７から露出された配線上にスイッチング素子４１１～４１４が実装される構成に比べて、ワイヤ本数の削減を図ることができる。これにより、インダクタンスの増加を抑えることができる。
【0091】
（１－８）キャパシタ４２１～４２４にシリコンキャパシタが採用されている。シリコンキャパシタは、セラミックキャパシタに比べて小型であるため、基板単位面積当たりの静電容量を大きくしやすい利点がある。これにより、基板２０の面積に占めるキャパシタ４２１～４２４の実装面積を小さくして、基板２０の小型化ひいては半導体発光装置１０のモジュールサイズの低減を図ることができる。
【0092】
（１－９）駆動回路４０Ａ～４０Ｄは、基板２０の中央領域ＡＣを囲む周辺領域ＡＰに配置されている。これにより、例えば基板２０の中央領域ＡＣに半導体発光素子３０Ａ～３０Ｄを集約配置しつつ、基板２０の周辺領域ＡＰに駆動回路４０Ａ～４０Ｄを高い設計自由度で搭載することができる。これは、多チャンネル化をより促進するものとなる。
【0093】
（１－１０）基板２０の周辺領域ＡＰは、２つの仮想中心線ＶＣ，ＨＣに基づいて区分される第１～第４周辺領域ＡＰ１～ＡＰ４を含み、駆動回路４０Ａ～４０Ｄは各々、第１～第４周辺領域ＡＰ１～ＡＰ４のうちの一つに配置されている。この構成では、２つの仮想中心線ＶＣ，ＨＣで区分される第１～第４周辺領域ＡＰ１～ＡＰ４内に、すなわち、中央領域ＡＣに搭載された半導体発光素子３０Ａ～３０Ｄの周囲に、駆動回路４０Ａ～４０Ｄを対称の関係（第１実施形態では例えば回転対象の関係）で配置することができる。これにより、配線設計のレイアウトを容易化しつつ多チャンネル化を実現することができる。
【0094】
（１－１１）半導体発光装置１０は、半導体発光素子３０Ａ～３０Ｄとともに駆動回路４０Ａ～４０Ｄを含む。この構成では、各駆動回路４０とその駆動対象の半導体発光素子３０とに流れる電流の電流経路（導電経路）が導電部２８に形成されるため、駆動回路４０Ａ～４０Ｄが半導体発光装置１０の外部に設けられる場合と比べて電流経路が短くなる。これにより、電流経路の長さに起因するインダクタンスを低減することができるとともに各電流経路のインダクタンスのばらつきを低減することができる。その結果、各半導体発光素子３０が出射するレーザ光のパルス幅の短パルス化を図り、パルス幅のばらつきを低減することができる。一例では、各半導体発光素子３０が出射するレーザ光のパルス幅は４ｎｓ以下である。また、一例では、各半導体発光素子３０が出射するレーザ光のパルス幅のばらつきの絶対値は１０％以下である。
【0095】
（１－１２）半導体発光装置１０は、半導体発光素子３０Ａ～３０Ｄに逆並列に接続される保護ダイオード７０Ａ～７０Ｈを備える。この構成では、半導体発光素子３０に過大な逆バイアスが加わることを抑制して、各半導体発光素子３０のピーク光出力を高めることができる。
【0096】
（１－１３）各駆動回路４０のスイッチング素子（例えば、駆動回路４０Ａのスイッチング素子４１１）とその制御対象の半導体発光素子３０との間の電流経路上に位置するワイヤＷ１の数が複数本（第１実施形態では、例えば４本以上）とされている。この構成では、半導体発光装置１０全体におけるインダクタンスを低減することができる。
【0097】
［第２実施形態］
次に、図１４および図１５を参照して、第２実施形態について説明する。第２実施形態の半導体発光装置１０は、マルチチャンネル駆動型に代えてシングルチャンネル駆動型が採用されている点で、第１実施形態の半導体発光装置１０とは異なる。以下では、第１実施形態の半導体発光装置１０との相違点を中心に第２実施形態を説明し、第１実施形態と共通する構成要素には同一符号を付してその詳細な説明を省略する。
次に、図１４および図１５を参照して、第２実施形態について説明する。第２実施形態の半導体発光装置１０は、マルチチャンネル駆動型に代えてシングルチャンネル駆動型が採用されている点で、第１実施形態の半導体発光装置１０とは異なる。以下では、第１実施形態の半導体発光装置１０との相違点を中心に第２実施形態を説明し、第１実施形態と共通する構成要素には同一符号を付してその詳細な説明を省略する。
【0098】
図１４は、第２実施形態の半導体発光装置１０の上層側平面構造を示し、図１５は、第２実施形態の半導体発光装置１０の下層側平面構造を示す。なお、図１４では、主面レジスト層２９Ａの開口部が二点鎖線によって示されており、図１５では、裏面レジスト層２９Ｂの開口部が二点鎖線によって示されている。
【0099】
［２－１．第２実施形態の半導体発光装置の全体構造］
図１４に示すように、第２実施形態の半導体発光装置１０は、基板２０と、半導体発光素子３０Ａと、駆動回路４０Ａと、保護ダイオード７０Ａとを含む。第１実施形態と同様に、駆動回路４０Ａは、封止樹脂２７内にそれぞれ埋め込まれたスイッチング素子４１１およびキャパシタ４２１を含み、スイッチング素子４１１には縦型ＭＯＳＦＥＴが採用され、キャパシタ４２１にはシリコンキャパシタが採用されている。基板２０は、一方向（Ｘ軸方向）に長尺の矩形状を有している。
図１４に示すように、第２実施形態の半導体発光装置１０は、基板２０と、半導体発光素子３０Ａと、駆動回路４０Ａと、保護ダイオード７０Ａとを含む。第１実施形態と同様に、駆動回路４０Ａは、封止樹脂２７内にそれぞれ埋め込まれたスイッチング素子４１１およびキャパシタ４２１を含み、スイッチング素子４１１には縦型ＭＯＳＦＥＴが採用され、キャパシタ４２１にはシリコンキャパシタが採用されている。基板２０は、一方向（Ｘ軸方向）に長尺の矩形状を有している。
【0100】
［２－２．導電部の電極層］
第２実施形態の基板２０は、第１実施形態と同様に２層基板であり、導電部２８は、上層側の第１電極層２８Ａ（図１４参照）と、下層側の第２電極層２８Ｂ（図１５参照）とを含む。以下、第２実施形態の第１および第２電極層２８Ａ，２８Ｂについて説明する。
第２実施形態の基板２０は、第１実施形態と同様に２層基板であり、導電部２８は、上層側の第１電極層２８Ａ（図１４参照）と、下層側の第２電極層２８Ｂ（図１５参照）とを含む。以下、第２実施形態の第１および第２電極層２８Ａ，２８Ｂについて説明する。
【0101】
［２－２Ａ．第１電極層（表面電極層）］
図１４に示すように、表面電極層である第１電極層２８Ａは、互いに離間した第１表面電極２６１および第２表面電極２６２を含む。図１４の例では、第１および第２表面電極２６１，２６２は同一形状であり、長尺の矩形状を有している。第１および第２表面電極２６１，２６２は、互いに長辺を隣り合わせて配置されている。第１表面電極２６１および第２表面電極２６２は、半導体発光素子３０Ａおよび保護ダイオード７０Ａの実装に用いられる。
図１４に示すように、表面電極層である第１電極層２８Ａは、互いに離間した第１表面電極２６１および第２表面電極２６２を含む。図１４の例では、第１および第２表面電極２６１，２６２は同一形状であり、長尺の矩形状を有している。第１および第２表面電極２６１，２６２は、互いに長辺を隣り合わせて配置されている。第１表面電極２６１および第２表面電極２６２は、半導体発光素子３０Ａおよび保護ダイオード７０Ａの実装に用いられる。
【0102】
半導体発光素子３０Ａは、マウント部材３５（図６参照）を用いて第１表面電極２６１に実装されている。なお、図示を明瞭にするために、図１４では、マウント部材３５の図示を省略している。詳細な図示は省略するが、第１実施形態と同様に、半導体発光素子３０Ａの裏面電極３２（アノード電極）がマウント部材３５の表面接合部３６に接合され、マウント部材３５の裏面が第１表面電極２６１に接合されている。
【0103】
半導体発光素子３０Ａの表面電極３１（カソード電極）はワイヤＷ１で第２表面電極２６２に接続されている。第１実施形態と同様に、例えば回路全体の配線インダクタンスを低減する観点などから、半導体発光素子３０Ａの電流経路の一部をなすワイヤＷ１の数は複数本（例えば４本以上）とされている。
【0104】
保護ダイオード７０Ａは、第１および第２表面電極２６１，２６２の双方にわたって実装されており、アノード電極７１が第２表面電極２６２に、カソード電極７２が第１表面電極２６１に接合されている。したがって、保護ダイオード７０Ａは、半導体発光素子３０Ａに逆並列に接続されている。
【0105】
［２－２Ｂ．第２電極層（裏面電極層）］
図１５に示すように、裏面電極層である第２電極層２８Ｂは、互いに離間した第１裏面電極２８１、第２裏面電極２８２、および第３裏面電極２８３Ａ，２８３Ｂを含む。これらの裏面電極２８１，２８２，２８３Ａ，２８３Ｂは、図示しない回路基板に対する半導体発光装置１０の実装時にその回路基板に電気的に接続される外部電極端子として機能する。
図１５に示すように、裏面電極層である第２電極層２８Ｂは、互いに離間した第１裏面電極２８１、第２裏面電極２８２、および第３裏面電極２８３Ａ，２８３Ｂを含む。これらの裏面電極２８１，２８２，２８３Ａ，２８３Ｂは、図示しない回路基板に対する半導体発光装置１０の実装時にその回路基板に電気的に接続される外部電極端子として機能する。
【0106】
第１裏面電極２８１は、平面視で第１および第２表面電極２６１，２６２と重なっている。第１裏面電極２８１は、例えばＹ軸方向に長尺の矩形状を有している。第１裏面電極２８１は、封止樹脂２７内に埋め込まれたスイッチング素子４１１のソース電極４１Ｓおよびキャパシタ４２１の第２電極４２Ｂとの電気的接続用に設けられている。第１裏面電極２８１は、平面視でスイッチング素子４１１のゲート電極４１Ｇ（図４参照）と重なる位置に開口部を含む。第１裏面電極２８１は、グランド電圧を供給するグランド端子として機能する。
【0107】
第２裏面電極２８２は、平面視でスイッチング素子４１１のゲート電極４１Ｇ（図４参照）と重なっている。第２裏面電極２８２は、封止樹脂２７に埋め込まれたスイッチング素子４１１のゲート電極４１Ｇとの電気的接続用に設けられており、上述した第１裏面電極２８１の開口部内に配置されている。第２裏面電極２８２は、ゲート電圧信号を供給する信号端子として機能する。
【0108】
第３裏面電極２８３Ａ，２８３Ｂは、平面視で第１および第２表面電極２６１，２６２と重なっている。ただし、第３裏面電極２８３Ａ，２８３Ｂは、第２表面電極２６２と必ずしも重なっていなくてもよい。第３裏面電極２８３Ａ，２８３Ｂは、第１表面電極２６１との電気的接続用に設けられており、電源電圧を供給する電源端子として機能する。
【0109】
［２－３．半導体発光素子と駆動回路との接続構造］
導電部２８は、半導体発光素子３０Ａと駆動回路４０Ａ（スイッチング素子４１１およびキャパシタ４２１）と第１および第２電極層２８Ａ，２８Ｂとを電気的に接続する複数のビア（接続導体）を含む。第２実施形態では、導電部２８は第１～第６ビア９１～９６を含む。第２実施形態の第１～第６ビア９１～９６は、図４および図５を参照して説明した第１実施形態の第１～第６ビア９１～９６に対応するものであるため、以下では、図４および図５も併せて参照しつつ第２実施形態の第１～第６ビア９１～９６を説明する。
導電部２８は、半導体発光素子３０Ａと駆動回路４０Ａ（スイッチング素子４１１およびキャパシタ４２１）と第１および第２電極層２８Ａ，２８Ｂとを電気的に接続する複数のビア（接続導体）を含む。第２実施形態では、導電部２８は第１～第６ビア９１～９６を含む。第２実施形態の第１～第６ビア９１～９６は、図４および図５を参照して説明した第１実施形態の第１～第６ビア９１～９６に対応するものであるため、以下では、図４および図５も併せて参照しつつ第２実施形態の第１～第６ビア９１～９６を説明する。
【0110】
図１４に示すように、第１ビア９１は、平面視で半導体発光素子３０Ａ、第１表面電極２６１、およびキャパシタ４２１の第１電極４２Ａ（図４および図５参照）と重なる位置において封止樹脂２７内に配置されている。第１ビア９１は、第１表面電極２６１からキャパシタ４２１の第１電極４２Ａまで封止樹脂２７を貫通しており、第１表面電極２６１とキャパシタ４２１の第１電極４２Ａとを接続している。したがって、半導体発光素子３０Ａの裏面電極３２（アノード電極）はキャパシタ４２１の第１電極４２Ａに電気的に接続されている。第１ビア９１の数は特に限定されず、１個以上であってよい。図１４の例では、第１ビア９１は行列状（例えば２×２個）に配置されている。
【0111】
第２ビア９２は、平面視で第２表面電極２６２およびスイッチング素子４１１のドレイン電極４１Ｄ（図４参照）と重なる位置において封止樹脂２７内に配置されている。第２ビア９２は、第２表面電極２６２からスイッチング素子４１１のドレイン電極４１Ｄまで封止樹脂２７を貫通しており、第２表面電極２６２とスイッチング素子４１１のドレイン電極４１Ｄとを接続している。上述したように、第２表面電極２６２は、半導体発光素子３０Ａの表面電極３１（カソード電極）にワイヤＷ１によって接続されている。したがって、半導体発光素子３０Ａの表面電極３１（カソード電極）はスイッチング素子４１１のドレイン電極４１Ｄに電気的に接続されている。第２ビア９２の数は特に限定されず、１個以上であってよい。図１４の例では、第２ビア９２は行列状（例えば３×３個）に配置されている。
【0112】
第３ビア９３は、平面視で第１表面電極２６１および第３裏面電極２８３Ａ，２８３Ｂと重なる位置において封止樹脂２７内に配置されている。第３ビア９３は、第１表面電極２６１から第３裏面電極２８３Ａ，２８３Ｂまで封止樹脂２７を貫通しており、第１表面電極２６１と第３裏面電極２８３Ａ，２８３Ｂとを接続している。上述したように、第３裏面電極２８３Ａ，２８３Ｂは電源端子として設けられており、第１表面電極２６１はキャパシタ４２１の第１電極４２Ａに電気的に接続されている。これにより、半導体発光装置１０の動作時におけるスイッチング素子４１１のオフ状態で、キャパシタ４２１には電源電圧に基づく電荷が蓄積される。第３ビア９３の数は特に限定されず、１個以上であってよい。図１４の例では、第３ビア９３は、第３裏面電極２８３Ａ上にて行列状（例えば４×４個）に配置されるとともに、第３裏面電極２８３Ｂ上にて行列状（例えば４×４個）に配置されている。
【0113】
図１５に示すように、第４ビア９４は、平面視でキャパシタ４２１の第２電極４２Ｂ（図４および図５参照）および第１裏面電極２８１と重なる位置において封止樹脂２７内に配置されている。第４ビア９４は、キャパシタ４２１の第２電極４２Ｂから第１裏面電極２８１まで封止樹脂２７を貫通しており、キャパシタ４２１の第２電極４２Ｂと第１裏面電極２８１とを接続している。上述したように、第１裏面電極２８１はグランド端子として設けられている。したがって、キャパシタ４２１の第２電極４２Ｂはグランドに接続されている。第４ビア９４の数は特に限定されず、１個以上であってよい。図１５の例では、第４ビア９４は行列状（例えば２×２個）に配置されている。
【0114】
第５ビア９５は、平面視でスイッチング素子４１１のソース電極４１Ｓおよび第１裏面電極８１と重なる位置において封止樹脂２７内に配置されている。第５ビア９５は、スイッチング素子４１１のソース電極４１Ｓから第１裏面電極８１まで封止樹脂２７を貫通しており、スイッチング素子４１１のソース電極４１Ｓと第１裏面電極８１とを接続している。したがって、スイッチング素子４１１のソース電極４１Ｓはグランドに接続されている。
【0115】
第５ビア９５の数は特に限定されず、１個以上であってよい。第２実施形態では、例えば、スイッチング素子４１１のソース電極４１Ｓと第１裏面電極２８１とが重なる領域内に複数（例えば６個）の第５ビア９５が配置されている。
【0116】
第６ビア９６は、平面視で第２裏面電極２８２およびスイッチング素子４１１のゲート電極４１Ｇ（図４参照）と重なる位置において封止樹脂２７内に配置されている。第６ビア９６は、スイッチング素子４１１のゲート電極４１Ｇから第２裏面電極２８２まで封止樹脂２７を貫通しており、スイッチング素子４１１のゲート電極４１Ｇと第２裏面電極２８２とを接続している。半導体発光装置１０の動作時に、第２裏面電極２８２にはゲート電圧信号が印加される。これにより、スイッチング素子４１１のゲート電極４１Ｇにゲート電圧信号が供給される。第６ビア９６の数は特に限定されず、１個以上であってよい。
【0117】
［２－４．半導体発光装置の電流経路］
第２実施形態では、駆動回路４０Ａと半導体発光素子３０Ａとの間の電流経路（導電経路）は、キャパシタ４２１の第１電極４２Ａ（図４参照）、第１ビア９１、第１電極層２８Ａ（表面電極層）の第１表面電極２６１、マウント部材３５（図６参照）、半導体発光素子３０Ａの裏面電極３２（アノード電極：図４参照）、半導体発光素子３０の表面電極３１（カソード電極：図４参照）、ワイヤＷ１、第１電極層２８Ａの第２表面電極２６２、第２ビア９２、スイッチング素子４１１のドレイン電極４１Ｄ（図４参照）、スイッチング素子４１１のソース電極４１Ｓ、第５ビア９５、第２電極層２８Ｂ（裏面電極層）の第１裏面電極２８１、第４ビア９４、およびキャパシタ４２１の第２電極４２Ｂ（図４参照）の順に電流が流れるループ状に構成される。
第２実施形態では、駆動回路４０Ａと半導体発光素子３０Ａとの間の電流経路（導電経路）は、キャパシタ４２１の第１電極４２Ａ（図４参照）、第１ビア９１、第１電極層２８Ａ（表面電極層）の第１表面電極２６１、マウント部材３５（図６参照）、半導体発光素子３０Ａの裏面電極３２（アノード電極：図４参照）、半導体発光素子３０の表面電極３１（カソード電極：図４参照）、ワイヤＷ１、第１電極層２８Ａの第２表面電極２６２、第２ビア９２、スイッチング素子４１１のドレイン電極４１Ｄ（図４参照）、スイッチング素子４１１のソース電極４１Ｓ、第５ビア９５、第２電極層２８Ｂ（裏面電極層）の第１裏面電極２８１、第４ビア９４、およびキャパシタ４２１の第２電極４２Ｂ（図４参照）の順に電流が流れるループ状に構成される。
【0118】
［２－５．半導体発光装置の回路構成］
第２実施形態の半導体発光装置１０を含む発光システム２００は、例えば第１実施形態で図７を参照して説明した回路構成と同様に構成され得る。したがって、ここでは詳細な説明を省略する。
第２実施形態の半導体発光装置１０を含む発光システム２００は、例えば第１実施形態で図７を参照して説明した回路構成と同様に構成され得る。したがって、ここでは詳細な説明を省略する。
【0119】
［２－６．半導体発光装置の利点］
以上説明した第２実施形態の半導体発光装置１０によれば、上記第１実施形態の半導体発光装置１０で得られる利点（１－１）～（１－２），（１－６）～（１－９），（１－１１）～（１－１３）と同様な利点に加えて、以下の利点が得られる。
以上説明した第２実施形態の半導体発光装置１０によれば、上記第１実施形態の半導体発光装置１０で得られる利点（１－１）～（１－２），（１－６）～（１－９），（１－１１）～（１－１３）と同様な利点に加えて、以下の利点が得られる。
【0120】
（２－１）第２電極層２８Ｂ（裏面電極層）は、第１裏面電極２８１、第２裏面電極２８２、および第３裏面電極２８３Ａ，２８３Ｂを含む。第３裏面電極２８３Ａ，２８３Ｂは各々、第１裏面電極２８１および第２裏面電極２８２に比べて大きな面積を有している。この構成によれば、放熱面積を大きくして半導体発光装置１０で発生した熱を効率良く放熱することができる。
【0121】
［第３実施形態］
次に、図１６～図２０を参照して、第３実施形態について説明する。第３実施形態の半導体発光装置１０は、駆動回路４０Ａ～４０Ｄのキャパシタ４２１～４２４にセラミックキャパシタが採用されている点で、第１実施形態の半導体発光装置１０とは主に異なる。以下では、第１実施形態の半導体発光装置１０との相違点を中心に第３実施形態を説明し、第１実施形態と共通する構成要素には同一符号を付してその詳細な説明を省略する。
次に、図１６～図２０を参照して、第３実施形態について説明する。第３実施形態の半導体発光装置１０は、駆動回路４０Ａ～４０Ｄのキャパシタ４２１～４２４にセラミックキャパシタが採用されている点で、第１実施形態の半導体発光装置１０とは主に異なる。以下では、第１実施形態の半導体発光装置１０との相違点を中心に第３実施形態を説明し、第１実施形態と共通する構成要素には同一符号を付してその詳細な説明を省略する。
【0122】
図１６は、第３実施形態の半導体発光装置１０の上層側平面構造を示し、図１７は、図１６の半導体発光装置１０の一部（左下領域）の構造を拡大して示したものである。図１８は、第３実施形態の半導体発光装置１０の下層側平面構造を示す。図１９は、図１７のＦ１９－Ｆ１９線に沿った概略断面構造を示し、図２０は、図１７のＦ２０－Ｆ２０線に沿った概略断面構造を示す。なお、図１６および図１７では、主面レジスト層２９Ａの開口部が二点鎖線によって示されており、図１８では、裏面レジスト層２９Ｂの開口部が二点鎖線によって示されている。
【0123】
［３－１．第３実施形態の半導体発光装置の全体構造］
図１６に示すように、第３実施形態の半導体発光装置１０は、基板２０と、半導体発光素子３０Ａ～３０Ｄと、駆動回路４０Ａ～４０Ｄと、保護ダイオード７０Ａ～７０Ｄとを含む。基板２０は、平面視矩形状（例えば正方形状）を有している。駆動回路４０Ａ～４０Ｄのスイッチング素子４１１～４１４は封止樹脂２７内に埋め込まれている。第１実施形態と同様、スイッチング素子４１１～４１４には縦型ＭＯＳＦＥＴが採用されている。一方、駆動回路４０Ａ～４０Ｄのキャパシタ４２１～４２４は封止樹脂２７内に埋め込まれておらず、導電部２８の第１電極層２８Ａ上に実装されている。上記したように、キャパシタ４２１～４２４にはセラミックキャパシタが採用されている。
図１６に示すように、第３実施形態の半導体発光装置１０は、基板２０と、半導体発光素子３０Ａ～３０Ｄと、駆動回路４０Ａ～４０Ｄと、保護ダイオード７０Ａ～７０Ｄとを含む。基板２０は、平面視矩形状（例えば正方形状）を有している。駆動回路４０Ａ～４０Ｄのスイッチング素子４１１～４１４は封止樹脂２７内に埋め込まれている。第１実施形態と同様、スイッチング素子４１１～４１４には縦型ＭＯＳＦＥＴが採用されている。一方、駆動回路４０Ａ～４０Ｄのキャパシタ４２１～４２４は封止樹脂２７内に埋め込まれておらず、導電部２８の第１電極層２８Ａ上に実装されている。上記したように、キャパシタ４２１～４２４にはセラミックキャパシタが採用されている。
【0124】
［３－２．導電部の電極層］
第３実施形態の基板２０は、第１実施形態と同様に２層基板であり、導電部２８は、上層側の第１電極層２８Ａ（図１６および図１７参照）と、下層側の第２電極層２８Ｂ（図１８参照）とを含む。以下、第３実施形態の第１および第２電極層２８Ａ，２８Ｂについて説明する。
第３実施形態の基板２０は、第１実施形態と同様に２層基板であり、導電部２８は、上層側の第１電極層２８Ａ（図１６および図１７参照）と、下層側の第２電極層２８Ｂ（図１８参照）とを含む。以下、第３実施形態の第１および第２電極層２８Ａ，２８Ｂについて説明する。
【0125】
［３－２Ａ．第１電極層（表面電極層）］
図１６および図１７に示すように、表面電極層である第１電極層２８Ａは、互いに離間した複数の表面電極を含む。第３実施形態では、第１電極層２８Ａは、第１表面電極３６１Ａ～３６１Ｄ、第２表面電極３６２Ａ～３６２Ｄ、および第３表面電極３６３Ａ～３６３Ｄを含む。
図１６および図１７に示すように、表面電極層である第１電極層２８Ａは、互いに離間した複数の表面電極を含む。第３実施形態では、第１電極層２８Ａは、第１表面電極３６１Ａ～３６１Ｄ、第２表面電極３６２Ａ～３６２Ｄ、および第３表面電極３６３Ａ～３６３Ｄを含む。
【0126】
第１表面電極３６１Ａ～３６１Ｄ、第２表面電極３６２Ａ～３６２Ｄ、および第３表面電極３６３Ａ～３６３Ｄは、半導体発光素子３０Ａ～３０Ｄ、駆動回路４０Ａ～４０Ｄのキャパシタ４２１～４２４、および保護ダイオード７０Ａ～７０Ｄの実装に用いられる。
【0127】
第１表面電極３６１Ａ～３６１Ｄは各々、中央領域ＡＣと周辺領域ＡＰ（第１～第４周辺領域ＡＰ１～ＡＰ４のうちの対応する一つ）との双方にわたって配置されている。第１表面電極３６１Ａ～３６１Ｄは、中央領域ＡＣ内で互いに隣接する部分を半導体発光素子３０Ａ～３０Ｄの実装面として含む。さらに、第１表面電極３６１Ａ～３６１Ｄは、回転対称の関係を有して第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置される部分を含む。第１～第４周辺領域ＡＰ１～ＡＰ４に配置される第１表面電極３６１Ａ～３６１Ｄの部分は、キャパシタ４２１～４２４および保護ダイオード７０Ａ～７０Ｄの実装に用いられる。
【0128】
第２表面電極３６２Ａ～３６２Ｄは、第１表面電極３６１Ａ～３６１Ｄにそれぞれ隣接しつつ、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第２表面電極３６２Ａ～３６２Ｄは、回転対称の関係を有して第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第２表面電極３６２Ａ～３６２Ｄは、ワイヤＷ１の実装および保護ダイオード７０Ａ～７０Ｄの実装に用いられる。
【0129】
第３表面電極３６３Ａ～３６３Ｄは、第１表面電極３６１Ａ～３６１Ｄにそれぞれ隣接しつつ、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第３表面電極３６３Ａ～３６３Ｄは、回転対称の関係を有して第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第３表面電極３６３Ａ～３６３Ｄは、キャパシタ４２１～４２４の実装に用いられる。
【0130】
図１９および図２０に示すように、半導体発光素子３０Ａは、マウント部材３５を用いて第１表面電極３６１Ａに実装されている。第３実施形態では、半導体発光素子３０Ａの裏面電極３２（アノード電極）がマウント部材３５の表面接合部３６に接合され、マウント部材３５の裏面が第１表面電極３６１Ａに導電性接合材ＳＤで接合されている。断面図は省略するが、半導体発光素子３０Ａと同様に、半導体発光素子３０Ｂ～３０Ｄも、マウント部材３５を用いて第１表面電極３６１Ｂ～３６１Ｄにそれぞれ実装されている。
【0131】
図１６および図１７に示すように、半導体発光素子３０Ａ～３０Ｄは、第２表面電極３６２Ａ～３６２ＤにそれぞれワイヤＷ１で接続されている。第３実施形態では、半導体発光素子３０Ａ～３０Ｄの表面電極３１（カソード電極）が第２表面電極３６２Ａ～３６２ＤにそれぞれワイヤＷ１で接続されている。第１実施形態と同様に、例えば回路全体の配線インダクタンスを低減する観点などから、半導体発光素子３０Ａの電流経路の一部をなすワイヤＷ１の数は複数本（例えば４本以上）とされている。
【0132】
第３実施形態において、駆動回路４０Ａは、複数（例えば４個）のキャパシタ４２１を含む。キャパシタ４２１は、第１および第３表面電極３６１Ａ，３６３Ａの双方にわたって実装されている。各キャパシタ４２１は、第１電極４２Ａと第２電極４２Ｂとを含み、第１電極４２Ａが第１表面電極３６１Ａに導電性接合材ＳＤ（図１９参照）で接合され、第２電極４２Ｂが第３表面電極３６３Ａに導電性接合材ＳＤ（図１９参照）で接合されている。なお、駆動回路４０Ａと同様に、駆動回路４０Ｂ～４０Ｄも各々、複数（例えば４個）のキャパシタ４２２～４２４を含み、キャパシタ４２１と同様に実装されている。
【0133】
保護ダイオード７０Ａは、第１および第２表面電極３６１Ａ，３６２Ａの双方にわたって実装されており、アノード電極７１が第２表面電極３６２Ａに、カソード電極７２が第１表面電極３６１Ａに接合されている。したがって、保護ダイオード７０Ａは、半導体発光素子３０Ａに逆並列に接続されている。なお、保護ダイオード７０Ａと同様に、保護ダイオード７０Ｂ～７０Ｄも、第１表面電極３６１Ｂ～３６１Ｄおよび第２表面電極３６２Ｂ～３６２Ｄにそれぞれ実装されている。
【0134】
［３－２Ｂ．第２電極層（裏面電極層）］
図１８に示すように、裏面電極層である第２電極層２８Ｂは、互いに離間した複数の裏面電極（パターン電極）を含む。これらの裏面電極は、図示しない回路基板に対する半導体発光装置１０の実装時にその回路基板に電気的に接続される外部電極端子として機能する。第３実施形態では、第２電極層２８Ｂは、第１裏面電極３８１Ａ～３８１Ｄ、第２裏面電極３８２、および第３裏面電極３８３Ａ～３８３Ｄを含む。
図１８に示すように、裏面電極層である第２電極層２８Ｂは、互いに離間した複数の裏面電極（パターン電極）を含む。これらの裏面電極は、図示しない回路基板に対する半導体発光装置１０の実装時にその回路基板に電気的に接続される外部電極端子として機能する。第３実施形態では、第２電極層２８Ｂは、第１裏面電極３８１Ａ～３８１Ｄ、第２裏面電極３８２、および第３裏面電極３８３Ａ～３８３Ｄを含む。
【0135】
第１裏面電極３８１Ａ～３８１Ｄは、基板２０の中央領域ＡＣに配置されており、平面視で第１表面電極３６１Ａ～３６１Ｄと重なっている。第１裏面電極３８１Ａ～３８１Ｄは各々、平面視矩形状を有している。第１裏面電極３８１Ａ～３８１Ｄは、第１表面電極３６１Ａ～３６１Ｄとの電気的接続用に設けられている。第１裏面電極３８１Ａ～３８１Ｄは、電源電圧を供給する電源端子として機能する。
【0136】
第２裏面電極３８２は、基板２０の第１～第４周辺領域ＡＰ１～ＡＰ４にわたって配置されている。第２裏面電極３８２は、基板２０の中央領域ＡＣを囲む枠状に形成されており、平面視において、スイッチング素子４１１～４１４、第１表面電極３６１Ａ～３６１Ｄ、第２表面電極３６２Ａ～３６２Ｄ、および第３表面電極３６３Ａ～３６３Ｄと重なっている。第２裏面電極３８２は、封止樹脂２７内に埋め込まれたスイッチング素子４１１～４１４のソース電極４１Ｓ（図２０参照）および第３表面電極３６３Ａ～３６３Ｄとの電気的接続用に設けられている。第１裏面電極３８２は、平面視でスイッチング素子４１１～４１４のゲート電極４１Ｇ（図２０参照）と重なる４つの位置に開口部を含む。第２裏面電極３８２は、グランド電圧を供給するグランド端子として機能する。
【0137】
第３裏面電極３８３Ａ～３８３Ｄは、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されており、平面視でスイッチング素子４１１～４１４のゲート電極４１Ｇ（図２０参照）と重なっている。第３裏面電極３８３Ａ～３８３Ｄは、封止樹脂２７に埋め込まれたスイッチング素子４１１～４１４のゲート電極４１Ｇとの電気的接続用に設けられており、上述した第２裏面電極３８２の４つの開口部内に配置されている。第３裏面電極３８３Ａ～３８３Ｄは、ゲート電圧信号を供給する信号端子として機能する。
【0138】
［３－３．半導体発光素子と駆動回路との接続構造］
導電部２８は、半導体発光素子３０Ａ～３０Ｄと駆動回路４０Ａ～４０Ｄ（スイッチング素子４１１～４１４およびキャパシタ４２１～４２４）と第１および第２電極層２８Ａ，２８Ｂとを電気的に接続する複数のビア（接続導体）を含む。第３実施形態では、導電部２８は第１～第５ビア９１～９５を含む。
導電部２８は、半導体発光素子３０Ａ～３０Ｄと駆動回路４０Ａ～４０Ｄ（スイッチング素子４１１～４１４およびキャパシタ４２１～４２４）と第１および第２電極層２８Ａ，２８Ｂとを電気的に接続する複数のビア（接続導体）を含む。第３実施形態では、導電部２８は第１～第５ビア９１～９５を含む。
【0139】
図１７および図１９に示すように、第１ビア９１は、平面視で半導体発光素子３０Ａ、第１表面電極３６１Ａ、および第１裏面電極３８１Ａと重なる位置において封止樹脂２７内に配置されている。第１ビア９１は、第１表面電極３６１Ａから第１裏面電極３８１Ａまで封止樹脂２７を貫通しており、第１表面電極３６１Ａと第１裏面電極３８１Ａとを接続している。したがって、半導体発光素子３０Ａの裏面電極３２（アノード電極）は、電源端子として設けられた第１裏面電極３８１Ａに電気的に接続されている。また、上述したように、第１表面電極３６１Ａはキャパシタ４２１の第１電極４２Ａに電気的に接続されている。これにより、半導体発光装置１０の動作時におけるスイッチング素子４１１のオフ状態で、キャパシタ４２１には電源電圧に基づく電荷が蓄積される。第１ビア９１の数は特に限定されず、１個以上であってよい。第３実施形態では、第１ビア９１は行列状（例えば３×３個）に配置されている。なお、ここでは詳細な説明を省略するが、第１表面電極３６１Ｂ～３６１Ｄと第１裏面電極３８１Ｂ～３８１Ｄとを接続する他の第１ビア９１についても同様に構成および配置されている。
【0140】
第２ビア９２は、平面視で第２表面電極３６２Ａおよびスイッチング素子４１１のドレイン電極４１Ｄ（図２０参照）と重なる位置において封止樹脂２７内に配置されている。第２ビア９２は、第２表面電極３６２Ａからスイッチング素子４１１のドレイン電極４１Ｄまで封止樹脂２７を貫通しており、第２表面電極３６２Ａとスイッチング素子４１１のドレイン電極４１Ｄとを接続している。上述したように、第２表面電極３６２Ａは、半導体発光素子３０Ａの表面電極３１（カソード電極）にワイヤＷ１によって接続されている。したがって、半導体発光素子３０Ａの表面電極３１（カソード電極）はスイッチング素子４１１のドレイン電極４１Ｄに電気的に接続されている。第２ビア９２の数は特に限定されず、１個以上であってよい。第３実施形態では、第２ビア９２は行列状（例えば３×３個）に配置されている。なお、ここでは詳細な説明を省略するが、第２表面電極３６２Ｂ～３６２Ｄとスイッチング素子４１２～４１４のドレイン電極４１Ｄとを接続する他の第２ビア９２についても同様に構成および配置されている。
【0141】
第３ビア９３は、平面視で第３表面電極３６３Ａおよび第２裏面電極３８２と重なる位置において封止樹脂２７内に配置されている。第３ビア９３は、第３表面電極３６３Ａから第２裏面電極３８２まで封止樹脂２７を貫通しており、第３表面電極３６３Ａと第２裏面電極３８２とを接続している。上述したように、第２裏面電極３８２はグランド端子として設けられており、第３表面電極３６３Ａはキャパシタ４２１の第２電極４２Ｂに接続されている。したがって、キャパシタ４２１の第２電極４２Ｂはグランドに接続されている。第３ビア９３の数は特に限定されず、１個以上であってよい。第３実施形態では、第３ビア９３は、行列状（例えば２×６個）に配置されている。なお、ここでは詳細な説明を省略するが、第３表面電極３６３Ｂ～３６３Ｄと第２裏面電極３８２とを接続する他の第３ビア９３についても同様に構成および配置されている。
【0142】
図１８および図２０に示すように、第４ビア９４は、平面視でスイッチング素子４１１のソース電極４１Ｓおよび第２裏面電極３８２と重なる位置において封止樹脂２７内に配置されている。第４ビア９４は、スイッチング素子４１１のソース電極４１Ｓから第２裏面電極３８２まで封止樹脂２７を貫通しており、スイッチング素子４１１のソース電極４１Ｓと第２裏面電極３８２とを接続している。したがって、スイッチング素子４１１のソース電極４１Ｓはグランドに接続されている。第４ビア９４の数は特に限定されず、１個以上であってよい。第３実施形態では、例えば７個の第４ビア９４が配置されている。なお、ここでは詳細な説明を省略するが、スイッチング素子４１２～４１４のソース電極４１Ｓと第２裏面電極３８２とを接続する他の第４ビア９４についても同様に構成および配置されている。
【0143】
第５ビア９５は、平面視で第３裏面電極３８３Ａおよびスイッチング素子４１１のゲート電極４１Ｇ（図２０参照）と重なる位置において封止樹脂２７内に配置されている。第５ビア９５は、スイッチング素子４１１のゲート電極４１Ｇから第３裏面電極３８３Ａまで封止樹脂２７を貫通しており、スイッチング素子４１１のゲート電極４１Ｇと第３裏面電極３８３Ａとを接続している。半導体発光装置１０の動作時に、第３裏面電極３８３Ａにはゲート電圧信号が印加される。これにより、スイッチング素子４１１のゲート電極４１Ｇにゲート電圧信号が供給される。第５ビア９５の数は特に限定されず、１個以上であってよい。なお、ここでは詳細な説明を省略するが、スイッチング素子４１２～４１４のゲート電極４１Ｇと第３裏面電極３８３Ｂ～３８３Ｄとを接続する他の第５ビア９５についても同様に構成および配置されている。
【0144】
［３－４．半導体発光装置の電流経路］
第３実施形態では、駆動回路４０Ａと半導体発光素子３０Ａとの間の電流経路（導電経路）は、キャパシタ４２１の第１電極４２Ａ、第１電極層２８Ａ（表面電極層）の第１表面電極３６１Ａ、マウント部材３５、半導体発光素子３０Ａの裏面電極３２（アノード電極）、半導体発光素子３０の表面電極３１（カソード電極）、ワイヤＷ１、第１電極層２８Ａの第２表面電極３６２Ａ、第２ビア９２、スイッチング素子４１１のドレイン電極４１Ｄ、スイッチング素子４１１のソース電極４１Ｓ、第４ビア９４、第２電極層２８Ｂ（裏面電極層）の第２裏面電極３８２、第３ビア９３、第１電極層２８Ａの第３表面電極３６３Ａ、およびキャパシタ４２１の第２電極４２Ｂの順に電流が流れるループ状に構成される。
第３実施形態では、駆動回路４０Ａと半導体発光素子３０Ａとの間の電流経路（導電経路）は、キャパシタ４２１の第１電極４２Ａ、第１電極層２８Ａ（表面電極層）の第１表面電極３６１Ａ、マウント部材３５、半導体発光素子３０Ａの裏面電極３２（アノード電極）、半導体発光素子３０の表面電極３１（カソード電極）、ワイヤＷ１、第１電極層２８Ａの第２表面電極３６２Ａ、第２ビア９２、スイッチング素子４１１のドレイン電極４１Ｄ、スイッチング素子４１１のソース電極４１Ｓ、第４ビア９４、第２電極層２８Ｂ（裏面電極層）の第２裏面電極３８２、第３ビア９３、第１電極層２８Ａの第３表面電極３６３Ａ、およびキャパシタ４２１の第２電極４２Ｂの順に電流が流れるループ状に構成される。
【0145】
なお、ここでは詳細な説明を省略するが、他の駆動回路４０Ｂ～４０Ｄの各々についても、駆動回路４０Ａと同様な電気的接続が実現されており、上記電流経路と同様なループ状の電流経路が個別に構成される。
【0146】
［３－５．半導体発光装置の回路構成］
第３実施形態の半導体発光装置１０を含む発光システム２００は、例えば第１実施形態で図７を参照して説明した回路構成と同様に構成され得る。したがって、ここでは詳細な説明を省略する。
第３実施形態の半導体発光装置１０を含む発光システム２００は、例えば第１実施形態で図７を参照して説明した回路構成と同様に構成され得る。したがって、ここでは詳細な説明を省略する。
【0147】
［３－６．半導体発光装置の利点］
以上説明した第３実施形態の半導体発光装置１０によれば、上記第１実施形態の半導体発光装置１０で得られる利点（１－１）～（１－５），（１－７），（１－９）～（１－１３）と同様な利点に加えて、以下の利点が得られる。
以上説明した第３実施形態の半導体発光装置１０によれば、上記第１実施形態の半導体発光装置１０で得られる利点（１－１）～（１－５），（１－７），（１－９）～（１－１３）と同様な利点に加えて、以下の利点が得られる。
【0148】
（３－１）キャパシタ４２１～４２４にセラミックキャパシタが採用されている。これにより、シリコンキャパシタを採用する場合に比べて半導体発光装置１０のコストを低減することができる。
【0149】
（３－２）各駆動回路４０は、並列接続された複数のキャパシタを含む。例えば、駆動回路４０Ａは、並列接続された４個のキャパシタ４２１を含み、他の駆動回路４０Ｂ～４０Ｄにおいても、同数のキャパシタが設けられている。この構成では、各駆動回路４０が単一のキャパシタを含む場合に比べて、インダクタンスを低減することができる。
【0150】
［第４実施形態］
次に、図２１～図２５を参照して、第４実施形態について説明する。第４実施形態の半導体発光装置１０は、駆動回路４０Ａ～４０Ｄのスイッチング素子４１１～４１４に横型トランジスタが採用されている点で、第１実施形態の半導体発光装置１０とは主に異なる。以下では、第１実施形態の半導体発光装置１０との相違点を中心に第４実施形態を説明し、第１実施形態と共通する構成要素には同一符号を付してその詳細な説明を省略する。
次に、図２１～図２５を参照して、第４実施形態について説明する。第４実施形態の半導体発光装置１０は、駆動回路４０Ａ～４０Ｄのスイッチング素子４１１～４１４に横型トランジスタが採用されている点で、第１実施形態の半導体発光装置１０とは主に異なる。以下では、第１実施形態の半導体発光装置１０との相違点を中心に第４実施形態を説明し、第１実施形態と共通する構成要素には同一符号を付してその詳細な説明を省略する。
【0151】
図２１は、第４実施形態の半導体発光装置１０の上層側平面構造を示し、図２２は、図２１の半導体発光装置１０の一部（左下領域）の構造を拡大して示したものである。図２３は、第４実施形態の半導体発光装置１０の下層側平面構造を示す。図２４は、図２２のＦ２４－Ｆ２４線に沿った概略断面構造を示し、図２５は、図２２のＦ２５－Ｆ２５線に沿った概略断面構造を示す。なお、図２１および図２２では、主面レジスト層２９Ａの開口部が二点鎖線によって示されており、図２３では、裏面レジスト層２９Ｂの開口部が二点鎖線によって示されている。
【0152】
［４－１．第４実施形態の半導体発光装置の全体構造］
図２１に示すように、第４実施形態の半導体発光装置１０は、基板２０と、半導体発光素子３０Ａ～３０Ｄと、駆動回路４０Ａ～４０Ｄと、保護ダイオード７０Ａ～７０Ｄとを含む。基板２０は、平面視矩形状（例えば正方形状）を有している。駆動回路４０Ａ～４０Ｄのスイッチング素子４１１～４１４は封止樹脂２７内に埋め込まれておらず、導電部２８の第１電極層２８Ａ上に実装されている。上記したように、スイッチング素子４１１～４１４には横型トランジスタが採用されている。一方、駆動回路４０Ａ～４０Ｄのキャパシタ４２１～４２４は封止樹脂２７内に埋め込まれている。第１実施形態と同様、キャパシタ４２１～４２４にはシリコンキャパシタが採用されている。
図２１に示すように、第４実施形態の半導体発光装置１０は、基板２０と、半導体発光素子３０Ａ～３０Ｄと、駆動回路４０Ａ～４０Ｄと、保護ダイオード７０Ａ～７０Ｄとを含む。基板２０は、平面視矩形状（例えば正方形状）を有している。駆動回路４０Ａ～４０Ｄのスイッチング素子４１１～４１４は封止樹脂２７内に埋め込まれておらず、導電部２８の第１電極層２８Ａ上に実装されている。上記したように、スイッチング素子４１１～４１４には横型トランジスタが採用されている。一方、駆動回路４０Ａ～４０Ｄのキャパシタ４２１～４２４は封止樹脂２７内に埋め込まれている。第１実施形態と同様、キャパシタ４２１～４２４にはシリコンキャパシタが採用されている。
【0153】
横型トランジスタの一例は、窒化物半導体（例えば、窒化ガリウム（ＧａＮ））を用いた窒化物半導体トランジスタである。第４実施形態では、例えば、窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）が用いられている。なお、横型トランジスタであれば、スイッチング素子４１１～４１４にＭＯＳＦＥＴが用いられてもよい。
【0154】
［４－２．導電部の電極層］
第４実施形態の基板２０は、第１実施形態と同様に２層基板であり、導電部２８は、上層側の第１電極層２８Ａ（図２１および図２２参照）と、下層側の第２電極層２８Ｂ（図２３参照）とを含む。以下、第４実施形態の第１および第２電極層２８Ａ，２８Ｂについて説明する。
第４実施形態の基板２０は、第１実施形態と同様に２層基板であり、導電部２８は、上層側の第１電極層２８Ａ（図２１および図２２参照）と、下層側の第２電極層２８Ｂ（図２３参照）とを含む。以下、第４実施形態の第１および第２電極層２８Ａ，２８Ｂについて説明する。
【0155】
［４－２Ａ．第１電極層（表面電極層）］
図２１および図２２に示すように、表面電極層である第１電極層２８Ａは、互いに離間した複数の表面電極を含む。第４実施形態では、第１電極層２８Ａは、第１表面電極４６１Ａ～４６１Ｄ、第２表面電極４６２Ａ～４６２Ｄ、第３表面電極４６３Ａ～４６３Ｄ、および第４表面電極４６４Ａ～４６４Ｄを含む。
図２１および図２２に示すように、表面電極層である第１電極層２８Ａは、互いに離間した複数の表面電極を含む。第４実施形態では、第１電極層２８Ａは、第１表面電極４６１Ａ～４６１Ｄ、第２表面電極４６２Ａ～４６２Ｄ、第３表面電極４６３Ａ～４６３Ｄ、および第４表面電極４６４Ａ～４６４Ｄを含む。
【0156】
第１表面電極４６１Ａ～４６１Ｄ、第２表面電極４６２Ａ～４６２Ｄ、第３表面電極４６３Ａ～４６３Ｄ、および第４表面電極４６４Ａ～４６４Ｄは、半導体発光素子３０Ａ～３０Ｄ、駆動回路４０Ａ～４０Ｄのスイッチング素子４１１～４１４、および保護ダイオード７０Ａ～７０Ｄの実装に用いられる。
【0157】
第１表面電極４６１Ａ～４６１Ｄは各々、中央領域ＡＣと周辺領域ＡＰ（第１～第４周辺領域ＡＰ１～ＡＰ４のうちの対応する一つ）との双方にわたって配置されている。第１表面電極４６１Ａ～４６１Ｄは、中央領域ＡＣ内で互いに隣接する部分を半導体発光素子３０Ａ～３０Ｄの実装面として含む。さらに、第１表面電極４６１Ａ～４６１Ｄは、回転対称の関係を有して第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置される部分を含む。第１～第４周辺領域ＡＰ１～ＡＰ４に配置される第１表面電極４６１Ａ～４６１Ｄの部分は、保護ダイオード７０Ａ～７０Ｄの実装に用いられる。
【0158】
第２表面電極４６２Ａ～４６２Ｄは、第１表面電極４６１Ａ～４６１Ｄ、第３表面電極４６３Ａ～４６３Ｄ、および第４表面電極４６４Ａ～４６４Ｄにそれぞれ隣接しつつ、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第２表面電極４６２Ａ～４６２Ｄは、回転対称の関係を有して第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第２表面電極４６２Ａ～４６２Ｄは、ワイヤＷ１の実装、ならびにスイッチング素子４１１～４１４および保護ダイオード７０Ａ～７０Ｄの実装に用いられる。
【0159】
第３表面電極４６３Ａ～４６３Ｄは、第２表面電極４６２Ａ～４６２Ｄおよび第４表面電極４６４Ａ～４６４Ｄにそれぞれ隣接しつつ、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第３表面電極４６３Ａ～４６３Ｄは、回転対称の関係を有して第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第３表面電極４６３Ａ～４６３Ｄは、スイッチング素子４１１～４１４の実装に用いられる。
【0160】
第４表面電極４６４Ａ～４６４Ｄは、第２表面電極４６２Ａ～４６２Ｄおよび第３表面電極４６３Ａ～４６３Ｄにそれぞれ隣接しつつ、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第４表面電極４６４Ａ～４６４Ｄは、回転対称の関係を有して第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されている。第４表面電極４６４Ａ～４６４Ｄは、スイッチング素子４１１～４１４の実装に用いられる。
【0161】
図２４および図２５に示すように、半導体発光素子３０Ａは、マウント部材３５を用いて第１表面電極４６１Ａに実装されている。第４実施形態では、半導体発光素子３０Ａの裏面電極３２（アノード電極）がマウント部材３５の表面接合部３６に接合され、マウント部材３５の裏面が第１表面電極４６１Ａに導電性接合材ＳＤで接合されている。断面図は省略するが、半導体発光素子３０Ａと同様に、半導体発光素子３０Ｂ～３０Ｄも、マウント部材３５を用いて第１表面電極４６１Ｂ～４６１Ｄにそれぞれ実装されている。
【0162】
図２１および図２２に示すように、半導体発光素子３０Ａ～３０Ｄは、第２表面電極４６２Ａ～４６２ＤにそれぞれワイヤＷ１で接続されている。第４実施形態では、半導体発光素子３０Ａ～３０Ｄの表面電極３１（カソード電極）が第２表面電極４６２Ａ～４６２ＤにそれぞれワイヤＷ１で接続されている。第１実施形態と同様に、例えば回路全体の配線インダクタンスを低減する観点などから、半導体発光素子３０Ａの電流経路の一部をなすワイヤＷ１の数は複数本（例えば４本以上）とされている。
【0163】
第４実施形態において、スイッチング素子４１１～４１４は、上述したように横型トランジスタである。図２２に示すように、スイッチング素子４１１は、第２表面電極４６２Ａに実装されるドレイン電極４１Ｄと、第３表面電極４６３Ａに実装されるゲート電極４１Ｇと、第４表面電極４６４Ａに実装されるソース電極４１Ｓとを含む。例えば、図２４に示すように、ドレイン電極４１Ｄは、はんだなどの接合部ＳＤによって第２表面電極４６２Ａに接合されている。図示は省略するが、ゲート電極４１Ｇおよびソース電極４１Ｓも、接合部によって第３表面電極４６３Ａおよび第４表面電極４６４Ａにそれぞれ接合されている。なお、スイッチング素子４１１と同様に、スイッチング素子４１２～４１４も、第２表面電極４６２Ｂ～４６２Ｄ、第３表面電極４６３Ｂ～４６３Ｄ、および第４表面電極４６４Ｂ～４６４Ｄにそれぞれ実装されている。
【0164】
保護ダイオード７０Ａは、第１および第２表面電極４６１Ａ，４６２Ａの双方にわたって実装されており、アノード電極７１が第２表面電極４６２Ａに、カソード電極７２が第１表面電極４６１Ａに接合されている。したがって、保護ダイオード７０Ａは、半導体発光素子３０Ａに逆並列に接続されている。なお、保護ダイオード７０Ａと同様に、保護ダイオード７０Ｂ～７０Ｄも、第１表面電極４６１Ｂ～４６１Ｄおよび第２表面電極４６２Ｂ～４６２Ｄにそれぞれ実装されている。
【0165】
［４－２Ｂ．第２電極層（裏面電極層）］
図２３に示すように、裏面電極層である第２電極層２８Ｂは、互いに離間した複数の裏面電極（パターン電極）を含む。これらの裏面電極は、図示しない回路基板に対する半導体発光装置１０の実装時にその回路基板に電気的に接続される外部電極端子として機能する。第４実施形態では、第２電極層２８Ｂは、第１裏面電極４８１、第２裏面電極４８２Ａ～４８２Ｄ、および第３裏面電極４８３Ａ～４８３Ｄを含む。
図２３に示すように、裏面電極層である第２電極層２８Ｂは、互いに離間した複数の裏面電極（パターン電極）を含む。これらの裏面電極は、図示しない回路基板に対する半導体発光装置１０の実装時にその回路基板に電気的に接続される外部電極端子として機能する。第４実施形態では、第２電極層２８Ｂは、第１裏面電極４８１、第２裏面電極４８２Ａ～４８２Ｄ、および第３裏面電極４８３Ａ～４８３Ｄを含む。
【0166】
第１裏面電極４８１は、基板２０の中央領域ＡＣおよび第１～第４周辺領域ＡＰ１～ＡＰ４にわたって配置されており、平面視において、キャパシタ４２１～４２４、第１表面電極４６１Ａ～４６１Ｄ、および第４表面電極４６４Ａ～４６４Ｄと重なっている。第１裏面電極４８１は、封止樹脂２７に埋め込まれたキャパシタ４２１～４２４の第２電極４２Ｂ（図２４参照）および第４表面電極４６４Ａ～４６４Ｄとの電気的接続用に設けられている。第１裏面電極４８１は、グランド電圧を供給するグランド端子として機能する。
【0167】
第２裏面電極４８２Ａ～４８２Ｄは、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されており、平面視で第３表面電極４６３Ａ～４６３Ｄと重なっている。第２裏面電極４８２Ａ～４８２Ｄは、第３表面電極４６３Ａ～４６３Ｄとの電気的接続用に設けられている。第２裏面電極４８２Ａ～４８２Ｄは、ゲート電圧信号を供給する信号端子として機能する。
【0168】
第３裏面電極４８３Ａ～４８３Ｄは、第１～第４周辺領域ＡＰ１～ＡＰ４にそれぞれ配置されており、平面視で第１表面電極４６１Ａ～４６１Ｄと重なっている。第３裏面電極４８３Ａ～４８３Ｄは、第１表面電極４６１Ａ～４６１Ｄとの電気的接続用に設けられている。第３裏面電極４８３Ａ～４８３Ｄは、電源電圧を供給する電源端子として機能する。
【0169】
［４－３．半導体発光素子と駆動回路との接続構造］
導電部２８は、半導体発光素子３０Ａ～３０Ｄと駆動回路４０Ａ～４０Ｄ（スイッチング素子４１１～４１４およびキャパシタ４２１～４２４）と第１および第２電極層２８Ａ，２８Ｂとを電気的に接続する複数のビア（接続導体）を含む。第４実施形態では、導電部２８は第１～第５ビア９１～９５を含む。
導電部２８は、半導体発光素子３０Ａ～３０Ｄと駆動回路４０Ａ～４０Ｄ（スイッチング素子４１１～４１４およびキャパシタ４２１～４２４）と第１および第２電極層２８Ａ，２８Ｂとを電気的に接続する複数のビア（接続導体）を含む。第４実施形態では、導電部２８は第１～第５ビア９１～９５を含む。
【0170】
図２２および図２４に示すように、第１ビア９１は、平面視で半導体発光素子３０Ａ、第１表面電極４６１Ａ、およびキャパシタ４２１の第１電極４２Ａと重なる位置において封止樹脂２７内に配置されている。第１ビア９１は、第１表面電極４６１Ａからキャパシタ４２１の第１電極４２Ａまで封止樹脂２７を貫通しており、第１表面電極４６１Ａとキャパシタ４２１の第１電極４２Ａとを接続している。上述したように、第１表面電極４６１Ａは、半導体発光素子３０Ａの裏面電極３２（アノード電極）と電気的に接続されている。したがって、半導体発光素子３０Ａの裏面電極３２（アノード電極）はキャパシタ４２１の第１電極４２Ａと電気的に接続されている。第１ビア９１の数は特に限定されず、１個以上であってよい。第４実施形態では、第１ビア９１は行列状（例えば２×２個）に配置されている。なお、ここでは詳細な説明を省略するが、第１表面電極４６１Ｂ～４６１Ｄとキャパシタ４２２～４２４の第１電極４２Ａとを接続する他の第１ビア９１についても同様に構成および配置されている。
【0171】
第２ビア９２は、平面視で第４表面電極４６４Ａおよび第２裏面電極４８１と重なる位置において封止樹脂２７内に配置されている。第２ビア９２は、第４表面電極４６４Ａから第２裏面電極４８１まで封止樹脂２７を貫通しており、第４表面電極４６４Ａと第２裏面電極４８１とを接続している。上述したように、第４表面電極４６４Ａはスイッチング素子４１１のソース電極４１Ｓに接続されており、第２裏面電極４８１はグランド端子として設けられている。したがって、スイッチング素子４１１のソース電極４１Ｓはグランドに接続されている。第２ビア９２の数は特に限定されず、１個以上であってよい。第４実施形態では、第２ビア９２は行列状（例えば２×４個）に配置されている。なお、ここでは詳細な説明を省略するが、第４表面電極４６４Ｂ～４６４Ｄと第２裏面電極４８１とを接続する他の第２ビア９２についても同様に構成および配置されている。
【0172】
第３ビア９３は、平面視で第３表面電極４６３Ａおよび第２裏面電極４８２Ａと重なる位置において封止樹脂２７内に配置されている。断面図は省略するが、第３ビア９３は、第３表面電極４６３Ａから第２裏面電極４８２Ａまで封止樹脂２７を貫通しており、第３表面電極４６３Ａと第２裏面電極４８２Ａとを接続している。上述したように、第３表面電極４６３Ａはスイッチング素子４１１のゲート電極４１Ｇに接続されており、第２裏面電極４８２Ａはゲート電圧信号を供給する信号端子として設けられている。したがって、半導体発光装置１０の動作時に、スイッチング素子４１１のゲート電極４１Ｇにはゲート電圧信号が供給される。
【0173】
図２２および図２５に示すように、第４ビア９４は、平面視で第１表面電極４６１Ａおよび第３裏面電極４８３Ａと重なる位置において封止樹脂２７内に配置されている。第３ビア９３は、第１表面電極４６１Ａから第３裏面電極４８３Ａまで封止樹脂２７を貫通しており、第１表面電極４６１Ａと第３裏面電極４８３Ａとを接続している。上述したように、第１表面電極４６１Ａはキャパシタ４２２の第１電極４２Ａに電気的に接続されており、第３裏面電極４８３Ａは電源端子として設けられている。これにより、半導体発光装置１０の動作時におけるスイッチング素子４１１のオフ状態で、キャパシタ４２１には電源電圧に基づく電荷が蓄積される。第４ビア９４の数は特に限定されず、１個以上であってよい。第４実施形態では、第４ビア９４は行列状（例えば２×３個）に配置されている。なお、ここでは詳細な説明を省略するが、第１表面電極４６１Ｂ～４６１Ｄと第３裏面電極４８３Ｂ～４８３Ｄとを接続する他の第４ビア９４についても同様に構成および配置されている。
【0174】
図２３および図２５に示すように、第５ビア９５は、平面視でキャパシタ４２１の第２電極４２Ｂおよび第１裏面電極４８１と重なる位置において封止樹脂２７内に配置されている。第５ビア９５は、キャパシタ４２１の第２電極４２Ｂから第１裏面電極４８１まで封止樹脂２７を貫通しており、キャパシタ４２１の第２電極４２Ｂと第１裏面電極４８１とを接続している。上述したように、第１裏面電極４８１はグランド端子として設けられている。したがって、キャパシタ４２１の第２電極４２Ｂはグランドに接続されている。第５ビア９５の数は特に限定されず、１個以上であってよい。第４実施形態では、第５ビア９５は行列状（例えば２×２個）に配置されている。なお、ここでは詳細な説明を省略するが、キャパシタ４２２～４２４の第２電極４２Ｂと第１裏面電極４８１とを接続する他の第５ビア９５についても同様に構成および配置されている。
【0175】
［４－４．半導体発光装置の電流経路］
第４実施形態では、駆動回路４０Ａと半導体発光素子３０Ａとの間の電流経路（導電経路）は、キャパシタ４２１の第１電極４２Ａ、第１ビア９１、第１電極層２８Ａ（表面電極層）の第１表面電極４６１Ａ、マウント部材３５、半導体発光素子３０Ａの裏面電極３２（アノード電極）、半導体発光素子３０の表面電極３１（カソード電極）、ワイヤＷ１、第１電極層２８Ａの第２表面電極４６２Ａ、スイッチング素子４１１のドレイン電極４１Ｄ、スイッチング素子４１１のソース電極４１Ｓ、第１電極層２８Ａの第４表面電極４６４Ａ、第２ビア９２、第２電極層２８Ｂ（裏面電極層）の第１裏面電極４８１、第５ビア９５、およびキャパシタ４２１の第２電極４２Ｂの順に電流が流れるループ状に構成される。
第４実施形態では、駆動回路４０Ａと半導体発光素子３０Ａとの間の電流経路（導電経路）は、キャパシタ４２１の第１電極４２Ａ、第１ビア９１、第１電極層２８Ａ（表面電極層）の第１表面電極４６１Ａ、マウント部材３５、半導体発光素子３０Ａの裏面電極３２（アノード電極）、半導体発光素子３０の表面電極３１（カソード電極）、ワイヤＷ１、第１電極層２８Ａの第２表面電極４６２Ａ、スイッチング素子４１１のドレイン電極４１Ｄ、スイッチング素子４１１のソース電極４１Ｓ、第１電極層２８Ａの第４表面電極４６４Ａ、第２ビア９２、第２電極層２８Ｂ（裏面電極層）の第１裏面電極４８１、第５ビア９５、およびキャパシタ４２１の第２電極４２Ｂの順に電流が流れるループ状に構成される。
【0176】
なお、ここでは詳細な説明を省略するが、他の駆動回路４０Ｂ～４０Ｄの各々についても、駆動回路４０Ａと同様な電気的接続が実現されており、上記電流経路と同様なループ状の電流経路が個別に構成される。
【0177】
［４－５．半導体発光装置の回路構成］
第４実施形態の半導体発光装置１０を含む発光システム２００は、例えば第１実施形態で図７を参照して説明した回路構成と同様に構成され得る。したがって、ここでは詳細な説明を省略する。
第４実施形態の半導体発光装置１０を含む発光システム２００は、例えば第１実施形態で図７を参照して説明した回路構成と同様に構成され得る。したがって、ここでは詳細な説明を省略する。
【0178】
［４－６．半導体発光装置の利点］
以上説明した第４実施形態の半導体発光装置１０によれば、上記第１実施形態の半導体発光装置１０で得られる利点（１－１）～（１－６），（１－８）～（１－１３）と同様な利点に加えて、以下の利点が得られる。
以上説明した第４実施形態の半導体発光装置１０によれば、上記第１実施形態の半導体発光装置１０で得られる利点（１－１）～（１－６），（１－８）～（１－１３）と同様な利点に加えて、以下の利点が得られる。
【0179】
（４－１）スイッチング素子４１１～４１４に横型トランジスタの一例である窒化物半導体トランジスタ（例えば、第４実施形態ではＧａＮ－ＨＥＭＴ）が採用されている。この構成では、窒化物半導体トランジスタを利用した半導体発光装置１０を提供することができる。
【0180】
［変更例］
上記実施形態は、以下のように変更して実施することができる。また、上記実施形態および以下の各変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
上記実施形態は、以下のように変更して実施することができる。また、上記実施形態および以下の各変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
【0181】
・上記各実施形態では、封止樹脂２７から露出した導電部２８（第１電極層２８Ａ）上にマウント部材３５を使用して半導体発光素子３０を実装したが、図２６を参照して以下に説明するように表面実装パッケージ３００を使用して半導体発光素子３０を実装してもよい。
【0182】
図２６は、表面実装パッケージ３００を含む半導体発光装置１０の概略断面図である。表面実装パッケージ３００は、複数のセラミック層を積層してなるセラミックパッケージであり、第１収容部３０１および第２収容部３０２を含む。第１収容部３０１は第１ランド３１１を含み、マウント部材３５を収容可能に構成されている。マウント部材３５は第１ランド３１１に実装されている。
【0183】
第２収容部３０２は、第１収容部３０１と段差状に連なっており、マウント部材３５に実装された半導体発光素子３０を収容可能に構成されている。第２収容部３０２は環状の第２ランド３１２を含み、半導体発光素子３０の表面電極３１は、複数のワイヤＷ１によって環状の第２ランド３１２に接続されている。なお、図２６では２本のワイヤＷ１のみを示しているが、実際にはより多数のワイヤＷ１によって半導体発光素子３０の表面電極３１が環状の第２ランド３１２に接続されている。
【0184】
表面実装パッケージ３００はさらに、表面実装パッケージ３００内に貫通して設けられた第１貫通導体３０３および第２貫通導体３０４を含む。第１貫通導体３０３は、第１ランド３１１に接続された第１端と、表面実装パッケージ３００から露出した第２端とを有している。第２貫通導体３０４は、第２ランド３１２に接続された第１端と、表面実装パッケージ３００から露出した第２端とを有している。
【0185】
図２６の例では、表面実装パッケージ３００が導電性接合材ＳＤによって第１実施形態の半導体発光装置１０の第１電極層２８Ａに実装されている。第１貫通導体３０３の第２端が第２表面電極６２Ａに接合され、第２貫通導体３０４の第２端が第１表面電極６１Ａに接合されている。なお、図示は省略するが、他の第２表面電極６２Ｂ～６２Ｄにも第１貫通導体３０３が同様に接合され、他の第１表面電極６１Ｂ～６１Ｄにも第２貫通導体３０４が同様に接合されている。
【0186】
このような表面実装パッケージ３００を用いて第２ランド３１２にワイヤＷ１を接続することで、マウント部材３５を用いて半導体発光素子３０を実装する構成においてワイヤＷ１の長さを短くすることができる。これにより、抵抗およびインダクタンスを低減することができる。また、半導体発光素子３０を囲む環状の第２ランド３１２に多数のワイヤＷ１を接続することが可能となるため、抵抗およびインダクタンスをより低減することが可能となる。
【0187】
・上記各実施形態では、各半導体発光素子３０にＰＣＳＥＬ素子を採用したが、図２７を参照して以下に説明するように、各半導体発光素子３０に端面発光素子を採用しつつ、光反射素子５０を併用してもよい。
【0188】
図２７は、端面発光素子によって構成された半導体発光素子３０と光反射素子５０との組み合わせを用いた別例の半導体発光装置の概略平面図である。半導体発光素子３０は、所定の波長帯のレーザ光を出力する端面発光型レーザ（Edge Emitting Laser：ＥＥＬ）素子で構成されている。なお、レーザ光は可視光線であってもよいし、赤外線などの可視光線よりも波長が長いレーザ光であってもよい。
【0189】
光反射素子５０は、上記各実施形態の基板２０（第１導電層２８Ａ）の中央領域ＡＣに配置されている。光反射素子５０の周囲には、複数（図２７の例では８個）の半導体発光素子３０（端面発光素子）が配置されている。光反射素子５０は、半導体発光素子３０（端面発光素子）から出射された光を基板２０に交差する方向に反射するように構成されている。光反射素子５０の一例は、光を入射方向に対して所定の角度で反射するように構成された光反射型ミラーである。図２７の例では、４５°の反射角を有し、光を入射方向に対して垂直方向に反射するように構成された４つの反射面５１Ａ～５１Ｄを有するミラーが光反射素子５０として用いられている。
【0190】
なお、光反射素子５０はミラーのみに限定されない。光反射素子５０の他の例は、光を入射方向に対して所定の角度で回折するように構成された回折格子である。この場合、回折格子は反射型または透過型のいずれであってもよい。反射型の場合は、ミラーの場合と同様、回折格子は光を入射方向に対して垂直方向に反射するように構成され得る。透過型の場合、回折格子は、光の屈折によって光の入射方向に対して回折光を垂直方向に出射するように構成され得る。このように、実装面に対して交わる方向に光を出射する光出射素子に代えて、端面発光素子と光反射素子５０との組み合わせを用いることも可能である。
【0191】
・上記各実施形態では、各半導体発光素子３０にＰＣＳＥＬ素子を採用したが、ＰＣＳＥＬ素子に限定されない。例えば、実装面に対して交わる方向に光を出射する光出射素子として垂直共振器型面発光レーザ（ＶＣＳＥＬ）素子を採用してもよい。
【0192】
・上記各実施形態では、駆動回路４０Ａ～４０Ｄを第１～第４周辺領域ＡＰ１～ＡＰ４に回転対称の関係で配置したが、周辺領域ＡＰに任意のレイアウトで配置してもよい。
・上記第３実施形態において、各駆動回路４０に設けられるセラミックキャパシタの数は１つでもよい。
・上記第３実施形態において、各駆動回路４０に設けられるセラミックキャパシタの数は１つでもよい。
【0193】
・第１実施形態の基板２０上にゲートドライバ２０５Ａ～２０５Ｄが搭載されてもよい。すなわち、半導体発光装置１０がゲートドライバ２０５Ａ～２０５Ｄを含んでいてもよい。
【0194】
・第２実施形態の基板２０上に保護ダイオード７０Ａ～７０Ｄが搭載されていなくてもよい。すなわち、半導体発光装置１０が保護ダイオード７０Ａ～７０Ｄを含んでいなくてもよい。
【0195】
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、例えば、「第１要素が第２要素上に実装される」という表現は、或る実施形態では第１要素が第２要素に接触して第２要素上に直接配置され得るが、他の実施形態では第１要素が第２要素に接触することなく第２要素の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１要素と第２要素との間に他の要素が形成される構造を排除しない。
【0196】
本開示で使用されるＺ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造（例えば、図１に示される構造）は、本明細書で説明されるＺ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、Ｘ軸方向が鉛直方向であってもよく、またはＹ軸方向が鉛直方向であってもよい。
【0197】
［付記］
上記各実施形態および各変更例から把握できる技術的思想を以下に記載する。なお、各付記に記載された構成要素に対応する実施形態の構成要素の符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
上記各実施形態および各変更例から把握できる技術的思想を以下に記載する。なお、各付記に記載された構成要素に対応する実施形態の構成要素の符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
【0198】
（付記１）
半導体発光素子（３０（３０Ａ；３０Ｂ；３０Ｃ；３０Ｄ））と、
前記半導体発光素子（３０）を駆動する駆動回路（４０（４０Ａ；４０Ｂ；４０Ｃ；４０Ｄ））であって、
前記半導体発光素子（３０）を制御するスイッチング素子（４１１；４１２；４１３；４１４）と、
前記半導体発光素子（３０）に電流を供給するキャパシタ（４２１；４２２；４２３；４２４）と
を含む前記駆動回路（４０）と、
前記駆動回路（４０）の少なくとも一部が埋め込まれた封止樹脂（２７）と、
前記封止樹脂（２７）に設けられ、前記半導体発光素子（３０）と前記駆動回路（４０）との導電経路を構成する導電部（２８）と、を備え、
前記半導体発光素子（３０）は、前記半導体発光素子（３０）の実装面に対して交わる方向に光を出射する光出射素子により構成されている、半導体発光装置。
半導体発光素子（３０（３０Ａ；３０Ｂ；３０Ｃ；３０Ｄ））と、
前記半導体発光素子（３０）を駆動する駆動回路（４０（４０Ａ；４０Ｂ；４０Ｃ；４０Ｄ））であって、
前記半導体発光素子（３０）を制御するスイッチング素子（４１１；４１２；４１３；４１４）と、
前記半導体発光素子（３０）に電流を供給するキャパシタ（４２１；４２２；４２３；４２４）と
を含む前記駆動回路（４０）と、
前記駆動回路（４０）の少なくとも一部が埋め込まれた封止樹脂（２７）と、
前記封止樹脂（２７）に設けられ、前記半導体発光素子（３０）と前記駆動回路（４０）との導電経路を構成する導電部（２８）と、を備え、
前記半導体発光素子（３０）は、前記半導体発光素子（３０）の実装面に対して交わる方向に光を出射する光出射素子により構成されている、半導体発光装置。
【0199】
（付記２）
前記半導体発光素子（３０）は、前記実装面に実装された複数の半導体発光素子（３０Ａ～３０Ｄ）のうちの一つであり、前記駆動回路（４０）は、前記複数の半導体発光素子のうちの一つ以上を各々駆動する複数の駆動回路（４０Ａ～４０Ｄ）のうちの一つである、付記１に記載の半導体発光装置。
前記半導体発光素子（３０）は、前記実装面に実装された複数の半導体発光素子（３０Ａ～３０Ｄ）のうちの一つであり、前記駆動回路（４０）は、前記複数の半導体発光素子のうちの一つ以上を各々駆動する複数の駆動回路（４０Ａ～４０Ｄ）のうちの一つである、付記１に記載の半導体発光装置。
【0200】
（付記３）
前記導電部（２８）は、前記半導体発光素子（３０）の前記実装面を含む第１電極層（２８Ａ）を含み、
前記複数の半導体発光素子（３０Ａ～３０Ｄ）は、前記第１電極層（２８Ａ）の中央領域（ＡＣ）に集約配置されている、付記２に記載の半導体発光装置。
前記導電部（２８）は、前記半導体発光素子（３０）の前記実装面を含む第１電極層（２８Ａ）を含み、
前記複数の半導体発光素子（３０Ａ～３０Ｄ）は、前記第１電極層（２８Ａ）の中央領域（ＡＣ）に集約配置されている、付記２に記載の半導体発光装置。
【0201】
（付記４）
前記複数の半導体発光素子（３０Ａ～３０Ｄ）は、前記第１電極層（２８Ａ）の前記中央領域（ＡＣ）に互いに隣接して行列状に配置されている、付記３に記載の半導体発光装置。
前記複数の半導体発光素子（３０Ａ～３０Ｄ）は、前記第１電極層（２８Ａ）の前記中央領域（ＡＣ）に互いに隣接して行列状に配置されている、付記３に記載の半導体発光装置。
【0202】
（付記５）
前記スイッチング素子（４１１；４１２；４１３；４１４）と前記キャパシタ（４２１；４２２；４２３；４２４）とのうちの少なくとも一方が前記封止樹脂（２７）に埋め込まれている、付記１～４のうちのいずれか一つに記載の半導体発光装置。
前記スイッチング素子（４１１；４１２；４１３；４１４）と前記キャパシタ（４２１；４２２；４２３；４２４）とのうちの少なくとも一方が前記封止樹脂（２７）に埋め込まれている、付記１～４のうちのいずれか一つに記載の半導体発光装置。
【0203】
（付記６）
前記スイッチング素子（４１１；４１２；４１３；４１４）と前記キャパシタ（４２１；４２２；４２３；４２４）とのうち少なくとも前記キャパシタ（４２１；４２２；４２３；４２４）が前記封止樹脂（２７）に埋め込まれており、
前記キャパシタ（４２１；４２２；４２３；４２４）は、平面視で前記半導体発光素子（３０）と重なる位置にて前記封止樹脂（２７）に埋め込まれている、付記５に記載の半導体発光装置。
前記スイッチング素子（４１１；４１２；４１３；４１４）と前記キャパシタ（４２１；４２２；４２３；４２４）とのうち少なくとも前記キャパシタ（４２１；４２２；４２３；４２４）が前記封止樹脂（２７）に埋め込まれており、
前記キャパシタ（４２１；４２２；４２３；４２４）は、平面視で前記半導体発光素子（３０）と重なる位置にて前記封止樹脂（２７）に埋め込まれている、付記５に記載の半導体発光装置。
【0204】
（付記７）
前記キャパシタ（４２１；４２２；４２３；４２４）と前記スイッチング素子（４１１；４１２；４１３；４１４）との双方が前記封止樹脂（２７）内で同一層位置に埋め込まれている、付記５または６に記載の半導体発光装置。
前記キャパシタ（４２１；４２２；４２３；４２４）と前記スイッチング素子（４１１；４１２；４１３；４１４）との双方が前記封止樹脂（２７）内で同一層位置に埋め込まれている、付記５または６に記載の半導体発光装置。
【0205】
（付記８）
前記キャパシタ（４２１；４２２；４２３；４２４）は、前記封止樹脂（２７）に埋め込まれたシリコンキャパシタであり、
前記スイッチング素子（４１１；４１２；４１３；４１４）は、前記封止樹脂（２７）に埋め込まれた縦型ＭＯＳＦＥＴである、付記１～７のうちのいずれか一つに記載の半導体発光装置。
前記キャパシタ（４２１；４２２；４２３；４２４）は、前記封止樹脂（２７）に埋め込まれたシリコンキャパシタであり、
前記スイッチング素子（４１１；４１２；４１３；４１４）は、前記封止樹脂（２７）に埋め込まれた縦型ＭＯＳＦＥＴである、付記１～７のうちのいずれか一つに記載の半導体発光装置。
【0206】
（付記９）
前記キャパシタ（４２１；４２２；４２３；４２４）は、前記封止樹脂（２７）に埋め込まれたシリコンキャパシタであり、
前記スイッチング素子（４１１；４１２；４１３；４１４）は、前記封止樹脂（２７）から露出した前記導電部（２８）上に実装された窒化物半導体トランジスタである、付記１～６のうちのいずれか一つに記載の半導体発光装置。
前記キャパシタ（４２１；４２２；４２３；４２４）は、前記封止樹脂（２７）に埋め込まれたシリコンキャパシタであり、
前記スイッチング素子（４１１；４１２；４１３；４１４）は、前記封止樹脂（２７）から露出した前記導電部（２８）上に実装された窒化物半導体トランジスタである、付記１～６のうちのいずれか一つに記載の半導体発光装置。
【0207】
（付記１０）
前記キャパシタ（４２１；４２２；４２３；４２４）は、前記封止樹脂（２７）から露出した前記導電部（２８）上に実装されたセラミックキャパシタであり、
前記スイッチング素子（４１１；４１２；４１３；４１４）は、前記封止樹脂（２７）に埋め込まれた縦型ＭＯＳＦＥＴである、付記１～５のうちのいずれか一つに記載の半導体発光装置。
前記キャパシタ（４２１；４２２；４２３；４２４）は、前記封止樹脂（２７）から露出した前記導電部（２８）上に実装されたセラミックキャパシタであり、
前記スイッチング素子（４１１；４１２；４１３；４１４）は、前記封止樹脂（２７）に埋め込まれた縦型ＭＯＳＦＥＴである、付記１～５のうちのいずれか一つに記載の半導体発光装置。
【0208】
（付記１１）
前記光出射素子（３０）は、フォトニック結晶面発光レーザ素子または垂直共振器型面発光レーザ素子である、付記１～１０のうちのいずれか一つに記載の半導体発光装置。
前記光出射素子（３０）は、フォトニック結晶面発光レーザ素子または垂直共振器型面発光レーザ素子である、付記１～１０のうちのいずれか一つに記載の半導体発光装置。
【0209】
（付記１２）
前記キャパシタ（４２１；４２２；４２３；４２４）は、前記駆動回路（４０）に設けられた複数のキャパシタ（４２１～４２４）のうちの１つである、付記１～１１のうちのいずれか一つに記載の半導体発光装置。
前記キャパシタ（４２１；４２２；４２３；４２４）は、前記駆動回路（４０）に設けられた複数のキャパシタ（４２１～４２４）のうちの１つである、付記１～１１のうちのいずれか一つに記載の半導体発光装置。
【0210】
（付記１３）
前記スイッチング素子（４１１；４１２；４１３；４１４）は、前記半導体発光素子と複数のワイヤで接続されている、付記１～１２のうちのいずれか一つに記載の半導体発光装置。
前記スイッチング素子（４１１；４１２；４１３；４１４）は、前記半導体発光素子と複数のワイヤで接続されている、付記１～１２のうちのいずれか一つに記載の半導体発光装置。
【0211】
（付記１４）
前記駆動回路（４０）における前記スイッチング素子（４１１；４１２；４１３；４１４）を駆動するゲートドライバ（２０５Ａ；２０５Ｂ；２０５Ｃ；２０５Ｄ）をさらに備える付記１～１３のうちのいずれか一つに記載の半導体発光装置。
前記駆動回路（４０）における前記スイッチング素子（４１１；４１２；４１３；４１４）を駆動するゲートドライバ（２０５Ａ；２０５Ｂ；２０５Ｃ；２０５Ｄ）をさらに備える付記１～１３のうちのいずれか一つに記載の半導体発光装置。
【0212】
（付記１５）
前記半導体発光素子（３０）に逆並列に接続された保護ダイオード（７０Ａ；７０Ｂ；７０Ｃ；７０Ｄ）をさらに備える付記１～１４のうちのいずれか一つに記載の半導体発光装置。
前記半導体発光素子（３０）に逆並列に接続された保護ダイオード（７０Ａ；７０Ｂ；７０Ｃ；７０Ｄ）をさらに備える付記１～１４のうちのいずれか一つに記載の半導体発光装置。
【0213】
（付記１６）
前記半導体発光素子（３０）および前記駆動回路（４０）に電流を供給する電源入力部と前記駆動回路（４０）との間に設けられた逆流防止ダイオード（２０４Ａ；２０４Ｂ；２０４Ｃ；２０４Ｄ）をさらに備える付記１～１５のうちのいずれか一つに記載の半導体発光装置。
前記半導体発光素子（３０）および前記駆動回路（４０）に電流を供給する電源入力部と前記駆動回路（４０）との間に設けられた逆流防止ダイオード（２０４Ａ；２０４Ｂ；２０４Ｃ；２０４Ｄ）をさらに備える付記１～１５のうちのいずれか一つに記載の半導体発光装置。
【0214】
（付記１７）
前記スイッチング素子（４１１；４１２；４１３；４１４）と前記キャパシタ（４２１；４２２；４２３；４２４）との双方が前記封止樹脂（２７）に埋め込まれており、
前記半導体発光装置はさらに、前記封止樹脂（２７）から露出した前記導電部（２８）上に実装された表面実装パッケージ（３００）を備えており、
前記表面実装パッケージ（３００）は、
第１ランド（３１１）を含み、前記第１ランド（３１１）に実装されたマウント部材（３５）を収容可能な第１収容部（３０１）と、
前記第１収容部（３０１）と段差状に連なり、前記マウント部材（３５）に実装された前記半導体発光素子（３０）を収容可能な第２収容部（３０２）であって、環状の第２ランド（３１２）を含む前記第２収容部（３０２）と、
前記表面実装パッケージ（３００）内に貫通して設けられ、前記第１ランド（３１１）に接続された第１端と、前記表面実装パッケージ（３００）から露出した第２端とを有する第１貫通導体（３０３）と、
前記表面実装パッケージ（３００）内に貫通して設けられ、前記第２ランド（３１２）に接続された第１端と、前記表面実装パッケージ（３００）から露出した第２端とを有する第２貫通導体（３０４）と、
を含む、付記１に記載の半導体発光装置。
前記スイッチング素子（４１１；４１２；４１３；４１４）と前記キャパシタ（４２１；４２２；４２３；４２４）との双方が前記封止樹脂（２７）に埋め込まれており、
前記半導体発光装置はさらに、前記封止樹脂（２７）から露出した前記導電部（２８）上に実装された表面実装パッケージ（３００）を備えており、
前記表面実装パッケージ（３００）は、
第１ランド（３１１）を含み、前記第１ランド（３１１）に実装されたマウント部材（３５）を収容可能な第１収容部（３０１）と、
前記第１収容部（３０１）と段差状に連なり、前記マウント部材（３５）に実装された前記半導体発光素子（３０）を収容可能な第２収容部（３０２）であって、環状の第２ランド（３１２）を含む前記第２収容部（３０２）と、
前記表面実装パッケージ（３００）内に貫通して設けられ、前記第１ランド（３１１）に接続された第１端と、前記表面実装パッケージ（３００）から露出した第２端とを有する第１貫通導体（３０３）と、
前記表面実装パッケージ（３００）内に貫通して設けられ、前記第２ランド（３１２）に接続された第１端と、前記表面実装パッケージ（３００）から露出した第２端とを有する第２貫通導体（３０４）と、
を含む、付記１に記載の半導体発光装置。
【0215】
（付記１８）
端面発光素子により構成された半導体発光素子（３０）と、
前記半導体発光素子（３０）を駆動する駆動回路（４０）であって、
前記半導体発光素子（３０）を制御するスイッチング素子（４１１；４１２；４１３；４１４）と、
前記半導体発光素子（３０）に電流を供給するキャパシタ（４２１；４２２；４２３；４２４）と
を含む前記駆動回路（４０）と、
前記駆動回路（４０）の一部が埋め込まれた封止樹脂（２７）と、
前記封止樹脂（２７）に設けられ、前記半導体発光素子（３０）と前記駆動回路（４０）との導電経路を構成する導電部（２８）と、
前記半導体発光素子（３０）から出射された光を前記半導体発光素子（３０）の実装面に交差する方向に反射する光反射素子（５０）と
を備える半導体発光装置。
端面発光素子により構成された半導体発光素子（３０）と、
前記半導体発光素子（３０）を駆動する駆動回路（４０）であって、
前記半導体発光素子（３０）を制御するスイッチング素子（４１１；４１２；４１３；４１４）と、
前記半導体発光素子（３０）に電流を供給するキャパシタ（４２１；４２２；４２３；４２４）と
を含む前記駆動回路（４０）と、
前記駆動回路（４０）の一部が埋め込まれた封止樹脂（２７）と、
前記封止樹脂（２７）に設けられ、前記半導体発光素子（３０）と前記駆動回路（４０）との導電経路を構成する導電部（２８）と、
前記半導体発光素子（３０）から出射された光を前記半導体発光素子（３０）の実装面に交差する方向に反射する光反射素子（５０）と
を備える半導体発光装置。
【0216】
（付記１９）
前記光反射素子（５０）は、ミラーまたは回折格子である、付記１８に記載の半導体発光装置。
前記光反射素子（５０）は、ミラーまたは回折格子である、付記１８に記載の半導体発光装置。
【符号の説明】
【0217】
１０：半導体発光装置
２０：基板
２１：主面
２２：裏面
２３～２６：第１～第４側面
２７：封止樹脂
２８Ａ：第１電極層（表面電極層）
２８Ｂ：第２電極層（裏面電極層）
２９Ａ：主面レジスト層
２９Ｂ：裏面レジスト層
３０，３０Ａ～３０Ｄ：半導体発光素子
３１：表面電極
３２：裏面電極
３３：発光領域
３５：マウント部材
４０，４０Ａ～４０Ｄ：駆動回路
４１１～４１４：スイッチング素子
４１Ａ：第１面
４１Ｂ：第２面
４１Ｓ：ソース電極
４１Ｇ：ゲート電極
４１Ｄ：ドレイン電極
４２１～４２４：キャパシタ
４２Ａ：第１電極
４２Ｂ：第２電極
５０：光反射素子
７０Ａ～７０Ｄ：保護ダイオード
７１：アノード電極
７２：カソード電極
２００：発光システム
２０１：直流電源
２０２：キャパシタ
２０３：直流制限抵抗
２０４Ａ～２０４Ｄ：逆流防止用ダイオード
２０５Ａ～２０５Ｄ：ゲートドライバ
２０６Ａ～２０６Ｄ：パルスジェネレータ
２０７Ａ～２０７Ｄ：制御電源
３００：表面実装パッケージ
３０１：第１収容部
３０２：第２収容部
３０３：第１貫通導体
３０４：第２貫通導体
３１１：第１ランド
３１２：環状の第２ランド
ＡＣ：中央領域
ＡＰ：周辺領域
ＡＰ１：第１周辺領域
ＡＰ２：第２周辺領域
ＡＰ３：第３周辺領域
ＡＰ４：第４周辺領域
ＶＣ，ＨＣ：仮想中心線
Ｗ１：ワイヤ
２０：基板
２１：主面
２２：裏面
２３～２６：第１～第４側面
２７：封止樹脂
２８Ａ：第１電極層（表面電極層）
２８Ｂ：第２電極層（裏面電極層）
２９Ａ：主面レジスト層
２９Ｂ：裏面レジスト層
３０，３０Ａ～３０Ｄ：半導体発光素子
３１：表面電極
３２：裏面電極
３３：発光領域
３５：マウント部材
４０，４０Ａ～４０Ｄ：駆動回路
４１１～４１４：スイッチング素子
４１Ａ：第１面
４１Ｂ：第２面
４１Ｓ：ソース電極
４１Ｇ：ゲート電極
４１Ｄ：ドレイン電極
４２１～４２４：キャパシタ
４２Ａ：第１電極
４２Ｂ：第２電極
５０：光反射素子
７０Ａ～７０Ｄ：保護ダイオード
７１：アノード電極
７２：カソード電極
２００：発光システム
２０１：直流電源
２０２：キャパシタ
２０３：直流制限抵抗
２０４Ａ～２０４Ｄ：逆流防止用ダイオード
２０５Ａ～２０５Ｄ：ゲートドライバ
２０６Ａ～２０６Ｄ：パルスジェネレータ
２０７Ａ～２０７Ｄ：制御電源
３００：表面実装パッケージ
３０１：第１収容部
３０２：第２収容部
３０３：第１貫通導体
３０４：第２貫通導体
３１１：第１ランド
３１２：環状の第２ランド
ＡＣ：中央領域
ＡＰ：周辺領域
ＡＰ１：第１周辺領域
ＡＰ２：第２周辺領域
ＡＰ３：第３周辺領域
ＡＰ４：第４周辺領域
ＶＣ，ＨＣ：仮想中心線
Ｗ１：ワイヤ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】