知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2026012697
(43)【公開日】2026-01-27
(54)【発明の名称】センサ装置
(51)【国際特許分類】
H10F 39/12 20250101AFI20260120BHJP
H04N 25/70 20230101ALI20260120BHJP
H01L 23/02 20060101ALI20260120BHJP
【ＦＩ】
H10F39/12 D
H04N25/70
H01L23/02 F
【審査請求】有
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2025162837
(22)【出願日】2025-09-30
(62)【分割の表示】P 2021567454の分割
【原出願日】2020-12-21
(31)【優先権主張番号】P 2019239632
(32)【優先日】2019-12-27
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】若林 貴博
(72)【発明者】
【氏名】田口 健一
(57)【要約】
【課題】特性を向上させることができるセンサ装置を提供する。
【解決手段】本開示に係るセンサ装置は、ペルチェ素子と、ペルチェ素子の冷却面に熱的に接続されるセンサ素子と、センサ素子の受光面に対向して設けられる窓部材と、センサ素子と窓部材との間に配置される支持部材と、ペルチェ素子の冷却面とセンサ素子との間に配置され、センサ素子への電気的接続を中継する中継基板と、ペルチェ素子の放熱面に熱的に接続され、ペルチェ素子およびセンサ素子を収容するパッケージ基板と、を備える。中継基板は、パッケージ基板に収容され、かつパッケージ基板から離れて配置される。
【選択図】図６
【解決手段】本開示に係るセンサ装置は、ペルチェ素子と、ペルチェ素子の冷却面に熱的に接続されるセンサ素子と、センサ素子の受光面に対向して設けられる窓部材と、センサ素子と窓部材との間に配置される支持部材と、ペルチェ素子の冷却面とセンサ素子との間に配置され、センサ素子への電気的接続を中継する中継基板と、ペルチェ素子の放熱面に熱的に接続され、ペルチェ素子およびセンサ素子を収容するパッケージ基板と、を備える。中継基板は、パッケージ基板に収容され、かつパッケージ基板から離れて配置される。
【選択図】図６
【特許請求の範囲】
【請求項1】
ペルチェ素子と、
前記ペルチェ素子の冷却面に熱的に接続されるセンサ素子と、
前記センサ素子の受光面に対向して設けられる窓部材と、
前記センサ素子と前記窓部材との間に配置される支持部材と、
前記ペルチェ素子の冷却面と前記センサ素子との間に配置され、前記センサ素子への電気的接続を中継する中継基板と、
前記ペルチェ素子の放熱面に熱的に接続され、前記ペルチェ素子および前記センサ素子を収容するパッケージ基板と、
を備え、
前記中継基板は、前記パッケージ基板に収容され、かつ前記パッケージ基板から離れて配置される
センサ装置。
前記ペルチェ素子の冷却面に熱的に接続されるセンサ素子と、
前記センサ素子の受光面に対向して設けられる窓部材と、
前記センサ素子と前記窓部材との間に配置される支持部材と、
前記ペルチェ素子の冷却面と前記センサ素子との間に配置され、前記センサ素子への電気的接続を中継する中継基板と、
前記ペルチェ素子の放熱面に熱的に接続され、前記ペルチェ素子および前記センサ素子を収容するパッケージ基板と、
を備え、
前記中継基板は、前記パッケージ基板に収容され、かつ前記パッケージ基板から離れて配置される
センサ装置。
【請求項2】
前記支持部材は、前記窓部材からの入射光を通過させる開口部と、前記窓部材を支持する枠部とを有し、
前記開口部の面積は、前記中継基板の面積よりも小さく、
前記中継基板は、前記センサ素子よりも大きく、
前記センサ素子は、前記開口部よりも小さい
請求項１に記載のセンサ装置。
前記開口部の面積は、前記中継基板の面積よりも小さく、
前記中継基板は、前記センサ素子よりも大きく、
前記センサ素子は、前記開口部よりも小さい
請求項１に記載のセンサ装置。
【請求項3】
前記センサ素子の受光面に、前記窓部材からの入射光を受光する有効画素領域が配置される
請求項２に記載のセンサ装置。
請求項２に記載のセンサ装置。
【請求項4】
前記枠部は、平面視において前記有効画素領域より外側に配置される
請求項３に記載のセンサ装置。
請求項３に記載のセンサ装置。
【請求項5】
前記開口部の面積は、前記有効画素領域の面積よりも大きい
請求項３または４に記載のセンサ装置。
請求項３または４に記載のセンサ装置。
【請求項6】
前記窓部材は、前記開口部を覆うように配置される
請求項２～５のいずれか一つに記載のセンサ装置。
請求項２～５のいずれか一つに記載のセンサ装置。
【請求項7】
前記ペルチェ素子の冷却面は、前記センサ素子の受光面と反対方向の面よりも大きい
請求項１～６のいずれか一つに記載のセンサ装置。
請求項１～６のいずれか一つに記載のセンサ装置。
【請求項8】
前記センサ素子は、ＳＷＩＲ（Short Wave InfraRed）イメージセンサである
請求項１～７のいずれか一つに記載のセンサ装置。
請求項１～７のいずれか一つに記載のセンサ装置。
【請求項9】
前記窓部材は、ホウケイ酸ガラスで構成される
請求項１～８のいずれか一つに記載のセンサ装置。
請求項１～８のいずれか一つに記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、センサ装置に関する。
【背景技術】
【0002】
固体撮像素子などのセンサ素子を冷却する手段として、ペルチェ素子を内蔵した気密封止パッケージが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００３－２５８２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示では、特性を向上させることができるセンサ装置を提案する。
【課題を解決するための手段】
【0005】
本開示によれば、センサ装置が提供される。センサ装置は、ペルチェ素子と、前記ペルチェ素子の冷却面に熱的に接続されるセンサ素子と、前記センサ素子の受光面に対向して設けられる窓部材と、前記センサ素子と前記窓部材との間に配置される支持部材と、前記ペルチェ素子の冷却面と前記センサ素子との間に配置され、前記センサ素子への電気的接続を中継する中継基板と、前記ペルチェ素子の放熱面に熱的に接続され、前記ペルチェ素子および前記センサ素子を収容するパッケージ基板と、を備える。前記中継基板は、前記パッケージ基板に収容され、かつ前記パッケージ基板から離れて配置される。
【図面の簡単な説明】
【0006】
【図1】本開示の実施形態に係るセンサ素子の概略構成を示す図である。
【図2】本開示の実施形態に係るセンサ素子の各画素の画素回路を示す図である。
【図3】本開示の実施形態に係る画素の構造を示す断面図である。
【図4】電荷放出画素の画素配置を示す画素アレイ領域の平面図である。
【図5】本開示の実施形態に係るセンサ素子の模式的な断面構成を示す図である。
【図6】本開示の実施形態に係るセンサ装置の構成例を示す断面図である。
【図7】本開示の実施形態に係るセンサ装置の構成例を示す底面図である。
【図8】本開示の実施形態に係るペルチェ素子の冷却基板の構成例を示す上面図である。
【図9】本開示の実施形態に係るペルチェ素子の放熱基板の構成例を示す上面図である。
【図10】本開示の実施形態に係るペルチェ素子の構成例を示す上面図である。
【図11】実施例および参考例の窓部材の透過率の波長依存性について示す図である。
【図12】本開示の実施形態の変形例１に係るセンサ装置の構成例を示す断面図である。
【図13】本開示の実施形態の変形例２に係るセンサ装置の構成例を示す断面図である。
【図14】本開示の実施形態の変形例３に係るセンサ装置の構成例を示す底面図である。
【図15A】本開示の実施形態に係る別の例のセンサ素子の基板構成を示す図である。
【図15B】本開示の実施形態に係る別の例のセンサ素子の基板構成を示す図である。
【図16】本開示の実施形態に係る別の例のセンサ素子の積層基板の回路構成例を示す図である。
【図17】本開示の実施形態に係る別の例のセンサ素子の画素の等価回路を示す図である。
【図18】変形例４に係る電荷放出画素の画素配置を示す画素アレイ領域の平面図である。
【図19】本開示の実施形態の変形例４に係る画素の構造を示す断面図である。
【図20】本開示の実施形態の変形例５に係るセンサ装置の構成例を示す断面図である。
【図21】本開示の実施形態の変形例６に係るセンサ装置の構成例を示す断面図である。
【図22】本開示の実施形態の変形例７に係るセンサ装置の構成例を示す断面図である。
【図23】本開示の実施形態の変形例８に係るセンサ装置の構成例を示す断面図である。
【図24】本開示の実施形態の変形例９に係るセンサ装置の構成例を示す断面図である。
【図25】本開示の実施形態の変形例１０に係るセンサ装置の構成例を示す断面図である。
【発明を実施するための形態】
【0007】
以下に、本開示の各実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
【0008】
固体撮像素子などのセンサ素子を冷却する手段として、ペルチェ素子を内蔵した気密封止パッケージが知られている。かかる気密封止パッケージでは、検出する光を内部に透過させる窓部材として、サファイアガラスが用いられている。
【0009】
しかしながら、上記の技術では、サファイアガラスに吸収率の増大する波長領域が存在することから、かかるサファイアガラスによって入射光が吸収されてしまうため、検出感度が低下してしまうという問題があった。
【0010】
そこで、上述の問題点を克服し、センサ装置の検出感度を向上させることができる技術の実現が期待されている。
【0011】
【0012】
図１のセンサ素子１０は、半導体としてたとえば単結晶シリコン（Ｓｉ）を用いた半導体基板１１２に、画素１０２が行列状に２次元配置された画素アレイ領域１０３と、その周辺の周辺回路領域１６１（図４参照）とを有して構成される。周辺回路領域１６１には、垂直駆動回路１０４、カラム信号処理回路１０５、水平駆動回路１０６、出力回路１０７、制御回路１０８などが含まれる。
【0013】
画素１０２は、半導体薄膜からなる光電変換部と、複数の画素トランジスタを有して成る。複数の画素トランジスタは、たとえば、リセットトランジスタ、増幅トランジスタ、および、選択トランジスタの３つのＭＯＳトランジスタで構成される。
【0014】
制御回路１０８は、入力クロックと、動作モードなどを指令するデータを受け取り、またセンサ素子１０の内部情報などのデータを出力する。すなわち、制御回路１０８は、垂直同期信号、水平同期信号およびマスタクロックに基づいて、垂直駆動回路１０４、カラム信号処理回路１０５および水平駆動回路１０６などの動作の基準となるクロック信号や制御信号を生成する。
【0015】
そして、制御回路１０８は、生成したクロック信号や制御信号を、垂直駆動回路１０４、カラム信号処理回路１０５および水平駆動回路１０６などに出力する。
【0016】
垂直駆動回路１０４は、たとえばシフトレジスタによって構成され、所定の画素駆動配線１１０を選択し、選択された画素駆動配線１１０に画素１０２を駆動するためのパルスを供給し、行単位で画素１０２を駆動する。
【0017】
すなわち、垂直駆動回路１０４は、画素アレイ領域１０３の各画素１０２を行単位で順次垂直方向に選択走査する。そして、垂直駆動回路１０４は、各画素１０２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線１０９を通してカラム信号処理回路１０５に供給させる。
【0018】
カラム信号処理回路１０５は、画素１０２の列ごとに配置されており、１行分の画素１０２から出力される信号を列ごとにノイズ除去などの信号処理を行う。たとえば、カラム信号処理回路１０５は、画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling：相関２重サンプリング)およびＡＤ変換などの信号処理を行う。
【0019】
水平駆動回路１０６は、たとえばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１０５の各々を順番に選択し、カラム信号処理回路１０５の各々から画素信号を水平信号線１１１に出力させる。
【0020】
出力回路１０７は、カラム信号処理回路１０５の各々から水平信号線１１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路１０７は、たとえば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１１３は、外部と信号のやりとりをする。
【0021】
以上のように構成されるセンサ素子１０は、ＣＤＳ処理とＡＤ変換処理を行うカラム信号処理回路１０５が列ごとに配置されたカラムＡＤ方式と呼ばれるＣＭＯＳイメージセンサである。
【0022】
図２は、本開示の実施形態に係るセンサ素子１０の各画素の画素回路を示す図である。各画素１０２は、光電変換部１２１、容量素子１２２、リセットトランジスタ１２３、増幅トランジスタ１２４、および選択トランジスタ１２５を有する。
【0023】
光電変換部１２１は、ＩｎＧａＡｓなどの化合物半導体を用いた半導体薄膜からなり、受光した光量に応じた電荷（信号電荷）を生成する。光電変換部１２１には、所定のバイアス電Ｖａが印加されている。
【0024】
容量素子１２２は、光電変換部１２１で生成された電荷を蓄積する。容量素子１２２は、たとえば、ｐｎ接合容量、ＭＯＳ容量、または配線容量のいずれか１つを少なくとも含んで構成することができる。
【0025】
リセットトランジスタ１２３は、リセット信号ＲＳＴによりオンされた場合、容量素子１２２に蓄積されている電荷がソース（グランド）に排出されることで、容量素子１２２の電位をリセットする。
【0026】
増幅トランジスタ１２４は、容量素子１２２の蓄積電位に応じた画素信号を出力する。すなわち、増幅トランジスタ１２４は、垂直信号線１０９を介して接続されている定電流源としての負荷ＭＯＳ（図示せず）とソースフォロワ回路を構成する。
【0027】
これにより、容量素子１２２に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ１２４から選択トランジスタ１２５を介してカラム信号処理回路１０５（図１参照）に出力される。
【0028】
選択トランジスタ１２５は、選択信号ＳＥＬにより画素１０２が選択された場合にオンされ、画素１０２の画素信号を、垂直信号線１０９を介してカラム信号処理回路１０５に出力する。転送信号ＴＲＸ、選択信号ＳＥＬ、およびリセット信号ＲＳＴが伝送される各信号線は、図１の画素駆動配線１１０に対応する。
【0029】
図３は、本開示の実施形態に係る画素１０２の構造を示す断面図である。詳細は後述するが、図３においては、画素アレイ領域１０３内の各画素１０２が、リセットトランジスタ１２３の制御の違いによって、通常画素１０２Ａと電荷放出画素１０２Ｂとに分けられる。
【0030】
一方で、画素構造は通常画素１０２Ａと電荷放出画素１０２Ｂとは基本的に同一であるので、以下では単に画素１０２として説明する場合がある。なお、電荷放出画素１０２Ｂは、画素アレイ領域１０３（図１参照）の最も外側に配置されている。
【0031】
図２で説明した各画素１０２の容量素子１２２、リセットトランジスタ１２３、増幅トランジスタ１２４、および選択トランジスタ１２５の読み出し回路が、たとえば単結晶シリコンなどの単結晶材料からなる半導体基板１１２に画素１０２ごとに形成されている。
【0032】
なお、図３では、半導体基板１１２に形成される容量素子１２２、リセットトランジスタ１２３、増幅トランジスタ１２４、および選択トランジスタ１２５の符号の図示が省略されている。
【0033】
半導体基板１１２の光入射側である上側には、光電変換部１２１となるＮ型の半導体薄膜１４１が、画素アレイ領域１０３の全面に形成されている。Ｎ型の半導体薄膜１４１は、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、さらにはカルコパイライト構造の化合物半導体が用いられる。
【0034】
カルコパイライト構造の化合物半導体は、高い光吸収係数と、広い波長域に渡る高い感度が得られる材料であり、光電変換用のＮ型の半導体薄膜１４１として好ましく用いられる。
【0035】
このようなカルコパイライト構造の化合物半導体は、Ｃｕ、Ａｌ、Ｇａ、Ｉｎ、Ｓ、Ｓｅなど、IV族元素の周囲の元素を用いて構成され、ＣｕＧａＩｎＳ系混晶、ＣｕＡｌＧａＩｎＳ系混晶、およびＣｕＡｌＧａＩｎＳＳｅ系混晶などが例示される。
【0036】
また、Ｎ型の半導体薄膜１４１の材料には、上述した化合物半導体の他、アモルファスシリコン、ゲルマニウム（Ｇｅ）、量子ドット光電変換膜、有機光電変換膜などを用いることも可能である。なお、本開示では、Ｎ型の半導体薄膜１４１として、ＩｎＧａＡｓの化合物半導体が用いられているものとする。
【0037】
Ｎ型の半導体薄膜１４１の半導体基板１１２側である下側には、画素電極を構成する高濃度のＰ型層１４２が、画素１０２ごとに形成されている。そして、画素１０２ごとに形成された高濃度のＰ型層１４２の間には、各画素１０２を分離する画素分離領域としてのＮ型層１４３が、たとえば、ＩｎＰなどの化合物半導体で形成されている。このＮ型層１４３は、画素分離領域としての機能の他、暗電流を防止する役割も有する。
【0038】
一方、Ｎ型の半導体薄膜１４１の光入射側である上側にも、画素分離領域として用いたＩｎＰなどの化合物半導体を用いて、Ｎ型の半導体薄膜１４１よりも高濃度のＮ型層１４４が形成されている。
【0039】
この高濃度のＮ型層１４４は、Ｎ型の半導体薄膜１４１で生成された電荷の逆流を防止するバリア層として機能する。高濃度のＮ型層１４４の材料には、たとえば、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓなどの化合物半導体を用いることができる。
【0040】
バリア層としての高濃度のＮ型層１４４の上には、反射防止膜１４５が形成されている。反射防止膜１４５の材料には、たとえば、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ５）、酸化チタン（ＴｉＯ２）などを用いることができる。
【0041】
高濃度のＮ型層１４４または反射防止膜１４５のいずれか一方は、Ｎ型の半導体薄膜１４１を上下に挟む電極のうちの上側の上部電極としても機能し、上部電極としての高濃度のＮ型層１４４または反射防止膜１４５には、所定の電圧Ｖａが印加される。
【0042】
反射防止膜１４５の上には、カラーフィルタ１４６およびオンチップレンズ１４７がさらに形成されている。カラーフィルタ１４６は、Ｒ（赤）、Ｇ（緑）、またはＢ（青）のいずれかの光（波長光）を透過させるフィルタであり、たとえば、画素アレイ領域１０３において、いわゆるベイヤ配列で配置されている。
【0043】
画素電極を構成する高濃度のＰ型層１４２と、画素分離領域としてのＮ型層１４３の下側には、パッシベーション層１５１および絶縁層１５２が形成されている。そして、接続電極１５３Ａおよび１５３Ｂとバンプ電極１５４とが、パッシベーション層１５１および絶縁層１５２を貫通するように形成されている。
【0044】
接続電極１５３Ａおよび１５３Ｂとバンプ電極１５４とは、画素電極を構成する高濃度のＰ型層１４２と、電荷を蓄積する容量素子１２２とを電気的に接続する。
【0045】
通常画素１０２Ａおよび電荷放出画素１０２Ｂは、以上のように構成されており、同一の画素構造を有している。しかしながら、通常画素１０２Ａと電荷放出画素１０２Ｂとでは、リセットトランジスタ１２３の制御方法が異なる。
【0046】
通常画素１０２Ａでは、光電変換部１２１による電荷の生成期間（受光期間）や受光開始前の容量素子１２２の電位のリセット期間などに応じて、リセットトランジスタ１２３が、リセット信号ＲＳＴに基づいてオンオフされる。一方で、電荷放出画素１０２Ｂでは、リセットトランジスタ１２３が、常にオンに制御されている。
【0047】
これにより、光電変換部１２１で生成された電荷はグランドへ排出され、電荷放出画素１０２Ｂには常に一定の電圧Ｖａが印加される。
【0048】
図４は、電荷放出画素１０２Ｂの画素配置を示す画素アレイ領域１０３の平面図である。画素アレイ領域１０３は、垂直駆動回路１０４やカラム信号処理回路１０５などが形成されている周辺回路領域１６１の内側に配置される。画素アレイ領域１０３の最も外側の１行および１列が電荷放出領域１６２とされ、そこに、電荷放出画素１０２Ｂが配置されている。
【0049】
なお、電荷放出領域１６２は、矩形の画素アレイ領域１０３の最も外側の１行および１列を少なくとも含む複数行および複数列で構成されてもよい。
【0050】
矩形の画素アレイ領域１０３の各辺の最も外側の列および行に位置する画素１０２は、図３に示されるように、化合物半導体である光電変換部１２１の加工部界面（加工部端面）からの影響によって暗電流が発生し易くなる。
【0051】
特に、半導体基板１１２に形成される読み出し回路がソースフォロアタイプの回路である場合には、電荷が蓄積するとその画素の電位差が小さくなるため、暗電流成分がブルーミングによって、次々と隣の画素に影響を及ぼしてしまう。
【0052】
そこで、実施形態においては、矩形の画素アレイ領域１０３の各辺の最も外側の列および行に位置する画素１０２を、リセットトランジスタ１２３が常時オンとなるように制御される電荷放出画素１０２Ｂとする。
【0053】
これにより、光電変換部１２１であるＮ型の半導体薄膜１４１の加工部端面（加工部界面）からの電荷の湧き出しを、電荷放出画素１０２Ｂに集中させ、排出させる。これにより、電荷放出領域１６２より内側の通常画素１０２Ａへの電荷の流れ込みを防止することができる。
【0054】
以上により、実施形態によれば、Ｎ型の半導体薄膜１４１の加工部界面からの電荷の湧き出しによる画質劣化を抑制することができる。
【0055】
図５は、本開示の実施形態に係るセンサ素子１０の模式的な断面構成を示す図である。センサ素子１０は、たとえばIII－Ｖ族半導体などの化合物半導体材料を用いた赤外線センサなどに適用されるものである。
【0056】
センサ素子１０は、たとえば、可視領域（たとえば３８０ｎｍ以上７８０ｎｍ未満）～短赤外領域（たとえば７８０ｎｍ以上２５００ｎｍ未満）の波長の光に、光電変換機能を有している。このセンサ素子１０には、たとえば２次元配置された複数の受光単位領域（画素１０２）が設けられている。図５には、３つの画素１０２に相当する部分の断面構成について示す。
【0057】
センサ素子１０は、素子基板１８０および回路基板１９０の積層構造を有している。素子基板１８０の一方の面は光入射面（光入射面Ｓ１）であり、光入射面Ｓ１と反対の面（他方の面）が、回路基板１９０との接合面（接合面Ｓ２）である。
【0058】
素子基板１８０は、回路基板１９０に近い位置から、第１電極１８１を含む配線層１８０Ｗ、半導体層１８０Ｓ、第２電極１８５およびパッシベーション膜１８６をこの順に有している。
【0059】
半導体層１８０Ｓの配線層１８０Ｗとの対向面および端面（側面）は、絶縁膜１８７により覆われている。回路基板１９０は、素子基板１８０の接合面Ｓ２に接する配線層１９２Ｗと、この配線層１９２Ｗを間にして素子基板１８０に対向する支持基板１９１とを有している。
【0060】
素子基板１８０の中央部には、有効画素領域である素子領域Ｒ１が設けられており、この素子領域Ｒ１に半導体層１８０Ｓが配置されている。換言すれば、半導体層１８０Ｓが設けられた領域が素子領域Ｒ１である。
【0061】
素子領域Ｒ１の外側には、素子領域Ｒ１を囲む周辺領域Ｒ２が設けられている。素子基板１８０の周辺領域Ｒ２には、絶縁膜１８７とともに埋込層１８８が設けられている。センサ素子１０では、素子基板１８０の光入射面Ｓ１から、パッシベーション膜１８６、第２電極１８５および第２コンタクト層１８４を介して半導体層１８０Ｓに光が入射するようになっている。
【0062】
半導体層１８０Ｓで光電変換された信号電荷は、配線層１８０Ｗを介して移動し、回路基板１９０で読みだされる。以下、各部の構成について説明する。
【0063】
配線層１８０Ｗは、素子領域Ｒ１および周辺領域Ｒ２にわたって設けられ、回路基板１９０との接合面Ｓ２を有している。センサ素子１０では、この素子基板１８０の接合面Ｓ２が素子領域Ｒ１および周辺領域Ｒ２に設けられ、たとえば素子領域Ｒ１の接合面Ｓ２と周辺領域Ｒ２の接合面Ｓ２とは、同一平面を構成している。
【0064】
後述するように、センサ素子１０では、埋込層１８８を設けることにより周辺領域Ｒ２の接合面Ｓ２が形成される。
【0065】
配線層１８０Ｗは、たとえば層間絶縁膜１８９Ａ、１８９Ｂ中に、第１電極１８１およびコンタクト電極１８９ＥＡ、１８９ＥＢを有している。たとえば、回路基板１９０側に層間絶縁膜１８９Ｂが、第１コンタクト層１８２側に層間絶縁膜１８９Ａが配置され、これら層間絶縁膜１８９Ａ、１８９Ｂが積層して設けられている。
【0066】
層間絶縁膜１８９Ａ、１８９Ｂは、たとえば、無機絶縁材料により構成されている。この無機絶縁材料としては、たとえば、窒化シリコン、酸化アルミニウム、酸化ケイ素（ＳｉＯ２）および酸化ハフニウムなどが挙げられる。層間絶縁膜１８９Ａ、１８９Ｂを同一の無機絶縁材料により構成するようにしてもよい。
【0067】
第１電極１８１は、光電変換層１８３で発生した信号電荷（正孔または電子、以下便宜上、信号電荷が正孔であるとして説明する。）を読みだすための電圧が供給される電極（アノード）であり、素子領域Ｒ１に画素１０２ごとに設けられている。
【0068】
配線層１８０Ｗに設けられた第１電極１８１は、層間絶縁膜１８９Ａおよび絶縁膜１８７の接続孔を介して半導体層１８０Ｓ（より具体的には、後述の第１コンタクト層１８２）に接している。隣り合う第１電極１８１は、層間絶縁膜１８９Ｂにより電気的に分離されている。
【0069】
第１電極１８１は、たとえば、チタン、タングステン、窒化チタン（ＴｉＮ）、白金、金）、ゲルマニウム、パラジウム、亜鉛、ニッケルおよびアルミニウムのうちのいずれかの単体、またはそれらのうちの少なくとも１種を含む合金により構成されている。
【0070】
第１電極１８１は、このような構成材料の単膜であってもよく、あるいは、２種以上を組み合わせた積層膜であってもよい。たとえば、第１電極１８１は、チタンおよびタングステンの積層膜により構成されている。
【0071】
コンタクト電極１８９ＥＡは、第１電極１８１と回路基板１９０とを電気的に接続するためのものであり、素子領域Ｒ１に画素１０２ごとに設けられている。隣り合うコンタクト電極１８９ＥＡは、層間絶縁膜１８９Ｂにより電気的に分離されている。
【0072】
コンタクト電極１８９ＥＢは、第２電極１８５と回路基板１９０の配線（後述の配線１９２ＣＢ）とを電気的に接続するためのものであり、周辺領域Ｒ２に配置されている。このコンタクト電極１８９ＥＢは、たとえば、コンタクト電極１８９ＥＡと同一工程で形成されている。コンタクト電極１８９ＥＡ、１８９ＥＢは、たとえば銅（Ｃｕ）パッドにより構成されており、接合面Ｓ２に露出されている。
【0073】
半導体層１８０Ｓは、たとえば、配線層１８０Ｗに近い位置から、第１コンタクト層１８２、光電変換層１８３および第２コンタクト層１８４を含んでいる。第１コンタクト層１８２、光電変換層１８３および第２コンタクト層１８４は、互いに同じ平面形状を有し、各々の端面は、平面視で同じ位置に配置されている。
【0074】
第１コンタクト層１８２は、たとえば、すべての画素１０２に共通して設けられ、絶縁膜１８７と光電変換層１８３との間に配置されている。第１コンタクト層１８２は、隣り合う画素１０２を電気的に分離するためのものであり、第１コンタクト層１８２には、たとえば複数の拡散領域１８２Ａが設けられている。
【0075】
第１コンタクト層１８２に、光電変換層１８３を構成する化合物半導体材料のバンドギャップよりも大きなバンドギャップの化合物半導体材料を用いることにより、暗電流を抑えることも可能となる。第１コンタクト層１８２には、たとえばＮ型のＩｎＰを用いることができる。
【0076】
第１コンタクト層１８２に設けられた拡散領域１８２Ａは、互いに離間して配置されている。拡散領域１８２Ａは、画素１０２ごとに配置され、それぞれの拡散領域１８２Ａに第１電極１８１が接続されている。
【0077】
拡散領域１８２Ａは、光電変換層１８３で発生した信号電荷を画素１０２ごとに読み出すためのものであり、たとえば、ｐ型不純物を含んでいる。ｐ型不純物としては、たとえばＺｎなどが挙げられる。
【0078】
このように、拡散領域１８２Ａと、拡散領域１８２Ａ以外の第１コンタクト層１８２との間にｐｎ接合界面が形成され、隣り合う画素１０２が電気的に分離されるようになっている。拡散領域１８２Ａは、たとえば第１コンタクト層１８２の厚み方向に設けられ、光電変換層１８３の厚み方向の一部にも設けられている。
【0079】
第１電極１８１と第２電極１８５との間、より具体的には、第１コンタクト層１８２と第２コンタクト層１８４との間の光電変換層１８３は、たとえば、すべての画素１０２に共通して設けられている。
【0080】
この光電変換層１８３は、所定の波長の光を吸収して、信号電荷を発生させるものであり、たとえば、ｉ型のIII－Ｖ族半導体などの化合物半導体材料により構成されている。光電変換層１８３を構成する化合物半導体材料としては、たとえば、ＩｎＧａＡｓ、ＩｎＡｓＳｂ、ＩｎＡｓ、ＩｎＳｂ、ＨｇＣｄＴｅなどが挙げられる。
【0081】
また、Ｇｅにより光電変換層１８３を構成するようにしてもよい。光電変換層１８３では、たとえば、可視領域から短赤外領域の波長の光の光電変換がなされるようになっている。
【0082】
第２コンタクト層１８４は、たとえば、すべての画素１０２に共通して設けられている。この第２コンタクト層１８４は、光電変換層１８３と第２電極１８５との間に設けられ、これらに接している。
【0083】
第２コンタクト層１８４は、第２電極１８５から排出される電荷が移動する領域であり、たとえば、Ｎ型の不純物を含む化合物半導体により構成されている。第２コンタクト層１８４には、たとえば、Ｎ型のＩｎＰを用いることができる。
【0084】
第２電極１８５は、たとえば各画素１０２に共通の電極として、第２コンタクト層１８４上（光入射側）に、第２コンタクト層１８４に接するように設けられている。第２電極１８５は、光電変換層１８３で発生した電荷のうち、信号電荷として用いられない電荷を排出するためのものである（カソード）。
【0085】
たとえば、正孔が、信号電荷として第１電極１８１から読み出される場合には、この第２電極１８５を通じてたとえば電子を排出することができる。第２電極１８５は、たとえば赤外線などの入射光を透過可能な導電膜により構成されている。第２電極１８５には、たとえば、ＩＴＯ（Indium Tin Oxide）またはＩＴｉＯ（Ｉｎ２Ｏ３－ＴｉＯ２）などを用いることができる。
【0086】
パッシベーション膜１８６は、第２電極１８５を光入射面Ｓ１側から覆っている。パッシベーション膜１８６は、反射防止機能を有していてもよい。パッシベーション膜１８６には、たとえば窒化シリコン、酸化アルミニウム、酸化ケイ素および酸化タンタルなどを用いることができる。
【0087】
絶縁膜１８７は、第１コンタクト層１８２と配線層１８０Ｗとの間に設けられるとともに、第１コンタクト層１８２の端面、光電変換層１８３の端面、第２コンタクト層１８４の端面および第２電極１８５の端面を覆う。また、絶縁膜１８７は、周辺領域Ｒ２ではパッシベーション膜１８６に接している。
【0088】
この絶縁膜１８７は、たとえば、酸化シリコン（ＳｉＯｘ）または酸化アルミニウムなどの酸化物を含んで構成されている。複数の膜からなる積層構造により絶縁膜１８７を構成するようにしてもよい。
【0089】
絶縁膜１８７は、たとえば酸窒化シリコン（ＳｉＯＮ）、炭素含有酸化シリコン（ＳｉＯＣ）、窒化シリコンおよびシリコンカーバイド（ＳｉＣ）などのシリコン（Ｓｉ）系絶縁材料により構成するようにしてもよい。
【0090】
埋込層１８８は、センサ素子１０の製造工程で、図示しない仮基板と半導体層１８０Ｓとの段差を埋めるためのものである。詳細は後述するが、本実施形態では、この埋込層１８８を形成するので、半導体層１８０Ｓと仮基板との段差に起因した製造工程の不具合の発生が抑えられる。
【0091】
周辺領域Ｒ２の埋込層１８８は、配線層１８０Ｗとパッシベーション膜１８６との間に設けられ、たとえば、半導体層１８０Ｓの厚み以上の厚みを有している。ここでは、この埋込層１８８が半導体層１８０Ｓを囲んで設けられているので、半導体層１８０Ｓの周囲の領域（周辺領域Ｒ２）が形成される。
【0092】
これにより、この周辺領域Ｒ２に回路基板１９０との接合面Ｓ２を設けることができるようになっている。周辺領域Ｒ２に接合面Ｓ２が形成されていれば、埋込層１８８の厚みを小さくしてもよいが、埋込層１８８が半導体層１８０Ｓを厚み方向にわたって覆い、半導体層１８０Ｓの端面全面が埋込層１８８に覆われていることが好ましい。
【0093】
埋込層１８８が、絶縁膜１８７を介して半導体層１８０Ｓの端面全面を覆うことにより、半導体層１８０Ｓへの水分の浸入を効果的に抑えることができる。
【0094】
接合面Ｓ２側の埋込層１８８の面は平坦化されており、周辺領域Ｒ２では、この平坦化された埋込層１８８の面に配線層１８０Ｗが設けられている。埋込層１８８には、たとえば、酸化シリコン、窒化シリコン、酸窒化シリコン、炭素含有酸化シリコンおよびシリコンカーバイドなどの無機絶縁材料を用いることができる。
【0095】
埋込層１８８には、貫通電極１８８Ｖが設けられている。この貫通電極１８８Ｖは、第２電極１８５と回路基板１９０の配線（後述の配線１９２ＣＢ）とを接続するためのものであり、一部がパッシベーション膜１８６上に設けられている。
【0096】
貫通電極１８８Ｖの一方は、パッシベーション膜１８６上からパッシベーション膜１８６を貫通して第２電極１８５に接続されている。貫通電極１８８Ｖの他方は、パッシベーション膜１８６上からパッシベーション膜１８６、絶縁膜１８７、埋込層１８８および層間絶縁膜１８９Ａを貫通してコンタクト電極１８９ＥＢに接続されている。
【0097】
回路基板１９０の支持基板１９１は、配線層１９２Ｗを支持するためのものであり、たとえば、シリコン（Ｓｉ）により構成されている。配線層１９２Ｗは、たとえば、層間絶縁膜１９２Ａ中に、コンタクト電極１９２ＥＡ、１９２ＥＢ、画素回路１９２ＣＡ、配線１９２ＣＢおよびパッド電極１９２Ｐを有している。
【0098】
層間絶縁膜１９２Ａは、たとえば、無機絶縁材料により構成されている。この無機絶縁材料としては、たとえば、窒化シリコン、酸化アルミニウム、酸化ケイ素および酸化ハフニウムなどが挙げられる。
【0099】
コンタクト電極１９２ＥＡは、第１電極１８１と画素回路１９２ＣＡとを電気的に接続するためのものであり、素子基板１８０の接合面Ｓ２でコンタクト電極１８９ＥＡに接している。隣り合うコンタクト電極１９２ＥＡは、層間絶縁膜１９２Ａにより電気的に分離されている。
【0100】
コンタクト電極１９２ＥＢは、第２電極１８５と回路基板１９０の配線１９２ＣＢとを電気的に接続するためのものであり、素子基板１８０の接合面Ｓ２でコンタクト電極１８９ＥＢに接している。このコンタクト電極１９２ＥＢは、たとえば、コンタクト電極１９２ＥＡと同一工程で形成されている。
【0101】
コンタクト電極１８９ＥＢ、１９２ＥＢを設けずに、貫通電極１８８Ｖを配線１９２ＣＢに接続するようにしてもよい。コンタクト電極１９２ＥＡ、１９２ＥＢは、たとえば銅パッドにより構成されており、回路基板１９０の素子基板１８０との対向面に露出されている。
【0102】
すなわち、コンタクト電極１８９ＥＡとコンタクト電極１９２ＥＡとの間、および、コンタクト電極１８９ＥＢとコンタクト電極１９２ＥＢとの間でたとえばＣｕＣｕ接合がなされている。
【0103】
画素回路１９２ＣＡは、画素１０２ごとに設けられ、コンタクト電極１９２ＥＡに接続されている。この画素回路１９２ＣＡが、ＲＯＩＣを構成している。コンタクト電極１９２ＥＢに接続された配線１９２ＣＢは、たとえば所定の電位に接続されている。
【0104】
このように、光電変換層１８３で発生した電荷の一方（たとえば、正孔）は、第１電極１８１から、コンタクト電極１８９ＥＡ、１９２ＥＡを介して画素回路１９２ＣＡに読み出される。
【0105】
また、光電変換層１８３で発生した電荷の他方（たとえば、電子）は、第２電極１８５から、貫通電極１８８Ｖおよびコンタクト電極１８９ＥＢ、１９２ＥＢを介して、所定の電位に排出されるようになっている。
【0106】
パッド電極１９２Ｐは、外部と電気的な接続を行うためのものである。センサ素子１０に、素子基板１８０を貫通し、パッド電極１９２Ｐに達する孔Ｈが設けられ、この孔Ｈを介して外部と電気的な接続がなされるようになっている。接続は、たとえば、ワイヤーボンドまたはバンプなどの方法によりなされる。
【0107】
［センサ装置の構成］
つづいて、実施形態に係るセンサ装置１の構成について説明する。図６は、本開示の実施形態に係るセンサ装置１の構成例を示す断面図であり、図７は、本開示の実施形態に係るセンサ装置１の構成例を示す底面図である。
つづいて、実施形態に係るセンサ装置１の構成について説明する。図６は、本開示の実施形態に係るセンサ装置１の構成例を示す断面図であり、図７は、本開示の実施形態に係るセンサ装置１の構成例を示す底面図である。
【0108】
実施形態に係るセンサ装置１は、内部を気密封止したパッケージ構造を有し、窓部材６０を透過する光を内部のセンサ素子１０で受光するセンサ装置である。なお、以下の説明にあっては、センサ装置１において窓部材６０が設けられる側を上方と便宜上定義して、上下の方向を示すものとする。
【0109】
図６に示すように、実施形態に係るセンサ装置１は、センサ素子１０と、ペルチェ素子２０と、中継基板３０と、パッケージ基板４０と、複数のピン端子５０と、窓部材６０と、支持部材７０とを備える。複数のピン端子５０は、外部端子の一例である。
【0110】
センサ素子１０は、主面（図では上面）である受光面１０ａに有効画素領域１１を有する。かかる有効画素領域１１には、受光した光を電気信号に変換する上述の画素１０２（図１参照）が複数形成される。
【0111】
実施形態に係るセンサ素子１０は、たとえば、ＩｎＧａＡｓイメージセンサなどのＳＷＩＲ（Short Wave InfraRed）イメージセンサである。すなわち、実施形態に係るセンサ素子１０は、短波赤外領域を含む光（たとえば、波長４００ｎｍ～２５００ｎｍの光）を電気信号に変換する画素を有する。
【0112】
ペルチェ素子２０は、冷却基板２１と、柱状部２２と、放熱基板２３とを有し、かかる冷却基板２１、柱状部２２および放熱基板２３が上からこの順に積層される。
【0113】
図８は、本開示の実施形態に係るペルチェ素子２０の冷却基板２１の構成例を示す上面図である。図８に示すように、冷却基板２１には、銅薄膜などで形成され、所定のパターンを有する金属層ＭＬ１が柱状部２２に面している面（図６では下面）に形成される。なお、図８では、理解を容易にするため、上面視した場合の金属層ＭＬ１の配置を示している。
【0114】
図９は、本開示の実施形態に係るペルチェ素子２０の放熱基板２３の構成例を示す上面図である。図９に示すように、放熱基板２３には、銅薄膜などで形成され、所定のパターンを有する金属層ＭＬ２が柱状部２２に面している面（図６では上面）に形成される。また、放熱基板２３における金属層ＭＬ２の所定の部位には、１対の電極２４が設けられる。
【0115】
そして、図８に示す冷却基板２１と図９に示す放熱基板２３とで柱状部２２を挟み込むことにより、図１０に示すようなペルチェ素子２０が構成される。図１０は、本開示の実施形態に係るペルチェ素子２０の構成例を示す上面図である。
【0116】
図１０に示すように、冷却基板２１の金属層ＭＬ１と放熱基板２３の金属層ＭＬ２とを位置合わせするとともに、金属層ＭＬ１と金属層ＭＬ２とがいずれも配置される部位に柱状部２２を配置する。
【0117】
これにより、ペルチェ素子２０の内部において、一方の電極２４から他方の電極２４までの間に、金属層ＭＬ１、金属層ＭＬ２および柱状部２２で形成される一筆書きの電気回路が形成される。
【0118】
また、柱状部２２は、柱状のＰ型熱電半導体と柱状のＮ型熱電半導体とを有する。かかるＰ型熱電半導体およびＮ型熱電半導体は、それぞれ一端が金属層ＭＬ１に接続され、他端が金属層ＭＬ２に接続される。そして、柱状部２２のＰ型熱電半導体およびＮ型熱電半導体は、金属層ＭＬ１および金属層ＭＬ２を介して、交互に直列に接続される。
【0119】
これにより、ペルチェ素子２０では、Ｎ型熱電半導体のほうから直流電流が流された場合に、冷却基板２１は冷却面２１ａ（図６参照）から熱を吸収して冷却され、放熱基板２３は冷却基板２１で吸収された熱を放熱面２３ａ（図６参照）から放熱する。
【0120】
なお、冷却面２１ａとは、冷却基板２１において柱状部２２が接合される面（すなわち、金属層ＭＬ１が配置される面）とは反対側の面である。また、放熱面２３ａとは、放熱基板２３において柱状部２２が接合される面（すなわち、金属層ＭＬ２が配置される面）とは反対側の面である。
【0121】
図６の説明に戻る。中継基板３０は、ペルチェ素子２０の冷却面２１ａと、センサ素子１０との間に配置される。たとえば、中継基板３０のおもて面３１には、センサ素子１０が図示しない接着剤などを介して接合され、中継基板３０の裏面３２には、ペルチェ素子２０の冷却面２１ａが図示しない接着剤などを介して接合される。
【0122】
これにより、センサ素子１０は、中継基板３０を介してペルチェ素子２０の冷却面２１ａに熱的に接続される。
【0123】
また、中継基板３０は、表面や内部に図示しない配線層を有し、かかる配線層によってセンサ素子１０とパッケージ基板４０との電気的接続を中継する。
【0124】
たとえば、中継基板３０の配線層とセンサ素子１０との間がボンディングワイヤ３３で電気的に接続される。また、中継基板３０の配線層とパッケージ基板４０の段差部４１ｂに設けられるボンディングパッド（図示せず）との間がボンディングワイヤ３４で電気的に接続される。これにより、中継基板３０は、センサ素子１０とパッケージ基板４０との電気的接続を中継することができる。
【0125】
中継基板３０は、たとえば、セラミックで構成されるインターポーザ基板である。なお、中継基板３０はセラミック製の基板に限られず、樹脂製のプリント基板などであってもよい。
【0126】
パッケージ基板４０は、アルミナ（Ａｌ２Ｏ３）や窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）などの高い熱伝導率を有するセラミックで構成され、センサ素子１０と、ペルチェ素子２０と、中継基板３０とを収容する。
【0127】
パッケージ基板４０は、アルミナなどのセラミックで構成される多層基板であり、たとえばＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）基板である。図６に示すように、パッケージ基板４０は、第１面（たとえば、上面４２）と、かかる第１面の反対側に位置する第２面（たとえば、底面４３）とを有する。
【0128】
パッケージ基板４０において、上面４２と底面４３との間に位置する内部には、複数の配線が多層に設けられている。これらの配線は、パッケージ基板４０の底面４３に設けられた、複数の端子（たとえば、ピン端子５０）に接続している。
【0129】
たとえば、パッケージ基板４０は略直方体状であり、上面４２に凹部４１が形成される。そして、かかる凹部４１の底面４１ａに、ペルチェ素子２０と、中継基板３０と、センサ素子１０とが下からこの順に積層される。
【0130】
また、凹部４１には、底面４１ａよりも高い箇所に段差部４１ｂが設けられる。そして、かかる段差部４１ｂに設けられるボンディングパッドと、対応する中継基板３０の配線層との間がボンディングワイヤ３４で電気的に接続される。
【0131】
さらに、段差部４１ｂに設けられるボンディングパッドは、パッケージ基板４０の表面や内部に形成される図示しない配線層を経由して、パッケージ基板４０の底面４３に設けられるピン端子５０に電気的に接続される。すなわち、パッケージ基板４０は、中継基板３０とピン端子５０との間の電気的接続を中継する中継基板の機能を有する。
【0132】
このように、段差部４１ｂにボンディングパッドを形成することにより、かかるボンディングパッドと中継基板３０との距離を近づけることができる。これにより、ボンディングワイヤ３４の長さを短くすることができることから、パッケージ基板４０と中継基板３０との間の配線抵抗を低減することができる。
【0133】
したがって、実施形態によれば、センサ装置１の電気的特性を向上させることができる。
【0134】
パッケージ基板４０の底面４３および複数の側面４４は、それぞれ略平坦である。図７に示すように、パッケージ基板４０の底面４３には、複数のピン端子５０がマトリックス状に並んで配置されるとともに、かかる複数のピン端子５０が配置されない領域には、平坦な底部放熱エリア４３ａが設けられる。
【0135】
また、図６に示すように、パッケージ基板４０の複数の側面４４には、平坦な側部放熱エリア４４ａがそれぞれ設けられる。
【0136】
ピン端子５０は、導電性材料（たとえば、金属）で構成され、略円柱状である。そして、ピン端子５０の一端は、パッケージ基板４０の底面４３から露出する配線層に電気的かつ機械的に接続され、ピン端子５０は底面４３から下方に延びる。
【0137】
実施形態では、複数のピン端子５０と図示しない外部装置とが電気的に接続されることによって、かかる外部装置からセンサ装置１に電力や制御信号などが入力されるとともに、センサ素子１０からの電気信号が外部装置に出力される。
【0138】
なお、外部装置からペルチェ素子２０の電極２４への電力供給は、パッケージ基板４０における凹部４１の底面４１ａに設けられる端子４５と、かかる端子４５に接続されるボンディングワイヤ２５とを介して行われる。
【0139】
窓部材６０は、センサ素子１０の受光面１０ａ（すなわち、有効画素領域１１）に対向して設けられ、透光性材料であるホウケイ酸ガラスで構成される。実施形態に係るセンサ装置１では、窓部材６０を透過した光をセンサ素子１０の有効画素領域１１で受光する。
【0140】
支持部材７０は、センサ素子１０と窓部材６０との間に配置され、窓部材６０を支持する。支持部材７０は、開口部７１と、枠部７２とを有する。開口部７１は、センサ素子１０の受光面１０ａ（すなわち、有効画素領域１１）に対向して形成され、入射光を通過させる。枠部７２は、枠形状を有し、開口部７１を囲むように配置され、窓部材６０を支持する。
【0141】
そして、窓部材６０は、かかる開口部７１を覆うように支持部材７０に取り付けられることで支持部材７０に支持される。窓部材６０と支持部材７０との間は、低融点ガラスなどを用いて隙間なく接合される。
【0142】
また、支持部材７０は、パッケージ基板４０の凹部４１を覆うように、パッケージ基板４０の上面４２に接合される。支持部材７０とパッケージ基板４０との間は、既存の手法を用いて隙間なく接合される。
【0143】
このように、窓部材６０と支持部材７０との間を隙間なく接合するとともに、支持部材７０とパッケージ基板４０とを隙間なく接合することにより、センサ装置１では、パッケージ基板４０の凹部４１内を気密封止することができる。
【0144】
なお、パッケージ基板４０の凹部４１内を気密封止する場合には、凹部４１内が低湿度状態となるように気密封止するとよい。また、支持部材７０は、金属材料やセラミック材料などの各種材料で構成することができる。
【0145】
ここまで説明した実施形態に係るセンサ装置１では、窓部材６０をホウケイ酸ガラスで構成することにより、センサ装置１の検出感度を向上させることができる。
【0146】
図１１は、実施例および参考例の窓部材６０の透過率の波長依存性について示す図である。図１１では、実施例としてホウケイ酸ガラスで構成される窓部材６０の透過率について示し、参考例としてサファイアガラスで構成される窓部材６０の透過率について示す。
【0147】
図１１に示すように、参考例の窓部材６０では、可視領域および短波赤外領域（たとえば、波長４００ｎｍ～２５００ｎｍ）において、透過率が低下する領域が存在する。一方で、実施例の窓部材６０では、同じ可視領域および短波赤外領域の全域において、透過率が安定した高い値を示している。
【0148】
このように、可視領域および短波赤外領域の全域において、透過率が安定した高い値を示すホウケイ酸ガラスで窓部材６０を構成することにより、可視領域および短波赤外領域の全域におけるセンサ素子１０での受光量を増加させることができる。
【0149】
したがって、実施形態によれば、センサ装置１の検出感度を向上させることができる。
【0150】
また、実施形態では、結晶等方性を有するホウケイ酸ガラスで窓部材６０を構成することにより、光学特性（たとえば、透過率）が結晶の軸方向に左右されることを抑制することができる。したがって、実施形態によれば、光学特性のばらつきが小さいセンサ装置１を実現することができる。
【0151】
また、実施形態では、熱膨張係数が小さく、かつ靱性が高いホウケイ酸ガラスで窓部材６０を構成することにより、センサ装置１の熱衝撃特性を向上させることができる。
【0152】
また、実施形態では、比較的加工が容易なホウケイ酸ガラスで窓部材６０を構成することにより、センサ装置１の加工コストを低減させることができる。
【0153】
また、実施形態では、開口部７１および枠部７２を有し、窓部材６０を支持する支持部材７０がセンサ装置１に設けられるとよい。これにより、窓部材６０をパッケージ基板４０の上面４２に直接接合する場合と比べて、比較的割れやすい窓部材６０の面積を小さくすることができることから、窓部材６０が割れることによるセンサ装置１の不具合を抑制することができる。
【0154】
したがって、実施形態によれば、センサ装置１の信頼性を向上させることができる。
【0155】
また、実施形態では、枠部７２が平面視において有効画素領域１１より外側に配置されるとよく、また、開口部７１の面積が有効画素領域１１の面積よりも大きいとよい。たとえば、実施形態では、有効画素領域１１に対する開口部７１の開口角度が３０°以上であるとよい。
【0156】
これにより、支持部材７０で遮られることなく、センサ装置１の検出対象からの光を有効画素領域１１に導くことができる。したがって、実施形態によれば、検出対象を安定して検出することができる。
【0157】
また、実施形態では、窓部材６０が開口部７１を覆うように配置されるとよい。すなわち、実施形態では、窓部材６０の面積が開口部７１の面積よりも大きいとよい。これにより、窓部材６０と支持部材７０との間の糊しろ部分を大きくすることができることから、窓部材６０と支持部材７０との間に隙間が生じることを抑制することができる。
【0158】
したがって、実施形態によれば、パッケージ基板４０の凹部４１内を安定して気密封止することができる。なお、実施形態に係る窓部材６０は、開口部７１を覆うように配置される場合に限られず、開口部７１と略等しいサイズの窓部材６０が開口部７１に嵌め込まれるように配置されてもよい。
【0159】
また、実施形態では、センサ素子１０がペルチェ素子２０の冷却面２１ａに熱的に接続されることにより、ＳＷＩＲイメージセンサのように動作時に高熱が生じるセンサ素子１０を用いる場合でも、かかるセンサ素子１０を安定に動作させることができる。
【0160】
また、実施形態では、図６に示すように、ペルチェ素子２０の冷却面２１ａがセンサ素子１０の受光面１０ａと反対方向の面よりも大きいとよい。すなわち、平面視において、ペルチェ素子２０の冷却面２１ａがセンサ素子１０よりも大きいとよい。
【0161】
これにより、センサ素子１０の全体をペルチェ素子２０で均等に冷却することができることから、センサ素子１０をさらに安定に動作させることができる。
【0162】
なお、図６の例では、平面視において、ペルチェ素子２０の冷却面２１ａがセンサ素子１０よりも大きい場合について示した。一方で、ペルチェ素子２０の冷却面２１ａはセンサ素子１０と略等しいサイズでもよいし、図１２に示すように、ペルチェ素子２０の冷却面２１ａはセンサ素子１０よりも小さくてもよい。図１２は、本開示の実施形態の変形例１に係るセンサ装置１の構成例を示す断面図である。
【0163】
図１２に示すように、平面視において、ペルチェ素子２０の冷却面２１ａをセンサ素子１０よりも小さくすることにより、凹部４１を小さくすることができることから、センサ装置１を小型化することができる。
【0164】
また、実施形態では、センサ素子１０およびペルチェ素子２０を収容するパッケージ基板４０において、パッケージ基板４０における凹部４１の底面４１ａがペルチェ素子２０の放熱面２３ａに熱的に接続されるとよい。
【0165】
これにより、ペルチェ素子２０およびセンサ素子１０を気密封止するセンサ装置１において、センサ素子１０で生じた熱をペルチェ素子２０およびパッケージ基板４０を介して効率よく外部に放熱することができる。
【0166】
また、実施形態では、ペルチェ素子２０およびセンサ素子１０が低湿度状態で気密封止されていることから、ペルチェ素子２０の冷却面２１ａが冷却される際に、かかる冷却面２１ａに結露が生じることを抑制することができる。
【0167】
また、実施形態では、パッケージ基板４０をセラミックで構成することにより、センサ装置１のセンサ素子１０を多画素化することができる。この理由について以下に説明する。
【0168】
図１３は、本開示の実施形態の変形例２に係るセンサ装置１の構成例を示す断面図であり、金属製のパッケージ基板９０で構成されたセンサ装置１について示している。図１３に示すように、変形例２のセンサ装置１では、金属製のパッケージ基板９０の凹部９１にセンサ素子１０、ペルチェ素子２０および中継基板３０が収容される。
【0169】
また、凹部９１の底面９１ａには、柱状のピン端子９５が複数設けられる。なお、ピン端子９５同士の絶縁性を確保するため、ピン端子９５とパッケージ基板９０との間には絶縁性のシール部材９６が設けられる。
【0170】
また、ピン端子９５の一端はパッケージ基板９０の底面９３から下方に突出し、ピン端子９５の他端は凹部９１内でボンディングワイヤ３４によって中継基板３０に電気的に接続される。
【0171】
ここで、図１３の例では、パッケージ基板９０が導電性の金属材料で構成されることから、各ピン端子９５の絶縁性をシール部材９６で確保する必要がある。すなわち、図１３の例では、シール部材９６を設けるスペースが必要となるため、隣接するピン端子９５同士の距離を縮めることが困難であることから、複数のピン端子９５を高い密度でパッケージ基板９０に配置することが困難である。
【0172】
一方で、図６の例では、パッケージ基板４０が絶縁性のセラミックで構成されることから、絶縁性を確保するための部材を別途設ける必要がない。したがって、図６の例では、パッケージ基板４０をセラミックで構成することにより、隣接するピン端子５０同士の距離を縮めることができる。
【0173】
さらに、セラミック製のパッケージ基板４０では、かかるパッケージ基板４０の内部に三次元的に配線層を設けることができることから、多数のピン端子５０を底面４３に配置した場合でも、すべてのピン端子５０に個別に配線することができる。
【0174】
すなわち、実施形態では、センサ素子１０を多画素化した場合でも、すべての画素から出力される信号を対応するピン端子５０に送ることができる。したがって、実施形態によれば、センサ装置１のセンサ素子１０を多画素化することができる。
【0175】
なお、図１３に示すように、センサ装置１のパッケージ基板９０を金属で構成した場合であっても、窓部材６０をホウケイ酸ガラスで構成することにより、センサ装置１の検出感度を向上させることができる。
【0176】
また、実施形態では、図７に示すように、複数のピン端子５０とペルチェ素子２０とが、平面視で異なる位置に設けられるとよい。これにより、底面４３においてペルチェ素子２０に対応する位置（すなわち、ペルチェ素子２０の直下）に対して、図示しない放熱装置を直接取り付けることができる。
【0177】
すなわち、実施形態では、ペルチェ素子２０の放熱面２３ａからパッケージ基板４０の底面４３に伝わった熱を、ピン端子５０に阻害されることなく放熱装置で放熱することができる。したがって、実施形態によれば、センサ装置１の放熱性を向上させることができる。
【0178】
また、実施形態では、図７に示すように、パッケージ基板４０の底面４３におけるペルチェ素子２０と対応する位置に、ペルチェ素子２０よりも広くかつ平坦な底部放熱エリア４３ａが設けられるとよい。
【0179】
これにより、ペルチェ素子２０よりも面積が大きい放熱装置を底部放熱エリア４３ａに設けることができることから、センサ装置１の放熱性をさらに向上させることができる。
【0180】
また、実施形態では、図７に示すように、複数のピン端子５０が底面４３の対向する２辺に沿って設けられるとよい。これにより、放熱装置をパッケージ基板４０からはみ出させて配置することができることから、センサ装置１の放熱性をさらに向上させることができる。
【0181】
なお、底部放熱エリア４３ａは、ペルチェ素子２０よりも広い場合に限られず、図１４に示すように、ペルチェ素子２０と略等しい大きさであってもよい。図１４は本開示の実施形態の変形例３に係るセンサ装置１の構成例を示す底面図である。
【0182】
図１４に示すように、底部放熱エリア４３ａがペルチェ素子２０と略等しい大きさであったとしても、底部放熱エリア４３ａをペルチェ素子２０とオーバーラップするように配置することで、ペルチェ素子２０からの熱を放熱装置で支障なく放熱することができる。
【0183】
また、実施形態では、図１４に示すように、複数のピン端子５０が平面視でペルチェ素子２０を取り囲むように設けられてもよい。これにより、多数のピン端子５０をパッケージ基板４０に設けることができることから、放熱装置をパッケージ基板４０からはみ出させて配置することができる。したがって、図１４の例によれば、センサ装置１のセンサ素子１０をさらに多画素化することができる。
【0184】
また、実施形態では、図６に示すように、パッケージ基板４０の側面４４に、平坦な側部放熱エリア４４ａが設けられるとよい。これにより、図示しない放熱装置を側部放熱エリア４４ａに設けることができることから、センサ装置１の放熱性をさらに向上させることができる。
【0185】
なお、実施形態では、パッケージ基板４０の底面４３や側面４４に平坦な底部放熱エリア４３ａおよび側部放熱エリア４４ａを設けた例について示したが、底部放熱エリア４３ａおよび側部放熱エリア４４ａは平坦である場合に限られない。
【0186】
たとえば、底部放熱エリア４３ａや側部放熱エリア４４ａに凹凸を設けることにより、底部放熱エリア４３ａや側部放熱エリア４４ａの表面積を増やすことができることから、別途放熱装置を設けなくとも、センサ装置１の放熱性を向上させることができる。
【0187】
また、実施形態では、パッケージ基板４０とセンサ素子１０との電気的接続を中継する中継基板３０が設けられるとよい。これにより、パッケージ基板４０とセンサ素子１０との間の配線の太さをボンディングワイヤ３３、３４よりも太くすることができることから、パッケージ基板４０とセンサ素子１０との間の配線抵抗を低減することができる。
【0188】
したがって、実施形態によれば、センサ装置１の電気的特性を向上させることができる。また、実施形態では、中継基板３０に各種実装部品（たとえば、コンデンサや抵抗など）を搭載することにより、センサ装置１を多機能化することができる。
【0189】
また、実施形態では、センサ素子１０がＳＷＩＲイメージセンサであるとよい。これにより、可視光よりも長い波長の光を利用したセンシングをセンサ装置１で実施することができる。
【0190】
なお、実施形態に係るセンサ素子１０はＳＷＩＲイメージセンサに限られない。たとえば、実施形態に係るセンサ素子１０は、可視領域の光を電気信号に変換する画素を有するＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサやＣＣＤ（Charge Coupled Device）イメージセンサなどであってもよい。
【0191】
【0192】
図１５Ａおよび図１５Ｂは、本開示の実施形態に係る別の例のセンサ素子１０Ａの基板構成を示す図である。センサ素子１０Ａ（図１６参照）は、下側基板２１１と上側基板２１２とが積層されて構成されている積層基板２１３がパッケージ化された半導体パッケージである。
【0193】
上側基板２１２の上面には、Ｒ（赤）、Ｇ（緑）、またはＢ(青)のカラーフィルタ（図示せず）とオンチップレンズ（図示せず）とが形成されている。また、上側基板２１２は、オンチップレンズを保護するためのガラス保護基板（図示せず）と、ガラスシール樹脂（図示せず）とを介したキャビティレス構造で接続されている。
【0194】
たとえば、上側基板２１２には、図１５Ａに示されるように、光電変換を行う画素部が２次元配列された画素領域２２１と、画素部の制御を行う制御回路２２２が形成されている。また、下側基板２１１には、画素部から出力された画素信号を処理する信号処理回路などのロジック回路２２３が形成されている。
【0195】
あるいはまた、図１５Ｂに示されるように、上側基板２１２には、画素領域２２１のみが形成され、下側基板２１１に、制御回路２２２とロジック回路２２３が形成される構成でもよい。
【0196】
以上のように、本開示では、ロジック回路２２３または制御回路２２２およびロジック回路２２３の両方を、画素領域２２１の上側基板２１２とは別の下側基板２１１に形成して積層させる。これにより、１枚の半導体基板に、画素領域２２１、制御回路２２２、およびロジック回路２２３を平面方向に配置した場合と比較して、センサ素子１０Ａとしてのサイズを小型化することができる。
【0197】
以下では、少なくとも画素領域２２１が形成される上側基板２１２を、画素センサ基板と称し、少なくともロジック回路２２３が形成される下側基板２１１を、ロジック基板と称して説明を行う。
【0198】
図１６は、本開示の実施形態に係る別の例のセンサ素子１０Ａの積層基板２１３の回路構成例を示す図である。積層基板２１３は、画素２３２が２次元アレイ状に配列された画素アレイ部２３３と、垂直駆動回路２３４、カラム信号処理回路２３５、水平駆動回路２３６、出力回路２３７、制御回路２３８、入出力端子２３９などとを含む。
【0199】
画素２３２は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。画素２３２の回路構成例については、図１７を参照して後述する。
【0200】
また、画素２３２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される１つのフローティングディフージョン（浮遊拡散領域）と、共有される１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオードおよび転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
【0201】
制御回路２３８は、入力クロックと、動作モードなどを指令するデータを受け取り、また積層基板２１３の内部情報などのデータを出力する。すなわち、制御回路２３８は、垂直同期信号、水平同期信号およびマスタクロックに基づいて、垂直駆動回路２３４、カラム信号処理回路２３５および水平駆動回路２３６などの動作の基準となるクロック信号や制御信号を生成する。
【0202】
そして、制御回路２３８は、生成したクロック信号や制御信号を、垂直駆動回路２３４、カラム信号処理回路２３５および水平駆動回路２３６などに出力する。
【0203】
垂直駆動回路２３４は、たとえばシフトレジスタによって構成され、所定の画素駆動配線２４０を選択し、選択された画素駆動配線２４０に画素２３２を駆動するためのパルスを供給し、行単位で画素２３２を駆動する。
【0204】
すなわち、垂直駆動回路２３４は、画素アレイ部２３３の各画素２３２を行単位で順次垂直方向に選択走査する。そして、垂直駆動回路２３４は、各画素２３２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線２４１を通してカラム信号処理回路２３５に供給する。
【0205】
カラム信号処理回路２３５は、画素２３２の列ごとに配置されており、１行分の画素２３２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。たとえば、カラム信号処理回路２３５は、画素固有の固定パターンノイズを除去するためのＣＤＳおよびＡＤ変換などの信号処理を行う。
【0206】
水平駆動回路２３６は、たとえばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路２３５の各々を順番に選択し、カラム信号処理回路２３５の各々から画素信号を水平信号線２４２に出力させる。
【0207】
出力回路２３７は、カラム信号処理回路２３５の各々から水平信号線２４２を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路２３７は、たとえば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子２３９は、外部と信号のやりとりをする。
【0208】
以上のように構成される積層基板２１３は、ＣＤＳ処理とＡＤ変換処理を行うカラム信号処理回路２３５が画素列ごとに配置されたカラムＡＤ方式と呼ばれるＣＭＯＳイメージセンサである。
【0209】
【0210】
画素２３２は、フォトダイオード２５１、第１転送トランジスタ２５２、メモリ部２５３、第２転送トランジスタ２５４、ＦＤ２５５、リセットトランジスタ２５６、増幅トランジスタ２５７、選択トランジスタ２５８、および排出トランジスタ２５９を有する。なお、フォトダイオード２５１は、光電変換素子の一例であり、ＦＤ２５５は、フローティング拡散領域のことである。
【0211】
フォトダイオード２５１は、受光量に応じた電荷（信号電荷）を生成し、蓄積する光電変換部である。フォトダイオード２５１のアノード端子が接地されているとともに、カソード端子が第１転送トランジスタ２５２を介してメモリ部２５３に接続されている。また、フォトダイオード２５１のカソード端子は、不要な電荷を排出するための排出トランジスタ２５９とも接続されている。
【0212】
第１転送トランジスタ２５２は、転送信号ＴＲＸによりオンされた場合、フォトダイオード２５１で生成された電荷を読み出し、メモリ部２５３に転送する。メモリ部２５３は、ＦＤ２５５に電荷を転送するまでの間、一時的に電荷を保持する電荷保持部である。
【0213】
第２転送トランジスタ２５４は、転送信号ＴＲＧによりオンされた場合、メモリ部２５３に保持されている電荷を読み出し、ＦＤ２５５に転送する。
【0214】
ＦＤ２５５は、メモリ部２５３から読み出された電荷を信号として読み出すために保持する電荷保持部である。リセットトランジスタ２５６は、リセット信号ＲＳＴによりオンされた場合、ＦＤ２５５に蓄積されている電荷が定電圧源ＶＤＤに排出されることで、ＦＤ２５５の電位をリセットする。
【0215】
増幅トランジスタ２５７は、ＦＤ２５５の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ２５７は、定電流源としての負荷ＭＯＳ２６０とソースフォロワ回路を構成する。
【0216】
そして、ＦＤ２５５に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ２５７から選択トランジスタ２５８を介してカラム信号処理回路２３５（図１６参照）に出力される。負荷ＭＯＳ２６０は、たとえば、カラム信号処理回路２３５内に配置されている。
【0217】
選択トランジスタ２５８は、選択信号ＳＥＬにより画素２３２が選択された場合にオンされ、画素２３２の画素信号を、垂直信号線２４１を介してカラム信号処理回路２３５に出力する。
【0218】
排出トランジスタ２５９は、排出信号ＯＦＧによりオンされた場合、フォトダイオード２５１に蓄積されている不要電荷を定電圧源ＶＤＤに排出する。転送信号ＴＲＸおよびＴＲＧ、リセット信号ＲＳＴ、排出信号ＯＦＧ、並びに選択信号ＳＥＬは、画素駆動配線２４０を介して垂直駆動回路２３４から供給される。
【0219】
つづいて、画素２３２の動作について簡単に説明する。まず、露光開始前に、Highレベルの排出信号ＯＦＧが排出トランジスタ２５９に供給されることで排出トランジスタ２５９がオンされ、フォトダイオード２５１に蓄積されている電荷が定電圧源ＶＤＤに排出され、全画素のフォトダイオード２５１がリセットされる。
【0220】
フォトダイオード２５１のリセット後、排出トランジスタ２５９が、Ｌｏｗレベルの排出信号ＯＦＧによりオフされると、画素アレイ部２３３の全画素で露光が開始される。
【0221】
予め定められた所定の露光時間が経過すると、画素アレイ部２３３の全画素において、転送信号ＴＲＸにより第１転送トランジスタ２５２がオンされ、フォトダイオード２５１に蓄積されていた電荷が、メモリ部２５３に転送される。
【0222】
第１転送トランジスタ２５２がオフされた後、各画素２３２のメモリ部２５３に保持されている電荷が、行単位に、順次、カラム信号処理回路２３５に読み出される。読み出し動作は、読出し行の画素２３２の第２転送トランジスタ２５４が転送信号ＴＲＧによりオンされ、メモリ部２５３に保持されている電荷が、ＦＤ２５５に転送される。
【0223】
そして、選択トランジスタ２５８が選択信号ＳＥＬによりオンされることで、ＦＤ２５５に蓄積されている電荷に応じたレベルを示す信号が、増幅トランジスタ２５７から選択トランジスタ２５８を介してカラム信号処理回路２３５に出力される。
【0224】
以上のように、図１７の例では、露光時間を画素アレイ部２３３の全画素で同一に設定し、露光終了後はメモリ部２５３に電荷を一時的に保持しておいて、メモリ部２５３から行単位に順次電荷を読み出すグローバルシャッタ方式の動作（撮像）が可能である。
【0225】
なお、画素２３２の回路構成としては、図１７に示した構成に限定されるものではなく、たとえば、メモリ部２５３を持たず、いわゆるローリングシャッタ方式による動作を行う回路構成を採用することもできる。
【0226】
【0227】
この変形例４では、画素アレイ領域１０３の一部として、基準となる黒レベルを検出するＯＰＢ（Optical Black）領域が形成される。この変形例４の画素構造は、画素アレイ領域１０３の一部としてＯＰＢ領域が形成されている場合の画素構造である。
【0228】
図１８に示すように、画素アレイ領域１０３の一部としてＯＰＢ領域１６３が形成されている場合、ＯＰＢ領域１６３は、矩形の画素アレイ領域１０３の各辺の最も外側となる複数の列及び複数の行で構成される。そして、ＯＰＢ領域１６３のうちの最も内側の１行および１列が、電荷放出領域１６２に設定される。
【0229】
画素アレイ領域１０３のＯＰＢ領域１６３より内側の領域は、受光した光量に応じた画素信号を出力する通常画素１０２Ａ（図１９参照）が配置されている有効画素領域である。
【0230】
【0231】
ＯＰＢ画素１０２Ｃには、光電変換部１２１であるＮ型の半導体薄膜１４１の上側に、カラーフィルタ１４６およびオンチップレンズ１４７に代えて、遮光膜１６５が形成されている。遮光膜１６５は、たとえば、タングステン、アルミニウムまたは金などの金属材料で形成される。
【0232】
ＯＰＢ領域１６３には、たとえば、３行または３列となる３個のＯＰＢ画素１０２Ｃが並んで配置される。そして、そのうちの最も内側（画素アレイ領域１０３の中心側）のＯＰＢ画素１０２Ｃが、上述した実施形態と同様に、リセットトランジスタ１２３が常時オンとなるように制御される電荷放出用のＯＰＢ画素１０２Ｃｂとなっている。
【0233】
一方、３行または３列となる３個のＯＰＢ画素１０２Ｃが並んで配置されているＯＰＢ領域１６３のうちの、外側の２個のＯＰＢ画素１０２Ｃは、黒レベルを読み出す制御が行われる黒レベル読み出し用のＯＰＢ画素１０２Ｃａとなっている。変形例４におけるその他の構成は、上述した実施形態と同様である。
【0234】
たとえば、センサ素子１０の画素アレイ領域１０３に高照度の光が照射された際、ＯＰＢ領域１６３に最も隣接する通常画素１０２Ａでブルーミングが発生する場合がある。そしてこの場合、その隣りのＯＰＢ画素１０２Ｃ、すなわち、ＯＰＢ領域１６３の最も内側のＯＰＢ画素１０２Ｃに影響を及ぼすおそれがある。
【0235】
また、ＯＰＢ領域１６３に最も隣接する通常画素１０２Ａに入射された光が、隣りのＯＰＢ画素１０２Ｃに漏れ込み、隣りのＯＰＢ画素１０２Ｃでブルーミングが発生するおそれがある。
【0236】
そこで、変形例４では、ＯＰＢ領域１６３の最も内側のＯＰＢ画素１０２Ｃを、リセットトランジスタ１２３が常時オンとなるように制御される電荷放出用のＯＰＢ画素１０２Ｃｂとする。
【0237】
これにより、ブルーミングの発生を電荷放出用のＯＰＢ画素１０２Ｃｂでせき止めることができ、その隣りの黒レベル読み出し用のＯＰＢ画素１０２Ｃａへの電荷の流れ込みを防止することができる。したがって、変形例４によれば、ブルーミングの発生による画質劣化を抑制することができる。
【0238】
また、上述の実施形態では、センサ装置１の外部端子がピン端子５０である例について示したが、センサ装置１の外部端子はピン端子５０に限られない。図２０は、本開示の実施形態の変形例５に係るセンサ装置１の構成例を示す断面図である。
【0239】
図２０に示すように、変形例５のセンサ装置１は、外部端子としてピン端子５０ではなくコネクタ９８が設けられる点が実施形態と異なる。コネクタ９８は、底面４３においてペルチェ素子２０に対応する位置（すなわち、ペルチェ素子２０の直下）とは異なる位置に設けられ、パッケージ基板４０の底面４３から露出する配線層に電気的に接続される。
【0240】
変形例５では、コネクタ９８と図示しない外部装置とが電気的に接続されることによって、かかる外部装置からセンサ装置１に電力や制御信号などが入力されるとともに、センサ素子１０からの電気信号が外部装置に出力される。
【0241】
この変形例５では、外部端子をコネクタ９８で構成することにより、センサ装置１を図示しない外部装置に簡便に取り付けることができる。なお、本開示において、センサ装置１の外部端子はピン端子５０やコネクタ９８に限られず、各種の外部端子を採用することができる。
【0242】
図２１は、本開示の実施形態の変形例６に係るセンサ装置１の構成例を示す断面図である。図２１に示すように、変形例６のセンサ装置１では、パッケージ基板４０においてペルチェ素子２０の放熱面２３ａに面している面（本開示では底面４１ａ）の少なくとも一部に、金属製の放熱部材４６を有する。
【0243】
すなわち、変形例６のセンサ装置１では、放熱部材４６が底面４１ａに露出している。なお、変形例６のセンサ装置１では、ペルチェ素子２０の放熱面２３ａと底面４１ａとの間に接着剤などが介していてもよい。
【0244】
放熱部材４６は、たとえば、銅やアルミニウム、タングステンなどの高い熱伝導率を有する金属で構成される。すなわち、変形例６のパッケージ基板４０では、ペルチェ素子２０の放熱面２３ａから底部放熱エリア４３ａまでの熱伝達経路の少なくとも一部が、セラミックよりも熱伝導率の高い金属で構成される。
【0245】
これにより、ペルチェ素子２０の放熱面２３ａから底部放熱エリア４３ａまでの熱伝達効率を向上させることができる。したがって、変形例６によれば、センサ装置１の放熱性を向上させることができる。
【0246】
また、変形例６では、放熱部材４６が、パッケージ基板４０において、ペルチェ素子２０の放熱面２３ａに面している面（底面４１ａ）と底面４３との間を貫通しているとよい。これにより、底面４１ａから底部放熱エリア４３ａまでの熱抵抗を低減することができることから、センサ装置１の放熱性をさらに向上させることができる。
【0247】
また、変形例６では、図２１に示すように、放熱部材４６が、パッケージ基板４０においてペルチェ素子２０の放熱面２３ａに面している面の全体に設けられるとよい。これにより、底面４１ａから底部放熱エリア４３ａまでの熱抵抗をさらに低減することができることから、センサ装置１の放熱性をさらに向上させることができる。
【0248】
なお、放熱部材４６は、パッケージ基板４０において、ペルチェ素子２０の放熱面２３ａに面している面の全体に設けられる場合に限られない。図２２は、本開示の実施形態の変形例７に係るセンサ装置１の構成例を示す断面図である。
【0249】
図２２に示すように、ペルチェ素子２０の放熱面２３ａに面している面（底面４１ａ）と底面４３との間を貫通する複数のビア状の放熱部材４６をパッケージ基板４０に設けてもよい。この図２２の例でも、底面４１ａから底部放熱エリア４３ａまでの熱抵抗を低減することができることから、センサ装置１の放熱性をさらに向上させることができる。
【0250】
なお、上記の変形例６および変形例７では、放熱部材４６に金属材料を用いた例について示したが、必ずしも放熱部材４６は金属材料に限られず、パッケージ基板４０を構成するセラミックよりも熱伝導率の高い材料であればよい。たとえば、放熱部材４６として、高い熱伝導率を有するセラミック材料などを用いてもよい。
【0251】
また、上記の変形例６および変形例７では、放熱部材４６が、パッケージ基板４０においてペルチェ素子２０の放熱面２３ａに面している面に露出するように設けられる例について示したが、必ずしもかかる面に放熱部材４６は露出しなくともよい。
【0252】
たとえば、パッケージ基板４０において、ペルチェ素子２０の直下に埋め込まれるように放熱部材４６を配置してもよい。すなわち、放熱部材４６は、平面視でペルチェ素子２０と重なるように配置されてもよい。これにより、底面４１ａから底部放熱エリア４３ａまでの熱抵抗を低減することができることから、センサ装置１の放熱性をさらに向上させることができる。
【0253】
また、ペルチェ素子２０の直下以外の箇所に放熱部材４６が配置されてもよい。
【0254】
【0255】
具体的には、変形例８では、パッケージ基板４０がペルチェ素子２０の放熱基板２３と一体で構成される。すなわち、変形例８では、図９に示した金属層ＭＬ２が放熱基板２３ではなくパッケージ基板４０における凹部４１の底面４１ａに設けられ、かかる底面４１ａの金属層ＭＬ２に柱状部２２と冷却基板２１とが積層されて、ペルチェ素子２０が構成される。
【0256】
このように、パッケージ基板４０をペルチェ素子２０の放熱基板２３と一体で構成することにより、放熱基板２３とパッケージ基板４０との界面における熱抵抗を低減することができる。また、変形例８では、放熱基板２３を省くことができることから、センサ素子１０から底部放熱エリア４３ａまでの熱伝達経路を短くすることができる。
【0257】
したがって、変形例８によれば、センサ装置１の放熱性を向上させることができる。
【0258】
【0259】
具体的には、変形例９では、中継基板３０がペルチェ素子２０の冷却基板２１と一体で構成される。すなわち、変形例９では、図８に示した金属層ＭＬ１が冷却基板２１ではなく中継基板３０の裏面３２に設けられ、積層された放熱基板２３および柱状部２２にさらに中継基板３０が積層されて、ペルチェ素子２０が構成される。
【0260】
このように、中継基板３０をペルチェ素子２０の冷却基板２１と一体で構成することにより、中継基板３０と冷却基板２１との界面における熱抵抗を低減することができる。また、変形例９では、冷却基板２１を省くことができることから、センサ素子１０から底部放熱エリア４３ａまでの熱伝達経路を短くすることができる。
【0261】
したがって、変形例９によれば、センサ装置１の放熱性を向上させることができる。
【0262】
【0263】
すなわち、変形例１０では、センサ素子１０がペルチェ素子２０の冷却面２１ａに直接接合される。また、センサ素子１０とパッケージ基板４０との間が、ボンディングワイヤ３３で直接電気的に接続される。
【0264】
かかる変形例１０では、中継基板３０を省くことができることから、センサ素子１０から底部放熱エリア４３ａまでの熱伝達経路を短くすることができる。したがって、変形例１０によれば、センサ装置１の放熱性を向上させることができる。
【0265】
また、変形例１０では、中継基板３０を省くことによって凹部４１を小さくすることができることから、センサ装置１を小型化することができる。
【0266】
［効果］
実施形態に係るセンサ装置１は、ペルチェ素子２０と、ペルチェ素子２０の冷却面２１ａに熱的に接続されるセンサ素子１０（１０Ａ）と、センサ素子１０（１０Ａ）の受光面１０ａに対向して設けられ、ホウケイ酸ガラスで構成される窓部材６０と、を備える。
実施形態に係るセンサ装置１は、ペルチェ素子２０と、ペルチェ素子２０の冷却面２１ａに熱的に接続されるセンサ素子１０（１０Ａ）と、センサ素子１０（１０Ａ）の受光面１０ａに対向して設けられ、ホウケイ酸ガラスで構成される窓部材６０と、を備える。
【0267】
これにより、センサ装置１の検出感度を向上させることができる。
【0268】
また、実施形態に係るセンサ装置１は、センサ素子１０（１０Ａ）の受光面１０ａに、窓部材６０からの入射光を受光する有効画素領域１１が配置される。
【0269】
これにより、センサ装置１の検出感度を向上させることができる。
【0270】
また、実施形態に係るセンサ装置１は、センサ素子１０（１０Ａ）と窓部材６０との間に配置される支持部材７０をさらに備える。また、支持部材７０は、入射光を通過させる開口部７１と、窓部材６０を支持する枠部７２とを有する。
【0271】
これにより、センサ装置１の信頼性を向上させることができる。
【0272】
また、実施形態に係るセンサ装置１において、枠部７２は、平面視において有効画素領域１１より外側に配置される。
【0273】
これにより、検出対象を安定して検出することができる。
【0274】
また、実施形態に係るセンサ装置１において、開口部７１の面積は、有効画素領域１１の面積よりも大きい。
【0275】
これにより、検出対象を安定して検出することができる。
【0276】
また、実施形態に係るセンサ装置１において、窓部材６０は、開口部７１を覆うように配置される。
【0277】
これにより、パッケージ基板４０の凹部４１内を安定して気密封止することができる。
【0278】
また、実施形態に係るセンサ装置１において、ペルチェ素子２０の冷却面２１ａは、センサ素子１０（１０Ａ）の受光面１０ａと反対方向の面よりも大きい。
【0279】
これにより、センサ素子１０（１０Ａ）の全体をペルチェ素子２０で均等に冷却することができることから、センサ素子１０（１０Ａ）をさらに安定に動作させることができる。
【0280】
また、実施形態に係るセンサ装置１は、ペルチェ素子２０の放熱面２３ａに熱的に接続され、ペルチェ素子２０およびセンサ素子１０（１０Ａ）を収容するパッケージ基板４０をさらに備える。
【0281】
これにより、ペルチェ素子２０およびセンサ素子１０（１０Ａ）を気密封止するセンサ装置１において、センサ素子１０（１０Ａ）で生じた熱をペルチェ素子２０およびパッケージ基板４０を介して効率よく外部に放熱することができる。
【0282】
また、実施形態に係るセンサ装置１は、ペルチェ素子２０の冷却面２１ａとセンサ素子１０（１０Ａ）との間に配置され、パッケージ基板４０とセンサ素子１０（１０Ａ）との電気的接続を中継する中継基板３０をさらに備える。
【0283】
これにより、センサ装置１の電気的特性を向上させることができる。
【0284】
また、実施形態に係るセンサ装置１において、センサ素子１０は、ＳＷＩＲイメージセンサである。
【0285】
これにより、可視光よりも長い波長の光を利用したセンシングをセンサ装置１で実施することができる。
【0286】
以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。
【0287】
たとえば、上述の実施形態では、パッケージ基板４０の端子４５とペルチェ素子２０の電極２４とをボンディングワイヤ２５で電気的に接続する例について示したが、端子４５と電極２４とはボンディングワイヤ２５で接続される場合に限られない。たとえば、端子４５と電極２４との間は、リード線などで電気的に接続されてもよい。
【0288】
また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【0289】
なお、本技術は以下のような構成も取ることができる。
（１）
ペルチェ素子と、
前記ペルチェ素子の冷却面に熱的に接続されるセンサ素子と、
前記センサ素子の受光面に対向して設けられ、ホウケイ酸ガラスで構成される窓部材と、
を備えるセンサ装置。
（２）
前記センサ素子の受光面に、前記窓部材からの入射光を受光する有効画素領域が配置される
前記（１）に記載のセンサ装置。
（３）
前記センサ素子と前記窓部材との間に配置される支持部材をさらに備え、
前記支持部材は、前記入射光を通過させる開口部と、前記窓部材を支持する枠部を有する
前記（２）に記載のセンサ装置。
（４）
前記枠部は、平面視において前記有効画素領域より外側に配置される
前記（３）に記載のセンサ装置。
（５）
前記開口部の面積は、前記有効画素領域の面積より大きい
前記（３）または（４）に記載のセンサ装置。
（６）
前記窓部材は、前記開口部を覆うように配置される
前記（３）～（５）のいずれか一つに記載のセンサ装置。
（７）
前記ペルチェ素子の冷却面は、前記センサ素子の受光面と反対方向の面よりも大きい
前記（１）～（６）のいずれか一つに記載のセンサ装置。
（８）
前記ペルチェ素子の放熱面に熱的に接続され、前記ペルチェ素子および前記センサ素子を収容するパッケージ基板をさらに備える
前記（１）～（７）のいずれか一つに記載のセンサ装置。
（９）
前記ペルチェ素子の冷却面と前記センサ素子との間に配置され、前記パッケージ基板と前記センサ素子との電気的接続を中継する中継基板をさらに備える
前記（８）に記載のセンサ装置。
（１０）
前記センサ素子は、ＳＷＩＲ（Short Wave InfraRed）イメージセンサである
前記（１）～（９）のいずれか一つに記載のセンサ装置。
（１）
ペルチェ素子と、
前記ペルチェ素子の冷却面に熱的に接続されるセンサ素子と、
前記センサ素子の受光面に対向して設けられ、ホウケイ酸ガラスで構成される窓部材と、
を備えるセンサ装置。
（２）
前記センサ素子の受光面に、前記窓部材からの入射光を受光する有効画素領域が配置される
前記（１）に記載のセンサ装置。
（３）
前記センサ素子と前記窓部材との間に配置される支持部材をさらに備え、
前記支持部材は、前記入射光を通過させる開口部と、前記窓部材を支持する枠部を有する
前記（２）に記載のセンサ装置。
（４）
前記枠部は、平面視において前記有効画素領域より外側に配置される
前記（３）に記載のセンサ装置。
（５）
前記開口部の面積は、前記有効画素領域の面積より大きい
前記（３）または（４）に記載のセンサ装置。
（６）
前記窓部材は、前記開口部を覆うように配置される
前記（３）～（５）のいずれか一つに記載のセンサ装置。
（７）
前記ペルチェ素子の冷却面は、前記センサ素子の受光面と反対方向の面よりも大きい
前記（１）～（６）のいずれか一つに記載のセンサ装置。
（８）
前記ペルチェ素子の放熱面に熱的に接続され、前記ペルチェ素子および前記センサ素子を収容するパッケージ基板をさらに備える
前記（１）～（７）のいずれか一つに記載のセンサ装置。
（９）
前記ペルチェ素子の冷却面と前記センサ素子との間に配置され、前記パッケージ基板と前記センサ素子との電気的接続を中継する中継基板をさらに備える
前記（８）に記載のセンサ装置。
（１０）
前記センサ素子は、ＳＷＩＲ（Short Wave InfraRed）イメージセンサである
前記（１）～（９）のいずれか一つに記載のセンサ装置。
【符号の説明】
【0290】
１ センサ装置
１０、１０Ａ センサ素子
１０ａ 受光面
１１ 有効画素領域
２０ ペルチェ素子
２１ 冷却基板
２１ａ 冷却面
２２ 柱状部
２３ 放熱基板
２３ａ 放熱面
３０ 中継基板
４０ パッケージ基板
４１ 凹部
４１ａ 底面
４３ 底面
４３ａ 底部放熱エリア
４４ 側面
４４ａ 側部放熱エリア
４６ 放熱部材
５０ ピン端子（外部端子の一例）
６０ 窓部材
７０ 支持部材
７１ 開口部
７２ 枠部
１０、１０Ａ センサ素子
１０ａ 受光面
１１ 有効画素領域
２０ ペルチェ素子
２１ 冷却基板
２１ａ 冷却面
２２ 柱状部
２３ 放熱基板
２３ａ 放熱面
３０ 中継基板
４０ パッケージ基板
４１ 凹部
４１ａ 底面
４３ 底面
４３ａ 底部放熱エリア
４４ 側面
４４ａ 側部放熱エリア
４６ 放熱部材
５０ ピン端子（外部端子の一例）
６０ 窓部材
７０ 支持部材
７１ 開口部
７２ 枠部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15A】
【図15B】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】