知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】
(43)【公開日】
(54)【発明の名称】ゲート駆動装置
(51)【国際特許分類】
【ＦＩ】
【審査請求】未請求
【請求項の数】4
【出願形態】
(21)【出願番号】
(22)【出願日】
(71)【出願人】
【識別番号】000003137
【氏名又は名称】マツダ株式会社
(74)【代理人】
【識別番号】100121728
【弁理士】
【氏名又は名称】井関 勝守
(74)【代理人】
【識別番号】100165803
【弁理士】
【氏名又は名称】金子 修平
(74)【代理人】
【識別番号】100179648
【弁理士】
【氏名又は名称】田中 咲江
(74)【代理人】
【識別番号】100222885
【弁理士】
【氏名又は名称】早川 康
(74)【代理人】
【識別番号】100140338
【弁理士】
【氏名又は名称】竹内 直樹
(74)【代理人】
【識別番号】100170896
【弁理士】
【氏名又は名称】寺薗 健一
(74)【代理人】
【識別番号】100219313
【弁理士】
【氏名又は名称】米口 麻子
(74)【代理人】
【識別番号】100161610
【弁理士】
【氏名又は名称】藤野 香子
(74)【代理人】
【識別番号】100206586
【弁理士】
【氏名又は名称】市田 哲
(72)【発明者】
【氏名】山本 恭輔
(72)【発明者】
【氏名】曽根原 理仁
(72)【発明者】
【氏名】谷本 琢真
(72)【発明者】
【氏名】北川 明弘
(72)【発明者】
【氏名】山口 忠男
(72)【発明者】
【氏名】岡村 宏一
【テーマコード（参考）】
【Ｆターム（参考）】
5H740BA12
5H740BB09
5H740BB10
5H740BC01
5H740BC02
5H740JA01
5H740JB01
5H740MM01
5H740MM08
(57)【要約】 （修正有）
【課題】遅延に関係なく、駆動する半導体スイッチング素子の保護と損失の低減とが実現されるゲート駆動装置を提供する。
【解決手段】入力信号と、記憶回路に記憶された、ゲート端子に入力するゲート電流の設定値およびそれより小さい設定値と、ゲート電流の時間的変化率の目標値である目標変化率と、ゲート端子の電圧が所定の中間電圧に遷移するときに蓄積される目標電荷量とに基づいて、ゲート電流を出力し始めるタイミング、設定値で出力する第１のタイミング、その後の設定値で出力する第２のタイミングを生成するタイミング生成回路３２と、各タイミングと設定値と目標変化率とに基づいて、ゲート電流を出力するゲート電流出力回路３４と、を備え、タイミングは、開始タイミングからタイミングまでのゲート電流により移動した総電荷量が目標電荷量に一致するように生成される。
【選択図】図２
【解決手段】入力信号と、記憶回路に記憶された、ゲート端子に入力するゲート電流の設定値およびそれより小さい設定値と、ゲート電流の時間的変化率の目標値である目標変化率と、ゲート端子の電圧が所定の中間電圧に遷移するときに蓄積される目標電荷量とに基づいて、ゲート電流を出力し始めるタイミング、設定値で出力する第１のタイミング、その後の設定値で出力する第２のタイミングを生成するタイミング生成回路３２と、各タイミングと設定値と目標変化率とに基づいて、ゲート電流を出力するゲート電流出力回路３４と、を備え、タイミングは、開始タイミングからタイミングまでのゲート電流により移動した総電荷量が目標電荷量に一致するように生成される。
【選択図】図２
【特許請求の範囲】
【請求項】
ゲート端子、ソース端子、ドレイン端子を有する半導体スイッチング素子を駆動するゲート駆動装置であって、
入力信号と、記憶回路に記憶された、前記ゲート端子に入力するゲート電流の第１の設定値および前記第１の設定値より小さい第２の設定値と、前記ゲート電流の変化する期間における時間的変化率の目標値である目標変化率と、前記ゲート端子の電圧が所定の中間電圧に遷移するときに蓄積されるゲート電荷量である目標電荷量と、に基づいて、前記ゲート電流の出力を開始する開始タイミングと、前記第１の設定値の前記ゲート電流を出力する第１のタイミングと、その後の前記第２の設定値の前記ゲート電流を出力する第２のタイミングと、を生成するタイミング生成回路と、
前記タイミング生成回路によって生成された各タイミングと、前記ゲート電流の前記第１の設定値および前記第２の設定値と、前記目標変化率と、に基づいて、前記ゲート電流を前記ゲート端子に出力するゲート電流出力回路と、を備え、
前記第２のタイミングは、前記開始タイミングから前記第２のタイミングまでの前記ゲート電流により移動した総電荷量が前記目標電荷量に一致するように生成される、ゲート駆動装置。
入力信号と、記憶回路に記憶された、前記ゲート端子に入力するゲート電流の第１の設定値および前記第１の設定値より小さい第２の設定値と、前記ゲート電流の変化する期間における時間的変化率の目標値である目標変化率と、前記ゲート端子の電圧が所定の中間電圧に遷移するときに蓄積されるゲート電荷量である目標電荷量と、に基づいて、前記ゲート電流の出力を開始する開始タイミングと、前記第１の設定値の前記ゲート電流を出力する第１のタイミングと、その後の前記第２の設定値の前記ゲート電流を出力する第２のタイミングと、を生成するタイミング生成回路と、
前記タイミング生成回路によって生成された各タイミングと、前記ゲート電流の前記第１の設定値および前記第２の設定値と、前記目標変化率と、に基づいて、前記ゲート電流を前記ゲート端子に出力するゲート電流出力回路と、を備え、
前記第２のタイミングは、前記開始タイミングから前記第２のタイミングまでの前記ゲート電流により移動した総電荷量が前記目標電荷量に一致するように生成される、ゲート駆動装置。
【請求項】
前記ゲート電流の時間的変化率の実際値である実際変化率を検出する変化率検出回路をさらに備え、
前記ゲート電流出力回路は、前記変化率検出回路によって検出された前記実際変化率と前記目標変化率とが等しくなるように調整可能に構成されている、請求項１に記載のゲート駆動装置。
前記ゲート電流出力回路は、前記変化率検出回路によって検出された前記実際変化率と前記目標変化率とが等しくなるように調整可能に構成されている、請求項１に記載のゲート駆動装置。
【請求項】
前記ドレイン端子を流れるドレイン電流を検出する電流検出回路をさらに備え、
前記目標電荷量は、前記半導体スイッチング素子の飽和時のドレイン電流値と前記電流検出回路によって検出された前記半導体スイッチング素子の最大時のドレイン電流値との差が所定の値以下となるように更新される、請求項１または２に記載のゲート駆動装置。
前記目標電荷量は、前記半導体スイッチング素子の飽和時のドレイン電流値と前記電流検出回路によって検出された前記半導体スイッチング素子の最大時のドレイン電流値との差が所定の値以下となるように更新される、請求項１または２に記載のゲート駆動装置。
【請求項】
前記半導体スイッチング素子の素子温度を検出する温度検出回路をさらに備え、
前記記憶回路は、前記半導体スイッチング素子の飽和時のドレイン電流値と素子温度とに対応する前記目標電荷量を記憶するテーブルを保持し、
前記目標電荷量は、前記電流検出回路によって検出された飽和時のドレイン電流値と、前記温度検出回路によって検出された素子温度と、に基づいて前記テーブルから決定される、請求項３に記載のゲート駆動装置。
前記記憶回路は、前記半導体スイッチング素子の飽和時のドレイン電流値と素子温度とに対応する前記目標電荷量を記憶するテーブルを保持し、
前記目標電荷量は、前記電流検出回路によって検出された飽和時のドレイン電流値と、前記温度検出回路によって検出された素子温度と、に基づいて前記テーブルから決定される、請求項３に記載のゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【】
本開示の技術は、ゲート端子、ソース端子およびドレイン端子を有する半導体スイッチング素子のゲート端子を駆動するためのゲート駆動装置、特に、モータを駆動するトランジスタのゲート端子を駆動するためのゲート駆動装置に関する。
【背景技術】
【】
一般に、モータを駆動する半導体スイッチング素子のゲート端子が損失の低減のために高速駆動されると、素子内部や回路上の寄生インダクタンス成分により、ドレイン端子に出力されるドレイン電圧にオーバーシュートが生じる。そして、このオーバーシュートがドレイン端子の許容最大定格を超えると、半導体スイッチング素子は破壊される。
【】
このような半導体スイッチング素子の保護と損失の低減との両立を図ることができるゲート駆動装置が、例えば特許文献１に開示されている。この特許文献１のゲート駆動装置では、ドレイン電圧が所望する切替電圧に到達するタイミングまたはそれに近いタイミングで、実際のゲート駆動速度が第１駆動速度から第２駆動速度へと変更される。
【先行技術文献】
【特許文献】
【】
【特許文献】特開２０２３－１３５９４号
【発明の概要】
【発明が解決しようとする課題】
【】
ところで、特許文献１のゲート駆動装置では、出力のドレイン電圧に対する、遅延に応じた切替閾値電圧を設定することで、所望のタイミングが生成される。しかし、特許文献１の手法では、ドレイン電圧が変化し始める前の切替閾値電圧を設定することができない。つまり、かかるゲート駆動装置は、遅延が大きい場合のゲート駆動速度を変更するタイミングを設定することができない。そのため、所望のタイミングが生成されない場合に、駆動する半導体スイッチング素子の保護と損失の低減とが実現されないとの課題があった。
【】
本開示の技術は、かかる点に鑑みてなされたものであり、その目的とするところは、遅延に関係なく、駆動する半導体スイッチング素子の保護と損失の低減とが実現されるゲート駆動装置を提供することにある。
【課題を解決するための手段】
【】
本開示のゲート駆動装置は、ゲート端子、ソース端子、ドレイン端子を有する半導体スイッチング素子を駆動するゲート駆動装置であって、入力信号と、記憶回路に記憶された、前記ゲート端子に入力するゲート電流の第１の設定値および前記第１の設定値より小さい第２の設定値と、前記ゲート電流の変化する期間における時間的変化率の目標値である目標変化率と、前記ゲート端子の電圧が所定の中間電圧に遷移するときに蓄積されるゲート電荷量である目標電荷量と、に基づいて、前記ゲート電流の出力を開始する開始タイミングと、前記第１の設定値の前記ゲート電流を出力する第１のタイミングと、その後の前記第２の設定値の前記ゲート電流を出力する第２のタイミングと、を生成するタイミング生成回路と、前記タイミング生成回路によって生成された各タイミングと、前記ゲート電流の前記第１の設定値および前記第２の設定値と、前記目標変化率と、に基づいて、前記ゲート電流を前記ゲート端子に出力するゲート電流出力回路と、を備え、前記第２のタイミングは、前記開始タイミングから前記第２のタイミングまでの前記ゲート電流により移動した総電荷量が前記目標電荷量に一致するように生成される。
【】
この構成では、タイミング生成回路は、記憶回路に記憶された、ゲート電流の第１の設定値および第１の設定値より小さい第２の設定値と、ゲート電流の変化する期間における時間的変化率の目標値である目標変化率と、ゲート端子の電圧が所定の中間電圧に遷移するときに蓄積されるゲート電荷量である目標電荷量と、に基づいて、ゲート電流を出力するための各タイミングを生成する。すなわち、タイミング生成回路は、ゲート電流の出力を開始する開始タイミングと、第１の設定値のゲート電流を出力する第１のタイミングと、第２の設定値のゲート電流を出力する第２のタイミングと、を生成する。そして、ゲート電流出力回路は、生成された開始タイミングにおいて、ゲート電流の出力を開始し、目標変化率で増加させ、第１のタイミングにおいて、第１の設定値のゲート電流を出力する。その後、ゲート電流出力回路は、第２のタイミングにおいて、第２の設定値のゲート電流を出力する。ゲート電流は、第２のタイミングにおいて、開始タイミング以降の移動した総電荷量が目標電荷量に一致する。このとき、ゲート端子の電圧は、所定の中間電圧に遷移するとともに、ドレイン端子を流れるドレイン電流は、所定のドレイン電流値に達している。また、第２のタイミングのゲート電流は、第１の設定値より小さい第２の設定値に減少されている。そのため、ドレイン電流の時間的変化率が減少しているので、半導体スイッチング素子のボディダイオードに流れる逆回復電流の増大が抑制される。すなわちドレイン電流のオーバーシュートの発生が抑制される。つまり、遅延に関係なく、駆動する半導体スイッチング素子の保護と損失の低減とが実現される。
【】
本開示のゲート駆動装置は、前記ゲート電流の時間的変化率の実際値である実際変化率を検出する変化率検出回路をさらに備え、前記ゲート電流出力回路は、前記変化率検出回路によって検出された前記実際変化率と前記目標変化率とが等しくなるように調整可能に構成されてもよい。
【】
この構成では、ゲート駆動装置は、変化率検出回路を備えている。変化率検出回路は、ゲート電流出力回路の出力するゲート電流の時間的変化率の実際値である実際変化率を検出する。ゲート電流出力回路は、出力するゲート電流の時間的変化率を実際変化率に応じて調整可能に構成されているため、実際変化率を目標変化率に等しくされる。そのため、半導体スイッチング素子の製造ばらつきや温度特性、経時劣化等によるゲート電流の時間的変化率の変動が補償される。したがって、遅延に関係なく、駆動する半導体スイッチング素子の保護と損失の低減とが高精度に実現される。
【】
本開示のゲート駆動装置は、前記ドレイン端子を流れるドレイン電流を検出する電流検出回路をさらに備え、前記目標電荷量は、前記半導体スイッチング素子の飽和時のドレイン電流値と前記電流検出回路によって検出された前記半導体スイッチング素子の最大時のドレイン電流値との差が所定の値以下となるように更新されてもよい。
【】
この構成では、ゲート駆動装置は、電流検出回路を備えている。電流検出回路は、半導体スイッチング素子のドレイン端子を流れる最大時のドレイン電流値と飽和時のドレイン電流値とを検出する。そして、記憶回路に記憶された目標電荷量は、最大時のドレイン電流値と飽和時のドレイン電流値との差、つまりドレイン電流のオーバーシュートが所定の値以下となるように更新される。したがって、遅延に関係なく、駆動する半導体スイッチング素子の保護と損失の低減とが高精度に実現される。
【】
本開示のゲート駆動装置は、前記半導体スイッチング素子の素子温度を検出する温度検出回路をさらに備え、前記記憶回路は、前記半導体スイッチング素子の飽和時のドレイン電流値と素子温度とに対応する前記目標電荷量を記憶するテーブルを保持し、前記目標電荷量は、前記電流検出回路によって検出された飽和時のドレイン電流値と、前記温度検出回路によって検出された素子温度と、に基づいて前記テーブルから決定される。
【】
この構成では、ゲート駆動装置は、温度検出回路を備えている。温度検出回路は、半導体スイッチング素子の素子温度を検出する。また、記憶回路は、半導体スイッチング素子の飽和時のドレイン電流値と素子温度とに対応する目標電荷量を記憶するテーブルを保持している。そして、目標電荷量は、このテーブルから、電流検出回路によって検出された半導体スイッチング素子の飽和時のドレイン電流値と、温度検出回路によって検出された半導体スイッチング素子の素子温度と、に基づいて決定される。そのため、半導体スイッチング素子の製造ばらつきや温度特性、経時劣化等によるゲート電荷量の変動が補償される。したがって、遅延に関係なく、駆動する半導体スイッチング素子の保護と損失の低減とが高精度に実現される。
【発明の効果】
【】
本開示のゲート駆動装置によれば、遅延に関係なく、駆動する半導体スイッチング素子の保護と損失の低減とが実現される。
【図面の簡単な説明】
【】
【図】図１は、実施の形態１に係るインバータシステムの概略構成の一例を示す図である。
【図】図２は、実施の形態１に係るゲート駆動装置の機能構成の一例を示す図である。
【図】図３は、実施の形態１に係るゲート駆動装置の動作の一例を説明するためのタイミングチャートである。
【図】図４は、実施の形態１に係るゲート電流出力回路の構成の一例を示す図である。
【図】図６は、実施の形態１に係るゲート駆動装置の動作の一例を説明するためのフローチャートである。
【図】図７は、実施の形態２に係るゲート駆動装置の機能構成の一例を示す図である。
【図】図８は、実施の形態２に係るゲート駆動装置の動作の一例を説明するためのフローチャートである。
【図】図９は、実施の形態３に係るゲート駆動装置の機能構成の一例を示す図である。
【図】図１０は、実施の形態３に係る記憶回路の目標電荷量のテーブルの一例を示す図である。
【図】図１１は、実施の形態３に係るゲート駆動装置の動作の一例を説明するためのフローチャートである。
【発明を実施するための形態】
【】
以下、本開示の技術の実施の形態について、図面を参照して説明する。また、本明細書では、対応する構成要素等には同一または類似の符号を付すとともに、それらについての詳細な説明を繰り返さない。
【】
［実施の形態１］
（インバータシステム１の概要）
図１～２は、本実施の形態に係るインバータシステム１の概略構成の一例を示す。インバータシステム１は、電気駆動車両等に用いられ、電池等（図示しない）の直流電流からモータ（図示しない）を駆動するための交流電流に変換するための電力変換器である。インバータシステム１は、運転手等の運転操作に応じたオン指令ＣＭＤを出力する制御装置２と、制御装置２のオン指令ＣＭＤに応じてゲート電流Ｉｇを出力するゲート駆動装置３と、ゲート電流Ｉｇに駆動され外部のモータ（図示しない）を駆動するドレイン電流Ｉｄを出力するインバータ装置４と、を備えている。
（インバータシステム１の概要）
図１～２は、本実施の形態に係るインバータシステム１の概略構成の一例を示す。インバータシステム１は、電気駆動車両等に用いられ、電池等（図示しない）の直流電流からモータ（図示しない）を駆動するための交流電流に変換するための電力変換器である。インバータシステム１は、運転手等の運転操作に応じたオン指令ＣＭＤを出力する制御装置２と、制御装置２のオン指令ＣＭＤに応じてゲート電流Ｉｇを出力するゲート駆動装置３と、ゲート電流Ｉｇに駆動され外部のモータ（図示しない）を駆動するドレイン電流Ｉｄを出力するインバータ装置４と、を備えている。
【】
（インバータ装置４）
インバータ装置４は、ゲート駆動装置３のゲート電流Ｉｇによって、例えば３相の交流モータ（図示しない）を駆動するドレイン電流Ｉｄを出力する。インバータ装置４は、モータ駆動用の高電位電源ＶＤＤＭおよび低電位電源ＶＳＳＭの間に接続された３対のハーフブリッジ回路を含む。１対のハーフブリッジ回路は、例えば、上アームを構成する半導体スイッチング素子Ｍ２と、下アームを構成する半導体スイッチング素子Ｍ１と、を含む。６つの半導体スイッチング素子Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６は、それぞれがゲート端子、ソース端子およびドレイン端子を有している。また、それぞれのソース端子とドレイン端子との間には、ボディダイオードが形成されている。そして、例えば、半導体スイッチング素子Ｍ１、Ｍ２のゲート端子Ｇ１、Ｇ２は、ゲート駆動装置３の出力端子にそれぞれ接続されている。半導体スイッチング素子Ｍ１のソース端子Ｓ１は、低電位電源ＶＳＳＭに接続されている。また、半導体スイッチング素子Ｍ１のドレイン端子Ｄ１は、半導体スイッチング素子Ｍ２のソース端子と接続されて交流モータ（図示しない）の入力端子に接続されている。半導体スイッチング素子Ｍ２のドレイン端子Ｄ２は、高電位電源ＶＤＤＭに接続されている。
インバータ装置４は、ゲート駆動装置３のゲート電流Ｉｇによって、例えば３相の交流モータ（図示しない）を駆動するドレイン電流Ｉｄを出力する。インバータ装置４は、モータ駆動用の高電位電源ＶＤＤＭおよび低電位電源ＶＳＳＭの間に接続された３対のハーフブリッジ回路を含む。１対のハーフブリッジ回路は、例えば、上アームを構成する半導体スイッチング素子Ｍ２と、下アームを構成する半導体スイッチング素子Ｍ１と、を含む。６つの半導体スイッチング素子Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６は、それぞれがゲート端子、ソース端子およびドレイン端子を有している。また、それぞれのソース端子とドレイン端子との間には、ボディダイオードが形成されている。そして、例えば、半導体スイッチング素子Ｍ１、Ｍ２のゲート端子Ｇ１、Ｇ２は、ゲート駆動装置３の出力端子にそれぞれ接続されている。半導体スイッチング素子Ｍ１のソース端子Ｓ１は、低電位電源ＶＳＳＭに接続されている。また、半導体スイッチング素子Ｍ１のドレイン端子Ｄ１は、半導体スイッチング素子Ｍ２のソース端子と接続されて交流モータ（図示しない）の入力端子に接続されている。半導体スイッチング素子Ｍ２のドレイン端子Ｄ２は、高電位電源ＶＤＤＭに接続されている。
【】
（制御装置２）
制御装置２は、運転手等の運転操作に応じたオン指令ＣＭＤをゲート駆動装置３に出力する。制御装置２は、既知のマイコン等が使用され得る。
制御装置２は、運転手等の運転操作に応じたオン指令ＣＭＤをゲート駆動装置３に出力する。制御装置２は、既知のマイコン等が使用され得る。
【】
（ゲート駆動装置３）
ゲート駆動装置３は、制御装置２の出力するオン指令ＣＭＤに応じて、インバータ装置４にゲート電流Ｉｇを出力する。具体的には、ゲート駆動装置３は、ゲート制御回路３１と、タイミング生成回路３２と、記憶回路３３と、ゲート電流出力回路３４と、を機能ブロックとして有する。なお、図２のゲート駆動装置３には、駆動する半導体スイッチング素子Ｍ１のゲート端子Ｇ１に出力されるゲート電流Ｉｇのみが示されている。他の駆動する半導体スイッチング素子Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６についても、半導体スイッチング素子Ｍ１と同様に、ゲート電流が出力されている。
ゲート駆動装置３は、制御装置２の出力するオン指令ＣＭＤに応じて、インバータ装置４にゲート電流Ｉｇを出力する。具体的には、ゲート駆動装置３は、ゲート制御回路３１と、タイミング生成回路３２と、記憶回路３３と、ゲート電流出力回路３４と、を機能ブロックとして有する。なお、図２のゲート駆動装置３には、駆動する半導体スイッチング素子Ｍ１のゲート端子Ｇ１に出力されるゲート電流Ｉｇのみが示されている。他の駆動する半導体スイッチング素子Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６についても、半導体スイッチング素子Ｍ１と同様に、ゲート電流が出力されている。
【】
（ゲート制御回路３１）
ゲート制御回路３１は、記憶回路３３からプログラムを読み出して実行する等により、ゲート駆動装置３の全体を制御する。まず、ゲート制御回路３１は、記憶回路３３に記憶された、ゲート電流Ｉｇの設定値Ｉｇ１、Ｉｇ２と、時間的変化率の目標値である目標変化率αと、を取得して、ゲート電流出力回路３４を設定する。さらに、ゲート制御回路３１は、記憶回路３３に記憶された目標電荷量Ｑｇｓを取得して、ゲート電流Ｉｇを出力するためのタイミング信号をタイミング生成回路３２に生成させる。そして、ゲート制御回路３１は、タイミング生成回路３２によって生成されたタイミング信号に基づいて、ゲート電流出力回路３４にゲート電流Ｉｇを出力させる。なお、ゲート電流Ｉｇの設定値Ｉｇ２は、設定値Ｉｇ１より小さい値である。ゲート制御回路３１の具体的な制御動作については、後述する。
ゲート制御回路３１は、記憶回路３３からプログラムを読み出して実行する等により、ゲート駆動装置３の全体を制御する。まず、ゲート制御回路３１は、記憶回路３３に記憶された、ゲート電流Ｉｇの設定値Ｉｇ１、Ｉｇ２と、時間的変化率の目標値である目標変化率αと、を取得して、ゲート電流出力回路３４を設定する。さらに、ゲート制御回路３１は、記憶回路３３に記憶された目標電荷量Ｑｇｓを取得して、ゲート電流Ｉｇを出力するためのタイミング信号をタイミング生成回路３２に生成させる。そして、ゲート制御回路３１は、タイミング生成回路３２によって生成されたタイミング信号に基づいて、ゲート電流出力回路３４にゲート電流Ｉｇを出力させる。なお、ゲート電流Ｉｇの設定値Ｉｇ２は、設定値Ｉｇ１より小さい値である。ゲート制御回路３１の具体的な制御動作については、後述する。
【】
ここで、目標変化率αは、ゲート電流Ｉｇの変化する期間における時間的変化率（ｄＩｇ／ｄｔ）の目標値である。また、目標電荷量Ｑｇｓは、半導体スイッチング素子Ｍ１のゲート端子Ｇ１とソース端子Ｓ１との間のゲート電圧Ｖｇｓがゲートプラトー電圧である所定の中間電圧Ｖｐｌに遷移するときに蓄積されるゲート電荷量である。目標電荷量Ｑｇｓは、半導体スイッチング素子Ｍ１を製造する半導体ベンダーから提供されるデータシート等から取得され得る。
【】
ゲート制御回路３１は、既知のマイコン等が使用され得る。また、ゲート制御回路３１は、順序回路や制御装置２の追加機能として実現されてもよい。
【】
（タイミング生成回路３２）
タイミング生成回路３２は、図３に示すように、制御装置２からの入力信号であるオン指令ＣＭＤと、ゲート電流Ｉｇの設定値Ｉｇ１およびＩｇ２と、目標変化率αと、目標電荷量Ｑｇｓと、に基づいて、ゲート電流Ｉｇを出力するためのタイミングＴ０、Ｔ１、Ｔ２、Ｔ３を生成する。タイミングＴ０では、ゲート電流Ｉｇの出力が開始される。タイミングＴ１では、設定値Ｉｇ１のゲート電流Ｉｇが出力される。タイミングＴ２では、ゲート電流Ｉｇの出力が設定値Ｉｇ１から減少され始める。タイミングＴ３では、設定値Ｉｇ２のゲート電流Ｉｇが出力される。このとき、タイミングＴ３は、タイミングＴ０からタイミングＴ３までのゲート電流Ｉｇにより移動した総電荷量が半導体スイッチング素子Ｍ１のゲート端子Ｇ１の目標電荷量Ｑｇｓに一致するように生成される。
タイミング生成回路３２は、図３に示すように、制御装置２からの入力信号であるオン指令ＣＭＤと、ゲート電流Ｉｇの設定値Ｉｇ１およびＩｇ２と、目標変化率αと、目標電荷量Ｑｇｓと、に基づいて、ゲート電流Ｉｇを出力するためのタイミングＴ０、Ｔ１、Ｔ２、Ｔ３を生成する。タイミングＴ０では、ゲート電流Ｉｇの出力が開始される。タイミングＴ１では、設定値Ｉｇ１のゲート電流Ｉｇが出力される。タイミングＴ２では、ゲート電流Ｉｇの出力が設定値Ｉｇ１から減少され始める。タイミングＴ３では、設定値Ｉｇ２のゲート電流Ｉｇが出力される。このとき、タイミングＴ３は、タイミングＴ０からタイミングＴ３までのゲート電流Ｉｇにより移動した総電荷量が半導体スイッチング素子Ｍ１のゲート端子Ｇ１の目標電荷量Ｑｇｓに一致するように生成される。
【】
具体的には、タイミングＴ１は、タイミングＴ０に、設定値Ｉｇ１を目標変化率αで除した値の加算された、Ｔ１＝Ｔ０＋Ｉｇ１／αが生成される。タイミングＴ２は、タイミングＴ０に、目標電荷量Ｑｇｓを設定値Ｉｇ１で除した値と、設定値Ｉｇ２の２乗を設定値Ｉｇ１および目標変化率αならびに２で除した値との加算された、Ｔ２＝Ｔ０＋Ｑｇｓ／Ｉｇ１＋（Ｉｇ２）２／（２×α×Ｉｇ１）が生成される。タイミングＴ３は、タイミングＴ２に、設定値Ｉｇ１と設定値Ｉｇ２との差を目標変化率αで除した値の加算された、Ｔ３＝Ｔ２＋（Ｉｇ１－Ｉｇ２）／αが生成される。タイミング生成回路３２は、生成したタイミングＴ０、Ｔ１、Ｔ２、Ｔ３を表す信号をゲート制御回路３１に出力する。なお、タイミングＴ０は、任意の値に設定され得るが、モータの高速駆動のためには小さい値が好ましい。
【】
タイミング生成回路３２は、既知のタイマー回路が使用され得る。
【】
なお、タイミングＴ４において、半導体スイッチング素子Ｍ１はドレイン電圧Ｖｄｓの降下を開始し、タイミングＴ５において終了する。さらに、タイミングＴ６において、ゲート電圧Ｖｇｓが高電位電源ＶＤＤＨの電圧（ＶＤＤＨとする）に達してターンオンを終了する。
【】
（記憶回路３３）
記憶回路３３は、ゲート電流Ｉｇの設定値Ｉｇ１、Ｉｇ２と、時間的変化率の目標値である目標変化率αと、ゲート電荷量の目標電荷量Ｑｇｓと、を予め記憶している。また、記憶回路３３は、ゲート制御回路３１の制御プログラムを記憶していてもよい。
記憶回路３３は、ゲート電流Ｉｇの設定値Ｉｇ１、Ｉｇ２と、時間的変化率の目標値である目標変化率αと、ゲート電荷量の目標電荷量Ｑｇｓと、を予め記憶している。また、記憶回路３３は、ゲート制御回路３１の制御プログラムを記憶していてもよい。
【】
記憶回路３３は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性のメモリ、フラッシュメモリ、レジスタ等が使用され得る。
【】
（ゲート電流出力回路３４）
ゲート電流出力回路３４は、タイミング生成回路３２によって生成された各タイミングＴ０、Ｔ１、Ｔ２、Ｔ３と、ゲート制御回路３１によって設定されたゲート電流の設定値Ｉｇ１、Ｉｇ２と、目標変化率αと、に基づいて、半導体スイッチング素子Ｍ１のゲート端子Ｇ１にゲート電流Ｉｇを出力する。
ゲート電流出力回路３４は、タイミング生成回路３２によって生成された各タイミングＴ０、Ｔ１、Ｔ２、Ｔ３と、ゲート制御回路３１によって設定されたゲート電流の設定値Ｉｇ１、Ｉｇ２と、目標変化率αと、に基づいて、半導体スイッチング素子Ｍ１のゲート端子Ｇ１にゲート電流Ｉｇを出力する。
【】
ゲート電流出力回路３４は、図４に示すように、ゲート電流Ｉｇを設定するための一対の電流源ＩＳ１、ＩＳ２と、カレントミラー接続された一対のＮ型のＭＯＳＦＥＴ（以下では、単にトランジスタと称する場合がある）であるＭ３１、Ｍ３２と、を含む。一端を高電位電源ＶＤＤＨに接続された電流源ＩＳ１の他端は、ダイオード接続されたトランジスタＭ３１のドレイン端子に接続されている。トランジスタＭ３２のドレイン端子は、一端を高電位電源ＶＤＤＨに接続された電流源ＩＳ２の他端に接続されている。また、トランジスタＭ３１、Ｍ３２のソース端子は、それぞれ低電位電源ＶＳＳＨに接続されている。そして、トランジスタＭ３２のドレイン端子は、演算増幅器ＯＰ１の正入力端子に接続されている。演算増幅器ＯＰ１の出力は、Ｎ型のトランジスタＭ３３のゲート端子に接続され、トランジスタＭ３３のソース端子は演算増幅器ＯＰ１の負入力端子と、抵抗Ｒ１の一端とに接続されている。抵抗Ｒ１の他端は低電位電源ＶＳＳＨに接続されている。トランジスタＭ３３のドレイン端子は、ダイオード接続されたＰ型のトランジスタＭ３４のドレイン端子に接続されている。トランジスタＭ３４にカレントミラー接続されたＰ型のトランジスタＭ３５のドレイン端子は、他端を低電位電源ＶＳＳＨに接続された電流源ＩＳ３の一端とゲート電流出力回路３４の出力端子とに接続されている。トランジスタＭ３４、Ｍ３５のソース端子は、それぞれ高電位電源ＶＤＤＨに接続されている。また、電流源ＩＳ１、ＩＳ２、ＩＳ３は、抵抗体または可変抵抗体であり得る。
【】
また、ゲート電流出力回路３４は、トランジスタＭ３２のドレイン端子と低電位電源ＶＳＳＨとの間に、ゲート電流Ｉｇの時間的変化率を調整可能な変化率調整機構ＣＶ１を有している。変化率調整機構ＣＶ１は、可変容量のコンデンサを含む。
【】
ゲート電流出力回路３４の電流設定、すなわち直流動作について、図５を参照して説明する。電流源ＩＳ１の電流値と電流源ＩＳ２の電流値とが等しいとき、トランジスタＭ３２のドレイン電位ＶＳ２は、トランジスタＭ３１のドレイン電位ＶＳ１と等しく、ＶＳ２＝ＶＳ１となる。そして、負帰還接続された演算増幅器ＯＰ１の正入力端子と負入力端子とはほぼ同電位となるため、抵抗Ｒ１の端子電位ＶＳ２１は、トランジスタＭ３２のドレイン電位ＶＳ２とほぼ等しく、ＶＳ２１＝ＶＳ２となる。また、抵抗Ｒ１およびトランジスタＭ３４を流れる電流Ｉ３４は、オームの法則により、抵抗Ｒ１の端子電位ＶＳ２１を抵抗Ｒ１の抵抗値（Ｒ１とする）で除した、Ｉ３４＝ＶＳ２１／Ｒ１となる。そして、出力されるゲート電流Ｉｇ、すなわちトランジスタＭ３５を流れる電流Ｉ３５は、電流Ｉ３４と等しいため、Ｉｇ＝Ｉ３４となる。つまり、ゲート電流Ｉｇは、Ｉｇ＝ＶＳ１／Ｒ１となる。したがって、ゲート電流Ｉｇは、トランジスタＭ３１のドレイン電位ＶＳ１、ひいては電流源ＩＳ１の電流値で決まるため、電流源ＩＳ１の電流値を設定することで設定され得る。つまり、ゲート電流Ｉｇは、電流源ＩＳ１の設定により、設定値Ｉｇ１、Ｉｇ２に設定される。
【】
次に、変化率調整機構ＣＶ１の動作について、説明する。電流源ＩＳ１の設定の変更に伴って電位ＶＳ１、ＶＳ２が変化する。このときの電位ＶＳ２の時間的変化率は、変化率調整機構ＣＶ１のコンデンサ容量値に応じて変化する。例えば、変化率調整機構ＣＶ１のコンデンサ容量値が増加すると、時定数が増加し時間的変化が緩やかとなるので、電位ＶＳ２の時間的変化率は減少する。そのため、電位ＶＳ２とほぼ同電位となる電位ＶＳ２１、ひいては出力されるゲート電流Ｉｇの時間的変化率も減少する。つまり、ゲート電流Ｉｇの時間的変化率は、変化率調整機構ＣＶ１のコンデンサ容量値に応じて変化する。したがって、ゲート電流Ｉｇの時間的変化率は、変化率調整機構ＣＶ１によって目標変化率αに設定される。
【】
（ゲート駆動装置３の動作）
実施の形態１に係るゲート駆動装置３、すなわちゲート制御回路３１の具体的な制御動作について、図６のフローチャートを参照して、説明する。
実施の形態１に係るゲート駆動装置３、すなわちゲート制御回路３１の具体的な制御動作について、図６のフローチャートを参照して、説明する。
【】
ステップＳＴ１において、記憶回路３３からゲート電流の設定値Ｉｇ１、Ｉｇ２、目標変化率αを取得し、ゲート電流出力回路３４を設定する。
【】
ステップＳＴ２において、記憶回路３３から目標電荷量Ｑｇｓを取得する。
【】
ステップＳＴ３において、制御装置２からオン指令ＣＭＤが入力される。
【】
ステップＳＴ４において、入力されたオン指令ＣＭＤ、取得したゲート電流の設定値Ｉｇ１、Ｉｇ２、目標変化率α、目標電荷量Ｑｇｓから、ゲート電流Ｉｇを出力するためのタイミングＴ０～Ｔ３を生成する。
【】
ステップＳＴ５において、タイミングＴ０～Ｔ３および目標変化率αによるゲート電流Ｉｇをゲート電流出力回路３４から出力する。
【】
ステップＳＴＥにおいて、例えば、停車時のモータの回転が０になる場合のゲート駆動装置３の動作終了が判定されるまで、ステップＳＴ３～ＳＴ５を繰り返す。
【】
＜ターンオン時における各部の動作タイミング＞
半導体スイッチング素子Ｍ１のターンオン時におけるゲート駆動装置３の各部の動作タイミングについて図３を参照して説明する。図３において、ゲート電流Ｉｇ、ゲート電圧Ｖｇｓ、ドレイン電流Ｉｄ、ドレイン電圧Ｖｄｓは、ゲート駆動装置３の駆動する半導体スイッチング素子Ｍ１の動作波形を示す。図３の各実線は、本開示の技術を適用した場合の動作波形を示し、各破線は、本開示の技術を適用しない場合の動作波形を示す。上述のとおり、タイミングＴ４、Ｔ５は、それぞれドレイン電圧Ｖｄｓの降下開始および終了のタイミング、タイミングＴ６は、ゲート電圧Ｖｇｓが高電位電源ＶＤＤＨの電圧に達したターンオン終了のタイミングを示す。また、ゲート電流Ｉｇの出力値は、ゲート電流の出力を開始するタイミングＴ０以前において、０である。
半導体スイッチング素子Ｍ１のターンオン時におけるゲート駆動装置３の各部の動作タイミングについて図３を参照して説明する。図３において、ゲート電流Ｉｇ、ゲート電圧Ｖｇｓ、ドレイン電流Ｉｄ、ドレイン電圧Ｖｄｓは、ゲート駆動装置３の駆動する半導体スイッチング素子Ｍ１の動作波形を示す。図３の各実線は、本開示の技術を適用した場合の動作波形を示し、各破線は、本開示の技術を適用しない場合の動作波形を示す。上述のとおり、タイミングＴ４、Ｔ５は、それぞれドレイン電圧Ｖｄｓの降下開始および終了のタイミング、タイミングＴ６は、ゲート電圧Ｖｇｓが高電位電源ＶＤＤＨの電圧に達したターンオン終了のタイミングを示す。また、ゲート電流Ｉｇの出力値は、ゲート電流の出力を開始するタイミングＴ０以前において、０である。
【】
本開示の技術を適用した場合、タイミングＴ０において、ゲート電流Ｉｇの出力値が０から、設定された目標変化率αで増加する。タイミングＴ１において、ゲート電流Ｉｇの出力値が設定値Ｉｇ１に達し、その後、出力値が設定値Ｉｇ１に維持される。タイミングＴ２において、ゲート電流Ｉｇが設定値Ｉｇ１から、目標変化率αで減少する。タイミングＴ３において、ゲート電流Ｉｇの出力値が設定値Ｉｇ２に達する。そして、タイミングＴ３において、ゲート電圧Ｖｇｓは、ゲート電流Ｉｇによりゲート端子に移動した総電荷量が目標電荷量Ｑｇｓに一致するため、ゲートプラトー電圧である所定の中間電圧Ｖｐｌに遷移する。また、半導体スイッチング素子Ｍ１のドレイン電流Ｉｄは、飽和時のドレイン電流値Ｉｄｏｎに達する。
【】
一般に、タイミングＴ３では、上アームの半導体スイッチング素子Ｍ２のボディダイオードに逆回復電流が流れるため、ドレイン電流Ｉｄの時間的変化率が大きいと逆回復電流が増大してドレイン電流Ｉｄのオーバーシュートが発生し得る。
【】
本開示の技術では、タイミングＴ３のゲート電流Ｉｇは、設定値Ｉｇ１より小さい設定値Ｉｇ２に減少されている。そのため、ドレイン電流Ｉｄの時間的変化率が減少しているので、逆回復電流の増大が抑制される。すなわちドレイン電流Ｉｄのオーバーシュートの発生が抑制される。また、このときのゲート電圧Ｖｇｓの増大も抑制される。
【】
一方、本開示の技術を適用しない場合、半導体スイッチング素子Ｍ１のゲート電流Ｉｇは、タイミングＴ２の設定値Ｉｇ１から設定値Ｉｇ２に減少されるタイミング制御が行われない。すなわち、タイミングＴ３のゲート電流Ｉｇは、設定値Ｉｇ１から減少されない。そのため、ドレイン電流Ｉｄの時間的変化率が大きいまま減少されないので、逆回復電流の増大が抑制されない。すなわち、ドレイン電流Ｉｄのオーバーシュートの発生が抑制されない。また、このときのゲート電圧Ｖｇｓにも中間電圧Ｖｐｌを超える電圧Ｖｐｋが発生する。
【】
実施の形態１では、タイミング生成回路３２は、記憶回路３３に記憶された、ゲート電流Ｉｇの第１の設定値Ｉｇ１および第１の設定値より小さい第２の設定値Ｉｇ２と、ゲート電流の変化する期間における時間的変化率の目標値である目標変化率αと、ゲート端子の電圧が所定の中間電圧Ｖｐｌに遷移するときに蓄積されるゲート電荷量である目標電荷量Ｑｇｓと、に基づいて、ゲート電流Ｉｇを出力するための各タイミングを生成する。すなわち、タイミング生成回路は、ゲート電流Ｉｇの出力を開始する開始タイミングＴ０と、第１の設定値Ｉｇ１のゲート電流Ｉｇを出力する第１のタイミングＴ１と、第２の設定値Ｉｇ２のゲート電流Ｉｇを出力する第２のタイミングＴ３と、を生成する。そして、ゲート電流出力回路３４は、生成された開始タイミングＴ０において、ゲート電流Ｉｇの出力を開始し、目標変化率αで増加させ、第１のタイミングＴ１において、第１の設定値Ｉｇ１のゲート電流Ｉｇを出力する。その後、ゲート電流出力回路３４は、第２のタイミングＴ３において、第２の設定値Ｉｇ２のゲート電流Ｉｇを出力する。ゲート電流Ｉｇは、第２のタイミングＴ３において、開始タイミングＴ０以降の移動した総電荷量が目標電荷量Ｑｇｓに一致する。このとき、ゲート端子Ｇ１の電圧Ｖｇｓは、所定の中間電圧Ｖｐｌに遷移するとともに、ドレイン端子Ｄ１を流れるドレイン電流Ｉｄは、所定のドレイン電流値Ｉｄｏｎに達している。また、第２のタイミングＴ３のゲート電流Ｉｇは、第１の設定値Ｉｇ１より小さい第２の設定値Ｉｇ２に減少されている。そのため、ドレイン電流Ｉｄの時間的変化率が減少しているので、上アームの半導体スイッチング素子Ｍ２のボディダイオードに流れる逆回復電流の増大が抑制される。すなわちドレイン電流Ｉｄのオーバーシュートの発生が抑制される。つまり、遅延に関係なく、駆動する半導体スイッチング素子Ｍ１の保護と損失の低減とが実現される。
【】
次に、本発明の実施の形態２および３について説明する。以下の説明において、実施の形態１のゲート駆動装置３と同一の構成についての重複する説明を省略する。
【】
［実施の形態２］
実施の形態２は、図７～８に示すように、ゲート駆動装置３は、さらに電流検出回路３５を含む点が実施の形態１と異なる。
実施の形態２は、図７～８に示すように、ゲート駆動装置３は、さらに電流検出回路３５を含む点が実施の形態１と異なる。
【】
（ゲート駆動装置３の概要）
実施の形態２に係るゲート駆動装置３は、電流検出回路３５によって半導体スイッチング素子Ｍ１の最大時のドレイン電流値Ｉｄｍａｘと、飽和時のドレイン電流値Ｉｄｏｎとを検出する。そして、ゲート制御回路３１は、両者の差、つまりオーバーシュートＯＳが許容範囲内となるまで、記憶回路３３の目標電荷量Ｑｇｓの値を更新する。なお、検出する飽和時のドレイン電流値Ｉｄｏｎは、ターンオン時に検出されたドレイン電流Ｉｄの最終的な定常値として定義され得る。
実施の形態２に係るゲート駆動装置３は、電流検出回路３５によって半導体スイッチング素子Ｍ１の最大時のドレイン電流値Ｉｄｍａｘと、飽和時のドレイン電流値Ｉｄｏｎとを検出する。そして、ゲート制御回路３１は、両者の差、つまりオーバーシュートＯＳが許容範囲内となるまで、記憶回路３３の目標電荷量Ｑｇｓの値を更新する。なお、検出する飽和時のドレイン電流値Ｉｄｏｎは、ターンオン時に検出されたドレイン電流Ｉｄの最終的な定常値として定義され得る。
【】
（電流検出回路３５）
電流検出回路３５は、半導体スイッチング素子Ｍ１のドレイン電流Ｉｄを検出する。電流検出回路３５は、半導体スイッチング素子Ｍ１のドレイン端子Ｄ１を監視し、検出された飽和時のドレイン電流値Ｉｄｏｎと最大時のドレイン電流値Ｉｄｍａｘと、を表す信号をゲート制御回路３１に出力する。そして、飽和時のドレイン電流値Ｉｄｏｎと最大時のドレイン電流値Ｉｄｍａｘとの差が所定の値以下となるように、記憶回路３３の目標電荷量Ｑｇｓが更新される。
電流検出回路３５は、半導体スイッチング素子Ｍ１のドレイン電流Ｉｄを検出する。電流検出回路３５は、半導体スイッチング素子Ｍ１のドレイン端子Ｄ１を監視し、検出された飽和時のドレイン電流値Ｉｄｏｎと最大時のドレイン電流値Ｉｄｍａｘと、を表す信号をゲート制御回路３１に出力する。そして、飽和時のドレイン電流値Ｉｄｏｎと最大時のドレイン電流値Ｉｄｍａｘとの差が所定の値以下となるように、記憶回路３３の目標電荷量Ｑｇｓが更新される。
【】
また、飽和時のドレイン電流値Ｉｄｏｎは、検出された飽和時のドレイン電流値Ｉｄｏｎの代わりに、半導体ベンダーから提供されるデータシート等のカタログ値が用いられてもよい。この場合、飽和時のドレイン電流値Ｉｄｏｎのカタログ値は、記憶回路３３に予め記憶され得る。
【】
電流検出回路３５は、既知の電流検出回路（電流計）が使用され得る。
【】
（ゲート駆動装置３の動作）
実施の形態２に係るゲート駆動装置３、すなわちゲート制御回路３１の具体的な制御動作について、図８のフローチャートを参照して、説明する。
実施の形態２に係るゲート駆動装置３、すなわちゲート制御回路３１の具体的な制御動作について、図８のフローチャートを参照して、説明する。
【】
図８のフローチャートにおいて、ステップＳＴ１～ＳＴ５までは、実施の形態１と同様であるため、説明を繰り返さない。
【】
ステップＳＴ６において、電流検出回路３５により、半導体スイッチング素子Ｍ１のターンオン時のドレイン電流Ｉｄの最大値Ｉｄｍａｘおよび飽和時のドレイン電流値Ｉｄｏｎを検出する。
【】
ステップＳＴ７において、ドレイン電流Ｉｄの最大値Ｉｄｍａｘと、飽和時のドレイン電流値Ｉｄｏｎとを比較し、両者の差、つまりオーバーシュートＯＳが許容範囲内か否かを判定する。
【】
ステップＳＴ７の判定がＮＯの場合、ステップＳＴ８において、記憶回路３３の目標電荷量Ｑｇｓを更新するともに、更新後のＱｇｓを再度取得して、ステップＳＴ３～ＳＴ７を繰り返す。
【】
ステップＳＴ７の判定がＹＥＳの場合、実施の形態１と同様に、ステップＳＴＥにおいてゲート駆動装置３の動作終了が判定されるまで、ステップＳＴ３～ＳＴ８を繰り返す。
【】
実施の形態２では、ゲート駆動装置３は、電流検出回路３５を備えている。電流検出回路３５は、半導体スイッチング素子Ｍ１のドレイン端子Ｄ１を流れる最大時のドレイン電流値Ｉｄｍａｘと飽和時のドレイン電流値Ｉｄｏｎと、を検出する。そして、記憶回路３３に記憶された目標電荷量Ｑｇｓは、最大時のドレイン電流値Ｉｄｍａｘと飽和時のドレイン電流値Ｉｄｏｎとの差、つまりドレイン電流のオーバーシュートＯＳが所定の値以下となるように更新される。したがって、遅延に関係なく、駆動する半導体スイッチング素子Ｍ１の保護と損失の低減とが高精度に実現される。
【】
［実施の形態３］
実施の形態３は、図９～１１に示すように、ゲート駆動装置３はさらに変化率検出回路３６と、温度検出回路３７と、を含む点、また、記憶回路３３は目標電荷量Ｑｇｓのテーブルを保持する点が実施の形態２と異なる。
実施の形態３は、図９～１１に示すように、ゲート駆動装置３はさらに変化率検出回路３６と、温度検出回路３７と、を含む点、また、記憶回路３３は目標電荷量Ｑｇｓのテーブルを保持する点が実施の形態２と異なる。
【】
（ゲート駆動装置３の概要）
実施の形態３に係るゲート駆動装置３では、目標電荷量Ｑｇｓは、記憶回路３３にテーブルとして保持され、電流検出回路３５によって検出された半導体スイッチング素子Ｍ１の飽和時のドレイン電流値Ｉｄｏｎと温度検出回路３７によって検出された素子温度Ｔとを含む条件に基づいて決定される。また、ゲート電流Ｉｇの時間的変化率ｄＩｇ／ｄｔは、変化率検出回路３６によって検出された実際値である実際変化率βと目標変化率αとが等しくなるように変化率調整機構ＣＶ１が調整される。そして、実施の形態２と同様に、記憶回路３３の目標電荷量Ｑｇｓは、電流検出回路３５によって検出されたオーバーシュートＯＳが許容範囲内となるまで更新される。
実施の形態３に係るゲート駆動装置３では、目標電荷量Ｑｇｓは、記憶回路３３にテーブルとして保持され、電流検出回路３５によって検出された半導体スイッチング素子Ｍ１の飽和時のドレイン電流値Ｉｄｏｎと温度検出回路３７によって検出された素子温度Ｔとを含む条件に基づいて決定される。また、ゲート電流Ｉｇの時間的変化率ｄＩｇ／ｄｔは、変化率検出回路３６によって検出された実際値である実際変化率βと目標変化率αとが等しくなるように変化率調整機構ＣＶ１が調整される。そして、実施の形態２と同様に、記憶回路３３の目標電荷量Ｑｇｓは、電流検出回路３５によって検出されたオーバーシュートＯＳが許容範囲内となるまで更新される。
【】
（記憶回路３３）
記憶回路３３は、図１０に示すように、目標電荷量Ｑｇｓのテーブル３３１を保持している。目標電荷量Ｑｇｓは、半導体スイッチング素子Ｍ１の飽和時のドレイン電流値Ｉｄｏｎと素子温度Ｔとを含む動作条件に基づいて決定される。図１０のテーブル３３１では、目標電荷量Ｑｇｓは、例えば、飽和時のドレイン電流値Ｉｄｏｎが１０［Ａ］、２０［Ａ］、３０［Ａ］、４０［Ａ］、５０［Ａ］、素子温度Ｔが－２５［℃］、０［℃］、２５［℃］、５０［℃］、７５［℃］の各動作条件の値が保持されている。目標電荷量Ｑｇｓは、実際の動作条件に近い動作条件の値が選択されてもよいし、テーブルの各動作条件の目標電荷量から内挿または外挿されることによって決定されてもよい。また、図１０のテーブル３３１では、初期条件の目標電荷量Ｑｇｓは、例えば、飽和時のドレイン電流値Ｉｄｏｎが４０［Ａ］、素子温度Ｔが２５［℃］の条件の値である３２［ｎＣ］が設定されている。
記憶回路３３は、図１０に示すように、目標電荷量Ｑｇｓのテーブル３３１を保持している。目標電荷量Ｑｇｓは、半導体スイッチング素子Ｍ１の飽和時のドレイン電流値Ｉｄｏｎと素子温度Ｔとを含む動作条件に基づいて決定される。図１０のテーブル３３１では、目標電荷量Ｑｇｓは、例えば、飽和時のドレイン電流値Ｉｄｏｎが１０［Ａ］、２０［Ａ］、３０［Ａ］、４０［Ａ］、５０［Ａ］、素子温度Ｔが－２５［℃］、０［℃］、２５［℃］、５０［℃］、７５［℃］の各動作条件の値が保持されている。目標電荷量Ｑｇｓは、実際の動作条件に近い動作条件の値が選択されてもよいし、テーブルの各動作条件の目標電荷量から内挿または外挿されることによって決定されてもよい。また、図１０のテーブル３３１では、初期条件の目標電荷量Ｑｇｓは、例えば、飽和時のドレイン電流値Ｉｄｏｎが４０［Ａ］、素子温度Ｔが２５［℃］の条件の値である３２［ｎＣ］が設定されている。
【】
（変化率検出回路３６）
変化率検出回路３６は、ゲート電流出力回路３４から出力されるゲート電流Ｉｇの実際変化率βを検出する。すなわち、変化率検出回路３６は、ゲート電流出力回路３４の出力するゲート電流Ｉｇの時間的波形を監視する回路として構成されている。変化率検出回路３６は、ゲート電流Ｉｇの実際変化率βを表す信号をゲート制御回路３１に出力する。そして、実際変化率βと目標変化率αとが等しくなるようにゲート電流出力回路３４の変化率調整機構ＣＶ１が調整される。
変化率検出回路３６は、ゲート電流出力回路３４から出力されるゲート電流Ｉｇの実際変化率βを検出する。すなわち、変化率検出回路３６は、ゲート電流出力回路３４の出力するゲート電流Ｉｇの時間的波形を監視する回路として構成されている。変化率検出回路３６は、ゲート電流Ｉｇの実際変化率βを表す信号をゲート制御回路３１に出力する。そして、実際変化率βと目標変化率αとが等しくなるようにゲート電流出力回路３４の変化率調整機構ＣＶ１が調整される。
【】
（温度検出回路３７）
温度検出回路３７は、半導体スイッチング素子Ｍ１の素子温度Ｔを検出する。温度検出回路３７は、検出された素子温度Ｔの値を表す信号をゲート制御回路３１に出力する。電流検出回路３５によって検出された飽和時のドレイン電流値Ｉｄｏｎと、温度検出回路３７によって検出された素子温度Ｔと、に基づいて、記憶回路３３のテーブル３３１から半導体スイッチング素子Ｍ１の実際の動作条件に対応する目標電荷量Ｑｇｓが取得される。
温度検出回路３７は、半導体スイッチング素子Ｍ１の素子温度Ｔを検出する。温度検出回路３７は、検出された素子温度Ｔの値を表す信号をゲート制御回路３１に出力する。電流検出回路３５によって検出された飽和時のドレイン電流値Ｉｄｏｎと、温度検出回路３７によって検出された素子温度Ｔと、に基づいて、記憶回路３３のテーブル３３１から半導体スイッチング素子Ｍ１の実際の動作条件に対応する目標電荷量Ｑｇｓが取得される。
【】
温度検出回路３７は、ダイオード等のＰＮ接合に流れる接合電流の温度特性等を利用した既知の測温回路が使用され得る。
【】
（ゲート駆動装置３の動作）
実施の形態３に係るゲート駆動装置３の動作、すなわちゲート制御回路３１の制御動作について、図１１のフローチャートを参照して、説明する。
実施の形態３に係るゲート駆動装置３の動作、すなわちゲート制御回路３１の制御動作について、図１１のフローチャートを参照して、説明する。
【】
図１１のフローチャートのステップＳＴ１～ＳＴ６は、ステップＳＴ２において、記憶回路３３のテーブルから初期条件の目標電荷量Ｑｇｓが取得されることを除いて、実施の形態２と同様であるため、説明を繰り返さない。
【】
ステップＳＴ７において、温度検出回路３７により、半導体スイッチング素子Ｍ１の素子温度Ｔを検出する。
【】
ステップＳＴ８において、電流検出回路３５によって検出された飽和時のドレイン電流値Ｉｄｏｎおよび温度検出回路３７によって検出された素子温度Ｔの動作条件が、記憶回路３３のテーブルから取得した目標電荷量Ｑｇｓの条件に対して妥当か否かを判定する。
【】
ステップＳＴ８の判定がＮＯの場合、ステップＳＴ９において、記憶回路３３のテーブルの対応する条件の目標電荷量Ｑｇｓを再度取得する。そして、ステップＳＴ３～ＳＴ８を繰り返す。
【】
ステップＳＴ８の判定がＹＥＳの場合、ステップＳＴ１０において、変化率検出回路３６により、ゲート電流Ｉｇの時間的変化率ｄＩｇ／ｄｔの実際変化率βを検出する。
【】
ステップＳＴ１１において、時間的変化率ｄＩｇ／ｄｔの実際変化率βが、目標変化率αの設定通りか否かを判定する。
【】
ステップＳＴ１１の判定がＮＯの場合、ステップＳＴ１２において、変化率調整機構ＣＶ１の設定を変更する。そして、ステップＳＴ３～ＳＴ１１を繰り返す。
【】
ステップＳＴ１１の判定がＹＥＳの場合、ステップＳＴ１３において、半導体スイッチング素子Ｍ１のターンオン時のドレイン電流Ｉｄの最大値Ｉｄｍａｘと、飽和時のドレイン電流値Ｉｄｏｎとを比較し、両者の差、つまりオーバーシュートＯＳが許容範囲内か否かを判定する。
【】
ステップＳＴ１３の判定がＮＯの場合、ステップＳＴ１４において、記憶回路３３のテーブルの対応する条件の目標電荷量Ｑｇｓを更新する。そして、更新後の目標電荷量Ｑｇｓを再度取得して、ステップＳＴ３～ＳＴ１３を繰り返す。
【】
ステップＳＴ１３の判定がＹＥＳの場合、実施の形態１と同様に、ステップＳＴＥにおいてゲート駆動装置３の動作終了が判定されるまで、ステップＳＴ３～ＳＴ１４を繰り返す。
【】
実施の形態３では、ゲート駆動装置３は、変化率検出回路３６を備えている。変化率検出回路３６は、ゲート電流出力回路３４の出力するゲート電流Ｉｇの時間的変化率の実際値である実際変化率βを検出する。ゲート電流出力回路３４は、出力するゲート電流Ｉｇの時間的変化率を実際変化率βに応じて調整可能に構成されているため、実際変化率βを目標変化率αに等しくされる。そのため、半導体スイッチング素子Ｍ１の製造ばらつきや温度特性、経時劣化等によるゲート電流Ｉｇの時間的変化率の変動が補償される。したがって、遅延に関係なく、駆動する半導体スイッチング素子の保護と損失の低減とが高精度に実現される。
【】
また、実施の形態３では、ゲート駆動装置３は、温度検出回路３７を備えている。温度検出回路３７は、半導体スイッチング素子Ｍ１の素子温度Ｔを検出する。また、記憶回路３３は、半導体スイッチング素子Ｍ１の飽和時のドレイン電流値Ｉｄｏｎと素子温度Ｔとに対応する目標電荷量Ｑｇｓを記憶するテーブルを保持している。そして、目標電荷量Ｑｇｓは、このテーブルから、電流検出回路３５によって検出された半導体スイッチング素子Ｍ１の飽和時のドレイン電流値Ｉｄｏｎと、温度検出回路３７によって検出された半導体スイッチング素子Ｍ１の素子温度Ｔと、に基づいて決定される。そのため、半導体スイッチング素子Ｍ１の製造ばらつきや温度特性、経時劣化等によるゲート電荷量の変動が補償される。したがって、遅延に関係なく、駆動する半導体スイッチング素子の保護と損失の低減とが高精度に実現される。
【】
（変形例）
本実施の形態３では、目標電荷量Ｑｇｓは、記憶回路３３にテーブルとして保持され、半導体スイッチング素子Ｍ１の飽和時のドレイン電流値Ｉｄｏｎと素子温度Ｔと、を含む条件に基づいて決定されたが、これに限定されない。例えば、テーブルとして保持されず、初期条件の値のみが保持されていてもよい。これにより、目標電荷量Ｑｇｓを記憶する記憶回路３３の構成が簡単化されるので、遅延に関係なく、駆動する半導体スイッチング素子の保護と損失の低減とが容易に実現される。
本実施の形態３では、目標電荷量Ｑｇｓは、記憶回路３３にテーブルとして保持され、半導体スイッチング素子Ｍ１の飽和時のドレイン電流値Ｉｄｏｎと素子温度Ｔと、を含む条件に基づいて決定されたが、これに限定されない。例えば、テーブルとして保持されず、初期条件の値のみが保持されていてもよい。これにより、目標電荷量Ｑｇｓを記憶する記憶回路３３の構成が簡単化されるので、遅延に関係なく、駆動する半導体スイッチング素子の保護と損失の低減とが容易に実現される。
【】
本実施の形態２および３では、ゲート駆動装置３は、図８および図１１のフローチャートにおいて、オーバーシュートＯＳが許容範囲内にあるか否かを常時判定するようにされたが、これに限定されない。例えば、ゲート駆動装置３は、間欠的に判定するようにされてもよい。また、ゲート駆動装置３は、オーバーシュートＯＳが許容範囲内にあると判定した後に、高電位電源ＶＤＤＨおよびＶＤＤＭの電圧、素子温度Ｔ等を含む動作条件の変動が所定の範囲内にある場合、上記判定を再度実行しないようにされてもよい。
【】
本明細書で説明するブロック図およびフローチャート等は、例示的な実施の形態による、システム、方法、およびプログラムの実現可能な実施態様を示す。この点において、ブロック図またはフローチャートにおける各ブロックは、モジュール、セグメント、または、コードの一部を表すこともあり、これらは、特定の１つ、または複数の論理機能を実行するための１つまたは複数の実行可能な命令である。なお、いくつかの代替の実施態様において、ブロックに記載した機能は、図示した順序とは異なる順序で実行されてもよい。例えば、連続して示されている２つのブロックの機能は、その機能によっては、実質的に同時に行われてもよいし、逆の順序で行われてもよい。
【】
本開示の技術は上述の実施の形態に限られるものではなく、本開示の技術の趣旨を逸脱しない範囲において、上述の実施の形態に種々の変更を加えたものを含む。
【符号の説明】
【】
１ インバータシステム
２ 制御装置
３ ゲート駆動装置
３１ ゲート制御回路
３２ タイミング生成回路
３３ 記憶回路
３４ ゲート電流出力回路
３５ 電流検出回路
３６ 変化率検出回路
３７ 温度検出回路
４ インバータ装置
ＣＶ１ 変化率調整機構
Ｄ１ 半導体スイッチング素子Ｍ１のドレイン端子
Ｇ１ 半導体スイッチング素子Ｍ１のゲート端子
Ｉｇ１，Ｉｇ２ ゲート電流の設定値
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６ 半導体スイッチング素子
Ｑｇｓ 目標電荷量（ゲート電荷量）
Ｓ１ 半導体スイッチング素子Ｍ１のソース端子
Ｔ０，Ｔ１，Ｔ２，Ｔ３ ゲート電流を出力するためのタイミング
ＶＤＤＨ 高電位電源（ゲート駆動装置）
ＶＳＳＨ 低電位電源（ゲート駆動装置）
ＶＤＤＭ モータ駆動用の高電位電源
ＶＳＳＭ モータ駆動用の低電位電源
α ゲート電流の時間的変化率の目標変化率
β ゲート電流の時間的変化率の実際変化率
２ 制御装置
３ ゲート駆動装置
３１ ゲート制御回路
３２ タイミング生成回路
３３ 記憶回路
３４ ゲート電流出力回路
３５ 電流検出回路
３６ 変化率検出回路
３７ 温度検出回路
４ インバータ装置
ＣＶ１ 変化率調整機構
Ｄ１ 半導体スイッチング素子Ｍ１のドレイン端子
Ｇ１ 半導体スイッチング素子Ｍ１のゲート端子
Ｉｇ１，Ｉｇ２ ゲート電流の設定値
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６ 半導体スイッチング素子
Ｑｇｓ 目標電荷量（ゲート電荷量）
Ｓ１ 半導体スイッチング素子Ｍ１のソース端子
Ｔ０，Ｔ１，Ｔ２，Ｔ３ ゲート電流を出力するためのタイミング
ＶＤＤＨ 高電位電源（ゲート駆動装置）
ＶＳＳＨ 低電位電源（ゲート駆動装置）
ＶＤＤＭ モータ駆動用の高電位電源
ＶＳＳＭ モータ駆動用の低電位電源
α ゲート電流の時間的変化率の目標変化率
β ゲート電流の時間的変化率の実際変化率
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】