特許 6993229 シャットダウン時の表示パネルにおける残像を防止する駆動方法及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2021-12-13

(45)【発行日】2022-01-13

(54)【発明の名称】シャットダウン時の表示パネルにおける残像を防止する駆動方法及び表示装置

(51)【国際特許分類】

   G09G 3/3225 20160101AFI20220105BHJP

   G09G 3/20 20060101ALI20220105BHJP

【ＦＩ】

G09G3/3225

G09G3/20 623C

G09G3/20 623D

G09G3/20 612G

G09G3/20 622D

G09G3/20 624B

G09G3/20 624D

G09G3/20 624E

【請求項の数】 5

(21)【出願番号】P 2017532087

(86)(22)【出願日】2016-12-09

(65)【公表番号】

(43)【公表日】2019-05-30

(86)【国際出願番号】 CN2016109261

(87)【国際公開番号】W WO2017177702

(87)【国際公開日】2017-10-19

【審査請求日】2019-11-15

(31)【優先権主張番号】201610236636.5

(32)【優先日】2016-04-15

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】▲楊▼ ▲飛▼

(72)【発明者】

【氏名】孟 松

(72)【発明者】

【氏名】解 ▲紅▼▲軍▼

(72)【発明者】

【氏名】李 全▲虎▼

(72)【発明者】

【氏名】▲呉▼ 月

(72)【発明者】

【氏名】王 雨

【審査官】西島 篤宏

(56)【参考文献】

【文献】特開２０１４－０７１４５０（ＪＰ，Ａ）

【文献】国際公開第２０１５／０６３９８８（ＷＯ，Ａ１）

【文献】特開２００７－１４８１２９（ＪＰ，Ａ）

【文献】国際公開第２０１４／１４１９５８（ＷＯ，Ａ１）

【文献】特開２０１５－１０２８７３（ＪＰ，Ａ）

【文献】韓国公開特許第１０－２００５－０１１２８６１（ＫＲ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／３２２５

Ｇ０９Ｇ ３／２０

(57)【特許請求の範囲】

【請求項1】

シャットダウン時の表示パネルにおける残像を防止する駆動方法であって、
シャットダウン信号を受信するステップと、
前記表示パネルにおけるサブ画素回路の駆動信号を調整して前記サブ画素回路の駆動トランジスタにおけるゲート電極とソース電極との間の電圧差を降下させ、前記表示パネルを残像防止モードにするステップと、を含み、
前記残像防止モードにおいて、前記駆動トランジスタのゲート電極には、前記サブ画素回路にゼログレースケールを表示する時に対応した電圧が印加され、
前記電圧差を、前記ゼログレースケールを表示する時に前記対応した電圧と前記サブ画素回路におけるＯＬＥＤ素子のオン電圧との差まで降下させ、
前記サブ画素回路はデータラインを含み、
前記駆動信号は前記データラインにロードされるデータ信号を含み、
前記残像防止モードにおいて、前記駆動トランジスタのゲート電極には、前記サブ画素回路が前記ゼログレースケールを表示する時に前記データラインにロードされる前記データ信号に対応した前記電圧が印加され、
前記サブ画素回路はさらに、第１ゲートライン、第２ゲートライン及び駆動電源ラインを含み、
前記駆動信号はさらに、前記第１ゲートラインにロードされる第１走査信号、前記第２ゲートラインにロードされる第２走査信号及び前記駆動電源ラインにロードされる駆動電源信号を含み、
前記サブ画素回路はさらに、スイッチングトランジスタ、第３トランジスタ、蓄積コンデンサ、及び第２コンデンサを含み、
前記第３トランジスタのドレイン電極は前記駆動電源ラインに電気的に接続され、前記第３トランジスタのゲート電極は前記第２ゲートラインに電気的に接続され、前記第３トランジスタのソース電極は前記駆動トランジスタのドレイン電極に電気的に接続され、前記駆動トランジスタのゲート電極、前記蓄積コンデンサの第１端子及び前記スイッチングトランジスタのソース電極は互いに電気的に接続され、前記駆動トランジスタのソース電極、前記蓄積コンデンサの第２端子、前記ＯＬＥＤ素子の第１端子及び前記第２コンデンサの第１端子は互いに電気的に接続され、前記スイッチングトランジスタのドレイン電極は前記データラインに電気的に接続され、前記スイッチングトランジスタのゲート電極は前記第１ゲートラインに電気的に接続され、前記ＯＬＥＤ素子の第２端子及び前記第２コンデンサの第２端子はいずれも接地され、
前記表示パネルを残像防止モードにするステップは、黒画面段階の実行を含み、
前記黒画面段階において、前記第１走査信号をオフ電圧、前記第２走査信号をオン電圧、前記駆動電源信号をオン電圧、及び前記データ信号を前記ゼログレースケールを表示する時に前記対応した電圧に設定し、
前記表示パネルを残像防止モードにするステップはさらに、データ書込み段階の実行を含み、前記データ書込み段階は前記黒画面段階の実行後に実行され、
前記データ書込み段階において、前記第１走査信号をオン電圧、前記第２走査信号をオン電圧、前記駆動電源信号をオン電圧、前記データ信号を前記ゼログレースケールを表示する時に前記対応した電圧に設定し、
前記データ書込み段階が終了した場合に、前記駆動トランジスタの前記ゲート電極の電圧は、前記サブ画素回路が前記ゼログレースケールを表示する時に前記対応した電圧であることを特徴とする駆動方法。

【請求項2】

シャットダウン信号を受信する前に、さらに、
起動信号を受信するステップと、
ロジック電源を入れるステップと、
前記表示パネルで画面データを受信するステップと、
駆動電源を入れるステップと、
前記表示パネルで前記画面データを表示するステップと、を含む請求項１に記載の駆動方法。

【請求項3】

前記表示パネルにおける前記サブ画素回路の駆動信号を設定して前記表示パネルを残像防止モードにした後に、さらに、
ロジック電源及び駆動電源を切るステップを含むことを特徴とする請求項１に記載の駆動方法。

【請求項4】

前記サブ画素回路は第１ゲートライン、第２ゲートライン、データライン及び駆動電源ラインを含み、
前記駆動信号は、前記第１ゲートラインにロードされる第１走査信号、前記第２ゲートラインにロードされる第２走査信号、前記データラインにロードされるデータ信号及び前記駆動電源ラインにロードされる駆動電源信号を含み、
前記表示パネルで前記画面データを表示するステップは、
リセット段階において、前記第１走査信号をオン電圧、前記第２走査信号をオン電圧、前記駆動電源信号をオフ電圧に設定するステップと、
前記リセット段階後の補正段階において、前記第１走査信号をオン電圧、前記第２走査信号をオン電圧、前記駆動電源信号をオン電圧に設定するステップと、
前記補正段階後の書込み段階において、前記第１走査信号をオン電圧、前記第２走査信号をオフ電圧、前記駆動電源信号をオン電圧、前記データ信号を書き込んだデータ信号に対応した電圧に設定するステップと、
前記書込み段階後の通常発光段階において、前記第１走査信号をオフ電圧、前記第２走査信号をオン電圧、前記駆動電源信号をオン電圧に設定するステップと、を含むことを特徴とする請求項２に記載の駆動方法。

【請求項5】

表示装置であって、
表示パネルと、
前記表示パネルに設置され、駆動トランジスタと、前記駆動トランジスタにおけるゲート電極とソース電極との間に接続された蓄積コンデンサとを含むサブ画素回路と、
前記表示パネルにおけるサブ画素回路の駆動信号を調整して前記サブ画素回路の駆動トランジスタにおけるゲート電極とソース電極との間の電圧差を降下させ、前記表示パネルを残像防止モードにするように配置される駆動装置と、を備え、
前記表示パネルを残像防止モードにするステップは、黒画面段階の実行と、データ書込み段階の実行とを含み、前記データ書込み段階は前記黒画面段階の実行後に実行され、
前記サブ画素回路はさらに、第１ゲートライン、第２ゲートライン、データライン、駆動電源ライン及びＯＬＥＤ素子を含み、
前記駆動信号は、前記第１ゲートラインにロードされる第１走査信号、前記第２ゲートラインにロードされる第２走査信号、前記データラインにロードされるデータ信号及び前記駆動電源ラインにロードされる駆動電源信号を含み、
前記サブ画素回路はさらに、スイッチングトランジスタ、第３トランジスタ、蓄積コンデンサ、及び第２コンデンサを含み、
前記第３トランジスタのドレイン電極は前記駆動電源ラインに電気的に接続され、前記第３トランジスタのゲート電極は前記第２ゲートラインに電気的に接続され、前記第３トランジスタのソース電極は前記駆動トランジスタのドレイン電極に電気的に接続され、前記駆動トランジスタのゲート電極、前記蓄積コンデンサの第１端子及び前記スイッチングトランジスタのソース電極は互いに電気的に接続され、前記駆動トランジスタのソース電極、前記蓄積コンデンサの第２端子、前記ＯＬＥＤ素子の第１端子及び前記第２コンデンサの第１端子は互いに電気的に接続され、前記スイッチングトランジスタのドレイン電極は前記データラインに電気的に接続され、前記スイッチングトランジスタのゲート電極は前記第１ゲートラインに電気的に接続され、前記ＯＬＥＤ素子の第２端子及び前記第２コンデンサの第２端子はいずれも接地され、
前記駆動装置は、前記表示パネルにおけるサブ画素回路の駆動信号を調整して前記サブ画素回路の駆動トランジスタにおけるゲート電極とソース電極との間の電圧差を降下させ、前記表示パネルを残像防止モードにするように配置され、前記残像防止モードは、
前記黒画面段階において、前記駆動装置が、前記第１走査信号をオフ電圧、前記第２走査信号をオン電圧、前記駆動電源信号をオン電圧、前記データ信号をゼログレースケールを表示する時に対応した電圧に設定するように配置され、
前記データ書込み段階において、前記駆動装置が、前記第１走査信号をオン電圧、前記第２走査信号をオン電圧、前記駆動電源信号をオン電圧、前記データ信号をゼログレースケールを表示する時に前記対応した電圧に設定するように配置されることを含み、
前記データ書込み段階が終了した場合に、前記駆動トランジスタの前記ゲート電極の電圧は、前記サブ画素回路が前記ゼログレースケールを表示する時に前記対応した電圧であることを特徴とする表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施例はシャットダウン時の表示パネルにおける残像を防止する駆動方法及び表示装置に関する。

【背景技術】

【0002】

表示機器分野では、有機発光ダイオード（ＯＬＥＤ）の表示パネルは自己発光が可能であり、コントラストが高く、薄型化、視野角が広く、応答速度が速く、フレキシブルパネルに適用でき、使用温度範囲が広く、製造しやすい等の特徴を有し、将来性が期待できる。
上記特徴を有するため、有機発光ダイオード（ＯＬＥＤ）の表示パネルは携帯電話、ディスプレイ、ノートパソコン、デジタルカメラ、メータ等の表示機能付き装置に適用できる。

【発明の開示】

【0003】

本開示の実施例は、シャットダウン信号を受信するステップと、表示パネルにおけるサブ画素回路の駆動信号を調整して前記サブ画素回路の駆動トランジスタにおけるゲート電極とソース電極との間の電圧差を降下させ、更に表示パネルを残像防止モードにするステップとを含むシャットダウン時の表示パネルにおける残像を防止する駆動方法を提供する。

【0004】

本開示の実施例はさらに、表示パネルと、前記表示パネルに設置され、駆動トランジスタおよび前記駆動トランジスタのゲート電極と別の電極との間に接続された蓄積コンデンサとを含むサブ画素回路と、前記表示パネルにおけるサブ画素回路の駆動信号を調整して前記サブ画素回路の駆動トランジスタにおけるゲート電極とソース電極との間の電圧差を降下させ、更に前記表示パネルを残像防止モードにするように配置される駆動装置とを備える表示装置を提供する。

【図面の簡単な説明】

【0005】

本開示の実施例の技術案を明瞭に説明するために、以下は実施例又は関連技術の説明に使用される図面を簡単に説明するが、勿論、下記図面は本開示の一部の実施例に過ぎず、本開示を制限するものではない。

【図1】本開示の実施例に係るシャットダウン時の表示パネルにおける残像を防止する駆動方法のフローチャート１を示す図である。

【図2】本開示の実施例に係るシャットダウン時の表示パネルにおける残像を防止する駆動方法のフローチャー２を示す図である。

【図3】本開示の実施例に係るＯＬＥＤ表示装置におけるサブ画素回路の構造の模式図１を示す図である。

【図4A】図３に示すサブ画素回路の通常表示の時の駆動波形図を示す図である。

【図4B】図３に示すサブ画素回路の残像防止モードでの駆動波形図を示す図である。

【図5】本開示の実施例に係るＯＬＥＤ表示装置におけるサブ画素回路の構造の模式図２を示す図である。

【図6A】図５に示すサブ画素回路の通常検知の時の駆動波形図を示す図である。

【図6B】図５に示すサブ画素回路の残像防止モードでの駆動波形図１を示す図である。

【図6C】図５に示すサブ画素回路の残像防止モードでの駆動波形図２を示す図である。

【図7】本開示の実施例に係るＯＬＥＤ表示装置の模式図１を示す図である。

【図8】本開示の実施例に係るＯＬＥＤ表示装置の模式図２を示す図である。

【発明を実施するための形態】

【0006】

以下、図面をもって、本開示の実施例の技術案を明瞭に且つ完全に説明する。図面に示され且つ下記で詳細に説明する非限定的な例示的な実施例を参照して、本開示の例示的な実施例、及びそれらの複数の特徴と有用な細部を説明する。なお、図中に示す特徴は必ず縮尺に応じて作成するとは限らない。本開示では、本開示の例示的な実施例を明瞭にさせるために、公知の材料、構成要素及びプロセスについての説明を省略する。下記の例は本開示の例示的な実施例の実施を理解しやすくにし、且つ当業者が例示的な実施例を実施できるようにするためのものである。したがって、これら例は本開示の実施例の範囲を制限するものではない。
特に定義しない限り、本開示に使用される技術用語又は科学用語は当業者が一般的に理解する意味である。本開示に使用される「第１」、「第２」及び類似する用語は順番、数又は重要性を示すのではなく、異なる構成要素を区別するものに過ぎない。また、本開示の各実施例では、同じ又は類似する参照符号は同じ又は類似する構成要素を示す。

【0007】

本開示の実施例は、シャットダウン時の表示パネルにおける残像を防止する駆動方法を提供し、図１に示すように、当該駆動方法は、
シャットダウン信号を受信するステップＳ０１と、
表示パネルにおけるサブ画素回路の駆動信号を調整して前記サブ画素回路の駆動トランジスタにおけるゲート電極とソース電極との間の電圧差を降下させ、更に表示パネルを残像防止モード（Ｉｍａｇｅ Ｓｔｉｃｋｉｎｇ Ｐｒｅｖｅｎｔｉｏｎ Ｍｏｄｅ）にするステップＳ０２とを含む。

【0008】

サブ画素回路は駆動トランジスタを含み、ノーマリーブラックモードと無補正モードでは、駆動トランジスタのゲート電極と別の電極（例えば、ソース電極）との間に接続された蓄積コンデンサの両端の電圧差が降下する。例えば、蓄積コンデンサの両端での電荷が放出されることによって、蓄積コンデンサの両端の電圧差を降下させる。

【0009】

例えば、残像防止モードでは、駆動トランジスタのゲート電極には、サブ画素回路がゼログレースケールを表示する時に対応した電圧が印加される。
例えば、シャットダウン時の表示パネルにおける残像を防止する駆動方法において、前記表示パネルを残像防止モードにするステップは、黒画面を実行する段階とデータ書込みを実行する段階とを含む。

【0010】

複数の実施例では、サブ画素回路は、第１ゲートライン、第２ゲートライン、データライン、駆動電源ライン及びＯＬＥＤ素子（例えば、図３に示す）を含む。駆動信号は、第１ゲートラインにロードされる第１走査信号、第２ゲートラインにロードされる第２走査信号、データラインにロードされるデータ信号及び駆動電源ラインにロードされる駆動電源信号を含む。例えば、蓄積コンデンサの両端の電圧差が、ゼログレースケールを表示する時に対応した電圧とＯＬＥＤ素子のオン電圧との差まで降下する。例えば、表示パネルにおけるサブ画素回路の駆動信号を設定して表示パネルを残像防止モードにするステップは、黒画面段階において、第１走査信号をオフ電圧、第２走査信号をオン電圧、駆動電源信号をオン電圧、データ信号をゼログレースケールを表示する時に対応した電圧に設定するステップを含む。例えば、表示パネルにおけるサブ画素回路の駆動信号を設定して表示パネルを残像防止モードにするステップは、データ書込み段階において、第１走査信号をオン電圧、第２走査信号をオン電圧、駆動電源信号をオン電圧、データ信号をゼログレースケールを表示する時に対応した電圧に設定するステップを含む。

【0011】

他の実施例では、サブ画素回路は、第１ゲートライン、第２ゲートライン、データライン、駆動電源ライン及び誘導ライン（例えば、図５に示す）を含む。駆動信号は、第１ゲートラインにロードされる第１走査信号、第２ゲートラインにロードされる第２走査信号、データラインにロードされるデータ信号、駆動電源ラインにロードされる駆動電源信号及び誘導ラインにロードされる誘導信号を含む。

【0012】

例えば、蓄積コンデンサの両端の電圧差は、ゼログレースケールを表示する時に対応した電圧と低検知電圧との差まで降下する。表示パネルにおけるサブ画素回路の駆動信号を設定して表示パネルを残像防止モードにするステップは、黒画面段階において、第１走査信号をオフ電圧、第２走査信号をオフ電圧、駆動電源信号をオフ電圧、データ信号をゼログレースケールを表示する時に対応した電圧、検知電圧信号を低検知電圧に設定するステップを含む。表示パネルにおけるサブ画素回路の駆動信号を設定して表示パネルを残像防止モードにするステップは、データ書込み段階において、第１走査信号をオン電圧、第２走査信号をオン電圧、駆動電源信号をオフ電圧、データ信号をゼログレースケールを表示する時に対応した電圧、検知電圧信号を低検知電圧に設定するステップを含む。

【0013】

また、例えば、表示パネルにおけるサブ画素回路の駆動信号を設定して表示パネルを残像防止モードにするステップは、黒画面段階において、第１走査信号をオフ電圧、第２走査信号をオフ電圧、駆動電源信号をオフ電圧、データ信号をゼログレースケールを表示する時に対応した電圧、検知電圧信号を低検知電圧に設定するステップを含む。表示パネルにおけるサブ画素回路の駆動信号を設定して表示パネルを残像防止モードにするステップは、データ書込み段階において、第１走査信号をオン電圧、第２走査信号をオフ電圧、駆動電源信号をオフ電圧、データ信号をゼログレースケールを表示する時に対応した電圧、検知電圧信号を低検知電圧に設定するステップを含む。

【0014】

本開示の実施例で提供したシャットダウン時の表示パネルにおける残像を防止する駆動方法は、シャットダウン信号を受信する前、さらに、起動信号を受信するステップと、ロジック電源を入れるステップと、表示装置で画面データを受信するステップと、駆動電源を入れるステップと、表示装置で画面データを表示するステップとを含む。
本開示の実施例で提供したシャットダウン時の表示パネルにおける残像を防止する駆動方法は、前記表示パネルにおけるサブ画素回路の駆動信号を設定して前記表示パネルを残像防止モードにした後、さらに、ロジック電源及び駆動電源を切るステップを含む。

【0015】

例えば、本開示の実施例で提供したシャットダウン時の表示パネルにおける残像を防止する駆動方法では、サブ画素回路は、第１ゲートライン、第２ゲートライン、データライン及び駆動電源ラインを含む。駆動信号は、第１ゲートラインにロードされる第１走査信号、第２ゲートラインにロードされる第２走査信号、データラインにロードされるデータ信号及び駆動電源ラインにロードされる駆動電源信号を含む。表示装置に画面データを表示するステップは、通常発光段階において、第１走査信号をオフ電圧、第２走査信号をオン電圧、駆動電源信号をオン電圧に設定するステップと、リセット段階において、第１走査信号をオン電圧、第２走査信号をオン電圧、駆動電源信号をオフ電圧に設定するステップと、補正段階において、第１走査信号をオン電圧、第２走査信号をオン電圧、駆動電源信号をオン電圧に設定するステップと、書込み段階において、第１走査信号をオン電圧、第２走査信号をオフ電圧、駆動電源信号をオン電圧、データ信号を書き込んだデータ信号に対応した電圧に設定するステップとを含む。

【0016】

本開示の実施例は、シャットダウン時の表示パネルにおける残像を防止する駆動方法を提供し、図２に示すように、当該駆動方法は、
起動信号を受信するステップＳ１１と、
ロジック電源を入れるステップＳ１２と、
表示装置で画面データを受信するステップＳ１３と、
駆動電源を入れるステップＳ１４と、
表示装置に画面データを表示するステップＳ１５と、
シャットダウン信号を受信したかどうかを判定し、シャットダウン信号を受信していないと、ステップＳ１６に戻って画面データを表示し続け、シャットダウン信号を受信したと、ステップＳ１７に移行するステップＳ１６と、
表示パネルにおけるサブ画素回路の駆動信号を調整して前記サブ画素回路の駆動トランジスタにおけるゲート電極とソース電極との間の電圧差を降下させ、更に表示パネルを残像防止モードにするステップＳ１７と、
ロジック電源及び駆動電源を切るステップＳ１８とを含む。
例えば、図２に示すステップＳ１６は図１に示すステップＳ０１に対応し、図２に示すステップＳ１７は図１に示すステップＳ０２に対応する。

【0017】

図３は本開示の実施例で提供したＯＬＥＤ表示装置におけるサブ画素回路の構造の模式図を示し、当該サブ画素回路は内部画素補正方式を採用する。図４Ａは図３に示すサブ画素回路の通常表示の時の駆動波形図であり、図４Ｂは図３に示すサブ画素回路の残像防止モードでの駆動波形図である。以下、図３に示すサブ画素回路と図４Ａ－４Ｂに示す駆動波形図をもって、内部画素補正方式を例にして、図１と図２に示す駆動方法について詳細に説明する。

【0018】

図３はｍ行目、ｎ列目のサブ画素を例にして説明するものである。各サブ画素回路は、駆動トランジスタＴ１、スイッチングトランジスタＴ２、第３トランジスタＴ３、蓄積コンデンサＣ１、第２コンデンサＣ２、データラインＹ（ｎ）、第１ゲートラインＧ（ｍ）＿１、第２ゲートラインＧ（ｍ）＿２、駆動電源ラインＥＬＶＤＤ及びＯＬＥＤ素子を含む。

【0019】

例えば、図３に示すように、第３トランジスタＴ３のドレイン電極は駆動電源ラインＥＬＶＤＤに電気的に接続され、第３トランジスタＴ３のゲート電極は第２ゲートラインＧ（ｍ）＿２に電気的に接続され、第３トランジスタＴ３のソース電極は駆動トランジスタＴ１のドレイン電極に電気的に接続され、駆動トランジスタＴ１のゲート電極、蓄積コンデンサＣ１の第１端子及びスイッチングトランジスタＴ２のソース電極は電気的に接続され、駆動トランジスタＴ１のソース電極、蓄積コンデンサＣ１の第２端子、ＯＬＥＤ素子の第１端子及び第２コンデンサＣ２の第１端子は電気的に接続され、スイッチングトランジスタＴ２のドレイン電極はデータラインＹ（ｎ）に電気的に接続され、スイッチングトランジスタＴ２のゲート電極は第１ゲートラインＧ（ｍ）＿１に電気的に接続され、ＯＬＥＤ素子の第２端子と第２コンデンサＣ２の第２端子のいずれも接地する。又は、駆動トランジスタＴ１のソース電極とドレイン電極の位置を交換し、すなわち、第３トランジスタＴ３のソース電極は駆動トランジスタＴ１のソース電極に電気的に接続され、駆動トランジスタＴ１のドレイン電極、蓄積コンデンサＣ１の第２端子、ＯＬＥＤ素子の第１端子及び第２コンデンサＣ２の第１端子は電気的に接続される。

【0020】

例えば、図４Ａに示すように、時刻１と時刻５には、サブ画素回路におけるＯＬＥＤ素子は通常発光段階にある。通常発光段階において、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオフ電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオン電圧、駆動電源ラインＥＬＶＤＤにロードされる駆動電源信号をオン電圧に設定する。時刻２はリセット段階にある。リセット段階において、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオン電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオン電圧、駆動電源ラインＥＬＶＤＤにロードされる駆動電源信号をオフ電圧に設定する。時刻３は補正段階にある。補正段階において、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオン電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオン電圧、駆動電源ラインＥＬＶＤＤにロードされる駆動電源信号をオン電圧に設定する。時刻４はデータ書込み段階にある。書込み段階において、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオン電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオフ電圧、駆動電源ラインＥＬＶＤＤにロードされる駆動電源信号をオン電圧、データラインＹ（ｎ）にロードされるデータ信号を書き込んだデータ信号Ｄｍに対応した電圧に設定する。

【0021】

例えば、オン電圧は高レベル電圧、オフ電圧は低レベル電圧である。高レベル電圧は例えば５Ｖ、低レベル電圧は例えば０Ｖである。なお、本開示の実施例はこれに制限されず、サブ画素回路構造及び／又はトランジスタのタイプが変化すると、それに応じて、オン電圧を低レベル電圧、オフ電圧を高レベル電圧としてもよい。

【0022】

例えば、シャットダウンする瞬間に、データラインＹ（ｎ）にロードされるデータ信号Ｄｍ＝０Ｖ、且つ駆動電源ラインＥＬＶＤＤにロードの駆動電源信号をオフ電圧に設定し、この時、表示装置は黒画面を表示する。ところが、ｍ＋２行目まで走査すると完全に停電する場合に、ｍ行目のサブ画素回路は時刻２のリセット段階にあり、蓄積コンデンサＣ１の両端での電圧が完全に放出されず、例えば、蓄積コンデンサＣ１の両端の電圧差が例えば５Ｖ以上である。これによって、シャットダウン時刻における蓄積コンデンサＣ１の両端の電圧差は、駆動トランジスタＴ１のゲート電極とソース電極との間の電気的ストレスを引き起こし、駆動トランジスタＴ１の閾値のシフトを招くため、次回画面が通常表示の時に、ｍ行目に暗線表示が発生し、すなわち画面に暗線残像が発生してしまう。

【0023】

さらに、例えば、ｍ＋３行目まで走査すると完全に停電する場合は、ｍ＋１行目のサブ画素回路は時刻２のリセット段階にあり、蓄積コンデンサＣ１の両端での電圧が完全に放出されず（例えば、蓄積コンデンサＣ１の両端の電圧差が例えば５Ｖ以上である）、これによって、シャットダウン時刻における蓄積コンデンサＣ１の両端の電圧差が駆動トランジスタＴ１のゲート電極とソース電極との間の電気的ストレスを招くため、駆動トランジスタＴ１の閾値のシフトを引き起こし、次回画面が通常表示の時に、ｍ＋１行目に暗線表示が明らかに見出され、画面に暗線残像が発生してしまう。同様に、どの行まで走査しても、常に、別の行のサブ画素回路が時刻２のリセット段階にあり、これによって、画面での暗線残像の発生を引き起こす。

【0024】

図１と図２に示す本開示の実施例は、シャットダウン時の表示パネルにおける残像を防止する駆動方法を提供し、シャットダウン瞬間に生じる残像を回避又は低減することができる。以下、図４Ｂをもって、図１に示すステップＳ０２と図２に示すステップＳ１７における残像防止モードについて例示的に説明する。

【0025】

例えば、図４Ｂはサブ画素回路の駆動波形図を示す。時刻６と時刻８には、表示パネルは黒画面段階にある。黒画面段階において、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオフ電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオン電圧、駆動電源ラインＥＬＶＤＤにロードされる駆動電源信号をオン電圧、データラインＹ（ｎ）にロードされるデータ信号の電圧をＤ０に設定する。Ｄ０は、例えば、表示画面にゼログレースケールを表示する時にデータラインにロードされる電圧、すなわち、通常表示の時にデータラインＹ（ｎ）が出力可能な最低電圧である。時刻７には、表示パネルはデータ書込み段階にある。データ書込み段階において、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオン電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオン電圧、駆動電源ラインＥＬＶＤＤにロードされる駆動電源信号をオン電圧、データラインＹ（ｎ）にロードされるデータ信号の電圧をＤ０に設定する。
例えば、残像防止モードでは、駆動電源ラインＥＬＶＤＤにロードされる駆動電源信号はオフ電圧に設定してもよい。

【0026】

ノーマリーブラックモードと無補正モードを経た後に、蓄積コンデンサＣ１は十分に放電されて、蓄積コンデンサＣ１の両端の電圧差がＤ０－ＶＯＬＥＤになり、ここで、ＶＯＬＥＤはＯＬＥＤ素子のオン電圧であり、すなわち電圧差はゼログレースケールを表示する時に対応した電圧とＯＬＥＤ素子のオン電圧との差まで降下し、この電圧差Ｄ０－ＶＯＬＥＤの値が極めて小さく、例えば０Ｖ－１Ｖである。このように、シャットダウン後に蓄積コンデンサＣ１の両端の電圧差が駆動トランジスタＴ１の閾値のシフトを招くことがなく、これによって、シャットダウン時刻に蓄積コンデンサＣ１の両端での電荷が完全に放出されないことによる残像を減少又は回避することができる。

【0027】

例えば、残像防止モードでは、データラインＹ（ｎ）にロードされるデータ信号の電圧は、表示パネルが通常表示の時のデータ信号Ｄｍに対応した電圧より小さい電圧Ｄ０である。これによって、蓄積コンデンサＣ１の両端の電圧差を降下させ、シャットダウン時刻に蓄積コンデンサＣ１の両端での電荷が完全に放出されないことによる残像を減少又は回避することができる。

【0028】

例えば、残像防止モードが連続して２フレーム以上の時間を続けると、ｍ行目以外のほかの行のサブ画素回路に対しても、本開示の実施例で提供した駆動方法は蓄積コンデンサＣ１の両端の電圧差を降下させることによって、表示パネル全体のすべてのサブ画素における蓄積コンデンサＣ１の両端の電圧差を降下させるため、シャットダウン時刻に蓄積コンデンサＣ１の両端での電荷が完全に放出されないことによる残像を減少又は回避することができる。

【0029】

図５は本開示の実施例で提供したＯＬＥＤ表示装置におけるサブ画素回路の構造の模式図を示し、当該サブ画素回路は外部画素補正方式を採用する。図６Ａは図５に示すサブ画素回路の通常検知の時の駆動波形図であり、図６Ｂは図５に示すサブ画素回路の残像防止モードでの駆動波形図１であり、図６Ｃは図５に示すサブ画素回路の残像防止モードでの駆動波形図２である。以下、図５に示すサブ画素回路、図６Ａ－６Ｃに示す駆動波形図をもって、外部画素補正方式を例にして、図１と図２に示す駆動方法について詳細に説明する。

【0030】

例えば、図５はｍ行目、ｎ列目のサブ画素を例にして説明する。各サブ画素回路は、駆動トランジスタＴ１、スイッチングトランジスタＴ２、第３トランジスタＴ３、蓄積コンデンサＣ１、データラインＹ（ｎ）、第１ゲートラインＧ（ｍ）＿１、第２ゲートラインＧ（ｍ）＿２、駆動電源ラインＥＬＶＤＤ、誘導ラインＳ（ｎ）及びＯＬＥＤ素子を含む。

【0031】

図５に示すように、第３トランジスタＴ３のドレイン電極は駆動誘導ラインＳ（ｎ）に電気的に接続され、第３トランジスタＴ３のゲート電極は第２ゲートラインＧ（ｍ）＿２に電気的に接続され、第３トランジスタＴ３のソース電極は駆動トランジスタＴ１のソース電極、蓄積コンデンサＣ１の第２端子及びＯＬＥＤ素子の第１端子に電気的に接続され、駆動トランジスタＴ１のゲート電極は蓄積コンデンサＣ１の第１端子及びスイッチングトランジスタＴ２のソース電極に電気的に接続され、駆動トランジスタＴ１のドレイン電極は駆動電源ラインＥＬＶＤＤに電気的に接続され、スイッチングトランジスタＴ２のドレイン電極はデータラインＹ（ｎ）に電気的に接続され、スイッチングトランジスタＴ２のゲート電極は第１ゲートラインＧ（ｍ）＿１に電気的に接続され、ＯＬＥＤ素子の第２端子は接地する。

【0032】

例えば、図６Ａに示すように、時刻１と時刻３には、サブ画素のＯＬＥＤ素子が正常に表示し、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオフ電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオフ電圧、誘導ラインＳ（ｎ）にロードされる誘導信号をオフ電圧に設定する。時刻２には、駆動トランジスタＴ１の閾値検知段階にあり、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオン電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオン電圧、誘導ラインＳ（ｎ）にロードされる誘導信号を図６Ａに示す徐々に増大する電圧に設定し、例えば、誘導ラインＳ（ｎ）にロードされる誘導信号の最高電圧がＯＬＥＤ素子の発光に必要な最低電圧より小さい。この時、ＯＬＥＤ素子は発光せず、データラインＹ（ｎ）にロードされるデータ信号は書き込んだデータ信号に対応した電圧である。シャットダウンして停電する時、蓄積コンデンサＣ１の両端での電圧が完全に放出されず、蓄積コンデンサＣ１の両端の電圧差が例えば８Ｖ以上であり、このように、シャットダウン時刻に蓄積コンデンサＣ１の両端の電圧差が駆動トランジスタＴ１のゲート電極とソース電極との間の電気的ストレスを招き、これによって、駆動トランジスタＴ１の閾値のシフトを引き起こし、画面に暗線残像が発生してしまう。

【0033】

図１と図２に示す本開示の実施例は、シャットダウン時の表示パネルにおける残像を防止する駆動方法を提供し、シャットダウン瞬間に生じる残像を回避又は低減することができる。例えば、以下、図６Ｂと図６Ｃをもって、図１に示すステップＳ０２と図２に示すステップＳ１７における残像防止モードについて例示的に説明する。

【0034】

例えば、図６Ｂはサブ画素回路の駆動波形図を示す。時刻４と時刻６には、表示パネルは黒画面段階にある。黒画面段階において、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオフ電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオフ電圧、誘導ラインＳ（ｎ）にロードされる誘導信号を低検知電圧、データラインＹ（ｎ）にロードされるデータ信号の電圧をＤ０に設定する。Ｄ０は例えば画面表示がゼログレースケールを表示する時にデータラインにロードされる電圧、すなわち通常表示の時にデータラインＹ（ｎ）が出力可能な最低電圧である。時刻５には、表示パネルはデータ書込み段階にあり、データ書込み段階において、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオン電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオフ電圧、誘導ラインＳ（ｎ）にロードされる誘導信号を低検知電圧、データラインＹ（ｎ）にロードされるデータ信号の電圧をＤ０に設定する。

【0035】

残像防止モードを経た後、蓄積コンデンサＣ１は十分に放電されて、蓄積コンデンサＣ１の両端の電圧差はＤ０－Ｖｐｒｅである。ここで、Ｖｐｒｅは低検知電圧であり、例えば、低検知電圧Ｖｐｒｅが０Ｖであり、すなわち電圧差はゼログレースケールを表示する時に対応した電圧と低検知電圧との差まで降下する。この電圧差Ｄ０－Ｖｐｒｅの値が極めて小さく、例えば０Ｖ－１Ｖである。このように、シャットダウン後に蓄積コンデンサＣ１の両端の電圧差が駆動トランジスタＴ１の閾値のシフトを招くことがなく、これによって、シャットダウン時刻に蓄積コンデンサＣ１の両端での電荷が完全に放出されないことによる残像を減少又は回避することができる。

【0036】

また、例えば、サブ画素回路の駆動波形図は図６Ｃになる場合もある。時刻４と時刻６には、表示パネルは黒画面段階にある。黒画面段階において、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオフ電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオフ電圧、誘導ラインＳ（ｎ）にロードされる誘導信号を低検知電圧、データラインＹ（ｎ）にロードされるデータ信号の電圧をＤ０に設定する。Ｄ０は例えば表示画面にゼログレースケールを表示する時にデータラインにロードされる電圧、すなわち通常表示の時にデータラインＹ（ｎ）が出力可能な最低電圧である。時刻５には、表示パネルはデータ書込み段階（この場合、データ書込み段階は検知段階でもある）にある。データ書込み段階において、第１ゲートラインＧ（ｍ）＿１にロードされる第１走査信号をオン電圧、第２ゲートラインＧ（ｍ）＿２にロードされる第２走査信号をオン電圧、誘導ラインＳ（ｎ）にロードされる誘導信号を低検知電圧、データラインＹ（ｎ）にロードされるデータ信号の電圧をＤ０に設定する。

【0037】

残像防止モードを経た後、蓄積コンデンサＣ１は十分に放電されて、蓄積コンデンサＣ１の両端の電圧差はＤ０－Ｖｐｒｅである。ここで、Ｖｐｒｅは低検知電圧であり、すなわち電圧差がゼログレースケールを表示する時に対応した電圧と低検知電圧との差まで降下し、この電圧差Ｄ０－Ｖｐｒｅの値が極めて小さく、例えば０Ｖ－１Ｖである。このように、シャットダウン後に蓄積コンデンサＣ１の両端の電圧差が駆動トランジスタＴ１の閾値シフトを招くことがなく、これによって、シャットダウン時刻に蓄積コンデンサＣ１の両端での電荷が完全に放出されないことによる残像を減少又は回避することができる。

【0038】

例えば、残像防止モードが連続して２フレーム以上の時間を続けると、ｍ行目以外のほかの行のサブ画素回路に対しては、本開示の実施例で提供した駆動方法は蓄積コンデンサＣ１の両端の電圧差を降下させることによって、表示パネル全体のすべてのサブ画素における蓄積コンデンサＣ１の両端の電圧差を降下させるため、シャットダウン時刻に蓄積コンデンサＣ１の両端での電荷が完全に放出されないことによる残像を減少又は回避することができる。

【0039】

なお、本開示の実施例で提供したシャットダウン時の表示パネルにおける残像を防止する駆動方法は、本開示の実施例にかかる前記サブ画素回路の構造及びトランジスタのタイプに適用できるが、これに制限されない。
なお、本開示の実施例におけるトランジスタはＮ型エンハンスメント型トランジスタであってもよい。サブ画素回路には、Ｎ型空乏型、Ｐ型エンハンスメント又はＰ型空乏型トランジスタが使用される場合であっても、それに応じて駆動信号を変換し、シャットダウン時の表示パネルにおける残像を防止できる。ここで詳細な説明を省略する。

【0040】

例えば、図７は本開示の実施例で提供したＯＬＥＤ表示装置の模式図である。図７に示すように、当該表示装置は、データ変換回路７０１、走査回路７０２、複数のデータ信号ライン７０４、複数の走査信号ライン７０６、複数のサブ画素回路７０８を備え、各サブ画素回路７０８は、ＯＬＥＤ素子７１０、２つ又は複数の薄膜トランジスタ（図７に図示せず）、１つ又は複数のコンデンサ（図７に図示せず）を含む。当該２つ又は複数の薄膜トランジスタと１つ又は複数のコンデンサはブロック７１２内に設置されてもよく、当該２つ又は複数の薄膜トランジスタと１つ又は複数のコンデンサとの接続関係は、図３又は図５のサブ画素回路における薄膜トランジスタとコンデンサとの接続を参照すればよい。例えば、当該２つ又は複数の薄膜トランジスタと１つ又は複数のコンデンサとは、図３に示す薄膜トランジスタＴ１、Ｔ２、Ｔ３及びコンデンサＣ１、Ｃ２であってもよい。又は、当該２つ又は複数の薄膜トランジスタと１つ又は複数のコンデンサとは図５に示す薄膜トランジスタＴ１、Ｔ２、Ｔ３及びコンデンサＣ１であってもよい。データ変換回路７０１はデータ信号ライン７０４を介して、サブ画素回路７０８にデータ電圧と基準電圧とを伝送し、サブ画素回路７０８は列ごとに一本又は複数のデータ信号ライン７０４に対応する。走査回路７０２は走査信号ライン７０６を介して、サブ画素回路７０８に薄膜トランジスタをオンオフする制御信号、補正用の制御信号及び発光用の電源信号を伝送し、サブ画素は行ごとに一本又は複数の走査信号ライン７０６に対応する。ＯＬＥＤ素子７１０はデータ信号ライン７０４が入力するデータ電圧の大きさに基づいて輝度が異なる光を発光する。

【0041】

本開示の実施例で提供したシャットダウン時の表示パネルにおける残像を防止する駆動方法及び表示装置は、シャットダウン瞬間に画素回路に記憶した各種電圧（又は電荷）をリセットして、シャットダウン時の表示パネルにおける残像を防止でき、表示品質を向上させる。当該駆動方法は、各種表示装置、例えば、ＯＬＥＤ表示装置における内部補正表示装置と外部補正表示装置とに汎用され、シャットダウン瞬間に生じる残像を効果的に軽減できる。この駆動方法によれば、シャットダウン瞬間に内部補正又は外部補正のデータ電圧又は検知電圧が完全に放出されないことによる残像を消去し、表示画面の品質を向上できる。

【0042】

例えば、図８に示すように、本開示の実施例で提供した表示装置８００はシャットダウン時の表示パネルにおける残像を防止する駆動装置８２０、表示パネル８０５、及び表示パネルに設置されたサブ画素回路８１０を含む。例えば、当該駆動装置８２０は前記シャットダウン時の表示パネルにおける残像を防止する駆動方法を実現するための専用ハードウェアデバイスである。例えば、前記専用ハードウェアデバイスはＰＬＣ、ＦＰＧＡ、ＡＳＩＣ、ＤＳＰやほかのプログラマブルロジックデバイスであってもよい。また、例えば、当該駆動装置８２０は前記機能を実現するための１つの回路基板又は複数の回路基板の組合せであってもよい。本開示の実施例では、当該１つの回路基板又は複数の回路基板の組合せは、（１）１つ又は複数のプロセッサ、（２）プロセッサに接続された１つ又は複数の非一時的なコンピュータ可読メモリ、及び／又は（３）メモリに記憶されたファームウェアを含んでもよい。

【0043】

例えば、本開示の実施例で提供した表示装置は、表示パネルと、表示パネルに設置され、駆動トランジスタと駆動トランジスタのゲート電極と別の電極との間に接続された蓄積コンデンサを含むサブ画素回路と、前記表示パネルにおけるサブ画素回路の駆動信号を調整して前記サブ画素回路の駆動トランジスタにおけるゲート電極とソース電極との間の電圧差を降下させ、前記表示パネルを残像防止モードにするように配置される駆動装置とを備える。
例えば、前記表示パネルを残像防止モードにするステップは、黒画面を実行する段階と、データ書込みを実行する段階とを含む。

【0044】

一例では、サブ画素回路はさらに、第１ゲートライン、第２ゲートライン、データライン、駆動電源ライン及びＯＬＥＤ素子を含み、駆動信号は、第１ゲートラインにロードされる第１走査信号、第２ゲートラインにロードされる第２走査信号、データラインにロードされるデータ信号及び駆動電源ラインにロードされる駆動電源信号を含む。表示パネルにおけるサブ画素回路の駆動信号を設定して表示パネルを残像防止モードにするように駆動装置を配置することは、黒画面段階において、第１走査信号をオフ電圧、第２走査信号をオフ電圧、駆動電源信号をオフ電圧、データ信号をゼログレースケールを表示する時に対応した電圧に設定するように駆動装置を配置することと、データ書込み段階において、第１走査信号をオン電圧、第２走査信号をオン電圧、駆動電源信号をオフ電圧、データ信号をゼログレースケールを表示する時に対応した電圧に設定するように駆動装置を配置することとを含む。

【0045】

一例では、サブ画素回路は第１ゲートライン、第２ゲートライン、データライン、駆動電源ライン及び誘導ラインを含み、駆動信号は、第１ゲートラインにロードされる第１走査信号、第２ゲートラインにロードされる第２走査信号、データラインにロードされるデータ信号、駆動電源ラインにロードされる駆動電源信号及び誘導ラインにロードされる誘導信号を含む。表示パネルにおけるサブ画素回路の駆動信号を設定して表示パネルを残像防止モードにするように駆動装置を配置することは、黒画面段階において、第１走査信号をオフ電圧、第２走査信号をオフ電圧、駆動電源信号をオフ電圧、データ信号をゼログレースケールを表示する時に対応した電圧、検知電圧信号を低検知電圧に設定するように駆動装置を配置することと、データ書込み段階において、第１走査信号をオン電圧、第２走査信号をオン電圧、駆動電源信号をオフ電圧、データ信号をゼログレースケールを表示する時に対応した電圧、検知電圧信号を低検知電圧に設定するように駆動装置を配置することとを含む。

【0046】

一例では、サブ画素回路は、第１ゲートライン、第２ゲートライン、データライン、駆動電源ライン及び誘導ラインを含み、駆動信号は、第１ゲートラインにロードされる第１走査信号、第２ゲートラインにロードされる第２走査信号、データラインにロードされるデータ信号、駆動電源ラインにロードされる駆動電源信号及び誘導ラインにロードされる誘導信号を含む。表示パネルにおけるサブ画素回路の駆動信号を設定して表示パネルを残像防止モードにするように駆動装置を配置することは、黒画面段階において、第１走査信号をオフ電圧、第２走査信号をオフ電圧、駆動電源信号をオフ電圧、データ信号をゼログレースケールを表示する時に対応した電圧、検知電圧信号を低検知電圧に設定するように駆動装置を配置することと、データ書込み段階において、第１走査信号をオン電圧、第２走査信号をオフ電圧、駆動電源信号をオフ電圧、データ信号をゼログレースケールを表示する時に対応した電圧、検知電圧信号を低検知電圧に設定するように駆動装置を配置することとを含む。

【0047】

例えば、シャットダウン信号を受信する前に、駆動装置は、起動信号を受信し、ロジック電源を入れ、表示装置で画面データを受信し、駆動電源を入れ、及び表示装置に画面データを表示するように配置される。
例えば、駆動装置は表示パネルにおけるサブ画素回路の駆動信号を設定して表示パネルを残像防止モードにした後、駆動装置は、ロジック電源及び駆動電源を切るように配置される。

【0048】

例えば、サブ画素回路は、第１ゲートライン、第２ゲートライン、データライン及び駆動電源ラインを含み、駆動信号は、第１ゲートラインにロードされる第１走査信号、第２ゲートラインにロードされる第２走査信号、データラインにロードされるデータ信号及び駆動電源ラインにロードされる駆動電源信号を含む。表示装置に画面データを表示する時に、通常発光段階において、駆動装置は、第１走査信号をオフ電圧、第２走査信号をオン電圧、駆動電源信号をオン電圧に設定するように配置され、リセット段階において、駆動装置は、第１走査信号をオン電圧、第２走査信号をオン電圧、駆動電源信号をオフ電圧に設定するように配置され、補正段階において、駆動装置は、第１走査信号をオン電圧、第２走査信号をオン電圧、駆動電源信号をオン電圧に設定するように配置され、書込み段階において、駆動装置は、第１走査信号をオン電圧、第２走査信号をオフ電圧、駆動電源信号をオン電圧、データ信号を書き込んだデータ信号に対応した電圧に設定するように配置される。

【0049】

以上、一般的な説明及び具体的な実施形態によって、本開示を詳細に説明したが、本開示の実施例に基づいて、変形や改良を行えることは当業者にとって自明なことである。従って、本開示の主旨を脱逸せずに行ったこれら変形や改良は、全て本開示の保護範囲に属する。
本出願は２０１６年４月１５日に提出した中国特許出願第２０１６１０２３６６３６．５号の優先権を主張し、ここで、上記中国特許出願の全開示を援用して本願の一部として組み入れる。

【符号の説明】

【0050】

７０１ データ変換回路
７０２ 走査回路
７０４ データ信号ライン
７０６ 走査信号ライン
７０８ サブ画素回路
７１０ 素子
８００ 表示装置
８０５ 表示パネル
８１０ サブ画素回路
８２０ 駆動装置

【図1】

【図2】

【図3】

【図4A-4B】

【図5】

【図6A-6C】

【図7】

【図8】