特許 6996945 積層セラミックコンデンサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2021-12-20

(45)【発行日】2022-01-17

(54)【発明の名称】積層セラミックコンデンサ

(51)【国際特許分類】

   H01G 4/30 20060101AFI20220107BHJP

【ＦＩ】

H01G4/30 516

H01G4/30 201F

H01G4/30 201G

H01G4/30 201P

H01G4/30 513

【請求項の数】 6

(21)【出願番号】P 2017214392

(22)【出願日】2017-11-07

(65)【公開番号】P2019087627

(43)【公開日】2019-06-06

【審査請求日】2020-10-13

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】新井 紀宏

(72)【発明者】

【氏名】野▲崎▼ 剛

(72)【発明者】

【氏名】石井 真澄

(72)【発明者】

【氏名】有我 穰二

(72)【発明者】

【氏名】茂木 宏之

(72)【発明者】

【氏名】小澤 学

【審査官】鈴木 駿平

(56)【参考文献】

【文献】特開２００２－１９８２５３（ＪＰ，Ａ）

【文献】特開２００６－３３２２３６（ＪＰ，Ａ）

【文献】国際公開第２０１３／１３２９６５（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／００－４／２２４

Ｈ０１Ｇ ４／２５５－４／４０

Ｈ０１Ｇ １３／００－１３／０６

(57)【特許請求の範囲】

【請求項1】

セラミック誘電体層と、鉄族以外の遷移金属を主成分とする内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に異なる端面に露出するように形成されたセラミック積層体と、
前記セラミック積層体の前記内部電極層が露出する端面に形成された少なくとも１対の外部電極と、を備え、
前記外部電極は、前記セラミック積層体に接して設けられ鉄族以外の遷移金属もしくは貴金属を主成分とする下地導体層と、前記下地導体層を覆う第１めっき層と、を備え、
前記下地導体層は、前記セラミック積層体と接しない二次相である第１部分と、前記セラミック積層体と接する二次相である第２部分と、を含み、
前記下地導体層において、前記第１部分は、ＳｉおよびＢの少なくとも一方を含み、前記第１部分におけるＳｉおよびＢの合計濃度は、０．３ｗｔ％以下であることを特徴とする積層セラミックコンデンサ。

【請求項2】

前記下地導体層の前記第１部分及び前記第２部分は、前記セラミック誘電体層の主成分と同じセラミックを含むことを特徴とする請求項１記載の積層セラミックコンデンサ。

【請求項3】

前記第１部分及び前記第２部分に含まれる前記セラミックは、ＣａＺｒＯ_３を主成分とすることを特徴とする請求項２記載の積層セラミックコンデンサ。

【請求項4】

前記セラミック誘電体層は、ＣａＺｒＯ_３を主成分とすることを特徴とする請求項１～３のいずれか一項に記載の積層セラミックコンデンサ。

【請求項5】

前記第１めっき層を覆い、前記第１めっき層の主成分の遷移金属とは異なる遷移金属を主成分とする第２めっき層を備えることを特徴とする請求項１～４のいずれか一項に記載の積層セラミックコンデンサ。

【請求項6】

前記下地導体層および前記第１めっき層は、Ｃｕを主成分とし、
前記第２めっき層は、Ｓｎを主成分とすることを特徴とする請求項５記載の積層セラミックコンデンサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミックコンデンサに関する。

【背景技術】

【0002】

近年の電子機器の多機能化や高周波数化に伴い、積層セラミックコンデンサの高容量化・小型化・高周波領域における等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ：ＥＳＲ）の低減といった各種特性の改良・改善が要求されている。これらの用途に用いられる積層セラミックコンデンサの外部電極としては、積層セラミックコンデンサのセラミック積層体焼成後に焼き付けた後付け外部電極と、積層セラミックコンデンサのセラミック積層体焼成時に同時に焼成する同時焼成外部電極とがある。

【0003】

後付け外部電極における焼結温度の低温化、端子電極の固着力の確保などを目的として、外部電極を形成する導電性ペーストにＳｉやＢを含むガラス成分が添加されることが知られている（例えば、特許文献１参照）。また、同時焼成の外部電極においては、焼結温度の遅延化を目的として、素体部の誘電体と同一もしくは類似の誘電体粉末を添加するが（例えば、特許文献２参照）、これらの誘電体成分にはＳｉやＢを含むことが知られている。

【先行技術文献】

【特許文献】

【0004】

【文献】国際公開第ＷＯ２０１４／１７５０１３号

【文献】特開２０００－３４８９６４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、外部電極中のＳｉやＢを含むガラス成分は、内部電極層と外部電極との界面、素体と外部電極との界面、外部電極表面などに析出しやすくなる。このように析出したガラス成分は、抵抗成分として高周波領域でのＥＳＲを悪化（増加）させる、めっき付き性を悪化させる、めっき時に溶け出した空隙にめっき液が侵入してはんだ爆ぜや信頼性の低下を引き起こすなど、外部電極へ悪影響を及ぼすおそれがある。

【0006】

本発明は、上記課題に鑑みなされたものであり、外部電極への悪影響を抑制することができる積層セラミックコンデンサを提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明に係る積層セラミックコンデンサは、積層セラミックコンデンサは、セラミック誘電体層と、鉄族以外の遷移金属を主成分とする内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に異なる端面に露出するように形成されたセラミック積層体と、前記セラミック積層体の前記内部電極層が露出する端面に形成された少なくとも１対の外部電極と、を備え、前記外部電極は、前記セラミック積層体に接して設けられ鉄族以外の遷移金属もしくは貴金属を主成分とする下地導体層と、前記下地導体層を覆う第１めっき層と、を備え、前記下地導体層は、前記セラミック積層体と接しない二次相である第１部分と、前記セラミック積層体と接する二次相である第２部分と、を含み、前記下地導体層において、前記第１部分は、ＳｉおよびＢの少なくとも一方を含み、前記第１部分におけるＳｉおよびＢの合計濃度は、０．３ｗｔ％以下であることを特徴とする。

【0008】

上記積層セラミックコンデンサにおいて、前記下地導体層の前記第１部分及び前記第２部分は、前記セラミック誘電体層の主成分と同じセラミックを含んでいてもよい。

【0009】

上記積層セラミックコンデンサにおいて、前記第１部分及び前記第２部分に含まれる前記セラミックは、ＣａＺｒＯ_３を主成分としてもよい。

【0010】

上記積層セラミックコンデンサにおいて、前記セラミック誘電体層は、ＣａＺｒＯ_３を主成分としてもよい。

【0011】

上記積層セラミックコンデンサにおいて、前記第１めっき層を覆い、前記第１めっき層の主成分の遷移金属とは異なる遷移金属を主成分とする第２めっき層を備えていてもよい。

【0012】

上記積層セラミックコンデンサにおいて、前記下地導体層および前記第１めっき層は、Ｃｕを主成分とし、前記第２めっき層は、Ｓｎを主成分としてもよい。

【発明の効果】

【0013】

本発明によれば、外部電極への悪影響を抑制することができる積層セラミックコンデンサを提供することができる。

【図面の簡単な説明】

【0014】

【図1】実施形態に係る積層セラミックコンデンサを例示する図である。

【図2】（ａ）～（ｃ）は図１の点線で囲んだ領域の拡大図である。

【図3】積層セラミックコンデンサの製造方法のフローを例示する図である。

【図4】（ａ）は金属相の測定結果を示し、（ｂ）は金属相と二次相との界面の測定結果を示し、（ｃ）は二次相の測定結果を示す。

【発明を実施するための形態】

【0015】

以下、図面を参照しつつ、実施形態について説明する。

【0016】

（実施形態）
図１は、実施形態に係る積層セラミックコンデンサ１００を例示する図である。なお、図１で例示する積層セラミックコンデンサ１００は、一実施形態であって、図１に示す形状以外のものにも適用することができる。また、アレイに用いることもできる。

【0017】

図１で例示するように、積層セラミックコンデンサ１００は、略直方体形状のセラミック積層体１０と、少なくとも１対の外部電極２０ａ，２０ｂとを備える。セラミック積層体１０は、セラミック誘電体層３０と内部電極層４０とが交互に積層された構造を有する。なお、図１において、セラミック誘電体層３０のハッチを省略している。セラミック積層体１０において、積層された複数の内部電極層４０は、交互に異なる端面に露出するように積層されている。本実施形態においては、積層された複数の内部電極層４０は、対向する２端面に交互に露出するように積層されている。外部電極２０ａは、当該２端面の一方に設けられている。外部電極２０ｂは、当該２端面の他方に設けられている。

【0018】

セラミック誘電体層３０は、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。例えば、当該セラミック材料として、ＣａＺｒＯ_３（ジルコン酸カルシウム）、ＢａＴｉＯ_３（チタン酸バリウム）、ＣａＴｉＯ_３（チタン酸カルシウム）、ＳｒＴｉＯ_３（チタン酸ストロンチウム）、ペロブスカイト構造を形成するＢａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。

【0019】

内部電極層４０は、鉄族（Ｆｅ（鉄），Ｃｏ（コバルト），Ｎｉ（ニッケル））以外の遷移金属（Ｃｕ（銅）等）を主成分とする導電薄膜である。

【0020】

外部電極２０ａ，２０ｂは、セラミック積層体１０に接して設けられた下地導体層２１と、下地導体層２１に接して覆う第１めっき層２２と、第１めっき層２２に接して覆う第２めっき層２３とを備える。下地導体層２１は、セラミックを含有し、鉄族以外の遷移金属（Ｃｕ等）もしくは貴金属（Ａｇ（銀），Ａｕ（金），Ｐｔ（白金），Ｐｄ（パラジウム）等）を主成分とする。下地導体層２１が鉄族以外の遷移金属もしくは貴金属を主成分とすることから、良好な高周波特性を得ることができる。下地導体層２１は、例えば、４μｍ～１０μｍ程度の厚みを有する。

【0021】

下地導体層２１は、セラミック積層体１０の焼成後にセラミック積層体１０に焼き付けるか（以下、後付けと称する。）、セラミック積層体１０の焼成時に同時に焼成する（以下、同時焼成と称する。）ことによって形成することができる。

【0022】

後付けの場合には、下地導体層２１の焼結温度の制御、下地導体層２１の固着力の制御などを目的として、下地導体層２１にガラス成分などが添加されることがある。この場合、下地導体層２１に二次相が析出する。二次相とは、下地導体層２１の主成分金属の結晶と異なる組成を有する相のことである。同時焼成の場合には、下地導体層２１の焼結性の制御を目的として、セラミック誘電体層３０と同一若しくは類似の成分などの共材や、添加剤が添加されることがある。この場合においても、下地導体層２１に二次相が析出する。

【0023】

後付けの場合には、ガラス成分としてＳｉ（ケイ素）やＢ（ホウ素）を添加することがある。同時焼成の場合には、共材や添加剤にＳｉやＢが含まれることがある。これらのＳｉやＢは、ガラス成分として析出する。したがって、下地導体層２１において、ガラス成分が二次相として析出する。ガラス成分は、特に限定されるものではないが、１種以上の網目形成酸化物と１種以上の網目修飾酸化物とを含む非晶質体である。例えば、網目形成酸化物として、Ｂ_２Ｏ_３，ＳｉＯ_２などを挙げることができる。網目修飾酸化物として、Ａｌ_２Ｏ_３，ＺｎＯ，ＣｕＯ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｋ_２Ｏ，ＭｇＯ，ＣａＯ，ＢａＯ，ＺｒＯ_２，ＴｉＯ_２等を挙げることができる。

【0024】

ガラス成分が多く添加されると、図２（ａ）で例示するように、内部電極層４０と下地導体層２１との界面、セラミック誘電体層３０と下地導体層２１との界面、下地導体層２１の表面などに、ガラス成分を多く含む二次相２４が析出しやすくなる。なお、図２（ａ）は、図１の点線で囲んだ領域の拡大図である。この場合、ガラス成分が、抵抗成分として高周波領域でのＥＳＲを悪化(増加)させる、第１めっき層２２のめっき付き性を悪化させる、第１めっき層２２のめっき処理時に溶け出した空隙にめっき液が侵入してはんだ爆ぜや信頼性の低下を引き起こすなどの悪影響を及ぼす要因となる。

【0025】

一方、ガラス成分量が少ない二次相２４は、内部電極層４０と下地導体層２１との界面、セラミック誘電体層３０と下地導体層２１との界面、下地導体層２１の表面などにおいて析出しにくくなる。その結果、内部電極層４０と下地導体層２１との界面、セラミック誘電体層３０と下地導体層２１との界面、下地導体層２１の表面などにおけるガラス成分量が少なくなる。そこで、本実施形態においては、下地導体層２１に添加するガラス成分量を少なくする、または下地導体層２１にガラス成分を添加しない。具体的には、セラミック誘電体層３０に接しない各二次相２４におけるＳｉおよびＢの合計濃度を０．３ｗｔ％以下とする。この場合、図２（ｂ）で例示するように、内部電極層４０と下地導体層２１との界面、セラミック誘電体層３０と下地導体層２１との界面、下地導体層２１の表面などにおける二次相２４の析出が抑制される。なお、図２（ｂ）は、図１の点線で囲んだ領域の拡大図である。それにより、ガラス成分の悪影響が抑制され、高周波領域でのＥＳＲを低下させることができ、第１めっき層２２のめっき付き性が良好となり、はんだ爆ぜや第１めっき層２２の信頼性低下を抑制することができる。なお、ガラス成分の影響をより抑制するために、セラミック誘電体層３０に接しない各二次相２４におけるＳｉおよびＢの合計濃度を０．２ｗｔ％以下とすることが好ましい。なお、セラミック誘電体層３０からガラス成分が拡散してくる場合もある。この場合、図２（ｃ）で例示するように、セラミック誘電体層３０に接する二次相２４が析出する場合がある。この場合においては、セラミック誘電体層３０に接する二次相２４におけるＳｉおよびＢの合計濃度は、０．３ｗｔ％を上回っていてもよい。

【0026】

なお、下地導体層２１に対するガラス成分の添加量を少なくする、または下地導体層２１にガラス成分を添加しないことで、下地導体層２１の広範囲における各二次相２４のＳｉおよびＢの合計濃度の平均値は低くなる。そこで、１０００倍の倍率のＳＥＭ画像で確認できた全ての二次相２４のＳｉおよびＢの合計濃度の平均値が０．３ｗｔ％以下となっていてもよい。

【0027】

例えば、二次相２４は、セラミック誘電体層３０の主成分セラミックを主成分とすることが好ましい。例えば、セラミック誘電体層３０の主成分セラミックがＣａＺｒＯ_３である場合には、二次相２４もＣａＺｒＯ_３を主成分とすることが好ましい。

【0028】

なお、積層セラミックコンデンサ１００の実装時に用いる半田との親和性を考慮すると、第１めっき層２２の形成にＮｉめっきを用いることが好ましい。第２めっき層２３は、第１めっき層２２の主成分の遷移金属とは異なる遷移金属を主成分とすることが好ましい。例えば、積層セラミックコンデンサ１００の実装に用いる半田との親和性を考慮して、第２めっき層２３は、Ｓｎ（錫）等の遷移金属を主成分とすることが好ましい。高周波帯の電気特性を考慮すると、Ｎｉなどの比透磁率の高い鉄族遷移金属成分が信号線上に存在することは、高周波領域における表皮効果により抵抗成分が増加する。その結果、誘電損失の増大を招くおそれがある。そこで、第１めっき層２２の主成分および第２めっき層２３の主成分として鉄族以外の遷移金属（Ｃｕ，Ｓｎ等）を用いることが好ましい。

【0029】

続いて、積層セラミックコンデンサ１００の製造工程について説明する。図３は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

【0030】

（原料粉末作製工程）
まず、セラミック誘電体層３０の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ（マグネシウム），Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホロミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ，Ｎｉ，Ｌｉ（リチウム），Ｂ，Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。

【0031】

次に、得られたセラミック材料の粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル（ＤＯＰ）等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み５～２０μｍの帯状の誘電体グリーンシートを塗工して乾燥させる。

【0032】

（積層工程）
次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層４０のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層４０の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックペーストと同様のものを使用できる。また、内部電極形成用導電ペーストには、共材として、セラミック誘電体層３０の主成分であるセラミック材料を分散させてもよい。

【0033】

次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層４０とセラミック誘電体層３０とが互い違いになるように、かつ内部電極層４０がセラミック誘電体層３０の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数（例えば４～５０層）だけ積層し、略直方体形状の成型体を得る。なお、積層体の上下にはカバー層となる誘電体グリーンシートが積層されている。

【0034】

（塗布工程）
次に、得られた積層体の内部電極層パターンが露出する２端面に、下地導体層形成用導電ペーストを塗布する。それにより、成型体を得る。下地導体層形成用導電ペーストは、下地導体層２１の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記した内部電極層形成用導電ペーストと同様のものを使用できる。また、下地導体層形成用導電ペーストには、共材として、例えば、セラミック誘電体層３０の主成分であるセラミック材料を分散させる。ただし、下地導体層形成用導電ペーストには、ＳｉおよびＢを含ませないか、ごく少量のＳｉおよびＢだけを含ませる。

【0035】

（焼成工程）
次に、得られた成型体を、例えば、Ｈ_２が１．５体積％程度の還元雰囲気中において、９００℃～１０５０℃程度の温度で２時間程度焼成する。それにより、セラミック誘電体層３０および内部電極層４０の焼成と、下地導体層２１の焼き付けとを同時に行うことができ、積層セラミックコンデンサ１００の半製品を得ることができる。

【0036】

（第１めっき形成工程、第２めっき形成工程）
次に、半製品の下地導体層２１上に、電解めっきにより第１めっき層２２を形成する。さらに、第１めっき層２２上に、電解めっきにより第２めっき層２３を形成する。

【0037】

本実施形態に係る製造方法によれば、下地導体層形成用導電ペーストに、ガラス成分を添加しないか、ごく少量のガラス成分を添加することから、ガラス成分量が抑制される。それにより、二次相２４におけるＳｉおよびＢの合計濃度を０．３ｗｔ％以下とすることができる。この場合、図２（ｂ）で例示するように、内部電極層４０と下地導体層２１との界面、セラミック誘電体層３０と下地導体層２１との界面、下地導体層２１の表面などにおけるガラス成分の析出が抑制される。その結果、ガラス成分の悪影響が抑制され、高周波領域でのＥＳＲを低下させることができ、第１めっき層２２のめっき付き性が良好となり、はんだ爆ぜや第１めっき層２２の信頼性低下を抑制することができる。なお、ガラス成分の影響をより抑制するために、二次相２４におけるＳｉおよびＢの合計濃度を０．２ｗｔ％以下とすることが好ましい。

【実施例】

【0038】

以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。

【0039】

（実施例１～３）
セラミック誘電体層３０の主成分のセラミック材料として、ＣａＺｒＯ_３を用いた。なお、Ｚｒに対するＣａのモル比率（Ｃａ／Ｚｒ）を１．０５とした。セラミック誘電体層３０に、ＢＮ（３．５ｍｏｌ％）、ＳｉＯ_２（３．５ｍｏｌ％）、Ｌｉ_２ＣＯ_３（１．７５ｍｏｌ％）、およびＭｎＣＯ_３（３．５ｍｏｌ％）を添加材として添加した。内部電極層４０の主成分として、Ｃｕを用いた。外部電極２０ａ，２０ｂの下地導体層２１の主成分としてＣｕを用い、共材としてＣａＺｒＯ_３を６重量部添加した。下地導体層形成用導電ペーストには、ＳｉおよびＢのいずれも含ませなかった。同時焼成の条件として、Ｈ_２が１．５体積％程度の還元雰囲気、９８０℃の焼成温度とした。第１めっき層２２には、Ｎｉを用いた。第１めっき層の厚みを５μｍとした。第２めっき層２３には、Ｓｎを用いた。第２めっき層２３の厚みを２．５μｍとした。実施例１では、積層セラミックコンデンサ１００のサイズを、長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍとした。実施例２では、積層セラミックコンデンサ１００のサイズを、長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍとした。実施例３では、積層セラミックコンデンサ１００のサイズを、長さ２．０ｍｍ、幅１．２５ｍｍ、高さ０．９５ｍｍとした。

【0040】

（比較例）
比較例では、積層体の焼成後に下地導体層形成用導電ペーストを塗布し、窒素雰囲気中で、８００℃での焼き付けを行なった。下地導体層形成用導電ペーストに、ＣａＺｒＯ_３は添加せず、網目形成酸化物としてＳｉＯ_２およびＢ_２Ｏ_３、網目修飾酸化物としてＮａ_２Ｏ、Ａｌ_２Ｏ_３、ＴｉＯ_２およびＺｎＯを用いたガラス成分を添加剤として６重量部添加した。その他の条件は、実施例１と同様とした。

【0041】

（分析）
下地導体層２１においてセラミック誘電体層３０と接しない二次相２４の各成分をＥＰＭＡで測定した。測定箇所は、下地導体層２１の金属相（下地導体層２１の金属部分を中心とした点）、金属相と二次相との界面（金属相と二次相とが接する部分を中心とした点）、二次相（二次相を中心とした点）とした。なお、ＥＰＭＡの測定条件は、表１に示す。

【表1】

【0042】

図４（ａ）は、金属相の測定結果を示す。図４（ｂ）は、金属相と二次相との界面の測定結果を示す。図４（ｃ）は、二次相の測定結果を示す。図４（ａ）および図４（ｂ）に示すように、金属相、金属相と二次相との界面においては、実施例１～３のいずれにおいても、ＳｉおよびＢの合計濃度が０．３ｗｔ％以下であった。一方、比較例においては、金属相、金属相と二次相との界面のいずれにおいても、ＳｉおよびＢの合計濃度が０．４ｗｔ％以上であった。加えて、図４（ｃ）で例示するように、二次相においては、実施例１～３ではＳｉおよびＢの合計濃度が０．３ｗｔ％以下であったものの、比較例ではＳｉ濃度が７．０ｗｔ％、Ｂ濃度が１５．０ｗｔ％となった。これは、添加剤としてガラス成分を添加したからである。なお、実施例１～３のいずれの箇所においても、Ｂは検出されなかった。

【0043】

次に、内部電極層４０と下地導体層２１との接続状態を確認したところ、比較例では、内部電極層４０と下地導体層２１との界面に二次相２４が確認され、一部が接続不良の状態であった。これに対して、実施例１～３では、内部電極層４０と下地導体層２１との界面に二次相２４がほとんど確認されず、内部電極層４０と下地導体層２１との接続状態が良好であった。次に、１ＧＨｚのＱ値を測定したところ、実施例１～３では良好であったのに対して、比較例では２０％程度低下していることが確認された。これは、内部電極層４０と下地導体層２１との接続状態が、周波数特性に影響したものと考えられる。

【0044】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0045】

１０ セラミック積層体
２０ａ，２０ｂ 外部電極
２１ 下地導体層
２２ 第１めっき層
２３ 第２めっき層
３０ セラミック誘電体層
４０ 内部電極層
１００ 積層セラミックコンデンサ

【図1】

【図2】

【図3】

【図4】