特許 7001100 電力変換装置、電力変換装置において出力電流の値を推定する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2021-12-28

(45)【発行日】2022-01-19

(54)【発明の名称】電力変換装置、電力変換装置において出力電流の値を推定する方法

(51)【国際特許分類】

   H02M 3/155 20060101AFI20220112BHJP

【ＦＩ】

H02M3/155 H

【請求項の数】 10

(21)【出願番号】P 2019544519

(86)(22)【出願日】2018-09-10

(86)【国際出願番号】 JP2018033355

(87)【国際公開番号】W WO2019065172

(87)【国際公開日】2019-04-04

【審査請求日】2020-12-22

(31)【優先権主張番号】P 2017189659

(32)【優先日】2017-09-29

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000232302

【氏名又は名称】日本電産株式会社

(72)【発明者】

【氏名】西嶋 理

【審査官】栗栖 正和

(56)【参考文献】

【文献】特開２０１０－０２２１７０（ＪＰ，Ａ）

【文献】特開２０１３－２０７９１４（ＪＰ，Ａ）

【文献】特開２００８－３１２２７８（ＪＰ，Ａ）

【文献】特開２０１１－１０９８８４（ＪＰ，Ａ）

【文献】特開２０１２－１３９０８４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

入力電力を所定の出力電力に変換する電力変換装置であって、
インダクタと、
前記インダクタの一端に接続されるスイッチ素子と、
前記電力変換装置の出力電流を検出する電流センサと、
所定のサンプリング周期で前記電流センサにより検出された出力電流をサンプリングし、前記スイッチ素子のＯＮ期間中の所定のタイミングの出力電流の値である第１電流値を得る制御部と、を備え、
前記制御部は、
前記スイッチ素子の前記ＯＮ期間の直前のＯＦＦ期間の少なくとも２つのタイミングにおける出力電流のサンプル値に基づいて、前記ＯＮ期間の開始タイミングの出力電流の値である第２電流値を算出し、
前記第２電流値と、前記インダクタのインダクタンスと、前記サンプリング周期とに基づいて算出した推定値を前記第１電流値とする、
電力変換装置。

【請求項2】

前記制御部は、
前記ＯＮ期間の長さが第１所定値以上である場合には、前記ＯＮ期間中の前記所定のタイミングにおける出力電流のサンプル値を前記第１電流値とし、
前記ＯＮ期間の長さが前記第１所定値未満である場合には、前記第２電流値と、前記インダクタンスと、前記サンプリング周期とに基づいて算出した推定値を前記第１電流値とする、
請求項１に記載された電力変換装置。

【請求項3】

前記制御部は、前記ＯＮ期間の長さが前記第１所定値未満である場合には、前記推定値と、前記ＯＮ期間中の前記所定のタイミングにおける出力電流のサンプル値との差分が、所定の基準に基づき小さいと判断した場合には、前記サンプル値を前記第１電流値とする、
請求項２に記載された電力変換装置。

【請求項4】

前記制御部は、前記第２電流値が第２所定値以下である場合には、前記第２電流値が前記第２所定値であるとして前記第１電流値を推定する、
請求項１から３のいずれか１項に記載された電力変換装置。

【請求項5】

前記制御部は、前記第１電流値に基づいて前記スイッチ素子のデューティ比を制御する、
請求項１から４のいずれか１項に記載された電力変換装置。

【請求項6】

ダイオードを更に備え、
前記ダイオードのアノード端子は、前記インダクタの前記一端に接続される、
請求項１から５のいずれか１項に記載された電力変換装置。

【請求項7】

ダイオードを更に備え、
前記ダイオードのカソード端子は、前記スイッチ素子の一端に接続される、
請求項１から５のいずれか１項に記載された電力変換装置。

【請求項8】

ブリッジ回路と、
前記ブリッジ回路に接続される平滑コンデンサと、
ダイオードと、を、更に備え、
前記ダイオードのアノード端子は、前記インダクタの前記一端に接続される、
請求項１から５のいずれか１項に記載された電力変換装置。

【請求項9】

ブリッジ回路と、
前記ブリッジ回路に接続される平滑コンデンサと、
ダイオードと、を、更に備え、
前記ダイオードのカソード端子は、前記スイッチ素子の一端に接続される、
請求項１から５のいずれか１項に記載された電力変換装置。

【請求項10】

入力電力を所定の出力電力に変換する電力変換装置において出力電流の値を推定する方法であって、
スイッチ素子のＯＮ期間の直前のＯＦＦ期間の少なくとも２つのタイミングにおける出力電流をサンプリングすることにより出力電流のサンプル値を取得し、当該サンプル値に基づいて、前記ＯＮ期間の開始タイミングの出力電流の値を算出し、
算出した出力電流の値と、前記電力変換装置のインダクタのインダクタンスと、出力電流のサンプリング周期とに基づいて、前記ＯＮ期間中の所定のタイミングにおける出力電流の値を推定する、
電力変換装置において出力電流の値を推定する方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力変換装置、電力変換装置において出力電流の値を推定する方法に関する。

【背景技術】

【0002】

従来、出力電流の検出値に基づいて、ＰＷＭ信号のデューティ比をフィードバック制御する昇圧型や降圧型ＤＣ－ＤＣコンバータ、または昇圧型、降圧型ＡＣ－ＤＣコンバータが知られている。例えば日本国公開公報特開２０１７－０８５８３５号公報には、出力電圧又は出力電流の少なくともいずれかを反映した値を検出する検出部と、入力電圧から出力電圧への電圧変換をＰＷＭ信号により制御する制御部とを備える。当該制御部は、出力の目標値と検出部の検出結果とに基づいて、ＰＷＭ信号のデューティ比を更新するフィードバック制御を行う。

【先行技術文献】

【特許文献】

【0003】

【文献】日本国公開公報：特開２０１７－０８５８３５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、近年、ＧａＮやＳｉＣで作製したスイッチ素子の開発によって、電力変換装置のスイッチング周波数の高速化が進んでいる。しかしながら、スイッチング周波数の高速化によって、出力電流を適切に検出することが困難となってきている。すなわち、高速スイッチング時にスイッチ素子のＯＦＦ期間からＯＮ期間に切り替わった直後には、スイッチ素子等の各素子の寄生容量および寄生インダクタンスの存在により出力電流にノイズが重畳する場合があるため、出力電流の検出値が正しい値となっていない場合がある。特に、ＯＮ期間が短い場合には、出力電流にノイズが重畳している時間のＯＮ期間に占める割合が相対的に高くなるため、出力電流の検出値が正しい値となっていない状況が顕著になる。正しくない出力電流の検出値に基づいて制御を行った場合、出力電流に基づくスイッチ素子の制御が適切に行われないか、又は、出力電流の過電流検出が適切に行われない可能性がある。

【0005】

そこで、本発明は、電力変換装置のスイッチ素子のＯＮ期間が短い場合に、適切な出力電流を得ることを目的とする。

【課題を解決するための手段】

【0006】

本願の例示的な第１発明は、入力電力を所定の出力電力に変換する電力変換装置であって、インダクタと、前記インダクタの一端に接続されるスイッチ素子と、前記電力変換装置の出力電流を検出する電流センサと、所定のサンプリング周期で前記電流センサにより検出された出力電流をサンプリングし、前記スイッチ素子のＯＮ期間中の所定のタイミングの出力電流の値である第１電流値を得る制御部と、を備え、前記制御部は、前記スイッチ素子の前記ＯＮ期間の直前のＯＦＦ期間の少なくとも２つのタイミングにおける出力電流のサンプル値に基づいて、前記ＯＮ期間の開始タイミングの出力電流の値である第２電流値を算出し、前記第２電流値と、前記インダクタのインダクタンスと、前記サンプリング周期とに基づいて算出した推定値を前記第１電流値とする、電力変換装置である。

【発明の効果】

【0007】

本発明によれば、電力変換装置のスイッチ素子のＯＮ期間が短い場合に、適切な出力電流を得ることができる。

【図面の簡単な説明】

【0008】

【図1】図１は、実施形態に係る昇圧型ＤＣ－ＤＣコンバータの回路図である。

【図2】図２は、実施形態に係るＤＣ－ＤＣコンバータの出力電流について、理想的な波形と実際の波形について示す図である。

【図3a】図３ａは、実施形態に係るＤＣ－ＤＣコンバータの制御内容を示すフローチャートである。

【図3b】図３ｂは、実施形態に係るＤＣ－ＤＣコンバータの制御内容を示すフローチャートである。

【図4】図４は、連続したデューティサイクルにおける出力電流の波形を示す図である。

【図5】図５は、図４の波形の一部を拡大した図である。

【図6】図６は、実施形態に係る降圧型ＤＣ－ＤＣコンバータの回路図である。

【図7】図７は、実施形態に係る昇圧型ＡＣ－ＤＣコンバータの回路図である。

【図8】図８は、実施形態に係る降圧型ＡＣ－ＤＣコンバータの回路図である。

【発明を実施するための形態】

【0009】

以下、本発明の電力変換装置の一実施形態である昇圧型のＤＣ－ＤＣコンバータ１について説明する。

【0010】

（１）本実施形態に係るＤＣ－ＤＣコンバータ１の構成



図１は、本実施形態に係るＤＣ－ＤＣコンバータ１の回路図である。図１に示すように、本実施形態のＤＣ－ＤＣコンバータ１は、入力電源２の入力電圧Ｖ_ＩＮを昇圧させて負荷Ｒ_Ｌに出力電圧Ｖ_ＯＵＴを供給する非絶縁型の昇圧型コンバータである。入力電圧Ｖ_ＩＮは、例えば直流電圧（定電圧や全波整流された電圧等）である。

【0011】

ＤＣ－ＤＣコンバータ１は、基本的な昇圧回路の構成として、インダクタＬ１、ダイオードＤ１、キャパシタＣ１、および、インダクタＬ１の一端に接続されるスイッチ素子としてのＮＭＯＳトランジスタＱ１を含む。ＤＣ－ＤＣコンバータ１はさらに、ＤＣ－ＤＣコンバータ１の出力電流を検出する電流センサ３と、制御部４とを備える。



後述するが、制御部４は、所定のサンプリング周期で電流センサ３により検出された出力電流をサンプリングし、ＮＭＯＳトランジスタＱ１（スイッチ素子の一例）のＯＮ期間中の所定のタイミングの出力電流の値である電流値（第１電流値）を得る。制御部４は、当該電流値（第１電流値）に基づいてＮＭＯＳトランジスタＱ１のデューティ比を制御する。

【0012】

入力電源２の一方の端子はノードＮ１に接続され、入力電源２の他方の端子はノードＮ２に接続されている。インダクタＬ１の一方の端はノードＮ２に接続され、インダクタＬ１の他方の端は、ダイオードＤ１のアノード端子とＮＭＯＳトランジスタＱ１のドレイン端子とに接続されている。ＮＭＯＳトランジスタＱ１のソース端子は、ノードＮ１に接続されている。ダイオードＤ１のカソード端子とノードＮ１の間には、負荷Ｒ_Ｌと並列にキャパシタＣ１が接続されている。

【0013】

ＮＭＯＳトランジスタＱ１のゲート端子には、制御部４によって制御されたデューティ比のゲート電圧Ｖ_Ｇが印加される。



ＮＭＯＳトランジスタＱ１のＯＮ期間では、インダクタＬ１に電流が流れてインダクタＬ１にエネルギーが蓄積される。このとき、ダイオードＤ１は非導通状態となっており、負荷Ｒ_Ｌに対してキャパシタＣ１から電流が供給される。 他方、ＮＭＯＳトランジスタＱ１のＯＦＦ期間では、インダクタＬ１に蓄積されたエネルギーが逆起電力として放出されて、ダイオードＤ１が導通状態となる。そのため、インダクタＬ１に流れる電流は、キャパシタＣ１を充電すると同時に負荷Ｒ_Ｌへも供給される。このとき、負荷Ｒ_Ｌにかかる出力電圧は、入力電源２の入力電圧Ｖ_ＩＮとインダクタＬ１で生ずる逆起電力の和からダイオードＤ１の順方向電圧を引いた値となる。

【0014】

電流センサ３は、ＤＣ－ＤＣコンバータ１の出力電流に比例した電圧を制御部４へ出力する。電流センサ３は、例えばシャント抵抗器を備え、シャント抵抗器の両端電圧を検出する。電流センサ３の電流検出原理は特に限定するものではなく、他の検出原理を採用してもよい。他の検出原理として、例えばホール素子を用いた電流検出方法が挙げられる。



以下の説明では、電流センサ３によって検出した、ＤＣ－ＤＣコンバータ１の出力電流に比例した電圧を「検出電圧」という。

【0015】

制御部４は、入力電源２の両端のノードＮ１，Ｎ２の電圧である入力電圧Ｖ_ＩＮと、電流センサ３の検出電圧とを取り込むマイクロコントローラ（図示せず）と、マイクロコントローラにより決定されたデューティ比に基づいて、当該デューティ比のパルス波形のゲート電圧Ｖ_Ｇを生成するパルス生成回路（図示せず）と、を備える。マイクロコントローラは、所定のサンプリング周期で、入力電圧Ｖ_ＩＮと、電流センサ３の検出電圧とをデジタル値（サンプル値）に変換し、後述するアルゴリズムに従ってＤＣ－ＤＣコンバータ１の出力電流を得る。



マイクロコントローラはさらに、得られたＤＣ－ＤＣコンバータ１の出力電流に基づいて、ＮＭＯＳトランジスタＱ１のゲート電圧Ｖ_Ｇのデューティ比を決定する。すなわち、制御部４は、例えば出力電流が一定となるようにフィードバック制御によりデューティ比を決定する。

【0016】

図２に、実施形態に係るＤＣ－ＤＣコンバータ１の出力電流について、理想的な波形と実際の波形について示す。出力電流の理想的な波形とは、仮にＮＭＯＳトランジスタＱ１等の各素子の寄生容量および寄生インダクタンスがないとした場合の出力電流の波形である。図２に示すように、理想的な波形では、時間の経過に伴う出力電流の変化が線形となる。

【0017】

それに対して、実際のＤＣ－ＤＣコンバータ１では、ＮＭＯＳトランジスタＱ１や他の素子の寄生容量および寄生インダクタンスが存在する。したがって、図２の実際の波形に示すように、出力電流にはスイッチングの切り替え直後にノイズが重畳する。そのため、ＤＣ－ＤＣコンバータ１の出力電圧の上記マイクロコントローラによるサンプル値に基づいてデューティ比を決定したならば、フィードバック制御が適切に行われないか、又は過電流の検出が適切に行われない可能性がある。



そこで、本実施形態のＤＣ－ＤＣコンバータ１では、以下で述べるアルゴリズムにより出力電流の値を得るようにする。

【0018】

（２）本実施形態に係る出力電流の決定アルゴリズム



次に、本実施形態に係るＤＣ－ＤＣコンバータ１の制御部４での、出力電流の決定アルゴリズムについて、図３～５を参照して説明する。図３ａおよび図３ｂは、それぞれ実施形態に係るＤＣ－ＤＣコンバータの制御内容を示すフローチャートである。図４は、連続したデューティサイクルにおける出力電流の波形を示す図である。図５は、図４の波形の一部を拡大した図である。



以下では、図４に示すように、Ｎ－１回目（Ｎ≧２）およびＮ回目の連続した２回のデューティサイクルにおける処理を、図３ａおよび図３ｂのフローチャートに関連付けて説明する。なお、図３ａおよび図３ｂのフローチャートにおいて、予測フラグは、次回のデューティサイクルについて、出力電流のサンプル値に基づいて行うか（予測フラグ＝「０」）、又は、後述する推定値に基づいて行うか（予測フラグ＝「１」）の目安となるフラグであり、初期値は「０」である。

【0019】

図３ａおよび図３ｂのフローチャートの処理開始タイミングは、ＮＭＯＳトランジスタＱ１のＯＮ期間の所定のタイミングである。例えば、ＯＮ期間の中央の時刻であってもよい。ここでは、図４のＮ－１回目デューティサイクルの時刻ｔ１が処理開始タイミングであるとする（ステップＳ１０：ＹＥＳ）。先ず、制御部４は、時刻ｔ１において入力電圧Ｖ_ＩＮのサンプル値を取得する（ステップＳ１２）。

【0020】

次いで、制御部４は、デューティ比(Duty)が所定値ＴＨ１未満であるか否かを判定する（ステップＳ１４）。Ｎ－１回目デューティサイクルのデューティ比は時刻ｔ１で既知であるため、当該デューティ比に従って、ステップＳ１４は判定される。



デューティ比が大きい場合、つまりＯＮ期間が比較的長い場合には、当該ＯＮ期間の所定のタイミングでの出力電流（以下、「ＯＮ期間出力電流」という。）は安定しており、当該出力電流のサンプル値が適切な値である可能性が高い。



デューティ比が小さい場合、つまりＯＮ期間が比較的短い場合には、当該ＯＮ期間の所定のタイミングにおいてノイズが重畳している可能性が高い。そのため、当該所定のタイミングにおいて出力電流が安定しておらず、出力電流のサンプル値が適切な値である可能性が低いため、出力電流の推定値を算出する方がよい。



そこで、ステップＳ１４では、デューティ比の大きさに応じて以降の処理を分岐させるようにしている。

【0021】

図４に示す例では、Ｎ－１回目のデューティサイクルのデューティ比が所定値ＴＨ１以上である場合を想定している。



デューティ比が所定値ＴＨ１以上である場合（ステップＳ１４：ＮＯ）、制御部４は、予測フラグを「０」とし（ステップＳ１６）、Ｎ－１回目ＯＮ期間のＯＮ期間出力電流のサンプル値（つまり、時刻ｔ１の出力電流のサンプル値）を取得する（ステップＳ１８）。そして、制御部４は、ステップＳ１８で取得したサンプル値を、Ｎ－１回目処理のデューティ比の算出に用いる出力電流の値（以下、「制御電流値Ｉ_ＣＯＮＴ」という。）とする（ステップＳ２０）。 制御電流値Ｉ_ＣＯＮＴは第１電流値の一例であり、所定値ＴＨ１のデューティ比によって特定されるＯＮ期間の長さは第１所定値の一例である。すなわち、制御部４は、ＯＮ期間の長さが第１所定値以上である場合には、ＯＮ期間中の所定のタイミングにおける出力電流のサンプル値を第１電流値とする。

【0022】

次いで、Ｎ－１回目処理では、次のＮ回目処理のために、Ｎ回目のＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}を算出しておく。ＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}とは、ＯＮ期間の開始タイミングにおける出力電流推定値である。



先ず、制御部４は、ＯＦＦ期間の出力電流（ＯＦＦ期間出力電流）のサンプル値を２点取得する（ステップＳ３４）。図４に示す例では、時刻ｔ２，ｔ３の出力電流のサンプル値を取得する。取得する２点のサンプル値は、ＯＮからＯＦＦへの切り替わり直後ではなく、比較的安定したＯＦＦ期間後半の２点であることが好ましい。制御部４は、時刻ｔ２，ｔ３の間の出力電流のサンプル値の勾配から、ＯＦＦ期間終了電流値Ｉ_{ＯＦＦ＿ＥＮＤ}を算出する（ステップＳ３６）。ＯＦＦ期間終了電流値Ｉ_{ＯＦＦ＿ＥＮＤ}とは、ＯＦＦ期間の終了タイミングにおける出力電流推定値（図４では、時刻ｔ４の出力電流の推定値）である。

【0023】

ここで、ＯＦＦ期間の終了タイミングにおける出力電流がゼロとなる場合（つまり、不連続モードの場合）には、制御電流値Ｉ_ＣＯＮＴの推定値の算出（後述するＮ回目処理のステップＳ２４）が適切に行われない可能性が高い。そのため、ステップＳ３６で算出したＯＦＦ期間終了電流値Ｉ_{ＯＦＦ＿ＥＮＤ}の下限値を所定値ＴＨ２に制限する処理を行う（ステップＳ３８，Ｓ４０）。

【0024】

Ｎ－１回目デューティサイクルのＯＦＦ期間の終了時刻とＮ回目のデューティサイクルのＯＮ期間の開始時刻とは一致するため、制御部４は、ステップＳ３６～Ｓ４０を経て得られたＯＦＦ期間終了電流値Ｉ_{ＯＦＦ＿ＥＮＤ}をＮ回目のＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}とする（ステップＳ４２）。ＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}は、第２電流値の一例である。



ステップＳ３８の所定値ＴＨ２は、第２所定値の一例である。すなわち、制御部４は、ＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}（第２電流値）が第２所定値以下である場合には、ＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}（第２電流値）が第２所定値であるとして、次のＮ回目処理の制御電流値Ｉ_ＣＯＮＴ（第１電流値）を推定する。

【0025】

上述したように、制御部４は、ＮＭＯＳトランジスタＱ１のＯＮ期間の直前のＯＦＦ期間の少なくとも２つのタイミングにおける出力電流のサンプル値に基づいて、ＯＮ期間の開始タイミングの出力電流の値である第２電流値を算出する。



次いで、予測フラグの値を「１」とし（ステップＳ４４）、Ｎ－１回目処理を終了する。



図示しないが、制御部４は、Ｎ－１回目処理において得られた制御電流値Ｉ_ＣＯＮＴに基づいて、Ｎ回目のデューティ比を決定し、出力電流が過電流であるか否かを判断する。

【0026】

図４の時刻ｔ５になると、制御部４は、Ｎ回目処理を開始する（ステップＳ１０）。先ず、制御部４は、時刻ｔ５において入力電圧Ｖ_ＩＮのサンプル値を取得する（ステップＳ１２）。



図４に示す例では、Ｎ回目のデューティサイクルのデューティ比が所定値ＴＨ１未満である場合を想定している。



時刻ｔ５の時点でＮ回目のデューティ比は既知である。デューティ比が所定値ＴＨ１未満である場合（ステップＳ１４：ＹＥＳ）、制御部４は、予測フラグが「１」であるか否かを判定する（ステップＳ２２）。Ｎ－１回目処理のステップＳ４４において予測フラグは「１」とされているため、ステップＳ２４へ進む。

【0027】

ステップＳ２４では、制御部４は、Ｎ－１回目処理のステップＳ４２で算出したＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}（第２電流値の例）と、下記式（１）の関係とに基づいて、時刻ｔ５における制御電流値Ｉ_ＣＯＮＴの推定値Ｉ_ＰＤを算出する。



なお、式（１）において、ＬはインダクタＬ１のインダクタンスであり、入力電圧Ｖ_ＩＮはステップＳ１２で取得した値であり、サンプリング周期は既知である。そのため、式（１）からＩの変化率を算出することができ、時刻ｔ５における推定値Ｉ_ＰＤがもとめられる。

【0028】

【数1】

【0029】

ステップＳ２４で算出した推定値Ｉ_ＰＤをＮ回目処理の制御電流値Ｉ_ＣＯＮＴとしてもよいが、ＯＮ期間出力電流のサンプル値（時刻ｔ５の出力電流のサンプル値）が異常値でなければ当該サンプル値をＮ回目処理の制御電流値Ｉ_ＣＯＮＴとする方が好ましい。すなわち、デューティ比が所定値ＴＨ１未満である場合であってもサンプル値が適切な値であれば、サンプル値を制御電流値Ｉ_ＣＯＮＴとした方が、より適切な制御を行う観点から好ましいと考えられる。



そこで、制御部４は、ＯＮ期間出力電流のサンプル値（時刻ｔ５の出力電流のサンプル値）を取得し（ステップＳ２６）、当該サンプル値が異常な値であるか否かを判定する（ステップＳ２８）。

【0030】

図５に、図４のＮ回目ＯＮ期間を拡大した図を示す。ステップＳ２８では、制御部４は、図５に示すように、時刻ｔ５のＯＮ期間出力電流のサンプル値Ｉ_{ＳＡＭＰＬＥ}と、ステップＳ２４で算出した推定値Ｉ_ＰＤとを比較する。そして、制御部４は、推定値Ｉ_ＰＤとサンプル値Ｉ_{ＳＡＭＰＬＥ}との差分が所定の基準に基づいて大きい場合にサンプル値Ｉ_{ＳＡＭＰＬＥ}が異常であると判断し、当該差分が所定の基準に基づいて小さい場合にサンプル値Ｉ_{ＳＡＭＰＬＥ}が正常であると判断する。

【0031】

一例として、制御部４は、サンプル値Ｉ_{ＳＡＭＰＬＥ}が推定値Ｉ_ＰＤの所定の比率の範囲を外れた値である場合には、サンプル値Ｉ_{ＳＡＭＰＬＥ}が異常であると判断する。例えば、サンプル値Ｉ_{ＳＡＭＰＬＥ}が推定値Ｉ_ＰＤの０．７～１．３倍の範囲外である場合には、サンプル値Ｉ_{ＳＡＭＰＬＥ}が異常であると判断する。逆に、サンプル値Ｉ_{ＳＡＭＰＬＥ}が推定値Ｉ_ＰＤの０．７～１．３倍の範囲内である場合には、サンプル値Ｉ_{ＳＡＭＰＬＥ}が正常であると判断する。

【0032】

制御部４は、サンプル値Ｉ_{ＳＡＭＰＬＥ}が異常であると判断した場合には（ステップＳ２８：ＹＥＳ）、ステップＳ２４で算出した推定値Ｉ_ＰＤを制御電流値Ｉ_ＣＯＮＴとする（ステップＳ３０）。すなわち、制御部４は、ＯＮ期間の長さが第１所定値未満である場合に、ＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}（第２電流値）と、インダクタＬ１のインダクタンスＬと、サンプリング周期とに基づいて算出した推定値Ｉ_ＰＤを制御電流値Ｉ_ＣＯＮＴ（第１電流値）とする。



制御部４は、サンプル値Ｉ_{ＳＡＭＰＬＥ}が異常でないと判断した場合には（ステップＳ２８：ＮＯ）、サンプル値Ｉ_{ＳＡＭＰＬＥ}を制御電流値Ｉ_ＣＯＮＴとする（ステップＳ３２）。すなわち、制御部４は、ＯＮ期間の長さが第１所定値未満である場合に、推定値Ｉ_ＰＤと、ＯＮ期間中の所定のタイミングにおける出力電流のサンプル値Ｉ_{ＳＡＭＰＬＥ}との差分が、所定の基準に基づき小さいと判断した場合には、サンプル値Ｉ_{ＳＡＭＰＬＥ}を制御電流値Ｉ_ＣＯＮＴ（第１電流値）とする。

【0033】

次いで、Ｎ回目処理では、次のＮ＋１回目処理のために、Ｎ＋１回目のＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}を、ステップＳ３４～Ｓ４４により算出しておく。ステップＳ３４～Ｓ４４の処理は、Ｎ－１回目処理と同じであるため、重複説明を省略する。

【0034】

以上説明したように、本実施形態のＤＣ－ＤＣコンバータ１において制御部４は、ＮＭＯＳトランジスタＱ１のＯＮ期間の直前のＯＦＦ期間の少なくとも２つのタイミングにおける出力電流のサンプル値に基づいて、ＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}（第２電流値）を算出する。そして、制御部４は、ＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}（第２電流値）と、インダクタＬ１のインダクタンスと、サンプリング周期とに基づいて算出した推定値Ｉ_ＰＤを、ＯＮ期間の所定のタイミングにおける出力電流である第１電流値（上記制御電流値Ｉ_ＣＯＮＴ）と推定する。そのため、高速スイッチング時にＮＭＯＳトランジスタＱ１のＯＦＦ期間からＯＮ期間に切り替わった直後に出力電流にノイズが重畳する場合があっても、ＯＮ期間の所定のタイミングにおける適切な出力電流の値を得ることができる。結果として、ＮＭＯＳトランジスタＱ１のデューティ比の制御、および／または、出力電流の過電流の検出を適切に行うことができる。

【0035】

以上、本発明の電力変換装置の一実施形態である昇圧型ＤＣ－ＤＣコンバータについて説明したが、本発明は上記の実施形態に限定されない。また、上記の実施形態は、本発明の主旨を逸脱しない範囲において、種々の改良や変更が可能である。

【0036】

例えば、上述した実施形態では、スイッチ素子としてＮＭＯＳトランジスタの場合について説明したが、その限りではない。スイッチ素子としてＰＭＯＳトランジスタを適用してもよいし、ＩＧＢＴ等の他の半導体素子を適用してもよい。ＳｉＣ製の半導体素子は、Ｓｉ製の半導体素子と比較して極めてオン抵抗が小さいため、本発明が適用されるスイッチ素子として好ましい。

【0037】

上述した実施形態では、図３ｂのフローチャートのステップＳ３６において、２点の出力電流のサンプル値からＯＦＦ期間終了電流値Ｉ_{ＯＦＦ＿ＥＮＤ}を算出する場合について説明したが、その限りではない。３点以上の出力電流のサンプル値からＯＦＦ期間終了電流値Ｉ_{ＯＦＦ＿ＥＮＤ}を算出してもよい。その場合、３点以上の出力電流のサンプル値を基に最小自乗法によりもとめた直線に基づいて、ＯＦＦ期間終了電流値Ｉ_{ＯＦＦ＿ＥＮＤ}を算出してもよい。

【0038】

上述した実施形態では、スイッチ素子のデューティ比をフィードバック制御する場合について説明したが、本発明の適用は、デューティ比を制御するＤＣ－ＤＣコンバータに限られない。スイッチ素子のＯＮ期間の所定のタイミングにおける出力電流が適切に得られればよく、デューティ比の制御を必ずしも行わなくてもよい。例えば、出力電流の過電流検出を行う目的のみに本発明は適用できる。例えば、本発明は、ＡＣ－ＤＣコンバータまたは、ＰＦＣ回路（力率改善回路）等に適用されてもよい。したがって、本発明は、電力変換装置のスイッチ素子のＯＮ期間の所定のタイミングにおける出力電流を適切に得るために適用され得る。



以下、上述した昇圧型ＤＣ－ＤＣコンバータとは異なる電力変換装置の適用例について説明する。

【0039】

図６は、実施形態に係る降圧型ＤＣ－ＤＣコンバータの回路図である。図６に示すように、当該降圧型ＤＣ－ＤＣコンバータは、ダイオードをＤ２備え、ダイオードＤ２のカソード端子は、ＮＭＯＳトランジスタＱ２の一端に接続される。



図６の降圧型ＤＣ－ＤＣコンバータでは、ＮＭＯＳトランジスタＱ２がオンになる期間と、ＮＭＯＳトランジスタＱ２がオフになる期間とが繰り返され、入力電源２の直流電圧を方形波電圧に変換する。当該方形波電圧はインダクタＬ２およびキャパシタＣ２によるＬＣ型ローパスフィルタで平滑され、直流の出力電圧が得られる。出力電圧Ｖ_ＯＵＴの大きさは、ＮＭＯＳトランジスタＱ２に与えられるゲート電圧Ｖ_Ｇのデューティ比で決定される。ＮＭＯＳトランジスタＱ２がオフになった場合には、インダクタＬ２は、ＮＭＯＳトランジスタＱ２がオンのときに流れていた電流を維持しようとしてダイオードＤ２をオンさせる。



図６には図示しないが、図１と同様に、制御部４が設けられる。制御部４は、入力電源２の両端ノードＮ１，Ｎ２の電圧、および電流センサ３の検出電圧を取り込み、ＮＭＯＳトランジスタＱ２のゲート電圧を制御する。そして、図１の昇圧型ＤＣ－ＤＣコンバータ１と同様に、ＮＭＯＳトランジスタＱ２のＯＮ期間の所定のタイミングにおける適切な出力電流の値が得られるように制御される。

【0040】

降圧型ＤＣ－ＤＣコンバータの場合、図３ａのステップＳ２４では、制御部４は、Ｎ－１回目処理のステップＳ４２で算出したＯＮ期間開始電流値Ｉ_{ＯＮ＿ＳＴＡＲＴ}と、下記式（２）の関係とに基づいて、時刻ｔ５（図４参照）における制御電流値Ｉ_ＣＯＮＴの推定値Ｉ_ＰＤを算出する。



なお、式（２）において、ＬはインダクタＬ２のインダクタンスであり、サンプリング周期は既知である。制御部４は、入力電圧Ｖ_ＩＮおよび出力電圧Ｖ_ＯＵＴのサンプル値を逐次取り込む。そのため、式（２）からＩの変化率を算出することができ、時刻ｔ５における推定値Ｉ_ＰＤがもとめられる。後述する降圧型ＡＣ－ＤＣコンバータについても同様である。

【0041】

【数2】

【0042】

図７は、実施形態に係る昇圧型ＡＣ－ＤＣコンバータの回路図である。



図７に示す昇圧型ＡＣ－ＤＣコンバータは、図１に示した昇圧型ＤＣ－ＤＣコンバータ１の入力側において、入力電源２に代えて、入力電源２Ａ、ブリッジ回路７、および、ブリッジ回路７に接続されるキャパシタＣ３（平滑コンデンサ）を備える。入力電源２Ａは、所定の振幅および周波数で動作する交流電源である。図１同様、ダイオードＤ１のアノード端子は、インダクタＬ１の一端に接続される。図１と同じ構成要素については図１と同一符号を付してある。



図７に示す昇圧型ＡＣ－ＤＣコンバータでは、入力電源２Ａによって発生する交流電圧は、ダイオードによるブリッジ回路７によって全波整流され、キャパシタＣ３によって平滑化される。



図７には図示しないが。図１と同様に制御部４が設けられる。制御部４は、キャパシタＣ３の両端ノードＮ１，Ｎ２の電圧、および電流センサ３の検出電圧を取り込み、ＮＭＯＳトランジスタＱ１のゲート電圧を制御する。そして、図１の昇圧型ＤＣ－ＤＣコンバータ１と同様に、ＮＭＯＳトランジスタＱ１のＯＮ期間の所定のタイミングにおける適切な出力電流の値が得られるように制御される。

【0043】

図８は、実施形態に係る降圧型ＡＣ－ＤＣコンバータの回路図である。



図８に示す降圧型ＡＣ－ＤＣコンバータは、図６に示した降圧型ＤＣ－ＤＣコンバータの入力側において、入力電源２に代えて、入力電源２Ａ、ブリッジ回路７、および、ブリッジ回路７に接続されるキャパシタＣ３（平滑コンデンサ）を備える。ダイオードＤ２のカソード端子は、ＮＭＯＳトランジスタＱ２の一端に接続される。入力電源２Ａは、所定の振幅および周波数で動作する交流電源である。図６と同じ構成要素については図６と同一符号を付してある。



図８に示す降圧型ＡＣ－ＤＣコンバータでは、入力電源２Ａによって発生する交流電圧は、ダイオードによるブリッジ回路７によって全波整流され、キャパシタＣ３によって平滑化される。



図８には図示しないが。図１と同様に制御部４が設けられる。制御部４は、キャパシタＣ３の両端ノードＮ１，Ｎ２の電圧、および電流センサ３の検出電圧を取り込み、ＮＭＯＳトランジスタＱ２のゲート電圧を制御する。そして、図１の昇圧型ＤＣ－ＤＣコンバータ１と同様に、ＮＭＯＳトランジスタＱ２のＯＮ期間の所定のタイミングにおける適切な出力電流の値が得られるように制御される。

【符号の説明】

【0044】

１…昇圧型ＤＣ－ＤＣコンバータ、２，２Ａ…入力電源、３…電流センサ、４…制御部、７…ブリッジ回路、Ｌ１，Ｌ２…インダクタ、Ｄ１，Ｄ２…ダイオード、Ｑ１，Ｑ２…ＮＭＯＳトランジスタ、Ｃ１～Ｃ３…キャパシタ、Ｒ_Ｌ…負荷、Ｎ１，Ｎ２…ノード

【図1】

【図2】

【図3a】

【図3b】

【図4】

【図5】

【図6】

【図7】

【図8】