特許 7005451 基板検査装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-01-07

(45)【発行日】2022-01-21

(54)【発明の名称】基板検査装置

(51)【国際特許分類】

   G01R 31/26 20200101AFI20220114BHJP

   G01R 1/073 20060101ALI20220114BHJP

   G01R 31/28 20060101ALI20220114BHJP

【ＦＩ】

G01R31/26 J

G01R1/073 D

G01R31/28 K

【請求項の数】 10

(21)【出願番号】P 2018142918

(22)【出願日】2018-07-30

(65)【公開番号】P2020020608

(43)【公開日】2020-02-06

【審査請求日】2020-10-27

(73)【特許権者】

【識別番号】391016358

【氏名又は名称】東芝情報システム株式会社

(74)【代理人】

【識別番号】100090169

【弁理士】

【氏名又は名称】松浦 孝

(74)【代理人】

【識別番号】100074147

【弁理士】

【氏名又は名称】本田 崇

(74)【代理人】

【識別番号】100124497

【弁理士】

【氏名又は名称】小倉 洋樹

(72)【発明者】

【氏名】岡田 昌彦

【審査官】田口 孝明

(56)【参考文献】

【文献】特開２０１１－０５８８２８（ＪＰ，Ａ）

【文献】特開２０１３－２１３７８７（ＪＰ，Ａ）

【文献】特開２０１０－０２５６０１（ＪＰ，Ａ）

【文献】特開２０１３－２３８５５４（ＪＰ，Ａ）

【文献】特開２０００－０５５９９１（ＪＰ，Ａ）

【文献】特開２０１６－１６６７８３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

ＩＰＣ Ｇ０１Ｒ ３１／２６、

１／０６－１／０７３、

３１／２８、

３１／３０、

３１／３０２、

３１／３１６、

３１／３１７、

３１／３１８３、

３１／３１８５、

３１／３１９、

Ｈ０１Ｌ ２１／６４－２１／６６

(57)【特許請求の範囲】

【請求項1】

少なくとも一方の平面における縦横方向に所定ピッチで複数のテストピンが植設されたプローブ平面板と、
夫々の基準点を一致させて前記プローブ平面板の基準点と測定対象回路が実装された基板とを配置した検査状態において、前記測定対象回路が稼働状態となった後に前記テストピン中の所要テストピンを介して前記測定対象回路の所要位置の電圧及び／または電流を取得する電圧電流取得手段と、
前記測定対象回路の回路図画像情報に基づき回路図画像を表示手段の画面に表示し、前記電圧及び／または電流の値を前記回路図画像と共に表示する表示制御手段と
を具備することを特徴とする基板検査装置。

【請求項2】

前記検査状態において、前記テストピン中の所要テストピンを介して前記測定対象回路へ信号供給を行う信号供給制御手段を具備することを特徴とする請求項１に記載の基板検査装置。

【請求項3】

前記信号供給制御手段は、予め備えられているテストシナリオに基づき信号供給を行い、前記電圧電流取得手段は、前記テストシナリオに基づき電圧及び／または電流を取得することを特徴とする請求項２に記載の基板検査装置。

【請求項4】

前記検査状態において、前記テストピン中の所要テストピンを介して前記測定対象回路の電源供給を行い稼働状態とする電源供給制御手段を具備することを特徴とする請求項１乃至３のいずれか１項に記載の基板検査装置。

【請求項5】

前記表示制御手段は、前記プローブ平面板に植設された複数のテストピンの位置をそれぞれ中心としたメッシュの各区画に対し、取得した電圧及び／または電流の値に応じて異なる色の画像を表示することを特徴とする請求項１乃至４のいずれか１項に記載の基板検査装置。

【請求項6】

前記プローブ平面板を２枚有し、
前記電圧電流取得手段は、一方のプローブ平面板を基板の一方の面に配置し、他方のプローブ平面板を基板の他方の面に配置した状態で電圧及び／または電流を取得するものであり、
前記表示制御手段は、前記一方の面に対する表示と前記他方の面に対する表示を切換えて表示することを特徴とする請求項１乃至５のいずれか１項に記載の基板検査装置。

【請求項7】

前記テストピン中の所要テストピンに対し与えるべき信号を出力する信号出力部と、
前記テストピンと前記信号出力部との間に設けられ、ハイインピーダンス状態と信号の通過状態に切り換え可能であり、前記測定対象回路の所要位置の電圧及び／または電流を取得する際に前記信号出力部から所要テストピンへ与えるべき信号を通過させる通過状態とする入出力スイッチと
を備えることを特徴とする請求項１乃至６のいずれか１項に記載の基板検査装置。

【請求項8】

前記テストピンは、
前記プローブ平面板に設けられた筒部と、
前記筒部内に設けられた弾性手段と、
前記弾性手段に設けられ、前記筒部内を丈方向に移動する導電部と
を備えることを特徴とする請求項１乃至７のいずれか１項に記載の基板検査装置。

【請求項9】

前記テストピンは、
前記プローブ平面板に設けられた弾性基部と、
前記弾性基部に設けられた導電部と
を備え、
前記導電部が前記プローブ平面板の面に直交する方向に伸縮することを特徴とする請求
項１乃至７のいずれか１項に記載の基板検査装置。

【請求項10】

前記テストピンは、前記測定対象回路の導電部位に接触する導電部を備え、この導電部がカーボンナノチューブにより構成されていることを特徴とする請求項１乃至９のいずれか１項に記載の基板検査装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、基板検査装置に関するものである。

【背景技術】

【0002】

従来、基板に実装された半導体装置などから構成される回路の検査を行う場合には、特定のポイントに対してプローブを用いて手作業で針あたりしたり、測定用の導線を半田付けしたりする作業が行われていた。

【0003】

上記のような手作業によって所望のポイントにプローブを接触させた上で、電圧や電流の測定を行い、或いは、電圧の印加を行ったり電流を流すようにしたりという処理を行っている。従って、基板検査と言えば、手間がかかり、熟練を要し、多くの時間が割かれるものであった。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１１－５８８２８号公報

【文献】特開２００８－１０８５０５号公報

【文献】特開２００７－３３１０１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１には、基板上に等間隔に多数のポゴピンが配置されており、１つのデバイスピンに対して複数のポゴピンが接触するように構成した半導体試験装置が開示されている。ここに、ポゴピンは一本一本独立しており、座標で管理されている。更に、この特許文献１では、コンタクトチェックによりデバイスピンと導通するポゴピンを特定し、座標から参照ポゴピンのエリアを指定して、導通、非導通の判定、電圧測定、電流の印加等を行うものである。

【0006】

特許文献２には、基板上に多数のポゴピンがマトリックス状または千鳥状配列されたソケット装置が開示されている。このソケット装置においては、ポゴピンの間隔は、ＩＣチップの複数の電極の間隔より狭く設定されている。ＩＣチップのひとつの電極に対して複数のポゴピンが接触するものである。

【0007】

特許文献３には、基板に所定のピッチでスルーホールがマトリックス状に形成され、スルーホールにポゴピンが着脱可能に取り付けられたＩＣ試験装置が開示されている。このＩＣ試験装置では、全てのポゴピンは電気的に独立している。スルーホールと同一または整数倍のピッチの端子配列を有する複数種類のＩＣに対応して試験できる。また、スルーホールはＩＣ端子より多く形成されており、使用しない位置のポゴピンは抜いても残しておいてもよいというものである。

【0008】

本発明は、基板に実装された回路の検査を行うことが可能な基板検査装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明の実施形態に係る基板検査装置は、少なくとも一方の平面における縦横方向に所定ピッチで複数のテストピンが植設されたプローブ平面板と、夫々の基準点を一致させて前記プローブ平面板の基準点と測定対象回路が実装された基板とを配置した検査状態において、前記測定対象回路が稼働状態となった後に前記テストピン中の所要テストピンを介して前記測定対象回路の所要位置の電圧及び／または電流を取得する電圧電流取得手段と、前記測定対象回路の回路図画像情報に基づき回路図画像を表示手段の画面に表示し、前記電圧及び／または電流の値を前記回路図画像と共に表示する表示制御手段とを具備することを特徴とする。

【図面の簡単な説明】

【0010】

【図1】本発明の基板検査装置の第１の実施形態の構成を示す構成図。

【図2】本発明の基板検査装置に用いられるテストピンの一例の断面図。

【図3】本発明の基板検査装置に用いられるテストピンの他の例の断面図。

【図4】本発明の基板検査装置に用いられるＩ／Ｏポート内の要部構成の回路図。

【図5】本発明の基板検査装置に用いられる測定対象回路の回路図と、テストピンの配置を示す平面図。

【図6】本発明に係る第１の実施形態の基板検査装置における主メモリ内の構成を示すブロック図。

【図7】本発明に係る第１の実施形態の基板検査装置における動作を説明するためのフローチャート。

【図8】本発明の基板検査装置の第２の実施形態の構成を示す構成図。

【図9】本発明に係る第２の実施形態の基板検査装置における主メモリ内の構成を示すブロック図。

【図10】本発明に係る第２の実施形態の基板検査装置における動作を説明するためのフローチャート。

【図11】本発明に係る第３の実施形態の基板検査装置による表示例を示す図。

【図12】本発明に係る第３の実施形態の基板検査装置に用いられる測定対象回路の回路図と、テストピンの配置を示す平面図。

【図13】本発明に係る第３の実施形態の基板検査装置における要部動作を説明するためのフローチャート。

【図14】本発明の基板検査装置の第４の実施形態の要部を示す斜視図。

【発明を実施するための形態】

【0011】

以下、添付図面を参照して本発明に係る基板検査装置の実施形態を説明する。各図において同一の構成要素には、同一の符号を付し重複する説明を省略する。図１に、第１の実施形態に係る基板検査装置の構成図を示す。この装置は、プローブ平面板１０とコンピュータ部１００とを主な構成要素としている。

【0012】

プローブ平面板１０は、絶縁性の平面板１１の一方の面に複数のテストピン２０が植設されたものである。テストピン２０は、平面における縦横方向に所定ピッチで植設されている。ここに、「縦横方向に所定ピッチ」とは、マトリックス状に同じピッチで植設されていることが好適であるが、千鳥状等であっても良く、ピッチは同一でなくとも、各テストピンの間隔が分かっていればよく、測定対象回路のどの位置に触れるかについて座標上で特定できるようになっていれば良い。

【0013】

テストピン２０の第１の実施形態は、図２に示すようにポゴピンの構成を備えている。即ち、テストピン２０は、測定対象回路のピンや信号線に接触する導電性の棒状の形状を有し、先端部が尖った導電部である接触部２１と、接触部２１が入り込む空間を有する例えば円筒状の筒部２２とを備えたものである。テストピン２０の全体が導電性を有する構成であっても良い。

【0014】

筒部２２内には、例えばバネによる弾性手段としての弾性部２３が設けられている。弾性部２３の一方の端部は筒部２２の奥部分に固定的に設けられたベース２４固定されている。弾性部２３の一方の端部は接触部２１の基部に固定的に結合された台座部２５に固定されている。

【0015】

筒部２２の開口部においては、周縁部２６が内側に折れ曲がっており、台座部２５が外側に抜けるのを防止している。以上の構成において、通常状態では弾性部２３に付勢された台座部２５が筒部２２の開口部側へ押し付けられて、周縁部２６により飛び出しが抑制された状態にある（図２（ａ））。

【0016】

上記に対し、接触部２１の先端が回路の端子やパッケージに触れた状態でプローブ平面板１０を基板５０（図１）側へ押し付けると、台座部２５が弾性部２３の付勢力に抗して筒部２２の内壁を摺動してベース２４方向へ移動する。接触部２１は台座部２５に固定されているため、台座部２５と共に筒部２２の内のベース２４方向（丈方向）へ移動して筒部２２内に収容されて行くことになる（図２（ｂ））。

【0017】

また、テストピン２０の構成としては、図３に示されるように接触部２１の基部側に導電性樹脂により構成される弾性基部２９が固定的に接続され、上記導電部であるに接触部２１が上記プローブ平面板１０の面に直交する方向に伸縮する実施形態を採用することができる。なお、隣接するテストピン２０間の距離が短く、短絡等の危険がある場合には、各テストピン２０の間に絶縁物を配置するようにすると好適である。また、接触部２１については、カーボンナノチューブにより構成されている構成を採用することができる。

【0018】

各接触部２１は、導電性の弾性部２３や弾性基部２９を介して個別の図示しないリード線に接続されており、このリード線を束ねた図１に示すケーブル３１を介してＩ／Ｏポート３２に接続されている。

【0019】

Ｉ／Ｏポート３２には、１本のリード線に対応して図４に示すような入出力スイッチが設けられている。この入出力スイッチは、２つのゲート３３、３４が逆向きに設けられたものであり、ゲート３３の出力側とゲート３４の入力側とが信号線３５に接続されており、ゲート３３の入力側とゲート３４の出力側とが信号線３６に接続されている。ここでは、信号線３５がテストピン２０へ延びるリード線に接続され、信号線３６が図示しないＡ／Ｄ変換器に接続されている。ゲート３３、３４には、制御信号線３７へＨレベルかＬレベルの制御信号を与えることによりハイインピーダンス状態と通過状態を切換えることができる。

【0020】

Ｉ／Ｏポート３２の上記Ａ／Ｄ変換器及びＤ／Ａ変換器には、コンピュータ部１００のバス４３が接続されている。バス４３には、このコンピュータ部１００を統括制御するＣＰＵ４１が接続され、ＣＰＵ４１は直接接続されている主メモリ４２内のプログラムやデータ等を用いて基板検査装置としての動作を行う。

【0021】

ＣＰＵ４１から延びるバス４３には、上記のＩ／Ｏポート３２以外に、Ｉ／Ｏ制御部４４、外部記憶コントローラ４５、入力コントローラ４６、表示コントローラ４７が接続されている。更に、Ｉ／Ｏポート３２には、信号出力部６１が接続されている。

【0022】

Ｉ／Ｏ制御部４４は、ＣＰＵ４１による制御の下、Ｉ／Ｏポート３２の上記入出力スイッチを制御してゲート３３、３４のハイインピーダンス状態と通過状態を制御すると共に、信号出力部６１より出力される信号を所要のテストピン２０へ繋がる入出力スイッチの信号線３６へ与えるように接続の切換を行い、更に、基板電源部６２を制御して基板５０の測定対象回路へ電源を供給するように制御することができる。

【0023】

外部記憶コントローラ４５には、必要なプログラムやデータ等が格納された外部記憶装置６５が接続されており、入力コントローラ４６には、キーボードやマウス等により構成される入力部６６が接続されており、コマンドやデータを入力することができる。表示コントローラ４７には、ＬＣＤやＬＥＤなどにより構成される表示部６７が接続されており、各種の画像やデータを表示することができる。なお、コンピュータ部１００には、上記以外の構成が設けられていることを排除するものではなく、例えば、プリンタやそのコントローラが備えられていても良い。

【0024】

基板５０は、プリント配線基板等であり、図５（ａ）に示すように、測定対象回路（各種のデバイスやＩＣパッケージが配線により接続されたものが実装されている。また、プローブ平面板１０は、平面図が図５（ｂ）に示すように、テストピン２０が平面における縦横方向に所定ピッチで植設されているものである。基板５０の隅に形成された穴５１と、プローブ平面板１０に形成された穴１２とは、基板５０とプローブ平面板１０の位置決めを行うための基準点である。この基板５０の隅に形成された穴５１と、プローブ平面板１０に形成された穴１２とを一致させて、これらの穴１２、５１にピンを挿入して嵌合することにより、位置決めが行われる。この状態が、夫々の基準点を一致させて上記プローブ平面板１０の基準点と測定対象回路が実装された基板５０とを配置した検査状態である。

【0025】

第１の実施形態では、図６に示されるように、主メモリ４２に、回路図情報４０１と、テストピン位置情報４０２が格納される。回路図情報４０１は、測定対象回路における各種のデバイスやＩＣパッケージの名称情報とその端子やピンの名称情報及びそれらの位置情報、更には、各種のデバイスやＩＣパッケージ間の配線の名称情報及びその位置情報などであり、回路図画像情報を含んでいる。なお、位置情報は、例えば、図５（ａ）のような回路図において、矩形の枠の左下角を原点として直交座標により各点を規定するものであり、座標の刻み（解像度）を、テストピン２０の間隔より狭い値とすることができる。

【0026】

また、テストピン位置情報４０２は、各テストピン２０の名称情報と位置情報により構成することができる。この位置情報は、例えば、図５（ｂ）のようにピン位置が並んでいる場合において、矩形の枠の左下角を原点として直交座標により各点を規定するものであり、座標の刻み（解像度）を、テストピン２０の間隔より狭い値とすることができる。

【0027】

各テストピン２０の名称情報は、各テストピン２０の位置情報をそのまま使うことができる。即ち、（０，０）ピンや（ｘ，ｙ）ピン等の如き名称情報を用いることができる。なお、回路図情報４０１とテストピン位置情報４０２において、座標の刻み（解像度）は同一の値である。

【0028】

更に、主メモリ４２には、図５に示されるように、電圧電流取得手段４０３と表示制御手段４０４とが含まれる。電圧電流取得手段４０３は、夫々の基準点を一致させてプローブ平面板１０の基準点と測定対象回路が実装された基板５０とを配置した検査状態において、上記測定対象回路が稼働状態となった後に上記テストピン２０中の所要テストピンを介して上記測定対象回路の所要位置の電圧及び／または電流を取得するものである。

【0029】

表示制御手段４０４は、上記測定対象回路の回路図画像情報に基づき回路図画像を表示手段である表示部６７の画面に表示し、更に、上記電圧電流取得手段４０３により取得された電圧または電流の値を上記回路図画像と共に表示するものである。「と共に表示する」とは、上記電圧電流取得手段４０３により取得された電圧及び／または電流の値を上記回路図画像に重ねて表示することが好適である。

【0030】

以上のように構成された第１の実施形態に係る基板検査装置では、オペレータが電源投入や信号供給の指示を与え、また、測定対象回路のどの部位の電圧及び／または電流を取得するのかの指示を与えるものとする。これに対し、ＣＰＵ４１は図７に示すフローチャートに対応するプログラムにより動作を行うので、この動作説明を行う。

【0031】

まず、既に説明した検査状態が実現され、コンピュータ部１００の電源が投入される。回路図情報４０１と、テストピン位置情報４０２が主メモリ４２に設定されているので、位置情報に基づき、回路図とテストピンの対応付け情報（回路対応ピン情報）を作成する（Ｓ１１）。測定対象回路における各種のデバイスやＩＣパッケージの端子やピンの名称情報や、各種のデバイスやＩＣパッケージ間の配線の名称情報に、テストピン２０の名称情報（座標による名称情報）の対応付けが行われる。即ち、「デバイスａａの端子ｂ」というように指定を行うと、（ｘ，ｙ）ピンというように対応付けが行われる。勿論、１対多の関係で対応付けられている場合もある。

【0032】

次に、オペレータが電源投入の指示を行うと、これに応じてＩ／Ｏ制御部４４から基板電源部６２へ制御信号が送られ、測定対象回路への電源投入がなされ（Ｓ１２）、測定可能な状態が現出される。

【0033】

次に、オペレータが所望のデバイスやＩＣパッケージの端子を指定して、どのような値等の信号入力指示を与えると、これに応じてＩ／Ｏ制御部４４からＩ／Ｏポート３２の制御が行われ、信号出力部６１から所望の信号が対象回路の端子等へ与えるように処理が行われる（Ｓ１３）。

【0034】

次に、オペレータが所望のデバイスやＩＣパッケージの端子を指定して、どこから電圧及び／または電流を取得するかという指示を与えると、これに応じてＩ／Ｏ制御部４４からＩ／Ｏポート３２の所要の入出力スイッチ制御が行われ、電圧及び／または電流の取得がなされる（Ｓ１４）。

【0035】

ステップＳ１４に続いて、入力した信号の値と、測定した電圧及び／または電流の値を、回路図上の該当位置に配置した画像情報を作成して表示部６７に表示する（Ｓ１５）。ここで測定終了の入力がなされたかを判定し（Ｓ１６）、ＮＯとなるとステップＳ１３へ戻って処理が続けられる。一方、ステップＳ１６においてＹＥＳとなると、処理を終了してエンドとなる。

【0036】

図８に、第２の実施形態に係る基板検査装置の構成図を示す。本実施形態では、オペレータの指示ではなく、図８に示すように、主メモリ４２に設けられたテストシナリオ４０７を用いてＣＰＵ４１が電源供給制御手段４０５として電源供給を行い、信号供給制御手段４０６として所定の信号を供給しながら、電圧電流取得手段４０３として測定対象回路の所要位置の電圧及び／または電流を取得する。

【0037】

電源供給制御手段４０５は、第１の実施形態において説明した検査状態において、上記テストピン２０中の所要テストピンを介して上記測定対象回路へ信号供給を行う。信号供給制御手段４０６は、予め備えられているテストシナリオ４０７に基づき信号供給を行い、電圧電流取得手段４０３は、上記テストシナリオ４０７に基づき電圧及び／または電流を取得する。

【0038】

電源供給は、Ｉ／Ｏポート３２を介して行うために、基板電源・信号出力部６３が設けられている。基板電源・信号出力部６３からはＩ／Ｏポート３２を介して、所望の信号が対象回路の端子等へ与えられるだけでなく、測定対象回路への電源投入がＩ／Ｏポート３２を介してなされる。以上の構成によって電源供給制御手段４０５は、第１の実施形態で説明した検査状態において、上記テストピン２０中の所要テストピンを介して上記測定対象回路の電源供給を行い稼働状態とする。他の構成は、第１の実施形態と基本的に同じである。

【0039】

この第２の実施形態では、ＣＰＵ４１が図１０に示すフローチャートに対応するプログラムにより動作を行うので、この動作説明を行う。回路図情報４０１と、テストピン位置情報４０２が主メモリ４２に設定されているので、位置情報に基づき、回路図とテストピンの対応付け情報（回路対応ピン情報）を作成する（Ｓ２１）。測定対象回路における各種のデバイスやＩＣパッケージの端子やピンの名称情報や、各種のデバイスやＩＣパッケージ間の配線の名称情報に、テストピン２０の名称情報（座標による名称情報）の対応付けが行われる。即ち、「デバイスａａの端子ｂ」というように指定を行うと、（ｘ，ｙ）ピンというように対応付けが行われる。勿論、１対多の関係で対応付けられている場合もある。

【0040】

次に、テストシナリオ４０７の内容に基づきＣＰＵ４１が電源投入の指示を行うと、これに応じてＩ／Ｏ制御部４４から基板電源・信号出力部６３へ制御信号が送られ、測定対象回路への電源投入がなされ（Ｓ２２）、測定可能な状態が現出される。

【0041】

次に、テストシナリオ４０７の内容に基づき所望のデバイスやＩＣパッケージの端子を指定して、どのような値等の信号入力指示がＣＰＵ４１から与えられ、これに応じてＩ／Ｏ制御部４４からＩ／Ｏポート３２の制御が行われ、基板電源・信号出力部６３から所望の信号が対象回路の端子等へ与えるように処理が行われる（Ｓ２３）。

【0042】

次に、テストシナリオ４０７の内容に基づき所望のデバイスやＩＣパッケージの端子を指定して、どこから電圧及び／または電流を取得するかという指示がＣＰＵ４１から与えられ、これに応じてＩ／Ｏ制御部４４からＩ／Ｏポート３２の所要の入出力スイッチ制御が行われ、電圧及び／または電流の取得がなされる（Ｓ２４）。

【0043】

ステップＳ２４に続いて、供給した信号の値と、測定した電圧及び／または電流の値を、回路図上の該当位置に配置した画像情報を作成して表示部６７に表示する（Ｓ２５）。ここでテストシナリオが終了となったかを判定し（Ｓ２６）、ＮＯとなるとステップＳ２３へ戻って処理が続けられる。一方、ステップＳ２６においてＹＥＳとなると、処理を終了してエンドとなる。

【0044】

次に、第３の実施形態を説明する。第３の実施形態において、表示制御手段４０４は、上記プローブ平面板１０に植設された複数のテストピン２０の位置をそれぞれ中心としたメッシュの各区画に対し、取得した電圧または電流の値に応じて異なる色の画像を表示することにより表示を行うことを特徴とする。この場合の各区画は、図１１の格子状に描かれている区画である。なお、この場合の「異なる色」とは、明度のみが異なる色についても「異なる色」である。

【0045】

本実施形態において、基板５０は、プリント配線基板等であり、図１２（ａ）に示すように、測定対象回路（各種のデバイスやＩＣパッケージが配線により接続されたものが実装されている。また、プローブ平面板１０は、平面図が図１２（ｂ）に示すように、テストピン２０が平面における縦横方向に所定ピッチで植設されている。

【0046】

本実施形態では、第２の実施形態のフローチャートのステップＳ２５に代えて、或いは、第１の実施形態のフローチャートのステップＳ１５に代えて、図１３のステップＳ３５の処理を実行することにより上記の表示制御手段４０４による動作が行われる。即ち、測定した電圧及び／または電流を、メッシュの各区画に対し、取得した電圧または電流の値に応じて異なる色の画像を表示する。この例を図１１に示す。黒色に見える画像Ｋ１の部分が例えば「赤色」で、電圧が最も高いか電流が最も大きい部分であり、灰色に見える画像Ｋ２の部分が例えば「橙色」で、２番目に電圧が高いか電流が大きい部分であり、何ら色に変化がない部分が、電圧が最も低いか電流が最も小さい部分である。実際には、色が表示されるので、その色と電圧或いは電流の値との対応表を片隅に表示するようにしても良い。

【0047】

図１４に、第４の実施形態の要部構成を示す。この実施形態では、プローブ平面板１０Ａ、１０Ｂを２枚有している。このプローブ平面板１０Ａ、１０Ｂは、既に示したプローブ平面板１０と同一の構成である。プローブ平面板１０Ａ、１０Ｂのテストピン２０は、図１に示すリード線を束ねたケーブル３１を介してＩ／Ｏポート３２に接続されている。

【0048】

第４の実施形態の他の構成は、第１～３の実施形態と基本的に同一とする。電圧電流取得手段４０３は、一方のプローブ平面板１０Ａを基板５０Ｗの一方の面に配置し、他方のプローブ平面板１０Ｂを基板５０Ｗの他方の面に配置した状態で電圧及び／または電流を取得するものである。基板５０Ｗは、両面に測定対象回路が設けられた、所謂両面基板である。表示制御手段４０４は、上記一方の面に対する表示（プローブ平面板１０Ａによって取得した電圧及び／または電流に基づく表示）と上記他方の面に対する表示（プローブ平面板１０Ｂによって取得した電圧及び／または電流に基づく表示）を切換えて表示する。

【0049】

上記第４の実施形態によって、基板５０Ｗに対しても的確に基板検査を行うことが可能である。

【符号の説明】

【0050】

１０、１０Ａ、１０Ｂ プローブ平面板
１１ 平面板
２０ テストピン
３１ ケーブル
３２ Ｉ／Ｏポート
３３、３４ ゲート
４１ ＣＰＵ
４２ 主メモリ
４３ バス
４４ Ｉ／Ｏ制御部
４５ 外部記憶コントローラ
４６ 入力コントローラ
４７ 表示コントローラ
５０、５０Ｗ 基板
６１ 信号出力部
６２ 基板電源部
６３ 基板電源・信号出力部
６５ 外部記憶装置
６６ 入力部
６７ 表示部
１００ コンピュータ部
４０１ 回路図情報
４０２ テストピン位置情報
４０３ 電圧電流取得手段
４０４ 表示制御手段
４０５ 電源供給制御手段
４０６ 信号供給制御手段
４０７ テストシナリオ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】