知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-01-17
(45)【発行日】2022-01-26
(54)【発明の名称】近赤外線ＣＭＯＳセンサの製造方法
(51)【国際特許分類】
H01L 31/10 20060101AFI20220118BHJP
H01L 27/144 20060101ALI20220118BHJP
H01L 27/146 20060101ALI20220118BHJP
【ＦＩ】
H01L31/10 A
H01L27/144 K
H01L27/146 A
【請求項の数】
4
(21)【出願番号】P 2018536723
(86)(22)【出願日】2016-12-30
(65)【公表番号】
(43)【公表日】2019-04-11
(86)【国際出願番号】 EP2016082948
(87)【国際公開番号】W WO2017121630
(87)【国際公開日】2017-07-20
【審査請求日】2019-12-16
(31)【優先権主張番号】102016000002587
(32)【優先日】2016-01-13
(33)【優先権主張国・地域又は機関】IT
(73)【特許権者】
【識別番号】516140753
【氏名又は名称】エルファウンドリー エッセ．エッレ．エッレ
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】ジョバンニ マルグッティ
(72)【発明者】
【氏名】アンドレーア デル モンテ
【審査官】桂城 厚
(56)【参考文献】
【文献】韓国公開特許第１０－２００６－００７７１８３（ＫＲ，Ａ）
【文献】特開２０１３－１６２０７７（ＪＰ，Ａ）
【文献】特開平０１－１１２７７２（ＪＰ，Ａ）
【文献】特開２００７－２５８６８４（ＪＰ，Ａ）
【文献】韓国公開特許第１０－２００６－０１２２２５７（ＫＲ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３１／００－３１／０３９２
Ｈ０１Ｌ ３１／０８－３１／１１９
Ｈ０１Ｌ ３１／１８－３１／２０
(57)【特許請求の範囲】
【請求項1】
近赤外線検出のための裏面ＣＭＯＳイメージセンサ（３）を製造する方法（１）であって、ａ）シリコンウェハ（２４）を準備するステップと、
ｂ）前記シリコンウェハ（２４）の表面の一部にゲルマニウム注入を行うステップと、
ｃ）注入されたゲルマニウムの種の熱拡散を生じさせるようにアニーリングを行い、それによって前記シリコンウェハ（２４）の表面に露出した第１シリコン‐ゲルマニウム領域（２７）にシリコン‐ゲルマニウム合金格子を形成するステップと、
ｄ）ステップｂ）及びｃ）を１回又は複数回行うステップと、
ｅ）前記シリコンウェハ（２４）の表面から下方に延びる前記第１シリコン‐ゲルマニウム領域（２７）の部分に、近赤外線及び可視光放射の両方に感応する第１光検出器活性領域（２８）を形成し、前記シリコンウェハ（２４）の前記表面に、誘電体層（３１）、金属層及び／又は線（３２）、ポリライン（３３）、接点（３４）、及びビア（３５）を含む多層構造（３０）を形成するステップと、を含み、
前記シリコンウェハ（２４）は、
シリコン基板（２５）と、
前記シリコン基板（２５）上に生成され、前記シリコンウェハ（２４）の表面に露出されたエピタキシャルシリコン層（２６）と、を有し、
前記ゲルマニウム注入は、前記エピタキシャルシリコン層（２６）の部分において実行され、前記エピタキシャルシリコン層（２６）の部分は、前記シリコンウェハ（２４）の前記表面上に露出され、
前記第１シリコン‐ゲルマニウム領域（２７）は、前記エピタキシャルシリコン層（２６）の前記ゲルマニウム注入部分に形成され、
前記第１光検出器活性領域（２８）は、
前記シリコンウェハ（２４）の表面から下方に延びる前記第１シリコン‐ゲルマニウム領域（２７）の部分と、
更に前記第１シリコン‐ゲルマニウム領域（２７）の前記部分の下方に延びるエピタキシャルシリコン層（２６）の部分と、に形成され、
前記第１光検出器活性領域（２８）は、前記第１シリコン‐ゲルマニウム領域（２７）の前記部分の下方に延びる前記シリコンウェハ（２４）の部分に更に形成され、
ｆ）前記シリコンウェハ（２４）を上下反転させ、前記多層構造（３０）にキャリアウェハ（３６）を取り付け、前記シリコンウェハ（２４）を所定の厚さにして裏面を露出させるために、前記シリコンウェハ（２４）を薄くするステップと、
ｇ）前記第１シリコン‐ゲルマニウム領域（２７）の上方に延びる、前記シリコンウェハ（２４）の前記露出した裏面の部分にゲルマニウム注入を更に行うステップと、
ｈ）前記シリコンウェハ（２４）の前記裏面に露出した第２シリコン‐ゲルマニウム領域（３７）にシリコン‐ゲルマニウム合金格子を形成するために、注入されたゲルマニウムの種の活性化を引き起こすためアニーリングを更に行うステップと、
を更に含むことを、特徴とする方法。
【請求項2】
前記ステップｅ）は、前記第１シリコン‐ゲルマニウム領域（２７）の外側の前記シリコンウェハ（２４）の前記表面の部分に第２光検出器活性領域を更に形成することを含み、前記第２光検出器活性領域は可視光放射のみに感応する、請求項１に記載の方法。
【請求項3】
前記第２シリコン‐ゲルマニウム領域（３７）は、前記シリコンウェハ（２４）の裏面から、・前記第１シリコン‐ゲルマニウム領域（２７）まで延びて、前記第１シリコン‐ゲルマニウム領域（２７）と共に単一のシリコン‐ゲルマニウム領域を形成すること、又は
・前記第１シリコン‐ゲルマニウム領域（２７）に達することなく、前記第１光検出器活性領域（２８）にまで伸びること、
を特徴とする請求項１に記載の方法。
【請求項4】
ステップｈ）は、熱アニーリング、レーザーアニーリング、又はマイクロ波アニーリングを行うことを含む請求項１～３のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、近赤外線（ＮＩＲ）放射検出（すなわち、約０．７５μｍ～１．４μｍの波長を有する電磁放射線の検出）のための相補型金属酸化物半導体（ＣＭＯＳ）技術に基づくセンサ、及び、特に、改良されたＮＩＲ ＣＭＯＳセンサの製造方法に関する。
【背景技術】
【0002】
シリコン（Ｓｉ）フォトダイオードにおける赤外線検出に関する実用上の問題として、赤外線の低いエネルギーがＳｉ価電子帯からＳｉ伝導帯への電子遷移の機会を減少させるので、電荷を生成し収集することが難しいことが知られている。例えば、８３０ｎｍの波長で光の９０％を変換するには、３０μｍのシリコン深さが必要である。更に、深いフォトダイオードは実現が容易ではないので、Ｓｉフォトダイオードの最深部で光生成した電子は拡散して、隣接するフォトダイオードで集められ、クロストークが発生する。
【0003】
したがって、現在、ＮＩＲ放射に敏感なフォトダイオードは、光生成電荷の収集の機会を増加させるために、低ドーピングを有する厚いＳｉエピタキシャル層を用いて製造される。一旦生成されると、電荷は全ての方向に拡散し、その一部のみが光子が衝突する位置にあるフォトダイオードによって収集される。
【0004】
Ｓｉバルク基板にドーピング勾配を導入して、電子がＳｉ表面にドリフトするようにすることも可能である。しかし、ドーピング濃度は、経路に沿った電子の再結合を避けるために十分に低くなければならない。さらに、これは、フォトダイオードに衝突する光子によって生成された電子が、隣接するフォトダイオードによって収集されること（クロストーク）を回避することはできない。
【0005】
更に、近赤外波長スペクトルにおける高い吸収係数のために、ＮＩＲ光検出器における感光性膜／層として、Ｓｉの代わりにゲルマニウム（Ｇｅ）及びシリコン‐ゲルマニウム（ＳｉＧｅ）合金も使用されている。従来、Ｇｅ層は、化学気相成長法（ＣＶＤ）、物理気相成長法（ＰＶＤ）、又は分子線エピタキシー法（ＭＢＥ）を用いて成膜されていたが、Ｇｅの高品質なエピタキシャルフィルムは得ることが難しい。
【0006】
この点に関して、米国特許第７，００８，８１３号公報は、液相エピタキシー（ＬＰＥ）プロセスを使用することにより、Ｓｉウェハ上に良質のＧｅエピタキシャル層を成長させるプロセスを開示している。詳細には、米国特許第７，００８，８１３号公報は、窒化シリコンの層をその上に有するシリコン基板を準備するステップと、ゲルマニウム層の一部がシリコン基板と直接的に物理的に接触するように、窒化シリコン層上に第１のゲルマニウム層を堆積するステップと、ゲルマニウム層をシリコン酸化物の層でカプセル化するステップと、ゲルマニウムが溶融し、他の層が固体のままであるような温度で構造体をアニールするステップとを含み、急速熱アニール（ＲＴＡ）が９００～１０００℃で行われ、液相エピタキシー法（ＬＰＥ）によって構造上に第２のゲルマニウム単結晶層を成長させるステップと、を含む。米国特許第７，００８，８１３号公報によれば、単結晶ゲルマニウムが形成されると、欠陥は、成長表面が始まるシリコン‐ゲルマニウム界面に集中する。
【0007】
別の米国特許第７，１５７，３００号公報は、ゲルマニウムベースのＩＲセンサを製造する方法を開示し、この方法は、ゲルマニウム集積回路（ＩＣ）プロセスの高温の必要性の問題、すなわち、イオン注入活性化プロセスが、約８００℃でのアニーリングに続けて実行される問題を解決する。シリコン‐ゲルマニウム及び二酸化ケイ素の熱膨張係数が異なるため、このような高温プロセスは、ゲルマニウム薄膜の品質を低下させる。米国特許第６，６４５，８３１公報に開示するように、Ｓｉウェハに接合されたＧｅ薄膜上で行われる高温プロセスは、通常、Ｇｅ層に欠陥をもたらす。特に、米国特許第７，１５７，３００号公報に開示する方法は、Ｓｉバルク基板に直接接合されたゲルマニウム薄膜を利用して、ゲルマニウム接合後の高温プロセスの必要性を避けることによってＧｅ結晶層の品質を保存する。
【0008】
シリコン上にＳｉＧｅ合金を直接堆積させてＩＲ検出器を製造する試みもなされている。しかし、ＳｉＧｅは、シリコンと比較して異なる格子セルサイズを有する。この事実は、ＳｉＧｅ層がシリコンの上に成長／堆積されるときに無視できない応力を引き起こす。この格子不整合は、形成されるＳｉＧｅの最大厚さを制限する。ゲルマニウムは、高いＩＲ吸収係数を有するが、シリコンに対する４％の格子不整合は、シリコン上にゲルマニウムを直接堆積することによってゲルマニウム光検出器が製造されるとき、高い暗電流をもたらす。
【0009】
これに関連して、米国特許第７，７８６，４６９号公報は、ＳＯＩ（Ｓｉ－ｏｎ－ｉｎｓｕｌａｔｏｒ）ウェハ上に形成され、ＣＭＯＳ読み出し回路が製造されるＳｉウェハに接合されたＳｉＧｅ超格子構造を有する熱センサを開示する。特に、適切な表面洗浄の後、ＳＯＩウェハは、ＭＢＥ、ＣＶＤ又はプラズマＣＶＤであるＳｉＧｅ堆積システムに装填される。
【0010】
更に、韓国特許出願公開第２００６－１２２２５７号公報は、受光能力を改良し、安価なシリコン基板上にフォトダイオードを製造するためのフォトダイオードおよびイメージセンサの製造方法を開示している。特に、韓国特許出願公開第２００６－１２２２５７公報によれば、ゲルマニウムイオンがフォトダイオード形成領域に注入される。注入されたゲルマニウムイオンはアニーリングされる。シリコン基板には、ＳＴＩ（Shallow Trench Isolation）が形成されている。Ｎ型ドーパントがフォトダイオード形成領域に注入される。次いで、Ｐ型ドーパントがフォトダイオード形成領域に注入され、それによって安価なシリコン基板上にフォトダイオードが形成される。
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明の一般的な目的は、上述の技術的な欠点を少なくとも部分的に克服することを可能にするＮＩＲ ＣＭＯＳセンサを製造するための方法を提供することである。
【0012】
更に、本発明の第１の特定の目的は、ＮＩＲ ＣＭＯＳ光検出器の量子効率を高めることである。
【0013】
加えて、本発明の第２の特定の目的は、隣接する光検出器間のより良好な分離と、ＮＩＲ ＣＭＯＳセンサにおけるクロストークの低減を達成することである。
【0014】
これらの目的及び他の目的は、添付の特許請求の範囲に規定される近赤外検出のためのＣＭＯＳイメージセンサを製造する方法に関する。
【課題を解決するための手段】
【0015】
本発明に係る方法は、
ａ）シリコンウェハを準備するステップと、
ｂ）シリコンウェハの表面の一部にゲルマニウム注入を行うステップと、
ｃ）注入されたゲルマニウム種の熱拡散を生じさせるようにアニーリングを行い、それによってシリコンウェハの表面に露出した第１シリコン‐ゲルマニウム領域にシリコン‐ゲルマニウム合金格子を形成するステップと、
ｄ）ステップb）及びc）を１回又は複数回行うステップと、
ｅ）シリコンウェハの表面から下方に延びる第１シリコン‐ゲルマニウム領域の部分に第１光検出器活性領域を形成するステップと、を有し、
第１光検出器活性領域は、近赤外線及び可視光放射の両方に感応することを特徴とする。
ａ）シリコンウェハを準備するステップと、
ｂ）シリコンウェハの表面の一部にゲルマニウム注入を行うステップと、
ｃ）注入されたゲルマニウム種の熱拡散を生じさせるようにアニーリングを行い、それによってシリコンウェハの表面に露出した第１シリコン‐ゲルマニウム領域にシリコン‐ゲルマニウム合金格子を形成するステップと、
ｄ）ステップb）及びc）を１回又は複数回行うステップと、
ｅ）シリコンウェハの表面から下方に延びる第１シリコン‐ゲルマニウム領域の部分に第１光検出器活性領域を形成するステップと、を有し、
第１光検出器活性領域は、近赤外線及び可視光放射の両方に感応することを特徴とする。
【0016】
本発明に係る方法は、第１光検出器活性領域が、第１シリコン‐ゲルマニウム領域の部分の下方に延びるシリコンウェハの部分にも形成されることを特徴とする。
【0017】
本発明に係る方法は、ステップｅ）が、第１シリコン‐ゲルマニウム領域の外側のシリコンウェハの表面の部分に第２光検出器活性領域を更に形成することを含み、第２光検出器活性領域は可視光放射のみに感応することが好ましい。
【0018】
本発明に係る方法は、シリコンウェハが、シリコン基板と、シリコン基板上に生成され、シリコンウェハの表面に露出されたエピタキシャルシリコン層とを有し、ゲルマニウム注入は、エピタキシャルシリコン層の部分において行われ、エピタキシャルシリコン層の部分は、シリコンウェハの表面上に露出し、第１シリコン‐ゲルマニウム領域は、エピタキシャルシリコン層のゲルマニウム注入部分に形成され、第１光検出器活性領域は、
・シリコンウェハの表面から下方に延びる第１シリコン‐ゲルマニウム領域の部分と、
・更に第１シリコン‐ゲルマニウム領域の部分の下方に延びるエピタキシャルシリコン層の部分と、
に形成されることが好ましい。
・シリコンウェハの表面から下方に延びる第１シリコン‐ゲルマニウム領域の部分と、
・更に第１シリコン‐ゲルマニウム領域の部分の下方に延びるエピタキシャルシリコン層の部分と、
に形成されることが好ましい。
【0019】
本発明に係る方法は、ステップｅ）が、シリコンウェハの表面に誘電体層、金属層及び／又は線、ポリライン、接点、及びビアを含む多層構造を形成することを、更に含むことが好ましい。
【0020】
本発明に係る方法は、製造されるＣＭＯＳイメージセンサが、表面ＣＭＯＳイメージセンサであり、多層構造は、カラーフィルタ及びマイクロレンズを更に含むことが好ましい。
【0021】
あるいは、本発明に係る方法は、製造されるＣＭＯＳイメージセンサは、裏面ＣＭＯＳイメージセンサであり、
ｆ）シリコンウェハを上下反転させ、多層構造にキャリアウェハを取り付け、シリコンウェハを所定の厚さにして裏面を露出させるために、シリコンウェハを薄くするステップと、
ｇ）第１シリコン‐ゲルマニウム領域の上方に延びる、シリコンウェハの露出した裏側の部分にゲルマニウム注入を更に行うステップと、
ｈ）シリコンウェハの裏面に露出した第２シリコン‐ゲルマニウム領域にシリコン‐ゲルマニウム合金格子を形成するために、注入されたゲルマニウムの種の活性化を引き起こすためのアニーリングを更に行うステップと、を更に含むことが好ましい。
ｆ）シリコンウェハを上下反転させ、多層構造にキャリアウェハを取り付け、シリコンウェハを所定の厚さにして裏面を露出させるために、シリコンウェハを薄くするステップと、
ｇ）第１シリコン‐ゲルマニウム領域の上方に延びる、シリコンウェハの露出した裏側の部分にゲルマニウム注入を更に行うステップと、
ｈ）シリコンウェハの裏面に露出した第２シリコン‐ゲルマニウム領域にシリコン‐ゲルマニウム合金格子を形成するために、注入されたゲルマニウムの種の活性化を引き起こすためのアニーリングを更に行うステップと、を更に含むことが好ましい。
【0022】
本発明に係る方法は、第２シリコン‐ゲルマニウム領域が、シリコンウェハの裏面から、 下方に、
・第１シリコン‐ゲルマニウム領域まで延びて、第１シリコン‐ゲルマニウム領域と共に単一のシリコン‐ゲルマニウム領域を形成すること、又は
・第１シリコン‐ゲルマニウム領域に達することなく、第１光検出器活性領域にまで伸びること、が好ましい。
・第１シリコン‐ゲルマニウム領域まで延びて、第１シリコン‐ゲルマニウム領域と共に単一のシリコン‐ゲルマニウム領域を形成すること、又は
・第１シリコン‐ゲルマニウム領域に達することなく、第１光検出器活性領域にまで伸びること、が好ましい。
【0023】
本発明に係る方法は、シリコンウェハが、シリコン基板と、シリコン基板上に生成され、シリコンウェハの表面に露出したエピタキシャルシリコン層と、を有し、ゲルマニウム注入は、シリコンウェハの表面に露出したエピタキシャルシリコン層の第１の部分で行われ、第１シリコン‐ゲルマニウム領域は、エピタキシャルシリコン層の第１の部分に形成され、シリコンウェハは、シリコンウェハの裏面にエピタキシャルシリコン層を露出するように、シリコン基板を除去して薄くし、ゲルマニウム注入は、シリコンウェハの裏面に露出し、第１シリコン‐ゲルマニウム領域の上方に延びるエピタキシャルシリコン層の第２の部分に行われ、第２シリコン‐ゲルマニウム領域は、エピタキシャルシリコン層の第２の部分に形成されることが好ましい。
【0024】
本発明に係る方法は、ステップｈ）が、熱アニーリング、レーザーアニーリング、又はマイクロ波アニーリングを行うことを含むことが好ましい。
【0025】
本発明のより良い理解のために、純粋に例として意図され、限定として解釈されるべきではない好ましい実施形態が、添付の図面（縮尺通りではない）を参照して説明される。
【図面の簡単な説明】
【0026】
【図1】ＮＩＲ検出のためのＣＭＯＳイメージセンサを製造する方法の一例を概略的に示す図である。
【発明を実施するための形態】
【0027】
以下の開示は、当業者が本発明を作成し、使用することを可能にするために提示される。特許請求の範囲に記載された本発明の範囲から逸脱することなく、実施形態に対する様々な変更が当業者には容易であることは明らかであろう。したがって、本発明は、図示及び説明された実施形態に限定されることを意図するものではなく、本明細書に開示され、添付の特許請求の範囲に規定された原理および特徴と一致する最も広い範囲が与えられるべきである。
【0028】
本発明は、ＮＩＲ波長範囲内のＳｉよりも高い吸収係数を有するＳｉＧｅ合金に基づく光検出器活性領域を製造するためのゲルマニウム注入を利用することにより、ＮＩＲ ＣＭＯＳ光検出器の量子効率を増加させるという出願人の考えに由来する。特に、このような高い吸収係数は、活性領域の深さを減少させることを可能にし、それにより、隣接する光検出器間の良好な分離を達成し、クロストークも低減する。
【0029】
図１は、本発明のより良い理解のために、本発明の好適な実施形態によるＮＩＲ検出のＣＭＯＳイメージセンサを製造する方法（全体を１で示す）をフローチャートによって示した図である。
【0030】
特に、方法１は、
ａ）Ｓｉウェハを準備するステップ（ブロック１１）と、
ｂ）好ましくは、
‐Ｓｉウェハの表面にパターン化されたフォトレジストマスクを形成することと、
‐フォトレジストマスクの１つ又は複数のアパーチャを通してＧｅイオンを注入することと、
‐フォトレジストマスクを除去することと、
‐クリーニングすることと、
を含むフォトリソグラフィ処理によって、Ｓｉウェハの表面の１つ又は複数の部分にゲルマニウム注入するステップ（ブロック１２）と、
ｃ）注入されたＧｅの種の熱拡散を生じさせるようにアニーリングを行い、それによりＳｉウェハの表面に露出した１つ又は複数のＳｉＧｅ領域にＳｉＧｅ合金格子を形成するステップ（ブロック１３）と、
ｄ）所望のＧｅ濃度プロファイルを得るために、必要であれば、ステップｂ）及びｃ）（すなわち、ブロック１２及び１３）を１回又は複数回繰り返すステップ（ブロック１４）と、
ｅ）好ましくは、
‐Ｓｉウェハの表面から下方に延びるＳｉＧｅ領域の部分に、好ましくは、更に、ＳｉＧｅ領域の部分の下方に延びるＳｉウェハの部分に、可視ＮＩＲ光検出器活性領域を形成することと、
‐ＳｉＧｅ領域の外側のＳｉウェハの表面の部分に可視光のみの光検出器活性領域を形成することと、
を含む表面ＣＭＯＳイメージセンサを製造するためのステップを行うステップ（ブロック１５）と、
を含む。
ａ）Ｓｉウェハを準備するステップ（ブロック１１）と、
ｂ）好ましくは、
‐Ｓｉウェハの表面にパターン化されたフォトレジストマスクを形成することと、
‐フォトレジストマスクの１つ又は複数のアパーチャを通してＧｅイオンを注入することと、
‐フォトレジストマスクを除去することと、
‐クリーニングすることと、
を含むフォトリソグラフィ処理によって、Ｓｉウェハの表面の１つ又は複数の部分にゲルマニウム注入するステップ（ブロック１２）と、
ｃ）注入されたＧｅの種の熱拡散を生じさせるようにアニーリングを行い、それによりＳｉウェハの表面に露出した１つ又は複数のＳｉＧｅ領域にＳｉＧｅ合金格子を形成するステップ（ブロック１３）と、
ｄ）所望のＧｅ濃度プロファイルを得るために、必要であれば、ステップｂ）及びｃ）（すなわち、ブロック１２及び１３）を１回又は複数回繰り返すステップ（ブロック１４）と、
ｅ）好ましくは、
‐Ｓｉウェハの表面から下方に延びるＳｉＧｅ領域の部分に、好ましくは、更に、ＳｉＧｅ領域の部分の下方に延びるＳｉウェハの部分に、可視ＮＩＲ光検出器活性領域を形成することと、
‐ＳｉＧｅ領域の外側のＳｉウェハの表面の部分に可視光のみの光検出器活性領域を形成することと、
を含む表面ＣＭＯＳイメージセンサを製造するためのステップを行うステップ（ブロック１５）と、
を含む。
【0031】
方法１のステップａ）～ｅ）（ブロック１１～１５）は、ＮＩＲ及び可視光線の両方（すなわち、前述の可視‐ＮＩＲ光検出器活性領域）に感応する光検出器を含む表面ＣＭＯＳイメージセンサを製造することを可能にし、可視光線（すなわち、前述の可視のみの光検出器活性領域）にのみ感応する光検出器を含む。
【0032】
図２は、これに関連して、（全体として２０で示される）Ｓｉウェハの表面の一例を示した図である。Ｓｉウェハの表面は、
・方法１のステップｂ）、ｃ）及びｄ）（ブロック１２－１４）を実施することによって形成された２つのＳｉＧｅ領域２１と、
・ＳｉＧｅ領域２１のそれぞれの部分に形成された８つの可視－ＮＩＲ光検出器活性領域２２と、
・ＳｉＧｅ領域２１の外側のＳｉウェハ２０の各部分に形成された８つの可視のみの光検出器活性領域２３と、を含み、可視－ＮＩＲ光検出器活性領域２２及び可視光検出器活性領域２３は、方法１のステップｅ）（ブロック１５）を行うことによって形成される。
・方法１のステップｂ）、ｃ）及びｄ）（ブロック１２－１４）を実施することによって形成された２つのＳｉＧｅ領域２１と、
・ＳｉＧｅ領域２１のそれぞれの部分に形成された８つの可視－ＮＩＲ光検出器活性領域２２と、
・ＳｉＧｅ領域２１の外側のＳｉウェハ２０の各部分に形成された８つの可視のみの光検出器活性領域２３と、を含み、可視－ＮＩＲ光検出器活性領域２２及び可視光検出器活性領域２３は、方法１のステップｅ）（ブロック１５）を行うことによって形成される。
【0033】
ＮＩＲ放射のみに感応する光検出器を得るために、可視－ＮＩＲ光検出器活性領域２２は、可視放射線をフィルタリングするためのフィルタリング手段（図２には示されていない）を取り付けることが好ましい。
【0034】
代替的に、方法１のステップｅ）（ブロック１５）において、ＮＩＲ及び可視光の両方に感応する光検出器のみを含む表面ＣＭＯＳイメージセンサを得るために、可視ＮＩＲ光検出器活性領域のみを形成することができる。この場合にも、光検出器には、ＮＩＲ放射のみに感応する表面ＣＭＯＳイメージセンサを得るために、可視放射フィルタリング手段を取り付けることが好ましい。
【0035】
方法１のステップｅ）（ブロック１５）は、Ｓｉウェハの表面に多層構造を形成することを更に含むことが好ましく、多層構造は、好ましくは、誘電層、金属層及び／又は線、ポリライン、接点、ビア、カラーフィルタ、及びマイクロレンズを含む。
【0036】
より好ましくは、方法１のステップｅ）（ブロック１５）は、
・浅いトレンチ分離（ＳＴＩ；Shallow Trench isolation）領域を形成することと、
・転送ゲートとＣＭＯＳ読み出し回路を形成すること、
を更に含む。
・浅いトレンチ分離（ＳＴＩ；Shallow Trench isolation）領域を形成することと、
・転送ゲートとＣＭＯＳ読み出し回路を形成すること、
を更に含む。
【0037】
更に、特に好ましい実施形態に係る方法１は、
・Ｓｉウェハは、Ｓｉバルク基板と、その上に成長され、Ｓｉウェハの表面に露出されたエピタキシャル（Ｅｐｉ）Ｓｉ層を含み、
・ゲルマニウム注入は、エピタキシャル層の１つ又は複数の部分に実施され、エピタキシャル層の部分がＳｉウェハの表面に露出され、
・１つ又は複数のＳｉＧｅ領域がエピタキシャル層のゲルマニウム注入部分に形成され、・可視－ＮＩＲ光検出器活性領域は、Ｓｉウェハの表面から下方に延在するＳｉＧｅ領域の部分に形成され、好ましくは、ＳｉＧｅ領域の部分の下方に延びるＥｐｉＳｉ層の部分にも形成されること、を提供する。
・Ｓｉウェハは、Ｓｉバルク基板と、その上に成長され、Ｓｉウェハの表面に露出されたエピタキシャル（Ｅｐｉ）Ｓｉ層を含み、
・ゲルマニウム注入は、エピタキシャル層の１つ又は複数の部分に実施され、エピタキシャル層の部分がＳｉウェハの表面に露出され、
・１つ又は複数のＳｉＧｅ領域がエピタキシャル層のゲルマニウム注入部分に形成され、・可視－ＮＩＲ光検出器活性領域は、Ｓｉウェハの表面から下方に延在するＳｉＧｅ領域の部分に形成され、好ましくは、ＳｉＧｅ領域の部分の下方に延びるＥｐｉＳｉ層の部分にも形成されること、を提供する。
【0038】
これに関連して、図３は、上述のより好ましい方法１のステップａ）～ｄ）（ブロック１１～１４）を実施することによって得られたＳｉウェハ（全体を２４で示す）を示す図である。
【0039】
特に、図３は、Ｓｉウェハ２４の断面を示す図である。
Ｓｉウェハ２４は、
・Ｓｉバルク基板２５と、
・シリコン基板２５上に成長されたＥｐｉＳｉ層２６と、
・ＥｐｉＳｉ層２６の上部に形成されたＳｉＧｅ領域２７と、
有する。
Ｓｉウェハ２４は、
・Ｓｉバルク基板２５と、
・シリコン基板２５上に成長されたＥｐｉＳｉ層２６と、
・ＥｐｉＳｉ層２６の上部に形成されたＳｉＧｅ領域２７と、
有する。
【0040】
ＳｉＧｅ領域２７は、
・ＣＭＯＳイメージセンサの全ピクセルアレイ（領域を含むか又は除外して転送ゲートが形成されている）、又は
・ＮＩＲ検出のピクセルアレイの部分のみ、
を形成するように、ＥｐｉＳｉ層２６の上部に形成することが好ましい。
・ＣＭＯＳイメージセンサの全ピクセルアレイ（領域を含むか又は除外して転送ゲートが形成されている）、又は
・ＮＩＲ検出のピクセルアレイの部分のみ、
を形成するように、ＥｐｉＳｉ層２６の上部に形成することが好ましい。
【0041】
さらに、図４は、前述の特に好ましい実施形態に係る方法１のステップａ）～ｅ）（ブロック１１～１５）を行うことによって、得られた表面ＣＭＯＳイメージセンサ（全体を２で示す）の１例を示す図である。
【0042】
特に、図４は、表面ＣＭＯＳイメージセンサ２の断面図である。表面ＣＭＯＳイメージセンサ２は、
・Ｓｉウェハ２４と、
・ＳｉＧｅ領域２７の一部及びその下に延びるＥｐｉＳｉ層２６の対応する部分に形成された可視－ＮＩＲ光検出器活性領域２８と、
・ＳｉＧｅ領域２７の外側のＥｐｉＳｉ層２６上部に更に形成されたドレイン領域及びソース領域２９と、
・ＥｐｉＳｉ層２６及びＳｉＧｅ領域２７条に形成され、誘電体層３１、金属線３２、ポリライン３３、接点３４、及びビア３５を含む多層構造３０と、
を有する。
・Ｓｉウェハ２４と、
・ＳｉＧｅ領域２７の一部及びその下に延びるＥｐｉＳｉ層２６の対応する部分に形成された可視－ＮＩＲ光検出器活性領域２８と、
・ＳｉＧｅ領域２７の外側のＥｐｉＳｉ層２６上部に更に形成されたドレイン領域及びソース領域２９と、
・ＥｐｉＳｉ層２６及びＳｉＧｅ領域２７条に形成され、誘電体層３１、金属線３２、ポリライン３３、接点３４、及びビア３５を含む多層構造３０と、
を有する。
【0043】
図１、３及び４を再び参照して、更に図５～図８を参照して、上述の特に好ましい実施形態に係る方法１が、裏面ＣＭＯＳイメージセンサを製造するために実行される場合を説明する。方法１は、上述のステップａ）からステップｅ）（ブロック１１～１５）をすべて含み（ステップｅ）（ブロック１５）において形成される多層構造はカラーフィルタ及びマイクロレンズを含まないことを除いて）、 更に、
ｆ）Ｓｉウェハ２４を上下反転させ、（Ｓｉキャリアウェハ等の）キャリアウェハ３６を多層構造３０に取り付け、Ｓｉウェハ２４を所定の厚さにしてＳｉウェハ２４の裏面を露出するためにＳｉウェハ２４を薄くするステップであって、好ましくは、Ｓｉウェハ２４を薄くすることは、Ｓｉバルク基板２５を除去し、それによってＥｐｉＳｉ層２６の裏面を露出させることを含むステップ（図５に示す断面図と組み合わされた図１のブロック１６）と、
ｇ）Ｓｉウェハ２４の露出した裏面の一部の領域に、好ましくは、ゲルマニウム注入部分がＳｉＧｅ領域２７の上に延在する部分であるＥｐｉＳｉ層２６の露出した裏面の一部に、ゲルマニウム注入を更に行うステップ（図１のブロック１７）であって、好ましくは、
‐ＥｐｉＳｉ層２６の露出した裏面にパターン形成されたフォトレジストマスクを形成することと、
‐フォトレジストマスクの１つ又は複数のアパーチャを通してＧｅイオンを注入することと、
‐フォトレジストマスクを除去することと、
‐クリーニングすることと、を含むステップと、
ｈ）注入されたＧｅの種の活性化を引き起こし、それにより更にＳｉＧｅ領域３７にＳｉＧｅ合金格子を形成するために、更にアニーリングを行うステップ（図１のブロック１８）であって、ＳｉＧｅ領域３７は、
‐ＳｉＧｅ領域２７まで下方に伸び、それによりＳｉＧｅ合金格子と共に単一のＳｉＧｅ量域を形成すること（図６の断面図）、又は、代替的に、
‐ＳｉＧｅ領域２７（図７の断面図）に達することなく、可視ＮＩＲ光検出器活性領域２８を形成すること、が可能なステップと、
ｉ）裏面ＣＭＯＳイメージセンサを完成するためのステップを行うステップ（裏面ＣＭＯＳイメージセンサ３が示されている図８の断面図と組み合わせた図１のブロック１９）であって、
‐ＥｐｉＳｉ層２６及び更にＳｉＧｅ領域３７の裏面にｐ＋パッシベーション層３８を形成するようにボロン注入を行うことと、
‐更にアニールを行うことと、
‐連続した堆積によって、ｐ＋パッシベーション層３８上に反射防止膜３９を形成することと、
‐エッチング処理によって反射防止膜３９をパターニングし、衝突する光から裏面ＣＭＯＳイメージセンサ３の周辺領域を遮光するように金属遮蔽手段４０を形成することと、
‐平坦化酸化物４１、及び、好ましくはカラーフィルタおよびマイクロレンズ（簡略化のために図８には示されていない）を形成することと、を含むステップと、
を含む。
ｆ）Ｓｉウェハ２４を上下反転させ、（Ｓｉキャリアウェハ等の）キャリアウェハ３６を多層構造３０に取り付け、Ｓｉウェハ２４を所定の厚さにしてＳｉウェハ２４の裏面を露出するためにＳｉウェハ２４を薄くするステップであって、好ましくは、Ｓｉウェハ２４を薄くすることは、Ｓｉバルク基板２５を除去し、それによってＥｐｉＳｉ層２６の裏面を露出させることを含むステップ（図５に示す断面図と組み合わされた図１のブロック１６）と、
ｇ）Ｓｉウェハ２４の露出した裏面の一部の領域に、好ましくは、ゲルマニウム注入部分がＳｉＧｅ領域２７の上に延在する部分であるＥｐｉＳｉ層２６の露出した裏面の一部に、ゲルマニウム注入を更に行うステップ（図１のブロック１７）であって、好ましくは、
‐ＥｐｉＳｉ層２６の露出した裏面にパターン形成されたフォトレジストマスクを形成することと、
‐フォトレジストマスクの１つ又は複数のアパーチャを通してＧｅイオンを注入することと、
‐フォトレジストマスクを除去することと、
‐クリーニングすることと、を含むステップと、
ｈ）注入されたＧｅの種の活性化を引き起こし、それにより更にＳｉＧｅ領域３７にＳｉＧｅ合金格子を形成するために、更にアニーリングを行うステップ（図１のブロック１８）であって、ＳｉＧｅ領域３７は、
‐ＳｉＧｅ領域２７まで下方に伸び、それによりＳｉＧｅ合金格子と共に単一のＳｉＧｅ量域を形成すること（図６の断面図）、又は、代替的に、
‐ＳｉＧｅ領域２７（図７の断面図）に達することなく、可視ＮＩＲ光検出器活性領域２８を形成すること、が可能なステップと、
ｉ）裏面ＣＭＯＳイメージセンサを完成するためのステップを行うステップ（裏面ＣＭＯＳイメージセンサ３が示されている図８の断面図と組み合わせた図１のブロック１９）であって、
‐ＥｐｉＳｉ層２６及び更にＳｉＧｅ領域３７の裏面にｐ＋パッシベーション層３８を形成するようにボロン注入を行うことと、
‐更にアニールを行うことと、
‐連続した堆積によって、ｐ＋パッシベーション層３８上に反射防止膜３９を形成することと、
‐エッチング処理によって反射防止膜３９をパターニングし、衝突する光から裏面ＣＭＯＳイメージセンサ３の周辺領域を遮光するように金属遮蔽手段４０を形成することと、
‐平坦化酸化物４１、及び、好ましくはカラーフィルタおよびマイクロレンズ（簡略化のために図８には示されていない）を形成することと、を含むステップと、
を含む。
【0044】
好ましくは、ステップｈ）（ブロック１８）は、金属線３２がそれぞれの溶融物よりも高い温度に曝されるのを避けるために、レーザーアニール又はマイクロ波アニールを行うことを含む。あるいは、熱アニールを使用することもできる。
【0045】
本発明の利点は上述のことから明らかである。特に、Ｇｅイオン注入によるシリコン‐ゲルマニウムの形成が以下の利点を提供するという事実を強調することが重要である。
【0046】
本発明は、ゲルマニウム注入が傾斜ＳｉＧｅ層を形成し、ＳｉＧｅ合金の格子ストレスとミスマッチを減少又は調整することを可能にするので、Ｓｉ及びＧｅ間の格子不整合又はＳｉ上に成長したＳｉＧｅの問題を解決する。
【0047】
本発明は、（例えば、専用のフォトレジストマスクを使用することによって）画素アレイ全体又はその一部のみを選択的に注入することが可能である。
【0048】
本発明は、裏面ＣＭＯＳイメージセンサの場合、ＳｉＧｅ領域は、裏面、表面、又はその両方に形成することができる。
【0049】
本発明は、裏面ＣＭＯＳイメージセンサの場合、ＳｉＧｅ領域は、裏面、表面、又はその両方に形成することができる。
【0050】
本発明は、隣接する光検出器間の良好な分離と低減されたクロストークを達成することが可能である。
【0051】
更に、シリコンエピタキシャル層内に延びる深さを有する注入されたＳｉＧｅ光検出器の形成は、光検出器間のより良好な分離と、低減されたクロストークとを提供することは注目に値する。
【0052】
最後に、添付の特許請求の範囲に定義されているように、本発明の範囲内に入る多くの修正および変形が本発明になされ得ることは明らかである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
