特許 7010546 光半導体素子およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-01-17

(45)【発行日】2022-01-26

(54)【発明の名称】光半導体素子およびその製造方法

(51)【国際特許分類】

   H01S 5/227 20060101AFI20220119BHJP

   H01L 21/205 20060101ALI20220119BHJP

【ＦＩ】

H01S5/227

H01L21/205

【請求項の数】 3

(21)【出願番号】P 2017198040

(22)【出願日】2017-10-11

(65)【公開番号】P2019071397

(43)【公開日】2019-05-09

【審査請求日】2020-05-21

(73)【特許権者】

【識別番号】000154325

【氏名又は名称】住友電工デバイス・イノベーション株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】渡邊 孝幸

【審査官】大西 孝宣

(56)【参考文献】

【文献】特開平０８－０６４９０７（ＪＰ，Ａ）

【文献】特開昭５９－１６５４７９（ＪＰ，Ａ）

【文献】特開平０７－１１１３６１（ＪＰ，Ａ）

【文献】特開２０１６－０３１９７０（ＪＰ，Ａ）

【文献】特開平１１－１２１８６９（ＪＰ，Ａ）

【文献】特開平０７－２０２３１７（ＪＰ，Ａ）

【文献】特開２０１１－２４９７６６（ＪＰ，Ａ）

【文献】米国特許出願公開第２００３／０００７５２９（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ ５／００ － ５／５０

Ｈ０１Ｌ ２１／２０５

Ｈ０１Ｌ ２１／３１

Ｈ０１Ｌ ２１／３６５

Ｈ０１Ｌ ２１／４６９

Ｈ０１Ｌ ２１／８６

(57)【特許請求の範囲】

【請求項1】

半導体基板と、
メサ構造を有する、前記半導体基板の上に設けられたｎ型クラッド層および前記ｎ型クラッド層の上に設けられた活性層と、
前記活性層の上に設けられ、前記活性層よりも幅が狭い第１のｐ型クラッド層と、
前記活性層の上であって前記第１のｐ型クラッド層の両側面に接して設けられ、前記第１のｐ型クラッド層よりも高いキャリア濃度を有する第２のｐ型クラッド層と、
前記メサ構造の前記ｎ型クラッド層および前記活性層の側面から前記第２のｐ型クラッド層の下面に延在して設けられた、前記第２のｐ型クラッド層よりも低いキャリア濃度を有するｐ型の埋込層と、
前記活性層の上の領域を含む前記第２のｐ型クラッド層の上に設けられたｎ型ブロック層と、
前記第１のｐ型クラッド層および前記ｎ型ブロック層の上に設けられた第３のｐ型クラッド層と、を具備する光半導体素子。

【請求項2】

前記第２のｐ型クラッド層の厚さは０．０５μｍ以上、０．１５μｍ以下である請求項１に記載の光半導体素子。

【請求項3】

半導体基板の上にｎ型クラッド層を形成する工程と、
前記ｎ型クラッド層の上に活性層を形成する工程と、
前記活性層の上に第１のｐ型クラッド層を形成する工程と、
前記第１のｐ型クラッド層にストライプ状のマスクを形成する工程と、
前記ストライプ状のマスクをマスクにストライプ状の前記ｎ型クラッド層、前記活性層、前記第１のｐ型クラッド層からなるメサを形成する工程と、
前記メサの両側にｐ型の埋込層を形成する工程と、
前記ストライプ状のマスクをエッチングにより後退させ、前記第１のｐ型クラッド層を前記ストライプ状のマスクから露出させる工程と、
前記後退させたマスクを用いて、前記第１のｐ型クラッド層の幅を前記活性層よりも狭くする工程と、
前記後退させたマスクを用いて、前記活性層の上であって前記第１のｐ型クラッド層の両側面に接して、前記第１のｐ型クラッド層よりも高いキャリア濃度を有する第２のｐ型クラッド層を形成する工程と、
前記活性層の上の領域を含む前記第２のｐ型クラッド層の上にｎ型ブロック層を形成する工程と、
前記第１のｐ型クラッド層および前記ｎ型ブロック層の上に第３のｐ型クラッド層を形成する工程と、を有し、前記ｐ型の埋込層のキャリア濃度は前記第２のｐ型クラッド層よりも低い、光半導体素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は光半導体素子およびその製造方法に関するものである。

【背景技術】

【0002】

光通信システムなどには光を出力する光半導体素子が用いられている（特許文献１）。高温環境下における光半導体素子の高出力動作を実現するために、光半導体素子の直列抵抗の低減、および発光層である活性層への効率的な電流注入が重要である。電流注入の効率化のため、例えばｎ型、ｐ型、ｎ型およびｐ型の導電型の半導体層を積層したサイリスタ構造を活性層の近傍に形成することがある。

【先行技術文献】

【特許文献】

【0003】

【文献】特開平５－５５６９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

サイリスタ構造を形成するため、活性層の上にクラッド層を積層し、クラッド層の上にクラッド層とは反対の導電型のブロック層を設ける。しかし、活性層に注入される電流がブロック層により狭窄されるため、光半導体素子の直列抵抗が増加してしまう。また、活性層とブロック層との間でリーク電流が発生する恐れがある。

【0005】

そこで、直列抵抗の低減およびリーク電流の抑制が可能な光半導体素子およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係る光半導体素子は、半導体基板と、前記半導体基板の上に設けられたｎ型クラッド層と、前記ｎ型クラッド層の上に設けられた活性層と、前記活性層の上に設けられた第１のｐ型クラッド層と、前記活性層の上であって前記第１のｐ型クラッド層の両側に設けられ、前記第１のｐ型クラッド層よりも高いキャリア濃度を有する第２のｐ型クラッド層と、前記第２のｐ型クラッド層の上に設けられたｎ型ブロック層と、前記第１のｐ型クラッド層および前記ｎ型ブロック層の上に設けられた第３のｐ型クラッド層と、を具備するものである。

【0007】

本発明に係る光半導体素子の製造方法は、半導体基板の上にｎ型クラッド層を形成する工程と、前記ｎ型クラッド層の上に活性層を形成する工程と、前記活性層の上に第１のｐ型クラッド層を形成する工程と、前記第１のｐ型クラッド層にストライプ状のマスクを形成する工程と、前記ストライプ状のマスクをマスクにストライプ状のメサを形成する工程と、前記マスクをエッチングにより後退させる工程と、前記後退させたマスクを用いて、前記活性層の上であって前記第１のｐ型クラッド層の両側に、前記第１のｐ型クラッド層よりも高いキャリア濃度を有する第２のｐ型クラッド層を形成する工程と、前記第２のｐ型クラッド層の上にｎ型ブロック層を形成する工程と、前記第１のｐ型クラッド層および前記ｎ型ブロック層の上に第３のｐ型クラッド層を形成する工程と、を有するものである。

【発明の効果】

【0008】

上記発明によれば、直列抵抗の低減およびリーク電流の抑制が可能である。

【図面の簡単な説明】

【0009】

【図1】図１はシミュレーションに用いた光半導体素子を例示する断面図である。

【図2】図２（ａ）は光半導体素子の直列抵抗の計算結果である。図２（ｂ）は駆動電流の実験結果である。

【図3】図３（ａ）は伝導帯の電位の計算結果である。図３（ｂ）はエネルギー障壁の計算結果である。

【図4】図４（ａ）はキャリア濃度とエネルギー障壁との関係を示す図である。図４（ｂ）は厚さとキャリア濃度との関係を示す図である。

【図5】図５（ａ）は実施例１に係る光半導体素子を例示する平面図である。図５（ｂ）は図５（ａ）の線Ａ－Ａに沿った断面図である。

【図6】図６はメサ付近を拡大した断面図である。

【図7】図７（ａ）および図７（ｂ）は光半導体素子の製造方法を例示する断面図である。

【図8】図８（ａ）および図８（ｂ）は光半導体素子の製造方法を例示する断面図である。

【図9】図９（ａ）および図９（ｂ）は光半導体素子の製造方法を例示する断面図である。

【図10】図１０（ａ）および図１０（ｂ）は光半導体素子の製造方法を例示する断面図である。

【図11】図１１（ａ）および図１１（ｂ）は実施例２に係る光半導体素子の製造方法を例示する断面図である。

【図12】図１２はＤＭＺ流量とキャリア濃度との関係を示す図である。

【図13】図１３は実施例３に係る光半導体素子を例示する断面図である。

【図14】図１４（ａ）から図１４（ｂ）は光半導体素子の製造方法を例示する断面図である。

【図15】図１５（ａ）から図１５（ｂ）は光半導体素子の製造方法を例示する断面図である。

【図16】図１６（ａ）から図１６（ｂ）は光半導体素子の製造方法を例示する断面図である。

【発明を実施するための形態】

【0010】

[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
本願発明の一形態は、（１）半導体基板と、前記半導体基板の上に設けられたｎ型クラッド層と、前記ｎ型クラッド層の上に設けられた活性層と、前記活性層の上に設けられた第１のｐ型クラッド層と、前記活性層の上であって前記第１のｐ型クラッド層の両側に設けられ、前記第１のｐ型クラッド層よりも高いキャリア濃度を有する第２のｐ型クラッド層と、前記第２のｐ型クラッド層の上に設けられたｎ型ブロック層と、前記第１のｐ型クラッド層および前記ｎ型ブロック層の上に設けられた第３のｐ型クラッド層と、を具備する光半導体素子光半導体素子である。第２のｐ型クラッド層のキャリア濃度が高いため、直列抵抗を低減し、かつ活性層からｎ型ブロック層に流れるリーク電流を抑制することができる。
（２）前記第２のｐ型クラッド層の厚さは０．０５μｍ以上、０．１５μｍ以下でもよい。これにより光半導体素子の直列抵抗を小さくすることができる。
（３）前記ｎ型クラッド層と前記活性層とはメサを形成し、前記ｎ型クラッド層の上であって前記メサの両側に設けられた、ｐ型の埋込層を具備し、前記第２のｐ型クラッド層は、前記活性層の上から前記埋込層の上にかけて設けられてもよい。これにより直列抵抗を低減し、かつリーク電流を抑制することができる。
（４）前記ｎ型クラッド層と前記活性層とはメサを形成し、前記メサの両側に設けられた埋込層を具備し、前記第２のｐ型クラッド層は前記活性層の上に設けられ、前記埋込層の上には設けられていなくてもよい。これにより直列抵抗を低減し、かつリーク電流を抑制することができる。
（５）本発明は、半導体基板の上にｎ型クラッド層を形成する工程と、前記ｎ型クラッド層の上に活性層を形成する工程と、前記活性層の上に第１のｐ型クラッド層を形成する工程と、前記第１のｐ型クラッド層にストライプ状のマスクを形成する工程と、前記ストライプ状のマスクをマスクにストライプ状のメサを形成する工程と、前記マスクをエッチングにより後退させる工程と、前記後退させたマスクを用いて、前記活性層の上であって前記第１のｐ型クラッド層の両側に、前記第１のｐ型クラッド層よりも高いキャリア濃度を有する第２のｐ型クラッド層を形成する工程と、前記第２のｐ型クラッド層の上にｎ型ブロック層を形成する工程と、前記第１のｐ型クラッド層および前記ｎ型ブロック層の上に第３のｐ型クラッド層を形成する工程と、を有する光半導体素子の製造方法である。第２のｐ型クラッド層のキャリア濃度が高いため、直列抵抗を低減し、かつ活性層からｎ型ブロック層に流れるリーク電流を抑制することができる。
（６）前記第２のｐ型クラッド層を形成する工程は、前記後退させたマスクを用いて前記第１のｐ型クラッド層をエッチングする工程と、前記第１のｐ型クラッド層をエッチングする工程の後、ＭＯＣＶＤ法により前記第２のｐ型クラッド層を形成する工程と、を含んでもよい。ＭＯＣＶＤ法により第２のｐ型クラッド層を形成することができる。
（７）前記第２のｐ型クラッド層を形成する工程は、前記第１のｐ型クラッド層の一部にドーパントを気相拡散することにより前記第２のｐ型クラッド層を形成する工程でもよい。これにより高キャリア濃度の第２のｐ型クラッド層を形成することができる。
（８）前記メサの両側にｐ型の埋込層を形成する工程と、前記埋込層の上に別のマスクを形成する工程と、を有し、前記第２のｐ型クラッド層を形成する工程は、前記第１のｐ型クラッド層のうち前記後退させたマスクおよび前記別のマスクから露出する部分に前記ドーパントを気相拡散する工程でもよい。これにより高キャリア濃度の第２のｐ型クラッド層を形成することができる。

【0011】

［本願発明の実施形態の詳細］
本発明の実施形態に係る光半導体素子およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0012】

（シミュレーション）
はじめに、光半導体素子の直列抵抗およびリーク電流について検証したシミュレーションを説明する。図１はシミュレーションに用いた光半導体素子９０を例示する断面図である。

【0013】

図１に示すように、基板１０の上に、ｎ型クラッド層１２、活性層１４およびｐ型クラッド層１６が積層され、これらはメサ１１を形成する。ｎ型クラッド層１２の上であってメサ１１の両側に埋込層１８が設けられている。ｐ型クラッド層１６の上面の周縁部から埋込層１８の上面にかけてｎ型ブロック層２２が設けられている。ｐ型クラッド層１６の中央部およびｎ型ブロック層２２の上にｐ型クラッド層２４が設けられ、ｐ型クラッド層２４の上にｐ型コンタクト層２６が設けられている。基板１０からｐ型コンタクト層２６にかけて、ｎ型、ｐ型、ｎ型およびｐ型の導電型の層を積層したサイリスタ構造が形成される。ｐ型コンタクト層２６の上に絶縁膜２８および電極３０が設けられている。基板１０の下面に電極３６が設けられている。

【0014】

基板１０およびｎ型クラッド層１２はシリコン（Ｓｉ）をドープしたｎ型インジウムリン（ＩｎＰ）により形成されている。活性層１４は、亜鉛（Ｚｎ）をドープした複数のインジウムガリウム砒素リン（ＩｎＧａＡｓＰ）層を積層した多重量子井戸（ＭＱＷ：Multi Quantum Well）構造を有する。ｐ型クラッド層１６および２４、ならびに埋込層１８はＺｎをドープしたｐ型ＩｎＰで形成されている。ｎ型ブロック層２２はｎ型ＩｎＰで形成されている。ｐ型コンタクト層２６はＺｎをドープしたｐ型ＩｎＧａＡｓで形成されている。絶縁膜２８は窒化シリコン（ＳｉＮ）で形成されている。電極３０および３６は金（Ａｕ）などで形成されている。

【0015】

図２（ａ）は光半導体素子９０の直列抵抗の計算結果である。横軸はｐ型クラッド層１６の厚さ、縦軸は直列抵抗を表す。ｐ型クラッド層１６のキャリア濃度が高いほど、ｐ型クラッド層１６の電気抵抗は低くなり、光半導体素子９０の直列抵抗も低くなる。図２（ａ）のシミュレーションにおいては、キャリア濃度は１．８×１０^１８ｃｍ^－３で一定とした。またｎ型ブロック層２２の厚さを０．１５μｍ、活性層１４の幅を１．２５μｍ、共振器長を１５０μｍとした。図２（ａ）に示すように、ｐ型クラッド層１６が薄いほど直列抵抗は低減する。電流はｐ型クラッド層２４および１６を介して活性層１４に注入される。ｎ型ブロック層２２が電流を狭窄することで、直列抵抗が増大するものと推定される。ｐ型クラッド層１６が薄くなると、狭窄された電流の流れる距離が短くなり、直列抵抗の増大が抑制されると考えられる。すなわち、直列抵抗を低くするためには、ｐ型クラッド層１６を薄くすることが有効である。しかしながらリーク電流が増大する恐れがある。

【0016】

図２（ｂ）は駆動電流の実験結果である。横軸は光半導体素子９０の温度を表す。縦軸は光出力１６ｍＷを出すための駆動電流を表す。駆動電流が大きいほど、活性層１４からｐ型クラッド層１６を介してｎ型ブロック層２２に流れるリーク電流が大きいことを表す。図中の四角はｐ型クラッド層１６の厚さが０．０５μｍの場合の実験結果、三角は厚さ０．０７μｍの場合の実験結果、丸は厚さ０．１μｍの場合の実験結果を表す。図２（ｂ）に示すように、温度が高くなるほど駆動電流は大きくなり、かつｐ型クラッド層１６が薄いほど駆動電流が増大する。

【0017】

以上のように、ｐ型クラッド層１６を薄くすることで、直列抵抗を低くすることができるが、リーク電流は増大してしまう。リーク電流を抑制するためには、伝導帯に大きなエネルギー障壁が形成されることが好ましい。以下、エネルギー障壁のシミュレーションについて説明する。

【0018】

図３（ａ）は伝導帯の電位の計算結果である。横軸はｐ型コンタクト層２６の表面からの深さ、縦軸は光半導体素子９０の伝導帯の電位を表す。実線はｐ型クラッド層１６の厚さが０．５μｍの場合の計算結果、破線は厚さが０．１μｍの場合の計算結果である。キャリア濃度は５×１０^１7ｃｍ^－３とした。図３（ａ）に示すように、伝導帯には、ｎｐ接合の界面（ｐ型クラッド層１６とｎ型ブロック層２２との界面）において、エネルギー障壁ｂ１およびｂ２が形成される。厚さ０．５μｍの場合におけるエネルギー障壁ｂ１は０．２Ｖ程度であり、厚さ０．１μｍの場合のエネルギー障壁ｂ２より大きい。

【0019】

図３（ｂ）はエネルギー障壁の計算結果である。横軸はｐ型クラッド層１６の厚さ、縦軸はｐ型クラッド層１６とｎ型ブロック層２２との界面におけるエネルギー障壁である。ｐ型クラッド層１６のキャリア濃度は５×１０^１７ｃｍ^－３とした。図３（ｂ）に示すように、ｐ型クラッド層１６が薄いほど、エネルギー障壁は小さくなる。例えば厚さが０．１μｍならば、エネルギー障壁は０．００８Ｖである。

【0020】

厚さが小さいほど、図４（ａ）および図４（ｂ）に示したようにエネルギー障壁は小さくなり、図２（ｂ）に示したようにリーク電流は大きくなる。すなわち、エネルギー障壁が低いとリーク電流が増大する。したがって、リーク電流を低減するためには、エネルギー障壁を高くすることが有効である。

【0021】

図４（ａ）はキャリア濃度とエネルギー障壁との関係を示す図である。横軸はｐ型クラッド層１６のキャリア濃度を表し、縦軸はエネルギー障壁を表す。丸はｐ型クラッド層１６の厚さが０．１μｍの場合の計算結果、三角は厚さ０．０８μｍの場合の計算結果、正方形は厚さ０．０６μｍの場合の計算結果、ひし形は厚さ０．０４μｍの場合の計算結果を表す。いずれの厚さにおいてもキャリア濃度が高いほど、エネルギー障壁は大きくなる。例えば、厚さ０．０４μｍにおいて、キャリア濃度を１×１０^１９ｃｍ^－３とすることで、エネルギー障壁の大きさを約０．０７Ｖとすることができる。

【0022】

図４（ｂ）は厚さとキャリア濃度との関係を示す図であり、エネルギー障壁を０．０５Ｖとするように調節された厚さおよびキャリア濃度を示す。横軸はｐ型クラッド層１６の厚さを表し、縦軸はｐ型クラッド層１６のキャリア濃度を表す。図中の実線は、エネルギー障壁を０．０５Ｖとするような厚さとキャリア濃度との関係を表す。図４（ｂ）に示すように、ｐ型クラッド層１６を薄くするにしたがい、キャリア濃度を高くする。これによりエネルギー障壁の高さを０．０５Ｖに維持することができる。例えば厚さ０．１μｍの場合、キャリア濃度を約２×１０^１８ｃｍ^－３とする。厚さ０．０６μｍの場合、キャリア濃度を約５×１０^１８ｃｍ^－３とする。図４（ｂ）の結果より、エネルギー障壁を０．０５Ｖ以上とするためには、以下の（１）式が成り立てばよい。Ｔはｐ型クラッド層１６の厚さ、ｄはキャリア濃度、ｎは１．５である。
ｄ×Ｔ^ｎ＞６．５ｅ１６ （１）

【0023】

図２（ａ）に示すようにｐ型クラッド層１６を薄くすることで直列抵抗を低くすることができる。また、図４（ａ）および図４（ｂ）に示すように、キャリア濃度を高めることでエネルギー障壁を大きくし、リーク電流を抑制することができる。以上の知見に基づいた実施例について説明する。

【実施例1】

【0024】

（光半導体素子）
図５（ａ）は実施例１に係る光半導体素子１００を例示する平面図である。図５（ｂ）は図５（ａ）の線Ａ－Ａに沿った断面図である。図６はメサ１１付近を拡大した断面図である。Ｘ方向、Ｙ方向およびＺ方向は互いに直交する。

【0025】

図５（ａ）に示すように、光半導体素子１００はＸＹ平面に広がる矩形の半導体レーザ素子である。Ｘ方向の長さＬ１およびＹ方向の長さＬ２は例えば２００μｍ～５００μｍである。

【0026】

図５（ｂ）に示すように、基板１０（半導体基板）の上にｎ型クラッド層１２が設けられ、ｎ型クラッド層１２には溝１３および１５が形成されている。溝１３と溝１５との間にメサ１１が形成されている。メサ１１付近の構成については後述する。溝１３から－Ｘ側端部まで、および溝１５から＋Ｘ側端部までのそれぞれの領域において、ｎ型クラッド層１２の上に、埋込層１８、ｐ型クラッド層２０、ｎ型ブロック層２２、ｐ型クラッド層２４、ｐ型コンタクト層２６および絶縁膜２８が順に積層されている。絶縁膜２８は光半導体素子１００の表面を覆い、溝１３内およびメサ１１上に開口部を有する。

【0027】

溝１３内には、ｎ型クラッド層１２に接触する電極３１が設けられている。溝１３から－Ｘ側のｐ型コンタクト層２６の上にかけて、絶縁膜２８の上に配線３２が設けられている。電極３３は配線３２の上面に接触する。配線３２は溝１３内において電極３１に接触する。メサ１１から＋Ｘ側のｐ型コンタクト層２６の上にかけて、絶縁膜２８の上に配線３４が設けられている。電極３５は配線３４の上面に接触する。配線３４はメサ１１上において電極３０に接触する。配線３２と配線３４とは離間している。配線３２、電極３１および３３は互いに電気的に接続されている。配線３４、電極３０および３５は互いに電気的に接続されている。

【0028】

図５（ｂ）に示すように溝１３および１５の間にメサ１１が位置し、メサ１１はＹ方向に延伸する。図６に示すように、ｎ型クラッド層１２、活性層１４およびｐ型クラッド層１６がストライプ状のメサ１１を形成する。ｎ型クラッド層１２が凸形状を有し、ｎ型クラッド層１２の上面に活性層１４が接触している。活性層１４の上面の中央部に、ｐ型クラッド層１６（第１のｐ型クラッド層）が接触している。埋込層１８はメサ１１の両側に位置し、ｎ型クラッド層１２および活性層１４の側面に接触する。埋込層１８の上から活性層１４の上面の周縁部にかけて、ｐ型クラッド層２０（第２のｐ型クラッド層）が設けられている。ｎ型ブロック層２２は、ｐ型クラッド層２０の上に設けられ、ｐ型クラッド層１６の上には設けられていない。ｐ型クラッド層２０は埋込層１８および活性層１４それぞれの上面に接触し、ｎ型ブロック層２２はｐ型クラッド層２０の上面に接触している。

【0029】

ｐ型クラッド層２４（第３のｐ型クラッド層）は、ｐ型クラッド層１６およびｎ型ブロック層２２の上に設けられ、これらの上面に接触する。ｐ型クラッド層２４の上にｐ型コンタクト層２６および絶縁膜２８が順に積層されている。絶縁膜２８はメサ１１上に開口部２８ａを有している。電極３０は、開口部２８ａから露出するｐ型コンタクト層２６に接触する。基板１０の下面には電極３６が接触する。図５（ｂ）に示した電極３５および配線３４を介して、電極３０には例えば変調信号およびバイアス電流などが供給される。電極３０は活性層１４に電流を供給するための電極として機能する。

【0030】

基板１０およびｎ型クラッド層１２は、例えばシリコン（Ｓｉ）がドープされたｎ型ＩｎＰにより形成され、キャリア濃度は例えば１×１０^１８ｃｍ^－３である。活性層１４は、Ｚｎをドープした複数のＩｎＧａＡｓＰ層を積層した多重量子井戸構造を有し、キャリアの再結合により光を発生させる。ｐ型クラッド層１６および２４、ならびに埋込層１８は、例えばＺｎをドープしたｐ型ＩｎＰで形成されている。ｐ型クラッド層１６の厚さは例えば０．１μｍ、ｐ型クラッド層２４の厚さは例えば１．５μｍである。ｐ型クラッド層１６および２４のキャリア濃度は例えば５×１０^１７ｃｍ^－３である。

【0031】

ｐ型クラッド層２０は例えばＺｎをドープしたｐ型ＩｎＰで形成されている。厚さは例えば０．１μｍであり、ｐ型クラッド層１６の厚さに等しい。ｐ型クラッド層２０のキャリア濃度は、埋込層１８、ｐ型クラッド層１６および２４よりも高く、例えば２×１０^１８ｃｍ^－３である。ｎ型ブロック層２２は、例えばＳｉをドープしたｎ型ＩｎＰで形成され、キャリア濃度は２×１０^１８ｃｍ^－３、厚さは０．３μｍである。ｐ型コンタクト層２６はＺｎをドープしたｐ型ＩｎＧａＡｓで形成され、厚さは例えば０．１μｍである。メサ１１の両側において、基板１０からｐ型コンタクト層２６にかけて、ｎ型、ｐ型、ｎ型およびｐ型の導電型の層を積層したサイリスタ構造が形成される。絶縁膜２８は例えばＳｉＮなどの絶縁体で形成されている。電極３０および３６はＡｕなどの金属で形成されている。

【0032】

（製造方法）
図７（ａ）から図１０（ｂ）は光半導体素子１００の製造方法を例示する断面図であり、図６に対応する部分を図示している。光半導体素子１００の他の部分も同様の工程により形成される。

【0033】

図７（ａ）に示すように、例えば有機金属気相成長（ＭＯＣＶＤ：Metal Oxide Chemical Vapor Deposition）法により、基板１０の上に、ｎ型クラッド層１２、活性層１４、およびｐ型クラッド層１６を順にエピタキシャル成長する。ｐ型クラッド層１６の厚さは例えば０．１μｍである。ＭＯＣＶＤ装置内の温度（成長温度）は例えば６２０℃、成長圧力は例えば０．１気圧である。ｎ型クラッド層１２の原料ガスは、例えばトリメチルインジウム（ＴＭＩｎ：Trimethyl Indium）、フォスフィン（ＰＨ_３）およびシラン（ＳｉＨ_４）を含む。活性層１４の原料ガスは、例えばＴＭＩｎ、トリエチルガリウム（ＴＥＧａ：Triethyl Gallium）、ＰＨ_３およびアルシン（ＡｓＨ_３）を含む。ｐ型クラッド層１６の原料ガスは、例えばＴＭＩｎ、ＰＨ_３およびＤＭＺを含む。ドーパントの原料ガスであるＤＭＺの流量は例えば０．０２ｃｃｍであり、０．１ｃｃｍ未満である。ｐ型クラッド層１６の上面に、ストライプ状の酸化シリコン（ＳｉＯ_２）のマスク４０を形成する。マスク４０はｐ型クラッド層１６の一部を覆う。

【0034】

図７（ｂ）に示すように、例えばドライエッチング法により、ｐ型クラッド層１６、活性層１４およびｎ型クラッド層１２をエッチングし、メサ１１を形成する。エッチング深さは例えば１．５μｍである。マスク４０下の部分はエッチングされない。

【0035】

図８（ａ）に示すように、例えばＭＯＣＶＤ法を用いて、メサ１１の両側に、ｐ型ＩｎＰの埋込層１８を成長する。原料ガスは、例えばＴＭＩｎ、ＰＨ_３およびＤＭＺなどを含む。マスク４０が成長マスクとして機能するため、マスク４０下に埋込層１８は成長しない。図８（ｂ）に示すように、例えば希釈したフッ酸などを用いてマスク４０をエッチングし、後退させる。マスク４０の幅および高さが小さくなり、ｐ型クラッド層１６の上面のうち周縁部がマスク４０から露出する。

【0036】

図９（ａ）に示すように、例えば希釈したシュウ酸を用いて、ｐ型クラッド層１６および埋込層１８をエッチングする。これによりｐ型クラッド層１６のうち周縁部が除去され、活性層１４が露出する。また、埋込層１８は活性層１４と同程度の高さまでエッチングされる。ｐ型クラッド層１６のうちマスク４０下の部分はエッチングされず、活性層１４の上面のうち中央部にｐ型クラッド層１６が残存する。図９（ｂ）に示すように、例えばマスク４０を用いたＭＯＣＶＤ法により、ｐ型ＩｎＰのｐ型クラッド層２０を成長する。原料ガスは例えばＴＭＩｎ、ＰＨ_３およびＤＭＺなどを含み、ＤＭＺの流量は例えば０．１ｃｃｍ以上である。ｐ型クラッド層２０のキャリア濃度は例えば２×１０^１８ｃｍ^－３である。ｐ型クラッド層２０は、活性層１４の上面のうちマスク４０から露出する部分から埋込層１８の上面にかけて設けられ、これらに接触する。ｐ型クラッド層２０の厚さは例えばｐ型クラッド層１６と同じく０．１μｍである。

【0037】

図１０（ａ）に示すように、例えばマスク４０を用いたＭＯＣＶＤ法により、ｐ型クラッド層２０の上に、ｎ型ＩｎＰのｎ型ブロック層２２を成長する。原料ガスは例えばＴＭＩｎ、ＰＨ_３、およびＳｉＨ_４を含む。図１０（ｂ）に示すように、マスク４０を例えばフッ化水素酸に１分間浸すことで除去する。マスク４０の除去後、ＭＯＣＶＤ法により、ｐ型クラッド層１６およびｎ型ブロック層２２の上に、ｐ型クラッド層２４およびｐ型コンタクト層２６を順に成長する。ｐ型クラッド層２４の原料ガスは例えばＴＭＩｎ、ＰＨ_３、およびＤＭＺを含む。ｐ型コンタクト層２６の原料ガスは例えばＴＭＩｎ、ＴＥＧａ、ＡｓＨ_３およびＤＭＺを含む。図６に示したように、ｐ型コンタクト層２６の上に例えばプラズマＣＶＤ法などにより絶縁膜２８を形成し、蒸着法などにより電極３０をｐ型コンタクト層２６の上に設け、基板１０の下に電極３６を形成する。以上の工程により、光半導体素子１００を形成する。

【0038】

実施例１によれば、活性層１４の上にｐ型クラッド層１６および２０が設けられ、ｐ型クラッド層２０の上にｎ型ブロック層２２が設けられている。ｐ型クラッド層２０のキャリア濃度は例えば２×１０^１８ｃｍ^－３であり、ｐ型クラッド層１６よりも高い。このため、ｐ型クラッド層２０とｎ型ブロック層２２との界面のエネルギー障壁が高くなる（図４（ａ）参照）。この結果、活性層１４からｎ型ブロック層２２へと流れるリーク電流を抑制することができる。また、高キャリア濃度のｐ型クラッド層２０はｐ型クラッド層１６よりも低抵抗になるため、光半導体素子１００の直列抵抗を低くすることができる。

【0039】

ｐ型ドーパント（Ｚｎ）が活性層１４に拡散し、非発光再結合中心の増加、多重量子井戸の混晶化を引き起こす恐れがある。実施例１によれば、ｐ型クラッド層２０は、活性層１４の上であってｐ型クラッド層１６の両側に設けられ、活性層１４の上面のうち周縁部に接触する。ｐ型クラッド層２０と活性層１４との接触面積が小さいため、Ｚｎの拡散が抑制される。

【0040】

ｐ型クラッド層２０の製造工程ではｐ型クラッド層１６の製造工程よりもＤＭＺの流量を多くする。これによりＭＯＣＶＤ法を用いて高濃度のｐ型クラッド層２０を形成することができる。例えばＤＭＺの流量を０．１ｃｃｍ以上とすることで、ｐ型クラッド層２０のキャリア濃度を例えば２×１０^１８ｃｍ^－３とすることができる。

【0041】

ｐ型クラッド層２０とｎ型ブロック層２２との間のエネルギー障壁を例えば０．０５Ｖ以上とするために、前述の（１）式の関係が成り立てばよい。すなわち、ｐ型クラッド層２０の厚さをＴとし、キャリア濃度をｄとし、ｎを１．５とした場合、以下の関係である。
ｄ×Ｔ^ｎ＞６．５ｅ１６ （１）
キャリア濃度が低い場合、ｐ型クラッド層２０を厚くし、キャリア濃度が高い場合、ｐ型クラッド層２０を薄くする。エピタキシャル成長するｐ型クラッド層２０のキャリア濃度は最大で例えば２×１０^１８ｃｍ^－３程度である。図４（ｂ）より、厚さを例えば約０．１μｍとすることで、前述の（１）式の関係が満たされる。この結果、０．０５Ｖ以上のエネルギー障壁を形成することができる。ｎは例えば１以上、１．５以下でもよい。

【0042】

図２（ａ）に示したようにｐ型クラッド層が薄いほど直列抵抗は小さくなるが、図２（ｂ）に示したようにリーク電流は増大してしまう。直列抵抗の低減とリーク電流の抑制とを両立させるため、ｐ型クラッド層２０の厚さは適切な範囲とすることが好ましい。例えば図４（ｂ）に示したように、厚さは０．０５μｍ以上、０．１５μｍ以下であることが好ましく、０．０３μｍ以上、０．０７μｍ以上、０．１μｍ以下、０．２μｍ以下でもよい。また、直列抵抗の低減のため、ｐ型クラッド層１６の厚さも例えば０．０５μｍ以上、０．１５μｍ以下とすることが好ましく、ｐ型クラッド層２０の厚さに等しくすればよい。

【0043】

ｎ型クラッド層１２の上であってメサ１１の両側にｐ型の埋込層１８が設けられる。埋込層１８の上に、ｐ型クラッド層２０、ｎ型ブロック層２２、ｐ型クラッド層２４およびｐ型コンタクト層２６が順に積層される。すなわち、ｎ型クラッド層１２からｐ型コンタクト層２６にかけてｎ型、ｐ型、ｎ型、ｐ型の層が順に並ぶことで、サイリスタ構造が形成される。これにより活性層１４への効率的な電流注入が可能となる。

【実施例2】

【0044】

実施例２は、実施例１とは異なる製造方法を用いる例である。実施例１と同じ構成については説明を省略する。光半導体素子は図５（ａ）から図６に示したものと同じである。図１１（ａ）および図１１（ｂ）は実施例２に係る光半導体素子の製造方法を例示する断面図である。図７（ａ）から図８（ｂ）までの工程は実施例１と共通である。

【0045】

図１１（ａ）に示すように、マスク４０をエッチングし、ｐ型クラッド層１６のうち周縁部をマスク４０から露出させる。ＤＭＺを流すことで、マスク４０から露出するｐ型クラッド層１６、および埋込層１８の上面付近にＺｎを拡散させる。マスク４０は拡散マスクとして機能し、ｐ型クラッド層１６の中央部はマスク４０の下に位置するためＺｎが拡散しにくい。例えば、ＤＭＺの流量は３．４ｓｌｍ、Ｚｎの拡散時間は１分、温度は５２０℃とする。これにより、図１１（ｂ）に示すように、ｐ型クラッド層１６および埋込層１８の上にｐ型クラッド層１６よりも高キャリア濃度の領域、すなわちｐ型クラッド層２０が形成される。ｐ型クラッド層２０のＺｎ濃度は例えば５×１０^１８ｃｍ^－３である。ｐ型クラッド層２０形成後の工程は、実施例１と同じである。

【0046】

実施例２によれば、実施例１と同様に、直列抵抗の低減およびリーク電流の抑制が可能である。また、Ｚｎの気相拡散によりｐ型クラッド層２０を形成する。このため、エピタキシャル成長したｐ型クラッド層２０に比べて、キャリア濃度を高めることができる。

【0047】

図１２はＤＭＺ流量とキャリア濃度との関係を示す図である。横軸は気相拡散に用いるＤＭＺの流量を表し、縦軸はｐ型クラッド層２０のキャリア濃度を表す。図１２に示すように、ＤＭＺの流量が多いほどキャリア濃度は高まる。エピタキシャル成長ではキャリア濃度は最大で例えば２×１０^１８ｃｍ^－３程度であるが、気相拡散によりキャリア濃度をさらに高めることができる。ＤＭＺの流量を大きくすることで、キャリア濃度を例えば３×１０^１８ｃｍ^－３以上、５×１０^１８ｃｍ^－３以上などとすることができる。

【0048】

エネルギー障壁を０．０５Ｖ以上とするため、前述の（１）式が成り立つようにｐ型クラッド層２０のキャリア濃度および厚さを定める。図４（ｂ）に示したように、キャリア濃度が高いほど、厚さを小さくすることが好ましい。実施例２によれば、キャリア濃度を例えば２×１０^１８ｃｍ^－３以上にすることができるため、厚さを０．１μｍ以下とすることが好ましい。キャリア濃度を例えば５×１０^１８ｃｍ^－３とする場合、ｐ型クラッド層２０の厚さを例えば０．０６μｍとする。エネルギー障壁を０．０５Ｖ以上とすることでリーク電流を抑制することができる。また、ｐ型クラッド層１６および２０を薄くすることで、直列抵抗を低くすることができる。

【実施例3】

【0049】

（光半導体素子）
実施例３は、実施例１および２とはｐ型クラッド層２０の大きさを変えた例である。実施例１または２と同じ構成については説明を省略する。図１３は実施例３に係る光半導体素子３００を例示する断面図である。図１３に示すように、光半導体素子３００のｐ型クラッド層２０は、活性層１４の上面のうち周縁部に設けられ、埋込層１８の上には設けられていない。埋込層１８は、例えば鉄（Ｆｅ）をドープしたｐ型ＩｎＰにより形成され、ｎ型クラッド層１２、活性層１４およびｐ型クラッド層２０の両側に設けられている。すなわち、ｐ型クラッド層２０は、ｐ型クラッド層１６と埋込層１８とに挟まれる。ｎ型ブロック層２２は、ｐ型クラッド層１６と埋込層１８との上に設けられている。

【0050】

（製造方法）
図１４（ａ）から図１６（ｂ）は光半導体素子３００の製造方法を例示する断面図である。図７（ａ）から図８（ｂ）までの工程は実施例１と共通であるが、埋込層１８の原料ガスとして、例えばＴＭＩｎ、ＰＨ_３、およびフェロセン（Ｆｅ（Ｃ_５Ｈ_５）_２）を用いる。

【0051】

図１４（ａ）に示すように、マスク４０をエッチングし、ｐ型クラッド層１６の上面のうち周縁部をマスク４０から露出させる。図１４（ｂ）に示すように、埋込層１８の上面に例えばＳｉＯ_２のマスク４２を形成する。マスク４０とマスク４２とは離間しており、これらの間からｐ型クラッド層１６が露出する。

【0052】

図１５（ａ）に示すように、ＤＭＺを流すことで、ｐ型クラッド層１６にＺｎを拡散させる。例えば、ＤＭＺの流量は３．４ｓｌｍ、Ｚｎの拡散時間は１分、温度は５２０℃とする。これにより、ｐ型クラッド層１６の周縁部から高キャリア濃度のｐ型クラッド層２０を形成する。ｐ型クラッド層２０のＺｎ濃度は例えば５×１０^１８ｃｍ^－３である。メサ１１は、ｎ型クラッド層１２、活性層１４、ｐ型クラッド層１６およびｐ型クラッド層２０により形成される。マスク４０および４２は拡散マスクとして機能し、マスク４０下のｐ型クラッド層１６、およびマスク４２下の埋込層１８にはＺｎが拡散しにくい。

【0053】

図１５（ｂ）に示すように、例えば希釈したフッ酸を用いてマスク４２を除去する。図１６（ａ）に示すように、例えばＭＯＣＶＤ法により、埋込層１８およびｐ型クラッド層２０の上に、ｎ型ブロック層２２を成長する。図１６（ｂ）に示すように、マスク４０を除去した後、例えばＭＯＣＶＤ法により、ｐ型クラッド層２４およびｐ型コンタクト層２６を成長する。これ以降の工程は、実施例１と同じであり、光半導体素子３００が形成される。

【0054】

実施例３によれば、実施例２と同様にＺｎの気相拡散により、キャリア濃度の高いｐ型クラッド層２０を形成することができる。これにより直列抵抗の低減およびリーク電流の抑制が可能である。エネルギー障壁を０．０５Ｖ以上とするため、前述の（１）式が成り立つようにｐ型クラッド層２０のキャリア濃度および厚さを定める。例えばキャリア濃度を５×１０^１８ｃｍ^－３以上とする場合、ｐ型クラッド層２０およびｐ型クラッド層１６の厚さを例えば０．０６μｍとする。

【0055】

実施例２においては、埋込層１８およびｐ型クラッド層１６にＺｎを気相拡散することで、ｐ型クラッド層２０を形成する。このため、埋込層１８はＺｎドープＩｎＰで形成される。一方、実施例３においては、ｐ型クラッド層２０はｐ型クラッド層１６へのＺｎの気相拡散で形成され、埋込層１８にはＺｎを拡散させない。このため、埋込層１８のドーパントとして、ｐ型クラッド層２０とは異なるもの（例えばＦｅ）を用いてもよい。これにより高抵抗の埋込層１８が得られる。なお実施例３においてもＺｎドープＩｎＰで埋込層１８を形成してもよい。

【0056】

実施例１～３において、ｐ型クラッド層１６および２０のドーパントとしてＺｎ以外にカドミウム（Ｃｄ）、炭素（Ｃ）、ベリリウム（Ｂｅ）などを用いてもよい。実施例１～３において基板１０、およびｎ型クラッド層１２はＩｎＰ以外の化合物半導体で形成されてもよい。ただし、埋込層１８、ｐ型クラッド層２０、ｎ型ブロック層２２などＩｎＰの層との格子整合のため、基板１０およびｎ型クラッド層１２もＩｎＰで形成することが好ましい。

【符号の説明】

【0057】

１０ 基板
１１ メサ
１２ ｎ型クラッド層
１３、１５ 溝
１４ 活性層
１６、２０、２４ ｐ型クラッド層
１８ 埋込層
２２ ｎ型ブロック層
２６ ｐ型コンタクト層
２８ 絶縁膜
２８ａ 開口部
３０、３１、３３、３５、３６ 電極
３２、３４ 配線
４０、４２ マスク
９０、１００、３００ 光半導体素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】