ホーム > 特許ランキング > 株式会社オルガノサーキット
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-01-25
(45)【発行日】2022-02-02
(54)【発明の名称】アクティブマトリクスＬＥＤディスプレイ
(51)【国際特許分類】
G09F 9/00 20060101AFI20220126BHJP
G09F 9/30 20060101ALI20220126BHJP
G09F 9/33 20060101ALI20220126BHJP
H01L 33/62 20100101ALI20220126BHJP
【ＦＩ】
G09F9/00 346Z
G09F9/00 338
G09F9/30 308Z
G09F9/30 338
G09F9/33
H01L33/62
【請求項の数】
5
(21)【出願番号】P 2018545786
(86)(22)【出願日】2017-10-17
(86)【国際出願番号】 JP2017038096
(87)【国際公開番号】W WO2018074611
(87)【国際公開日】2018-04-26
【審査請求日】2020-10-13
(31)【優先権主張番号】P 2016205464
(32)【優先日】2016-10-19
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】515241943
【氏名又は名称】株式会社オルガノサーキット
(74)【代理人】
【識別番号】100150876
【弁理士】
【氏名又は名称】松山 裕一郎
(72)【発明者】
【氏名】山口 清一郎
(72)【発明者】
【氏名】竹谷純一
(72)【発明者】
【氏名】松室智紀
【審査官】石本 努
(56)【参考文献】
【文献】特開２０１６－１６７０４９（ＪＰ，Ａ）
【文献】特開２０１５－１９８１４５（ＪＰ，Ａ）
【文献】特開２０１６－０３３６３５（ＪＰ，Ａ）
【文献】特開２０１０－０７９１９６（ＪＰ，Ａ）
【文献】特開２００７－１８３６０５（ＪＰ，Ａ）
【文献】特開２００３－１１５６１３（ＪＰ，Ａ）
【文献】特表２０１６－５１２３４７（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１５／０３７２０５１（ＵＳ，Ａ１）
【文献】特開２００８－１２４３８７（ＪＰ，Ａ）
【文献】特開２００８－０３３０９５（ＪＰ，Ａ）
【文献】特開２００４－００６７２４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｆ９／００－９／４６
Ｈ０１Ｌ２５／００－２５／０７
２５／１０－２５／１１
２５／１６－２５／１８
３３／００－３３／６４
(57)【特許請求の範囲】
【請求項1】
可撓性を持つアクティブマトリクスＬＥＤディスプレイであって、画素駆動回路と、該画素駆動回路と電気的に接続された少なくともＲＧＢの３つの無機ＬＥＤ素子とを有する画素を形成する単位を具備し、
前記画素駆動回路は少なくとも１つ以上の薄膜トランジスタで形成されており、該薄膜トランジスタが有機半導体結晶膜を有する有機薄膜トランジスタであり、
前記無機ＬＥＤ素子は、独立した前記画素駆動回路と共に所定のパターンが形成された、可等性を有する第３の基板に配されており、
前記第３の基板には、少なくとも３つの上記ＬＥＤ素子と各ＬＥＤ素子にそれぞれ対応した少なくとも３つの画素駆動回路とが実装されており、
前記第３の基板が列方向と行方向に並べられ、ディスプレイ全体が大型化されていることを特徴とするアクティブマトリクスＬＥＤディスプレイ。
【請求項2】
前記第３の基板は、その基板端に基板間接続端子を有し、更にその上に行選択線、列選択線、電源線とグランド線を有し、かつ、ディスプレイの画素を構成する単位毎に少なくとも、片側がグランド線に接続された無機ＬＥＤ素子実装用端子を有していることを特徴とする請求項１に記載のアクティブマトリクスＬＥＤディスプレイ。
【請求項3】
前記画素駆動回路は、可等性を有し、一つの該画素駆動回路を実装するための基板に配された画素駆動回路基板として、前記第３の基板に実装されており、該画素駆動回路基板は、少なくとも行選択線接続用端子、列選択線接続用端子、電源線 接続用端子、無機ＬＥＤ接続用端子の４端子を有していることを特徴とする請求項２に記載のアクティブマトリクスＬＥＤディスプレイ。
【請求項4】
前記第３の基板は、その基板端部に基板同士を貼り合せるもしくは、電気的に接合するための接合機構を備えていることを特徴とする、請求項２に記載のアクティブマトリクスＬＥＤディスプレイ。
【請求項5】
請求項１記載のアクティブマトリクスＬＥＤディスプレイの製造方法であって、前記無機ＬＥＤ素子を、前記画素駆動回路を備えた基板上に部品として貼り合せる実装工程、及び列方向と行方向に複数の前記アクティブマトリクスＬＥＤディスプレイを並べ大型化する工程を有し、当該工程は、隣接するアクティブマトリクスＬＥＤディスプレイを少なくとも一部に導電性を備えた材料を含む部材もしくは、接合機構を用いて貼り合せる工程を有するアクティブマトリクスＬＥＤディスプレイの製造方法。 【発明の詳細な説明】
【技術分野】
【0001】
本発明は、大面積のディスプレイ及びその製造方法に係り、詳しくはアクティブマトリク駆動ができるＬＥＤディスプレイ及びその製造方法に関する。
【背景技術】
【0002】
近年、液晶ディスプレイに代表されるフラットパネル型のディスプレイの普及が進み、様々な分野に浸透してきた。高精細化や大型化など用途に応じて技術の進化も激しくなり、ディスプレイのフレキシブル化という機能面での技術革新が進んでいる。表示方式としては液晶方式が現在の主流となっており、中小型ディスプレイを中心に有機ＥＬを採用したディスプレイもシェアを伸ばしている。またＬＥＤを使用したディスプレイも屋外用途中心に大型ディスプレイとして増加傾向にある。
フラットパネルディスプレイの新しい分野として、交通機関や小売店等で紙に代わる広告媒体としてディスプレイを使用するデジタルサイネージ市場の拡大が期待されている。現在は、小型のディスプレイによる電車内での広告や情報発信、小売店でのＰＯＰ広告的な使われ方が主流だが、大型ディスプレイにデジタルサイネージに対する潜在的なニーズが高い。大型商業施設や繁華街或はイベント会場にて、ロケーションや消費者の行動状況に応じた映像系広告や販促情報さらにはイベント・サービスの案内等を大型のディスプレイを用いて発信することにより消費行動を促進することが検討されている。大型ディスプレイによる広告効果の高さは実証実験等でも確認されている。
ところが、市場の期待の大きさにかかわらず、デジタルサイネージにおけるディスプレイの大型化の進展は緩やかである。現状のディスプレイ技術ではコスト及び機能面において課題があり、普及し得る大型ディスプレイ技術が存在しない点にある。コストに関しては、ディスプレイ本体のコストに加えて大型であるが故の設置コストの抑制も重要な要素になる。また、大型ディスプレイを設置する箇所の殆どは既存の構造物の内外部であるため、既存の構造物に対する加工が極力少なく、スペースを有効に活用できるディスプレイ技術が求められる。言い換えると、軽量で曲げることが可能で且つ任意の形状に低コストで製造できる大型ディスプレイ技術が求められている。
しかしながら、既存のフラットパネルディスプレイの主流である液晶ディスプレイ技術では、大きなガラス基板上にディスプレイを製造する性格上、大型化に伴い製造コストが急激に上昇する上、製造可能なサイズに上限が存在する。サイネージ向け等で４０～５０インチ程度の液晶ディスプレイを複数組み合わせることで大型化させる事例もあるが、ディスプレイ全体の重量増や屋外等への設置性が乏しいことなどから広く普及するに至っていない。
また、有機ＥＬ技術は軽量でフレキシブルなディスプレイを作ることに一番適しており、既に曲げることができるディスプレイが普及しているが、大型化の普及にはまだ量産技術の課題も多く、更に、サイネージ向けに使用するには、要求される輝度・寿命特性の実現に更なる特性の向上が必要である。
一方、ＬＥＤを用いたディスプレイは画素を適度なサイズでまとめたディスプレイユニットを組み合わせる方式で大型化するため、サイズ上の制限が原理的にはない。そのため、屋外等で使用する超大型のディスプレイにはＬＥＤディスプレイが採用されている。しかし、現状の技術では画素を効率よく制御することが可能なアクティブマトリクス方式のディスプレイを作ることができないため、ＬＥＤ素子を実装する基板側に複雑な配線を施し、複雑な制御回路装置でディスプレイユニットの画像を制御する必要がある。そのため、ディスプレイのコストと重量抑制が困難であり、普及の足枷となっている。
フラットパネルディスプレイの新しい分野として、交通機関や小売店等で紙に代わる広告媒体としてディスプレイを使用するデジタルサイネージ市場の拡大が期待されている。現在は、小型のディスプレイによる電車内での広告や情報発信、小売店でのＰＯＰ広告的な使われ方が主流だが、大型ディスプレイにデジタルサイネージに対する潜在的なニーズが高い。大型商業施設や繁華街或はイベント会場にて、ロケーションや消費者の行動状況に応じた映像系広告や販促情報さらにはイベント・サービスの案内等を大型のディスプレイを用いて発信することにより消費行動を促進することが検討されている。大型ディスプレイによる広告効果の高さは実証実験等でも確認されている。
ところが、市場の期待の大きさにかかわらず、デジタルサイネージにおけるディスプレイの大型化の進展は緩やかである。現状のディスプレイ技術ではコスト及び機能面において課題があり、普及し得る大型ディスプレイ技術が存在しない点にある。コストに関しては、ディスプレイ本体のコストに加えて大型であるが故の設置コストの抑制も重要な要素になる。また、大型ディスプレイを設置する箇所の殆どは既存の構造物の内外部であるため、既存の構造物に対する加工が極力少なく、スペースを有効に活用できるディスプレイ技術が求められる。言い換えると、軽量で曲げることが可能で且つ任意の形状に低コストで製造できる大型ディスプレイ技術が求められている。
しかしながら、既存のフラットパネルディスプレイの主流である液晶ディスプレイ技術では、大きなガラス基板上にディスプレイを製造する性格上、大型化に伴い製造コストが急激に上昇する上、製造可能なサイズに上限が存在する。サイネージ向け等で４０～５０インチ程度の液晶ディスプレイを複数組み合わせることで大型化させる事例もあるが、ディスプレイ全体の重量増や屋外等への設置性が乏しいことなどから広く普及するに至っていない。
また、有機ＥＬ技術は軽量でフレキシブルなディスプレイを作ることに一番適しており、既に曲げることができるディスプレイが普及しているが、大型化の普及にはまだ量産技術の課題も多く、更に、サイネージ向けに使用するには、要求される輝度・寿命特性の実現に更なる特性の向上が必要である。
一方、ＬＥＤを用いたディスプレイは画素を適度なサイズでまとめたディスプレイユニットを組み合わせる方式で大型化するため、サイズ上の制限が原理的にはない。そのため、屋外等で使用する超大型のディスプレイにはＬＥＤディスプレイが採用されている。しかし、現状の技術では画素を効率よく制御することが可能なアクティブマトリクス方式のディスプレイを作ることができないため、ＬＥＤ素子を実装する基板側に複雑な配線を施し、複雑な制御回路装置でディスプレイユニットの画像を制御する必要がある。そのため、ディスプレイのコストと重量抑制が困難であり、普及の足枷となっている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００５－８４６８３
【文献】特開２００２－１４１４９２
【非特許文献】
【0004】
【文献】Ｔｅｃｈｎｏｌｏｇｙ Ｄｅｖｅｌｏｐｍｅｎｔ ｆｏｒ Ｐｒｉｎｔｅｄ ＬＳＩｓ Ｂａｓｅｄ ｏｎ Ｏｒｇａｎｉｃ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ，２０１４ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｃｉｒｃｕｉｔｓ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ
【発明の概要】
【発明が解決しようとする課題】
【0005】
このような状況を鑑み、ＬＥＤ素子を駆動するための引出し配線数を大幅に削減することでディスプレイユニットの大型化が容易になり、低コストで様々な場所に容易に設置することが可能で、フレキシブル且つ、軽量な大型のアクティブマトリクスＬＥＤディスプレイを提供することが、本発明の主な目的である。
【課題を解決するための手段】
【0006】
本発明のアクティブマトリクスＬＥＤディスプレイは、可撓性を持つ基板材の上に形成されており、画素駆動回路と電気的に接続された無機ＬＥＤ素子を有し、画素駆動回路は少なくとも１つ以上の薄膜トランジスタで形成され、薄膜トランジスタは有機薄膜トランジスタで、無機ＬＥＤ素子は、画素駆動回路を備えた基板上に部品として実装される。
本発明のアクティブマトリクスＬＥＤディスプレイは、複数枚の基板を列方向と行方向に並べる事により大型化しており、列方向と行方向に並べられた複数枚の基板は、それぞれ独立した駆動回路を有しているもしくは、列方向と行方向に並べられた複数枚の基板は電気的に接続されており、全ての基板は共通の駆動回路を有している。
本発明のアクティブマトリクスＬＥＤディスプレイの無機ＬＥＤ素子を実装するための画素駆動回路を備えた基板は、基板端に基板間接続端子を有し、更に基板上に行選択線、列選択線、電源線とグランド線を有し、かつ、ディスプレイの画素を構成する単位毎に少なくとも、片側が電源線もしくはグランド線に接続された無機ＬＥＤ素子実装用端子を有している。
本発明のアクティブマトリクスＬＥＤディスプレイは、画素駆動回路が形成された画素駆動回路基板、無機ＬＥＤ素子とこれらを実装するためのパターンを備えた第３の基板の３部材を組み合わせて構成されており、画素駆動回路基板と第３の基板は可撓性を有している。
本発明のアクティブマトリクスＬＥＤディスプレイの画素駆動回路基板は、少なくとも行選択線接続用端子、列選択線接続用端子、電源線接続用端子、無機ＬＥＤ接続用端子の４端子を有している。
本発明のアクティブマトリクスＬＥＤディスプレイの画素駆動回路基板と無機ＬＥＤ素子を実装するための第３の基板は、基板端に基板間接続端子を有し、更に基板上に行選択線、列選択線、電源線とグランド線を有し、かつ、ディスプレイの画素を構成する単位毎に少なくとも行選択線接続用端子、列選択線接続用端子、電源線もしくはグランド線接続用端子、片側が電源線もしくはグランド線に接続された無機ＬＥＤ素子実装用端子を有している。
本発明のアクティブマトリクスＬＥＤディスプレイは、無機ＬＥＤ素子を実装するための画素駆動回路を備えた基板および、画素駆動回路が形成された画素駆動回路基板、無機ＬＥＤ素子とこれらを実装するためのパターンを備えた第３の基板で構成されており、基板端部に基板同士を貼り合せるもしくは、電気的に接合するための接合機構を備えている。
本発明のアクティブマトリクスＬＥＤディスプレイは、無機ＬＥＤ素子を画素駆動回路が備えられた基板上に部品として実装工程で貼り合わされている。
本発明のアクティブマトリクスＬＥＤディスプレイは、画素駆動回路を備えた可撓性を有する画素駆動回路基板、無機ＬＥＤ素子とこれらを実装するためのパターンを備えた可撓性を有する第３の基板の３部材を組み合わせて構成されており、画素駆動回路基板と無機ＬＥＤ素子は第３の基板上に実装工程で貼り合せる。
本発明のアクティブマトリクスＬＥＤディスプレイを列方向と行方向に複数並べて大型化するとき、隣接するアクティブマトリクスＬＥＤディスプレイとは少なくとも一部に導電性を備えた材料を含む部材もしくは、接合機構を用いて貼り合せている。
本発明のアクティブマトリクスＬＥＤディスプレイは、複数枚の基板を列方向と行方向に並べる事により大型化しており、列方向と行方向に並べられた複数枚の基板は、それぞれ独立した駆動回路を有しているもしくは、列方向と行方向に並べられた複数枚の基板は電気的に接続されており、全ての基板は共通の駆動回路を有している。
本発明のアクティブマトリクスＬＥＤディスプレイの無機ＬＥＤ素子を実装するための画素駆動回路を備えた基板は、基板端に基板間接続端子を有し、更に基板上に行選択線、列選択線、電源線とグランド線を有し、かつ、ディスプレイの画素を構成する単位毎に少なくとも、片側が電源線もしくはグランド線に接続された無機ＬＥＤ素子実装用端子を有している。
本発明のアクティブマトリクスＬＥＤディスプレイは、画素駆動回路が形成された画素駆動回路基板、無機ＬＥＤ素子とこれらを実装するためのパターンを備えた第３の基板の３部材を組み合わせて構成されており、画素駆動回路基板と第３の基板は可撓性を有している。
本発明のアクティブマトリクスＬＥＤディスプレイの画素駆動回路基板は、少なくとも行選択線接続用端子、列選択線接続用端子、電源線接続用端子、無機ＬＥＤ接続用端子の４端子を有している。
本発明のアクティブマトリクスＬＥＤディスプレイの画素駆動回路基板と無機ＬＥＤ素子を実装するための第３の基板は、基板端に基板間接続端子を有し、更に基板上に行選択線、列選択線、電源線とグランド線を有し、かつ、ディスプレイの画素を構成する単位毎に少なくとも行選択線接続用端子、列選択線接続用端子、電源線もしくはグランド線接続用端子、片側が電源線もしくはグランド線に接続された無機ＬＥＤ素子実装用端子を有している。
本発明のアクティブマトリクスＬＥＤディスプレイは、無機ＬＥＤ素子を実装するための画素駆動回路を備えた基板および、画素駆動回路が形成された画素駆動回路基板、無機ＬＥＤ素子とこれらを実装するためのパターンを備えた第３の基板で構成されており、基板端部に基板同士を貼り合せるもしくは、電気的に接合するための接合機構を備えている。
本発明のアクティブマトリクスＬＥＤディスプレイは、無機ＬＥＤ素子を画素駆動回路が備えられた基板上に部品として実装工程で貼り合わされている。
本発明のアクティブマトリクスＬＥＤディスプレイは、画素駆動回路を備えた可撓性を有する画素駆動回路基板、無機ＬＥＤ素子とこれらを実装するためのパターンを備えた可撓性を有する第３の基板の３部材を組み合わせて構成されており、画素駆動回路基板と無機ＬＥＤ素子は第３の基板上に実装工程で貼り合せる。
本発明のアクティブマトリクスＬＥＤディスプレイを列方向と行方向に複数並べて大型化するとき、隣接するアクティブマトリクスＬＥＤディスプレイとは少なくとも一部に導電性を備えた材料を含む部材もしくは、接合機構を用いて貼り合せている。
【発明の効果】
【0007】
本発明によれば、アクティブマトリックスディスプレイで必要となる行選択線、列選択線、電源線、グランド線等のディスプレイの表示エリア全面に張りめぐらせる配線類、表示素子、画素駆動回路を、各々にとって最も経済効率の高いプロセス方法や密度で形成することができるため、ディスプレイの大型化に伴う、製造装置の大型化を限定的にすることが可能になる。
具体的には、有機ＬＥＤ（有機ＥＬ，ＯＬＥＤ）素子と違い、無機ＬＥＤ素子は既存の固体半導体プロセスで形成し高温な熱処理が施される部材を無機ＬＥＤ素子に限定できるため、これを部品として基材上に実装する場合にはプロセス制約がなく、ディスプレイ基板として安価なポリエチレンテレフタレート（ＰＥＴ）などのフレキシブル基板が利用できる。これにより、ディスプレイ基板上の表示エリア全面に張りめぐらせる各種配線類や絶縁膜は安価なロールツーロール技術や印刷技術等で形成することが可能になり、さらに画素駆動回路は有機ＴＦＴプロセスにとって最も経済効率の高いサイズのフレキシブル基板上に高密度に形成することが可能になる。このことにより、ディスプレイ全体の大型化に伴う製造コストの増大は最小限に抑制できる。加えて、軽量で且つフレキシブルな大型アクティブマトリクスＬＥＤディスプレイが実現できる。
具体的には、有機ＬＥＤ（有機ＥＬ，ＯＬＥＤ）素子と違い、無機ＬＥＤ素子は既存の固体半導体プロセスで形成し高温な熱処理が施される部材を無機ＬＥＤ素子に限定できるため、これを部品として基材上に実装する場合にはプロセス制約がなく、ディスプレイ基板として安価なポリエチレンテレフタレート（ＰＥＴ）などのフレキシブル基板が利用できる。これにより、ディスプレイ基板上の表示エリア全面に張りめぐらせる各種配線類や絶縁膜は安価なロールツーロール技術や印刷技術等で形成することが可能になり、さらに画素駆動回路は有機ＴＦＴプロセスにとって最も経済効率の高いサイズのフレキシブル基板上に高密度に形成することが可能になる。このことにより、ディスプレイ全体の大型化に伴う製造コストの増大は最小限に抑制できる。加えて、軽量で且つフレキシブルな大型アクティブマトリクスＬＥＤディスプレイが実現できる。
【図面の簡単な説明】
【0008】
図１は本発明の第１の実施形態の基本概念を示した図。ディスプレイ基板１００の各々の画素の所定の箇所に、ＲＧＢ各色のＬＥＤ４１０、４１１、４１２及び、各々のＬＥＤを駆動する画素駆動回路を作り込んだ画素駆動回路基板３００を実装する様子を示している。
図２は本発明の第１の実施形態において、ＬＥＤと画素駆動回路基板３００を実装する直前のディスプレイ基板１００の状態を示した図。図ではディスプレイ基板１００の上面の一部を拡大した上面図と、上面図に破線で示した箇所の断面図を示している。上面図中の一点鎖線は各画素の境界を表している。
図３は本発明の第１の実施形態における、画素駆動回路の回路図。
図４は本発明の第１の実施形態における、有機ＴＦＴの断面構造を示した図。
図５は本発明第２の実施形態における、画素駆動回路基板の有機ＴＦＴの断面構造を示した図。
図６は本発明第２の実施形態における、第３の基板の断面構造を示した図。
図７は本発明第２の実施形態における、第３の基板へ画素駆動回路基板３００と無機ＬＥＤ素子４００を実装した断面図。
図８は本発明第２の実施形態における、第３の基板を貼り合せて大型ディスプレイを実現するための接合方法の例を示す図面
図２は本発明の第１の実施形態において、ＬＥＤと画素駆動回路基板３００を実装する直前のディスプレイ基板１００の状態を示した図。図ではディスプレイ基板１００の上面の一部を拡大した上面図と、上面図に破線で示した箇所の断面図を示している。上面図中の一点鎖線は各画素の境界を表している。
図３は本発明の第１の実施形態における、画素駆動回路の回路図。
図４は本発明の第１の実施形態における、有機ＴＦＴの断面構造を示した図。
図５は本発明第２の実施形態における、画素駆動回路基板の有機ＴＦＴの断面構造を示した図。
図６は本発明第２の実施形態における、第３の基板の断面構造を示した図。
図７は本発明第２の実施形態における、第３の基板へ画素駆動回路基板３００と無機ＬＥＤ素子４００を実装した断面図。
図８は本発明第２の実施形態における、第３の基板を貼り合せて大型ディスプレイを実現するための接合方法の例を示す図面
【発明を実施するための形態】
【0009】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【実施例1】
【0010】
本実施の形態では、ＲＧＢ各色の無機ＬＥＤ素子を発光素子として、各々の発光素子に有機ＴＦＴを用いた画素駆動回路を配したアクティブマトリクス型の無機ＬＥＤディスプレイ製造技術で、デジタルサイネージ用としてＱＨＤ規格で２．８８ｍ×１．６２ｍサイズ（画素サイズ３ｍｍ×３ｍｍ）のディスプレイを作る例を説明する。
図１は本発明の基本概念を示すものであり、ディスプレイ本体の基板１００の各画素内の３つの色要素毎に画素駆動回路基板３００及び、ＲＧＢ各色の表面実装用の無機ＬＥＤ４１０，４１１，４１２を実装する様子を示している。ディスプレイ基板１００上には、画素駆動回路基板と無機ＬＥＤを実装する段階で、行選択線、列選択線、電源線、グランド線とこれらの導体線の各々と電気的に接続されているパッド２３１、２３２、２３３、２３４が形成されており、さらに画素駆動回路基板の出力端子３２５とＬＥＤの陽極を接続するための配線パターン２３５が形成されている。画素駆動回路基板上には内部回路に接続される端子３２１、３２２、３２３、３２５が設けられており夫々が、バッド２３１、２３２、２３３及び配線パターン２３５に接続するようにフェイスダウンにより実装される。各ＬＥＤは陽極が２３５、陰極が２３４に接続するように実装される。
本実施の形態では、アクティブマトリクス動作させるために必要な導体線の全てを画素駆動回路基板及びＬＥＤを実装する前に形成しているが、この一部の形成工程が、画素駆動回路基板やＬＥＤの実装工程と前後しても本発明の適用範囲として構わない。
図２に画素駆動回路基板３００及びＬＥＤを実装する前の基板１００の状態を示す。ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＩ（ポリイミド）に代表される樹脂基材を材料としたディスプレイ本体の基板１００に対して、グラビアオフセット印刷やスクリーン印刷に代表される印刷技術を用いて、行選択線２１１、列選択線２１２、電源線２１３、グランド線２１４を、さらにこれらの導体線とＬＥＤ及び画素駆動回路を電気的に接続するためのバッド２３１、２３２、２３３、２３４と、ＬＥＤと駆動回路の出力を接続するための配線パターン２３５を形成する。図では省力しているが、バッド２３１、２３２、２３３、２３４は夫々行選択線、列選択線、電源線、グランド線にＶＩＡを介して接続されている。行選択線２１１はディスプレイの長辺に平行なるようにレイアウトされ、絶縁膜１１０を挟んで行選択線２１１と直行するように列選択線２１２と電源線２１３が、行選択線２１１と平行するようにグランド線２１４がレイアウトされている。パッド２３１、２３２、２３３、２３４及び配線パターン２３５は絶縁膜１２０の上に形成する。
本実施の形態では、画素駆動回路としては図３に示す選択用ＴＦＴと駆動用ＴＦＴ及び保持用容量素子で構成する回路を例としてあげるが、本特許の適用範囲としては他の回路方式を選んでも構わない。
画素駆動回路は非特許文献１等の高性能有機ＴＦＴ回路プロセスにより形成することができる。図４に画素駆動回路基板３００内の有機トランジスタの断面部を示す。ガラスの支持基板３０１にＰＥＮやＰＩ等に代表される樹脂基材を基板材とする画素駆動回路基板３００を張り合わせて、有機ＴＦＴ回路プロセス処理を行う。主だった工程は、ゲート電極３１０の形成、ゲート絶縁膜３１１の形成、有機半導体単結晶膜３１２の形成、ソース電極３１３及びドレイン電極３１４用金属膜の形成、有機半導体単結晶膜とソース電極及びドレイン電極のパターニング、配線層３１５の形成、絶縁膜層３１６の形成、ＶＩＡ３１７の形成と接続端子用パッド３１８の形成からなる。画素駆動回路は、有機ＴＦＴプロセスとして最も経済効率の高いサイズの基板に対して、多数の画素駆動回路を高密度にレイアウトして形成する。画素駆動回路の形成後に、回路単位で画素駆動回路基板３００を支持基板３０１から剥離し、ディスプレイ基板１００に実装する。
図４では明示的に示していないが、画素駆動回路における保持用容量素子は誘電体膜としてゲート絶縁膜３１１を、電極としてゲート電極３１０及びソース電極３１３やドレイン電極３１４用の金属膜を使用する。
図１は本発明の基本概念を示すものであり、ディスプレイ本体の基板１００の各画素内の３つの色要素毎に画素駆動回路基板３００及び、ＲＧＢ各色の表面実装用の無機ＬＥＤ４１０，４１１，４１２を実装する様子を示している。ディスプレイ基板１００上には、画素駆動回路基板と無機ＬＥＤを実装する段階で、行選択線、列選択線、電源線、グランド線とこれらの導体線の各々と電気的に接続されているパッド２３１、２３２、２３３、２３４が形成されており、さらに画素駆動回路基板の出力端子３２５とＬＥＤの陽極を接続するための配線パターン２３５が形成されている。画素駆動回路基板上には内部回路に接続される端子３２１、３２２、３２３、３２５が設けられており夫々が、バッド２３１、２３２、２３３及び配線パターン２３５に接続するようにフェイスダウンにより実装される。各ＬＥＤは陽極が２３５、陰極が２３４に接続するように実装される。
本実施の形態では、アクティブマトリクス動作させるために必要な導体線の全てを画素駆動回路基板及びＬＥＤを実装する前に形成しているが、この一部の形成工程が、画素駆動回路基板やＬＥＤの実装工程と前後しても本発明の適用範囲として構わない。
図２に画素駆動回路基板３００及びＬＥＤを実装する前の基板１００の状態を示す。ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＩ（ポリイミド）に代表される樹脂基材を材料としたディスプレイ本体の基板１００に対して、グラビアオフセット印刷やスクリーン印刷に代表される印刷技術を用いて、行選択線２１１、列選択線２１２、電源線２１３、グランド線２１４を、さらにこれらの導体線とＬＥＤ及び画素駆動回路を電気的に接続するためのバッド２３１、２３２、２３３、２３４と、ＬＥＤと駆動回路の出力を接続するための配線パターン２３５を形成する。図では省力しているが、バッド２３１、２３２、２３３、２３４は夫々行選択線、列選択線、電源線、グランド線にＶＩＡを介して接続されている。行選択線２１１はディスプレイの長辺に平行なるようにレイアウトされ、絶縁膜１１０を挟んで行選択線２１１と直行するように列選択線２１２と電源線２１３が、行選択線２１１と平行するようにグランド線２１４がレイアウトされている。パッド２３１、２３２、２３３、２３４及び配線パターン２３５は絶縁膜１２０の上に形成する。
本実施の形態では、画素駆動回路としては図３に示す選択用ＴＦＴと駆動用ＴＦＴ及び保持用容量素子で構成する回路を例としてあげるが、本特許の適用範囲としては他の回路方式を選んでも構わない。
画素駆動回路は非特許文献１等の高性能有機ＴＦＴ回路プロセスにより形成することができる。図４に画素駆動回路基板３００内の有機トランジスタの断面部を示す。ガラスの支持基板３０１にＰＥＮやＰＩ等に代表される樹脂基材を基板材とする画素駆動回路基板３００を張り合わせて、有機ＴＦＴ回路プロセス処理を行う。主だった工程は、ゲート電極３１０の形成、ゲート絶縁膜３１１の形成、有機半導体単結晶膜３１２の形成、ソース電極３１３及びドレイン電極３１４用金属膜の形成、有機半導体単結晶膜とソース電極及びドレイン電極のパターニング、配線層３１５の形成、絶縁膜層３１６の形成、ＶＩＡ３１７の形成と接続端子用パッド３１８の形成からなる。画素駆動回路は、有機ＴＦＴプロセスとして最も経済効率の高いサイズの基板に対して、多数の画素駆動回路を高密度にレイアウトして形成する。画素駆動回路の形成後に、回路単位で画素駆動回路基板３００を支持基板３０１から剥離し、ディスプレイ基板１００に実装する。
図４では明示的に示していないが、画素駆動回路における保持用容量素子は誘電体膜としてゲート絶縁膜３１１を、電極としてゲート電極３１０及びソース電極３１３やドレイン電極３１４用の金属膜を使用する。
【実施例2】
【0011】
次に本発明を実施するための第２の実施の形態について説明する。
本実施の形態は、本発明を実施するための第１の実施の形態で示したとおり、第１の基板上に有機半導体薄膜で構成された画素駆動回路を形成し、無機半導体プロセスにより第２の基板上に無機ＬＥＤ素子を形成し、第３の基板上に各種印刷法やフォトリソグラフィー法などで配線や端子パターンを形成し、第３の基板上の所定の箇所へ前記第１の基板と前記第２の基板を貼り合せて実装することでアクティブマトリクスＬＥＤディスプレイを作製するものである。前記第１の実施の形態との違いは、フェイスダウンに対してフェイスアップで実装する点である。
次に、本発明を実施するための第２の実施の形態について詳細を説明する。
最初に、第１の基板上に図３に示す２トランジスタ１キャパシタ（２Ｔｒ１Ｃ）構成の薄膜トランジスタで形成された画素駆動回路基板３００（図５）を形成する。但し、図５とそれ以降の図面では簡略化のため１トランジスタの簡略表示にて説明するが、実際には、図３に代表される回路を構成する要素が入っているものとする。
第１の基板の構成は、工程中のハンドリング用仮固定基板３０１上に可撓性を有する樹脂製基板３００が形成されているものである。この時、ハンドリング用仮固定基板としては、無アルカリガラス、石英ガラス、Ｓｉ基板等に代表される寸法安定性の良いリジットな基板なら特に制限されるものではない。
また、可撓性を有する樹脂製基板としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエーテルサルホン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンサルファイド（ＰＰＳ）、全芳香族ポリアミド（別名：アラミド）、ポリフェニレンエーテル（ＰＰＥ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリオキシメチレン（ＰＯＭ、別名：ポリアセタール）、ポリエーテルエーテルケトン（ＰＥＥＫ）、液晶ポリマー（ＬＣＰ）（例：溶融液晶性全芳香族ポリエステル（基本骨格：パラヒドロキシ安息香酸、ビフェノール、フタル酸））、パリレン、金属ホイル基板等が挙げられる。
また、樹脂製基板の膜厚は１μｍ～５００μｍで目的に応じて自由に設定でき、より好ましくは１μｍ～１５０μｍ、最も好ましいのは１μｍ～５０μｍである。
次に、樹脂基板上に導電性薄膜３１０を形成する。導電性薄膜３１０を形成する方法としては、例えば、スパッタリング法、真空蒸着法に代表されるＰＶＤ法、または、導電性膜材料を含むインクを用いた塗布法により導電性薄膜３１０を樹脂製基板３００上に成膜した後、フォトリソグラフィー法により所定の形状にパターニングを実施することにより形成する方法が挙げられる。
導電性薄膜３１０を形成する材料としては、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｍｏ、Ｗ、Ｔｉ、Ａｌ、Ｐｄ、Ｐｔ、Ｔａ等の金属、これらの金属の合金、および、これらの金属の化合物が挙げられる。導電性膜を形成する材料としては、導電性が高い材料が好ましい。
また、導電性薄膜３１０を形成する他の方法としては、例えば、有版印刷法または無版印刷法により、樹脂製基板５１０上に、所定の形状にパターニングされた導電性薄膜３１０を直接形成する方法が挙げられる。所定の形状にパターニングされた導電性薄膜３１０を直接形成することにより、導電性薄膜３１０を形成する工程を簡略化することができる。
有版印刷法または無版印刷法により、所定の形状にパターニングされた導電性薄膜３１０を直接形成する場合、種々の導電性膜材料を含むインクを用いることができる。導電性膜材料を含むインクとしては、導電性の高い材料を含むインクが好ましく、例えば、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子化合物を含むインク、無機材料のナノパーティクル微粒子を分散させた微粒子分散インク、銅塩、銀塩等の金属化合物インクが挙げられる。微粒子分散インクに含まれる微粒子としては、例えば、ナノ－Ａｕ、ナノ－Ａｇ、ナノ－Ｃｕ、ナノ－Ｐｄ、ナノ－Ｐｔ、ナノ－Ｎｉ、ナノ－ＩＴＯ、ナノ－酸化銀、ナノ－酸化銅が挙げられる。ナノ－酸化銀およびナノ－酸化銅を含む微粒子分散インクには、還元剤が含まれていてもよい。
また、めっき法により導電性薄膜３１０を形成してもよい。めっき法により導電性薄膜３１０を形成する方法としては、例えば、フォトリソグラフィー法、有版印刷法または無版印刷法により、あらかじめ所定の形状にパターニングされためっきプライマー層を樹脂製基板３００上に形成しておき、無電解めっき法、または、無電解めっき法と電解めっき法との組合せにより、所定の位置に導電性薄膜３１０を形成する方法が挙げられる。
導電性薄膜３１０の膜厚は特に限定されないが、２０ｎｍ～１μｍであることが好ましく、２０ｎｍ～３００ｎｍであることがより好ましい。無機材料のナノパーティクル微粒子を分散させた微粒子分散インクを用いて導電性薄膜３１０を形成する場合、導電性薄膜３１０の膜厚は、１００ｎｍ～３００ｎｍであることが好ましく、１５０ｎｍ～２５０ｎｍであることがより好ましい。微粒子分散インクに含まれる分散剤成分等の残留や導電性薄膜３１０の成膜後のベーク処理において、ナノパーティクル微粒子が粒子成長することで導電性薄膜３１０に含まれるナノパーティクル微粒子が不均一となることにより導電性の阻害が発生する可能性があるため、１００ｎｍ以下の膜厚では導電性が低下する可能性があるためである。
一方、銀塩等を用いて導電性薄膜３１０を形成する場合は、膜厚は２０ｎｍ～１００ｎｍが好ましく、２０ｎｍ～６０ｎｍがより好ましい。これは、銀塩などではナノパーティクル微粒子の成長よりも緻密な膜が形成されより薄い膜厚でも導電性が発現するからである。更に薄くできることで、ゲート電極の段差が低くなりその上の絶縁膜の信頼性向上にも寄与できる。
次に、樹脂製基板３００および導電性薄膜３１０の上に、ゲート絶縁膜３１１を形成する。ゲート絶縁膜３１１としては、高い比誘電率を有する強誘電体や高分子化合物を含有する有機絶縁膜が好ましい。高い比誘電率を有する強誘電体としては、アルミナ（ＡｌｘＯｙ）、酸化ハフニウム（ＨｆｘＯｙ）に代表される無機の金属化合物があげられる。高分子化合物としては、例えば、ＰＳ樹脂、ＰＶＰ樹脂、ＰＭＭＡ樹脂、含フッ素樹脂、ＰＩ（ポリイミド）樹脂、ＰＣ（ポリカーボネート）樹脂、ＰＶＡ（ポリビニルアルコール）樹脂、パリレン樹脂および、これらの樹脂に含まれる繰り返し単位を複数含む共重合体が挙げられる。これらの中でも、高分子化合物としては、耐溶剤性に代表されるプロセス耐性および安定性に優れるため、架橋性の高分子化合物が好ましい。
ゲート絶縁膜３１１の膜厚は特に限定されないが、１ｎｍ～１μｍであることが好ましく、２０ｎｍ～１００ｎｍであることがより好ましく、３０ｎｍ～８０ｎｍであることが更に好ましい。
ゲート絶縁膜３１１を形成するより好ましい構造は、強誘電体と有機絶縁膜の積層膜がより好ましく、アルミナ／ＰＳ樹脂、アルミナ／ＰＶＰ樹脂、アルミナ／ＰＭＭＡ樹脂、アルミナ／含フッ素樹脂、アルミナ／ポリイミド樹脂、アルミナ／ＰＶＡ樹脂、アルミナ／パリレン樹脂などに代表される構造が考えられる。各構造の膜厚は、強誘電体が１０ｎｍ～５００ｎｍ、有機絶縁膜が１０ｎｍ～５００ｎｍであるのが好ましく、強誘電体が１０ｎｍ～５０ｎｍ、有機絶縁膜が１０ｎｍ～１００ｎｍであるのがより好ましく、強誘電体が１０ｎｍ～４０ｎｍ、有機絶縁膜が１０ｎｍ～４０ｎｍであるのが更に好ましい。
次にゲート絶縁膜３１１上に有機半導体薄膜３１２を形成する。有機半導体薄膜３１２を形成する方法としては、例えば、有機半導体薄膜３１２が形成されるべき所定の領域にのみ、選択的に有機半導体薄膜３１２を形成する材料を成膜する方法が挙げられる。
具体的には、メタルマスク等に代表されるマスクを介して、真空蒸着法に代表されるＰＶＤ法により有機半導体薄膜３１２を形成する材料を所定の領域にのみ成膜することによって有機半導体薄膜３１２を形成する。
さらには、有機半導体薄膜３１２が形成されるべき所定の領域のみ、開口部を有する樹脂膜を形成し、その後、有機半導体薄膜３１２を真空蒸着法で一面に形成してもよい。この場合、樹脂膜の開口部は、基板１から離間するほどその開口面積が小さくなる逆テーパー形状に形成されていることが好ましい。逆テーパー形状に形成された開口部を有する樹脂膜を用いることにより、開口部内に形成された有機半導体薄膜３１２と樹脂膜上に形成された有機半導体薄膜３１２とが切断されることになり、樹脂膜がセパレーターとして好適に機能するためである。
また、有機半導体薄膜３１２を形成する他の方法としては、例えば、真空蒸着法に代表されるＰＶＤ法、または、有機半導体材料を含むインクを用いた塗布法により有機半導体薄膜３１２をゲート絶縁膜３１１上に成膜した後、フォトリソグラフィー法により所定の形状にパターニングを実施することにより形成する方法が挙げられる。
更に、有機半導体薄膜３１２を形成する他の方法としては、例えば、有版印刷法または無版印刷法により、ゲート絶縁膜３１１上に、所定の形状にパターニングされた有機半導体薄膜３１２を直接形成する方法が挙げられる。所定の形状にパターニングされた有機半導体薄膜３１２を直接形成することにより、有機半導体薄膜３１２を形成する工程を簡略化することができる。
但し、本発明では無機ＬＥＤ素子を駆動するために高い電流能力が求められるため、これらの中では、無版印刷法を用いた塗布法によりゲート絶縁膜３１１上全面に１軸方向に配向した有機単結晶膜を成膜し、フォトリソグラフィー法により所定の形状にパターニングされた有機半導体薄膜３１２を得る方法が最も好ましい。
無版印刷法を用いた塗布法によりゲート絶縁膜３１１上全面に１軸方向に配向した有機単結晶膜を成膜し、その後、フォトリソグラフィー法により所定の形状にパターニングされた有機半導体薄膜３１２を形成する場合、種々の有機半導体材料を含むインクを用いることができるが、低分子有機半導体材料を含むインクを用いることが好ましい。また、有機半導体薄膜３１２を成膜した後に、有機半導体薄膜３１２のモルフォロジーを制御するためや有機半導体薄膜３１２に含まれる溶媒を揮発させるために、焼成処理を実施してもよい。有機半導体薄膜３１２の膜厚は特に限定されないが、１ｎｍ～１０００ｎｍであることが好ましく、１ｎｍ～１００ｎｍであることがより好ましく、１ｎｍ～５０ｎｍであることが更に好ましい。最良な膜は、膜厚ではなく３～５分子層以下の結晶膜で有るのがより好ましい。
有機半導体材料としては、蒸着により成膜可能な低分子化合物として、例えば、ペンタセン（Ｐｅｎｔａｃｅｎｅ）、銅フタロシアニンが挙げられ、塗布により成膜可能な化合物として、例えば、６，１３－ビス（トリイソプロピルシリルエチニル）ペンタセン（６，１３－ｂｉｓ（ｔｒｉｉｓｏｐｒｏｐｙｌｓｉｌｙｌｅｔｈｙｎｙｌ）ｐｅｎｔａｃｅｎｅ（Ｔｉｐｓ－Ｐｅｎｔａｃｅｎｅ））、１３，６－Ｎ－スルフィニルアセトアミドペンタセン（１３，６－Ｎ－ｓｕｌｆｉｎｙｌａｃｅｔａｍｉｄｏｐｅｎｔａｃｅｎｅ（ＮＳＦＡＡＰ））、６，１３－ジヒドロ－６，１３－メタノペンタセン－１５－オン（６，１３－Ｄｉｈｙｄｒｏ－６，１３－ｍｅｔｈａｎｏｐｅｎｔａｃｅｎｅ－１５－ｏｎｅ（ＤＭＰ））、ペンタセン－Ｎ－スルフィニル－ｎ－ブチルカルバマート付加物（Ｐｅｎｔａｃｅｎｅ－Ｎ－ｓｕｌｆｉｎｙｌ－ｎ－ｂｕｔｙｌｃａｒｂａｍａｔｅ ａｄｄｕｃｔ）、ペンタセン－Ｎ－スルフィニル－ｔｅｒｔ－ブチルカルバマート（Ｐｅｎｔａｃｅｎｅ－Ｎ－ｓｕｌｆｉｎｙｌ－ｔｅｒｔ－ｂｕｔｙｌｃａｒｂａｍａｔｅ）等に代表されるペンタセン前駆体、［１］ベンゾチエノ［３，２－ｂ］ベンゾチオフェン（［１］Ｂｅｎｚｏｔｈｉｅｎｏ［３，２－ｂ］ｂｅｎｚｏｔｈｉｏｐｈｅｎｅ（ＢＴＢＴ））、３，１１－ジデシルジナフト［２，３－ｄ：２’，３’－ｄ’］ベンゾ［１，２－ｂ：４，５－ｂ’］ジチオフェン（３，１１－ｄｉｄｅｃｙｌｄｉｎａｐｈｔｏ［２，３－ｄ：２’，３’－ｄ’］ｂｅｎｚｏ［１，２－ｂ：４，５－ｂ’］ｄｉｔｈｉｏｐｈｅｎｅ（Ｃ１０－ＤＮＢＤＴ））、ベンゾビスチアジアゾール骨格を有するもの、ポルフィリン、ベンゾポルフィリン、可溶性基としてアルキル基等を有するオリゴチオフェン等に代表される低分子化合物またはオリゴマー、ポリチオフェン、フルオレンコポリマーやＤ－Ａ構造を有するＩＤＴ－ＢＴ（ｉｎｄａｃｅｎｏｄｉｔｈｉｏｐｈｅｎｅ ｂｅｎｚｏｔｈｉａｄｉａｚｏｌｅ）、ＣＤＴ－ＢＴ（Ｃｙｃｌｏｐｅｎｔａｄｉｔｈｉｏｐｈｅｎｅ ｂｅｎｚｏｔｈｉａｄｉａｚｏｌｅ）等に代表される高分子化合物が挙げられる。
次に、ゲート絶縁膜３１１および有機半導体薄膜３１２の上に、パターニングされた導電性薄膜３１５を形成する。この導電性薄膜３１５によって、有機薄膜トランジスタのソース電極およびドレイン電極が形成される。
導電性薄膜３１５は、前述の導電性薄膜３１０と同様の方法で形成することができる。なお、導電性薄膜３１５の形成は、導電性薄膜３１０の形成と同じ方法で形成しても異なる方法で形成してもよい。
導電性薄膜３１５の膜厚（すなわち、有機薄膜トランジスタのソース電極およびドレイン電極の膜厚）は特に限定されないが、２０ｎｍ～１μｍであることが好ましく、２０ｎｍ～６００ｎｍであることがより好ましく、２０ｎｍ～５００ｎｍであることが更に好ましい。
次に、ゲート絶縁膜３１１、有機半導体薄膜３１２と導電性薄膜３１５上に保護膜３１６を形成する。保護膜３１６を形成する方法としては、例えば、真空蒸着法に代表されるＰＶＤ法、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法に代表されるＣＶＤ法、保護層材料を含むインクを用いた塗布法により保護層３１６を成膜した後、フォトリソグラフィー法により所定の形状にパターニングを実施することにより形成する方法が挙げられる。また、保護層３１６を形成する他の方法としては、例えば、有版印刷法または無版印刷法により、所定の形状にパターニングされた保護膜３１６を直接形成する方法が挙げられる。所定の形状にパターニングされた保護層３１６を直接形成することにより、保護層３１６を形成する工程を簡略化することができる。
これらの中では、有版印刷法または無版印刷法により、所定の形状にパターニングされた保護層３１６を直接形成する方法が好ましい。
有版印刷法または無版印刷法により、所定の形状にパターニングされた保護層３１６を直接形成する場合、種々の保護層材料を含むインクを用いることができる。保護層材料を含むインクとしては、例えば、無機材料を含む分散インク、ＳＯＧ（スピンオングラス）材料、低分子保護層材料を含むインク、高分子保護層材料を含むインクが挙げられるが、高分子保護層材料を含むインクが好ましい。
保護膜３１６を形成する材料としては、例えば、上記のインクに含まれる材料、ＳＯＧ材料のほか、前述のゲート絶縁膜３１１において例示した材料と同様のものが挙げられる。
保護膜３１６の膜厚は特に限定されないが、５０ｎｍ～５μｍであることが好ましく、５００ｎｍ～３．０μｍであることがより好ましい。
最後に、保護層３１６上に上部電極３１８を形成することにより画素駆動回路が形成された第１の基板が完成する。上部電極３１８を形成する方法は特に限定されないが、例えば、フォトリソグラフィー法、有版印刷法および無版印刷法が挙げられ、中でも有版印刷法の一つであるスクリーン（孔版）印刷法を用いる方法が好ましい。
次に、第２の基板である無機ＬＥＤ素子４００は、市販もしくは、直接メーカーから発光ダイオードを部品として購入しチップマウンタを用いて第３の基板に実装すればよい。より好ましい無機ＬＥＤ素子は、ベアチップのＬＥＤ素子が最も好ましく、その大きさは、０．２５×０．２７ｍｍ～０．４×０．２ｍｍ（所謂、０２０１～０４０２）の大きさが好ましい。もしくは、単色発光なら１．６×０．８ｍｍ（１６０８）、フルカラーのものならば、１チップに３色混載されている１．６×１．５ｍｍ（１６１５）当たりの大きさの無機ＬＥＤ素子でも構わない。最も好ましい形は、フルカラー型のベアチップ無機ＬＥＤ素子である。
次に第３の基板（図６）を作製する。第３の基板は第１の基板と同様にキャリア基板に固定されていてもよいし、ロールｔｏロールでプロセスを実施しても良く、その時の最適な方法を用いることができる。
最初に、第３の基板上に電極パターン５１０を形成する。電極パターン５１０をパターン形成する方法としてはスクリーン印刷法が最も好ましいが、フォトリソグラフィー法を用いてパターニングしても良い。その後、適宜、焼成工程等を経る事で電極パターン５１０を得る。
次にその上に基板端の端子部、画素駆動回路基板３００と無機ＬＥＤ素子４００を実装する位置に開口がある絶縁膜パターン５２０をパターン形成する。絶縁膜パターン５２０をパターン形成する方法としてはスクリーン印刷法が最も好ましいが、スリットコート塗布やスピンコートで塗布を行い、フォトリソグラフィー法を用いてパターニングしても良い。この工程もまた、適宜、焼成工程等を経る事で絶縁膜パターン５２０を得る。この工程を経ることで、第３の基板が完成する。
次に第３の基板上へ画素駆動回路基板３００と無機ＬＥＤ素子４００を第３の基板上に実装する（図７）。実装する方法としては、一般的なチップマウンタ装置を用いて実装を行っても良い。第３の基板上へ画素駆動回路基板３００と無機ＬＥＤ素子４００を固定化する方法については、予め実装する位置に接着剤６００をスクリーン印刷法などでパターン形成していても良い。更に実装前後にスクリーン印刷で画素駆動回路基板３００と無機ＬＥＤ素子４００を実装する箇所に焼結前のＡｇペースト６１０を塗布しておき、実装後に焼結させることで実装部品を固定化しても良い。
最良な実装方法は、接着剤６００を予め画素駆動回路基板３００の実装箇所に塗布しておき、その上にフェイスアップにて画素駆動回路基板３００を実装し固定化、次にＡｇペースト６１０をスクリーン印刷にて画素駆動回路基板３００の端子部と第３の基板上に設けられた画素駆動回路基板３００と接続するための接続端子を跨ぐ様に印刷し、更に同じ工程で無機ＬＥＤ素子４００を実装するための接続端子部分にもＡｇペースト６１０をパターン形成しておく。次に発光面をフェイスアップ方向にして無機ＬＥＤ素子４００を実装し、最後に１００℃３０分、Ａｇペースト６１０を乾燥させる。これにより、第３の基板上への部品の実装は完了する。
ところで、第３の基板の大きさは、基本的にプリント回路基板のワークサイズに合わせて設定しても良く、その方が、スクリーン印刷機などの製造装置の導入に際して特別な仕様を入れ込む必要が無くなる。例えば、銅張積層板は１０００（１０２０）×１０００（１０２０）ｍｍか１０００（１０２０）×１２００（１２２０）ｍｍと最大サイズが決まっており、これを４分割して５００（５１０）×５００（５１０）ｍｍ□のワークサイズやそれ以下のワークサイズとして使う事ができる。
次に、第３の基板同士を貼り合せて大型ディスプレイを作製する場合について説明する。５００×５００ｍｍ□基板を列方向や行方向に複数枚貼り合せる事で大型アクティブマトリクスＬＥＤディスプレイを実現することができるが、この時の第３の基板同士を接続する接合面７００は、少なくとも電極端子部には導電性を有する接着剤７１０を用いて接着を行い、それ以外の基板部分は、樹脂製の接着剤７２０で接続されていることが好ましい（図８（ａ））。もしくは、各パネル端に磁石７３０等を用いた接合機構７４０があり、ワンタッチで各基板間が接続されるのが最も好ましい（図８（ｂ））。
本実施の形態は、本発明を実施するための第１の実施の形態で示したとおり、第１の基板上に有機半導体薄膜で構成された画素駆動回路を形成し、無機半導体プロセスにより第２の基板上に無機ＬＥＤ素子を形成し、第３の基板上に各種印刷法やフォトリソグラフィー法などで配線や端子パターンを形成し、第３の基板上の所定の箇所へ前記第１の基板と前記第２の基板を貼り合せて実装することでアクティブマトリクスＬＥＤディスプレイを作製するものである。前記第１の実施の形態との違いは、フェイスダウンに対してフェイスアップで実装する点である。
次に、本発明を実施するための第２の実施の形態について詳細を説明する。
最初に、第１の基板上に図３に示す２トランジスタ１キャパシタ（２Ｔｒ１Ｃ）構成の薄膜トランジスタで形成された画素駆動回路基板３００（図５）を形成する。但し、図５とそれ以降の図面では簡略化のため１トランジスタの簡略表示にて説明するが、実際には、図３に代表される回路を構成する要素が入っているものとする。
第１の基板の構成は、工程中のハンドリング用仮固定基板３０１上に可撓性を有する樹脂製基板３００が形成されているものである。この時、ハンドリング用仮固定基板としては、無アルカリガラス、石英ガラス、Ｓｉ基板等に代表される寸法安定性の良いリジットな基板なら特に制限されるものではない。
また、可撓性を有する樹脂製基板としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエーテルサルホン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンサルファイド（ＰＰＳ）、全芳香族ポリアミド（別名：アラミド）、ポリフェニレンエーテル（ＰＰＥ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリオキシメチレン（ＰＯＭ、別名：ポリアセタール）、ポリエーテルエーテルケトン（ＰＥＥＫ）、液晶ポリマー（ＬＣＰ）（例：溶融液晶性全芳香族ポリエステル（基本骨格：パラヒドロキシ安息香酸、ビフェノール、フタル酸））、パリレン、金属ホイル基板等が挙げられる。
また、樹脂製基板の膜厚は１μｍ～５００μｍで目的に応じて自由に設定でき、より好ましくは１μｍ～１５０μｍ、最も好ましいのは１μｍ～５０μｍである。
次に、樹脂基板上に導電性薄膜３１０を形成する。導電性薄膜３１０を形成する方法としては、例えば、スパッタリング法、真空蒸着法に代表されるＰＶＤ法、または、導電性膜材料を含むインクを用いた塗布法により導電性薄膜３１０を樹脂製基板３００上に成膜した後、フォトリソグラフィー法により所定の形状にパターニングを実施することにより形成する方法が挙げられる。
導電性薄膜３１０を形成する材料としては、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｍｏ、Ｗ、Ｔｉ、Ａｌ、Ｐｄ、Ｐｔ、Ｔａ等の金属、これらの金属の合金、および、これらの金属の化合物が挙げられる。導電性膜を形成する材料としては、導電性が高い材料が好ましい。
また、導電性薄膜３１０を形成する他の方法としては、例えば、有版印刷法または無版印刷法により、樹脂製基板５１０上に、所定の形状にパターニングされた導電性薄膜３１０を直接形成する方法が挙げられる。所定の形状にパターニングされた導電性薄膜３１０を直接形成することにより、導電性薄膜３１０を形成する工程を簡略化することができる。
有版印刷法または無版印刷法により、所定の形状にパターニングされた導電性薄膜３１０を直接形成する場合、種々の導電性膜材料を含むインクを用いることができる。導電性膜材料を含むインクとしては、導電性の高い材料を含むインクが好ましく、例えば、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子化合物を含むインク、無機材料のナノパーティクル微粒子を分散させた微粒子分散インク、銅塩、銀塩等の金属化合物インクが挙げられる。微粒子分散インクに含まれる微粒子としては、例えば、ナノ－Ａｕ、ナノ－Ａｇ、ナノ－Ｃｕ、ナノ－Ｐｄ、ナノ－Ｐｔ、ナノ－Ｎｉ、ナノ－ＩＴＯ、ナノ－酸化銀、ナノ－酸化銅が挙げられる。ナノ－酸化銀およびナノ－酸化銅を含む微粒子分散インクには、還元剤が含まれていてもよい。
また、めっき法により導電性薄膜３１０を形成してもよい。めっき法により導電性薄膜３１０を形成する方法としては、例えば、フォトリソグラフィー法、有版印刷法または無版印刷法により、あらかじめ所定の形状にパターニングされためっきプライマー層を樹脂製基板３００上に形成しておき、無電解めっき法、または、無電解めっき法と電解めっき法との組合せにより、所定の位置に導電性薄膜３１０を形成する方法が挙げられる。
導電性薄膜３１０の膜厚は特に限定されないが、２０ｎｍ～１μｍであることが好ましく、２０ｎｍ～３００ｎｍであることがより好ましい。無機材料のナノパーティクル微粒子を分散させた微粒子分散インクを用いて導電性薄膜３１０を形成する場合、導電性薄膜３１０の膜厚は、１００ｎｍ～３００ｎｍであることが好ましく、１５０ｎｍ～２５０ｎｍであることがより好ましい。微粒子分散インクに含まれる分散剤成分等の残留や導電性薄膜３１０の成膜後のベーク処理において、ナノパーティクル微粒子が粒子成長することで導電性薄膜３１０に含まれるナノパーティクル微粒子が不均一となることにより導電性の阻害が発生する可能性があるため、１００ｎｍ以下の膜厚では導電性が低下する可能性があるためである。
一方、銀塩等を用いて導電性薄膜３１０を形成する場合は、膜厚は２０ｎｍ～１００ｎｍが好ましく、２０ｎｍ～６０ｎｍがより好ましい。これは、銀塩などではナノパーティクル微粒子の成長よりも緻密な膜が形成されより薄い膜厚でも導電性が発現するからである。更に薄くできることで、ゲート電極の段差が低くなりその上の絶縁膜の信頼性向上にも寄与できる。
次に、樹脂製基板３００および導電性薄膜３１０の上に、ゲート絶縁膜３１１を形成する。ゲート絶縁膜３１１としては、高い比誘電率を有する強誘電体や高分子化合物を含有する有機絶縁膜が好ましい。高い比誘電率を有する強誘電体としては、アルミナ（ＡｌｘＯｙ）、酸化ハフニウム（ＨｆｘＯｙ）に代表される無機の金属化合物があげられる。高分子化合物としては、例えば、ＰＳ樹脂、ＰＶＰ樹脂、ＰＭＭＡ樹脂、含フッ素樹脂、ＰＩ（ポリイミド）樹脂、ＰＣ（ポリカーボネート）樹脂、ＰＶＡ（ポリビニルアルコール）樹脂、パリレン樹脂および、これらの樹脂に含まれる繰り返し単位を複数含む共重合体が挙げられる。これらの中でも、高分子化合物としては、耐溶剤性に代表されるプロセス耐性および安定性に優れるため、架橋性の高分子化合物が好ましい。
ゲート絶縁膜３１１の膜厚は特に限定されないが、１ｎｍ～１μｍであることが好ましく、２０ｎｍ～１００ｎｍであることがより好ましく、３０ｎｍ～８０ｎｍであることが更に好ましい。
ゲート絶縁膜３１１を形成するより好ましい構造は、強誘電体と有機絶縁膜の積層膜がより好ましく、アルミナ／ＰＳ樹脂、アルミナ／ＰＶＰ樹脂、アルミナ／ＰＭＭＡ樹脂、アルミナ／含フッ素樹脂、アルミナ／ポリイミド樹脂、アルミナ／ＰＶＡ樹脂、アルミナ／パリレン樹脂などに代表される構造が考えられる。各構造の膜厚は、強誘電体が１０ｎｍ～５００ｎｍ、有機絶縁膜が１０ｎｍ～５００ｎｍであるのが好ましく、強誘電体が１０ｎｍ～５０ｎｍ、有機絶縁膜が１０ｎｍ～１００ｎｍであるのがより好ましく、強誘電体が１０ｎｍ～４０ｎｍ、有機絶縁膜が１０ｎｍ～４０ｎｍであるのが更に好ましい。
次にゲート絶縁膜３１１上に有機半導体薄膜３１２を形成する。有機半導体薄膜３１２を形成する方法としては、例えば、有機半導体薄膜３１２が形成されるべき所定の領域にのみ、選択的に有機半導体薄膜３１２を形成する材料を成膜する方法が挙げられる。
具体的には、メタルマスク等に代表されるマスクを介して、真空蒸着法に代表されるＰＶＤ法により有機半導体薄膜３１２を形成する材料を所定の領域にのみ成膜することによって有機半導体薄膜３１２を形成する。
さらには、有機半導体薄膜３１２が形成されるべき所定の領域のみ、開口部を有する樹脂膜を形成し、その後、有機半導体薄膜３１２を真空蒸着法で一面に形成してもよい。この場合、樹脂膜の開口部は、基板１から離間するほどその開口面積が小さくなる逆テーパー形状に形成されていることが好ましい。逆テーパー形状に形成された開口部を有する樹脂膜を用いることにより、開口部内に形成された有機半導体薄膜３１２と樹脂膜上に形成された有機半導体薄膜３１２とが切断されることになり、樹脂膜がセパレーターとして好適に機能するためである。
また、有機半導体薄膜３１２を形成する他の方法としては、例えば、真空蒸着法に代表されるＰＶＤ法、または、有機半導体材料を含むインクを用いた塗布法により有機半導体薄膜３１２をゲート絶縁膜３１１上に成膜した後、フォトリソグラフィー法により所定の形状にパターニングを実施することにより形成する方法が挙げられる。
更に、有機半導体薄膜３１２を形成する他の方法としては、例えば、有版印刷法または無版印刷法により、ゲート絶縁膜３１１上に、所定の形状にパターニングされた有機半導体薄膜３１２を直接形成する方法が挙げられる。所定の形状にパターニングされた有機半導体薄膜３１２を直接形成することにより、有機半導体薄膜３１２を形成する工程を簡略化することができる。
但し、本発明では無機ＬＥＤ素子を駆動するために高い電流能力が求められるため、これらの中では、無版印刷法を用いた塗布法によりゲート絶縁膜３１１上全面に１軸方向に配向した有機単結晶膜を成膜し、フォトリソグラフィー法により所定の形状にパターニングされた有機半導体薄膜３１２を得る方法が最も好ましい。
無版印刷法を用いた塗布法によりゲート絶縁膜３１１上全面に１軸方向に配向した有機単結晶膜を成膜し、その後、フォトリソグラフィー法により所定の形状にパターニングされた有機半導体薄膜３１２を形成する場合、種々の有機半導体材料を含むインクを用いることができるが、低分子有機半導体材料を含むインクを用いることが好ましい。また、有機半導体薄膜３１２を成膜した後に、有機半導体薄膜３１２のモルフォロジーを制御するためや有機半導体薄膜３１２に含まれる溶媒を揮発させるために、焼成処理を実施してもよい。有機半導体薄膜３１２の膜厚は特に限定されないが、１ｎｍ～１０００ｎｍであることが好ましく、１ｎｍ～１００ｎｍであることがより好ましく、１ｎｍ～５０ｎｍであることが更に好ましい。最良な膜は、膜厚ではなく３～５分子層以下の結晶膜で有るのがより好ましい。
有機半導体材料としては、蒸着により成膜可能な低分子化合物として、例えば、ペンタセン（Ｐｅｎｔａｃｅｎｅ）、銅フタロシアニンが挙げられ、塗布により成膜可能な化合物として、例えば、６，１３－ビス（トリイソプロピルシリルエチニル）ペンタセン（６，１３－ｂｉｓ（ｔｒｉｉｓｏｐｒｏｐｙｌｓｉｌｙｌｅｔｈｙｎｙｌ）ｐｅｎｔａｃｅｎｅ（Ｔｉｐｓ－Ｐｅｎｔａｃｅｎｅ））、１３，６－Ｎ－スルフィニルアセトアミドペンタセン（１３，６－Ｎ－ｓｕｌｆｉｎｙｌａｃｅｔａｍｉｄｏｐｅｎｔａｃｅｎｅ（ＮＳＦＡＡＰ））、６，１３－ジヒドロ－６，１３－メタノペンタセン－１５－オン（６，１３－Ｄｉｈｙｄｒｏ－６，１３－ｍｅｔｈａｎｏｐｅｎｔａｃｅｎｅ－１５－ｏｎｅ（ＤＭＰ））、ペンタセン－Ｎ－スルフィニル－ｎ－ブチルカルバマート付加物（Ｐｅｎｔａｃｅｎｅ－Ｎ－ｓｕｌｆｉｎｙｌ－ｎ－ｂｕｔｙｌｃａｒｂａｍａｔｅ ａｄｄｕｃｔ）、ペンタセン－Ｎ－スルフィニル－ｔｅｒｔ－ブチルカルバマート（Ｐｅｎｔａｃｅｎｅ－Ｎ－ｓｕｌｆｉｎｙｌ－ｔｅｒｔ－ｂｕｔｙｌｃａｒｂａｍａｔｅ）等に代表されるペンタセン前駆体、［１］ベンゾチエノ［３，２－ｂ］ベンゾチオフェン（［１］Ｂｅｎｚｏｔｈｉｅｎｏ［３，２－ｂ］ｂｅｎｚｏｔｈｉｏｐｈｅｎｅ（ＢＴＢＴ））、３，１１－ジデシルジナフト［２，３－ｄ：２’，３’－ｄ’］ベンゾ［１，２－ｂ：４，５－ｂ’］ジチオフェン（３，１１－ｄｉｄｅｃｙｌｄｉｎａｐｈｔｏ［２，３－ｄ：２’，３’－ｄ’］ｂｅｎｚｏ［１，２－ｂ：４，５－ｂ’］ｄｉｔｈｉｏｐｈｅｎｅ（Ｃ１０－ＤＮＢＤＴ））、ベンゾビスチアジアゾール骨格を有するもの、ポルフィリン、ベンゾポルフィリン、可溶性基としてアルキル基等を有するオリゴチオフェン等に代表される低分子化合物またはオリゴマー、ポリチオフェン、フルオレンコポリマーやＤ－Ａ構造を有するＩＤＴ－ＢＴ（ｉｎｄａｃｅｎｏｄｉｔｈｉｏｐｈｅｎｅ ｂｅｎｚｏｔｈｉａｄｉａｚｏｌｅ）、ＣＤＴ－ＢＴ（Ｃｙｃｌｏｐｅｎｔａｄｉｔｈｉｏｐｈｅｎｅ ｂｅｎｚｏｔｈｉａｄｉａｚｏｌｅ）等に代表される高分子化合物が挙げられる。
次に、ゲート絶縁膜３１１および有機半導体薄膜３１２の上に、パターニングされた導電性薄膜３１５を形成する。この導電性薄膜３１５によって、有機薄膜トランジスタのソース電極およびドレイン電極が形成される。
導電性薄膜３１５は、前述の導電性薄膜３１０と同様の方法で形成することができる。なお、導電性薄膜３１５の形成は、導電性薄膜３１０の形成と同じ方法で形成しても異なる方法で形成してもよい。
導電性薄膜３１５の膜厚（すなわち、有機薄膜トランジスタのソース電極およびドレイン電極の膜厚）は特に限定されないが、２０ｎｍ～１μｍであることが好ましく、２０ｎｍ～６００ｎｍであることがより好ましく、２０ｎｍ～５００ｎｍであることが更に好ましい。
次に、ゲート絶縁膜３１１、有機半導体薄膜３１２と導電性薄膜３１５上に保護膜３１６を形成する。保護膜３１６を形成する方法としては、例えば、真空蒸着法に代表されるＰＶＤ法、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法に代表されるＣＶＤ法、保護層材料を含むインクを用いた塗布法により保護層３１６を成膜した後、フォトリソグラフィー法により所定の形状にパターニングを実施することにより形成する方法が挙げられる。また、保護層３１６を形成する他の方法としては、例えば、有版印刷法または無版印刷法により、所定の形状にパターニングされた保護膜３１６を直接形成する方法が挙げられる。所定の形状にパターニングされた保護層３１６を直接形成することにより、保護層３１６を形成する工程を簡略化することができる。
これらの中では、有版印刷法または無版印刷法により、所定の形状にパターニングされた保護層３１６を直接形成する方法が好ましい。
有版印刷法または無版印刷法により、所定の形状にパターニングされた保護層３１６を直接形成する場合、種々の保護層材料を含むインクを用いることができる。保護層材料を含むインクとしては、例えば、無機材料を含む分散インク、ＳＯＧ（スピンオングラス）材料、低分子保護層材料を含むインク、高分子保護層材料を含むインクが挙げられるが、高分子保護層材料を含むインクが好ましい。
保護膜３１６を形成する材料としては、例えば、上記のインクに含まれる材料、ＳＯＧ材料のほか、前述のゲート絶縁膜３１１において例示した材料と同様のものが挙げられる。
保護膜３１６の膜厚は特に限定されないが、５０ｎｍ～５μｍであることが好ましく、５００ｎｍ～３．０μｍであることがより好ましい。
最後に、保護層３１６上に上部電極３１８を形成することにより画素駆動回路が形成された第１の基板が完成する。上部電極３１８を形成する方法は特に限定されないが、例えば、フォトリソグラフィー法、有版印刷法および無版印刷法が挙げられ、中でも有版印刷法の一つであるスクリーン（孔版）印刷法を用いる方法が好ましい。
次に、第２の基板である無機ＬＥＤ素子４００は、市販もしくは、直接メーカーから発光ダイオードを部品として購入しチップマウンタを用いて第３の基板に実装すればよい。より好ましい無機ＬＥＤ素子は、ベアチップのＬＥＤ素子が最も好ましく、その大きさは、０．２５×０．２７ｍｍ～０．４×０．２ｍｍ（所謂、０２０１～０４０２）の大きさが好ましい。もしくは、単色発光なら１．６×０．８ｍｍ（１６０８）、フルカラーのものならば、１チップに３色混載されている１．６×１．５ｍｍ（１６１５）当たりの大きさの無機ＬＥＤ素子でも構わない。最も好ましい形は、フルカラー型のベアチップ無機ＬＥＤ素子である。
次に第３の基板（図６）を作製する。第３の基板は第１の基板と同様にキャリア基板に固定されていてもよいし、ロールｔｏロールでプロセスを実施しても良く、その時の最適な方法を用いることができる。
最初に、第３の基板上に電極パターン５１０を形成する。電極パターン５１０をパターン形成する方法としてはスクリーン印刷法が最も好ましいが、フォトリソグラフィー法を用いてパターニングしても良い。その後、適宜、焼成工程等を経る事で電極パターン５１０を得る。
次にその上に基板端の端子部、画素駆動回路基板３００と無機ＬＥＤ素子４００を実装する位置に開口がある絶縁膜パターン５２０をパターン形成する。絶縁膜パターン５２０をパターン形成する方法としてはスクリーン印刷法が最も好ましいが、スリットコート塗布やスピンコートで塗布を行い、フォトリソグラフィー法を用いてパターニングしても良い。この工程もまた、適宜、焼成工程等を経る事で絶縁膜パターン５２０を得る。この工程を経ることで、第３の基板が完成する。
次に第３の基板上へ画素駆動回路基板３００と無機ＬＥＤ素子４００を第３の基板上に実装する（図７）。実装する方法としては、一般的なチップマウンタ装置を用いて実装を行っても良い。第３の基板上へ画素駆動回路基板３００と無機ＬＥＤ素子４００を固定化する方法については、予め実装する位置に接着剤６００をスクリーン印刷法などでパターン形成していても良い。更に実装前後にスクリーン印刷で画素駆動回路基板３００と無機ＬＥＤ素子４００を実装する箇所に焼結前のＡｇペースト６１０を塗布しておき、実装後に焼結させることで実装部品を固定化しても良い。
最良な実装方法は、接着剤６００を予め画素駆動回路基板３００の実装箇所に塗布しておき、その上にフェイスアップにて画素駆動回路基板３００を実装し固定化、次にＡｇペースト６１０をスクリーン印刷にて画素駆動回路基板３００の端子部と第３の基板上に設けられた画素駆動回路基板３００と接続するための接続端子を跨ぐ様に印刷し、更に同じ工程で無機ＬＥＤ素子４００を実装するための接続端子部分にもＡｇペースト６１０をパターン形成しておく。次に発光面をフェイスアップ方向にして無機ＬＥＤ素子４００を実装し、最後に１００℃３０分、Ａｇペースト６１０を乾燥させる。これにより、第３の基板上への部品の実装は完了する。
ところで、第３の基板の大きさは、基本的にプリント回路基板のワークサイズに合わせて設定しても良く、その方が、スクリーン印刷機などの製造装置の導入に際して特別な仕様を入れ込む必要が無くなる。例えば、銅張積層板は１０００（１０２０）×１０００（１０２０）ｍｍか１０００（１０２０）×１２００（１２２０）ｍｍと最大サイズが決まっており、これを４分割して５００（５１０）×５００（５１０）ｍｍ□のワークサイズやそれ以下のワークサイズとして使う事ができる。
次に、第３の基板同士を貼り合せて大型ディスプレイを作製する場合について説明する。５００×５００ｍｍ□基板を列方向や行方向に複数枚貼り合せる事で大型アクティブマトリクスＬＥＤディスプレイを実現することができるが、この時の第３の基板同士を接続する接合面７００は、少なくとも電極端子部には導電性を有する接着剤７１０を用いて接着を行い、それ以外の基板部分は、樹脂製の接着剤７２０で接続されていることが好ましい（図８（ａ））。もしくは、各パネル端に磁石７３０等を用いた接合機構７４０があり、ワンタッチで各基板間が接続されるのが最も好ましい（図８（ｂ））。
【産業上の利用可能性】
【0012】
本実施の形態によれば、ＬＥＤの駆動が可能な高性能有機ＴＦＴを使用した画素駆動回路と無機ＬＥＤ素子を、ディスプレイ基板とは別の基板上で独立に作製したものをディスプレイ基板上に実装することでアクティブマトリクス方式のＬＥＤディスプレイを実現できることを示したが、ディスプレイ基板上に直接有機ＴＦＴによる画素駆動回路を形成しその上に無機ＬＥＤ素子を実装してもよい。本発明により、無機ＬＥＤ画素の制御に必要な回路や配線が最小限となりディスプレイ全体の軽量化が行え、設置コストの削減や大型のＬＥＤディスプレイ基板の超フレキシブル化が達成できる。
【符号の説明】
【0013】
１００ アクティブマトリクスＬＥＤディスプレイの基板
１１０、１２０ ディスプレイ基板１００上の絶縁膜
２１１ 行選択線
２１２ 列選択線
２１３ 電源線
２１４ グランド線
２３１ 行選択線との接続をとるためのパッド
２３２ 列選択線との接続をとるためのパッド
２３３ 電源線との接続をとるためのパッド
２３４ グランド線との接続をとるためのパッド
２３５ 画素駆動回路の出力とＬＥＤの陽極との接続をとるための配線パターン
３００ 画素駆動回路を形成する基板
３０１ 画素駆動回路形成工程時に使用する支持基板
３１０ 有機ＴＦＴのゲート電極
３１１ 有機ＴＦＴのゲート絶縁膜
３１２ 有機ＴＦＴの単結晶有機半導体膜
３１３ 有機ＴＦＴのソース電極
３１４ 有機ＴＦＴのドレイン電極
３１５ 有機ＴＦＴの回路配線
３１６ 有機ＴＦＴ上の絶縁膜
３１７ 配線層間の接続をとるためのＶＩＡ
３１８ ＶＩＡ上のパッド
３２１ 画素駆動回路基板の電極パッドで行選択線と接続する
３２２ 画素駆動回路基板の電極パッドで列選択線と接続する
３２３ 画素駆動回路基板の電極パッドで電源線と接続する
３２５ 画素駆動回路基板の電極パッドでＬＥＤの陽極と接続する
３５０ 画素駆動回路における選択用ＴＦＴ
３６０ 画素駆動回路における駆動用ＴＦＴ
３７０ 画素駆動回路における保持用容量素子
５００ 第３の基板
５１０ 第３の基板上の電極パターン
５２０ 第３の基板上の絶縁膜パターン
６００ 駆動回路基板を実装するための接着剤
６１０ Ａｇペースト
７００ 基板同士の接合面
７１０ 基板同士を接合するための導電性を有する接着剤
７２０ 基板同士を接合するための樹脂製の接着剤
７３０ 磁石
７４０ 接合機構
１１０、１２０ ディスプレイ基板１００上の絶縁膜
２１１ 行選択線
２１２ 列選択線
２１３ 電源線
２１４ グランド線
２３１ 行選択線との接続をとるためのパッド
２３２ 列選択線との接続をとるためのパッド
２３３ 電源線との接続をとるためのパッド
２３４ グランド線との接続をとるためのパッド
２３５ 画素駆動回路の出力とＬＥＤの陽極との接続をとるための配線パターン
３００ 画素駆動回路を形成する基板
３０１ 画素駆動回路形成工程時に使用する支持基板
３１０ 有機ＴＦＴのゲート電極
３１１ 有機ＴＦＴのゲート絶縁膜
３１２ 有機ＴＦＴの単結晶有機半導体膜
３１３ 有機ＴＦＴのソース電極
３１４ 有機ＴＦＴのドレイン電極
３１５ 有機ＴＦＴの回路配線
３１６ 有機ＴＦＴ上の絶縁膜
３１７ 配線層間の接続をとるためのＶＩＡ
３１８ ＶＩＡ上のパッド
３２１ 画素駆動回路基板の電極パッドで行選択線と接続する
３２２ 画素駆動回路基板の電極パッドで列選択線と接続する
３２３ 画素駆動回路基板の電極パッドで電源線と接続する
３２５ 画素駆動回路基板の電極パッドでＬＥＤの陽極と接続する
３５０ 画素駆動回路における選択用ＴＦＴ
３６０ 画素駆動回路における駆動用ＴＦＴ
３７０ 画素駆動回路における保持用容量素子
５００ 第３の基板
５１０ 第３の基板上の電極パターン
５２０ 第３の基板上の絶縁膜パターン
６００ 駆動回路基板を実装するための接着剤
６１０ Ａｇペースト
７００ 基板同士の接合面
７１０ 基板同士を接合するための導電性を有する接着剤
７２０ 基板同士を接合するための樹脂製の接着剤
７３０ 磁石
７４０ 接合機構
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】