ホーム > 特許ランキング > 立昌先進科技股▲分▼有限公司
特許7017192パッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-01-31
(45)【発行日】2022-02-08
(54)【発明の名称】パッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法
(51)【国際特許分類】
H01L 21/56 20060101AFI20220201BHJP
【ＦＩ】
H01L21/56 R
【請求項の数】
8
(21)【出願番号】P 2019132350
(22)【出願日】2019-07-18
(65)【公開番号】P2021007141
(43)【公開日】2021-01-21
【審査請求日】2019-07-18
(31)【優先権主張番号】108122494
(32)【優先日】2019-06-27
(33)【優先権主張国・地域又は機関】TW
(73)【特許権者】
【識別番号】507100719
【氏名又は名称】立昌先進科技股▲分▼有限公司
(74)【代理人】
【識別番号】100130111
【弁理士】
【氏名又は名称】新保 斉
(72)【発明者】
【氏名】連 清宏
(72)【発明者】
【氏名】邱 承賢
(72)【発明者】
【氏名】黄 興材
(72)【発明者】
【氏名】黄 興祥
【審査官】堀江 義隆
(56)【参考文献】
【文献】特開２０００－０２２０４０（ＪＰ，Ａ）
【文献】特開２０１５－１３３４８７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／５６
Ｈ０１Ｌ ２３／１２
(57)【特許請求の範囲】
【請求項1】
パッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法であり、三つの電極を含むダイスを提供し、且つ薄膜または厚膜の両面回路を含む少なくとも二つの回路板を提供することと、
焼成法を通じて導電ペーストを前記ダイスの三つの電極、及び前記薄膜または厚膜の回路に接続させることと、
灌流法により絶縁封入材料を充填し、更に絶縁封入材料の熟成処理を行うことを含むことを特徴とする、パッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法。
【請求項2】
封入を行う前記パッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットが、電流方向が一箇所から進入し二箇所から退出する、または順方向＋接地リード、逆方向＋接地リード及び双方向＋接地リードのタイプを有することを特徴とする、請求項１に記載のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法。
【請求項3】
前記チップの規格が、以下のａ乃至ｉを含み、ａが、単粒０１００５型、端電極数２個、長さ０．４ｍｍ、幅０．２ｍｍ、厚さ０．２ｍｍ、厚さ微調整可であり、
ｂが、単粒０２０１型、端電極数≦３個、長さ０．６ｍｍ、幅０．３ｍｍ、厚さ０．３ｍｍ、厚さ微調整可であり、
ｃが、単粒０４０２型、端電極数≦３個、長さ１．０ｍｍ、幅０．５ｍｍ、厚さ０．５ｍｍ、厚さ微調整可であり、
ｄが、Ａｒｒａｙ Ｔｙｐｅ ０２０４、端電極数≧４個、長さ１．０ｍｍ、幅０．５ｍｍ、厚さ０．３ｍｍ、厚さ微調整可であり、
ｅが、Ａｒｒａｙ Ｔｙｐｅ ０３０６、端電極数≧４個、長さ１．６ｍｍ、幅０．８ｍｍ、厚さ０．４ｍｍ、厚さ微調整可であり、
ｆが、Ａｒｒａｙ Ｔｙｐｅ ０４０５、端電極数≧４個、長さ１．３ｍｍ、幅１．０ｍｍ、厚さ０．４ｍｍ、厚さ微調整可であり、
ｇが、Ａｒｒａｙ Ｔｙｐｅ ０５０８、端電極数≧４個、長さ２．０ｍｍ、幅１．３ｍｍ、厚さ０．５ｍｍ、厚さ微調整可であり、
ｈが、Ａｒｒａｙ Ｔｙｐｅ ０５１０、端電極数≧４個、長さ２．５ｍｍ、幅１．３ｍｍ、厚さ０．５ｍｍ、厚さ微調整可であり、
ｉが、Ａｒｒａｙ Ｔｙｐｅ ０６１２、端電極数≧４個、長さ３．０ｍｍ、幅１．５ｍｍ、厚さ０．６ｍｍ、厚さ微調整可であることを特徴とする、請求項１に記載のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法。
【請求項4】
前記回路板が、薄膜または厚膜の回路をセラミック板（酸化アルミニウム板、窒化アルミニウム板のうちの少なくとも一つ）、プラスチック板（ＰＥ、ＰＰ、ＰＣ、ポリイミド、エンジニアリングプラスチックのうちの少なくとも一つ）または複合材料板（炭素繊維板、ガラス繊維板のうちの少なくとも一つ）において製造し、また散熱板上でプリントを行うことで散熱機能を向上させられるものであることを特徴とする、請求項１に記載のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法。
【請求項5】
前記導電ペーストを、各種導電ペースト（銀ペースト、銀パラジウムペースト、パラジウムペースト、白金ペースト、銅ペースト、ニッケルペースト、アルミニウムペースト、錫ペースト及び錫鉛ペーストのうちの少なくとも一つ）とし、各種前記導電ペーストにより半導体ダイスとプリント回路との接続を行い、無鉛導電ペースト（銀ペースト、銀パラジウムペースト、パラジウムペースト、白金ペースト、銅ペースト、ニッケルペースト、アルミニウムペースト、錫ペーストのうちの少なくとも一つ）を使用することで、周知の鉛含有錫ペーストの代用として、無鉛の半導体封入製品を製造できることを特徴とする、請求項１に記載のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法。
【請求項6】
前記絶縁封入材料を、ラミネート、塗布、スクレーピング、灌流のうちの少なくとも一種の方法により前記ダイス、導電ペースト及び内部回路板を被覆するものとすることで、ダイスの電気的性質及び物性の機能が保護されることを特徴とする、請求項１に記載のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法。
【請求項7】
前記ダイスを半導体のダイス設計方法に基づき、順方向、逆方向または双方向のチップ型半導体ユニットに製成することができ、設計方法を一箇所から進入し一箇所から退出するもの、または一箇所から進入し二箇所から退出するものとすることができることを特徴とする、請求項１に記載のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法。
【請求項8】
薄膜回路板材料を薄膜製造過程（スパッタリング、蒸着、無電解めっき、露光、現像、エッチングのうちの少なくとも一つ）により製造し、厚膜回路をプリントにより製造できることを特徴とする、請求項１に記載のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はチップ半導体の封入における製造方法に関し、特に、パッチ式で単粒小サイズ、及び配列型のチップ半導体の封入における製造方法を指す。
【背景技術】
【0002】
半導体封入の周知技術においては、リードフレームをエポキシ樹脂１００により封入した後、チップ両端に外部リード１０１を残すことで、後の溶接製造過程に資するというものである。図１に示すように、製造過程及び応用面の違いにより、外部リードの形式もそれぞれ異なってくる。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明はパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法を提供し、この方法は、正電極及び負電極を含むダイスを提供し、且つ薄膜または厚膜の両面回路を含む回路板を提供し、両面の前記回路板上には二個または複数個の接続端点が予め残され、穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続することと、焼成法を通じて導電ペーストを前記ダイスの正電極と負電極、及び薄膜または厚膜の両面回路に接続させ、ラミネート、塗布、スクレーピング等方法により、表面に全面に渡る絶縁封入材料を布置し、更に絶縁封入材料の熟成処理を行うことと、前記ダイスの外の位置で切断を行うことで、外部リードの無い封入構造を形成し、単粒で小サイズのチップ型半導体の製造を完了させることと、ダイス設計方法に基づき、順方向、逆方向または双方向のチップ型半導体ユニットを製造することと、を含む。
【0004】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、前記ダイスは、一つの上部電極と一つの下部電極、一つの上部電極と二つの下部電極、二つの上部電極と一つの下部電極、二つの下部電極、一つの上部電極と複数の下部電極、または複数の上部電極と一つの下部電極、等を有する。
【0005】
本発明はパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法を提供し、この方法は、正電極及び負電極を含むダイスを提供し、且つ薄膜または厚膜の両面回路を含む回路板を提供し、両面の前記回路板上には二個または複数個の接続端点が予め残され、穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続することと、焼成法を通じて導電ペーストを、前記ダイスの正電極と負電極、及び前記薄膜または厚膜の両面回路の回路板に接続させることと、上カバー板表面に一層の粘着剤を塗布することで、前記上カバー板と前記ダイスを接続し、且つ灌流法により内部に絶縁封入材料を充填し、更に絶縁封入材料の熟成処理を行うことと、を含む。
【0006】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、前記上カバー板は、セラミック板（例えば、酸化アルミニウム板、窒化アルミニウム板等）、プラスチック板（例えば、ＰＥ、ＰＰ、ＰＣ、ポリイミド、エンジニアリングプラスチック等）、複合材料板（例えば、炭素繊維板、ガラス繊維板等）等とすることができ、また散熱板を貼着させることで散熱機能を向上させることもできる。
【0007】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、薄膜または厚膜の両面回路を含む前記回路板は、更に両面連通設計の配列式外部電極を含む。
【0008】
本発明はパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法を提供し、この方法は、三つの電極を含むダイスを提供し、且つ薄膜または厚膜の両面回路を含む少なくとも二つの回路板を提供することと、焼成法を通じて導電ペーストを前記ダイスの三つの電極、及び前記薄膜または厚膜の回路に接続させることと、灌流法により絶縁封入材料を充填し、更に絶縁封入材料の熟成処理を行うことと、を含み、具体的には、絶縁封入材料は流動性液体材料であってもよく、灌流法とは絶縁封入材料を上下両面の間の隙間に注入する一種の処理法のことである。
【0009】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、封入を行う前記パッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットは、電流方向が一箇所から進入し二箇所から退出する、または順方向＋接地リード、逆方向＋接地リード及び双方向＋接地リードのタイプを有する。
【0010】
本発明はパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法を提供し、この方法は、正電極及び負電極を含むダイスを提供し、且つ薄膜または厚膜の両面回路を含む少なくとも二つの回路板を提供することと、焼成法を通じて導電ペーストを前記ダイスの正電極と負電極、及び前記薄膜または厚膜の回路に接続させることと、灌流法により内部に絶縁封入材料を充填し、更に絶縁封入材料の熟成処理を行うことと、切断後において塗布や銀浸漬、薄膜製造過程等方法を通じ単辺の端電極を製造し、単辺の端電極と予め残した電極接点とを連通させ、単粒で小サイズのチップ半導体の製造を完了させることと、電気めっきの製造過程により単粒でＳＭＤ型の半導体チップユニットを製成することと、を含む。
【0011】
本発明はパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法を提供し、この方法は、三つの電極を含むダイスを提供し、且つ薄膜または厚膜の両面回路を含む少なくとも二つの回路板を提供することと、焼成法を通じて導電ペーストを前記ダイスの三つの電極、及び前記薄膜または厚膜の回路に接続させることと、灌流法により内部に絶縁封入材料を充填し、更に絶縁封入材料の熟成処理を行うことと、切断後において塗布や銀浸漬、薄膜製造過程等方法を通じ両端の端電極を製造し、両端の端電極と予め残した電極接点とを連通させ、単粒で小サイズの三電極チップ半導体の製造を完了させることと、電気めっきの製造過程により単粒でＳＭＤ型の半導体チップユニットを製成することと、を含む。
【0012】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、薄膜または厚膜の両面回路を含む前記回路板は、更に両面連通設計の配列式外部電極を含み、且つ前記回路板の単面は、更に連通製成された両端の水平のリード電極を備え、切断後において塗布や銀浸漬、薄膜製造過程等方法を通じて両端電極を製造し、両端電極と予め残された電極接点とを連通させる。
【0013】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、前記チップの規格は、以下の表のものを含む。
【表1】
【0014】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、前記チップの種類には、ＴＶＳダイオード、ショットキーダイオード、スイッチングダイオード、ツェナーダイオード、整流ダイオード及びトランジスタ等が含まれるが、これら六種の半導体ダイスに限らず、あらゆる半導体ダイスの製造過程において適用される。
【0015】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、前記回路板は、薄膜または厚膜の回路をセラミック板（例えば、酸化アルミニウム板、窒化アルミニウム板等）、プラスチック板（例えば、ＰＥ、ＰＰ、ＰＣ、ポリイミド、エンジニアリングプラスチック等）及び複合材料板（例えば、炭素繊維板、ガラス繊維板等）等において製造するものであり、また散熱板上でプリントされることで散熱機能を向上させることもできる。
【0016】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、前記導電ペーストは、例えば銀ペースト、銀パラジウムペースト、パラジウムペースト、白金ペースト、銅ペースト、ニッケルペースト、アルミニウムペースト、錫ペースト、錫鉛ペースト等の各種導電ペーストとし、各種前記導電ペーストにより半導体ダイスとプリント回路との接続を行うものである。例えば銀ペースト、銀パラジウムペースト、パラジウムペースト、白金ペースト、銅ペースト、ニッケルペースト、アルミニウムペースト、錫ペースト等の無鉛導電ペーストを使用することで、周知の鉛含有錫ペーストの代用として、無鉛の半導体封入製品を製造することができる。
【0017】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、前記絶縁封入材料をラミネート、塗布、スクレーピング、灌流等方法により前記ダイス、導電ペースト及び内部回路板を被覆するものとし、故にダイスの電気的性質及び物性の機能が保護される。
【0018】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、前記ダイスは半導体のダイス設計方法に基づき、順方向、逆方向または双方向のチップ型半導体ユニットに製成することができ、設計方法は一箇所から進入し一箇所から退出するもの、または一箇所から進入し二箇所から退出するものとすることができる。
【0019】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、前記端電極は電気めっきの製造過程を通じて、または例えばＡｇ、Ａｕ、Ｐｄ、Ｐｔ、Ａｇ／Ｐｄ合金、Ａｇ／Ｐｔ合金等の、電気めっきを用いなくともはんだ付性を有する端電極材料を採用することで、前記端電極にはんだ付性が提供されるものとし、故にパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットが製成される。
【0020】
本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法において、前記薄膜回路板材料は例えばスパッタリング、蒸着、無電解めっき、露光、現像、エッチング等の薄膜製造過程による製造が、厚膜回路はプリントによる製造が可能である。
【図面の簡単な説明】
【0021】
【図1】周知技術における、回路板両面連通設計を単独で用い、単粒で小サイズのチップ型半導体を製造する際の封入及び製造方法を示す図である。
【図2A】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例一を示す図である。
【図2B】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例一を示す図である。
【図2C】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例一を示す図である。
【図3A】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例二を示す図である。
【図3B】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例二を示す図である。
【図3C】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例二を示す図である。
【図4A】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例三を示す図である。
【図4B】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例三を示す図である。
【図4C】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例三を示す図である。
【図5A】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例四を示す図である。
【図5B】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例四を示す図である。
【図5C】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例四を示す図である。
【図5D】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例四を示す図である。
【図6A】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例五を示す図である。
【図6B】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例五を示す図である。
【図6C】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例五を示す図である。
【図6D】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例五を示す図である。
【図7】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例六を示す図である。
【図8】本発明のパッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法の実施例七を示す図である。
【発明を実施するための形態】
【0022】
本発明の目的、特徴及び効果への十分な理解に資するため、以下に具体的な実施例を用い、且つ付属の図面と合わせて、本発明の詳細な説明を行う。
【0023】
本発明は、回路板両面連通設計を単独で用いる、または回路板単面連通設計及び回路板両面連通設計を同時に用いることで、半導体ダイスと電極との接続を行い、回路を薄膜または厚膜プリント等の技術によりセラミック板（例えば、酸化アルミニウム板、窒化アルミニウム板等）、プラスチック板（例えば、ＰＥ、ＰＰ、ＰＣ、ポリイミド、エンジニアリングプラスチック等）、複合材料板（例えば、炭素繊維板、ガラス繊維板等）等において製造する。回路板単面連通設計とは、単面回路板上に二個または複数個の接続端点を予め残し、且つ回路を水平方式により側辺へとリードすることである。回路板両面連通設計とは、両面回路板上に二個または複数個の接続端点を予め残し、次に穴あけ及び電気めっきの製造過程を通じて上下両面の回路を垂直方式で接続し、内層回路を内部電極として半導体ダイスとの連結に、外層回路を外部電極としてＳＭＴボードとの連結に使用するものである。
【0024】
二個または複数個の接続端点に、例えば銀ペースト、銀パラジウムペースト、パラジウムペースト、白金ペースト、銅ペースト、ニッケルペースト、アルミニウムペースト、錫ペースト等の無鉛導電ペーストを提供し、且つ導電ペースト上に半導体ダイスを置き、ペーストとダイスの定位はいずれもＣＣＤ方式を用いることで、予め残した電極上に半導体ダイスを精確に置き、半導体ダイスと薄膜または厚膜の回路とを接続させる。半導体ダイスの二個または複数個の電極と、予め残した内部電極の接点を連通させることで、単粒小サイズの半導体ダイスの封入（例えば０１００５、０２０１、０４０２等の小サイズの半導体ダイスの封入）または配列型の半導体ダイスの封入（例えば、０２０４、０３０６、０４０５、０５０８、０５１０、０６１２等の配列型のチップ半導体ダイスの封入）を実現する。
【0025】
ラミネート、塗布、スクレーピング、灌流等方法により、表面上に全面に渡る絶縁封入材料を布置する。ラミネート及び塗布の方法においては、複数回のラミネート後に一定の絶縁封入材料の厚さが累積され、スクレーピング、灌流においては、１～２回のスクレーピングと灌流後に一定の絶縁封入材料の厚さが累積される。絶縁封入材料の熟成処理を行った後に切断を行い、回路板両面連通設計を単独で用いた場合、切断により封入製品が完成した際にパッチ式で単粒小サイズまたは配列型の半導体ユニットを製成し、回路板単面連通設計及び回路板両面連通設計を同時に用いた場合、切断後に塗布や銀浸漬、薄膜製造過程等方法を通じ、回路板単面連通設計の側辺からリードされる内部電極を外部電極へと連通させ、電気めっき後においてパッチ式で単粒小サイズまたは配列型の半導体ユニットを製成する。
【0026】
（実施例一）
回路板両面連通設計を単独で用い、単粒で小サイズのチップ型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）図２Ａに示すように、回路板２００上には薄膜または厚膜の両面回路２０１が含まれ、また両面回路板上には二個または複数個の接続端点が予め残される。次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。半導体ダイス２１０は正、負両電極２１１及び２１２を含み、焼成法を通じて導電ペースト２２１及び２２２を、半導体ダイスの正、負電極（２１１と２１２）及び薄膜または厚膜の両面回路（２０１）に接続させ、ラミネート、塗布、スクレーピング等方法により、表面に全面に渡る絶縁封入材料２３０を布置し、更に絶縁封入材料の熟成処理を行う。（２）その内、薄膜回路板材料は薄膜製造過程（例えば、スパッタリング、蒸着、無電解めっき、露光、現像、エッチング等）による製造が、厚膜回路はプリントによる製造が可能である。（３）２９０位置で切断を行うことで、図２Ｂに示す様な外部リードの無い封入構造が形成され、単粒で小サイズの（例えば０１００５、０２０１、０４０２等）チップ型半導体の製造が完了し、単粒でＳＭＤ型の半導体ユニットが製成される。（４）ダイス設計方法に基づき、図２Ｃに示す様な順方向、逆方向または双方向のチップ型半導体ユニットを製造することができる。
回路板両面連通設計を単独で用い、単粒で小サイズのチップ型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）図２Ａに示すように、回路板２００上には薄膜または厚膜の両面回路２０１が含まれ、また両面回路板上には二個または複数個の接続端点が予め残される。次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。半導体ダイス２１０は正、負両電極２１１及び２１２を含み、焼成法を通じて導電ペースト２２１及び２２２を、半導体ダイスの正、負電極（２１１と２１２）及び薄膜または厚膜の両面回路（２０１）に接続させ、ラミネート、塗布、スクレーピング等方法により、表面に全面に渡る絶縁封入材料２３０を布置し、更に絶縁封入材料の熟成処理を行う。（２）その内、薄膜回路板材料は薄膜製造過程（例えば、スパッタリング、蒸着、無電解めっき、露光、現像、エッチング等）による製造が、厚膜回路はプリントによる製造が可能である。（３）２９０位置で切断を行うことで、図２Ｂに示す様な外部リードの無い封入構造が形成され、単粒で小サイズの（例えば０１００５、０２０１、０４０２等）チップ型半導体の製造が完了し、単粒でＳＭＤ型の半導体ユニットが製成される。（４）ダイス設計方法に基づき、図２Ｃに示す様な順方向、逆方向または双方向のチップ型半導体ユニットを製造することができる。
【0027】
（実施例二）
回路板両面連通設計を単独で用い、カバー板を含む単粒で小サイズのチップ型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）図３Ａに示すように、回路板３００上には薄膜または厚膜の両面回路３０１が含まれ、また両面回路板上には二個または複数個の接続端点が予め残される。次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。半導体ダイス３１０は正、負両電極３１１及び３１２を含み、焼成法を通じて導電ペースト３２１及び３２２を、半導体ダイスの正、負電極（３１１と３１２）及び薄膜または厚膜の回路（３０１）に接続させる。（２）上カバー板３５０表面に一層の粘着剤３４０を塗布することで、上カバー板３５０と半導体ダイス３１０を接続する。上カバー板は、セラミック板（例えば酸化アルミニウム板、窒化アルミニウム板等）、プラスチック板（例えばＰＥ、ＰＰ、ＰＣ、ポリイミド、エンジニアリングプラスチック等）、複合材料板（例えば炭素繊維板、ガラス繊維板等）とすることができ、また散熱板を貼着することで散熱機能を向上させることもできる。（３）灌流法により内部に絶縁封入材料３３０を充填し、更に絶縁封入材料の熟成処理を行う。（４）３９０位置で切断を行うことで、図３Ｂに示す様な外部リードの無い封入構造が形成される。（５）ダイス設計方法に基づき、図３Ｃに示す様な順方向、逆方向または双方向のチップ型半導体ユニットを製造することができる。
回路板両面連通設計を単独で用い、カバー板を含む単粒で小サイズのチップ型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）図３Ａに示すように、回路板３００上には薄膜または厚膜の両面回路３０１が含まれ、また両面回路板上には二個または複数個の接続端点が予め残される。次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。半導体ダイス３１０は正、負両電極３１１及び３１２を含み、焼成法を通じて導電ペースト３２１及び３２２を、半導体ダイスの正、負電極（３１１と３１２）及び薄膜または厚膜の回路（３０１）に接続させる。（２）上カバー板３５０表面に一層の粘着剤３４０を塗布することで、上カバー板３５０と半導体ダイス３１０を接続する。上カバー板は、セラミック板（例えば酸化アルミニウム板、窒化アルミニウム板等）、プラスチック板（例えばＰＥ、ＰＰ、ＰＣ、ポリイミド、エンジニアリングプラスチック等）、複合材料板（例えば炭素繊維板、ガラス繊維板等）とすることができ、また散熱板を貼着することで散熱機能を向上させることもできる。（３）灌流法により内部に絶縁封入材料３３０を充填し、更に絶縁封入材料の熟成処理を行う。（４）３９０位置で切断を行うことで、図３Ｂに示す様な外部リードの無い封入構造が形成される。（５）ダイス設計方法に基づき、図３Ｃに示す様な順方向、逆方向または双方向のチップ型半導体ユニットを製造することができる。
【0028】
（実施例三）
回路板両面連通設計を単独で用い、単粒で小サイズのチップ三電極型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）図４Ａに示すように、回路板４００上には薄膜または厚膜の両面回路４０１が含まれ、また両面回路板上には二個または複数個の接続端点が予め残され、次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。回路板４５０上には薄膜または厚膜の両面回路４０２が含まれ、また両面回路板上には一個または複数個の接続端点が予め残され、次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。半導体ダイス４１０は正、負両電極４１１及び４１２、そして接地リード４１３を含み、焼成法を通じて導電ペースト４２１、４２２及び４４０を、半導体ダイスの三つの電極（４１１、４１２及び４１３）及び薄膜または厚膜の回路（４０１、４０２）に接続させる。（２）灌流法により内部に絶縁封入材料４３０を布置し、更に絶縁封入材料の熟成処理を行う。（３）４９０位置で切断を行うことで、図４Ｂに示す様な外部リードの無い封入構造が形成される。（４） ダイス設計方法に基づき、図４Ｃに示す様な、順方向＋接地リード、逆方向＋接地リード及び双方向＋接地リード、または電流が一箇所から進入し二箇所から退出するチップ型半導体ユニットを製造することができる。
回路板両面連通設計を単独で用い、単粒で小サイズのチップ三電極型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）図４Ａに示すように、回路板４００上には薄膜または厚膜の両面回路４０１が含まれ、また両面回路板上には二個または複数個の接続端点が予め残され、次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。回路板４５０上には薄膜または厚膜の両面回路４０２が含まれ、また両面回路板上には一個または複数個の接続端点が予め残され、次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。半導体ダイス４１０は正、負両電極４１１及び４１２、そして接地リード４１３を含み、焼成法を通じて導電ペースト４２１、４２２及び４４０を、半導体ダイスの三つの電極（４１１、４１２及び４１３）及び薄膜または厚膜の回路（４０１、４０２）に接続させる。（２）灌流法により内部に絶縁封入材料４３０を布置し、更に絶縁封入材料の熟成処理を行う。（３）４９０位置で切断を行うことで、図４Ｂに示す様な外部リードの無い封入構造が形成される。（４） ダイス設計方法に基づき、図４Ｃに示す様な、順方向＋接地リード、逆方向＋接地リード及び双方向＋接地リード、または電流が一箇所から進入し二箇所から退出するチップ型半導体ユニットを製造することができる。
【0029】
（実施例四）
回路板単面連通設計及び回路板両面連通設計を同時に用い、単粒で小サイズのチップ型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）図５Ａに示すように、回路板５００上には薄膜または厚膜の両面回路５０１が含まれ、両面回路板上には二個または複数個の接続端点が予め残され、次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。回路板５５０上には薄膜または厚膜の単面回路５０２が含まれ、半導体ダイス５１０は正、負両電極５１１及び５１２を含み、焼成法を通じて導電ペースト５２１及び５２２を、半導体ダイスの正、負電極（５１１と５１２）及び薄膜または厚膜の回路（５０１、５０２）に接続させる。（２）灌流法により内部に全面に渡る絶縁封入材料５３０を布置し、更に絶縁封入材料の熟成処理を行う。（３）５９０位置で切断を行うことで、図５Ｂに示す様な、一方の側に外部リードが無くもう一方の側に一つの外部リードがある封入構造が形成される。（４）ダイス設計方法に基づき、図５Ｃに示す様な順方向、逆方向または双方向のチップ型半導体ユニットへと製成することができる。（５）図５Ｄに示す様に、塗布や銀浸漬、薄膜製造過程等方法を通じ、回路板単面連通設計の側辺からリードされる内部電極を外部電極へと連通させ、電気めっき後において単粒で小サイズ（例えば０１００５、０２０１、０４０２等）のＳＭＤ型半導体チップが製成される。
回路板単面連通設計及び回路板両面連通設計を同時に用い、単粒で小サイズのチップ型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）図５Ａに示すように、回路板５００上には薄膜または厚膜の両面回路５０１が含まれ、両面回路板上には二個または複数個の接続端点が予め残され、次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。回路板５５０上には薄膜または厚膜の単面回路５０２が含まれ、半導体ダイス５１０は正、負両電極５１１及び５１２を含み、焼成法を通じて導電ペースト５２１及び５２２を、半導体ダイスの正、負電極（５１１と５１２）及び薄膜または厚膜の回路（５０１、５０２）に接続させる。（２）灌流法により内部に全面に渡る絶縁封入材料５３０を布置し、更に絶縁封入材料の熟成処理を行う。（３）５９０位置で切断を行うことで、図５Ｂに示す様な、一方の側に外部リードが無くもう一方の側に一つの外部リードがある封入構造が形成される。（４）ダイス設計方法に基づき、図５Ｃに示す様な順方向、逆方向または双方向のチップ型半導体ユニットへと製成することができる。（５）図５Ｄに示す様に、塗布や銀浸漬、薄膜製造過程等方法を通じ、回路板単面連通設計の側辺からリードされる内部電極を外部電極へと連通させ、電気めっき後において単粒で小サイズ（例えば０１００５、０２０１、０４０２等）のＳＭＤ型半導体チップが製成される。
【0030】
（実施例五）
回路板単面連通設計及び回路板両面連通設計を同時に用い、単粒で小サイズの三電極型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）図６Ａに示すように、回路板６００上には薄膜または厚膜の両面回路６０１が含まれ、また両面回路板上には二個または複数個の接続端点が予め残される。次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。回路板６５０上には薄膜または厚膜の単面回路６０２が含まれ、半導体ダイス６１０は三つの電極６１１、６１２及び６１３を含み、焼成法を通じて導電ペースト６２１、６２２及び６２３を、半導体ダイスの三つの電極（６１１、６１２及び６１３）、及び薄膜または厚膜の回路（６０１及び６０２）に接続させる。（２）灌流法により絶縁封入材料６３０を充填し、更に絶縁封入材料の熟成処理を行う。（３）６９０位置で切断を行うことで、図６Ｂに示す様な、一方の側に外部リードが無くもう一方の側に二つの外部リードがある封入構造が形成される。（４）ダイス設計方法に基づき、図６Ｃに示す様な三電極型のチップ型半導体ユニットへと製成することができる。この設計方法では、順方向＋接地リード、逆方向＋接地リード及び双方向＋接地リード、または電流方向が一箇所から進入し二箇所から退出するチップ型半導体ユニットを有する。（５）図６Ｄに示す様に、塗布や銀浸漬、薄膜製造過程等方法を通じて両端電極を製造し、両端電極と予め残された電極接点とを連通させることで、単粒で小サイズ（例えば０１００５、０２０１、０４０２等）のチップ型半導体の封入が完了する。更に電気めっき製造過程後において、図６Ｄに示す様な単粒のＳＭＤ型半導体ユニットが製成される。
回路板単面連通設計及び回路板両面連通設計を同時に用い、単粒で小サイズの三電極型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）図６Ａに示すように、回路板６００上には薄膜または厚膜の両面回路６０１が含まれ、また両面回路板上には二個または複数個の接続端点が予め残される。次に穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続する。回路板６５０上には薄膜または厚膜の単面回路６０２が含まれ、半導体ダイス６１０は三つの電極６１１、６１２及び６１３を含み、焼成法を通じて導電ペースト６２１、６２２及び６２３を、半導体ダイスの三つの電極（６１１、６１２及び６１３）、及び薄膜または厚膜の回路（６０１及び６０２）に接続させる。（２）灌流法により絶縁封入材料６３０を充填し、更に絶縁封入材料の熟成処理を行う。（３）６９０位置で切断を行うことで、図６Ｂに示す様な、一方の側に外部リードが無くもう一方の側に二つの外部リードがある封入構造が形成される。（４）ダイス設計方法に基づき、図６Ｃに示す様な三電極型のチップ型半導体ユニットへと製成することができる。この設計方法では、順方向＋接地リード、逆方向＋接地リード及び双方向＋接地リード、または電流方向が一箇所から進入し二箇所から退出するチップ型半導体ユニットを有する。（５）図６Ｄに示す様に、塗布や銀浸漬、薄膜製造過程等方法を通じて両端電極を製造し、両端電極と予め残された電極接点とを連通させることで、単粒で小サイズ（例えば０１００５、０２０１、０４０２等）のチップ型半導体の封入が完了する。更に電気めっき製造過程後において、図６Ｄに示す様な単粒のＳＭＤ型半導体ユニットが製成される。
【0031】
（実施例六）
回路板両面連通設計を単独で用い、配列型のチップ型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）両面回路板上の内外層には複数個の接続端点が配列される。穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続し、２Ｘ２（７９１）、２Ｘ３（７９２）、２Ｘ４（７９３）等の配列式外部電極へと製成することができる。（２）実施例一または二の方法で封入を行うことで、図７Ａに示す様な、配列型（例えば、０２０４、０３０６、０４０５、０５０８等）のチップ半導体の製造が完了する。
回路板両面連通設計を単独で用い、配列型のチップ型半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）両面回路板上の内外層には複数個の接続端点が配列される。穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続し、２Ｘ２（７９１）、２Ｘ３（７９２）、２Ｘ４（７９３）等の配列式外部電極へと製成することができる。（２）実施例一または二の方法で封入を行うことで、図７Ａに示す様な、配列型（例えば、０２０４、０３０６、０４０５、０５０８等）のチップ半導体の製造が完了する。
【0032】
（実施例七）
回路板単面連通設計及び回路板両面連通設計を同時に用い、配列型のチップ半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）回路板両面連通設計とは、両面回路板の内外層に複数個の接続端点が配列され、穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続し、２Ｘ２（８９１）、２Ｘ３（８９２）、２Ｘ４（８９３）等の配列式外部電極へと製成できることである。回路板単面連通設計とは、単面回路板において内層回路を水平方式により、８９４、８９５、８９６といった側辺へとリードすることである。（２）実施例５の方法により封入を行い、切断後において塗布や銀浸漬、薄膜製造過程等方法を通じて両端電極を製造し、図８Ａに示す様に、両端電極と予め残された電極接点とを、８９７、８９８、８９９のように連通させ、更に電気めっき製造過程後において、配列型（例えば、０２０４、０３０６、０４０５、０５０８等）のチップ半導体の製造を完了する。
回路板単面連通設計及び回路板両面連通設計を同時に用い、配列型のチップ半導体を製造する際の封入及び製造方法は、次に示す通りである。（１）回路板両面連通設計とは、両面回路板の内外層に複数個の接続端点が配列され、穴あけ及び電気めっきの製造過程を通じて、上下両面の回路を垂直方式で接続し、２Ｘ２（８９１）、２Ｘ３（８９２）、２Ｘ４（８９３）等の配列式外部電極へと製成できることである。回路板単面連通設計とは、単面回路板において内層回路を水平方式により、８９４、８９５、８９６といった側辺へとリードすることである。（２）実施例５の方法により封入を行い、切断後において塗布や銀浸漬、薄膜製造過程等方法を通じて両端電極を製造し、図８Ａに示す様に、両端電極と予め残された電極接点とを、８９７、８９８、８９９のように連通させ、更に電気めっき製造過程後において、配列型（例えば、０２０４、０３０６、０４０５、０５０８等）のチップ半導体の製造を完了する。
【0033】
以上をまとめると、本発明は複数種の、パッチ式で単粒小サイズ、及び配列型のチップ半導体ユニットに用いる封入方法を提供することができる。
【0034】
発明は当業者であれば諸般の修飾が可能であるが、いずれも後付の特許請求の範囲の保護範囲に含まれる。
【符号の説明】
【0035】
１００ エポキシ樹脂
１０１ 外部リード
２００、３００、４００、５００、６００ 回路板
３５０、４５０ ５５０、６５０ 回路板
２０１、３０１、４０１、５０１、６０１ 薄膜または厚膜の両面回路
４０２、５０２、６０２ 薄膜または厚膜の両面回路
２１０、３１０、４１０、５１０、６１０ 半導体ダイス
２１１、３１１、４１１、５１１、６１１ 電極
２１２、３１２、４１２、５１２、６１２ 電極
４１３、６１３ 電極
２２１、３２１、４２１、５２１、６２１ 導電ペースト
２２２、３２２、４２２、５２２、６２２ 導電ペースト
４４０、６２３ 導電ペースト
２３０、３３０、４３０、５３０、６３０ 絶縁封入材料
３４０ 粘着剤
３５０ 上カバー板
２９０、３９０、４９０、５９０、６９０ 位置
７９１、７９２、７９３ 配列式外部電極
８９１、８９２、８９３ 配列式外部電極
８９４、８９５、８９６ 電極
８９７、８９８、８９９ 両端電極
１０１ 外部リード
２００、３００、４００、５００、６００ 回路板
３５０、４５０ ５５０、６５０ 回路板
２０１、３０１、４０１、５０１、６０１ 薄膜または厚膜の両面回路
４０２、５０２、６０２ 薄膜または厚膜の両面回路
２１０、３１０、４１０、５１０、６１０ 半導体ダイス
２１１、３１１、４１１、５１１、６１１ 電極
２１２、３１２、４１２、５１２、６１２ 電極
４１３、６１３ 電極
２２１、３２１、４２１、５２１、６２１ 導電ペースト
２２２、３２２、４２２、５２２、６２２ 導電ペースト
４４０、６２３ 導電ペースト
２３０、３３０、４３０、５３０、６３０ 絶縁封入材料
３４０ 粘着剤
３５０ 上カバー板
２９０、３９０、４９０、５９０、６９０ 位置
７９１、７９２、７９３ 配列式外部電極
８９１、８９２、８９３ 配列式外部電極
８９４、８９５、８９６ 電極
８９７、８９８、８９９ 両端電極
【図1】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図6C】
【図6D】
【図7】
【図8】