特許 7018346 無線システム、遅延誤差検出装置、及び遅延誤差検出方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-02-02

(45)【発行日】2022-02-10

(54)【発明の名称】無線システム、遅延誤差検出装置、及び遅延誤差検出方法

(51)【国際特許分類】

   H04B 1/74 20060101AFI20220203BHJP

   H04B 1/04 20060101ALN20220203BHJP

【ＦＩ】

H04B1/74

H04B1/04 D

【請求項の数】 3

(21)【出願番号】P 2018069813

(22)【出願日】2018-03-30

(65)【公開番号】P2019180071

(43)【公開日】2019-10-17

【審査請求日】2021-03-22

(73)【特許権者】

【識別番号】000004330

【氏名又は名称】日本無線株式会社

(74)【代理人】

【識別番号】100161207

【弁理士】

【氏名又は名称】西澤 和純

(74)【代理人】

【識別番号】100196689

【弁理士】

【氏名又は名称】鎌田 康一郎

(74)【代理人】

【識別番号】100189348

【弁理士】

【氏名又は名称】古都 智

(74)【代理人】

【識別番号】100206391

【弁理士】

【氏名又は名称】柏野 由布子

(72)【発明者】

【氏名】田中 康英

【審査官】佐藤 敬介

(56)【参考文献】

【文献】特開平０８－１３９６４２（ＪＰ，Ａ）

【文献】特開２００２－１７１２０８（ＪＰ，Ａ）

【文献】特開２０１０－１７１７８３（ＪＰ，Ａ）

【文献】中国特許出願公開第１０１６９９７７５（ＣＮ，Ａ）

【文献】米国特許出願公開第２００４／０２０４１００（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｂ １／７４

Ｈ０４Ｂ １／０４

(57)【特許請求の範囲】

【請求項1】

同様に構成される第１及び第２の送信部と、
前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量を検出し、前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量とが等しくなるように、前記第１の送信部及び／又は前記第２の送信部における変調後のディジタル信号の遅延量を調整する遅延誤差検出部と
を備え、
前記遅延誤差検出部は、
前記第１及び第２の送信部からの高周波信号を選択的に入力する第１のスイッチと、
第１及び第２の送信部からの局部発振信号を選択的に入力する第２のスイッチと、
前記第１のスイッチを介して入力された高周波信号と前記第２のスイッチを介して入力された局部発振信号とを乗算して周波数変換を行うミキサと、
前記ミキサの出力信号をアナログ信号からディジタル信号に変換するＡＤコンバータと、
第１及び第２の送信部からの変調後のディジタル信号を選択的に入力する第３のスイッチと、
前記ＡＤコンバータから出力されるディジタル信号と前記第３のスイッチを介して入力された変調後のディジタル信号とを比較して遅延誤差を検出する遅延検出部と
を備える無線システム。

【請求項2】

複数の送信部からの高周波信号を選択的に入力する第１のスイッチと、
前記複数の送信部からの局部発振信号を選択的に入力する第２のスイッチと、
前記第１のスイッチを介して入力された高周波信号と前記第２のスイッチを介して入力された局部発振信号とを乗算して周波数変換を行うミキサと、
前記ミキサの出力信号をアナログ信号からディジタル信号に変換するＡＤコンバータと、
前記複数の送信部からの変調後のディジタル信号を選択的に入力する第３のスイッチと、
前記ＡＤコンバータから出力されるディジタル信号と前記第３のスイッチを介して入力された変調後のディジタル信号とを比較して遅延誤差を検出する遅延検出部と
を備える遅延誤差検出装置。

【請求項3】

同様に構成される第１の送信部と第２の送信部を備えるとともに、
前記第１及び第２の送信部からの高周波信号を選択的に入力する第１のスイッチと、
第１及び第２の送信部からの局部発振信号を選択的に入力する第２のスイッチと、
前記第１のスイッチを介して入力された高周波信号と前記第２のスイッチを介して入力された局部発振信号とを乗算して周波数変換を行うミキサと、
前記ミキサの出力信号をアナログ信号からディジタル信号に変換するＡＤコンバータと、
第１及び第２の送信部からの変調後のディジタル信号を選択的に入力する第３のスイッチと
を備えた無線システムの遅延誤差検出方法であって、
前記第１及び第２の送信部のうちの一方のアナログ遅延量を検出する工程と、
前記第１及び第２の送信部のうちの他方のアナログ遅延量を検出する工程と、
前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量とが等しくなるように遅延調整を行う工程とを含み、
前記遅延調整を行う工程には、
前記ＡＤコンバータから出力されるディジタル信号と前記第３のスイッチを介して入力された変調後のディジタル信号とを比較して遅延誤差を検出することが含まれる
無線システムの遅延誤差検出方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、無線システム、遅延誤差検出装置、及び遅延誤差検出方法に関する。

【背景技術】

【0002】

特許文献１には、現用系と予備系の２系統の無線装置を備え、メンテナンス作業の際に、現用系と予備系とを無瞬断で切り替えるようにした冗長系を持つ無線システムが記載されている。このような冗長系を持つ無線システムでは、無線装置を切り替える際に、データ伝送のタイミングにずれがあると、受信側での復調に問題が生じてくる。そこで、特許文献１では、フレームタイミングを揃えることで装置間でのデータ伝送のタイミングを合わせ、無瞬断での現用系と予備系との切り替えを実現している。

【先行技術文献】

【特許文献】

【0003】

【文献】特許第５２９３９２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

現用系と予備系の２系統の無線装置を切り替えるような場合、フレームタイミングのようなディジタルデータでの遅延誤差とともに、アナログ部での遅延誤差が生じる。近年のデータ伝送の高速化で無線シンボルレートの高速化、変調多値数の高多値化により、送信切り替え時の送信側のアナログ部での遅延誤差が受信側復調部に与える影響は大きくなっている。しかしながら、特許文献１では、送信側の無線装置のアナログ部の遅延誤差は考慮されていない。

【0005】

上述の課題を鑑み、本発明は、同様に構成される２系統の送信部のアナログ部での遅延誤差に対する補償が行える無線システム、遅延誤差検出装置、及び遅延誤差検出方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様に係る無線システムは、同様に構成される第１及び第２の送信部と、前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量を検出し、前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量とが等しくなるように、前記第１の送信部及び／又は前記第２の送信部における変調後のディジタル信号の遅延量を調整する遅延誤差検出部とを備え、前記遅延誤差検出部は、前記第１及び第２の送信部からの高周波信号を選択的に入力する第１のスイッチと、第１及び第２の送信部からの局部発振信号を選択的に入力する第２のスイッチと、前記第１のスイッチを介して入力された高周波信号と前記第２のスイッチを介して入力された局部発振信号とを乗算して周波数変換を行うミキサと、前記ミキサの出力信号をアナログ信号からディジタル信号に変換するＡＤコンバータと、第１及び第２の送信部からの変調後のディジタル信号を選択的に入力する第３のスイッチと、前記ＡＤコンバータから出力されるディジタル信号と前記第３のスイッチを介して入力された変調後のディジタル信号とを比較して遅延誤差を検出する遅延検出部とを備える。

【0008】

本発明の一態様に係る無線システムの遅延誤差検出方法は、同様に構成される第１の送信部と第２の送信部を備えるとともに、前記第１及び第２の送信部からの高周波信号を選択的に入力する第１のスイッチと、第１及び第２の送信部からの局部発振信号を選択的に入力する第２のスイッチと、前記第１のスイッチを介して入力された高周波信号と前記第２のスイッチを介して入力された局部発振信号とを乗算して周波数変換を行うミキサと、前記ミキサの出力信号をアナログ信号からディジタル信号に変換するＡＤコンバータと、第１及び第２の送信部からの変調後のディジタル信号を選択的に入力する第３のスイッチとを備えた無線システムの遅延誤差検出方法であって、前記第１及び第２の送信部のうちの一方のアナログ遅延量を検出する工程と、前記第１及び第２の送信部のうちの他方のアナログ遅延量を検出する工程と、前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量とが等しくなるように遅延調整を行う工程とを含み、前記遅延調整を行う工程には、前記ＡＤコンバータから出力されるディジタル信号と前記第３のスイッチを介して入力された変調後のディジタル信号とを比較して遅延誤差を検出することが含まれる。

【発明の効果】

【0009】

本発明によれば、同様に構成される第１及び第２の送信部におけるアナログ部の遅延誤差の調整を行うことができる。これにより、第１の送信部と第２の送信部とを無瞬断で切り替えても、同様のタイミングの信号を送り続けることができ、受信側における復調に影響を与えることが回避できる。

【図面の簡単な説明】

【0010】

【図1】本発明の第１の実施形態に係る無線システムの構成を示すブロック図である。

【図2】本発明の第１の実施形態に係る無線システムにおいて２つの送信部を切り替えるときの処理を示すフローチャートである。

【図3】本発明の第１の実施形態に係る無線システムにおける遅延調整の説明図である。

【図4】本発明の第１の実施形態に係る無線システムにおける遅延調整の説明図である。

【図5】本発明の第１の実施形態に係る無線システムにおける遅延調整の説明図である。

【図6】本発明の第１の実施形態に係る無線システムにおける遅延調整の説明図である。

【図7】本発明による無線システムの基本構成を示す概略ブロック図である。

【発明を実施するための形態】

【0011】

以下、本発明の実施の形態について図面を参照しながら説明する。図１は、本発明の第１の実施形態に係る無線システム１の構成を示すブロック図である。

【0012】

図１に示すように、本発明の第１の実施形態に係る無線システム１は、２つの送信部１００ａ及び１００ｂと、遅延誤差検出部２００とから構成される。２つの送信部１００ａ及び１００ｂは同様に構成されている。

【0013】

送信部１００ａ、１００ｂは、フレーム化部１１１ａ、１１１ｂと、マッピング部１１２ａ、１１２ｂと、ディジタル変調器１１３ａ、１１３ｂと、遅延調整器１１４ａ、１１４ｂと、ＤＡコンバータ（Digital-to-Analog Converter）１１５ａ、１１５ｂと、バッファ１１６ａ、１１６ｂと、ミキサ１１７ａ、１１７ｂと、ローカル発振器１１８ａ、１１８ｂと、電力増幅器１１９ａ、１１９ｂとを備えている。

【0014】

フレーム化部１１１ａ、１１１ｂには、データ（ＤＡＴＡ）及びクロック（ＣＬＫ）が入力される。フレーム化部１１１ａ、１１１ｂは、入力データを所定のフレームの形式に整形する。フレーム化部１１１aとフレーム化部１１１ｂとの間では、互いにタイミング信号がやり取りされる。マッピング部１１２ａ、１１２ｂは、送信データをＩＱ平面に上にマッピングする。ディジタル変調器１１３ａ、１１３ｂは、ＩＱ平面にマッピングされた送信データを用いて、送信データをディジタル変調する。遅延調整器１１４ａ、１１４ｂは、２つの送信部１００ａ、１００ｂのアナログ部の遅延調整を行う。ＤＡコンバータ１１５ａ、１１５ｂは、送信データをディジタル信号からアナログ信号に変換する。ミキサ１１７ａ、１１７ｂは、ＤＡコンバータ１１５ａ、１１５ｂからの送信信号とローカル発振器１１８ａ、１１８ｂからの局部発振信号とを乗算して、送信信号の周波数を所望の周波数に変換する。電力増幅器１１９ａ、１１９ｂは、送信信号を電力増幅し、高周波信号として出力する。送信部１００ａ及び１００ｂにおいて、ＤＡコンバータ１１５ａ及び１１５ｂより後段がアナログ部となる。

【0015】

送信部１００ａ及び１００ｂの送信信号は、スイッチ１２１に供給される。スイッチ１２１は、２つの送信部１００ａ及び１００ｂを切り替えるスイッチである。スイッチ１２１が端子１２１ａ側に設定されると、送信部１００ａ側からの送信信号がアンテナ１２２から出力される。スイッチ１２１が端子１２１ｂ側に設定されると、送信部１００ｂ側からの送信信号がアンテナ１２２から出力される。

【0016】

本実施形態では、このような２つの送信部１００ａ及び１００ｂを有する冗長系のシステムに、更に、遅延誤差検出部２００が設けられる。遅延誤差検出部２００は、送信部１００ａのアナログ遅延量と送信部１００ｂのアナログ遅延量を検出し、送信部１００ａのアナログ遅延量と送信部１００ｂのアナログ遅延量とが等しくなるように、送信部１００ａ及び／又は送信部１００ｂにおける変調後のディジタル信号の遅延量を調整する。

【0017】

遅延誤差検出部２００は、スイッチ（第１のスイッチ）２１１、スイッチ（第２のスイッチ）２１２、スイッチ（第３のスイッチ）２１３と、ミキサ２１４と、バッファ２１５と、ＡＤコンバータ（Analog-to-Digital Converter）２１６と、遅延検出部２１７とから構成される。

【0018】

スイッチ２１１は、送信部１００ａ及び１００ｂからの高周波信号を選択的に入力する。スイッチ２１２は、送信部１００ａ及び１００ｂからの局部発振信号を選択的に入力する。スイッチ２１３は、送信部１００ａ及び１００ｂからの変調後のディジタル信号を選択的に入力する。

【0019】

ミキサ２１４は、送信部１００ａ又は１００ｂからの高周波信号と、送信部１００ａ又は１００ｂからの局部発振信号とを乗算して周波数変換を行う。ＡＤコンバータ２１６は、ミキサ２１４の出力信号をアナログ信号からディジタル信号に変換する。遅延検出部２１７は、ＡＤコンバータ２１６から出力されるディジタル信号の位相と、送信部１００ａ又は１００ｂからの変調後のディジタル信号の位相とを比較して、遅延誤差を検出する。

【0020】

次に、本発明の第１の実施形態に係る無線システム１において２つの送信部１００ａ及び１００ｂを無瞬断で切り替えるときの処理について説明する。図２は、本発明の第１の実施形態に係る無線システム１において２つの送信部１００ａ及び１００ｂを切り替えるときの処理を示すフローチャートである。ここでは、送信部１００ａから送信部１００ｂへの切り替えを行うものとする。

【0021】

（ステップＳ１）まず、遅延誤差検出部２００の各スイッチ（スイッチ２１１、スイッチ２１２、スイッチ２１３）を送信部１００ａ側に設定し、送信部１００ａのアナログ遅延量を検出する。

【0022】

すなわち、スイッチ２１１が端子２１１ａ側に設定され、スイッチ２１２が端子２１２ａ側に設定され、スイッチ２１３が端子２１３ａ側に設定される。スイッチ２１１が端子２１１ａ側に設定されている場合、電力増幅器１１９ａからバッファ１２０ａを介して出力される高周波信号がスイッチ２１１を介して、ミキサ２１４に入力される。また、スイッチ２１２が端子２１２ａ側に設定されている場合、ローカル発振器１１８ａからの局部発振信号がスイッチ２１２を介してミキサ２１４に入力される。また、スイッチ２１３が端子２１３ａ側に設定されている場合、ディジタル変調器１１３ａからのディジタル信号がスイッチ２１３を介して遅延検出部２１７に入力される。

【0023】

ミキサ２１４でローカル発振器１１８ａの局部発振信号と電力増幅器１１９ａから出力される高周波信号とが乗算される。ミキサ２１４の出力信号は、送信部１００ａにおけるミキサ１１７ａの入力信号と対応した周波数の信号となる。ミキサ２１４の出力信号は、バッファ２１５を介してＡＤコンバータ２１６に送られ、ＡＤコンバータ２１６でディジタル信号に変換される。ＡＤコンバータ２１６の出力信号は、送信部１００ａにおけるディジタル変調器１１３ａの出力信号と対応した信号となる。

【0024】

遅延検出部２１７は、ＡＤコンバータ２１６の出力信号の位相とディジタル変調器１１３ａの出力信号の位相とを比較して、位相誤差を検出する。この遅延検出部２１７で検出される位相誤差は、送信部１００ａのアナログ遅延量δ１（遅延調整器１１４ａ、ＤＡコンバータ１１５ａ、バッファ１１６ａ、ミキサ１１７ａ、電力増幅器１１９ａの遅延量）と、遅延誤差検出部２００のアナログ遅延量δａ（ミキサ２１４、バッファ２１５、ＡＤコンバータ２１６の遅延量）との和に相当する。なお、遅延調整器１１４ａはディジタル回路であるが、アナログ遅延量を調整するために設けられたものであり、遅延調整器１１４ａの遅延量は、送信部１００ａのアナログ遅延量に含められる。このようにして、送信部１００ａのアナログ遅延量が検出される。

【0025】

（ステップＳ２）次に、遅延誤差検出部２００の各スイッチ（スイッチ２１１、スイッチ２１２、スイッチ２１３）を送信部１００ｂ側に設定し、送信部１００ｂのアナログ遅延量を検出する。

【0026】

すなわち、スイッチ２１１が端子２１１ｂ側に設定され、スイッチ２１２が端子２１２ｂ側に設定され、スイッチ２１３が端子２１３ｂ側に設定される。スイッチ２１１が端子２１１ｂ側に設定されている場合、電力増幅器１１９ｂからバッファ１２０ｂを介して出力される高周波信号がスイッチ２１１を介して、ミキサ２１４に入力される。また、スイッチ２１２が端子２１２ｂ側に設定されている場合、ローカル発振器１１８ｂからの局部発振信号がスイッチ２１２を介してミキサ２１４に入力される。また、スイッチ２１３が端子２１３ｂ側に設定されている場合、ディジタル変調器１１３ｂからのディジタル信号がスイッチ２１３を介して遅延検出部２１７に入力される。

【0027】

ミキサ２１４で、ローカル発振器１１８ｂの局部発振信号と電力増幅器１１９ｂから出力される高周波信号とが乗算される。ミキサ２１４の出力信号は、送信部１００ｂにおけるミキサ１１７ｂの入力信号と対応した周波数の信号となる。ミキサ２１４の出力信号は、バッファ２１５を介してＡＤコンバータ２１６に送られ、ＡＤコンバータ２１６でディジタル信号に変換される。ＡＤコンバータ２１６の出力信号は、送信部１００ｂにおけるディジタル変調器１１３ｂの出力信号と対応した信号となる。

【0028】

遅延検出部２１７は、ＡＤコンバータ２１６の出力信号の位相とディジタル変調器１１３ｂの出力信号の位相とを比較して、位相誤差を検出する。遅延検出部２１７で検出される位相誤差は、送信部１００ｂのアナログ遅延量δ２（遅延調整部１１４ｂ、ＤＡコンバータ１１５ｂ、バッファ１１６ｂ、ミキサ１１７ｂ、電力増幅器１１９ｂの遅延量）と、遅延誤差検出部２００のアナログ遅延量δａ（ミキサ２１４、バッファ２１５、ＡＤコンバータ２１６の遅延量）との和に相当する。なお、遅延調整器１１４ｂはディジタル回路であるが、アナログ遅延量を調整するために設けられたものであり、遅延調整器１１４ｂの遅延量は、送信部１００ｂのアナログ遅延量に含められる。このようにして、送信部１００ｂのアナログ遅延量が検出される。

【0029】

（ステップＳ３）遅延誤差検出部２００により、送信部１００ａのアナログ遅延量δ１と送信部１００ｂのアナログ遅延量δ２とが等しくなるように、遅延調整を行う。

【0030】

前述したように、ステップＳ１で、ＡＤコンバータ２１６の出力信号の位相とディジタル変調器１１３ａの出力信号の位相とが比較され、送信部１００ａのアナログ遅延量δ１が検出される。また、ステップＳ２で、ＡＤコンバータ２１６の出力信号の位相とディジタル変調器１１３ｂの出力信号の位相とが比較され、送信部１００ｂのアナログ遅延量δ２が検出される。遅延検出部２１７は、送信部１００ａのアナログ遅延量δ１と、送信部１００ｂのアナログ遅延量δ２との遅延誤差（δ１－δ２）を求め、この遅延誤差（δ１－δ２）がゼロになるように、送信部１００ａの遅延調整器１１４ａ及び／又は送信部１００ｂの遅延調整器１１４ｂの遅延量を調整する。これにより、送信部１００ａのアナログ遅延量δ１と送信部１００ｂのアナログ遅延量δ２とを等しくすることができる。なお、位相の比較は、ＡＤコンバータ２１６の出力信号の位相とディジタル変調器１１３ａ（又はディジタル変調器１１３ｂ）の出力信号の位相の相関関係に基づいて比較するようにしてもよい。

【0031】

なお、ステップＳ１で遅延検出部２１７により求められる遅延誤差は、送信部１００ａのアナログ遅延量δ１と、遅延誤差検出部２００のアナログ遅延量δａとの和に相当する遅延量である。ステップＳ２で遅延検出部２１７により求められる遅延誤差は、送信部１００ｂのアナログ遅延量δ２と、遅延誤差検出部２００のアナログ遅延量δａとの和に相当する遅延量である。両者の遅延誤差の差を求めると、遅延誤差検出部２００のアナログ遅延量δａはキャンセルされる。よって、ステップＳ１で求めた遅延誤差と、ステップＳ２で求めた遅延誤差とを減算すれば、送信部１００ａのアナログ遅延量δ１と送信部１００ｂのアナログ遅延量δ２との遅延誤差（δ１－δ２）が求められることになる。

【0032】

（ステップＳ４）送信部を切り替えるスイッチ１２１を、端子１２１ａ側から端子１２１ｂ側に切り替える。

【0033】

送信部１００ａが運用に使用されている間では、スイッチ１２１は端子１２１ａ側に設定されている。スイッチ１２１が端子１２１ｂ側に切り替えられると、送信部１００ｂの電力増幅器１１９ｂの出力信号がスイッチ１２１を介してアンテナ１２２から送信されるようになる。これにより、送信部１００ａから送信部１００ｂに、運用に用いる送信部が切り替えられる。

【0034】

ここで、本実施形態では、送信部１００ａのフレーム化部１１１aと送信部１００ｂのフレーム化部１１１ｂとの間でタイミング信号をやり取りしている。これにより、送信部１００ａと送信部１００ｂとで変調前のディジタルデータの遅延誤差の調整が行われる。更に、上述のように、遅延誤差検出部２００を設けることで、送信部１００ａと送信部１００ｂとで、アナログ部の遅延誤差の調整が行われている。このため、送信部１００ａから送信部１００ｂに、無瞬断で運用に用いる送信部を切り替えても、同様のタイミングの信号を送り続けることができ、受信側における復調に影響を与えることが回避できる。

【0035】

図３～図６は、本発明の第１の実施形態に係る無線システム１における遅延調整の説明図である。

【0036】

送信部１００ａのフレーム化部１１１ａ及び１１１ｂでは、入力データを所定形式のフレームに整形して出力している。ここで、図３に示すように、送信部１００ａから出力されるディジタルデータ（図３（Ａ））と、送信部１００ｂから出力されるディジタルデータ（図３（Ｂ））との間に、遅延誤差τ１が生じているとする。すなわち、図３（Ａ）に示すように、送信部１００ａのフレーム化部１１１ａでは、フレームＡ０、Ａ１、Ａ２、…が出力されている。これに対して、送信部１００ｂのフレーム化部１１１ｂからのフレームＡ０、Ａ１、Ａ２、…は、遅延誤差τ１だけ遅れている。

【0037】

上述のように、送信部１００ａのフレーム化部１１１ａと送信部１００ｂのフレーム化部１１１ｂとの間では、互いにタイミング信号がやり取りされる。これにより、図４に示すように、フレーム化部１１１ａから出力されるディジタルデータ（図４（Ａ））と、フレーム化部１１１ｂから出力されるディジタルデータ（図４（Ｂ））との間の遅延誤差τ１が解消され、ディジタルデータのタイミングを一致させることができる。

【0038】

しかしながら、図４に示したように、フレーム化部１１１ａから出力されるディジタルデータと、フレーム化部１１１ｂから出力されるディジタルデータとの間の遅延誤差を解消したとしても、これらのディジタルデータを変調して送信する場合に、送信部１００ａと送信部１００ｂとでアナログ部の遅延誤差が生じる。図５では、送信部１００ａの送信信号（図５（Ａ））と送信部１００ｂの送信信号（図５（Ｂ））との間に、遅延誤差τ２が生じている。

【0039】

本実施形態では、遅延誤差検出部２００により、送信部１００ａのアナログ遅延量δ１と送信部１００ｂのアナログ遅延量δ２との遅延誤差（δ１－δ２）がゼロとなるように、遅延調整器１１４ａ及び／又は１１４ｂの遅延量が調整される。これにより、図６に示すように、送信部１００ａから出力される高周波信号（図６（Ａ））と、送信部１００ｂから出力される高周波信号（図６（Ｂ））との間のアナログ部の遅延誤差τ２が解消され、アナログ部のタイミングを一致させることができる。

【0040】

なお、送信部１００ａのアナログ部と送信部１００ｂのアナログ部との遅延誤差の調整は、以下のような場合に行われる。

【0041】

（１）送信部１００ａと送信部１００ｂとを切り替える際に、送信部１００ａのアナログ遅延量と送信部１００ｂのアナログ遅延量との遅延誤差がゼロとなるように調整を行い、上述のように、無瞬断で送信部１００ａと送信部１００ｂとの切り替えを行う。

【0042】

（２）出荷前に、送信部１００ａのアナログ部と送信部１００ｂのアナログ部との遅延誤差がなくなるように、遅延誤差検出部２００を用いて、遅延調整を行う。遅延誤差の調整が一度行われれば、その後は、遅延の誤差は変動しにくい。このため、出荷された後は、調整は不要である。

【0043】

（３）所定の条件に応じて、遅延誤差の調整を行う。すなわち、無線システムが温度変化がある環境にて用いられる場合、その温度変化に応じてアナログ部の特性が変わる場合がある。そのため、遅延誤差検出部２００に、温度センサを設けておき、その温度変化が一定以上となったときに、遅延の誤差の調整を実施する。あるいは、経年劣化等を考慮する場合には、一定時間が経過したことを検知した場合に、遅延の誤差がなくなるように調整を実施する。

【0044】

なお、遅延誤差検出部２００は、単体で「遅延誤差検出装置」として構成するようにしても良い。

【0045】

図７は、本発明による無線システムの基本構成を示す概略ブロック図である。すなわち、本発明による無線システムは、第１及び第２の送信部５００ａ及び５００ｂと、遅延誤差検出部５０１とを備える。第１及び第２の送信部５００ａ及び５００ｂは、同様に構成される。遅延誤差検出部５０１は、第１の送信部５００ａのアナログ遅延量と第２の送信部５００ｂのアナログ遅延量を検出し、第１の送信部５００ａのアナログ遅延量と第２の送信部５００ｂのアナログ遅延量とが等しくなるように、第１の送信部５００ａ及び／又は第２の送信部５００ｂにおける変調後のディジタル信号の遅延量を調整する。

【0046】

上述した実施形態における無線システム１の全部または一部をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、ＦＰＧＡ等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。

【0047】

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

【符号の説明】

【0048】

１００ａ，１００ｂ：送信部、１１１ａ，１１１ｂ：フレーム化部、１１３ａ，１１３ｂ：ディジタル変調器、１１４ａ，１１４ｂ：遅延調整器、１１５ａ，１１５ｂ：ＤＡコンバータ、１１７ａ，１１７ｂ：ミキサ、１１８ａ，１１８ｂ：ローカル発振器、１１９ａ，１１９ｂ：電力増幅器、２００：遅延誤差検出部、２１１，２１２，２１３：スイッチ、２１４：ミキサ、２１６：ＤＡコンバータ、２１７：遅延検出部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】