特許 7019459 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-02-04

(45)【発行日】2022-02-15

(54)【発明の名称】表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20220207BHJP

   H01L 29/786 20060101ALI20220207BHJP

   H01L 21/336 20060101ALI20220207BHJP

   G02F 1/1343 20060101ALI20220207BHJP

   G02F 1/1335 20060101ALI20220207BHJP

   G02F 1/1368 20060101ALI20220207BHJP

【ＦＩ】

G09F9/30 338

G09F9/30 349B

H01L29/78 612C

H01L29/78 619

H01L29/78 616S

G02F1/1343

G02F1/1335 505

G02F1/1368

【請求項の数】 10

(21)【出願番号】P 2018037618

(22)【出願日】2018-03-02

(65)【公開番号】P2019152744

(43)【公開日】2019-09-12

【審査請求日】2020-12-09

(73)【特許権者】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110001737

【氏名又は名称】特許業務法人スズエ国際特許事務所

(72)【発明者】

【氏名】伊東 理

【審査官】中村 直行

(56)【参考文献】

【文献】特開２０１７－１９１１８３（ＪＰ，Ａ）

【文献】特開２０１７－１１１３８６（ＪＰ，Ａ）

【文献】特開２０１２－１８２１６５（ＪＰ，Ａ）

【文献】特開２０１１－０４９５３９（ＪＰ，Ａ）

【文献】特開２００８－２１８９６０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０１２５７２６（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１７／００４０３９４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ ９／００ － ９／４６

Ｇ０２Ｆ １／１３６ － １／１３６８

Ｇ０２Ｆ １／１３４３

Ｇ０２Ｆ １／１３３５

Ｈ０１Ｌ ２７／３２

Ｈ０５Ｂ ３３／００ － ３３／２８

Ｈ０１Ｌ ２９／７８６

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

半導体層と、
前記半導体層に対向し、走査信号が供給される走査線と、
前記半導体層の上方に設けられた第１絶縁層と、
前記第１絶縁層を貫通する第１コンタクトホールを通じて前記半導体層と電気的に接続され、映像信号が供給される信号線と、
前記第１絶縁層を貫通する第２コンタクトホールを通じて前記半導体層と接触する台座と、
前記台座の上方に設けられた第２絶縁層と、
前記第２絶縁層を貫通する第３コンタクトホールを通じて前記台座と接続された画素電極と、
を備え、
前記信号線と前記台座とは、互いに異なる層に設けられている、
表示装置。

【請求項2】

前記台座の厚さは、前記信号線の厚さよりも小さい、
請求項１に記載の表示装置。

【請求項3】

前記第１絶縁層と前記第２絶縁層の間に設けられた第３絶縁層をさらに備え、
前記信号線は、少なくとも一部が前記第１絶縁層と前記第３絶縁層の間に位置し、
前記台座は、少なくとも一部が前記第３絶縁層と前記第２絶縁層の間に位置する、
請求項１または２に記載の表示装置。

【請求項4】

前記台座と同じ層に設けられた配線接続層をさらに備え、
前記配線接続層は、前記第１コンタクトホールを通じて前記半導体層と接触し、
前記信号線は、前記配線接続層を介して前記半導体層と電気的に接続されている、
請求項１または２に記載の表示装置。

【請求項5】

前記第１絶縁層と前記第２絶縁層の間に設けられた第４絶縁層をさらに備え、
前記信号線は、少なくとも一部が前記第４絶縁層と前記第２絶縁層の間に位置し、
前記台座は、少なくとも一部が前記第１絶縁層と前記第４絶縁層の間に位置する、
請求項４に記載の表示装置。

【請求項6】

前記信号線は、銅を含み、
前記第１絶縁層は、前記信号線に沿う溝を有し、
前記信号線は、前記溝に設けられている、
請求項１に記載の表示装置。

【請求項7】

前記第１絶縁層と前記第２絶縁層の間に設けられた第５絶縁層と、
前記第５絶縁層と前記第２絶縁層の間に少なくとも一部が位置する電極接続層と、
をさらに備え、
前記画素電極は、前記第３コンタクトホールを通じて前記電極接続層と電気的に接続され、
前記電極接続層は、前記第５絶縁層を貫通する第４コンタクトホールを通じて前記台座と電気的に接続されている、
請求項１または２に記載の表示装置。

【請求項8】

前記第１絶縁層と前記第２絶縁層の間に位置するカラーフィルタ層をさらに備える、
請求項１または２に記載の表示装置。

【請求項9】

前記カラーフィルタ層と前記第２絶縁層の間に少なくとも一部が位置する電極接続層をさらに備え、
前記電極接続層は、前記カラーフィルタ層を貫通する第４コンタクトホールを通じて前記台座と電気的に接続されている、
請求項８に記載の表示装置。

【請求項10】

前記半導体層、前記走査線、前記第１絶縁層、前記信号線、前記台座、前記第２絶縁層、および前記画素電極を備える第１基板と、
前記第１基板と対向する第２基板と、
前記第１基板と前記第２基板の間に配置された液晶層と、
を備える請求項１ないし９のうちいずれか１項に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、表示装置に関する。

【背景技術】

【0002】

表示装置は、映像信号が供給される信号線と、画素に配置された画素電極と、信号線と画素電極の間に介在するスイッチング素子とを備えている。スイッチング素子は、信号線および画素電極の各々と電気的に接続された半導体層を備えている。

【0003】

画素電極は、例えばＩＴＯ（インジウム・ティン・オキサイド）のような透明導電材料で形成されることがある。この場合、半導体層と透明導電材料の密着性が低いために、半導体層と画素電極とを直接接続することが困難である。そこで、従来の表示装置においては、信号線と同じ材料で同時にパターニングすることにより形成された金属製の台座を半導体層と画素電極の間に介在させ、両者を間接的に接続させている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平７－１３１８０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

近年、表示装置の高精細化や動画表示能の改善に関する要求が増大している。動画表示能は、例えば駆動周波数を高めることで改善されるが、この場合には映像信号の遅延を防ぐために信号線を十分に厚くする必要がある。そうすると、信号線と台座の元となる層を微細にパターニングしなければならないが、これには製造技術上の困難が伴う。したがって、表示装置を十分に高精細化することができない。

【0006】

そこで、本開示は、高精細化が可能な表示装置を提供することを目的の一つとする。

【課題を解決するための手段】

【0007】

一実施形態に係る表示装置は、半導体層と、前記半導体層に対向し、走査信号が供給される走査線と、前記半導体層の上方に設けられた第１絶縁層と、前記第１絶縁層を貫通する第１コンタクトホールを通じて前記半導体層と電気的に接続され、映像信号が供給される信号線と、前記第１絶縁層を貫通する第２コンタクトホールを通じて前記半導体層と接触する台座と、前記台座の上方に設けられた第２絶縁層と、前記第２絶縁層を貫通する第３コンタクトホールを通じて前記台座と接続された画素電極と、を備えている。さらに、前記信号線と前記台座とは、互いに異なる層に設けられている。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る液晶表示装置の外観の一例を示す斜視図である。

【図2】図２は、第１実施形態における第１基板の一例を概略的に示す斜視図である。

【図3】図３は、第１実施形態における副画素の一例を概略的に示す平面図である。

【図4】図４は、図３におけるＩＶ－ＩＶ線に沿う表示パネルの概略的な断面図である。

【図5】図５は、図３におけるＶ－Ｖ線に沿う表示パネルの概略的な断面図である。

【図6A】図６Ａは、第１実施形態における第１基板の製造プロセスを示す概略的な断面図である。

【図6B】図６Ｂは、図６Ａに続く製造プロセスを示す概略的な断面図である。

【図6C】図６Ｃは、図６Ｂに続く製造プロセスを示す概略的な断面図である。

【図6D】図６Ｄは、図６Ｃに続く製造プロセスを示す概略的な断面図である。

【図6E】図６Ｅは、図６Ｄに続く製造プロセスを示す概略的な断面図である。

【図6F】図６Ｆは、図６Ｅに続く製造プロセスを示す概略的な断面図である。

【図7】図７は、比較例に係る表示パネルの概略的な断面図である。

【図8】図８は、比較例に係る表示パネルが備える要素の概略的な平面図である。

【図9】図９は、第１実施形態に係る表示パネルが備える要素の概略的な平面図である。

【図10】図１０は、第２実施形態に係る表示装置が備える表示パネルの概略的な断面図である。

【図11A】図１１Ａは、第２実施形態における第１基板の製造プロセスを示す概略的な断面図である。

【図11B】図１１Ｂは、図１１Ａに続く製造プロセスを示す概略的な断面図である。

【図11C】図１１Ｃは、図１１Ｂに続く製造プロセスを示す概略的な断面図である。

【図11D】図１１Ｄは、図１１Ｃに続く製造プロセスを示す概略的な断面図である。

【図11E】図１１Ｅは、図１１Ｄに続く製造プロセスを示す概略的な断面図である。

【図11F】図１１Ｆは、図１１Ｅに続く製造プロセスを示す概略的な断面図である。

【図12A】図１２Ａは、第２実施形態における第１基板の製造プロセスを示す概略的な平面図である。

【図12B】図１２Ｂは、図１２Ａに続く製造プロセスを示す概略的な平面図である。

【図12C】図１２Ｃは、図１２Ｂに続く製造プロセスを示す概略的な平面図である。

【図13】図１３は、第３実施形態に係る表示装置が備える表示パネルの概略的な断面図である。

【図14A】図１４Ａは、第３実施形態における第１基板の製造プロセスを示す概略的な断面図である。

【図14B】図１４Ｂは、図１４Ａに続く製造プロセスを示す概略的な断面図である。

【図14C】図１４Ｃは、図１４Ｂに続く製造プロセスを示す概略的な断面図である。

【図14D】図１４Ｄは、図１４Ｃに続く製造プロセスを示す概略的な断面図である。

【図14E】図１４Ｅは、図１４Ｄに続く製造プロセスを示す概略的な断面図である。

【図14F】図１４Ｆは、図１４Ｅに続く製造プロセスを示す概略的な断面図である。

【図14G】図１４Ｇは、図１４Ｆに続く製造プロセスを示す概略的な断面図である。

【図14H】図１４Ｈは、図１４Ｇに続く製造プロセスを示す概略的な断面図である。

【図15】図１５は、第４実施形態に係る表示装置が備える表示パネルの概略的な断面図である。

【図16】図１６は、第５実施形態に係る表示装置が備える表示パネルの概略的な断面図である。

【図17】図１７は、図１６とは異なる位置における表示パネルの概略的な断面図である。

【図18】図１８は、第６実施形態に係る表示装置が備える表示パネルの概略的な断面図である。

【発明を実施するための形態】

【0009】

いくつかの実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

【0010】

各実施形態においては、表示装置の一例として、透過型の液晶表示装置を開示する。この液晶表示装置は、例えば、Virtual Reality（ＶＲ）ビュアー、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器、デジタルカメラ用モニタ等の種々の装置に用いることができる。

【0011】

なお、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。例えば、各実施形態にて開示する構成の少なくとも一部は、反射型の液晶表示装置、有機エレクトロルミネッセンス素子を備える自発光型の表示装置、電気泳動素子を有する電子ペーパ型の表示装置、Micro Electro Mechanical System（ＭＥＭＳ）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置等にも適用可能である。

【0012】

［第１実施形態］
図１は、第１実施形態に係る液晶表示装置ＤＳＰ（以下、表示装置ＤＳＰと呼ぶ）の外観の一例を示す斜視図である。以下の説明においては、図示したように第１方向Ｘ、第２方向Ｙおよび第３方向Ｚを定義する。第１方向Ｘ、第２方向Ｙおよび第３方向Ｚは、例えば互いに垂直に交わる方向であるが、垂直以外の角度で交わってもよい。第３方向Ｚの矢印が示す方向を上または上方と呼び、その反対方向を下または下方と呼ぶことがある。

【0013】

表示装置ＤＳＰは、表示パネルＰＮＬと、照明装置ＢＬと、第１偏光板ＰＬ１とを備えている。これら表示パネルＰＮＬ、照明装置ＢＬおよび第１偏光板ＰＬ１は、第３方向Ｚに積層されている。なお、表示パネルＰＮＬおよび照明装置ＢＬの間には、後述する第２偏光板ＰＬ２が配置されている。

【0014】

表示パネルＰＮＬは、第１基板ＳＵ１と、第２基板ＳＵ２と、第１基板ＳＵ１および第２基板ＳＵ２の間に配置された液晶層（後述する液晶層ＬＣ）とを備えている。第１基板ＳＵ１は、接続部ＣＮを備えている。接続部ＣＮは、フレキシブル回路基板やＩＣチップなどの信号供給源を接続するための端子を含む。

【0015】

例えば、照明装置ＢＬは、第１基板ＳＵ１と対向する導光板と、この導光板の端部に沿って配置された複数の発光ダイオード（ＬＥＤ）などの光源と、導光板と表示パネルＰＮＬの間に配置されたプリズムシートや拡散シートなどの光学シートとを備えている。ただし、照明装置ＢＬの構成はこの例に限定されない。

【0016】

図２は、第１基板ＳＵ１の一例を概略的に示す斜視図である。第１基板ＳＵ１は、表示領域ＤＡと、表示領域ＤＡの外側に配置された一対の駆動回路ＰＣとを備えている。表示領域ＤＡは、第１方向Ｘおよび第２方向Ｙに配列された多数の画素ＰＸを含む。画素ＰＸは、例えば赤、緑、青を表示する複数の副画素ＳＰを含む。画素ＰＸは、白などの他の色を表示する副画素ＳＰを含んでもよい。駆動回路ＰＣは、副画素ＳＰを駆動するための信号（後述の走査信号）を供給する。

【0017】

図３は、副画素ＳＰの一例を概略的に示す平面図である。第１基板ＳＵ１は、複数の走査線Ｇと、複数の信号線Ｓとを備えている。複数の走査線Ｇは、第１方向Ｘに延びるとともに第２方向Ｙに並んでいる。複数の信号線Ｓは、第２方向Ｙに延びるとともに第１方向Ｘに並んでいる。

【0018】

この図の例においては、隣り合う２本の走査線Ｇと、隣り合う２本の信号線Ｓとで区画された領域が１つの副画素ＳＰに相当する。第１基板ＳＵ１は、各副画素ＳＰに対して設けられた画素電極ＥＬ１と、スイッチング素子ＳＷと、台座ＭＢとを備えている。図示した例において、画素電極ＥＬ１は線状に延びる形状であるが、このような線状に延びる形状あるいはスリットを複数含んだ櫛歯状であってもよい。

【0019】

スイッチング素子ＳＷは、半導体層ＳＣを含む。半導体層ＳＣは、例えばポリシリコンで形成することができるが、この例に限定されない。半導体層ＳＣは、屈曲しながら延びて走査線Ｇと１回交差している。半導体層ＳＣは、走査線Ｇと２回交差してもよい。

【0020】

台座ＭＢは、画素電極ＥＬ１および半導体層ＳＣと平面視において重畳している。図示した例において、台座ＭＢは矩形状であるが、この例に限定されない。

【0021】

信号線Ｓは、第１コンタクトホールＣＨ１を通じて半導体層ＳＣと電気的に接続されている。台座ＭＢは、第２コンタクトホールＣＨ２を通じて半導体層ＳＣと電気的に接続されている。画素電極ＥＬ１は、第３コンタクトホールＣＨ３を通じて台座ＭＢと電気的に接続されている。

【0022】

図４は、図３におけるＩＶ－ＩＶ線に沿う表示パネルＰＮＬの概略的な断面図である。図５は、図３におけるＶ－Ｖ線に沿う表示パネルＰＮＬの概略的な断面図である。図４および図５に示すように、第１基板ＳＵ１は、第１基材Ｂ１と、アンダーコート層ＵＣ１，ＵＣ２と、絶縁層ＩＬ１～ＩＬ６と、配向膜ＡＬ１と、遮光層ＬＳと、半導体層ＳＣと、走査線Ｇと、信号線Ｓと、画素電極ＥＬ１と、共通電極ＥＬ２とを備えている。

【0023】

遮光層ＬＳは、第１基材Ｂ１の上面に設けられている。アンダーコート層ＵＣ１は、遮光層ＬＳおよび第１基材Ｂ１の上面を覆っている。アンダーコート層ＵＣ２は、アンダーコート層ＵＣ１を覆っている。半導体層ＳＣは、アンダーコート層ＵＣ２の上に設けられ、走査線Ｇと対向している。さらに、半導体層ＳＣの走査線Ｇと対向する領域は、遮光層ＬＳと対向している。絶縁層ＩＬ１は、半導体層ＳＣおよびアンダーコート層ＵＣ２を覆っている。走査線Ｇは、絶縁層ＩＬ１の上に設けられている。絶縁層ＩＬ２は、走査線Ｇおよび絶縁層ＩＬ１を覆っている。絶縁層ＩＬ３は、絶縁層ＩＬ２を覆っている。

【0024】

信号線Ｓは、絶縁層ＩＬ３の上に設けられている。絶縁層ＩＬ４は、信号線Ｓおよび絶縁層ＩＬ３を覆っている。台座ＭＢは、絶縁層ＩＬ４の上に設けられている。絶縁層ＩＬ５は、台座ＭＢおよび絶縁層ＩＬ４を覆っている。共通電極ＥＬ２は、絶縁層ＩＬ５の上に設けられており、複数の副画素ＳＰにわたって延在している。絶縁層ＩＬ６は、共通電極ＥＬ２および絶縁層ＩＬ５を覆っている。画素電極ＥＬ１は、絶縁層ＩＬ６の上に設けられている。配向膜ＡＬ１は、画素電極ＥＬ１および絶縁層ＩＬ６を覆っている。

【0025】

図４および図５に示すように、第２基板ＳＵ２は、第２基材Ｂ２と、ブラックマトリクスＢＭ（遮光層）と、カラーフィルタ層ＣＦと、オーバーコート層ＯＣと、配向膜ＡＬ２とを備えている。ブラックマトリクスＢＭは、第２基材Ｂ２の下面に設けられ、走査線Ｇおよび信号線Ｓと対向している。カラーフィルタ層ＣＦは、ブラックマトリクスＢＭおよび第２基材Ｂ２の下面を覆っている。カラーフィルタ層ＣＦは、副画素ＳＰに対応した色の複数のカラーフィルタを備えている。ブラックマトリクスＢＭは、カラーフィルタ層ＣＦの下方に設けられてもよい。オーバーコート層ＯＣは、カラーフィルタ層ＣＦを覆っている。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

【0026】

配向膜ＡＬ１と配向膜ＡＬ２の間に上述の液晶層ＬＣが配置されている。液晶層ＬＣは、正または負の誘電率異方性を有している。第１偏光板ＰＬ１は、第２基材Ｂ２の上面に配置されている。第２偏光板ＰＬ２は、第１基材Ｂ１の下面に配置されている。第１偏光板ＰＬ１と第２偏光板ＰＬ２の吸収軸は、互いに直交している。

【0027】

第１基材Ｂ１および第２基材Ｂ２は、例えば厚さが０．２ｍｍ程度のホウケイサンガラス製とすることができるが、ポリイミドのような樹脂製であってもよい。配向膜ＡＬ１，ＡＬ２は、例えば光配向処理が施されたポリイミド膜であるが、ラビング配向処理が施されたポリイミド膜であってもよい。アンダーコート層ＵＣ１は例えば酸化珪素膜であり、アンダーコート層ＵＣ２は例えば窒化珪素膜である。絶縁層ＩＬ１，ＩＬ２は、例えば酸化珪素膜である。絶縁層ＩＬ３，ＩＬ４，ＩＬ６は、例えば窒化珪素膜である。絶縁層ＩＬ５は、例えばポジ型の有機絶縁膜である。オーバーコート層ＯＣは、例えば非感光性の有機膜である。カラーフィルタ層ＣＦに含まれる各色のカラーフィルタは、例えば各色の顔料を含むネガ型のレジストである。ブラックマトリクスＢＭは、例えば黒色顔料を含むネガ型のレジストである。

【0028】

画素電極ＥＬ１および共通電極ＥＬ２は、例えばＩＴＯ（インジウム・ティン・オキサイド）のような透明導電材料で形成することができる。走査線Ｇおよび遮光層ＬＳは、例えばモリブデンタングステン合金製である。半導体層ＳＣは、例えばアモルファスシリコンをレーザーアニール法で多結晶化したポリシリコンである。

【0029】

信号線Ｓは、例えばチタン、アルミニウム、チタンを順に積層した３層構造である。台座ＭＢは、例えばチタン製の単層構造であるが、多層構造であってもよい。台座ＭＢの厚さは、信号線Ｓの厚さよりも小さい。一例として、台座ＭＢの厚さは、信号線Ｓの厚さの半分以下である。また、一例として、台座ＭＢの厚さは、０．１μｍ以上かつ０．２μｍ以下である。図４においては、信号線Ｓの厚さが走査線Ｇの厚さよりも大きいが、この例に限られない。

【0030】

なお、以上例示した第１基板ＳＵ１および第２基板ＳＵ２の各要素の材料に限定されることなく、各要素は種々の材料で形成することができる。

【0031】

第１コンタクトホールＣＨ１は、絶縁層ＩＬ１～ＩＬ３を貫通している。第２コンタクトホールＣＨ２は、絶縁層ＩＬ１～ＩＬ４を貫通している。第３コンタクトホールＣＨ３は、絶縁層ＩＬ５，ＩＬ６を貫通している。信号線Ｓは、第１コンタクトホールＣＨ１を通じて半導体層ＳＣに接触している。台座ＭＢは、第２コンタクトホールＣＨ２を通じて半導体層ＳＣに接触している。画素電極ＥＬ１は、第３コンタクトホールＣＨ３を通じて台座ＭＢに接触している。

【0032】

このように、本実施形態においては、信号線Ｓが第１絶縁層（絶縁層ＩＬ１～ＩＬ３）を貫通する第１コンタクトホールＣＨ１を通じて半導体層ＳＣと電気的に接続され、台座ＭＢが上記第１絶縁層を貫通する第２コンタクトホールＣＨ２を通じて半導体層ＳＣと電気的に接続され、画素電極ＥＬ１が第２絶縁層（絶縁層ＩＬ５，ＩＬ６）を貫通する第３コンタクトホールＣＨ３を通じて台座ＭＢと電気的に接続されている。さらに、第１基板ＳＵ１は、上記第１絶縁層と上記第２絶縁層の間に設けられた第３絶縁層（絶縁層ＩＬ４）を備えており、第２コンタクトホールＣＨ２は上記第１絶縁層に加えて上記第３絶縁層を貫通している。信号線Ｓは、少なくとも一部（第１コンタクトホールＣＨ１の外の部分）が上記第１絶縁層と上記第３絶縁層の間に位置し、台座ＭＢは少なくとも一部（第２コンタクトホールＣＨ２の外の部分）が上記第３絶縁層と上記第２絶縁層の間に位置している。すなわち、本実施形態においては、信号線Ｓと台座ＭＢが互いに異なる層に設けられている。

【0033】

ＩＴＯ等の透明導電材料は半導体層ＳＣとの密着性が低いため、画素電極ＥＬ１と半導体層ＳＣを直接接続する構造であると導通不良が生じ得る。これに対し、本実施形態では画素電極ＥＬ１と半導体層ＳＣの間に金属製の台座ＭＢが介在している。画素電極ＥＬ１と台座ＭＢの密着性、および、台座ＭＢと半導体層ＳＣの密着性はいずれも良好であるため、上記導通不良を抑制することができる。

【0034】

共通電極ＥＬ２には、共通電圧が印加される。走査線Ｇに走査信号が供給され、信号線Ｓに映像信号が供給されると、この映像信号が半導体層ＳＣおよび台座ＭＢを介して画素電極ＥＬ１に印加される。図５に示すように、画素電極ＥＬ１と共通電極ＥＬ２の間の電位差に基づいてフリンジ電界ＥＦが生じる。このフリンジ電界ＥＦが液晶層ＬＣに作用し、液晶層ＬＣに含まれる液晶分子を初期配向方向から回転させる。表示装置ＤＳＰは、フリンジ電界ＥＦが作用した副画素ＳＰが明表示となるノーマリブラックモードであってもよいし、フリンジ電界ＥＦが作用した副画素ＳＰが暗表示となるノーマリホワイトモードであってもよい。

【0035】

表示パネルＰＮＬの構造は、図４および図５に示した例に限られない。例えば、画素電極ＥＬ１と共通電極ＥＬ２が同じ層に配置されてもよいし、液晶層ＬＣと画素電極ＥＬ１の間に共通電極ＥＬ２が配置されてもよい。また、表示パネルＰＮＬは、フリンジ電界ＥＦではなく、第３方向Ｚと平行な縦電界を利用するモードであってもよい。この場合において、共通電極ＥＬ２は、第２基板ＳＵ２に配置される。その他にも、種々のモードを表示パネルＰＮＬに適用できる。

【0036】

ここで、第１基板ＳＵ１の製造プロセスの一例について説明する。図６Ａ～図６Ｆは、第１基板ＳＵ１の製造プロセスを示す概略的な断面図である。図６Ａにおいては、第１基材Ｂ１にアンダーコート層ＵＣ１，ＵＣ２、絶縁層ＩＬ１～ＩＬ３、遮光層ＬＳ、半導体層ＳＣおよび走査線Ｇが形成されている。

【0037】

図６Ｂにおいては、絶縁層ＩＬ１～ＩＬ３を貫通する第１コンタクトホールＣＨ１が形成されている。この状態においては、半導体層ＳＣの一部が第１コンタクトホールＣＨ１を通じて露出する。図６Ｃにおいては、第１コンタクトホールＣＨ１を通過するように信号線Ｓが形成されている。これにより、信号線Ｓは、第１コンタクトホールＣＨ１を通じて半導体層ＳＣに接触する。

【0038】

図６Ｄにおいては、信号線Ｓおよび絶縁層ＩＬ３を覆う絶縁層ＩＬ４が形成されている。図６Ｅにおいては、絶縁層ＩＬ１～ＩＬ４を貫通する第２コンタクトホールＣＨ２が形成されている。この状態においては、半導体層ＳＣの一部が第２コンタクトホールＣＨ２を通じて露出する。

【0039】

図６Ｆにおいては、第２コンタクトホールＣＨ２を覆うように台座ＭＢが形成されている。台座ＭＢは、第２コンタクトホールＣＨ２を通じて半導体層ＳＣに接触する。その後、絶縁層ＩＬ５、共通電極ＥＬ２、絶縁層ＩＬ６、画素電極ＥＬ１および配向膜ＡＬ１が順に形成され、図４に示した第１基板ＳＵ１が完成する。

【0040】

このように、本実施形態においては、半導体層ＳＣを含むスイッチング素子ＳＷのソース電極およびドレイン電極としてそれぞれ機能する信号線Ｓと台座ＭＢが、異なる製造プロセスで、異なる層に、異なる材料で形成される。

【0041】

ここで、本実施形態の効果について以下に説明する。図７は、本実施形態との比較例に係る表示パネルＸＰＮＬの概略的な断面図である。表示パネルＸＰＮＬは、台座ＭＢが信号線Ｓと同じ層に設けられており、かつ絶縁層ＩＬ４を備えていない点で図４に示した本実施形態に係る表示パネルＰＮＬと相違する。台座ＭＢは、信号線Ｓと同じ製造プロセスで同じ材料により形成されている。したがって、表示パネルＸＰＮＬにおいては、台座ＭＢの厚さが信号線Ｓの厚さと同じである。

【0042】

図８は、表示パネルＸＰＮＬが備える信号線Ｓ、台座ＭＢ、第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２の概略的な平面図である。高精細な副画素ＳＰを実現するためには、隣り合う信号線Ｓの間の距離Ｄ１を小さくする必要がある。しかしながら、この比較例においては、信号線Ｓと台座ＭＢが同じ層に形成されているため、信号線Ｓと台座ＭＢの短絡を防ぐために両者の間に十分な距離Ｄ２を確保しなければならない。この距離Ｄ２を極小さくして副画素ＳＰを高精細化する場合には、極めて高い加工精度が必要となり、精細度の向上には限界がある。

【0043】

さらに、信号線Ｓにおける信号遅延を防ぐためには、信号線Ｓの厚さを大きくする必要がある。特に、ＶＲビュアーのような電子機器においては、駆動周波数を上げて動画表示能を高めることがあり、この場合には信号遅延の抑制に対する要求が大きい。比較例においては、信号線Ｓの厚さを大きくすると台座ＭＢの厚さも大きくなり、これらの加工精度の向上がより困難である。

【0044】

図９は、本実施形態に係る表示パネルＰＮＬが備える信号線Ｓ、台座ＭＢ、第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２の概略的な平面図である。本実施形態においては、信号線Ｓと台座ＭＢが異なる層に形成されているため、距離Ｄ２を小さくしても両者が短絡することはない。また、信号線Ｓの厚さを大きくする場合であっても、比較例ほど高い加工精度は要求されない。

【0045】

本実施形態の場合は、隣り合う信号線Ｓの間の距離Ｄ１と、隣り合う台座ＭＢの間の距離Ｄ３とが副画素ＳＰの精細度を決定する要因となる。一例として、第２コンタクトホールＣＨ２の直径を２．０μｍとし、台座ＭＢの第１方向Ｘにおける幅を第２コンタクトホールＣＨ２の全体を覆うことができるように３．０μｍとする。さらに、信号線Ｓの第１方向Ｘにおける幅を１．５μｍとし、距離Ｄ２を１．５μｍと極小さい値にすると、副画素ＳＰの第１方向Ｘにおける幅は７．５μｍになる。これは、１１００ｐｐｉ以上の高い精細度に相当する。

【0046】

このように、本実施形態においては、台座ＭＢを信号線Ｓと異なる層に形成したことで、副画素ＳＰを高精細化することができる。さらに、信号線Ｓを厚くしてもこの高精細化の効果を得ることができるので、信号線Ｓにおける信号遅延も抑制することが可能である。さらに、台座ＭＢが信号線Ｓよりも薄いために、台座ＭＢに起因した凹凸が生じにくい。

【0047】

［第２実施形態］
第２実施形態について以下に説明する。特に言及しない構成に対しては、第１実施形態と同様の構成を適用できる。

【0048】

図１０は、本実施形態に係る表示装置ＤＳＰが備える表示パネルＰＮＬの概略的な断面図である。図１０に示す表示パネルＰＮＬは、配線接続層ＳＥおよび絶縁層ＩＬ７（第４絶縁層）をさらに備え、かつ絶縁層ＩＬ４を備えていない点で、図４に示す表示パネルＰＮＬと異なる。

【0049】

例えば、配線接続層ＳＥは、台座ＭＢと同じ層に、台座ＭＢと同じ材料で形成することができる。配線接続層ＳＥは、例えばチタン製の単層構造であるが、この例に限られない。配線接続層ＳＥは、第１コンタクトホールＣＨ１を覆っており、第１コンタクトホールＣＨ１を通じて半導体層ＳＣと電気的に接続されている。

【0050】

配線接続層ＳＥおよび台座ＭＢの厚さは、信号線Ｓの厚さよりも小さい。一例として、配線接続層ＳＥおよび台座ＭＢの厚さは、信号線Ｓの厚さの半分以下である。また、一例として、配線接続層ＳＥおよび台座ＭＢの厚さは、０．１μｍ以上かつ０．２μｍ以下である。

【0051】

絶縁層ＩＬ７は、絶縁層ＩＬ３，ＩＬ５の間に設けられており、台座ＭＢおよび絶縁層ＩＬ３を覆っている。絶縁層ＩＬ７は、配線接続層ＳＥの一部も覆っている。第１コンタクトホールＣＨ１は、絶縁層ＩＬ２，ＩＬ３に加え、絶縁層ＩＬ７を貫通している。信号線Ｓは、絶縁層ＩＬ７の上に設けられ、第１コンタクトホールＣＨ１において配線接続層ＳＥに接触している。このように、信号線Ｓと半導体層ＳＣは、第１コンタクトホールＣＨ１を通じて、かつ配線接続層ＳＥを介して電気的に接続される。

【0052】

第３コンタクトホールＣＨ３は、絶縁層ＩＬ５に加え、絶縁層ＩＬ７を貫通している。画素電極ＥＬ１は、第３コンタクトホールＣＨ３を通じて台座ＭＢと電気的に接続されている。

【0053】

ここで、本実施形態における第１基板ＳＵ１の製造プロセスの一例について説明する。図１１Ａ～図１１Ｆは、第１基板ＳＵ１の製造プロセスを示す概略的な断面図である。図１２Ａ～図１２Ｃは、第１基板ＳＵ１の製造プロセスを示す概略的な平面図である。

【0054】

図１１Ａにおいては、第１基材Ｂ１にアンダーコート層ＵＣ１，ＵＣ２、絶縁層ＩＬ１～ＩＬ３、遮光層ＬＳ、半導体層ＳＣおよび走査線Ｇが形成されている。図１１Ｂにおいては、絶縁層ＩＬ１～ＩＬ３を貫通する第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２が形成されている。これら第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２は、同じプロセスで同時に形成することができる。

【0055】

図１１Ｃにおいては、例えば絶縁層ＩＬ３の上に全体的に形成されたチタン膜をパターニングすることにより、配線接続層ＳＥと台座ＭＢが形成されている。配線接続層ＳＥは第１コンタクトホールＣＨ１を通じて半導体層ＳＣに接触し、台座ＭＢは第２コンタクトホールＣＨ２を通じて半導体層ＳＣに接触する。例えば、図１２Ａに示すように、配線接続層ＳＥと台座ＭＢは、第２方向Ｙにおける位置がずれている。配線接続層ＳＥの面積は台座ＭＢの面積より小さいが、この例に限られない。

【0056】

図１１Ｄにおいては、絶縁層ＩＬ３、配線接続層ＳＥおよび台座ＭＢを覆う絶縁層ＩＬ７が形成されている。図１１Ｅにおいては、配線接続層ＳＥの上方で絶縁層ＩＬ７を開口させることにより、絶縁層ＩＬ１～ＩＬ３，ＩＬ７を貫通する第１コンタクトホールＣＨ１が完成し、かつ信号線Ｓが形成されている。図１２Ｂに示すように、信号線Ｓは、配線接続層ＳＥを通過するように形成されている。

【0057】

図１１Ｆにおいては、絶縁層ＩＬ７および信号線Ｓの上方に絶縁層ＩＬ５、共通電極ＥＬ２および絶縁層ＩＬ６が順に形成され、かつ絶縁層ＩＬ５～ＩＬ７を貫通する第３コンタクトホールＣＨ３が形成されている。その後、図１２Ｃに示すように画素電極ＥＬ１を形成し、さらに配向膜ＡＬ１を形成することで、図１０に示した第１基板ＳＵ１が完成する。

【0058】

配線接続層ＳＥおよび台座ＭＢは、いずれも図１２Ａ～１２Ｃに示すように島状であり、かつ第２方向Ｙにおける位置がずれている。したがって、第１方向Ｘに隣り合う台座ＭＢの間の距離Ｄ３（図１２Ｃ参照）、および、第１方向Ｘに隣り合う配線接続層ＳＥの間の距離Ｄ４（同じく図１２Ｃ参照）を小さくしても、配線接続層ＳＥと台座ＭＢが短絡することはない。

【0059】

さらに、本実施形態においては、第１コンタクトホールＣＨ１と第２コンタクトホールＣＨ２とを同時に形成するので、両者を別々のプロセスで形成する場合に比べて、両者の位置精度を向上できる。これにより、高精細な副画素ＳＰの設計が容易となる。

【0060】

一例として、第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２の直径を２．０μｍとする。さらに、配線接続層ＳＥの第１方向Ｘにおける幅を第１コンタクトホールＣＨ１の全体を覆うことができるように３．０μｍとし、台座ＭＢの第１方向Ｘにおける幅を第２コンタクトホールＣＨ２の全体を覆うことができるように３．０μｍとする。距離Ｄ３，Ｄ４をいずれも３．０μｍとすれば、配線接続層ＳＥの繰り返し周期および台座ＭＢの繰り返し周期は、いずれも６．０μｍとなる。この場合、副画素ＳＰの第１方向Ｘにおける幅は、６．０μｍになる。これは、１４００ｐｐｉ以上の高い精細度に相当する。

【0061】

なお、配線接続層ＳＥおよび台座ＭＢの第１方向Ｘにおける幅は、上記した例に限られず、例えば２．０μｍ以上かつ３．０μｍ以下の範囲で適宜に定め得る。

【0062】

［第３実施形態］
第３実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。

【0063】

図１３は、本実施形態に係る表示装置ＤＳＰが備える表示パネルＰＮＬの概略的な断面図である。図１３に示す表示パネルＰＮＬは、信号線Ｓが絶縁層ＩＬ３に設けられた溝ＧＲに形成され、かつ薄くなっている点で、図４に示す表示パネルＰＮＬと異なる。

【0064】

第１コンタクトホールＣＨ１は、溝ＧＲの底面から半導体層ＳＣの上面にわたって設けられている。信号線Ｓは、銅または銅を含む合金で形成されており、単層構造である。例えば、第１コンタクトホールＣＨ１の位置を除き、信号線Ｓの上面は、溝ＧＲの周囲における絶縁層ＩＬ３の上面と繋がる平面である。ただし、信号線Ｓの上面は、溝ＧＲの周囲における絶縁層ＩＬ３の上面より上方に位置してもよいし、絶縁層ＩＬ３の上面より下方に位置してもよい。図１３においては、信号線Ｓの厚さが台座ＭＢの厚さよりも僅かに大きいが、信号線Ｓの厚さが台座ＭＢの厚さ以下であってもよい。

【0065】

ここで、本実施形態における第１基板ＳＵ１の製造プロセスの一例について説明する。図１４Ａ～図１４Ｈは、第１基板ＳＵ１の製造プロセスを示す概略的な断面図である。図１４Ａにおいては、第１基材Ｂ１にアンダーコート層ＵＣ１，ＵＣ２、絶縁層ＩＬ１～ＩＬ３、遮光層ＬＳ、半導体層ＳＣおよび走査線Ｇが形成されている。

【0066】

図１４Ｂにおいては、絶縁層ＩＬ３の上面に溝ＧＲが形成されている。溝ＧＲは、信号線Ｓと同様の平面形状を有している。このような溝ＧＲは、例えばハーフトーンマスクを利用したパターニングにより、絶縁層ＩＬ３の厚さを部分的に小さくすることで形成できる。

【0067】

図１４Ｃにおいては、溝ＧＲと重畳する位置に第１コンタクトホールＣＨ１が形成されている。図１４Ｄにおいては、絶縁層ＩＬ３の上および第１コンタクトホールＣＨ１の内部に連続的な銅膜ＳＸが形成されている。

【0068】

図１４Ｅにおいては、溝ＧＲの外の銅膜ＳＸを例えば機械的に削り取ることで、信号線Ｓが形成されている。このように、本実施形態においては、信号線Ｓをダマシン法により形成しているが、他の方法で信号線Ｓを形成してもよい。

【0069】

図１４Ｆにおいては、信号線Ｓおよび絶縁層ＩＬ３を覆う絶縁層ＩＬ４が形成されている。図１４Ｇにおいては、絶縁層ＩＬ１～ＩＬ４を貫通する第２コンタクトホールＣＨ２が形成されている。図１４Ｈにおいては、第２コンタクトホールＣＨ２を覆うように台座ＭＢが形成されている。台座ＭＢは、第２コンタクトホールＣＨ２を通じて半導体層ＳＣに接触する。その後、絶縁層ＩＬ５、共通電極ＥＬ２、絶縁層ＩＬ６、画素電極ＥＬ１および配向膜ＡＬ１が順に形成され、図１３に示した第１基板ＳＵ１が完成する。

【0070】

銅は、アルミニウムに比べて抵抗が６割程度である。さらに、銅は、熱的に安定しているため、上下にチタン膜を形成する必要がない。したがって、本実施形態においては、信号線Ｓの厚さを上述の各実施形態に比べて半分以下にしたとしても、上述の信号遅延を好適に抑制できる。

【0071】

図１３に示したように信号線Ｓを溝ＧＲに形成した場合、信号線Ｓの上方における絶縁層ＩＬ４の凹凸が抑制される。例えば図４に示した例においては、信号線Ｓの上方で絶縁層ＩＬ４が突出している。この場合、台座ＭＢは、第１方向Ｘに隣り合う信号線Ｓに起因した突出部分の間に配置されることになる。一方で、図１３に示したように信号線Ｓの上方で絶縁層ＩＬ４が平坦であれば、信号線Ｓと台座ＭＢをより近接して配置することができ、副画素ＳＰをより高精細化することが可能となる。

【0072】

［第４実施形態］
第４実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。

【0073】

図１５は、本実施形態に係る表示装置ＤＳＰが備える表示パネルＰＮＬの概略的な断面図である。本実施形態に係る表示装置ＤＳＰは、基本的な構成は図１０の例と同様であるが、信号線Ｓを銅または銅を含む合金にて形成している。

【0074】

上述の通り銅は低抵抗であるため、本実施形態における信号線Ｓは図１０の例と比べて厚さが小さい。図１５においては、信号線Ｓの厚さが配線接続層ＳＥおよび台座ＭＢの厚さよりも僅かに大きいが、信号線Ｓの厚さが配線接続層ＳＥおよび台座ＭＢの厚さ以下であってもよい。

【0075】

第１基板ＳＵ１の製造プロセスは、図１１Ａ～１１Ｆを用いて説明したものと同様である。本実施形態では、第１コンタクトホールＣＨ１と第２コンタクトホールＣＨ２を同時に形成する。したがって、ダマシン法のための溝を設けようとすると、第１コンタクトホールＣＨ１が過度にエッチングされてしまう。溝と第１コンタクトホールＣＨ１の形成順を逆にしても同様である。そこで、信号線Ｓは、例えばウェットエッチングにより形成することができる。

【0076】

本実施形態の構成であっても、信号線Ｓの厚さを低減できる。したがって、第３実施形態と同様に信号線Ｓと台座ＭＢをより近接して配置し、副画素ＳＰを高精細化することが可能となる。

【0077】

［第５実施形態］
第５実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。

【0078】

図１６は、本実施形態に係る表示装置ＤＳＰが備える表示パネルＰＮＬの概略的な断面図である。図１７は、図１６とは異なる位置における表示パネルＰＮＬの概略的な断面図である。図１６および図１７に示す表示パネルＰＮＬは、絶縁層ＩＬ８（第５絶縁層）と、電極接続層ＥＣとをさらに備える点で、図４および図５に示す表示パネルＰＮＬと異なる。

【0079】

絶縁層ＩＬ８は、絶縁層ＩＬ４，ＩＬ５の間に設けられており、台座ＭＢおよび絶縁層ＩＬ４を覆っている。絶縁層ＩＬ８は、例えばポジ型の有機絶縁膜であるが、この例に限られない。電極接続層ＥＣは、絶縁層ＩＬ８の上に設けられ、絶縁層ＩＬ８を貫通する第４コンタクトホールＣＨ４を通じて台座ＭＢと電気的に接続されている。電極接続層ＥＣおよび絶縁層ＩＬ８は、絶縁層ＩＬ５で覆われている。画素電極ＥＬ１は、第３コンタクトホールＣＨ３を通じて電極接続層ＥＣと電気的に接続されている。電極接続層ＥＣは、例えばＩＴＯなどの透明導電材料で形成することができる。

【0080】

一般に、絶縁層を貫通するコンタクトホールは、絶縁層が厚いほど頂部と底部の寸法差が大きくなる。したがって、絶縁層が厚い場合、十分なコンタクトホールの底部面積を確保しようとすると、頂部面積も増大する。つまりは、絶縁層を薄くすることでコンタクトホールの頂部面積を小さくでき、高精細化に有利である。

【0081】

図１６に示した構造においては、共通電極ＥＬ２と台座ＭＢの間が２つの絶縁層ＩＬ５，ＩＬ８に分割されている。そして、これら２つの絶縁層ＩＬ５，ＩＬ８をそれぞれ貫通する２つのコンタクトホールＣＨ３，ＣＨ４を通じて、画素電極ＥＬ１と台座ＭＢが接続されている。例えば上述の各実施形態における絶縁層ＩＬ５の厚さが、本実施形態における絶縁層ＩＬ５，ＩＬ６の合計の厚さと同程度である場合、本実施形態の構造であれば絶縁層ＩＬ５の厚さが低減している分だけ第３コンタクトホールＣＨ３を小さくできる。

【0082】

第３コンタクトホールＣＨ３は、液晶層ＬＣに近いため、その形状に応じて配向膜ＡＬ１に凹凸が生じ、配向膜ＡＬ１の膜厚が不安定となる。本実施形態においては、第３コンタクトホールＣＨ３を小さくできるので、配向膜ＡＬ１に生じる凹凸を抑制することができ、配向膜ＡＬ１の膜厚も安定する。これにより、第３コンタクトホールＣＨ３の近傍における液晶分子の配向が安定するとともに、副画素ＳＰのサイズを小さくすることができる。

【0083】

一例として、絶縁層ＩＬ８の厚さは２μｍ以下であると好ましく、１μｍ以下であるとより好ましい。電極接続層ＥＣの幅は、例えば副画素ＳＰの幅（信号線Ｓの第１方向Ｘにおける間隔）の２／３以上とすれば、隣接する電極接続層ＥＣ同士を絶縁しつつ、画素電極ＥＬ１と電気的に接続するための十分な面積が得られる。

【0084】

［第６実施形態］
第６実施形態について以下に説明する。特に言及しない構成に対しては、上述の各実施形態と同様の構成を適用できる。

【0085】

図１８は、本実施形態に係る表示装置ＤＳＰが備える表示パネルＰＮＬの概略的な断面図である。図１８に示す表示パネルＰＮＬは、第２基板ＳＵ２がカラーフィルタ層ＣＦを備えず、第１基板ＳＵ１が絶縁層ＩＬ８に代えてカラーフィルタ層ＣＦを備える点で、図１６に示す表示パネルＰＮＬと相違する。

【0086】

例えば、第４コンタクトホールＣＨ４は、カラーフィルタ層ＣＦに含まれる各色のカラーフィルタを隙間なく形成した後に、カラーフィルタ層ＣＦに対してドライエッチングを施すことにより形成することができる。他の例として、カラーフィルタ層ＣＦに含まれる各色のカラーフィルタを形成する際に、台座ＭＢの上方の少なくとも一部にいずれのカラーフィルタも設けられていない隙間領域を設けてもよい。この場合、隙間領域を通じて電極接続層ＥＣが台座ＭＢと電気的に接続される。隙間領域は、例えば複数の副画素ＳＰにわたって第１方向Ｘまたは第２方向Ｙに延びる形状としてもよい。この場合、カラーフィルタ層ＣＦは、ストライプ状に並ぶ複数の隙間領域を有することとなる。このようなカラーフィルタ層ＣＦを実現する場合、各色のカラーフィルタを加工する際のマスク寸法と完成寸法の差を例えば０．５μｍ以下とすればよく、０．２μｍ以下とすればより好ましい。

【0087】

液晶表示装置においては、照明装置から発せられて副画素を通過する光が、この副画素に対応するカラーフィルタを通過しない場合がある。以下、このような光を非整合光と呼ぶ。非整合光は、本来表示しようとしている色とは異なる色を表示してしまうので、隣り合う副画素の混色を生じ得る。基板法線方向に対して傾いた方向から観察される領域においては、この混色が生じやすい。

【0088】

例えばＶＲビュアーでは、視野角を広げるために表示パネルとユーザの目との間に凸レンズが配置され、求められる視野角が大きいほど凸レンズの曲率が大きくなる。この場合、視野の端に近い領域ほど表示パネルを斜めから通過した光を観察することになるので、混色が顕著に生じ得る。また、副画素を高精細化するほど混色が生じやすい。

【0089】

本実施形態における表示パネルＰＮＬは、カラーフィルタ層ＣＦが第１基板ＳＵ１（アレイ基板）に設けられた、いわゆるＣＯＡ（Color Filter on Array）方式である。ＣＯＡ方式においては、カラーフィルタ層ＣＦと画素電極ＥＬ１とが近いことや、第１基板ＳＵ１と第２基板ＳＵ２の貼り合わせに誤差があってもカラーフィルタ層ＣＦと副画素ＳＰの位置がずれないことなどの利点があり、これらによって非整合光が生じにくい。したがって、混色を抑制することができる。さらに、副画素ＳＰを高精細化した場合であっても混色が生じにくいことから、極めて良好な表示品位を実現することができる。

【0090】

以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

【符号の説明】

【0091】

ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＳＵ１…第１基板、ＳＵ２…第２基板、ＬＣ…液晶層、ＥＬ１…画素電極、ＥＬ２…共通電極、Ｓ…信号線、Ｇ…走査線、ＳＣ…半導体層、ＭＢ…台座、ＩＬ１～ＩＬ８…絶縁層、ＣＨ１…第１コンタクトホール、ＣＨ２…第２コンタクトホール、ＣＨ３…第３コンタクトホール、ＣＨ４…第４コンタクトホール、ＣＦ…カラーフィルタ層、ＧＲ…溝、ＳＥ…配線接続層、ＥＣ…電極接続層。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】

【図6D】

【図6E】

【図6F】

【図7】

【図8】

【図9】

【図10】

【図11A】

【図11B】

【図11C】

【図11D】

【図11E】

【図11F】

【図12A】

【図12B】

【図12C】

【図13】

【図14A】

【図14B】

【図14C】

【図14D】

【図14E】

【図14F】

【図14G】

【図14H】

【図15】

【図16】

【図17】

【図18】