特許 7021947 アンカー中のＭＩＭＳを使用するＤＶＣ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-02-08

(45)【発行日】2022-02-17

(54)【発明の名称】アンカー中のＭＩＭＳを使用するＤＶＣ

(51)【国際特許分類】

   H01G 5/38 20060101AFI20220209BHJP

   B81B 3/00 20060101ALI20220209BHJP

   B81C 1/00 20060101ALI20220209BHJP

【ＦＩ】

H01G5/38

B81B3/00

B81C1/00

【請求項の数】 16

(21)【出願番号】P 2017541645

(86)(22)【出願日】2016-01-28

(65)【公表番号】

(43)【公表日】2018-04-05

(86)【国際出願番号】 US2016015360

(87)【国際公開番号】W WO2016126517

(87)【国際公開日】2016-08-11

【審査請求日】2018-08-31

【審判番号】

【審判請求日】2020-09-08

(31)【優先権主張番号】62/112,217

(32)【優先日】2015-02-05

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】511112445

【氏名又は名称】キャベンディッシュ・キネティックス・インコーポレイテッド

【氏名又は名称原語表記】ＣＡＶＥＮＤＩＳＨ ＫＩＮＥＴＩＣＳ， ＩＮＣ．

(74)【代理人】

【識別番号】100101454

【弁理士】

【氏名又は名称】山田 卓二

(74)【代理人】

【識別番号】100112911

【弁理士】

【氏名又は名称】中野 晴夫

(72)【発明者】

【氏名】ロベルトゥス・ペトルス・ファン・カンペン

(72)【発明者】

【氏名】ロベルト・ガッディ

(72)【発明者】

【氏名】リチャード・エル・ナイプ

【合議体】

【審判長】井上 信一

【審判官】清水 稔

【審判官】須原 宏光

(56)【参考文献】

【文献】国際公開第２０１４／１６５６２４（ＷＯ，Ａ１）

【文献】特開２０１０－２４５２７６（ＪＰ，Ａ）

【文献】特表２００５－５２８７５１（ＪＰ，Ａ）

【文献】米国特許出願公開第２００５／０２４８４２３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

H01G 5/38, B81B 3/00, B81C 1/00

(57)【特許請求の範囲】

【請求項1】

その中に配置された、少なくとも１つのＲＦ電極および少なくとも１つのアンカー電極を有する基板と、
少なくとも１つのアンカー電極の上に設けられた絶縁性層と、
絶縁性層の上に設けられた導電性層であって、少なくとも１つのアンカー電極、絶縁性層、および導電性層がＭＩＭキャパシタを形成する導電性層と、
導電性層の上に設けられた導電性コンタクト材料と、
基板の上かつ少なくとも１つのアンカー電極の上に設けられ、導電性層の上に設けられた導電性コンタクト材料に固定された少なくとも１つのＭＥＭＳブリッジであって、ＲＦ電極から第１の距離を隔てた位置から、ＲＦ電極から第１の距離より小さい第２の距離だけ隔てた位置まで可動であり、第２の距離では、少なくとも１つのＭＥＭＳブリッジが少なくとも１つのＲＦ電極とオーミックコンタクトを形成する、少なくとも１つのＭＥＭＳブリッジと、
を含むＤＶＣ。

【請求項2】

絶縁性層は、ＲＦ電極の上に、少なくとも部分的に設けられる請求項１に記載のＤＶＣ。

【請求項3】

少なくとも導電性層の一部が、ＲＦ電極の上に設けられる請求項２に記載のＤＶＣ。

【請求項4】

導電性コンタクト材料は、Ｗ、Ｐｔ、Ｉｒ、Ｒｈ、Ｒｕ、ＲｕＯ_２、ＩＴＯおよびＭｏからなるグループから選択される材料を含む請求項３に記載のＤＶＣ。

【請求項5】

少なくとも１つのアンカー電極は、２つのアンカー電極を含む請求項１に記載のＤＶＣ。

【請求項6】

それぞれのアンカー電極は、絶縁性層の少なくとも一部がその上に設けられる請求項５に記載のＤＶＣ。

【請求項7】

導電性層の少なくとも一部は、それぞれのアンカー電極の上に設けられる請求項６に記載のＤＶＣ。

【請求項8】

少なくとも１つのＭＥＭＳブリッジは、少なくとも１つのアンカー電極の上の複数のＭＥＭＳブリッジを含み、それぞれのＭＥＭＳブリッジは、導電性層の上に設けられた導電性コンタクト材料に固定される請求項１に記載のＤＶＣ。

【請求項9】

それぞれのＭＥＭＳブリッジは、導電性層の異なる部分の上に設けられた導電性コンタクト材料に固定される請求項８に記載のＤＶＣ。

【請求項10】

基板の上に複数の電極を形成する工程であって、少なくとも１つの電極はアンカー電極で、少なくとも１つの電極はＲＦ電極である工程と、
複数の電極の上に絶縁性層を堆積する工程と、
絶縁性層の少なくとも一部を除去して、ＲＦ電極の少なくとも一部を露出させる工程と、
絶縁性層と露出したＲＦ電極の上に導電性層を堆積する工程であって、アンカー電極、絶縁性層および導電性層がＭＩＭキャパシタを形成する工程と、
導電性層の選択された部分を除去する工程と、
導電性層の一部の上に導電性コンタクト材料を形成する工程と、
導電性コンタクト材料と接続するＭＥＭＳブリッジを形成する工程であって、基板の上かつ少なくとも１つのアンカー電極の上に設けられ、導電性層の上に設けられた導電性コンタクト材料に固定されたＭＥＭＳブリッジであって、ＲＦ電極から第１の距離を隔てた位置から、ＲＦ電極から第１の距離より小さい第２の距離だけ隔てた位置まで可動である、ＭＥＭＳブリッジであり、第２の距離では、ＭＥＭＳブリッジがＲＦ電極とオーミックコンタクトを形成する工程と、
を含むＤＶＣの作製方法。

【請求項11】

ＭＥＭＳブリッジは、ＲＦ電極から第１の距離だけ距離を隔てた請求項１０に記載の方法。

【請求項12】

導電性コンタクト材料の第１部分は、ＲＦ電極と接続された導電性層の上に設けられる請求項１１に記載の方法。

【請求項13】

ＭＥＭＳブリッジは、導電性コンタクト材料の第１部分から第１の距離だけ距離を隔てた請求項１２に記載の方法。

【請求項14】

基板の上に複数の電極を形成する工程であって、少なくとも１つの電極はアンカー電極で、少なくとも１つの電極はＲＦ電極である工程と、
複数の電極の上に絶縁性層を堆積する工程と、
絶縁性層の少なくとも一部を除去して、ＲＦ電極の少なくとも一部を露出させる工程と、
絶縁性層と露出したＲＦ電極の上に導電性層を堆積する工程であって、アンカー電極、絶縁性層および導電性層がＭＩＭキャパシタを形成する工程と、
導電性層の選択された部分を除去する工程と、
導電性層の一部の上に導電性コンタクト材料を形成する工程と、
アンカー電極の上に、導電性層の上の導電性コンタクト材料に固定されたＭＥＭＳブリッジを形成する工程であって、ＭＥＭＳブリッジはアンカー電極の上の導電性コンタクト材料と接続しており、ＭＥＭＳブリッジはＲＦ電極から距離を隔てられた位置からＭＥＭＳブリッジがＲＦ電極とオーミックコンタクトを形成する位置まで可動であり、導電性コンタクト材料の第１部分はＲＦ電極と接続する導電性層の上に設けられ、導電性コンタクト材料の第２部分は、絶縁性層の上に設けられる工程と、
を含むＤＶＣの作製方法。

【請求項15】

ＭＥＭＳブリッジは、導電性コンタクト材料の第２部分にコンタクトする請求項１４に記載の方法。

【請求項16】

導電性コンタクト材料は、Ｗ、Ｐｔ、Ｉｒ、Ｒｈ、Ｒｕ、ＲｕＯ_２、ＩＴＯおよびＭｏからなるグループから選択される材料を含む請求項１５に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の具体例は、一般に、ラジオ周波数（ＲＦ）チューニングおよびインピーダンスマッチングに用いるラジオ周波数（ＲＦ）デジタル可変キャパシタ（ＤＶＣ）ユニットの関する。

【背景技術】

【0002】

キャパシタとして動作した場合に、ＭＥＭＳキャパシタは非線形の挙動を示す。これは、１つの周波数で伝送された信号が他の周波数チャネルにリークした場合に、ＲＦ応用で問題になる。この１つの測定は、ＩＰ３値または入力値であり、ここでは３次の非線形性かける入力電圧または入力電流は、１次の項かける入力電圧または入力電流に等しい。

【0003】

ＭＥＭＳキャパシタを用いて、ＲＦラインへの電力を増やした場合、ＲＦラインとＭＥＭＳカンチレバーとの間の酸化物を横切って増加した電圧が下がる。たとえＭＥＭＳデバイスが酸化層と機械的にコンタクトしていても、界面の粗さや凹凸が、与えられた電圧の関数として、（ＲＦ電極とＭＥＭＳデバイスの間の）間隔の小さな変化となる。この間隔の変化は、電力の関数として、最大キャパシタンスの変化となる。このように、電力の変調は、続いて周波数の変調となり、所望の周波数ウインドウの外で見られるより多くの信号となる。

【0004】

それゆえに、従来、ＲＦ入力電力に対して安定したキャパシタンスを有するＭＥＭＳＤＶＣが必要であった。

【発明の概要】

【0005】

本開示は、一般に、１またはそれ以上のＭＩＭキャパシタを用いたＭＥＭＳＤＶＣに関する。ＭＩＭキャパシタは、ＭＥＭＳデバイス自身に組み込まれても良く、ＭＥＭＳデバイスのアンカーの上に配置されても良い。

【0006】

１つの具体例では、ＤＶＣは、少なくとも１つのＲＦ電極と、その中に配置された少なくとも１つのアンカー電極とを含む基板と、少なくとも１つのアンカー電極の上に配置された絶縁性層と、絶縁性層の上に配置された導電性層とを含み、少なくとも１つのアンカー電極、絶縁性層、および導電性層はＭＩＭキャパシタを形成し、ＤＶＣはさらに、基板の上に配置され導電性層と接続された少なくとも１つのＭＥＭＳブリッジを含み、少なくとも１つのＭＥＭＳブリッジは、ＲＦ電極から第１の距離だけ間を隔てた位置と、ＲＦ電極から第１の距離より小さい第２の位置だけ間を隔てた位置まで移動可能である。

【0007】

他の具体例では、ＤＶＣの製造方法は、基板の上に複数の電極を形成する工程であって、少なくとも１つの電極はアンカー電極であり、少なくとも１つの電極はＲＦ電極である工程と、複数の電極の上に絶縁性層を堆積する工程と、絶縁性層の少なくとも一部を除去して、ＲＦ電極の少なくとも一部を露出させる工程と、絶縁性層と露出したＲＦ電極の上に導電性層を堆積する工程と、導電性層の選択された部分を除去する工程と、導電性層の一部の上にオーミックコンタクトを形成する工程と、オーミックコンタクトと接続したＭＥＭＳブリッジを形成する工程とを含む。

【図面の簡単な説明】

【0008】

本開示の上述の特徴が詳細に理解出来るように、上で簡単に要約された開示のより特別な記載は具体例が参照され、その具体例のいくつかは添付の図面で示される。しかしながら、添付の図面は本開示の一般的な具体例のみを示し、それゆえにこの範囲を限定するものとは考えられず、この開示は、他の同等に効果的な具体例を許容するものである。

【0009】

【図1】一つの具体例にかかるＭＥＭＳＤＶＣの模式的な上面図である。

【図2A】図１のＭＥＭＳＤＶＣのＭＥＭＳデバイスの模式的な上面図である。

【図2B】図１のＭＥＭＳＤＶＣのＭＥＭＳデバイスの模式的な断面図である。

【図3A】図１のＭＥＭＳＤＶＣのＭＥＭＳデバイス中の独立スイッチング素子の模式的な上面図である。

【図3B】図１のＭＥＭＳＤＶＣのＭＥＭＳデバイス中の独立スイッチング素子の模式的な断面図である。

【図3C】図１のＭＥＭＳＤＶＣのＭＥＭＳデバイス中の独立スイッチング素子の模式的な断面図である。

【図4】図１のＭＥＭＳＤＶＣと固定されたＭＩＭキャップの抵抗を比較するグラフである。

【図5A】一つの具体例にかかる製造の様々な工程におけるＭＥＭＳＤＶＣの模式図である。

【図5B】一つの具体例にかかる製造の様々な工程におけるＭＥＭＳＤＶＣの模式図である。

【図5C】一つの具体例にかかる製造の様々な工程におけるＭＥＭＳＤＶＣの模式図である。

【図5D】一つの具体例にかかる製造の様々な工程におけるＭＥＭＳＤＶＣの模式図である。

【図5E】一つの具体例にかかる製造の様々な工程におけるＭＥＭＳＤＶＣの模式図である。

【0010】

理解を容易にするために、図面に共通する同一の要素を示すために、可能な限り、同一の参照符号が用いられた。一つの具体例に記載された要素が、特別な引用なしに他の具体例で有益に使用されるものと考えられる。

【発明を実施するための形態】

【0011】

本開示は、一般に、１またはそれ以上のＭＩＭキャパシタを用いたＭＥＭＳＤＶＣに関する。ＭＩＭキャパシタは、ＭＥＭＳデバイスのアンカーの上に配置されても良い。

【0012】

この開示では、ＭＥＭＳ可変キャパシタが抵抗スイッチに転用され、抵抗スイッチは、等方コーティングの絶縁体と第１金属の上に金属を有する金属絶縁体金属（ＭＩＭ）キャパシタ中で切り替える。そのようなキャパシタは、絶縁体を横切る電圧降下により誘起される高電圧および機械的圧力に対してより強固である。なぜなら、力は界面に均等に分布するからである。抵抗スイッチとして働くＭＥＭＳでは、良好なＱ値を得るためには低い抵抗値が必要である。低い抵抗値は、コンタクトに大きな力を適用できる大きなＭＥＭＳデバイスを必要とする。大きなＭＥＭＳデバイスの問題は、スイッチングが遅いことである。またそれぞれのＭＥＭＳスイッチは、ＭＩＭキャパシタを通って電流を維持できる必要がある。大きな値のＭＩＭキャパシタでは、ＭＥＭＳスイッチを通る電流は非常に高くなり、これは潜在的な信頼性の問題となる。これを避けるために、並列の多くの小さなＭＥＭＳデバイスが使用される。それぞれのＭＥＭＳデバイスは小さなＭＩＭキャパシタと接続し、限定された電流の供給のみが必要である。それぞれのコンタクトはかなり大きな抵抗値を有するが、全ての平行なデバイスの全体の組み合わせ値は小さい。

【0013】

図１は、上から見た抵抗スイッチデジタル可変キャパシタのありうる実施を示す。これは、小さなハイブリッドのオーミックＭＩＭセル３のアレイを含む。それぞれのセルへのＲＦ接続１、４は、反対側の端部にある。それぞれのセルは、並列に働く小さいオーミックＭＩＭスイッチ５のアレイ（５から４０）を含む。１つのセル３の中の全てのスイッチ５が同時に動いて、ターンオフされた時に最小キャパシタンスを提供し、またはターンオンされた時に最大キャパシタンスを提供する。複数のセルは２値の制御スキームになるように集められ、ＲＦ接続１、４の間の全キャパシタンスが１から８ビット解像度のデジタル制御で調整されても良い。

【0014】

図２Ａは、図１中に３で示されたオーミックＭＩＭセルの平面図を示す。セルは、オーミックＭＩＭセルスイッチ５のアレイを含む。スイッチの下には、ＲＦ電極１１、プルイン電極１２、１３があり、スイッチを下方の位置（スイッチが閉じる）に動かす。

【0015】

図２Ｂは、スイッチを上方の位置（スイッチが開く）に動かすプルアップ電極１５、キャビティ１６、および下方の基板層１７を有する側面図を示す。基板は、相互接続のための複数の金属レベルと、デバイスを動かすためのＣＭＯＳアクティブ回路を含むことができる。

【0016】

図３Ａは、図１、２Ａに５で示されたアレイ中のスイッチの１つの平面図を示す。プルイン電極は１２および１３で示され、ＲＦ電極は１１で示される。

【0017】

図３Ｂは、スイッチの断面図を示す。スイッチ素子は、ビア２１のアレイを使用して互いに接続された導電性層２０、２２からなる固いブリッジを含む。層２０は、構造の端部まですべて延びないで、層２２より長さが短くても良い。ＭＥＭＳブリッジは、ＭＥＭＳブリッジの下方の層２２の中に形成されたレッグ１４により宙づりにされ、導電体８の上にビア２３で固定される。これは、固いプレート部分と従属したレッグに高いコンタクト力を提供し、一方で動作電圧を受け入れられるレベルに保持することを可能にする。導電体８、１０は、誘電層９と共に金属－絶縁体－金属（ＭＩＭ）キャパシタを形成する。ＭＥＭＳブリッジは、アンカービア２３を介してＭＩＭキャパシタの上部金属８に接続される。このスキームは、アンカー中のＭＩＭキャパシタの小型化によりスイッチの最大オンキャパシタンスを設定することを可能にする。スイッチのオフキャパシタンスは、小さなＲＦ電極１１の寸法により支配され、ＭＩＭにより設定される最大キャパシタンスからは大きく独立する。

【0018】

ランディングポスト１６は導電性であり、カンチレバーの導電性の下側に接続する。１６Ｂは良好な導電性、周辺材料への低い反応性、および高い溶融温度、および長寿命のための硬さを提供する導電性ポストの上の表面材料である。それらの図面には示されないが、導電性層２０、２２の上側および下側に絶縁性層があっても良い。ランディングポスト領域中の層２２の下側の上の絶縁体中に、孔が形成されて、ＭＥＭＳが引き出された場合に、電気的接続を形成する導電性ポストのために、導電性領域１６Ｃを露出させても良い。コンタクト層１６、１６Ｂ、１６Ｃのために使用される典型的な材料は、Ｔｉ、ＴｉＮ、ＴｉＡｌ、ＡｉＡｌＮ、ＡｌＮ、Ａｌ、Ｗ、Ｐｔ、Ｉｒ、Ｒｈ、Ｒｕ、ＲｕＯ_２、ＩＴＯおよびＭｏ、およびそれらの組み合わせを含む。動いた下方状態では、ＭＥＭＳブリッジの層２２は、複数のバンプ１５Ａ、１５Ｂ、１５Ｃ、１５Ｄの上に乗り、これは信頼性の問題に結びつくプルイン電極１２、１３の上の誘電体層９の上へのＭＥＭＳブリッジが乗ることを防止する。それらのバンプは、ＭＩＭＳキャパシタおよびランディングポスト１６Ｂ、１６Ｃのトッププレート８と同時に形成される。

【0019】

ＭＥＭＳブリッジの上には誘電体層１９があり、誘電体層１９はオフ状態のルーフまでＭＥＭＳを引っ張るのに使用される金属１８で覆われる。誘電体層１９は、駆動状態で、ＭＥＭＳブリッジと引き上げ電極との間の短絡を回避し、高信頼性のために電界を制限する。デバイスをトップに移動させることで、オフ状態のスイッチのキャパシタンスを減らす手助けとなる。キャビティは、犠牲層を除去するために使用されるそれぞれの孔を充填する誘電体層１７でシールされる。誘電体層はそれらの孔に入り、カンチレバーの端部の支持を手助けし、一方でキャビティをシールして、キャビティ中を低圧力雰囲気にする。

【0020】

図３Ｃは、スイッチの代わりの具体例を示し、ＭＥＭＳブリッジは２つの層２０、２２からなり、これらの層は中間誘電体層２４と、層２０、２２を電気的に接続する幾つかのビア２１で互いに接続される。誘電体層２４のための適当な材料は、酸化シリコン、二酸化シリコン、窒化シリコン、および酸窒化シリコンを含むシリコン系材料を含む。レッグ１４は、ＭＥＭＳブリッジの下層２２中に設けられる。これは、固いプレート部分と従順なレッグを許容し、動作電圧を許容できるレベルに保持しつつ、高いコンタクト力を与えることができる。

【0021】

多くの小さなオーミックＭＩＭスイッチを備えた全デバイスを実施するのに多くの優位点がある。一般に、デバイスを多くのブランチに分ける場合、直列に接続された非常に小さなＭＩＭキャパシタを有するオーミックスイッチからなるそれぞれのブランチは、全体として小さな等価直列抵抗（ＥＳＲ）と高いデバイスＱファクタを達成するために、それぞれのスイッチに要求されるオーミック抵抗値を緩和する。また、小さなＲＦ電流だけが、所定のｒｍｓ電圧のために、それぞれのスイッチを通って流れる。小さなＭＩＭキャパシタは、それぞれのスイッチを通る電流を制限するため、これは信頼性の問題を最小にする。加えて、オーミックスイッチのアンカー中に小さなＭＩＭキャパシタを配置した場合、閉状態のスイッチの最大キャパシタンスを、開状態の最小キャパシタスから大きな程度独立させることができる。

【0022】

図４は、ＭＩＭキャパシタのみが実装された（それゆえにキャパシタンス値が一定の）デバイスと、プログラム可能なＣ値を得るために全てのＭＩＭキャパシタと直列にオーミックスイッチを導入したデバイスを比較したシミュレーション分析により作成したグラフである。ＭＩＭキャパシタのデバイスＥＳＲは０．３オームである。オーミックスイッチの付加に伴い、ＥＳＲは増加するが、０．１オーミックより小さいＥＳＲペナルティを有するために、それぞれのオーミックスイッチ抵抗を６０オームより低くすれば十分である。これは、多くの非常に小さいオーミックＭＩＭスイッチからなる並列化の構成で有利である。

【0023】

ＭＥＭＳＤＶＣの作製
図５Ａ～図５Ｄは、１つの具体例にかかる様々な製造工程におけるＭＥＭＳＤＶＣ１１００の模式図である。図５Ａに示すように、基板１１０２は、その中に形成された複数の電極１１０４Ａ～１１０４Ｅを有する。電極１１０４Ａ、１１０４ＥはＭＩＭキャパシタの底部金属を形成し、電極１１０４Ｂ、１１０４Ｄは引き込み電極（pull-in electrode）を形成し、電極１１０４ＣはＲＦ電極を形成する。

【0024】

基板１１０２は、単層基板、または１またはそれ以上の相互接続を有するＣＭＯＳ基板のような多層基板を含んでも良い。加えて、電極１１０４Ａ～１１０４Ｅに使用される好適な材料は、窒化チタン、アルミニウム、タングステン、銅、チタン、および異なる材料の多層スタックを含むそれらの組み合わせを含む。

【0025】

図５Ｂに示すように、電気的絶縁性層１１０６が、次に電極１１０４Ａ～１１０４Ｅの上に堆積される。電気的絶縁性層１１０６に好適な材料は、酸化シリコン、二酸化シリコン、窒化シリコン、および酸窒化シリコンを含むシリコン系材料を含む。図５Ｂに示すように、電気的絶縁性層１１０６はＲＦ電極１１０４Ｃの上で除去され、下層の電極１１０４Ｃを露出させる。

【0026】

図５Ｃに示すように、次に、電気的導電性材料１１０８を、電気的絶縁性層１１０６の上に堆積しても良い。電気的導電性材料１１０８はＲＦ電極１１０４Ｃに対して直接的な電気接続を形成する。加えて、電気的導電性材料１１０８は、電極１１０４Ａ、１１０４Ｅの上に配置されたＭＩＭキャパシタ中の上部「金属」を形成する。電気的導電性材料１１０８に使用できる好適な材料は、チタン、窒化チタン、タングステン、アルミニウム、それらの組み合わせ、および異なる材料層を含む多層スタックを含む。導電性材料１１０８の上に、導電性コンタクト材料１１０１が堆積され、降りた状態（landed-down state）でＭＥＭＳブリッジに接続するオーミックコンタクトを形成する。電気的導電性コンタクト材料１１０１に使用される好適な材料は、Ｗ、Ｐｔ、Ｉｒ、Ｒｈ、Ｒｕ、ＲｕＯ_２、ＩＴＯおよびＭｏを含む。

【0027】

電気的導電性材料１１０８、１１１０のパターニング中、複数の電気的に分離されたバンプ１１１２が、電気的絶縁性層１１０６の上に形成されても良い。それらは、駆動状態（actuated-down state）のプレートに対して、追加の機械的サポートを提供する。一旦、電気的導電性材料１１０８、１１１０がパターニングされれば、残りの処理は、図５Ｄに示すＭＥＭＤＶＣ１１００を形成するために、またはＭＥＭＳブリッジの２つのプレートの間に絶縁性硬化材１１２５を使用する図５Ｅの代わりの具体例を形成するために行われる。

【0028】

上述のように、スイッチ素子１１１４は、その底面をコーティングする絶縁性材料を有し、これにより表面材料１１１０の上に乗る露出した導電性材料の領域１１２４があっても良い。追加の電気的絶縁性層１１１８が、プルオフ（即ちプルアップ）電極１１２０の上に形成され、シール層１１２２は、スイッチ素子１１４がキャビティの中に配置されるように、全体のＭＥＭＳデバイスをシールしても良い。作製中に、犠牲材料が使用されて、キャビティの境界を形成しても良い。

【0029】

上述のことは本開示の具体例に関するが、その基本的範囲から離れることなく、本開示の他の及び更なる具体例が考案され、その範囲は以下の請求の範囲により規定される。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図3C】

【図4】

【図5A】

【図5B】

【図5C】

【図5D】

【図5E】