特許 7023666 基板処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-02-14

(45)【発行日】2022-02-22

(54)【発明の名称】基板処理装置

(51)【国際特許分類】

   H01L 21/683 20060101AFI20220215BHJP

   H01L 21/3065 20060101ALI20220215BHJP

   C23C 16/458 20060101ALI20220215BHJP

   C23C 16/509 20060101ALI20220215BHJP

   H05H 1/46 20060101ALI20220215BHJP

【ＦＩ】

H01L21/68 R

H01L21/302 101B

C23C16/458

C23C16/509

H05H1/46 M

H05H1/46 R

【請求項の数】 7

(21)【出願番号】P 2017199736

(22)【出願日】2017-10-13

(65)【公開番号】P2018093179

(43)【公開日】2018-06-14

【審査請求日】2020-06-02

(31)【優先権主張番号】15/370,834

(32)【優先日】2016-12-06

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】512144771

【氏名又は名称】エーエスエム アイピー ホールディング ビー．ブイ．

(74)【代理人】

【識別番号】100175178

【弁理士】

【氏名又は名称】桑野 敦司

(72)【発明者】

【氏名】辻 直人

(72)【発明者】

【氏名】村主 拓也

(72)【発明者】

【氏名】池戸 洋三

【審査官】三浦 みちる

(56)【参考文献】

【文献】米国特許出願公開第２０１６／００４９３２３（ＵＳ，Ａ１）

【文献】特表２０１１－５１９１１７（ＪＰ，Ａ）

【文献】特開平０３－１７９７３５（ＪＰ，Ａ）

【文献】特開２００５－１９１０５６（ＪＰ，Ａ）

【文献】特開２００２－０４３４０２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３０６５

Ｈ０１Ｌ ２１／６８３

Ｃ２３Ｃ １６／４５８

Ｃ２３Ｃ １６／５０９

Ｈ０５Ｈ １／４６

(57)【特許請求の範囲】

【請求項1】

誘電体で形成された下部電極と、
前記下部電極に対向して設けられた上部電極と、
前記上部電極に接続され、第１周波数の交流電力を提供する第１交流電源と、
前記上部電極に接続され、前記第１周波数より低い周波数である第２周波数の交流電力を提供する第２交流電源と、
前記下部電極の中に設けられた内部電極と、
前記内部電極に接続されたフィルタ回路と、
前記フィルタ回路を介して前記内部電極に接続され、静電チャックに用いられる直流電源と、を備え、
前記フィルタ回路は、
前記第２周波数の交流電力よりも前記第１周波数の交流電力に対して低インピーダンスとなる第１フィルタ回路と、
前記第１周波数の交流電力よりも前記第２周波数の交流電力に対して低インピーダンスとなる第２フィルタ回路と、を備え、
前記第１フィルタ回路と、前記第２フィルタ回路と、前記直流電源は、前記内部電極とグランドの間に並列接続されたことを特徴とする基板処理装置。

【請求項2】

前記第１フィルタ回路は、前記内部電極とグラウンドの間をつなぐキャパシタを有し、
前記第２フィルタ回路は、前記内部電極とグラウンドの間をつなぐ、キャパシタとインダクタの直列回路を有することを特徴とする請求項１に記載の基板処理装置。

【請求項3】

前記内部電極と前記直流電源の間に、前記内部電極と前記第１フィルタ回路をつなぐ経路を避けて設けられた、前記第１周波数の交流電力よりも前記第２周波数の交流電力に対して低インピーダンスとなる第３フィルタ回路を備えたことを特徴とする請求項２に記載の基板処理装置。

【請求項4】

前記第３フィルタ回路は、キャパシタとインダクタの並列回路であることを特徴とする請求項３に記載の基板処理装置。

【請求項5】

前記第１周波数は、１３．５６ＭＨｚであり
前記第２周波数は、１００ｋＨｚ～１０００ｋＨｚであることを特徴とする請求項１～４のいずれか１項に記載の基板処理装置。

【請求項6】

前記下部電極に設けられた、前記下部電極を加熱するヒータを備えたことを特徴とする請求項１～５のいずれか１項に記載の基板処理装置。

【請求項7】

前記第１周波数の交流電力と前記第２周波数の交流電力を前記上部電極に印加することで、前記上部電極と前記下部電極の間にプラズマが発生し、
前記直流電源により前記内部電極に電圧が印加されると前記下部電極の上の基板が前記下部電極に静電吸着することを特徴とする請求項２に記載の基板処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば成膜などの基板処理に用いられる基板処理装置に関する。

【背景技術】

【0002】

特許文献１には、プラズマ処理反応室を備えた成膜装置が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】米国特許第５，３６６，５８５号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

下部電極と上部電極の間に材料ガスを供給しつつ上部電極に交流電力を供給することで下部電極と上部電極の間にプラズマを生成し、下部電極の上の基板に処理を施す基板処理装置がある。そのような基板処理装置において、静電チャックで基板を下部電極に吸着させようとすると、下部電極に電圧を印加する高圧の直流電源が必要となる。しかしながら、上述の交流電力により、当該高圧の直流電源がダメージを受ける問題があった。

【0005】

本発明は、上述のような課題を解決するためになされたもので、静電チャック用の直流電源を交流電力から保護することができる基板処理装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本願の発明に係る基板処理装置は、誘電体で形成された下部電極と、該下部電極に対向して設けられた上部電極と、該上部電極に接続され、第１周波数の交流電力を提供する第１交流電源と、該上部電極に接続され、該第１周波数より低い周波数である第２周波数の交流電力を提供する第２交流電源と、該下部電極の中に設けられた内部電極と、該内部電極に接続されたフィルタ回路と、該フィルタ回路を介して該内部電極に接続され、静電チャックに用いられる直流電源と、を備え、該フィルタ回路は、該第２周波数の交流電力よりも該第１周波数の交流電力に対して低インピーダンスとなる第１フィルタ回路と、該第１周波数の交流電力よりも該第２周波数の交流電力に対して低インピーダンスとなる第２フィルタ回路と、を備え、該第１フィルタ回路と、該第２フィルタ回路と、該直流電源は、該内部電極とグランドの間に並列接続されたことを特徴とする。

【発明の効果】

【0007】

本発明によれば、複数の交流電源のそれぞれに対しインピーダンスが低い回路を設けることで、複数の交流電源とグラウンドを低インピーダンスで接続する。これにより、静電チャック用の直流電源を交流電力から保護することができる。

【図面の簡単な説明】

【0008】

【図1】実施の形態１に係る基板処理装置の断面図である。

【図2】フィルタ回路の回路図である。

【図3】基板処理装置の動作を示す図である。

【図4】容量とインピーダンスの関係を示す表である。

【図5】実施の形態２に係るフィルタ回路の回路図である。

【図6】実施の形態３に係る基板処理装置を示す図である。

【図7】実施の形態４に係る基板処理装置を示す図である。

【図8】変形例に係る基板処理装置を示す図である。

【発明を実施するための形態】

【0009】

本発明の実施の形態に係る基板処理装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

【0010】

実施の形態１．
図１は、実施の形態１に係る基板処理装置の断面図である。この基板処理装置はチャンバ１２を備えている。チャンバ１２の中に、誘電体で形成された下部電極１４と、下部電極１４に対向して設けられた上部電極１６が設けられている。下部電極１４の材料は、例えばＡｌＮなどのセラミックとすることができる。上部電極１６にはスリット１６ａが設けられている。スリット１６ａを通って下部電極１４と上部電極１６の間に材料ガスが供給される。

【0011】

チャンバ１２および上部電極１６には、Ｏリングを介して排気ダクト２０が固定されている。排気ダクト２０は、上部電極１６と下部電極１４の間の空間を囲む。上部電極１６と下部電極１４の間に供給され、基板処理に利用されたガスは、排気ダクト２０をとおって外部に排出される。

【0012】

上部電極１６に第１交流電源２２と第２交流電源２４が接続されている。第１交流電源２２は第１周波数の交流電力を提供する。第２交流電源２４は第１周波数より低い周波数である第２周波数の交流電力を提供する。第１周波数は例えば１～３０ＭＨｚの範囲の周波数とすることができる。この周波数帯はＨＲＦ(High Radio Frequency)と呼ばれる。実施の形態１の第１交流電源２２は１３．５６ＭＨｚの交流電力を提供する。第２周波数は、１００ｋＨｚ～１０００ｋＨｚの範囲の周波数とすることができる。この周波数帯はＬＲＦ(Low Radio Frequency)と呼ばれる。実施の形態１の第２交流電源２４は４３０ｋＨｚの交流電力を提供する。

【0013】

下部電極１４は支持部２６によって支持されている。下部電極１４と支持部２６は一体的に形成されたサセプタである。下部電極１４はGrounding substrate electrodeと呼ばれることもある。下部電極１４の中にはヒータ２８が埋め込まれている。ヒータ２８は例えば平面視で渦巻き状に設けられている。ヒータ２８は支持部２６を通る配線によって電源２９に接続されている。電源２９がヒータ２８に電流供給することで、下部電極１４が加熱され、下部電極１４の上の基板も加熱される。

【0014】

下部電極１４の中に内部電極３０が設けられている。内部電極３０は例えば平面視でメッシュ状に形成された金属である。内部電極３０の材料は例えばＷである。内部電極３０は支持部２６をとおる配線によってフィルタ回路３２に接続されている。そして、このフィルタ回路３２を介して内部電極３０と直流電源３４が接続されている。直流電源３４は静電チャックを提供するために内部電極３０に電圧を印加する。

【0015】

図２は、フィルタ回路３２の回路図である。フィルタ回路３２は、内部電極３０とグラウンドの間をつなぐキャパシタ３２ａを有している。このキャパシタ３２ａを第１フィルタ回路という。第１フィルタ回路は主として、第１交流電源２２から提供された第１周波数の交流電力を通過させるために設けられている。

【0016】

フィルタ回路３２には、インダクタ３２ｂとキャパシタ３２ｃが設けられている。インダクタ３２ｂとキャパシタ３２ｃにより、内部電極３０とキャパシタ３２ａを接続する配線が、グラウンドに接続される。キャパシタ３２ｃとインダクタ３２ｂの直列回路で内部電極３０とグラウンドの間をつないでいる。このキャパシタ３２ｃとインダクタ３２ｂを第２フィルタ回路という。第２フィルタ回路は主として、第２交流電源２４から提供された第２周波数の交流電力を通過させるために設けられている。

【0017】

さらに、内部電極３０と直流電源３４の間に抵抗３２ｄが接続されている。この抵抗３２ｄは、第１周波数と第２周波数の交流電力が直流電源３４に印加されることを防止するために設けられている。しかし、本発明の実施の形態１では、上述のとおり第１フィルタ回路と第２フィルタ回路を設けたので、直流電源３４に交流電力が印加されるおそれはない。よって、抵抗３２ｄは予備的に設けられたものであり省略してもよい。

【0018】

（基板処理装置の動作）
基板処理中の基板処理装置の動作について説明する。図３は、基板処理中の動作を分かりやすく説明するために、図１の構成を簡素に表現した図である。下部電極１４の上に基板５０をのせた状態で処理を開始する。基板５０は例えばＳｉウエハである。必要に応じてヒータ２８によって基板５０を予め定められた温度に昇温しておく。上部電極１６と下部電極１４の間に材料ガスを供給しつつ、第１交流電源２２と第２交流電源２４により上部電極１６に交流電力を供給する。第１周波数の交流電力と第２周波数の交流電力を上部電極１６に重畳的に印加することで、上部電極１６と下部電極１４の間にプラズマ５２が発生する。この状態で、直流電源３４によって内部電極３０に電圧を印加すると、下部電極１４が分極し、静電チャックを提供できる。つまり、下部電極１４の上の基板５０が下部電極１４に静電吸着する。なお、本発明の実施の形態１では、内部電極３０は１つなので、プラズマが生じているときだけ静電チャックを提供できる。

【0019】

例えば、この基板処理装置で基板５０にプラズマＣＶＤを施す場合、基板５０が反ることがあった。基板５０の反りは、基板５０を高温のサセプタへ搬送するときのサセプタと基板の温度差などにより生じると考えられる。特に３Ｄ－ＮＡＮＤメモリの製造過程において基板５０が大きく反る問題があった。しかしながら、本発明の実施の形態１に係る基板処理装置によれば、基板５０を下部電極１４に静電吸着させるので、基板５０の反りを抑制しつつ、基板５０を下部電極１４に固定することができる。

【0020】

さらに、キャパシタ３２ａを有する第１フィルタ回路により第１周波数の交流電力を流すことができ、インダクタ３２ｂとキャパシタ３２ｃを有する第２フィルタ回路により第２周波数の交流電力を流すことができる。例えば、インダクタンスＬが１．３６９９ｍＨのインダクタ３２ｂと、容量が１００ｐＦのキャパシタ３２ｃを有する第２フィルタ回路の４３０ｋＨｚの交流電力に対するインピーダンスを計算すると、概ね０．１２３４５８Ωとなる。この計算において交流電力の位相は－９０°とした。また、第１フィルタ回路のキャパシタ３２ａの容量を２５０００ｐＦとすると、１３．５６ＭＨｚの交流電力に対するインピーダンスは０．５Ωと非常に小さくなる。なお、この例の場合、４３０ｋＨｚに対する合成容量は２．５Ωとなる。

【0021】

（比較例）
ここで、第２フィルタ回路を設けず、第１フィルタ回路だけを設けた比較例について考察する。比較例の基板処理装置は、図１の基板処理装置とほぼ同じであるが、図２のインダクタ３２ｂとキャパシタ３２ｃを省略した点において図１の基板処理装置と異なる。比較例の場合、第１フィルタ回路は第１周波数の交流電力と第２周波数の交流電力の両方に対して低インピーダンスにならなければならない。そのような第１フィルタ回路は、第１フィルタ回路のキャパシタの静電容量を大きくすることで実現できる。

【0022】

図４は、比較例の第１フィルタとして設けたキャパシタのインピーダンスが静電容量によってどのように変化するかを示す表である。例えば、キャパシタの静電容量を２５００ｐＦ×５とした場合には、１３．５６ＭＨｚの交流電力に対するインピーダンスが０．９Ωと良好であるものの、４３０ｋＨｚの交流電力に対するインピーダンスが３０Ωと高い。しかし、キャパシタの静電容量を２５００ｐＦ×１０まで高めると１３．５６ＭＨｚの交流電力に対するインピーダンスが０．５Ωとなり、４３０ｋＨｚの交流電力に対するインピーダンスが１５Ωとなる。したがって、キャパシタ３２ａの静電容量を非常に大きくすると、第１周波数の交流電力と第２周波数の交流電力の両方に対してある程度低いインピーダンスを提供できる。しかし、キャパシタの静電容量を非常に大きくすることは装置の大型化につながるので好ましくない。

【0023】

（実施の形態１に係る基板処理装置について）
本発明の実施の形態１では、ＨＲＦおよびＬＲＦの交流電力をグランドに流すことができるフィルタ回路を提供した。したがって、比較例の場合のようにキャパシタを大型化することなく、第１周波数の交流電力と第２周波数の交流電力を接地するフィルタとして機能するフィルタ回路３２を提供できる。フィルタ回路３２を設けることで、上部電極１６と下部電極１４の間に正常に放電が生成し、しかも静電チャック用に設けた直流電源３４を交流電力から保護することができる。

【0024】

（変形例）
本発明の実施の形態１に係る基板処理装置はその特徴を失わない範囲で様々な変形をなし得る。第１フィルタ回路としてキャパシタ３２ａを設けることで、非常に簡素な構成でありながら、例えば１３．５６ＭＨｚ程度の第１周波数の交流電力をとおすことができる。しかしながら、第１フィルタ回路は、第２周波数の交流電力よりも第１周波数の交流電力に対して低インピーダンスとなる回路であればその構成は特に限定されない。

【0025】

第２フィルタ回路は、ＬとＣで構成したが、第１周波数の交流電力よりも第２周波数の交流電力に対して低インピーダンスとなる回路であれば特に限定されない。本発明の実施の形態１に係る基板処理装置による処理内容は、プラズマ処理をともなうものであれば特に限定されない。基板処理装置をプラズマＣＶＤ装置として利用してもよいし、プラズマエッチング装置として利用しても良い。これらの変形は以下の実施の形態に係る基板処理装置に応用することができる。なお、以下の実施の形態に係る基板処理装置は実施の形態１に係る基板処理装置と共通点が多いので実施の形態１との相違点を中心に説明する。

【0026】

実施の形態２．
図５は、実施の形態２に係る基板処理装置のフィルタ回路７０を示す図である。フィルタ回路７０は、キャパシタ３２ｅとインダクタ３２ｆの並列回路で構成された第３フィルタ回路を備えている。この第３フィルタ回路は、内部電極３０と直流電源３４の間に、内部電極３０と第１フィルタ回路であるキャパシタ３２ａをつなぐ経路を避けて設けられている。すなわち、内部電極３０とキャパシタ３２ａを接続する配線から分岐した配線に第３フィルタ回路が接続されている。

【0027】

第３フィルタ回路は、第２周波数の交流電力に対して低インピーダンスとなり、第１周波数の交流電力に対し高インピーダンスとなるように形成される。すなわち、第３フィルタ回路はハイカットフィルタとして機能する。例えば、キャパシタ３２ｅの容量を１００ｐＦとし、インダクタ３２ｆのインダクタンスＬを１．３７７６μＨとした場合を考える。この場合、第３フィルタ回路の１３．５６ＭＨｚの交流電力に対するインピーダンスは２Ｅ＋７Ωである。この交流電力の位相は－９０°とした。そして、第３フィルタ回路の４３０ｋＨｚの交流電力に対するインピーダンスは３．７２５７０Ωであった。この交流電力の位相は９０°とした。そして、第２フィルタ回路のインダクタ３２ｂのインダクタンスＬを１．３６９９ｍＨとし、キャパシタ３２ｃの容量を１００ｐＦとすると、４３０ｋＨｚの交流電力に対する第２フィルタのインピーダンスを０．１２３４５８Ωとすることができる。この場合の４３０ｋＨｚに対する合成インピーダンスは３．０Ωである。

【0028】

このように、第３フィルタ回路は、第１周波数の交流電力よりも第２周波数の交流電力に対して低インピーダンスとなる。第３フィルタ回路により第１周波数の交流電力がカットされるので、当該交流電力が直流電源３４にダメージを与えることを防止できる。

【0029】

実施の形態３．
図６は、実施の形態３に係る基板処理装置を示す図である。交流電源８０によって上部電極１６の内部電極１６ｂに交流電力が提供される。下部電極１４の中に設けられた内部電極３０にはフィルタ回路３２を介して直流電源３４が接続されている。この直流電源３４により内部電極３０に電圧が印加されることで静電チャックが提供される。

【0030】

スイッチ８２によって、内部電極３０とグランドの接続と非接続を切り替えることができる。スイッチ８２は、基板に処理が施されている期間は内部電極３０とグランドを接続し、それ以外の期間は内部電極３０とグランドを非接続とする。したがって、プラズマを生成し基板に処理が施されている期間は、上部電極１６に印加された交流電力がフィルタ回路３２とスイッチ８２の両方を経由してグラウンドに流れる。また、この期間に直流電源３４が内部電極３０に印加されることで静電チャックを提供できる。

【0031】

実施の形態４．
ここまでの実施の形態では下部電極１４に内部電極が１枚しか入っていないものを説明したが、実施の形態４では下部電極１４の中に内部電極が２枚ある。図７は、実施の形態４に係る基板処理装置を示す図である。上部電極１６の中の内部電極１６ｂは接地されている。下部電極１４には２つの内部電極３０Ａ、３０Ｂが設けられている。２つの内部電極３０Ａ、３０Ｂには交流電源４０からプラズマを生成するための交流電力が供給される。直流電力は直流電源７２、７４からそれぞれ内部電極３０Ａ、３０Ｂへ供給される。１つのフィルタ回路３２が交流電源４０と直流電源７２の間に供給される。別のフィルタ回路３２が交流電源４０と直流電源７４の間に提供される。

【0032】

交流電力の供給経路にはブロッキングコンデンサ９０とスイッチ６２の並列回路がある。スイッチ６２を閉じると、交流電力が内部電極３０Ａ、３０Ｂに提供され、フィルタ回路３２により交流電力が直流電源７２、７４に印加されることが防止される。内部電極３０Ａには直流電源７２から電圧が供給され、内部電極３０Ｂには直流電源７４から電圧が供給される。これにより、上部電極１６と下部電極１４の間にプラズマを生成しつつ、静電チャックで基板５０を固定できる。スイッチ６２を開けることで、ブロッキングコンデンサ９０で交流電源４０と直流電源７２、７４を分離する。

【0033】

図８は、変形例に係る基板処理装置を示す図である。交流電源４２により上部電極１６の内部電極１６ｂに交流電力を提供する点が図７の構成と異なる。これにより、２つの交流電力でプラズマを生成できる。なお、ここまでで説明した各実施の形態は適宜に組み合わせて用いてもよい。

【符号の説明】

【0034】

１２ チャンバ、 １４ 下部電極、 １６ 上部電極、 ２２ 第１交流電源、 ２４ 第２交流電源、 ３０ 内部電極、 ３２ フィルタ回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】