ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-02-18
(45)【発行日】2022-03-01
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09G 3/36 20060101AFI20220221BHJP
G09G 3/20 20060101ALI20220221BHJP
G09G 3/34 20060101ALI20220221BHJP
G02F 1/133 20060101ALI20220221BHJP
G02F 1/13357 20060101ALI20220221BHJP
G02F 1/1334 20060101ALI20220221BHJP
G02F 1/139 20060101ALN20220221BHJP
【ＦＩ】
G09G3/36
G09G3/20 622E
G09G3/20 622L
G09G3/20 622R
G09G3/20 622D
G09G3/20 621D
G09G3/20 621B
G09G3/20 622F
G09G3/34 J
G09G3/20 641E
G02F1/133 550
G02F1/13357
G02F1/1334
G02F1/139
【請求項の数】
4
(21)【出願番号】P 2018081405
(22)【出願日】2018-04-20
(65)【公開番号】P2019191291
(43)【公開日】2019-10-31
【審査請求日】2021-03-02
(73)【特許権者】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】特許業務法人スズエ国際特許事務所
(72)【発明者】
【氏名】尾崎 匡史
【審査官】橋本 直明
(56)【参考文献】
【文献】特開２０１２－１０３６６５（ＪＰ，Ａ）
【文献】特開２０１８－０４９０８９（ＪＰ，Ａ）
【文献】特開２０１８－０６１２６９（ＪＰ，Ａ）
【文献】特開平０７－１４７６５９（ＪＰ，Ａ）
【文献】国際公開第２０１４／１１５４４１（ＷＯ，Ａ１）
【文献】特開平０７－２３００７５（ＪＰ，Ａ）
【文献】国際公開第２００５／１２４４３１（ＷＯ，Ａ１）
【文献】特開２００３－２４８４６８（ＪＰ，Ａ）
【文献】中国特許出願公開第１０１９７８３０９（ＣＮ，Ａ）
【文献】米国特許出願公開第２０１１／００３２２３１（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｇ ３／３６
Ｇ０９Ｇ ３／２０
Ｇ０９Ｇ ３／３４
Ｇ０２Ｆ １／１３３
Ｇ０２Ｆ １／１３３５７
Ｇ０２Ｆ １／１３３４
Ｇ０２Ｆ １／１３９
(57)【特許請求の範囲】
【請求項1】
複数のゲート線と、表示領域に位置した複数の画素電極と、前記表示領域に位置した共通電極と、前記表示領域に位置した表示機能層と、を有する表示パネルと、前記表示領域の外側の非表示領域に位置し前記表示機能層に光を照射する光源ユニットと、
前記複数のゲート線に接続されたゲートドライバを含み、前記複数のゲート線、前記複数の画素電極、前記共通電極、及び前記光源ユニットのそれぞれの駆動を制御する制御部と、を備え、
前記表示領域の対象領域にキャラクタを表示する際、前記制御部は、
リセット期間に、前記表示領域を第１透明状態より透明度の高い第２透明状態とし、
前記リセット期間の後の書換え期間に、前記対象領域に前記キャラクタを表示し、前記対象領域が位置する行の全域を含む書換え領域のうち前記対象領域以外の非対象領域を前記第１透明状態とし、前記表示領域のうち前記書換え領域以外の非書換え領域を前記第２透明状態に保持し、
前記ゲートドライバは、
順序回路を有し、前記書換え期間に、第１駆動周波数で前記複数のゲート線のうち前記書換え領域に位置する複数の画素電極に電気的に接続された複数の第１ゲート線を駆動し、前記第１駆動周波数より高い第２駆動周波数で前記複数のゲート線のうち前記非書換え領域に位置する複数の画素電極に電気的に接続された複数の第２ゲート線を駆動し、
前記複数の画素電極は、前記対象領域に位置する第１画素電極と、前記非対象領域に位置する第２画素電極と、前記非書換え領域に位置する第３画素電極と、を有し、
前記表示機能層は、
前記対象領域に位置し、前記第１画素電極と前記共通電極との間に印加される電圧が印加される第１表示機能層と、
前記非対象領域に位置し、前記第２画素電極と前記共通電極との間に印加される電圧が印加される第２表示機能層と、
前記非書換え領域に位置し、前記第３画素電極と前記共通電極との間に印加される電圧が印加される第３表示機能層と、を有し、
前記制御部は、
前記リセット期間に、前記第１表示機能層、前記第２表示機能層、及び前記第３表示機能層を含む前記表示機能層に第２透明電圧を印加し、
前記書換え期間に、前記第１表示機能層に散乱電圧を印加し、前記第２表示機能層に第１透明電圧を印加し、前記第３表示機能層に前記第２透明電圧が印加されている状態に保持し、
前記第１表示機能層、前記第２表示機能層、及び前記第３表示機能層を含む前記表示機能層は、リバース型高分子分散液晶を利用した液晶層であり、
前記第２透明電圧は０Ｖであり、
前記制御部は、前記第１駆動周波数及び前記第２駆動周波数を持つゲートクロック信号を前記ゲートドライバに与え、
前記ゲートドライバは、前記ゲートクロック信号に基づいて、前記書換え領域と前記非書換え領域とを異なる駆動周波数で走査し、
前記非書換え領域に位置する各々の前記画素電極の駆動周波数は、前記書換え領域に位置する各々の前記画素電極の駆動周波数より高く、
前記光源ユニットは、前記第１表示機能層、前記第２表示機能層、及び前記第３表示機能層を含む前記表示機能層に第１色の光を照射する第１発光素子と、前記表示機能層に第２色の光を照射する第２発光素子と、前記表示機能層に第３色の光を照射する第３発光素子と、を有し、
各々の１フレーム期間は、前記第１発光素子が前記第１色の光を照射する第１サブフレーム期間と、前記第２発光素子が前記第２色の光を照射する第２サブフレーム期間と、前記第３発光素子が前記第３色の光を照射する第３サブフレーム期間と、を有し、
前記制御部は、
前記リセット期間と各々の前記サブフレーム期間とを交互に設け、又は、
前記リセット期間と複数の前記サブフレーム期間とを交互に設け、又は、
前記リセット期間を前記１フレーム期間毎に１回設け、又は、
前記リセット期間を複数のフレーム期間毎に１回設ける、
表示装置。
【請求項2】
前記散乱電圧は、正極性の散乱電圧と、負極性の散乱電圧と、を有し、前記対象領域に前記キャラクタを表示する際、前記制御部は、
１フレーム期間毎に、正極性の前記散乱電圧と負極性の前記散乱電圧とを前記第１表示機能層に交互に印加する、
請求項１に記載の表示装置。
【請求項3】
前記書換え期間において、前記第１表示機能層は入射される光を散乱させ、前記第２表示機能層及び前記第３表示機能層は入射される光の平行度を維持し、
前記第３表示機能層にて維持する光の平行度は、前記第２表示機能層にて維持する光の平行度より高い、
請求項１に記載の表示装置。
【請求項4】
前記ゲートドライバは、前記順序回路と、制御配線と、複数の論理和回路と、を有し、
前記表示パネルは、前記複数の第１ゲート線のうち対応する１本の第１ゲート線に接続された第１スイッチング素子と、前記複数の第１ゲート線のうち対応する１本の第１ゲート線に接続された第２スイッチング素子と、前記複数の第２ゲート線のうち対応する１本の第２ゲート線に接続された第３スイッチング素子と、を含む複数のスイッチング素子をさらに有し、
前記複数の画素電極は、前記第１スイッチング素子に接続された前記第１画素電極と、前記第２スイッチング素子に接続された前記第２画素電極と、前記第３スイッチング素子に接続された前記第３画素電極と、を有し、
各々の前記論理和回路は、前記順序回路に接続された第１入力端子と、前記制御配線に接続された第２入力端子と、対応する１本のゲート線に接続された出力端子と、を含み、
前記複数の論理和回路は、複数の第１論理和回路と、複数の第２論理和回路と、を含み、各々の前記第１論理和回路は前記複数の第１ゲート線のうち対応する１本の第１ゲート線に接続され、各々の前記第２論理和回路は前記複数の第２ゲート線のうち対応する１本の第２ゲート線に接続され、
前記制御部は、
前記リセット期間に、前記制御配線にハイレベルの第２入力信号を与え、全てのゲート線に第１レベルのゲート信号を出力し、全てのスイッチング素子をオンし、
前記書換え期間に、前記制御配線にロウレベルの前記第２入力信号を与え、全ての第１論理和回路の前記第１入力端子にハイレベルの第１入力信号を順に与え、全ての第１ゲート線に前記第１レベルの前記ゲート信号を順に出力し、前記第１スイッチング素子及び前記第２スイッチング素子をオンし、全ての第２論理和回路の前記第１入力端子にロウレベルの前記第１入力信号を順に与え、全ての第２ゲート線に第２レベルの前記ゲート信号を順に出力し、前記第３スイッチング素子をオフする、
請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、表示装置に関する。
【背景技術】
【0002】
近年、入射した光を拡散する拡散状態と入射した光を透過させる透過状態とを切り替え可能な高分子分散液晶（Polymer Dispersed Liquid Crystal：以下、『ＰＤＬＣ』と称する場合がある）パネルを含み、画像を表示するとともに背景を透かして視認することが可能な表示装置が提案されている。このような表示装置においては、１フレーム期間が複数のサブフレーム期間を有し、サブフレーム期間毎に表示色を切り替えながら画像を表示することで多色表示が実現される。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００６－１８１２５号公報
【文献】特開２０１０－７８９０２号公報
【文献】特開２００３－１２２３１４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本実施形態は、背景の視認性及び表示品位を向上することが可能な表示装置を提供する。
【課題を解決するための手段】
【0005】
一実施形態に係る表示装置は、
複数のゲート線と、表示領域に位置した複数の画素電極と、前記表示領域に位置した共通電極と、前記表示領域に位置した表示機能層と、を有する表示パネルと、前記表示領域の外側の非表示領域に位置し前記表示機能層に光を照射する光源ユニットと、前記複数のゲート線に接続されたゲートドライバを含み、前記複数のゲート線、前記複数の画素電極、前記共通電極、及び前記光源ユニットのそれぞれの駆動を制御する制御部と、を備え、前記表示領域の対象領域にキャラクタを表示する際、前記制御部は、リセット期間に、前記表示領域を第１透明状態より透明度の高い第２透明状態とし、前記リセット期間の後の書換え期間に、前記対象領域に前記キャラクタを表示し、前記対象領域が位置する行の全域を含む書換え領域のうち前記対象領域以外の非対象領域を前記第１透明状態とし、前記表示領域のうち前記書換え領域以外の非書換え領域を前記第２透明状態に保持し、前記ゲートドライバは、順序回路を有し、前記書換え期間に、第１駆動周波数で前記複数のゲート線のうち前記書換え領域に位置する複数の画素電極に電気的に接続された複数の第１ゲート線を駆動し、前記第１駆動周波数より高い第２駆動周波数で前記複数のゲート線のうち前記非書換え領域に位置する複数の画素電極に電気的に接続された複数の第２ゲート線を駆動し、前記複数の画素電極は、前記対象領域に位置する第１画素電極と、前記非対象領域に位置する第２画素電極と、前記非書換え領域に位置する第３画素電極と、を有し、前記表示機能層は、前記対象領域に位置し、前記第１画素電極と前記共通電極との間に印加される電圧が印加される第１表示機能層と、前記非対象領域に位置し、前記第２画素電極と前記共通電極との間に印加される電圧が印加される第２表示機能層と、前記非書換え領域に位置し、前記第３画素電極と前記共通電極との間に印加される電圧が印加される第３表示機能層と、を有し、前記制御部は、前記リセット期間に、前記第１表示機能層、前記第２表示機能層、及び前記第３表示機能層を含む前記表示機能層に第２透明電圧を印加し、前記書換え期間に、前記第１表示機能層に散乱電圧を印加し、前記第２表示機能層に第１透明電圧を印加し、前記第３表示機能層に前記第２透明電圧が印加されている状態に保持し、前記第１表示機能層、前記第２表示機能層、及び前記第３表示機能層を含む前記表示機能層は、リバース型高分子分散液晶を利用した液晶層であり、前記第２透明電圧は０Ｖであり、前記制御部は、前記第１駆動周波数及び前記第２駆動周波数を持つゲートクロック信号を前記ゲートドライバに与え、前記ゲートドライバは、前記ゲートクロック信号に基づいて、前記書換え領域と前記非書換え領域とを異なる駆動周波数で走査し、前記非書換え領域に位置する各々の前記画素電極の駆動周波数は、前記書換え領域に位置する各々の前記画素電極の駆動周波数より高く、前記光源ユニットは、前記第１表示機能層、前記第２表示機能層、及び前記第３表示機能層を含む前記表示機能層に第１色の光を照射する第１発光素子と、前記表示機能層に第２色の光を照射する第２発光素子と、前記表示機能層に第３色の光を照射する第３発光素子と、を有し、各々の１フレーム期間は、前記第１発光素子が前記第１色の光を照射する第１サブフレーム期間と、前記第２発光素子が前記第２色の光を照射する第２サブフレーム期間と、前記第３発光素子が前記第３色の光を照射する第３サブフレーム期間と、を有し、前記制御部は、前記リセット期間と各々の前記サブフレーム期間とを交互に設け、又は、前記リセット期間と複数の前記サブフレーム期間とを交互に設け、又は、前記リセット期間を前記１フレーム期間毎に１回設け、又は、前記リセット期間を複数のフレーム期間毎に１回設ける。
複数のゲート線と、表示領域に位置した複数の画素電極と、前記表示領域に位置した共通電極と、前記表示領域に位置した表示機能層と、を有する表示パネルと、前記表示領域の外側の非表示領域に位置し前記表示機能層に光を照射する光源ユニットと、前記複数のゲート線に接続されたゲートドライバを含み、前記複数のゲート線、前記複数の画素電極、前記共通電極、及び前記光源ユニットのそれぞれの駆動を制御する制御部と、を備え、前記表示領域の対象領域にキャラクタを表示する際、前記制御部は、リセット期間に、前記表示領域を第１透明状態より透明度の高い第２透明状態とし、前記リセット期間の後の書換え期間に、前記対象領域に前記キャラクタを表示し、前記対象領域が位置する行の全域を含む書換え領域のうち前記対象領域以外の非対象領域を前記第１透明状態とし、前記表示領域のうち前記書換え領域以外の非書換え領域を前記第２透明状態に保持し、前記ゲートドライバは、順序回路を有し、前記書換え期間に、第１駆動周波数で前記複数のゲート線のうち前記書換え領域に位置する複数の画素電極に電気的に接続された複数の第１ゲート線を駆動し、前記第１駆動周波数より高い第２駆動周波数で前記複数のゲート線のうち前記非書換え領域に位置する複数の画素電極に電気的に接続された複数の第２ゲート線を駆動し、前記複数の画素電極は、前記対象領域に位置する第１画素電極と、前記非対象領域に位置する第２画素電極と、前記非書換え領域に位置する第３画素電極と、を有し、前記表示機能層は、前記対象領域に位置し、前記第１画素電極と前記共通電極との間に印加される電圧が印加される第１表示機能層と、前記非対象領域に位置し、前記第２画素電極と前記共通電極との間に印加される電圧が印加される第２表示機能層と、前記非書換え領域に位置し、前記第３画素電極と前記共通電極との間に印加される電圧が印加される第３表示機能層と、を有し、前記制御部は、前記リセット期間に、前記第１表示機能層、前記第２表示機能層、及び前記第３表示機能層を含む前記表示機能層に第２透明電圧を印加し、前記書換え期間に、前記第１表示機能層に散乱電圧を印加し、前記第２表示機能層に第１透明電圧を印加し、前記第３表示機能層に前記第２透明電圧が印加されている状態に保持し、前記第１表示機能層、前記第２表示機能層、及び前記第３表示機能層を含む前記表示機能層は、リバース型高分子分散液晶を利用した液晶層であり、前記第２透明電圧は０Ｖであり、前記制御部は、前記第１駆動周波数及び前記第２駆動周波数を持つゲートクロック信号を前記ゲートドライバに与え、前記ゲートドライバは、前記ゲートクロック信号に基づいて、前記書換え領域と前記非書換え領域とを異なる駆動周波数で走査し、前記非書換え領域に位置する各々の前記画素電極の駆動周波数は、前記書換え領域に位置する各々の前記画素電極の駆動周波数より高く、前記光源ユニットは、前記第１表示機能層、前記第２表示機能層、及び前記第３表示機能層を含む前記表示機能層に第１色の光を照射する第１発光素子と、前記表示機能層に第２色の光を照射する第２発光素子と、前記表示機能層に第３色の光を照射する第３発光素子と、を有し、各々の１フレーム期間は、前記第１発光素子が前記第１色の光を照射する第１サブフレーム期間と、前記第２発光素子が前記第２色の光を照射する第２サブフレーム期間と、前記第３発光素子が前記第３色の光を照射する第３サブフレーム期間と、を有し、前記制御部は、前記リセット期間と各々の前記サブフレーム期間とを交互に設け、又は、前記リセット期間と複数の前記サブフレーム期間とを交互に設け、又は、前記リセット期間を前記１フレーム期間毎に１回設け、又は、前記リセット期間を複数のフレーム期間毎に１回設ける。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【0008】
各実施形態においては、表示装置の一例として、高分子分散型液晶を適用した表示装置について説明する。各実施形態の表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末等の種々の装置に用いることができる。
【0009】
（第１の実施形態）
図１は、本実施形態における表示装置ＤＳＰの構成例を示す平面図である。
図１に示すように、第１方向Ｘ及び第２方向Ｙは互いに交差する方向であり、第３方向Ｚは第１方向Ｘ及び第２方向Ｙと交差する方向である。第１方向Ｘは、行方向に相当し、第２方向Ｙは、列方向に相当している。一例では、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、互いに直交しているが、互いに９０度以外の角度で交差していてもよい。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。
図１は、本実施形態における表示装置ＤＳＰの構成例を示す平面図である。
図１に示すように、第１方向Ｘ及び第２方向Ｙは互いに交差する方向であり、第３方向Ｚは第１方向Ｘ及び第２方向Ｙと交差する方向である。第１方向Ｘは、行方向に相当し、第２方向Ｙは、列方向に相当している。一例では、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、互いに直交しているが、互いに９０度以外の角度で交差していてもよい。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。
【0010】
表示装置ＤＳＰは、表示パネルＰＮＬ、配線基板Ｆ１，Ｆ２，Ｆ４，Ｆ５などを備えている。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、ｎ本のゲート線Ｇ（Ｇ１～Ｇｎ）、ｍ本のソース線Ｓ（Ｓ１～Ｓｍ）などを備えている。なお、ｎ及びｍはいずれも正の整数であり、ｎがｍと等しくてもよいし、ｎがｍとは異なっていてもよい。複数のゲート線Ｇは、それぞれ第１方向Ｘに延在し、第２方向Ｙに間隔をおいて並んでいる。言い換えると、複数のゲート線Ｇは、行方向に延在している。複数のソース線Ｓは、それぞれ第２方向Ｙに延在し、第１方向Ｘに間隔をおいて並んでいる。表示パネルＰＮＬは、第１方向Ｘに沿った端部Ｅ１及びＥ２と、第２方向Ｙに沿った端部Ｅ３及びＥ４とを有している。
【0011】
配線基板Ｆ１は、ゲートドライバＧＤを備えている。ゲートドライバＧＤには複数のゲート線Ｇが接続されている。配線基板Ｆ２は、ソースドライバＳＤを備えている。ソースドライバＳＤには複数のソース線Ｓが接続されている。配線基板Ｆ１及びＦ２は、それぞれ表示パネルＰＮＬ及び配線基板Ｆ４に接続されている。配線基板Ｆ５は、タイミングコントローラＴＣや電源回路ＰＣなどを備えている。配線基板Ｆ４は、配線基板Ｆ５のコネクタＣＴに接続されている。なお、配線基板Ｆ１及びＦ２は、単一の配線基板に置換されてもよい。また、配線基板Ｆ１，Ｆ２，Ｆ４は、単一の配線基板に置換されてもよい。上述したゲートドライバＧＤ、ソースドライバＳＤ、及びタイミングコントローラＴＣは本実施形態の制御部ＣＯＮを構成し、上記制御部ＣＯＮは、複数のゲート線Ｇ、複数のソース線Ｓ、後述する複数の画素電極、後述する共通電極、及び後述する光源ユニットのそれぞれの駆動を制御するように構成されている。
【0012】
【0013】
図２に示すように、表示パネルＰＮＬは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、表示機能層としての液晶層３０などを備えている。第１基板ＳＵＢ１は、透明基板１０、画素電極１１、配向膜１２などを備えている。第２基板ＳＵＢ２は、透明基板２０、共通電極２１、配向膜２２などを備えている。画素電極１１及び共通電極２１は、例えばインジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成されている。液晶層３０は、少なくとも表示領域ＤＡに位置している。液晶層３０は、高分子分散液晶を含み、配向膜１２と配向膜２２との間に位置している。本実施形態の液晶層３０は、リバース型高分子分散液晶（R-PDLC：reverse mode polymer dispersed liquid crystal）を利用している。上記の液晶層３０は、印加される電圧が低い場合に入射される光の平行度を維持し、印加される電圧が高い場合に入射される光を散乱させる。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シール材４０によって接着されている。第１基板ＳＵＢ１は、透明基板２０の端部Ｅ５よりも第２方向Ｙに延出した延出部ＥＸを有している。
【0014】
配線基板Ｆ１及びＦ２は、第１基板ＳＵＢ１の延出部ＥＸに接続されている。
光源ユニットＬＵは、表示領域ＤＡの外側の非表示領域ＮＤＡに位置している。光源ユニットＬＵは、発光素子ＬＳ、配線基板Ｆ６などを備えている。発光素子ＬＳは、配線基板Ｆ６に接続され、延出部ＥＸの上に位置している。発光素子ＬＳは、端部Ｅ５と対向する発光部（発光面）ＥＭを有している。発光部ＥＭから出射された照明光は、後述するように、端部Ｅ５に入射し、表示パネルＰＮＬを伝播する。
光源ユニットＬＵは、表示領域ＤＡの外側の非表示領域ＮＤＡに位置している。光源ユニットＬＵは、発光素子ＬＳ、配線基板Ｆ６などを備えている。発光素子ＬＳは、配線基板Ｆ６に接続され、延出部ＥＸの上に位置している。発光素子ＬＳは、端部Ｅ５と対向する発光部（発光面）ＥＭを有している。発光部ＥＭから出射された照明光は、後述するように、端部Ｅ５に入射し、表示パネルＰＮＬを伝播する。
【0015】
図３は、図１に示した表示装置ＤＳＰの主要な構成要素を示す図である。
図３に示すように、表示装置ＤＳＰは、図中に破線で示すコントローラＣＮＴを備えている。コントローラＣＮＴは、タイミングコントローラＴＣ、ゲートドライバＧＤ、ソースドライバＳＤ、Ｖｃｏｍ回路ＶＣ、光源ドライバＬＳＤなどを含んでいる。
タイミングコントローラＴＣは、外部から入力された画像データや同期信号などに基づいて各種信号を生成する。一例では、タイミングコントローラＴＣは、画像データに基づき、所定の信号処理を行って生成した映像信号をソースドライバＳＤに出力する。また、タイミングコントローラＴＣは、同期信号に基づいて生成した制御信号を、ゲートドライバＧＤ、ソースドライバＳＤ、Ｖｃｏｍ回路ＶＣ、光源ドライバＬＳＤにそれぞれ出力する。タイミングコントローラＴＣの詳細については後述する。
図３に示すように、表示装置ＤＳＰは、図中に破線で示すコントローラＣＮＴを備えている。コントローラＣＮＴは、タイミングコントローラＴＣ、ゲートドライバＧＤ、ソースドライバＳＤ、Ｖｃｏｍ回路ＶＣ、光源ドライバＬＳＤなどを含んでいる。
タイミングコントローラＴＣは、外部から入力された画像データや同期信号などに基づいて各種信号を生成する。一例では、タイミングコントローラＴＣは、画像データに基づき、所定の信号処理を行って生成した映像信号をソースドライバＳＤに出力する。また、タイミングコントローラＴＣは、同期信号に基づいて生成した制御信号を、ゲートドライバＧＤ、ソースドライバＳＤ、Ｖｃｏｍ回路ＶＣ、光源ドライバＬＳＤにそれぞれ出力する。タイミングコントローラＴＣの詳細については後述する。
【0016】
図中に二点鎖線で示す表示領域ＤＡは、複数の画素ＰＸを備えている。各画素ＰＸは、スイッチング素子ＳＷ及び画素電極１１を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタで形成されている。スイッチング素子ＳＷは、ゲート線Ｇ及びソース線Ｓと電気的に接続されている。複数の画素電極１１は、表示領域ＤＡに位置し、マトリクス状に設けられている。このため、例えば、複数の画素電極１１は、複数行に設けられている。画素電極１１は、スイッチング素子ＳＷを介してソース線Ｓに接続されている。共通電極２１は表示領域ＤＡに位置している。共通電極２１は、複数の画素電極１１と対向している。なお、本実施形態と異なり、共通電極２１は、少なくとも１つの画素ＰＸ毎に区切られ、各々共通線に接続され、共通のコモン電圧が印加される構成でもよい。
【0017】
ゲート線Ｇの各々には、ゲートドライバＧＤからゲート信号が供給される。ソース線Ｓの各々には、ソースドライバＳＤから映像信号（画像信号）が供給される。共通電極２１には、Ｖｃｏｍ回路ＶＣからコモン電圧Ｖｃｏｍが供給される。ソース線Ｓに供給された映像信号は、ゲート線Ｇに供給されたゲート信号に基づいてスイッチング素子ＳＷが導通状態となった期間に、当該スイッチング素子ＳＷに接続された画素電極１１に印加される。以下の説明においては、画素電極１１に映像信号を与えて画素電極１１と共通電極２１との間に電位差を形成することを、当該画素電極１１を備える画素ＰＸに映像信号を書き込む（或いは電圧を印加する）と記載することがある。
【0018】
光源ユニットＬＵは、液晶層３０に光を照射するように構成されている。本実施形態において、光源ユニットＬＵは、液晶層３０に無彩色以外の色の光を照射するように構成されている。光源ユニットＬＵは、複数色の発光素子ＬＳを備えている。例えば、光源ユニットＬＵは、液晶層３０に第１色の光を照射する発光素子（第１発光素子）ＬＳＲと、液晶層３０に第２色の光を照射する発光素子（第２発光素子）ＬＳＧと、液晶層３０に第３色の光を照射する発光素子（第３発光素子）ＬＳＢと、を備えている。上記の第１色、第２色、及び第３色が、互いに異なる色であることは言うまでもない。本実施形態において、第１色は赤色、第２色は緑色、第３色は青色である。
【0019】
光源ドライバＬＳＤは、これらの発光素子ＬＳＲ、ＬＳＧ、ＬＳＢの点灯期間を制御する。後に詳述するが、１フレーム期間が複数のサブフレーム期間を有する駆動方式においては、各サブフレームにおいて３つの発光素子ＬＳＲ、ＬＳＧ、ＬＳＢのうちの少なくとも１つが点灯し、サブフレーム毎に照明光の色が切り替えられる。
【0020】
以下に、高分子分散液晶層である液晶層３０を備えた表示装置の一構成例について説明する。
図４Ａは、透明状態の液晶層３０を模式的に示す図である。
図４Ａに示すように、液晶層３０は、液晶性ポリマ３１及び液晶性分子３２を含んでいる。液晶性ポリマ３１は、例えば、液晶性モノマが配向膜１２及び２２の配向規制力によって所定の方向に配向した状態で高分子化されることによって得られる。液晶性分子３２は、液晶性モノマ内に分散されており、液晶性モノマが高分子化された際に、液晶性モノマの配向方向に依存して所定の方向に配向される。なお、配向膜１２及び２２は、第１方向Ｘ及び第２方向Ｙによって規定されるＸ－Ｙ平面に沿って液晶性モノマ及び液晶性分子３２を配向させる水平配向膜であってもよいし、第３方向Ｚに沿って液晶性モノマ及び液晶性分子３２を配向させる垂直配向膜であってもよい。
図４Ａは、透明状態の液晶層３０を模式的に示す図である。
図４Ａに示すように、液晶層３０は、液晶性ポリマ３１及び液晶性分子３２を含んでいる。液晶性ポリマ３１は、例えば、液晶性モノマが配向膜１２及び２２の配向規制力によって所定の方向に配向した状態で高分子化されることによって得られる。液晶性分子３２は、液晶性モノマ内に分散されており、液晶性モノマが高分子化された際に、液晶性モノマの配向方向に依存して所定の方向に配向される。なお、配向膜１２及び２２は、第１方向Ｘ及び第２方向Ｙによって規定されるＸ－Ｙ平面に沿って液晶性モノマ及び液晶性分子３２を配向させる水平配向膜であってもよいし、第３方向Ｚに沿って液晶性モノマ及び液晶性分子３２を配向させる垂直配向膜であってもよい。
【0021】
液晶性分子３２は、正の誘電率異方性を有するポジ型であってもよいし、負の誘電率異方性を有するネガ型であってもよい。液晶性ポリマ３１及び液晶性分子３２は、それぞれ同等の光学異方性を有している。あるいは、液晶性ポリマ３１及び液晶性分子３２は、それぞれ略同等の屈折率異方性を有している。つまり、液晶性ポリマ３１及び液晶性分子３２の各々は、常光屈折率及び異常光屈折率が互いに略同等である。なお、常光屈折率及び異常光屈折率のいずれについても、液晶性ポリマ３１及び液晶性分子３２のそれぞれの値が完全に一致していなくてもよく、製造誤差などに起因したずれは許容される。また、液晶性ポリマ３１及び液晶性分子３２の各々の電界に対する応答性は異なる。すなわち、液晶性ポリマ３１の電界に対する応答性は、液晶性分子３２の電界に対する応答性より低い。
【0022】
図４Ａに示した例は、例えば、液晶層３０に電圧が印加されていない状態（画素電極１１と共通電極２１との間の電位差がゼロである状態）、あるいは、液晶層３０に後述する第２透明電圧が印加された状態に相当する。
【0023】
図４Ａに示すように、液晶性ポリマ３１の光軸Ａｘ１及び液晶性分子３２の光軸Ａｘ２は、互いに平行となる。図示した例では、光軸Ａｘ１及び光軸Ａｘ２は、いずれも第３方向Ｚに平行である。ここでの光軸とは、偏光方向によらず屈折率が１つの値になるような光線の進行方向と平行な線に相当する。
【0024】
上記の通り、液晶性ポリマ３１及び液晶性分子３２は略同等の屈折率異方性を有しており、しかも、光軸Ａｘ１及びＡｘ２は互いに平行であるため、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚを含むあらゆる方向において、液晶性ポリマ３１と液晶性分子３２との間にほとんど屈折率差がない。このため、第３方向Ｚにて液晶層３０に入射した光Ｌ１は、液晶層３０内で実質的に散乱されることなく透過する。液晶層３０は、光Ｌ１の平行度を維持することができる。同様に、第３方向Ｚに対して傾斜した斜め方向に入射した光Ｌ２及びＬ３についても、液晶層３０内でほとんど散乱されることはない。このため、高い透明性が得られる。図４Ａに示した状態を『透明状態』と称する。
【0025】
図４Ｂは、散乱状態の液晶層３０を模式的に示す図である。
図４Ｂに示すように、上記の通り、液晶性ポリマ３１の電界に対する応答性は、液晶性分子３２の電界に対する応答性より低い。このため、液晶層３０に上記の第２透明電圧及び後述する第１透明電圧の各々より高い電圧（後述の散乱電圧）が印加された状態では、液晶性ポリマ３１の配向方向がほとんど変化しないのに対して、液晶性分子３２の配向方向は電界に応じて変化する。つまり、図示したように、光軸Ａｘ１は第３方向Ｚとほとんど平行であるのに対して、光軸Ａｘ２は第３方向Ｚに対して傾斜している。このため、光軸Ａｘ１及びＡｘ２は、互いに交差する。したがって、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚを含むあらゆる方向において、液晶性ポリマ３１と液晶性分子３２との間に大きな屈折率差が生ずる。これにより、液晶層３０に入射した光Ｌ１乃至Ｌ３は、液晶層３０内で散乱される。図４Ｂに示した状態を『散乱状態』と称する。
制御部は、液晶層３０を透明状態及び散乱状態の少なくとも一方に切替える。
図４Ｂに示すように、上記の通り、液晶性ポリマ３１の電界に対する応答性は、液晶性分子３２の電界に対する応答性より低い。このため、液晶層３０に上記の第２透明電圧及び後述する第１透明電圧の各々より高い電圧（後述の散乱電圧）が印加された状態では、液晶性ポリマ３１の配向方向がほとんど変化しないのに対して、液晶性分子３２の配向方向は電界に応じて変化する。つまり、図示したように、光軸Ａｘ１は第３方向Ｚとほとんど平行であるのに対して、光軸Ａｘ２は第３方向Ｚに対して傾斜している。このため、光軸Ａｘ１及びＡｘ２は、互いに交差する。したがって、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚを含むあらゆる方向において、液晶性ポリマ３１と液晶性分子３２との間に大きな屈折率差が生ずる。これにより、液晶層３０に入射した光Ｌ１乃至Ｌ３は、液晶層３０内で散乱される。図４Ｂに示した状態を『散乱状態』と称する。
制御部は、液晶層３０を透明状態及び散乱状態の少なくとも一方に切替える。
【0026】
図５Ａは、液晶層３０が透明状態である場合の表示パネルＰＮＬを示す断面図である。図５Ａに示すように、発光素子ＬＳから出射された照明光Ｌ１１は、端部Ｅ５から表示パネルＰＮＬに入射し、透明基板２０、液晶層３０、透明基板１０などを伝播する。液晶層３０が透明状態である場合、照明光Ｌ１１は、液晶層３０でほとんど散乱されないため、透明基板１０の下面１０Ｂ及び透明基板２０の上面２０Ｔからほとんど漏れ出すことはない。
【0027】
表示パネルＰＮＬに入射する外部光Ｌ１２は、液晶層３０でほとんど散乱されることなく透過する。つまり、下面１０Ｂから表示パネルＰＮＬに入射した外部光は上面２０Ｔに透過され、上面２０Ｔから入射した外部光は下面１０Ｂに透過される。このため、表示パネルＰＮＬを上面２０Ｔ側から観察した場合には、ユーザは、表示パネルＰＮＬを透かして下面１０Ｂ側の背景を視認することができる。同様に、表示パネルＰＮＬを下面１０Ｂ側から観察した場合には、表示パネルＰＮＬを透かして上面２０Ｔ側の背景を視認することができる。
【0028】
図５Ｂは、液晶層３０が散乱状態である場合の表示パネルＰＮＬを示す断面図である。図５Ｂに示すように、発光素子ＬＳから出射された照明光Ｌ２１は、端部Ｅ５から表示パネルＰＮＬに入射し、透明基板２０、液晶層３０、透明基板１０などを伝播する。図示した例では、画素電極１１αと共通電極２１との間の液晶層３０（画素電極１１αと共通電極２１との間に印加される電圧が印加される液晶層）は透明状態であるため、照明光Ｌ２１は、液晶層３０のうち画素電極１１αと対向する領域でほとんど散乱されない。一方、画素電極１１βと共通電極２１との間の液晶層３０（画素電極１１βと共通電極２１との間に印加される電圧が印加される液晶層）は散乱状態であるため、照明光Ｌ２１は、液晶層３０のうち画素電極１１βと対向する領域で散乱される。照明光Ｌ２１のうち、一部の散乱光Ｌ２１１は上面２０Ｔから外部に放出され、また、一部の散乱光Ｌ２１２は下面１０Ｂから外部に放出される。
【0029】
画素電極１１αと重なる位置では、表示パネルＰＮＬに入射する外部光Ｌ２２は、図５Ａに示した外部光Ｌ１２と同様に、液晶層３０でほとんど散乱されることなく透過する。画素電極１１βと重なる位置では、下面１０Ｂから入射した外部光Ｌ２３は、その一部の光Ｌ２３１が液晶層３０で散乱された後に上面２０Ｔから透過される。また、上面２０Ｔから入射した外部光Ｌ２４は、その一部の光Ｌ２４１が液晶層３０で散乱された後に下面１０Ｂから透過される。
【0030】
このため、表示パネルＰＮＬを上面２０Ｔ側から観察した場合には、画素電極１１βと重なる位置で照明光Ｌ２１の色を視認することができる。加えて、一部の外部光Ｌ２３１が表示パネルＰＮＬを透過するため、表示パネルＰＮＬを透かして下面１０Ｂ側の背景を視認することもできる。同様に、表示パネルＰＮＬを下面１０Ｂ側から観察した場合には、画素電極１１βと重なる位置で照明光Ｌ２１の色を視認することができる。加えて、一部の外部光Ｌ２４１が表示パネルＰＮＬを透過するため、表示パネルＰＮＬを透かして上面２０Ｔ側の背景を視認することもできる。なお、画素電極１１αと重なる位置では、液晶層３０が透明状態であるため、照明光Ｌ２１の色はほとんど視認されず、表示パネルＰＮＬを透かして背景を視認することができる。
【0031】
図６は、液晶層３０の散乱特性を示すグラフであり、液晶層３０に印加される電圧ＶＬＣと輝度との関係を表している。ここでの輝度は、例えば図５Ｂに示したように、発光素子ＬＳから出射された照明光Ｌ２１が液晶層３０にて散乱した際に得られる散乱光Ｌ２１１の輝度に相当する。他の観点から言えば、この輝度は、液晶層３０の散乱度を表している。
【0032】
図６に示すように、電圧ＶＬＣを０Ｖから上昇させていくと、輝度は８Ｖ程度から急峻に上昇し、２０Ｖ程度で飽和する。なお、電圧ＶＬＣが０Ｖから８Ｖの間においても、輝度は僅かに上昇する。本実施形態では、２点鎖線で囲った領域、すなわち８Ｖから１６Ｖの範囲の電圧を各画素ＰＸの階調表現（例えば２５６階調）に用いる。以下、８Ｖ＜ＶＬＣ≦１６Ｖの電圧を『散乱電圧』と呼ぶ。また、本実施形態では、一点鎖線で囲った領域、すなわち０Ｖ≦ＶＬＣ≦８Ｖの電圧を『透明電圧』と呼ぶ。透明電圧ＶＡは、上述した第１透明電圧ＶＡ１及び第２透明電圧ＶＡ２を含んでいる。なお、散乱電圧ＶＢ及び透明電圧ＶＡの下限値及び上限値はこの例に限られず、液晶層３０の散乱特性に応じて適宜に定め得る。
【0033】
ここで、液晶層３０に散乱電圧ＶＢを印加した際に液晶層３０に入射される光の散乱度が最も高くなる場合の散乱度を１００％とする。ここでは、１６Ｖの散乱電圧ＶＢを液晶層３０に印加した際の散乱度を１００％としている。例えば、透明電圧ＶＡは、散乱度（輝度）が１０％未満となる電圧ＶＬＣの範囲と定義することができる。あるいは、透明電圧ＶＡは、最低階調に対応する電圧（図６の例では８Ｖ）以下の電圧ＶＬＣと定義することもできる。
また、透明電圧ＶＡ（第１透明電圧ＶＡ１及び第２透明電圧ＶＡ２）は、図６に示した例と異なっていてもよい。例えば、上記第１透明電圧ＶＡ１は、散乱度が１０％以上５０％以下の範囲となる電圧であってもよい。また、上記第２透明電圧ＶＡ２は、散乱度が１０％未満の範囲となる電圧であってもよい。
また、透明電圧ＶＡ（第１透明電圧ＶＡ１及び第２透明電圧ＶＡ２）は、図６に示した例と異なっていてもよい。例えば、上記第１透明電圧ＶＡ１は、散乱度が１０％以上５０％以下の範囲となる電圧であってもよい。また、上記第２透明電圧ＶＡ２は、散乱度が１０％未満の範囲となる電圧であってもよい。
【0034】
なお、図６に示したグラフは、液晶層３０に印加する電圧の極性が正極性（＋）の場合と、負極性（－）の場合とに適用可能である。後者の場合、電圧ＶＬＣは、負極性の電圧の絶対値である。
【0035】
表示装置ＤＳＰには、液晶層３０に印加する電圧の極性を反転する極性反転駆動を適用することができる。図７Ａ、図７Ｂ、及び図７Ｃは、極性反転駆動の概要を示す図である。
図７Ａは、１本のゲート線Ｇに接続された一群の画素ＰＸ（１ライン）ごとに、液晶層３０に印加する電圧（画素ＰＸに書き込む電圧）を正極性（＋）と負極性（－）とで反転する１ライン反転駆動を表している。このような駆動方法においては、例えば、ゲートドライバＧＤがゲート線Ｇにゲート信号を供給する水平期間ごとに、共通電極２１に供給されるコモン電圧の極性と、ソースドライバＳＤからソース線Ｓに供給される映像信号の極性（ソース線電圧の極性）とが反転される。同じ水平期間において、コモン電圧の極性と映像信号の極性は、例えば逆である。
図７Ａは、１本のゲート線Ｇに接続された一群の画素ＰＸ（１ライン）ごとに、液晶層３０に印加する電圧（画素ＰＸに書き込む電圧）を正極性（＋）と負極性（－）とで反転する１ライン反転駆動を表している。このような駆動方法においては、例えば、ゲートドライバＧＤがゲート線Ｇにゲート信号を供給する水平期間ごとに、共通電極２１に供給されるコモン電圧の極性と、ソースドライバＳＤからソース線Ｓに供給される映像信号の極性（ソース線電圧の極性）とが反転される。同じ水平期間において、コモン電圧の極性と映像信号の極性は、例えば逆である。
【0036】
【0037】
図７Ｃは、１つの画像データに応じた画像を表示するフレーム期間ごとに液晶層３０に印加する電圧を正極性（＋）と負極性（－）とで反転するフレーム反転駆動を表している。このような駆動方法においては、例えば、１フレーム期間ごとに、コモン電圧の極性と、映像信号の極性とが反転される。同じフレーム期間において、コモン電圧の極性と映像信号の極性は、例えば逆である。
【0038】
図８は、図７Ａに示した１ライン反転駆動を適用した表示駆動において、共通電極２１に供給されるコモン電圧Ｖｃｏｍと、ソース線Ｓ（あるいは画素電極１１）に供給されるソース線電圧Ｖｓｉｇとの一例を示す図である。
【0039】
図８に示すように、ソース線電圧Ｖｓｉｇに関しては、階調の最大値（ｍａｘ）に相当する波形と、階調の最小値（ｍｉｎ）に相当する波形とを示している。ここでは、ソース線電圧Ｖｓｉｇ（ｍｉｎ）の波形を実線で示し、コモン電圧Ｖｃｏｍの波形を二点鎖線で示し、ソース線電圧Ｖｓｉｇ（ｍａｘ）の波形を破線で示している。この図の例において、コモン電圧Ｖｃｏｍ及びソース線電圧Ｖｓｉｇ（最大値の波形を参照）は、一フレーム期間Ｐｆごとに極性反転している。基準電圧Ｖｓｉｇ－ｃは、例えば８Ｖである。コモン電圧Ｖｃｏｍ及びソース線電圧Ｖｓｉｇの各々において、下限値は０Ｖであり、上限値は１６Ｖである。
但し、フレーム期間Ｐｆが複数のサブフレーム期間を含んでいる場合、コモン電圧Ｖｃｏｍの極性と、ソース線電圧Ｖｓｉｇの極性とを、一フレーム期間Ｐｆ毎に反転してもよいが、一フィールド期間毎に反転してもよい。
但し、フレーム期間Ｐｆが複数のサブフレーム期間を含んでいる場合、コモン電圧Ｖｃｏｍの極性と、ソース線電圧Ｖｓｉｇの極性とを、一フレーム期間Ｐｆ毎に反転してもよいが、一フィールド期間毎に反転してもよい。
【0040】
図８に示す例に限らず、後述する図９の例を含めた極性反転駆動に注目すると、液晶層３０に印加する駆動電圧（画素ＰＸに書き込む電圧）が正極性である場合、ソース線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍとの差（Ｖｓｉｇ－Ｖｃｏｍ）は０Ｖ又は正の電圧値となる。一方、液晶層３０に印加する駆動電圧（画素ＰＸに書き込む電圧）が負極性である場合、ソース線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍとの差（Ｖｓｉｇ－Ｖｃｏｍ）は０Ｖ又は負の電圧値となる。
【0041】
図８に示す極性反転駆動に注目すると、画素ＰＸに正極性の電圧を書き込む期間において、コモン電圧Ｖｃｏｍは０Ｖとなり、ソース線電圧Ｖｓｉｇは８Ｖ以上かつ１６Ｖ以下の範囲で画像データが示す階調に応じた電圧値となる。一方、画素ＰＸに負極性の電圧を書き込む期間において、コモン電圧Ｖｃｏｍは１６Ｖとなり、ソース線電圧Ｖｓｉｇは０Ｖ以上かつ８Ｖ以下の範囲で画像データが示す階調に応じた電圧値となる。すなわち、いずれの場合でも、共通電極２１と画素電極１１との間には、８Ｖ以上かつ１６Ｖ以下の電圧が印加される。
【0042】
図６に示したように、液晶層３０に印加される電圧ＶＬＣが８Ｖであっても、言い換えると液晶層３０に第１透明電圧ＶＡ１が印加されても、液晶層３０は０～１０％程度の散乱度を有している。したがって、ソース線電圧Ｖｓｉｇを階調の最小値とした場合であっても、表示パネルＰＮＬに入射する外部光は僅かに散乱され、表示パネルＰＮＬの背景の視認性が低下し得る場合がある。
このため、後述するが、画素電極１１と共通電極２１との間の電圧を例えば階調の下限値よりも小さくする透明駆動（後述するリセット期間における駆動）を画像表示のシーケンスに取り入れることで、表示パネルＰＮＬの背景の視認性を向上させることができる。
このため、後述するが、画素電極１１と共通電極２１との間の電圧を例えば階調の下限値よりも小さくする透明駆動（後述するリセット期間における駆動）を画像表示のシーケンスに取り入れることで、表示パネルＰＮＬの背景の視認性を向上させることができる。
【0043】
ここで、ソースドライバＳＤの出力と、コモン電圧Ｖｃｏｍとの関係について説明する。
ソースドライバＳＤの耐電圧が低い場合、液晶印加電圧を高くするためにコモン電圧Ｖｃｏｍを反転駆動させる。この時ソースドライバＳＤは、同時に、正極性のソース線電圧Ｖｓｉｇ（例えば基準電圧Ｖｓｉｇ－ｃ～１６Ｖ）、及び負極性のソース線電圧Ｖｓｉｇ（例えば０Ｖ～基準電圧Ｖｓｉｇ－ｃ）の何れか一方しか、出力することができない。また、コモン電圧Ｖｃｏｍの極性は、ソースドライバＳＤの出力と反対の極性である。
ソースドライバＳＤの耐電圧が低い場合、液晶印加電圧を高くするためにコモン電圧Ｖｃｏｍを反転駆動させる。この時ソースドライバＳＤは、同時に、正極性のソース線電圧Ｖｓｉｇ（例えば基準電圧Ｖｓｉｇ－ｃ～１６Ｖ）、及び負極性のソース線電圧Ｖｓｉｇ（例えば０Ｖ～基準電圧Ｖｓｉｇ－ｃ）の何れか一方しか、出力することができない。また、コモン電圧Ｖｃｏｍの極性は、ソースドライバＳＤの出力と反対の極性である。
【0044】
但し、高耐電圧のソースドライバＳＤを使用する場合、ソース線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍとの関係は、上述した関係であってもよいが、次の関係であってもよい。すなわち、コモン電圧Ｖｃｏｍは０Ｖに固定され、ソースドライバＳＤが出力するソース線電圧Ｖｓｉｇは、正極性時に０～＋１６Ｖとなり、負極性時に－１６～０Ｖとなる。
【0045】
図９は、透明駆動におけるコモン電圧Ｖｃｏｍとソース線電圧Ｖｓｉｇの一例を示す図である。ここでは、ソース線電圧Ｖｓｉｇの波形を実線で示し、コモン電圧Ｖｃｏｍの波形を二点鎖線で示している。
図９に示すように、図８の例と同じく、コモン電圧Ｖｃｏｍは、一フレーム期間Ｐｆごとに０Ｖと１６Ｖとに交互に切替っている。透明駆動においては、フレーム期間Ｐｆごとに、ソース線電圧Ｖｓｉｇの電圧値は、コモン電圧Ｖｃｏｍと一致している（Ｖｓｉｇ＝Ｖｃｏｍ＝０Ｖ又はＶｓｉｇ＝Ｖｃｏｍ＝１６Ｖ）。なお、図９においては、ソース線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍの図示の関係上、両者を僅かにずらして表している。このため、液晶層３０には０Ｖが印加される。言い換えると、液晶層３０には第２透明電圧ＶＡ２が印加される。
図９に示すように、図８の例と同じく、コモン電圧Ｖｃｏｍは、一フレーム期間Ｐｆごとに０Ｖと１６Ｖとに交互に切替っている。透明駆動においては、フレーム期間Ｐｆごとに、ソース線電圧Ｖｓｉｇの電圧値は、コモン電圧Ｖｃｏｍと一致している（Ｖｓｉｇ＝Ｖｃｏｍ＝０Ｖ又はＶｓｉｇ＝Ｖｃｏｍ＝１６Ｖ）。なお、図９においては、ソース線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍの図示の関係上、両者を僅かにずらして表している。このため、液晶層３０には０Ｖが印加される。言い換えると、液晶層３０には第２透明電圧ＶＡ２が印加される。
【0046】
但し、透明駆動におけるソース線電圧Ｖｓｉｇは、図９に示した例に限定されるものではない。例えば、コモン電圧Ｖｃｏｍが０Ｖとなる期間、ソース線電圧Ｖｓｉｇは０Ｖを超え８Ｖ未満となってもよい（０Ｖ＜Ｖｓｉｇ＜８Ｖ）。コモン電圧Ｖｃｏｍが１６Ｖとなる期間、ソース線電圧Ｖｓｉｇは８Ｖを超え１６Ｖ未満となってもよい（８Ｖ＜Ｖｓｉｇ＜１６Ｖ）。何れにおいても、透明駆動によれば、ソース線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍとの差の絶対値が８Ｖ未満となり、液晶層３０を透過する光の平行度が増す。言い換えると、第２透明電圧ＶＡ２は０Ｖに限らず、第２透明電圧ＶＡ２の絶対値は８Ｖ未満であってもよい。
【0047】
なお、透明駆動では、液晶層３０に印加される電圧が階調の下限値（例えば８Ｖ）未満となればよく、ソース線電圧Ｖｓｉｇはコモン電圧Ｖｃｏｍと完全に一致しなくてもよい。上記のように、液晶層３０に散乱電圧ＶＢを印加した際に液晶層３０に入射される光の散乱度が最も高くなる場合の散乱度を１００％とする。例えば、第２透明電圧ＶＡ２は、散乱度が１０％未満となる電圧である方が望ましい。
【0048】
図１０は、透明駆動におけるコモン電圧Ｖｃｏｍとソース線電圧Ｖｓｉｇの他の例を示す図である。ここでは、ソース線電圧Ｖｓｉｇの波形を実線で示し、コモン電圧Ｖｃｏｍの波形を二点鎖線で示している。
図１０に示すように、この例では、透明駆動において、コモン電圧Ｖｃｏｍ及びソース線電圧Ｖｓｉｇの極性反転が停止されている。さらに、コモン電圧Ｖｃｏｍ及びソース線電圧Ｖｓｉｇが８Ｖ（上述の基準電圧Ｖｓｉｇ－ｃ）で一致している。なお、コモン電圧Ｖｃｏｍ及びソース線電圧Ｖｓｉｇは、０Ｖなど、基準電圧Ｖｓｉｇ－ｃ以外の電圧で一致してもよい。また、図９に示した場合と同様に、第２透明電圧ＶＡ２は、散乱度が１０％未満となる電圧である方が望ましい。
以上、１ライン反転駆動を例に透明駆動を説明したが、２ライン以上のライン反転駆動やフレーム反転駆動にも同様の透明駆動を適用できる。
図１０に示すように、この例では、透明駆動において、コモン電圧Ｖｃｏｍ及びソース線電圧Ｖｓｉｇの極性反転が停止されている。さらに、コモン電圧Ｖｃｏｍ及びソース線電圧Ｖｓｉｇが８Ｖ（上述の基準電圧Ｖｓｉｇ－ｃ）で一致している。なお、コモン電圧Ｖｃｏｍ及びソース線電圧Ｖｓｉｇは、０Ｖなど、基準電圧Ｖｓｉｇ－ｃ以外の電圧で一致してもよい。また、図９に示した場合と同様に、第２透明電圧ＶＡ２は、散乱度が１０％未満となる電圧である方が望ましい。
以上、１ライン反転駆動を例に透明駆動を説明したが、２ライン以上のライン反転駆動やフレーム反転駆動にも同様の透明駆動を適用できる。
【0049】
続いて、透明駆動を取り入れた表示装置ＤＳＰの制御例につき、図１１乃至図１５を参照して説明する。なお、ここでは、１フレーム期間が複数のサブフレーム（フィールド）期間を有する駆動方式を表示装置ＤＳＰに適用する。このような駆動方式は、例えばフィールドシーケンシャル方式と呼ばれる。各サブフレーム期間においては、赤色、緑色、及び青色の画像がそれぞれ表示される。このように時分割で表示された各色の画像が合わさって、多色表示の画像としてユーザに視認される。
【0050】
図１１は、図３に示したタイミングコントローラＴＣの一構成例を示す図である。
図１１に示すように、タイミングコントローラＴＣは、タイミング生成部５０、フレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３、光源制御部５４、アドレス検出部である検出部５５などを備えている。
図１１に示すように、タイミングコントローラＴＣは、タイミング生成部５０、フレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３、光源制御部５４、アドレス検出部である検出部５５などを備えている。
【0051】
フレームメモリ５１は、外部から入力される１フレーム分の画像データを記憶する。ラインメモリ５２Ｒ、５２Ｇ、５２Ｂは、それぞれ赤色、緑色、及び青色のサブフレームデータを記憶する。各サブフレームデータは、各画素ＰＸに時分割で表示させる赤色、緑色、青色の画像（例えば各画素ＰＸの階調値）を表す。ラインメモリ５２Ｒ、５２Ｇ、５２Ｂが記憶する各色のサブフレームデータは、フレームメモリ５１が記憶する画像データの１つ前のフレームに相当する。データ変換部５３は、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂが記憶する各色のサブフレームデータに対してガンマ補正などの各種のデータ変換処理を施して映像信号を生成し、上述のソースドライバＳＤに出力する。なお、フレームメモリ５１にてＲＧＢのデータに振り分けてデータ変換部５３にＲＧＢのデータを送るようにタイミングコントローラＴＣが構成されていてもよい。この場合、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ無しに、タイミングコントローラＴＣを構成することも可能である。
【0052】
光源制御部５４は、光源制御信号を上述の光源ドライバＬＳＤに出力する。光源ドライバＬＳＤは、光源制御信号に基づいて、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢを駆動する。発光素子ＬＳＲ、ＬＳＧ、ＬＳＢは、例えばＰＷＭ（Pulse Width Modulation）制御により駆動することができる。すなわち、光源ドライバＬＳＤは、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢに出力する信号のデューティ比によって、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢの各々の輝度を調整することができる。
【0053】
タイミング生成部５０は、外部から入力される垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃに同期して、フレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３、及び光源制御部５４の動作タイミングを制御する。また、タイミング生成部５０は、ソースドライバ制御信号を出力するによりソースドライバＳＤを制御するとともに、ゲートドライバ制御信号を出力することによりゲートドライバＧＤを制御し、Ｖｃｏｍ制御信号を出力する。
【0054】
検出部５５は、外部から入力される１フレーム分の画像データに画像のデータが含まれている場合、画像のデータのアドレスを検出するように構成されている。上記画像としては、表示領域ＤＡの一部に表示されるキャラクタである。上記キャラクタとしては、文字を含む記号、図、アイコンなどが挙げられる。また、画像データにキャラクタのデータが含まれている場合とは、ディジタルデータの全てのビットの少なくとも１個所に０以外のデータを含んでいる場合である。画像のデータのアドレス情報は、データ変換部５３に与えられる。このため、タイミングコントローラＴＣは、外部から入力される画像データに画像のデータが含まれている場合、画像を表示する領域以外の領域の散乱度（透明度）を調整するため、加工した映像信号を生成し、ソースドライバＳＤに出力することができる。加工した映像信号を生成する際は、データ変換部５３による演算にて行ったり、タイミングコントローラＴＣのテーブル５６に格納されたデータを利用して行ったり、することができる。
【0055】
ここで、画像（キャラクタ）を表示する領域以外の領域の散乱度（透明度）を調整する例について説明する。
図１２に示すように、ユーザは、背景のうちＦ山を表示装置ＤＳＰ越しにみているものとする。この場合、表示領域ＤＡに「Mount F」の文字列の画像ＣＨを単に表示した場合、画像ＣＨが背景のＦ山に重なり、ユーザは画像ＣＨを視認（識別）し難くなる恐れがある。そこで、本実施形態では、画像ＣＨが背景のＦ山に重なる場合においても、ユーザが画像ＣＨを視認し易くなる技術を提供するものである。又は、背景の影響をユーザが受け難くなる技術を提供するものである。
図１２に示すように、ユーザは、背景のうちＦ山を表示装置ＤＳＰ越しにみているものとする。この場合、表示領域ＤＡに「Mount F」の文字列の画像ＣＨを単に表示した場合、画像ＣＨが背景のＦ山に重なり、ユーザは画像ＣＨを視認（識別）し難くなる恐れがある。そこで、本実施形態では、画像ＣＨが背景のＦ山に重なる場合においても、ユーザが画像ＣＨを視認し易くなる技術を提供するものである。又は、背景の影響をユーザが受け難くなる技術を提供するものである。
【0056】
ここで、表示領域ＤＡのうち、画像ＣＨを表示する領域を対象領域ＯＡとする。本実施形態において、画像ＣＨは間隔を置いて並んだ６文字であるため、対象領域ＯＡは不連続な領域である。表示領域ＤＡのうち、少なくとも対象領域ＯＡが位置する行の全域を含む領域を書換え領域ＲＡとする。本実施形態において、書換え領域ＲＡは、対象領域ＯＡの位置する行の全域だけではなく、対象領域ＯＡより端部Ｅ１側のいくつかの行の全域と、対象領域ＯＡより端部Ｅ２側のいくつかの行の全域と、を含んでいる。また、書換え領域ＲＡは、この例では表示領域ＤＡの第２方向Ｙの中央の領域である。書換え領域ＲＡのうち対象領域ＯＡ以外の領域を非対象領域ＮＯＡとする。対象領域ＯＡは、階調電圧の所定の電圧以上である散乱電圧ＶＢが与えられている画素に対応する領域である。非対象領域ＮＯＡは、第１透明電圧ＶＡ１が与えられている画素に対応する領域である。なお、上記第１透明電圧ＶＡ１は、階調電圧の階調表現が可能になる付近の所定の範囲の電圧である。表示領域ＤＡのうち書換え領域ＲＡ以外の領域を非書換え領域ＮＲＡとする。
この例では、表示領域ＤＡは、書換え領域ＲＡより端部Ｅ１側の非書換え領域ＮＲＡ１と、書換え領域ＲＡより端部Ｅ２側の非書換え領域ＮＲＡ２と、を有している。上記のように、書換え領域ＲＡの画素には散乱電圧ＶＢ又は第１透明電圧ＶＡ１が与えられ、非書換え領域ＮＲＡ１，ＮＲＡ２の画素には第２透明電圧ＶＡ２が与えられる。
この例では、表示領域ＤＡは、書換え領域ＲＡより端部Ｅ１側の非書換え領域ＮＲＡ１と、書換え領域ＲＡより端部Ｅ２側の非書換え領域ＮＲＡ２と、を有している。上記のように、書換え領域ＲＡの画素には散乱電圧ＶＢ又は第１透明電圧ＶＡ１が与えられ、非書換え領域ＮＲＡ１，ＮＲＡ２の画素には第２透明電圧ＶＡ２が与えられる。
【0057】
図１３Ａには、表示パネルＰＮＬのうち説明に必要な部分のみを示している。また、図１３Ａには、光路を示し、光が液晶層３０で拡散される様子や、光の平行度が液晶層３０で維持される様子も示している。図１３Ｂには、図１３Ａに示した複数の画素電極１１と、複数のゲート線Ｇと、複数のソース線Ｓと、複数のスイッチング素子ＳＷとの接続関係を示している。
【0058】
図１３Ａ及び図１３Ｂに示すように、複数の画素電極１１は、上記対象領域ＯＡに位置する第１画素電極１１Ｃと、上記非対象領域ＮＯＡに位置する第２画素電極１１Ｄと、上記非書換え領域ＮＲＡ２（ＮＲＡ）に位置する第３画素電極１１Ｅと、を含んでいる。ここで、書換え領域ＲＡに位置する画素ＰＸのためのゲート線Ｇを第１ゲート線Ｇａとする。また、非書換え領域ＮＲＡに位置する画素ＰＸのためのゲート線Ｇを第２ゲート線Ｇｂとする。
【0059】
第１画素電極１１Ｃ及び第２画素電極１１Ｄの各々は、複数の第１ゲート線Ｇａのうち対応する１本の第１ゲート線Ｇａに電気的に接続されている。例えば、第１画素電極１１Ｃと第２画素電極１１Ｄとは、同一の１本の第１ゲート線Ｇａに電気的に接続されている。第３画素電極１１Ｅは、複数の第２ゲート線Ｇｂのうち対応する１本の第２ゲート線Ｇｂに電気的に接続されている。各々のスイッチング素子ＳＷにおいて、ゲート電極は対応する１本のゲート線Ｇに接続され、ソース電極及びドレイン電極の一方は対応する１本のソース線Ｓに接続され、それらの他方は対応する画素電極１１に接続されている。
【0060】
液晶層３０（表示機能層）は、第１画素電極１１Ｃと共通電極２１との間に印加される電圧が印加される第１液晶層３０Ｃ（第１表示機能層）と、第２画素電極１１Ｄと共通電極２１との間に印加される電圧が印加される第２液晶層３０Ｄ（第２表示機能層）と、第３画素電極１１Ｅと共通電極２１との間に印加される電圧が印加される第３液晶層３０Ｅ（第３表示機能層）と、を含んでいる。本実施形態において、第１液晶層３０Ｃは第１画素電極１１Ｃと共通電極２１とに挟まれ、第２液晶層３０Ｄは第２画素電極１１Ｄと共通電極２１とに挟まれ、第３液晶層３０Ｅは第３画素電極１１Ｅと共通電極２１とに挟まれている。
【0061】
複数の画素ＰＸは、第１画素ＰＸＣ、第２画素ＰＸＤ、及び第３画素ＰＸＥを含んでいる。第１画素ＰＸＣは、第１スイッチング素子ＳＷＣ、第１スイッチング素子ＳＷＣに接続された第１画素電極１１Ｃ、第１液晶層３０Ｃなどを含んでいる。第２画素ＰＸＤは、第２スイッチング素子ＳＷＤ、第２スイッチング素子ＳＷＤに接続された第２画素電極１１Ｄ、第２液晶層３０Ｄなどを含んでいる。第３画素ＰＸＥは、第３スイッチング素子ＳＷＥ、第３スイッチング素子ＳＷＥに接続された第３画素電極１１Ｅ、第３液晶層３０Ｅなどを含んでいる。
【0062】
液晶層３０（第１液晶層３０Ｃ、第２液晶層３０Ｄ、及び第３液晶層３０Ｅ）は、上記散乱電圧ＶＢが印加された場合に入射される光を散乱させ、第１透明電圧ＶＡ１が印加された場合に入射される光の平行度を維持し、第２透明電圧ＶＡ２が印加された場合に入射される光の平行度を維持する。
【0063】
上記第２透明電圧ＶＡ２が印加された場合に液晶層３０を透過する光の平行度は、上記第１透明電圧ＶＡ１が印加された場合に液晶層３０を透過する光の平行度より高い。上記第１透明電圧ＶＡ１が印加された場合に液晶層３０を透過する光の平行度は、上記散乱電圧ＶＢが印加された場合に液晶層３０を透過する光の平行度より高い。
また、上記散乱電圧ＶＢが印加された場合に液晶層３０を透過する光の散乱度は、上記第１透明電圧ＶＡ１が印加された場合に液晶層３０を透過する光の散乱度より高い。上記第１透明電圧ＶＡ１が印加された場合に液晶層３０を透過する光の散乱度は、上記第２透明電圧ＶＡ２が印加された場合に液晶層３０を透過する光の散乱度より高い。
また、上記散乱電圧ＶＢが印加された場合に液晶層３０を透過する光の散乱度は、上記第１透明電圧ＶＡ１が印加された場合に液晶層３０を透過する光の散乱度より高い。上記第１透明電圧ＶＡ１が印加された場合に液晶層３０を透過する光の散乱度は、上記第２透明電圧ＶＡ２が印加された場合に液晶層３０を透過する光の散乱度より高い。
【0064】
図１２、図１３Ａ及び図１３Ｂに示すように、表示領域ＤＡの対象領域ＯＡに画像ＣＨを表示する際、本実施形態の上記制御部ＣＯＮは、対象領域ＯＡに画像ＣＨを表示し、非対象領域ＮＯＡを透明にし、非書換え領域ＮＲＡを透明にする。非書換え領域ＮＲＡの透明度は、非対象領域ＮＯＡの透明度より高い。本実施形態において、液晶層３０はリバース型高分子分散液晶を利用しているため、第１透明電圧ＶＡ１は第２透明電圧ＶＡ２より高くなり、散乱電圧ＶＢは第１透明電圧ＶＡ１より高くなる。但し、本実施形態と異なり、液晶層３０がノーマル型高分子分散液晶を利用している場合、第１透明電圧ＶＡ１は散乱電圧ＶＢより高くなり、第２透明電圧ＶＡ２は第１透明電圧ＶＡ１より高くなる。
【0065】
このため、上記制御部は、第１液晶層３０Ｃに散乱電圧ＶＢを印加し、第２液晶層３０Ｄに第１透明電圧ＶＡ１を印加し、第３液晶層３０Ｅに第２透明電圧ＶＡ２を印加する。対象領域ＯＡに画像ＣＨを表示する期間のうちの１フレーム期間に注目すると、上記制御部ＣＯＮは、光源ユニットＬＵを駆動して液晶層３０に光を照射させ、液晶層３０に光が照射される期間に、第１液晶層３０Ｃに散乱電圧ＶＢを印加し、第２液晶層３０Ｄに第１透明電圧ＶＡ１を印加し、第３液晶層３０Ｅに第２透明電圧ＶＡ２を印加する。
【0066】
画像ＣＨの色（第１領域Ａ１に表示する色）は、光源ユニットＬＵが発する色に基づくこととなる。このため、上記制御部ＣＯＮは、画像ＣＨの色を、光源ユニットＬＵが発する単色としたり、光源ユニットＬＵが発する複数色の混色としたり、することができる。また、画像ＣＨを全て単色で表示したり、画像ＣＨを部分毎に色を異ならせて表示したり、することも可能である。
【0067】
第１液晶層３０Ｃの光の散乱度は、第２液晶層３０Ｄ及び第３液晶層３０Ｅのそれぞれの光の散乱度より高い。第１液晶層３０Ｃは散乱状態となる。このため、表示パネルＰＮＬ越しに背景をみた場合、対象領域ＯＡにおいて、背景の視認性を最も低下させることができる。
一方、第３液晶層３０Ｅを通る光の平行度は、第１液晶層３０Ｃ及び第２液晶層３０Ｄのそれぞれを通る光の平行度より高い。第３液晶層３０Ｅは第２透明状態となる。このため、表示パネルＰＮＬ越しに背景をみた場合、非書換え領域ＮＲＡにおける背景の視認性が最も良好となる。
また、第２液晶層３０Ｄも第１透明状態となる。但し、第２液晶層３０Ｄを透過する光の散乱度は、第３液晶層３０Ｅを透過する光の散乱度より高い。表示パネルＰＮＬ越しに背景をみた場合、非対象領域ＮＯＡにおいては背景をぼかすことができ、非対象領域ＮＯＡにおける背景の視認性を低下させることができるため、ユーザは画像ＣＨを視認し易くなる。
一方、第３液晶層３０Ｅを通る光の平行度は、第１液晶層３０Ｃ及び第２液晶層３０Ｄのそれぞれを通る光の平行度より高い。第３液晶層３０Ｅは第２透明状態となる。このため、表示パネルＰＮＬ越しに背景をみた場合、非書換え領域ＮＲＡにおける背景の視認性が最も良好となる。
また、第２液晶層３０Ｄも第１透明状態となる。但し、第２液晶層３０Ｄを透過する光の散乱度は、第３液晶層３０Ｅを透過する光の散乱度より高い。表示パネルＰＮＬ越しに背景をみた場合、非対象領域ＮＯＡにおいては背景をぼかすことができ、非対象領域ＮＯＡにおける背景の視認性を低下させることができるため、ユーザは画像ＣＨを視認し易くなる。
【0068】
次に、本実施形態のゲートドライバＧＤについて説明する。
図１４に示すように、ゲートドライバＧＤは、順序回路ＳＣと、制御配線ＷＲと、複数の論理和回路（ＯＲ回路）ＯＣとを備えている。順序回路ＳＣは、複数のシフトレジスタＳＲを有している。複数のシフトレジスタＳＲは、直列に接続されている。
図１４に示すように、ゲートドライバＧＤは、順序回路ＳＣと、制御配線ＷＲと、複数の論理和回路（ＯＲ回路）ＯＣとを備えている。順序回路ＳＣは、複数のシフトレジスタＳＲを有している。複数のシフトレジスタＳＲは、直列に接続されている。
【0069】
論理和回路ＯＣは、シフトレジスタＳＲに一対一で接続されている。論理和回路ＯＣは、第１入力端子ＴＩ１と、第２入力端子ＴＩ２と、出力端子ＴＯと、を含んでいる。第１入力端子ＴＩ１は、対応するシフトレジスタＳＲに接続されている。第２入力端子ＴＩ２は、制御配線ＷＲに接続されている。出力端子ＴＯは、対応する１本のゲート線Ｇに接続されている。
【0070】
論理和回路ＯＣは、シフトレジスタＳＲから第１入力端子ＴＩ１にハイレベルの第１入力信号ＩＮ１が与えられた場合、制御配線ＷＲから第２入力端子ＴＩ２にハイレベルの第２入力信号ＷＡＬが与えられた場合、出力端子ＴＯからゲート線Ｇに第１レベルのゲート信号ＶＧを出力する。また、論理和回路ＯＣは、ロウレベルの第１入力信号ＩＮ１とロウレベルの第２入力信号ＷＡＬとが同時に与えられた場合、出力端子ＴＯからゲート線Ｇに第２レベルのゲート信号ＶＧを出力する。例えば、第１レベルはハイレベルであり、第２レベルはロウレベルである。
【0071】
複数の論理和回路ＯＣは、複数の第１論理和回路ＯＣ１と、複数の第２論理和回路ＯＣ２と、を含んでいる。各々の第１論理和回路ＯＣ１は、複数の第１ゲート線Ｇａのうち対応する１本の第１ゲート線Ｇａに接続されている。各々の第２論理和回路ＯＣ２は、複数の第２ゲート線Ｇｂのうち対応する１本の第２ゲート線Ｇｂに接続されている。
【0072】
制御部ＣＯＮ（例えば、タイミングコントローラＴＣ）が制御配線ＷＲにハイレベルの第２入力信号ＷＡＬを与えることで、ゲートドライバＧＤは全てのゲート線Ｇに第１レベルのゲート信号ＶＧを同時に出力する。これにより、全てのスイッチング素子ＳＷを一括してオンすることができる。
【0073】
又は、制御部ＣＯＮ（例えば、タイミングコントローラＴＣ）は、制御配線ＷＲにロウレベルの第２入力信号ＷＡＬを与える。順序回路ＳＣは、全ての第１論理和回路ＯＣ１の第１入力端子ＴＩ１にハイレベルの第１入力信号ＩＮ１を順に与える。ゲートドライバＧＤは全ての第１ゲート線Ｇａに第１レベルのゲート信号ＶＧを順に出力し、第１スイッチング素子ＳＷＣ、第２スイッチング素子ＳＷＤなどをオンする。そして、順序回路ＳＣは、全ての第２論理和回路ＯＣ２の第１入力端子ＴＩ１にロウレベルの第１入力信号ＩＮ１を順に与える。ゲートドライバＧＤは全ての第２ゲート線Ｇｂに第２レベルのゲート信号ＶＧを順に出力し、第３スイッチング素子ＳＷＥなどをオフする。
上記の場合、ゲートドライバＧＤは、複数の第１ゲート線Ｇａを駆動する第１駆動周波数より高い第２駆動周波数で複数の第２ゲート線Ｇｂを駆動することができる。
本実施形態において、制御部ＣＯＮは、上記第１駆動周波数及び上記第２駆動周波数を持つゲートクロック信号ＧＣＫをゲートドライバＧＤに与えている。ゲートドライバＧＤは、ゲートクロック信号ＧＣＫに同期して複数のゲート線Ｇを走査する。上記のことから、ゲートドライバＧＤは、ゲートクロック信号ＧＣＫに基づいて、書換え領域ＲＡと非書換え領域ＮＲＡとを異なる駆動周波数で走査することができる。
上記の場合、ゲートドライバＧＤは、複数の第１ゲート線Ｇａを駆動する第１駆動周波数より高い第２駆動周波数で複数の第２ゲート線Ｇｂを駆動することができる。
本実施形態において、制御部ＣＯＮは、上記第１駆動周波数及び上記第２駆動周波数を持つゲートクロック信号ＧＣＫをゲートドライバＧＤに与えている。ゲートドライバＧＤは、ゲートクロック信号ＧＣＫに同期して複数のゲート線Ｇを走査する。上記のことから、ゲートドライバＧＤは、ゲートクロック信号ＧＣＫに基づいて、書換え領域ＲＡと非書換え領域ＮＲＡとを異なる駆動周波数で走査することができる。
【0074】
図１５は、第１の実施形態の表示装置ＤＳＰの表示動作の一例を示すタイミングチャートである。
図１５に示すように、１フレームの開始時に、垂直同期信号Ｖｓｙｎｃが立ち下がる。すなわち、この例では、垂直同期信号Ｖｓｙｎｃが立ち下がってから、再び立ち下がるまでの時間がフレーム期間（１フレーム期間）Ｐｆに相当する。例えば６０Ｈｚで表示装置ＤＳＰを駆動する場合、フレーム期間Ｐｆは約１６．７ｍｓである。
図１５に示すように、１フレームの開始時に、垂直同期信号Ｖｓｙｎｃが立ち下がる。すなわち、この例では、垂直同期信号Ｖｓｙｎｃが立ち下がってから、再び立ち下がるまでの時間がフレーム期間（１フレーム期間）Ｐｆに相当する。例えば６０Ｈｚで表示装置ＤＳＰを駆動する場合、フレーム期間Ｐｆは約１６．７ｍｓである。
【0075】
フレーム期間Ｐｆは、上述の透明駆動を実行するリセット期間Ｐｒと、第１サブフレーム期間ＰｓｆＲと、第２サブフレーム期間ＰｓｆＧと、第３サブフレーム期間ＰｓｆＢと、を含んでいる。各サブフレーム期間Ｐｓｆは、上述の表示駆動を実行する期間に相当する。この例では、リセット期間Ｐｒがフレーム期間Ｐｆの先頭の期間である。リセット期間Ｐｒ、第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢは、この順に続いている。但し、この例とは異なり、リセット期間Ｐｒがフレーム期間Ｐｆの先頭の期間ではなく、フレーム期間Ｐｆの最後尾の期間であってもよい。
【0076】
リセット期間Ｐｒにおいては、タイミングコントローラＴＣの制御の下で透明駆動が実行される。すなわち、ゲートドライバＧＤが各ゲート線Ｇ１～Ｇｎに第１レベルのゲート信号ＶＧを同時に与える。例えば、制御配線ＷＲにハイレベルの第２入力信号ＷＡＬを与えることで実施することができる。さらに、このゲート信号ＶＧを与える間、ソースドライバＳＤが各ソース線Ｓ１～Ｓｍに、例えばコモン電圧Ｖｃｏｍと同じ値のソース線電圧Ｖｓｉｇを与える。このような動作により、全ての画素ＰＸの画素電極１１と共通電極２１との間に第２透明電圧ＶＡ２が書き込まれる。各画素ＰＸの画素電極１１は、対応するゲート線Ｇにゲート信号ＶＧが与えられた後は、次に当該ゲート線Ｇにゲート信号ＶＧが与えられるまで電気的にフローティング状態となる。したがって、第２透明電圧ＶＡ２が書き込まれた画素ＰＸにおいては、対応するゲート線Ｇに対して次のゲート信号ＶＧが供給されるまで、第２透明電圧ＶＡ２が保持される。
【0077】
第２透明電圧ＶＡ２が書き込まれた画素ＰＸにおいては、液晶層３０が良好な第２透明状態にあるので、表示パネルＰＮＬの背景の視認性が高まる。本実施形態において、リセット期間Ｐｒにおいては、発光素子ＬＳＲ，ＬＳＧ，ＬＳＢはいずれも消灯している。なお、発光素子ＬＳＲ，ＬＳＧ，ＬＳＢは、リセット期間Ｐｒに消灯している方が望ましいが、リセット期間Ｐｒに点灯していてもよい。
リセット期間Ｐｒにおいて各ソース線Ｓ１～Ｓｍに供給するソース線電圧Ｖｓｉｇは、各画素ＰＸに書き込まれる電圧が第２透明電圧ＶＡ２となる値であれば、コモン電圧Ｖｃｏｍと同じである必要はない。透明駆動におけるコモン電圧Ｖｃｏｍとソース線電圧Ｖｓｉｇについては、図９及び図１０を用いて説明した種々の態様を適用し得る。
リセット期間Ｐｒにおいて各ソース線Ｓ１～Ｓｍに供給するソース線電圧Ｖｓｉｇは、各画素ＰＸに書き込まれる電圧が第２透明電圧ＶＡ２となる値であれば、コモン電圧Ｖｃｏｍと同じである必要はない。透明駆動におけるコモン電圧Ｖｃｏｍとソース線電圧Ｖｓｉｇについては、図９及び図１０を用いて説明した種々の態様を適用し得る。
【0078】
リセット期間Ｐｒにおいて全てのゲート線Ｇ１～Ｇｎに第１レベルのゲート信号ＶＧを一括して与える期間は、駆動期間Ｐｓ１である。例えば、駆動期間Ｐｓ１の長さは、５乃至１０本のゲート信号ＶＧを走査する期間である。上記のように駆動期間Ｐｓ１を一定期間確保することにより、画素電極１１の電位及び共通電極２１の電位をそれぞれ所望の値に遷移させることができる。また、図示した例では、駆動期間Ｐｓ１の直後に第１サブフレーム期間ＰｓｆＲが到来するため、時間期間に関して、Ｐｒ１＝Ｐｓ１である。リセット期間Ｐｒは、駆動期間Ｐｓ１の後に、第２透明電圧ＶＡ２をさらに保持するための保持期間を含んでもよい。
【0079】
第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢはこの順に続いているが、この例と異なり、これらのサブフレーム期間Ｐｓｆの順番は異なっていてもよい。各サブフレーム期間Ｐｓｆにおいては、タイミング生成部５０がフレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３をデータ同期信号ＳＳにより制御したり、検出部５５及びテーブル５６を利用したりして、各色の表示駆動を実行させる。
【0080】
第１サブフレーム期間ＰｓｆＲは、駆動期間ＰｓＲと、保持期間ＰｈＲとを含んでいる。駆動期間ＰｓＲにおいては、ゲートドライバＧＤが各ゲート線Ｇ１～Ｇｎにゲート信号ＶＧを順に与える。その際、複数の第１ゲート線Ｇａにはハイレベルのゲート信号ＶＧを順に与え、複数の第１ゲート線Ｇａを上記第１駆動周波数で駆動する。一方、複数の第２ゲート線Ｇｂにはロウレベルのゲート信号ＶＧを順に与え、複数の第２ゲート線Ｇｂを上記第２駆動周波数で駆動する。
【0081】
さらに、このゲート信号を与える間、ソースドライバＳＤがラインメモリ５２Ｒに記憶された赤色のサブフレームデータ（Ｒ＿ＤＡＴＡ）に応じたソース線電圧Ｖｓｉｇを各ソース線Ｓ１～Ｓｍに与える。より具体的には、ゲート信号が供給されたラインの各画素ＰＸに対応する階調のソース線電圧Ｖｓｉｇを一斉に各ソース線Ｓ１～Ｓｍに与える動作が繰り返される。ソース線電圧Ｖｓｉｇは、選択されたゲート線Ｇに対応する画素ＰＸの画素電極１１にスイッチング素子ＳＷを介して与えられ、その後スイッチング素子ＳＷが非導通状態に切替えられることで、画素電極１１の電位が保持される。その後、次の行のゲート線Ｇが選択され、同様の駆動が順次行われる。但し、非対象領域ＮＯＡに位置する第２画素ＰＸＤに与えるソース線電圧Ｖｓｉｇは、基準電圧Ｖｓｉｇ-ｃであり、例えば８Ｖに調整されている（図８）。
【0082】
このような動作により、各画素ＰＸの画素電極１１と共通電極２１との間に、赤色のサブフレームデータに応じた電圧が書き込まれる。各サブフレーム期間Ｐｓｆにおいて、各ソース線Ｓ１～Ｓｍを介して各画素電極１１に供給されるソース線電圧Ｖｓｉｇは、共通電極２１のコモン電圧Ｖｃｏｍと極性が異なるか、或いは基準電圧Ｖｓｉｇ-ｃである。したがって、書換え領域ＲＡの各画素ＰＸに書き込まれる電圧の絶対値は、８Ｖ以上かつ１６Ｖ以下である。
【0083】
保持期間ＰｈＲは、全ての画素ＰＸへの書き込みが完了してから、第２サブフレーム期間ＰｓｆＧが到来するまでの期間である。この保持期間ＰｈＲにおいて、発光素子ＬＳＲが赤色の光を照射する。発光素子ＬＳＲを点灯させる際、書換え領域ＲＡの全ての画素ＰＸへの書き込みが完了してからマージン期間Ｐｍをはさんで点灯させている。発光素子ＬＳＲを点灯させる際、上記マージン期間Ｐｍをはさまなくともよいが、上記マージン期間Ｐｍをはさんだ方が望ましい。これにより、例えば、液晶の応答期間を確保することができる。これにより、赤色の画像が表示領域ＤＡに表示される。
【0084】
第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢにおける動作は、第１サブフレーム期間ＰｓｆＲと同様である。すなわち、第２サブフレーム期間ＰｓｆＧは駆動期間ＰｓＧと保持期間ＰｈＧを含み、駆動期間ＰｓＧにおいて書換え領域ＲＡの画素ＰＸにラインメモリ５２Ｇが記憶する緑色のサブフレームデータ（Ｇ＿ＤＡＴＡ）に応じた電圧が書き込まれる。その際、非書換え領域ＮＲＡの画素ＰＸに第２透明電圧ＶＡ２が印加されている状態に保持し、対象領域ＯＡの画素ＰＸに散乱電圧ＶＢを印加し、非対象領域ＮＯＡの画素に第１透明電圧ＶＡ１を印加する。保持期間ＰｈＧにおいて発光素子ＬＳＧが緑色の光を照射する。これにより、緑色の画像が表示領域ＤＡに表示される。
【0085】
また、第３サブフレーム期間ＰｓｆＢは駆動期間ＰｓＢと保持期間ＰｈＢを含み、駆動期間ＰｓＢにおいて書換え領域ＲＡの画素ＰＸにラインメモリ５２Ｂが記憶する青色のサブフレームデータ（Ｂ＿ＤＡＴＡ）に応じた電圧が書き込まれ、保持期間ＰｈＢにおいて発光素子ＬＳＢが青色の光を照射する。これにより、青色の画像が表示領域ＤＡに表示される。
【0086】
あるフレーム期間Ｐｆにおいて、次のフレーム期間Ｐｆで表示する画像データがフレームメモリ５１に書き込まれる。さらに、画素ＰＸへの書き込みが完了したラインメモリ５２Ｒ、５２Ｇ、５２Ｂのサブフレームデータが、フレームメモリ５１に書き込まれた画像データに対応するサブフレームデータにそれぞれ書き換えられる。
【0087】
第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢにおいて時分割で表示された赤色、緑色、及び青色の画像が混合されることで、多色表示の画像ＣＨとしてユーザに視認される。また、リセット期間Ｐｒにおいては、各画素ＰＸの画素電極１１と共通電極２１との間に、第２透明電圧ＶＡ２が印加される。このようなリセット期間Ｐｒを１フレーム期間Ｐｆ毎に１回設けることで、表示領域ＤＡの透明性が高まり、表示領域ＤＡの背景の視認性が向上する。なお、リセット期間Ｐｒを、上述したように、複数フレーム期間Ｐｆ毎に１回設けてもよい。又は、リセット期間Ｐｒと１サブフレーム期間Ｐｓｆとを交互に設けてもよい。又は、リセット期間Ｐｒと複数のサブフレーム期間Ｐｓｆとを交互に設けてもよい。画像の焼き付きなどの表示不良を抑制する観点からは、リセットの頻度は高い方がよい。
【0088】
リセット期間Ｐｒを調整する際、上述したように画素電極１１の電位及び共通電極２１の電位が所望の値に遷移するまでの期間だけではなく、表示領域ＤＡの透明性を考慮してもよい。
【0089】
フレーム期間Ｐｆにおいてリセット期間Ｐｒが占める割合が大きいほど表示領域ＤＡの透明性が高まるが、画像の視認性が低下し得る。これらを考慮し、リセット期間Ｐｒの長さは、例えば１フレーム期間Ｐｆの長さの１／２以下とすることが好ましい。但し、透明性を重視する場合などには、フレーム期間Ｐｆに占めるリセット期間Ｐｒの割合をより大きくしてもよい。第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢは、例えば同じ長さとすることができる。第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢの比率を異ならせることで、表示画像の色度を調整してもよい。
【0090】
次に、図１５の表示動作を利用して図１２のように画像ＣＨを表示する際の１フレーム期間の表示動作について説明する。
図１２、図１３Ａ、図１３Ｂ、及び図１５に示すように、上記制御部ＣＯＮは、リセット期間Ｐｒに、第１液晶層３０Ｃ、第２液晶層３０Ｄ、及び第３液晶層３０Ｅにそれぞれ第２透明電圧ＶＡ２を印加し、光源ユニットＬＵを液晶層３０に光を照射しない消灯状態に切替える。上記制御部ＣＯＮは、第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢの全ての期間に、第２液晶層３０Ｄに第１透明電圧ＶＡ１を印加し、第３液晶層３０Ｅに第２透明電圧ＶＡ２が印加されている状態に保持する。上記制御部ＣＯＮは、第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢの一以上のサブフレーム期間に、第１液晶層３０Ｃに散乱電圧ＶＢを印加する。
図１２、図１３Ａ、図１３Ｂ、及び図１５に示すように、上記制御部ＣＯＮは、リセット期間Ｐｒに、第１液晶層３０Ｃ、第２液晶層３０Ｄ、及び第３液晶層３０Ｅにそれぞれ第２透明電圧ＶＡ２を印加し、光源ユニットＬＵを液晶層３０に光を照射しない消灯状態に切替える。上記制御部ＣＯＮは、第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢの全ての期間に、第２液晶層３０Ｄに第１透明電圧ＶＡ１を印加し、第３液晶層３０Ｅに第２透明電圧ＶＡ２が印加されている状態に保持する。上記制御部ＣＯＮは、第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢの一以上のサブフレーム期間に、第１液晶層３０Ｃに散乱電圧ＶＢを印加する。
【0091】
ここで、上記表示動作に極性反転駆動を適用した場合について説明する。
図１２、図１３Ａ、図１３Ｂ、及び図１５に示すように、散乱電圧ＶＢは、正極性の散乱電圧と、負極性の散乱電圧と、を有している（図８）。正極性の散乱電圧とは、例えば８～１６Ｖであり、負極性の散乱電圧とは例えば－１６～－８Ｖである。対象領域ＯＡに画像ＣＨを表示する際、上記制御部ＣＯＮは、１フレーム期間Ｐｆ毎に、正極性の散乱電圧ＶＢと負極性の散乱電圧ＶＢとを第１液晶層３０Ｃに交互に印加する。この際、上記制御部ＣＯＮは、１フレーム期間Ｐｆ毎に、正極性の第１透明電圧ＶＡ１と負極性の第１透明電圧ＶＡ１とを第２液晶層３０Ｄに交互に印加する。この際、上記制御部ＣＯＮは、各フレーム期間Ｐｆに、第２透明電圧ＶＡ２を第２液晶層３０Ｄに印加する。
正極性の第１透明電圧ＶＡ１及び負極性の第１透明電圧ＶＡ１の絶対値は、それぞれ、正極性の散乱電圧ＶＢの最大値の半分であり、負極性の散乱電圧ＶＢの絶対値の最大値の半分である。例えば図８に示す例では、正極性の第１透明電圧ＶＡ１及び負極性の第１透明電圧ＶＡ１の絶対値はそれぞれ８Ｖであり、正極性の散乱電圧ＶＢの最大値及び負極性の散乱電圧ＶＢの絶対値の最大値は、それぞれ１６Ｖである。例えば、第１透明電圧ＶＡ１及び散乱電圧ＶＢが何れの極性であっても、第１透明電圧ＶＡ１の絶対値は、散乱電圧ＶＢの絶対値の最大値の半分である。但し、上記の例に限定されるものではなく、正極性及び負極性の第１透明電圧ＶＡ１は、散乱度が５０％以下の範囲となる電圧であればよい。
図１２、図１３Ａ、図１３Ｂ、及び図１５に示すように、散乱電圧ＶＢは、正極性の散乱電圧と、負極性の散乱電圧と、を有している（図８）。正極性の散乱電圧とは、例えば８～１６Ｖであり、負極性の散乱電圧とは例えば－１６～－８Ｖである。対象領域ＯＡに画像ＣＨを表示する際、上記制御部ＣＯＮは、１フレーム期間Ｐｆ毎に、正極性の散乱電圧ＶＢと負極性の散乱電圧ＶＢとを第１液晶層３０Ｃに交互に印加する。この際、上記制御部ＣＯＮは、１フレーム期間Ｐｆ毎に、正極性の第１透明電圧ＶＡ１と負極性の第１透明電圧ＶＡ１とを第２液晶層３０Ｄに交互に印加する。この際、上記制御部ＣＯＮは、各フレーム期間Ｐｆに、第２透明電圧ＶＡ２を第２液晶層３０Ｄに印加する。
正極性の第１透明電圧ＶＡ１及び負極性の第１透明電圧ＶＡ１の絶対値は、それぞれ、正極性の散乱電圧ＶＢの最大値の半分であり、負極性の散乱電圧ＶＢの絶対値の最大値の半分である。例えば図８に示す例では、正極性の第１透明電圧ＶＡ１及び負極性の第１透明電圧ＶＡ１の絶対値はそれぞれ８Ｖであり、正極性の散乱電圧ＶＢの最大値及び負極性の散乱電圧ＶＢの絶対値の最大値は、それぞれ１６Ｖである。例えば、第１透明電圧ＶＡ１及び散乱電圧ＶＢが何れの極性であっても、第１透明電圧ＶＡ１の絶対値は、散乱電圧ＶＢの絶対値の最大値の半分である。但し、上記の例に限定されるものではなく、正極性及び負極性の第１透明電圧ＶＡ１は、散乱度が５０％以下の範囲となる電圧であればよい。
【0092】
次に、第２入力信号ＷＡＬ、ゲートスタートパルス信号ＧＳＴ、ゲートクロック信号ＧＣＫ、ゲート信号ＶＧ１，ＶＧ２，ＶＧｉ，ＶＧｉ＋１，ＶＧｉ＋２，ＶＧｎ－１，ＶＧｎ、画素電極１１の電位Ｖ１１（１，ｊ），Ｖ１１（ｉ，ｊ）の関係について説明する。
【0093】
図１６、図３、及び図１４に示すように、リセット期間Ｐｒにおいて、第２入力信号ＷＡＬのレベルはハイレベルに切り替り、ゲートドライバＧＤは、全てのゲート線Ｇに第１レベル（ここでは、ハイレベル）のゲート信号ＶＧを出力する。これにより、全てのスイッチング素子ＳＷはオンする。ソースドライバＳＤは、全てのソース線Ｓにコモン電圧Ｖｃｏｍを与える。これにより、全ての画素電極１１にコモン電圧Ｖｃｏｍが書き込まれる。そして、遷移期間Ｐｔ１が経過することにより、画素電極１１の電位Ｖ１１は、共通電極２１の電位と同一となる。例えば、１行目かつｊ列目の画素電極１１（１，ｊ）の電位Ｖ１１（１，ｊ）や、ｉ行目かつｊ列目の画素電極１１（ｉ，ｊ）の電位Ｖ１１（ｉ，ｊ）は、遷移期間Ｐｔ１が経過することにより確定となる。なお、画素電極１１（１，ｊ）は、上記第３画素電極１１Ｅに相当し、画素電極１１（ｉ，ｊ）は、上記第１画素電極１１Ｃ又は上記第２画素電極１１Ｄに相当する。
【0094】
書換え期間Ｐｗは、リセット期間Ｐｒに続く期間であり、例えば上記第１サブフレーム期間ＰｓｆＲである。書換え期間Ｐｗにおいて、ゲートドライバＧＤに入力されるゲートスタートパルス信号ＧＳＴのレベルがハイレベルに切り替る。そして、ゲートスタートパルス信号ＧＳＴのレベルがハイレベルとなる期間、ゲートドライバＧＤは、ゲートクロック信号ＧＣＫを取り込みを開始する。
【0095】
ゲートドライバＧＤの駆動は、ゲートクロック信号ＧＣＫの駆動周波数に基づいている。書換え期間Ｐｗにおいて、ゲートドライバＧＤは、まず、第２駆動周波数ｆ２で非書換え領域ＮＲＡ１の複数のゲート線Ｇを駆動し、続いて第１駆動周波数ｆ１で書換え領域ＲＡの複数のゲート線Ｇを駆動し、その後、第２駆動周波数ｆ２で非書換え領域ＮＲＡ２の複数のゲート線Ｇを駆動する。
【0096】
ゲートドライバＧＤは、非書換え領域ＮＲＡ１，ＮＲＡ２の複数のゲート線Ｇには第２レベルのゲート信号ＶＧを出力する。一方、ゲートドライバＧＤは、書換え領域ＲＡの複数のゲート線Ｇに関しては、順に第１レベルのゲート信号ＶＧを出力する。その際、ソースドライバＳＤは、ソース線Ｓにソース線電圧Ｖｓｉｇを与える。これにより、書換え領域ＲＡの画素電極１１にソース線電圧Ｖｓｉｇが書き込まれる。例えば、画素電極１１（ｉ，ｊ）にソース線電圧Ｖｓｉｇを書き込んでから遷移期間Ｐｔ２が経過することにより、電位Ｖ１１（ｉ，ｊ）は確定となる。これにより、書換え領域ＲＡの画素ＰＸの電圧を、第２透明電圧ＶＡ２から、散乱電圧ＶＢ又は第１透明電圧ＶＡ１を書き換えることができる。
【0097】
上記のように構成された第１の実施形態に係る表示装置ＤＳＰによれば、ユーザは画像（キャラクタ）ＣＨを視認し易くなる。又は、ユーザは画像ＣＨを視認する際に背景の影響を受け難くなる。これにより、背景の視認性及び表示品位を向上することが可能な表示装置ＤＳＰを得ることができる。
【0098】
第３画素ＰＸＥ（第３液晶層３０Ｅ）などの非書換え領域ＮＲＡに位置する画素ＰＸに対して、リセット期間Ｐｒに第２透明電圧ＶＡ２が印加される。リセット期間Ｐｒ以降、非書換え領域ＮＲＡの画素ＰＸは第２透明電圧ＶＡ２が印加されている状態に保持される。そのため、非書換え領域ＮＲＡの画素ＰＸに第１透明電圧ＶＡ１が印加される場合と比較して、非書換え領域ＮＲＡにおいて高い透明性を得ることができる。
【0099】
ゲートドライバＧＤは、リセット期間Ｐｒに全てのゲート線Ｇに第１レベルのゲート信号ＶＧを一括して出力することができる。そのため、リセット期間Ｐｒにゲート線Ｇを順に走査する場合と比較して、リセット期間Ｐｒの時間期間を短縮することができる。
ゲートドライバＧＤは、順序回路ＳＣなどを有している。サブフレーム期間Ｐｓｆなどの書換え期間Ｐｗにおいて、ゲートドライバＧＤは、複数の第１ゲート線Ｇａを駆動する第１駆動周波数ｆ１より高い第２駆動周波数ｆ２で複数の第２ゲート線Ｇｂを駆動することができる。そのため、複数の第２ゲート線Ｇｂの走査期間を短縮することができる。
また、書換え期間Ｐｗに全てのゲート線Ｇを第１駆動周波数ｆ１で走査する場合と比較して、フレームレートを高くすることができる。これにより、カラーブレークの発生を抑制することができる。
ゲートドライバＧＤは、順序回路ＳＣなどを有している。サブフレーム期間Ｐｓｆなどの書換え期間Ｐｗにおいて、ゲートドライバＧＤは、複数の第１ゲート線Ｇａを駆動する第１駆動周波数ｆ１より高い第２駆動周波数ｆ２で複数の第２ゲート線Ｇｂを駆動することができる。そのため、複数の第２ゲート線Ｇｂの走査期間を短縮することができる。
また、書換え期間Ｐｗに全てのゲート線Ｇを第１駆動周波数ｆ１で走査する場合と比較して、フレームレートを高くすることができる。これにより、カラーブレークの発生を抑制することができる。
【0100】
また、本実施形態の構成であれば、表示装置ＤＳＰを低耐電圧のソースドライバＳＤで駆動することができる。この効果につき、図６及び図８を参照しながら説明する。
コモン電圧Ｖｃｏｍを直流電圧とし、当該コモン電圧Ｖｃｏｍを中心にソース線電圧Ｖｓｉｇのみ極性反転させる比較例を想定する。この場合、ソース線電圧Ｖｓｉｇをコモン電圧Ｖｃｏｍと同じ電圧にすることで、通常の表示駆動においても各画素領域の液晶層３０に０Ｖの電圧（第２透明電圧ＶＡ２）を印加することができる。但しこの比較例において、図６の散乱電圧を階調表現に用いるためには、ソース線電圧Ｖｓｉｇは、コモン電圧Ｖｃｏｍに対して－１６Ｖ～＋１６Ｖの範囲で可変でなければならない。すなわち、ソースドライバＳＤ等の回路が３２Ｖの耐電圧を有する必要がある。
コモン電圧Ｖｃｏｍを直流電圧とし、当該コモン電圧Ｖｃｏｍを中心にソース線電圧Ｖｓｉｇのみ極性反転させる比較例を想定する。この場合、ソース線電圧Ｖｓｉｇをコモン電圧Ｖｃｏｍと同じ電圧にすることで、通常の表示駆動においても各画素領域の液晶層３０に０Ｖの電圧（第２透明電圧ＶＡ２）を印加することができる。但しこの比較例において、図６の散乱電圧を階調表現に用いるためには、ソース線電圧Ｖｓｉｇは、コモン電圧Ｖｃｏｍに対して－１６Ｖ～＋１６Ｖの範囲で可変でなければならない。すなわち、ソースドライバＳＤ等の回路が３２Ｖの耐電圧を有する必要がある。
【0101】
これに対し、本実施形態の構成であれば、図８に示したようにソース線電圧Ｖｓｉｇ及びコモン電圧Ｖｃｏｍが例えば１６Ｖの範囲で可変であればよい。すなわち、ソースドライバＳＤ等の回路が１６Ｖの耐電圧を有すれば足りる。このように、回路の耐電圧を低く抑えることで、回路サイズや製造コストを低減することが可能となる。
以上の他にも、本実施形態からは種々の好適な効果を得ることができる。
以上の他にも、本実施形態からは種々の好適な効果を得ることができる。
【0102】
（第２の実施形態）
第２実施形態においては、主に第１実施形態との相違点に着目し、第１実施形態と同一の構成については説明を省略する。
図１７に示すように、ゲートドライバＧＤは、少なくともデコーダＤＥを有している。デコーダＤＥは、ｋ本の入力配線ＷＩ１～ＷＩｋを有し、入力配線ＷＩ１～ＷＩｋには制御信号ＩＳ１～ＩＳｋがそれぞれ入力される。デコーダＤＥは、複数の出力端子ＴＤを有している。例えば、複数の出力端子ＴＤは、ｎ個の出力端子ＴＤ１、ＴＤ２…、ＴＤｉ…、ＴＤｎであり、ゲート線Ｇと同数である。出力端子ＴＤ１、ＴＤ２…、ＴＤｉ…からは、出力信号ＯＳ１、ＯＳ２…、ＯＳｉ…をそれぞれ出力する。各々の制御信号ＩＳ１～ＩＳｋのレベル（ハイレベル又はロウレベル）に応じて、デコーダＤＥは、単個の出力端子ＴＤからハイレベルの出力信号ＯＳを出力し、残りの出力端子ＴＤからロウレベルの出力信号ＯＳを出力する。
第２実施形態においては、主に第１実施形態との相違点に着目し、第１実施形態と同一の構成については説明を省略する。
図１７に示すように、ゲートドライバＧＤは、少なくともデコーダＤＥを有している。デコーダＤＥは、ｋ本の入力配線ＷＩ１～ＷＩｋを有し、入力配線ＷＩ１～ＷＩｋには制御信号ＩＳ１～ＩＳｋがそれぞれ入力される。デコーダＤＥは、複数の出力端子ＴＤを有している。例えば、複数の出力端子ＴＤは、ｎ個の出力端子ＴＤ１、ＴＤ２…、ＴＤｉ…、ＴＤｎであり、ゲート線Ｇと同数である。出力端子ＴＤ１、ＴＤ２…、ＴＤｉ…からは、出力信号ＯＳ１、ＯＳ２…、ＯＳｉ…をそれぞれ出力する。各々の制御信号ＩＳ１～ＩＳｋのレベル（ハイレベル又はロウレベル）に応じて、デコーダＤＥは、単個の出力端子ＴＤからハイレベルの出力信号ＯＳを出力し、残りの出力端子ＴＤからロウレベルの出力信号ＯＳを出力する。
【0103】
上記のように、ゲートドライバＧＤがデコーダＤＥを有する場合、ゲートドライバＧＤは、リセット期間Ｐｒに、全てのゲート線Ｇに第１レベルのゲート信号ＶＧを順に与え、全てのゲート線Ｇを順に駆動することができる。
ゲートドライバＧＤは、書換え期間Ｐｗに、複数の第１ゲート線Ｇａに第１レベルのゲート信号ＶＧを順に与え、複数の第１ゲート線Ｇａを順に駆動する。また、ゲートドライバＧＤは、書換え期間Ｐｗに、複数の第２ゲート線Ｇｂに対しては第２レベルのゲート信号ＶＧを与える。ゲートドライバＧＤは、書換え期間Ｐｗに、複数の第２ゲート線Ｇｂに対しては第１レベルのゲート信号ＶＧを与えることはないため、複数の第２ゲート線Ｇｂについては駆動しない。上記のことから、ゲートドライバＧＤは、書換え期間Ｐｗに、複数の第１ゲート線Ｇａを選択的に駆動することができる。書換え期間Ｐｗに、複数の第２ゲート線Ｇｂのための駆動期間を確保しなくともよい。これにより、例えば、フレームレートを高くすることができる。
ゲートドライバＧＤは、書換え期間Ｐｗに、複数の第１ゲート線Ｇａに第１レベルのゲート信号ＶＧを順に与え、複数の第１ゲート線Ｇａを順に駆動する。また、ゲートドライバＧＤは、書換え期間Ｐｗに、複数の第２ゲート線Ｇｂに対しては第２レベルのゲート信号ＶＧを与える。ゲートドライバＧＤは、書換え期間Ｐｗに、複数の第２ゲート線Ｇｂに対しては第１レベルのゲート信号ＶＧを与えることはないため、複数の第２ゲート線Ｇｂについては駆動しない。上記のことから、ゲートドライバＧＤは、書換え期間Ｐｗに、複数の第１ゲート線Ｇａを選択的に駆動することができる。書換え期間Ｐｗに、複数の第２ゲート線Ｇｂのための駆動期間を確保しなくともよい。これにより、例えば、フレームレートを高くすることができる。
【0104】
本実施形態において、ゲートドライバＧＤは、デコーダＤＥだけではなく、複数のゲート線ＧとデコーダＤＥとの間に接続された論理回路ＬＣをさらに有している。論理回路ＬＣは、複数の出力端子ＴＬを有している。例えば、複数の出力端子ＴＬは、ｎ個の出力端子ＴＬ１、ＴＬ２…、ＴＬｉ…、ＴＬｎであり、ゲート線Ｇと同数である。出力端子ＴＬ１、ＴＬ２…、ＴＬｉ…からは、ゲート信号ＶＧ１、ＶＧ２…、ＶＧｉ…をそれぞれ出力する。ゲートドライバＧＤが論理回路ＬＣを利用することにより、ゲートドライバＧＤは、同時に１本のゲート線Ｇのみに第１レベルのゲート信号ＶＧを与えたり、同時に複数本のゲート線Ｇに第１レベルのゲート信号ＶＧを与えたり、することができる。
【0105】
上記のことから、ゲートドライバＧＤは、リセット期間Ｐｒに、全てのゲート線Ｇに第１レベルのゲート信号ＶＧを出力し、全てのスイッチング素子ＳＷをオンする。例えば、ゲートドライバＧＤは、リセット期間Ｐｒに、全てのゲート線Ｇに第１レベルのゲート信号ＶＧを同時に出力することができる。
【0106】
ゲートドライバＧＤは、書換え期間Ｐｗに、全ての第１ゲート線Ｇａに第１レベルのゲート信号ＶＧを出力し、上記第１スイッチング素子ＳＷＣ及び第２スイッチング素子ＳＷＤなどの書換え領域ＲＡの複数のスイッチング素子ＳＷをオンする。例えば、ゲートドライバＧＤは、書換え期間Ｐｗに、全ての第１ゲート線Ｇａに第１レベルのゲート信号ＶＧを順に出力する。又は、ゲートドライバＧＤは、書換え期間Ｐｗに、全ての第１ゲート線Ｇａのうちのいくつかの第１ゲート線Ｇａに第１レベルのゲート信号ＶＧを同時に出力することもできる。例えば、書換え領域ＲＡのうち、非対象領域ＮＯＡのみが属する複数行に対応する複数の第１ゲート線Ｇａに、第１レベルのゲート信号ＶＧを同時に出力することができる。その場合、非対象領域ＮＯＡのみが属する複数行に対応する複数の画素ＰＸに第１透明電圧ＶＡ１を同時に書き込むことができる。
【0107】
一方、第２ゲート線Ｇｂに関し、ゲートドライバＧＤは、書換え期間Ｐｗに、全ての第２ゲート線Ｇｂに第２レベルのゲート信号ＶＧを出力し、第３スイッチング素子ＳＷＥなどの非書換え領域ＮＲＡの複数のスイッチング素子ＳＷをオフする。例えば、ゲートドライバＧＤは、書換え期間Ｐｗに、全ての第２ゲート線Ｇｂに第２レベルのゲート信号ＶＧを出力した状態を保持する。
【0108】
図１８は、第２の実施形態の表示装置ＤＳＰの表示動作の一例を示すタイミングチャートである。
図１８に示すように、フレーム期間Ｐｆは、リセット期間Ｐｒと、第１サブフレーム期間ＰｓｆＲと、第２サブフレーム期間ＰｓｆＧと、第３サブフレーム期間ＰｓｆＢと、を含んでいる。この例では、リセット期間Ｐｒがフレーム期間Ｐｆの先頭の期間である。但し、リセット期間Ｐｒを設定する時期や、リセット期間Ｐｒの頻度は、上記第１の実施形態と同様、種々変形可能である。
図１８に示すように、フレーム期間Ｐｆは、リセット期間Ｐｒと、第１サブフレーム期間ＰｓｆＲと、第２サブフレーム期間ＰｓｆＧと、第３サブフレーム期間ＰｓｆＢと、を含んでいる。この例では、リセット期間Ｐｒがフレーム期間Ｐｆの先頭の期間である。但し、リセット期間Ｐｒを設定する時期や、リセット期間Ｐｒの頻度は、上記第１の実施形態と同様、種々変形可能である。
【0109】
リセット期間Ｐｒにおいて、ゲートドライバＧＤは全てのゲート線Ｇ１～Ｇｎに第１レベルのゲート信号ＶＧを同時に与え、ソースドライバＳＤは全てのソース線Ｓ１～Ｓｍにコモン電圧Ｖｃｏｍと同じ値のソース線電圧Ｖｓｉｇを与える。これにより、全ての画素ＰＸに第２透明電圧ＶＡ２が書き込まれる。
【0110】
第１サブフレーム期間ＰｓｆＲの駆動期間ＰｓＲにおいては、ゲートドライバＧＤは、複数の第１ゲート線Ｇａにはハイレベルのゲート信号ＶＧを与え、複数の第１ゲート線Ｇａを駆動する。ソースドライバＳＤは、ソース線電圧Ｖｓｉｇを各ソース線Ｓ１～Ｓｍに与える。ソース線電圧Ｖｓｉｇは、選択された第１ゲート線Ｇａに対応する画素ＰＸの画素電極１１にスイッチング素子ＳＷを介して与えられ、その後スイッチング素子ＳＷがオフすることで、画素電極１１の電位が保持される。
【0111】
駆動期間ＰｓＲに、ゲートドライバＧＤは複数の第２ゲート線Ｇｂを駆動しない。言い換えると、ゲートドライバＧＤは、駆動期間ＰｓＲに、複数の第２ゲート線Ｇｂに第２レベルのゲート信号ＶＧを与え続ける。第２ゲート線Ｇｂに接続されたスイッチング素子ＳＷはオフ状態に保持される。
【0112】
このような動作により、第１画素ＰＸＣなどの対象領域ＯＡの画素ＰＸに赤色のサブフレームデータに応じた電圧（散乱電圧ＶＢ）が書き込まれ、第２画素ＰＸＤなどの非対象領域ＮＯＡの画素ＰＸに第１透明電圧ＶＡ１が書き込まれ、第３画素ＰＸＥなどの非書込み領域ＮＲＡの画素ＰＸは第２透明電圧ＶＡ２が印加されている状態に保持される。
そして、保持期間ＰｈＲに、発光素子ＬＳＲが点灯する。これにより、対象領域ＯＡに表示する画像ＣＨの少なくとも一部を赤色に着色することができる。
そして、保持期間ＰｈＲに、発光素子ＬＳＲが点灯する。これにより、対象領域ＯＡに表示する画像ＣＨの少なくとも一部を赤色に着色することができる。
【0113】
第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢにおける動作は、第１サブフレーム期間ＰｓｆＲと同様である。
【0114】
上記のように構成された第２の実施形態において、ゲートドライバＧＤはデコーダＤＥを備えている。書換え期間Ｐｗにおいて、ゲートドライバＧＤは、複数の第２ゲート線Ｇｂを駆動するための専用の期間を必要としない。本実施形態では、上記第１の実施形態と比較して、書換え期間Ｐｗにおけるゲート線Ｇの駆動期間を短縮することができる。一層、フレームレートを高くすることができ、カラーブレークの発生を抑制することができる。
以上の他にも、上記第１の実施形態と同様の効果を得ることができる。
以上の他にも、上記第１の実施形態と同様の効果を得ることができる。
【0115】
（第２の実施形態の変形例）
次に、上記第２の実施形態の変形例について説明する。一フレーム期間Ｐｆに、表示装置ＤＳＰは、フレームデータを使用して２回以上駆動されてもよい。言い換えると、本変形例の一フレーム期間Ｐｆは、同一のフレームデータを使用して駆動する期間である。本変形例の技術は、上述した第１の実施形態に適用することも可能である。
次に、上記第２の実施形態の変形例について説明する。一フレーム期間Ｐｆに、表示装置ＤＳＰは、フレームデータを使用して２回以上駆動されてもよい。言い換えると、本変形例の一フレーム期間Ｐｆは、同一のフレームデータを使用して駆動する期間である。本変形例の技術は、上述した第１の実施形態に適用することも可能である。
【0116】
図１９に示すように、一フレーム期間Ｐｆに、表示装置ＤＳＰは、フレームデータを使用して例えば２回駆動されてもよい。フレーム期間Ｐｆは、１回のリセット期間Ｐｒと、２回の第１サブフレーム期間ＰｓｆＲと、２回の第２サブフレーム期間ＰｓｆＧと、２回の第３サブフレーム期間ＰｓｆＢと、を含んでいる。
【0117】
上述した第２の実施形態のように、各々のサブフレーム期間Ｐｓｆに、第１ゲート線Ｇａを選択的に駆動することで駆動期間を短縮することができる。そのため、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢの点灯期間を細分化することができ、カラーブレークの発生を抑制することができる。
なお、本変形例においても、リセット期間Ｐｒを設定する時期や、リセット期間Ｐｒの頻度は、種々変形可能である。
なお、本変形例においても、リセット期間Ｐｒを設定する時期や、リセット期間Ｐｒの頻度は、種々変形可能である。
【0118】
（第３の実施形態）
第３の実施形態においては、主に第１実施形態との相違点に着目し、第１実施形態と同一の構成については説明を省略する。
図２０は、本実施形態に係る表示装置ＤＳＰの主要な構成要素を示す図である。
図２０に示すように、表示装置ＤＳＰは、コントローラＣＮＴがレベル変換回路（レベルシフト回路）ＬＳＣ及びＶｃｏｍ引き込み回路ＬＩＣを備える点で、図３に示した構成と相違している。
第３の実施形態においては、主に第１実施形態との相違点に着目し、第１実施形態と同一の構成については説明を省略する。
図２０は、本実施形態に係る表示装置ＤＳＰの主要な構成要素を示す図である。
図２０に示すように、表示装置ＤＳＰは、コントローラＣＮＴがレベル変換回路（レベルシフト回路）ＬＳＣ及びＶｃｏｍ引き込み回路ＬＩＣを備える点で、図３に示した構成と相違している。
【0119】
Ｖｃｏｍ回路ＶＣから供給されるコモン電圧（Ｖｃｏｍ）は、共通電極２１に供給されるとともに、Ｖｃｏｍ引き込み回路ＬＩＣにも供給される。Ｖｃｏｍ引き込み回路ＬＩＣは、ソースドライバＳＤと各ソース線Ｓとの間に介在している。Ｖｃｏｍ引き込み回路ＬＩＣは、ソースドライバＳＤから出力される映像信号を各ソース線Ｓに供給する。また、Ｖｃｏｍ引き込み回路ＬＩＣは、Ｖｃｏｍ回路ＶＣからのコモン電圧を各ソース線Ｓに供給することもできる。
【0120】
図２１は、Ｖｃｏｍ引き込み回路ＬＩＣの一構成例を示す図である。Ｖｃｏｍ引き込み回路ＬＩＣは、スイッチング素子ＳＷ１～ＳＷｍを備えている。スイッチング素子ＳＷ１～ＳＷｍは、例えば表示パネルＰＮＬの第１基板ＳＵＢ１に配置されている。スイッチング素子ＳＷ１～ＳＷｍの入力端（ソース）には配線ＬＮ１が接続され、出力端（ドレイン）には各ソース線Ｓ１～Ｓｍがそれぞれ接続され、制御端（ゲート）には配線ＬＮ２が接続されている。
【0121】
図２０に示したＶｃｏｍ回路ＶＣは、配線ＬＮ１にコモン電圧Ｖｃｏｍを供給する。なお、この動作は、非書換え領域ＮＲＡの画素ＰＸに第２透明電圧ＶＡ２を書込む際の駆動に適用したり、リセット期間Ｐｒの駆動に適用したり、非書換え領域ＮＲＡの画素ＰＸに第２透明電圧ＶＡ２を書込む際の駆動とリセット期間Ｐｒの駆動の両方に適用したりすることができる。また、タイミングコントローラＴＣは、透明駆動を実行する際に、制御信号ＣＳをレベル変換回路ＬＳＣに出力する。レベル変換回路ＬＳＣは、この制御信号ＣＳを所定レベルの電圧に変換して配線ＬＮ２に供給する。配線ＬＮ２に制御信号ＣＳが供給されると、配線ＬＮ１と各ソース線Ｓ１～Ｓｍとが導通し、配線ＬＮ１のコモン電圧Ｖｃｏｍが各ソース線Ｓ１～Ｓｍに供給される。
【0122】
このようにコモン電圧Ｖｃｏｍが各ソース線Ｓ１～Ｓｍに供給された状態で、各ゲート線Ｇ１～Ｇｎにゲート信号が供給されると、各画素電極１１に各ソース線Ｓ１～Ｓｍのコモン電圧Ｖｃｏｍが供給される。すなわち、各画素電極１１と共通電極２１との電位差が０Ｖ（第２透明電圧ＶＡ２）となる。
【0123】
本実施形態の構成であっても、第１実施形態と同様の透明駆動を実行することが可能である。透明駆動は、第１実施形態と同様のタイミングで実行することができる。本実施形態の構成であれば、ソースドライバＳＤに透明駆動のための電圧（例えばコモン電圧Ｖｃｏｍ）を供給するための回路等を設ける必要が無い。
【0124】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。必要に応じて、実施形態及び変形例を組合せることも可能である。
【0125】
ラインメモリ５２Ｒ、５２Ｇ、５２Ｂが記憶する各サブフレームデータは、第１色の画像を表す第１サブフレームデータ、第２色の画像を表す第２サブフレームデータ、第３色の画像を表す第３サブフレームデータの一例である。
第１色、第２色、及び第３色は、それぞれ赤色、緑色、青色に限られない。また、光源ユニットＬＵは、２種類以下の色の発光素子ＬＳを備えてもよいし、４種類以上の色の発光素子ＬＳを備えてもよい。又は、光源ユニットＬＵは、白色の発光素子ＬＳを備えていてもよい。発光素子ＬＳの種類数（色数）に応じて、ラインメモリ、サブフレームデータ、サブフレーム期間の数を増減させればよい。
第１色、第２色、及び第３色は、それぞれ赤色、緑色、青色に限られない。また、光源ユニットＬＵは、２種類以下の色の発光素子ＬＳを備えてもよいし、４種類以上の色の発光素子ＬＳを備えてもよい。又は、光源ユニットＬＵは、白色の発光素子ＬＳを備えていてもよい。発光素子ＬＳの種類数（色数）に応じて、ラインメモリ、サブフレームデータ、サブフレーム期間の数を増減させればよい。
【0126】
液晶層３０は、ノーマル型高分子分散液晶を利用してもよい。上記の液晶層３０は、印
加される電圧が高い場合に入射される光の平行度を維持し、印加される電圧が低い場合に
入射される光を散乱させる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］複数のゲート線と、表示領域に位置した複数の画素電極と、前記表示領域に位置した共通電極と、前記表示領域に位置した表示機能層と、を有する表示パネルと、
前記表示領域の外側の非表示領域に位置し前記表示機能層に光を照射する光源ユニットと、
前記複数のゲート線に接続されたゲートドライバを含み、前記複数のゲート線、前記複数の画素電極、前記共通電極、及び前記光源ユニットのそれぞれの駆動を制御する制御部と、を備え、
前記表示領域の対象領域に画像を表示する際、前記制御部は、
リセット期間に、前記表示領域を第１透明状態より透明度の高い第２透明状態とし、
前記リセット期間の後の書換え期間に、前記対象領域に画像を表示し、前記対象領域が位置する行の全域を含む書換え領域のうち前記対象領域以外の非対象領域を前記第１透明状態とし、前記表示領域のうち前記書換え領域以外の非書換え領域を前記第２透明状態に保持し、
前記ゲートドライバは、
順序回路を有し、前記書換え期間に前記複数のゲート線のうち前記書換え領域に位置する複数の画素電極に電気的に接続された複数の第１ゲート線を駆動する第１駆動周波数より高い第２駆動周波数で前記複数のゲート線のうち前記非書換え領域に位置する複数の画素電極に電気的に接続された複数の第２ゲート線を駆動し、又は、
デコーダを有し、前記書換え期間に前記複数の第１ゲート線を選択的に駆動する、
表示装置。
［２］前記表示機能層は、リバース型高分子分散液晶を利用した液晶層である、
［１］に記載の表示装置。
［３］前記複数の画素電極は、前記対象領域に位置する第１画素電極と、前記非対象領域に位置する第２画素電極と、前記非書換え領域に位置する第３画素電極と、を有し、
前記表示機能層は、
前記対象領域に位置し、前記第１画素電極と前記共通電極との間に印加される電圧が印加される第１表示機能層と、
前記非対象領域に位置し、前記第２画素電極と前記共通電極との間に印加される電圧が印加される第２表示機能層と、
前記非書換え領域に位置し、前記第３画素電極と前記共通電極との間に印加される電圧が印加される第３表示機能層と、を有し、
前記制御部は、
前記リセット期間に、前記表示機能層に第２透明電圧を印加し、
前記書換え期間に、前記第１表示機能層に散乱電圧を印加し、前記第２表示機能層に第１透明電圧を印加し、前記第３表示機能層に前記第２透明電圧が印加されている状態に保持する、
［１］に記載の表示装置。
［４］前記表示機能層は、リバース型高分子分散液晶を利用した液晶層であり、
前記第２透明電圧は０Ｖである、
［３］に記載の表示装置。
［５］前記散乱電圧は、正極性の散乱電圧と、負極性の散乱電圧と、を有し、
前記対象領域に画像を表示する際、前記制御部は、
１フレーム期間毎に、正極性の前記散乱電圧と負極性の前記散乱電圧とを前記第１表示機能層に交互に印加する、
［４］に記載の表示装置。
［６］前記書換え期間において、
前記第１表示機能層は入射される光を散乱させ、前記第２表示機能層及び前記第３表示機能層は入射される光の平行度を維持し、
前記第３表示機能層にて維持する光の平行度は、前記第２表示機能層にて維持する光の平行度より高い、
［３］に記載の表示装置。
［７］前記ゲートドライバは、前記順序回路と、制御配線と、複数の論理和回路と、を有し、
前記複数のゲート線は、複数の第１ゲート線と、複数の第２ゲート線と、を含み、
前記表示パネルは、複数の第１ゲート線のうち対応する１本の第１ゲート線に接続された第１スイッチング素子と、複数の第１ゲート線のうち対応する１本の第１ゲート線に接続された第２スイッチング素子と、複数の第２ゲート線のうち対応する１本の第２ゲート線に接続された第３スイッチング素子と、を含む複数のスイッチング素子をさらに有し、
前記複数の画素電極は、前記対象領域に位置し前記第１スイッチング素子に接続された第１画素電極と、前記非対象領域に位置し前記第２スイッチング素子に接続された第２画素電極と、前記非書換え領域に位置し前記第３スイッチング素子に接続された第３画素電極と、を有し、
各々の前記論理和回路は、前記順序回路に接続された第１入力端子と、前記制御配線に接続された第２入力端子と、対応する１本のゲート線に接続された出力端子と、を含み、
前記複数の論理和回路は、複数の第１論理和回路と、複数の第２論理和回路と、を含み、各々の前記第１論理和回路は前記複数の第１ゲート線のうち対応する１本の第１ゲート線に接続され、各々の前記第２論理和回路は前記複数の第２ゲート線のうち対応する１本の第２ゲート線に接続され、
前記制御部は、
前記リセット期間に、前記制御配線にハイレベルの第２入力信号を与え、全てのゲート線に第１レベルのゲート信号を出力し、全てのスイッチング素子をオンし、
前記書換え期間に、前記制御配線にロウレベルの前記第２入力信号を与え、全ての第１論理和回路の前記第１入力端子にハイレベルの第１入力信号を順に与え、全ての第１ゲート線に前記第１レベルの前記ゲート信号を順に出力し、前記第１スイッチング素子及び前記第２スイッチング素子をオンし、全ての第２論理和回路の前記第１入力端子にロウレベルの前記第１入力信号を順に与え、全ての第２ゲート線に第２レベルの前記ゲート信号を順に出力し、前記第３スイッチング素子をオフする、
［１］に記載の表示装置。
［８］前記ゲートドライバは、順序回路を有し、
前記制御部は、前記第１駆動周波数及び前記第２駆動周波数を持つゲートクロック信号を前記ゲートドライバに与え、
前記ゲートドライバは、前記ゲートクロック信号に基づいて、前記書換え領域と前記非書換え領域とを異なる駆動周波数で走査する、
［１］に記載の表示装置。
［９］前記ゲートドライバは、前記デコーダと、前記複数のゲート線と前記デコーダとの間に接続された論理回路と、を有し、
前記複数のゲート線は、複数の第１ゲート線と、複数の第２ゲート線と、を含み、
前記表示パネルは、前記複数の第１ゲート線のうち対応する１本の第１ゲート線に接続された第１スイッチング素子と、前記複数の第１ゲート線のうち対応する１本の第１ゲート線に接続された第２スイッチング素子と、前記複数の第２ゲート線のうち対応する１本の第２ゲート線に接続された第３スイッチング素子と、を含む複数のスイッチング素子をさらに有し、
前記複数の画素電極は、前記対象領域に位置し前記第１スイッチング素子に接続された第１画素電極と、前記非対象領域に位置し前記第２スイッチング素子に接続された第２画素電極と、前記非書換え領域に位置し前記第３スイッチング素子に接続された第３画素電極と、を有し、
前記制御部は、
前記リセット期間に、全てのゲート線に第１レベルのゲート信号を出力し、全てのスイッチング素子をオンし、
前記書換え期間に、全ての第１ゲート線に前記第１レベルの前記ゲート信号を出力し、前記第１スイッチング素子及び前記第２スイッチング素子をオンし、全ての第２ゲート線に第２レベルの前記ゲート信号を出力し、前記第３スイッチング素子をオフする、
［１］に記載の表示装置。
［１０］前記光源ユニットは、前記表示機能層に第１色の光を照射する第１発光素子と、前記表示機能層に第２色の光を照射する第２発光素子と、前記表示機能層に第３色の光を照射する第３発光素子と、を有し、
各々の１フレーム期間は、前記第１発光素子が前記第１色の光を照射する第１サブフレーム期間と、前記第２発光素子が前記第２色の光を照射する第２サブフレーム期間と、前記第３発光素子が前記第３色の光を照射する第３サブフレーム期間と、を有し、
前記制御部は、
前記リセット期間と各々の前記サブフレーム期間とを交互に設け、又は、
前記リセット期間と複数の前記サブフレーム期間とを交互に設け、又は、
前記リセット期間を前記１フレーム期間毎に１回設け、又は、
前記リセット期間を複数のフレーム期間毎に１回設ける、
［１］に記載の表示装置。
加される電圧が高い場合に入射される光の平行度を維持し、印加される電圧が低い場合に
入射される光を散乱させる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］複数のゲート線と、表示領域に位置した複数の画素電極と、前記表示領域に位置した共通電極と、前記表示領域に位置した表示機能層と、を有する表示パネルと、
前記表示領域の外側の非表示領域に位置し前記表示機能層に光を照射する光源ユニットと、
前記複数のゲート線に接続されたゲートドライバを含み、前記複数のゲート線、前記複数の画素電極、前記共通電極、及び前記光源ユニットのそれぞれの駆動を制御する制御部と、を備え、
前記表示領域の対象領域に画像を表示する際、前記制御部は、
リセット期間に、前記表示領域を第１透明状態より透明度の高い第２透明状態とし、
前記リセット期間の後の書換え期間に、前記対象領域に画像を表示し、前記対象領域が位置する行の全域を含む書換え領域のうち前記対象領域以外の非対象領域を前記第１透明状態とし、前記表示領域のうち前記書換え領域以外の非書換え領域を前記第２透明状態に保持し、
前記ゲートドライバは、
順序回路を有し、前記書換え期間に前記複数のゲート線のうち前記書換え領域に位置する複数の画素電極に電気的に接続された複数の第１ゲート線を駆動する第１駆動周波数より高い第２駆動周波数で前記複数のゲート線のうち前記非書換え領域に位置する複数の画素電極に電気的に接続された複数の第２ゲート線を駆動し、又は、
デコーダを有し、前記書換え期間に前記複数の第１ゲート線を選択的に駆動する、
表示装置。
［２］前記表示機能層は、リバース型高分子分散液晶を利用した液晶層である、
［１］に記載の表示装置。
［３］前記複数の画素電極は、前記対象領域に位置する第１画素電極と、前記非対象領域に位置する第２画素電極と、前記非書換え領域に位置する第３画素電極と、を有し、
前記表示機能層は、
前記対象領域に位置し、前記第１画素電極と前記共通電極との間に印加される電圧が印加される第１表示機能層と、
前記非対象領域に位置し、前記第２画素電極と前記共通電極との間に印加される電圧が印加される第２表示機能層と、
前記非書換え領域に位置し、前記第３画素電極と前記共通電極との間に印加される電圧が印加される第３表示機能層と、を有し、
前記制御部は、
前記リセット期間に、前記表示機能層に第２透明電圧を印加し、
前記書換え期間に、前記第１表示機能層に散乱電圧を印加し、前記第２表示機能層に第１透明電圧を印加し、前記第３表示機能層に前記第２透明電圧が印加されている状態に保持する、
［１］に記載の表示装置。
［４］前記表示機能層は、リバース型高分子分散液晶を利用した液晶層であり、
前記第２透明電圧は０Ｖである、
［３］に記載の表示装置。
［５］前記散乱電圧は、正極性の散乱電圧と、負極性の散乱電圧と、を有し、
前記対象領域に画像を表示する際、前記制御部は、
１フレーム期間毎に、正極性の前記散乱電圧と負極性の前記散乱電圧とを前記第１表示機能層に交互に印加する、
［４］に記載の表示装置。
［６］前記書換え期間において、
前記第１表示機能層は入射される光を散乱させ、前記第２表示機能層及び前記第３表示機能層は入射される光の平行度を維持し、
前記第３表示機能層にて維持する光の平行度は、前記第２表示機能層にて維持する光の平行度より高い、
［３］に記載の表示装置。
［７］前記ゲートドライバは、前記順序回路と、制御配線と、複数の論理和回路と、を有し、
前記複数のゲート線は、複数の第１ゲート線と、複数の第２ゲート線と、を含み、
前記表示パネルは、複数の第１ゲート線のうち対応する１本の第１ゲート線に接続された第１スイッチング素子と、複数の第１ゲート線のうち対応する１本の第１ゲート線に接続された第２スイッチング素子と、複数の第２ゲート線のうち対応する１本の第２ゲート線に接続された第３スイッチング素子と、を含む複数のスイッチング素子をさらに有し、
前記複数の画素電極は、前記対象領域に位置し前記第１スイッチング素子に接続された第１画素電極と、前記非対象領域に位置し前記第２スイッチング素子に接続された第２画素電極と、前記非書換え領域に位置し前記第３スイッチング素子に接続された第３画素電極と、を有し、
各々の前記論理和回路は、前記順序回路に接続された第１入力端子と、前記制御配線に接続された第２入力端子と、対応する１本のゲート線に接続された出力端子と、を含み、
前記複数の論理和回路は、複数の第１論理和回路と、複数の第２論理和回路と、を含み、各々の前記第１論理和回路は前記複数の第１ゲート線のうち対応する１本の第１ゲート線に接続され、各々の前記第２論理和回路は前記複数の第２ゲート線のうち対応する１本の第２ゲート線に接続され、
前記制御部は、
前記リセット期間に、前記制御配線にハイレベルの第２入力信号を与え、全てのゲート線に第１レベルのゲート信号を出力し、全てのスイッチング素子をオンし、
前記書換え期間に、前記制御配線にロウレベルの前記第２入力信号を与え、全ての第１論理和回路の前記第１入力端子にハイレベルの第１入力信号を順に与え、全ての第１ゲート線に前記第１レベルの前記ゲート信号を順に出力し、前記第１スイッチング素子及び前記第２スイッチング素子をオンし、全ての第２論理和回路の前記第１入力端子にロウレベルの前記第１入力信号を順に与え、全ての第２ゲート線に第２レベルの前記ゲート信号を順に出力し、前記第３スイッチング素子をオフする、
［１］に記載の表示装置。
［８］前記ゲートドライバは、順序回路を有し、
前記制御部は、前記第１駆動周波数及び前記第２駆動周波数を持つゲートクロック信号を前記ゲートドライバに与え、
前記ゲートドライバは、前記ゲートクロック信号に基づいて、前記書換え領域と前記非書換え領域とを異なる駆動周波数で走査する、
［１］に記載の表示装置。
［９］前記ゲートドライバは、前記デコーダと、前記複数のゲート線と前記デコーダとの間に接続された論理回路と、を有し、
前記複数のゲート線は、複数の第１ゲート線と、複数の第２ゲート線と、を含み、
前記表示パネルは、前記複数の第１ゲート線のうち対応する１本の第１ゲート線に接続された第１スイッチング素子と、前記複数の第１ゲート線のうち対応する１本の第１ゲート線に接続された第２スイッチング素子と、前記複数の第２ゲート線のうち対応する１本の第２ゲート線に接続された第３スイッチング素子と、を含む複数のスイッチング素子をさらに有し、
前記複数の画素電極は、前記対象領域に位置し前記第１スイッチング素子に接続された第１画素電極と、前記非対象領域に位置し前記第２スイッチング素子に接続された第２画素電極と、前記非書換え領域に位置し前記第３スイッチング素子に接続された第３画素電極と、を有し、
前記制御部は、
前記リセット期間に、全てのゲート線に第１レベルのゲート信号を出力し、全てのスイッチング素子をオンし、
前記書換え期間に、全ての第１ゲート線に前記第１レベルの前記ゲート信号を出力し、前記第１スイッチング素子及び前記第２スイッチング素子をオンし、全ての第２ゲート線に第２レベルの前記ゲート信号を出力し、前記第３スイッチング素子をオフする、
［１］に記載の表示装置。
［１０］前記光源ユニットは、前記表示機能層に第１色の光を照射する第１発光素子と、前記表示機能層に第２色の光を照射する第２発光素子と、前記表示機能層に第３色の光を照射する第３発光素子と、を有し、
各々の１フレーム期間は、前記第１発光素子が前記第１色の光を照射する第１サブフレーム期間と、前記第２発光素子が前記第２色の光を照射する第２サブフレーム期間と、前記第３発光素子が前記第３色の光を照射する第３サブフレーム期間と、を有し、
前記制御部は、
前記リセット期間と各々の前記サブフレーム期間とを交互に設け、又は、
前記リセット期間と複数の前記サブフレーム期間とを交互に設け、又は、
前記リセット期間を前記１フレーム期間毎に１回設け、又は、
前記リセット期間を複数のフレーム期間毎に１回設ける、
［１］に記載の表示装置。
【符号の説明】
【0127】
ＤＳＰ…表示装置、ＰＮＬ…表示パネル、３０，３０Ｃ，３０Ｄ，３０Ｅ…液晶層、
ＰＸ…画素、ＳＷ…スイッチング素子、Ｇ…ゲート線、Ｓ…ソース線、１１…画素電極、
２１…共通電極、ＧＤ…ゲートドライバ、ＳＣ…順序回路、ＷＲ…制御配線、
ＯＣ…論理和回路、ＴＩ１…第１入力端子、ＴＩ２…第２入力端子、ＴＯ…出力端子
ＤＥ…デコーダ、ＬＣ…論理回路、ＣＯＮ…制御部、ＣＮＴ…コントローラ、
ＴＣ…タイミングコントローラ、５０…タイミング生成部、５１…フレームメモリ、
５２Ｒ，５２Ｇ，５２Ｂ…ラインメモリ、ＬＵ…光源ユニット、
ＬＳＲ，ＬＳＧ，ＬＳＢ…発光素子、ＤＡ…表示領域、ＲＡ…書換え領域、
ＮＲＡ…非書換え領域、ＯＡ…対象領域、ＮＯＡ…非対象領域、ＣＨ…画像）、
Ｐｆ…フレーム期間、Ｐｒ…リセット期間、Ｐｗ…書換え期間、
Ｐｓｆ…サブフレーム期間ＩＮ１…第１入力信号、ＷＡＬ…第２入力信号、
ＶＢ…散乱電圧、ＶＡ１…第１透明電圧、ＶＡ２…第２透明電圧。
ＰＸ…画素、ＳＷ…スイッチング素子、Ｇ…ゲート線、Ｓ…ソース線、１１…画素電極、
２１…共通電極、ＧＤ…ゲートドライバ、ＳＣ…順序回路、ＷＲ…制御配線、
ＯＣ…論理和回路、ＴＩ１…第１入力端子、ＴＩ２…第２入力端子、ＴＯ…出力端子
ＤＥ…デコーダ、ＬＣ…論理回路、ＣＯＮ…制御部、ＣＮＴ…コントローラ、
ＴＣ…タイミングコントローラ、５０…タイミング生成部、５１…フレームメモリ、
５２Ｒ，５２Ｇ，５２Ｂ…ラインメモリ、ＬＵ…光源ユニット、
ＬＳＲ，ＬＳＧ，ＬＳＢ…発光素子、ＤＡ…表示領域、ＲＡ…書換え領域、
ＮＲＡ…非書換え領域、ＯＡ…対象領域、ＮＯＡ…非対象領域、ＣＨ…画像）、
Ｐｆ…フレーム期間、Ｐｒ…リセット期間、Ｐｗ…書換え期間、
Ｐｓｆ…サブフレーム期間ＩＮ１…第１入力信号、ＷＡＬ…第２入力信号、
ＶＢ…散乱電圧、ＶＡ１…第１透明電圧、ＶＡ２…第２透明電圧。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7A】
【図7B】
【図7C】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】