知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-03-04
(45)【発行日】2022-03-14
(54)【発明の名称】情報処理装置、プログラムおよびシミュレーション方法
(51)【国際特許分類】
G06F 30/367 20200101AFI20220307BHJP
G06F 30/331 20200101ALI20220307BHJP
【ＦＩ】
G06F30/367
G06F30/331
【請求項の数】
24
(21)【出願番号】P 2021508607
(86)(22)【出願日】2019-03-28
(86)【国際出願番号】 JP2019013642
(87)【国際公開番号】W WO2020194674
(87)【国際公開日】2020-10-01
【審査請求日】2021-09-27
【早期審査対象出願】
(73)【特許権者】
【識別番号】390015587
【氏名又は名称】株式会社図研
(74)【代理人】
【識別番号】110003281
【氏名又は名称】特許業務法人大塚国際特許事務所
(72)【発明者】
【氏名】中村 諭
(72)【発明者】
【氏名】安藤 真人
(72)【発明者】
【氏名】明瀬 雅史
【審査官】松浦 功
(56)【参考文献】
【文献】特開平４－０８１９７８（ＪＰ，Ａ）
【文献】特開平６－０１９９９７（ＪＰ，Ａ）
【文献】特表２００９－５４１８９１（ＪＰ，Ａ）
【文献】特開平６－０７６０１４（ＪＰ，Ａ）
【文献】国際公開第２００９／０５０７６８（ＷＯ，Ａ１）
【文献】特開平５－１３５１３１（ＪＰ，Ａ）
【文献】特開２０１２－０８９１０７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ ３０／００ －３０／３９８
(57)【特許請求の範囲】
【請求項1】
入力端子群および出力端子群を有する電気回路の構成を示す回路構成データを、変数群に対して与えられる引数群と前記入力端子群に対して与えられる入力信号群とに対応する出力信号群を発生する数式群を含む回路計算データに変換する変換部と、前記電気回路におけるユーザによって指定された節点をノイズが印加されるノイズ印加節点として設定する印加節点設定部と、を備え、
前記印加節点設定部によって前記ノイズ印加節点が設定された場合に、前記変換部は、前記ノイズ印加節点に対して前記ノイズを与えるためのノイズ入力端子を前記回路計算データに加え、
前記引数群は、前記電気回路を構成する回路素子の特性を示す定数、および、前記ノイズ入力端子を介して前記ノイズ印加節点に印加される前記ノイズに関する値を含む、
ことを特徴とする情報処理装置。
【請求項2】
前記引数群は温度に関する値を含み、前記定数は前記回路素子の温度係数を含む、ことを特徴とする請求項１に記載の情報処理装置。
【請求項3】
前記電気回路における観察節点を設定する観察節点設定部を更に備え、前記変換部は、前記出力信号群が前記観察節点の電気的な値を示す出力信号を含むように前記回路計算データを発生する、
ことを特徴とする請求項１又は２に記載の情報処理装置。
【請求項4】
前記回路計算データが組み込まれたプロセッサに引数群を与え、前記プロセッサを動作させるシミュレーション実行部を更に備える、ことを特徴とする請求項１乃至３のいずれか１項に記載の情報処理装置。
【請求項5】
前記シミュレーション実行部は、前記プロセッサに第１引数群を与えて、前記第１引数群と前記入力信号群とに対応する第１出力信号群を前記プロセッサに発生させる第１動作を実行し、
前記第１動作の後に、前記プロセッサに前記第１引数群とは異なる第２引数群を与えて、前記第２引数群と前記入力信号群とに対応する第２出力信号群を前記プロセッサに発生させる第２動作を実行し、
前記第１動作と前記第２動作との間において、前記プロセッサに前記回路計算データが新たに組み込まれない、
ことを特徴とする請求項４に記載の情報処理装置。
【請求項6】
前記第１引数群は、前記回路素子の特性を示す定数に関する第１値を含み、前記第２引数群は、前記回路素子の特性を示す定数に関する第２値を含む、ことを特徴とする請求項５に記載の情報処理装置。
【請求項7】
前記第１引数群は、温度に関する第１値を含み、前記第２引数群は、温度に関する第２値を含む、ことを特徴とする請求項５に記載の情報処理装置。
【請求項8】
前記第１引数群は、前記ノイズに関する第１値を含み、前記第２引数群は、前記ノイズに関する第２値を含む、ことを特徴とする請求項５記載の情報処理装置。
【請求項9】
前記プロセッサは、リアルタイムＯＳを有するプロセッサである、ことを特徴とする請求項４乃至８のいずれか１項に記載の情報処理装置。
【請求項10】
前記プロセッサは、ＦＰＧＡを有するプロセッサである、ことを特徴とする請求項４乃至８のいずれか１項に記載の情報処理装置。
【請求項11】
前記入力端子群に対応する、前記プロセッサの端子群には、前記入力端子群に接続される装置から信号が供給される、ことを特徴とする請求項４乃至１０のいずれか１項に記載の情報処理装置。
【請求項12】
入力端子群および出力端子群を有する電気回路の構成を示す回路構成データから変換され、変数群に対して与えられる引数群と前記入力端子群に対して与えられる入力信号群とに対応する出力信号群を発生する数式群を含む回路計算データ、が組み込まれたプロセッサに前記引数群を与え、前記プロセッサを動作させるシミュレーション実行部を備え、前記引数群は、前記電気回路を構成する回路素子の特性を示す定数、および、ユーザによって指定されたノイズ印加節点に印加されるノイズに関する値を含み、
前記回路計算データは、前記ノイズ印加節点に対して前記ノイズを与えるためのノイズ入力端子を含み、
前記ノイズに関する前記値は、前記ノイズ入力端子を介して前記ノイズ印加節点に印加される、
ことを特徴とする情報処理装置。
【請求項13】
前記引数群は温度に関する値を含み、前記定数は前記回路素子の温度係数を含む、ことを特徴とする請求項１２に記載の情報処理装置。
【請求項14】
前記出力信号群は、前記電気回路における観察節点の電気的な値を示す出力信号を含む、ことを特徴とする請求項１３に記載の情報処理装置。
【請求項15】
前記シミュレーション実行部は、前記プロセッサに第１引数群を与えて、前記第１引数群と前記入力信号群とに対応する第１出力信号群を前記プロセッサに発生させる第１動作を実行し、
前記第１動作の後に、前記プロセッサに前記第１引数群とは異なる第２引数群を与えて、前記第２引数群と前記入力信号群とに対応する第２出力信号群を前記プロセッサに発生させる第２動作を実行し、
前記第１動作と前記第２動作との間において、前記プロセッサに前記回路計算データが新たに組み込まれない、
ことを特徴とする請求項１２乃至１４のいずれか１項に記載の情報処理装置。
【請求項16】
前記第１引数群は、温度に関する第１値を含み、前記第２引数群は、温度に関する第２値を含む、ことを特徴とする請求項１５に記載の情報処理装置。
【請求項17】
前記第１引数群は、前記回路素子の特性を示す定数に関する第１値を含み、前記第２引数群は、前記回路素子の特性を示す定数に関する第２値を含む、ことを特徴とする請求項１６に記載の情報処理装置。
【請求項18】
前記第１引数群は、ノイズに関する第１値を含み、前記第２引数群は、ノイズに関する第２値を含む、ことを特徴とする請求項１６に記載の情報処理装置。
【請求項19】
前記プロセッサは、リアルタイムＯＳを有するプロセッサである、ことを特徴とする請求項１２乃至１８のいずれか１項に記載の情報処理装置。
【請求項20】
前記プロセッサは、ＦＰＧＡを有するプロセッサである、ことを特徴とする請求項１２乃至１８のいずれか１項に記載の情報処理装置。
【請求項21】
前記入力端子群に対応する、前記プロセッサの端子群には、前記入力端子群に接続される装置から信号が供給される、ことを特徴とする請求項１２乃至１８のいずれか１項に記載の情報処理装置。
【請求項22】
コンピュータを請求項１乃至１１のいずれか１項に記載の情報処理装置として動作させることを特徴とするプログラム。
【請求項23】
コンピュータを請求項１２乃至２１のいずれか１項に記載の情報処理装置として動作させることを特徴とするプログラム。
【請求項24】
入力端子群および出力端子群を有する電気回路におけるユーザによって指定された節点をノイズが印加されるノイズ印加節点として設定する印加節点設定工程と、前記電気回路の構成を示す回路構成データを、変数群に対して与えられる引数群と前記入力端子群に対して与えられる入力信号群とに対応する出力信号群を発生する数式群を含む回路計算データに変換する変換工程と、
前記回路計算データをプロセッサに組み込む組込工程と、
前記回路計算データが組み込まれた前記プロセッサに前記引数群を与え、前記プロセッサを動作させるシミュレーション実行工程と、を含み、
前記変換工程では、前記印加節点設定工程で前記ノイズ印加節点が設定された場合に、前記ノイズ印加節点に対して前記ノイズを与えるためのノイズ入力端子を前記回路計算データに加え、
前記引数群は、前記電気回路を構成する回路素子の特性を示す定数、および、前記ノイズ入力端子を介して前記ノイズ印加節点に印加される前記ノイズに関する値を含む、
ことを特徴とするシミュレーション方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、情報処理装置、プログラムおよびシミュレーション方法に関する。
【背景技術】
【0002】
ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やリアルタイムＯＳを有するプロセッサを用いたＨＩＬＳ（Ｈａｒｄｗａｒｅ Ｉｎ ｔｈｅ Ｌｏｏｐ Ｓｉｍｕｌａｔｉｏｎ）が知られている。ＨＩＬＳでは、シミュレーション対象物の一部の動作がＦＰＧＡやリアルタイムＯＳを有するプロセッサを使って計算されうる。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００６－０１４３９３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
電気回路の動作をＦＰＧＡによってシミュレーションする方法において、例えば、ある回路素子の定数が第１値である場合における該電気回路の動作をシミュレーションした後、該定数が該第１値とは異なる第２値である場合における該電気回路の動作をシミュレーションしたい場合がある。この場合、該定数が第１値である場合における該電気回路の動作をシミュレーションするようにＦＰＧＡをプログラムしシミュレーションを実行した後に、該定数が第２値である場合における該電気回路の動作をシミュレーションするようにＦＰＧＡを再プログラムする必要がある。しかし、この場合、定数を変更する度にＦＰＧＡに組み込むためのデータを生成し、それをＦＰＧＡに組み込む必要があり、これが該電気回路を含む検証対象の検証作業の遅延を招く。このような問題は、リアルタイムＯＳを有するプロセッサを使ってシミュレーションを実行する場合にも起こる。
【0005】
本発明は、上記の課題認識を契機としてなされたものであり、検証作業の効率化に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の第１の側面は、情報処理装置に係り、前記情報処理装置は、入力端子群および出力端子群を有する電気回路の構成を示す回路構成データを、変数群に対して与えられる引数群と前記入力端子群に対して与えられる入力信号群とに対応する出力信号群を発生する数式群を含む回路計算データに変換する変換部を備え、前記引数群は、前記電気回路を構成する回路素子の特性を示す定数を含む。
【0007】
本発明の第２の側面は、入力端子群および出力端子群を有する電気回路の構成を示す回路構成データから変換され、変数群に対して与えられる引数群と前記入力端子群に対して与えられる入力信号群とに対応する出力信号群を発生する数式群を含む回路計算データ、が組み込まれたプロセッサに引数群を与え、前記プロセッサを動作させるシミュレーション実行部を備え、前記引数群は、前記電気回路を構成する回路素子の特性を示す定数を含む。
【0008】
本発明の第３の側面は、プログラムに係り、前記プログラムは、コンピュータを、入力端子群および出力端子群を有する電気回路の構成を示す回路構成データを、変数群に対して与えられる引数群と前記入力端子群に対して与えられる入力信号群とに対応する出力信号群を発生する数式群を含む回路計算データに変換する変換部を備える情報処理装置として動作させ、前記引数群は、前記電気回路を構成する回路素子の特性を示す定数を含む。
【0009】
本発明の第４の側面は、プログラムに係り、前記プログラムは、コンピュータを、入力端子群および出力端子群を有する電気回路の構成を示す回路構成データから変換され、変数群に対して与えられる引数群と前記入力端子群に対して与えられる入力信号群とに対応する出力信号群を発生する数式群を含む回路計算データ、が組み込まれたプロセッサに引数群を与え、前記プロセッサを動作させるシミュレーション実行部を備え、前記引数群は、前記電気回路を構成する回路素子の特性を示す定数を含む。
【0010】
本発明の第５の側面は、シミュレーション方法に係り、前記シミュレーション方法は、入力端子群および出力端子群を有する電気回路の構成を示す回路構成データを、変数群に対して与えられる引数群と前記入力端子群に対して与えられる入力信号群とに対応する出力信号群を発生する数式群を含む回路計算データに変換する変換工程と、前記回路計算データをプロセッサに組み込む組込工程と、前記回路計算データが組み込まれた前記プロセッサに引数群を与え、前記プロセッサを動作させるシミュレーション実行工程と、を含み、前記引数群は、前記電気回路を構成する回路素子の特性を示す定数を含む。
【発明の効果】
【0011】
本発明によれば、検証作業の効率化に有利な技術を提供する。
【図面の簡単な説明】
【0012】
【図1】本発明の一実施形態のシミュレーションシステムおよびシミュレーション方法を例示的に示す図。
【図2】本発明の一実施形態のシミュレーションシステムおよびシミュレーション方法を例示的に示す図。
【図3】変換部を備える情報処理装置の構成例を示す図。
【図4】変換部を備える情報処理装置の動作例を示す図。
【図5】電気回路の構成例を示す図。
【図6A】ノイズ印加節点の設定例を示す図。
【図6B】観察節点の設定例を示す図。
【図7A】抵抗をそれに対応する回路素子モデルに変換する例を示す図。
【図7B】キャパシタをそれに対応する回路素子モデルに変換する例を示す図。
【図7C】インダクタをそれに対応する回路素子モデルに変換する例を示す図。
【図8】変換された電気回路を例示する図。
【図9】本発明の一実施形態において構築されうる行列表現の方程式のひな型を例示する図。
【図10】スタンプルールを例示する図。
【図11】行列表現の方程式を例示する図。
【図12】行列表現の方程式の操作を例示する図。
【図13】行列操作の結果を例示する図。
【図14】抽出された数式を例示する図。
【図15】本発明の一実施形態のシミュレーションシステムにおけるシミュレーション方法を例示する図。
【発明を実施するための形態】
【0013】
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態で説明されている特徴の組み合わせの全てが発明に必須のものとは限らない。実施形態で説明されている複数の特徴のうち二つ以上の特徴が任意に組み合わされてもよい。また、同一若しくは同様の構成には同一の参照番号を付し、重複した説明は省略する。
【0014】
図１および図２には、本発明の一実施形態のシミュレーションシステム１およびシミュレーション方法が例示的に示されている。シミュレーションシステム１は、例えば、情報処理装置１００、プロセッサ２００およびシミュレーション実行装置３００を備えうる。シミュレーション実行装置３００は、シミュレーション実行部のようなモジュールとして情報処理装置１００に組み込まれてもよい。情報処理装置１００は、電気回路ＥＣを設計するための設計機能（ＣＡＤ機能）を有してもよい。そのような設計機能は、情報処理装置１００にＣＡＤプログラムを組み込むことによって提供されうる。電気回路ＥＣは、入力端子群および出力端子群を有し、該入力端子群に与えられる入力信号群に対応する出力信号群を該出力端子群から出力しうる。
【0015】
情報処理装置１００は、電気回路ＥＣの構成を示す回路構成データ１０を、変数群に対して与えられる引数群と電気回路ＥＣの入力端子群に対して与えられる入力信号群とに対応する出力信号群を発生する数式群を含む回路計算データ２０に変換する機能を備えうる。該引数群は、電気回路ＥＣを構成する回路素子（例えば、抵抗、キャパシタ、インダクタ、トランジスタ、ＬＳＩ等）の特性を示す定数（数値）を含みうる。該引数群は、温度に関する値を含むことができ、この場合、該定数は、該回路素子の温度係数を含むことができる。該引数群は、電気回路ＥＣに印加されるノイズに関する値を含んでもよい。
【0016】
回路計算データ２０は、情報処理装置１００により、または、他の装置により、プロセッサ２００に組み込まれうる。回路計算データ２０が組み込まれたプロセッサ２００には、電気回路ＥＣに対応する仮想的な電気回路が構築される。プロセッサ２００は、例えば、リアルタイムＯＳを有するプロセッサでありうる。この場合、情報処理装置１００によって生成される回路計算データ２０は、リアルタイムＯＳを有するプロセッサ２００に組み込むことができる形式のデータであるか、そのような形式に変換可能なデータである。リアルタイムＯＳを有するプロセッサは、例えば、与えられた入力信号に対応する出力信号を微小時間（例えば、数マイクロ秒～数百マイクロ秒）内に発生することができる。プロセッサ２００は、例えば、ＦＰＧＡを有するプロセッサであってもよい。この場合、回路計算データ２０は、ＦＰＧＡに組み込むことができる（ＦＰＧＡをプログラムすることができる）形式のデータであるか、そのような形式に変換可能なデータである。
【0017】
シミュレーション実行装置３００は、回路計算データ２０が組み込まれたプロセッサ２００の変数群（プロセッサ２００に組み込まれた回路計算データ２０の変数群）に引数群（数値）を与え、プロセッサ２００を動作させる情報処理装置でありうる。シミュレーション実行装置３００は、プロセッサおよびメモリ等を含むコンピュータに対して、それをシミュレーション実行装置３００として動作させるプログラムを組み込むことによって構成されうる。シミュレーション実行装置３００がプロセッサ２００に与える引数群は、回路計算データ２０の変数群に与えられる引数群である。該引数群は、電気回路ＥＣを構成する回路素子（例えば、抵抗、キャパシタ、インダクタ、トランジスタ、ＬＳＩ等）の特性を示す定数（数値）を含みうる。該引数群は、温度に関する値を含むことができ、この場合、該定数は、該回路素子の温度係数を含みうる。該引数群は、電気回路ＥＣに印加されるノイズに関する値を含みうる。
【0018】
電気回路ＥＣに接続される装置２１０、２２０の動作を検証する検証作業、または、電気回路ＥＣの動作を検証する検証作業、または、電気回路ＥＣおよびそれに接続される装置２１０、２２０の動作を検証する検証作業において、シミュレーション実行装置３００は、回路計算データ２０が組み込まれたプロセッサ２００に引数群を与え、プロセッサ２００を動作させる。この際に、装置２１０からプロセッサ２００に信号群が供給され、プロセッサ２００から装置２２０に信号群が供給されうる。あるいは、装置２１０からプロセッサ２００に信号群が供給され、プロセッサ２００から装置２１０に信号群が供給されてもよい。また、装置２２０からプロセッサ２００に信号群が供給され、プロセッサ２００から装置２２０に信号群が供給されてもよい。シミュレーション実行装置３００は、プロセッサ２００から信号群を取り込んでもよい。
【0019】
回路計算データ２０は、情報処理装置１００からシミュレーション実行装置３００に転送され、シミュレーション実行装置３００によってプロセッサ２００に組み込まれてもよい。また、上記の引数群（例えば、電気回路ＥＣを構成する回路素子の特性を示す定数、温度に関する値）の全部または一部は、情報処理装置１００からシミュレーション実行装置３００に転送され、それを受けてシミュレーション実行装置３００がプロセッサ２００に引数群を与えてもよい。
【0020】
図３には、情報処理装置１００の構成例が示されている。情報処理装置１００は、コンピュータにプログラム１５０を組み込むことによって構成されうる。プログラム１５０は、例えば、メモリ媒体に格納された形態でコンピュータに提供されうる。あるいは、プログラム１５０は、通信回線を介してコンピュータに提供されうる。
【0021】
情報処理装置１００は、例えば、ＣＰＵ（プロセッサ）１１０と、入力デバイス１２０と、出力デバイス１３０と、通信デバイス１４０と、メモリ１６０とを含みうる。入力デバイス１２０は、例えば、キーボードおよびポインティングデバイス等を含みうる。出力デバイス１３０は、例えば、ディスプレイを含みうる。通信デバイス１４０は、例えば、他の装置と通信するための、あらゆるデバイスを含みうる。メモリ１６０は、１又は複数のメモリデバイスを含みうる。該複数のメモリデバイスは、例えば、揮発性メモリデバイス、および、不揮発性メモリデバイスを含みうる。不揮発性メモリデバイスの概念には、電気的に書き込みおよび消去が可能な半導体メモリデバイス、ディスクメモリ、バッテリーでバックアップされた半導体メモリデバイス等が含まれうる。
【0022】
プログラム１５０は、例えば、変換部１５１を備える装置として情報処理装置１００を動作させるプログラムモジュールを含みうる。変換部１５１は、電気回路ＥＣの構成を示す回路構成データを、変数群に与えられる引数群と電気回路ＥＣの入力端子群に対して与えられる入力信号群とに対応する出力信号群を発生する数式群を含む回路計算データ２０に変換する。プログラム１５０は、電気回路ＥＣにおける、ノイズが印加される節点（以下、ノイズ印加節点）を設定する印加節点設定部１５２を備える装置として情報処理装置１００を動作させるプログラムモジュールを含んでもよい。プログラム１５０は、電気回路ＥＣにおける観察節点を設定する観察節点設定部１５３を備える装置として情報処理装置１００を動作させるプログラムモジュールを含んでもよい。変換部１５１は、出力信号群が観察節点の電気的な値を示す出力信号を含むように回路計算データ２０を発生しうる。更に、前述のように、シミュレーション実行装置３００は、情報処理装置１００に組み込まれてもよく、この場合、プログラム１５０は、シミュレーション実行装置３００に相当するシミュレーション実行部１５４を構成する装置として情報処理装置１００を動作させるプログラムモジュールを含みうる。
【0023】
図４には、情報処理装置１００の動作例が示されている。ここでは、図５に示された電気回路ＥＣの構成を示す回路構成データ１０を回路計算データ２０に変換する例を説明する。工程Ｓ３００は、任意的に実行されうる。工程Ｓ３００では、ユーザによる入力デバイス１２０の操作に従って、印加節点設定部１５２によって、電気回路ＥＣにおけるノイズ印加節点が設定されうる。図６Ａには、抵抗ＲとインダクタＬとを接続する節点がノイズ印加節点として設定された例が示されている。工程Ｓ３００では、ユーザによる入力デバイス１２０の操作に従って、観察節点設定部１５３によって、電気回路ＥＣにおける観察節点が設定されてもよい。図６Ｂには、抵抗ＲとインダクタＬとを接続する節点が観察節点Ｎｍ１として設定された例が示されている。図６Ａ、６Ｂに示された例では、ノイズ印加節点に対してノイズ源としての電圧源Ｖｎが接続されているが、ノイズ印加節点に対してノイズ源としての電流源が追加されてもよい。ノイズ源としての電流源の追加は、その電流源によって流される電流がノイズ印加節点を流れるようになされうる。
【0024】
工程Ｓ３０１では、変換部１５１によって、電気回路ＥＣを構成する各回路素子が予め設定された変換ルールに従って回路素子モデル（等価回路モデル）に変換されうる。ここで、図７Ａ、図７Ｂ、図７Ｃには、それぞれ抵抗Ｒ、キャパシタＣ、インダクタＬを回路素子モデルに変換する変換ルールが例示されている。この変換によって、例えば、図５に例示された電気回路ＥＣが図８に例示された電気回路ＥＣ’に変換されうる。電気回路ＥＣ’は、電気回路ＥＣの等価回路である。
【0025】
工程Ｓ３０２では、変換部１５１によって、電気回路ＥＣの構成を示す回路構成データ１０から、例えば修正節点解析法（ＭＮＡ）等に従って、行列表現の方程式が構築されうる。図９には、工程Ｓ３０２において構築されうる行列表現の方程式のひな型が例示されている。Ｇ１１～Ｇｎｎを要素とする行列は、コンダクタンス行列である。なお、コンダクタンスの値は、抵抗の値の逆数である。コンダクタンスＧは、抵抗Ｒに対応し（Ｒの値の逆数）、コンダクタンスＧＬは、抵抗ＲＬに対応する（ＲＬの値の逆数）。ｘ１～ｘｎは、変数ベクトルであり、節点Ｎ１～Ｎｎ（例えば、Ｎ１、Ｎ２、Ｎ３、Ｎ４）の電圧値、または、電圧源（例えば、Ｖｉｎ、ＶＬ）の電流値（例えば、Ｉｖｉｎ、ＩＶＬ）でありうる。Ａ１～Ａｎは、入力ベクトルであり、電圧源（例えば、Ｖｉｎ、ＶＬ）または電流源（例えば、ＩＣ）でありうる。ここで、図１０に例示されるように節点Ｎ１～Ｎｎを決定し、図１０に例示されるスタンプルールに従って、回路素子ごとに、コンダクタンス行列の要素および入力ベクトルの要素が決定されうる。各回路素子の定数は、特定の数値ではなく、変数として扱われ、コンダクタンス行列の要素は、その変数とされる。このようにして、図１１に例示される行列表現の方程式が構築されうる。
【0026】
工程Ｓ３０３では、変換部１５１によって、工程Ｓ３０２で構築された行列表現の方程式が図１２に例示されるように操作されうる。この操作には、例えば、ガウス消去法が適用されうる。すなわち、コンダクタンス行列と入力ベクトルを連結した行列が作成され、コンダクタンス行列が単位行列となるように操作を行うことによって、入力ベクトルとして、求めるべき電気信号の値を計算するための数式が得られる。図１３には、行列操作の結果が例示されている。
【0027】
工程Ｓ３０４では、変換部１５１によって、工程Ｓ３０３で得られた数式から、プロセッサ２００に組み込むべき数式が抽出される。抽出対象の数式には、電気回路ＥＣの出力端子に現れる電気信号の値を与える数式の他、工程Ｓ３００において観察節点設定部１５３によって設定された観察節点に現れる電気信号の値を与える数式が含まれうる。図１４には、工程Ｓ３０４において抽出されうる数式が例示されている。
【0028】
工程Ｓ３００において印加節点設定部１５２によってノイズ印加節点が設定された場合には、工程Ｓ３０６において、そのノイズ印加節点の電気信号の値を計算するための数式も抽出されうる。これによって、生成される回路計算データ２０には、ノイズ印加節点に対してノイズを与えるための入力端子が加えられる。これは、検証動作において、シミュレーション実行装置３００が、プロセッサ２００に構築された仮想的な電気回路におけるノイズ印加節点に対して、ノイズを与えることを可能にする。
【0029】
工程Ｓ３０４では、温度に依存した電気回路ＥＣのシミュレーションを可能にするために、回路素子の定数を設定するための変数に対して、温度に依存した値を与えるための数式が構築されてもよい。例えば、抵抗Ｒの抵抗値を示す変数Ｒに関しては、Ｒ＝Ｒ’（１＋ｄＴ×ｋｒ１）、キャパシタＣのキャパシタンス値を示す変数Ｃに関しては、Ｃ＝Ｃ’（１＋ｄＴ×ｋｃ１）、インダクタＬのインダクタンス値を示す変数Ｌに関しては、Ｌ＝Ｌ’（１＋ｄＴ×ｋｌ１）という数式が構築されうる。ここで、Ｒ’は、基準温度Ｔにおける抵抗Ｒの抵抗値を示す変数、ｄＴは、基準温度Ｔとシミュレーションを実行する温度Ｔ’との差分（Ｔ－Ｔ’）を示す変数、ｋｒ１、ｋｃ１、Ｋｌ１は、温度係数を示す変数である。Ｒ’、Ｃ’、Ｌ’、ｋｒ１、ｋｃ１、Ｋｌ１は、検証作業において、シミュレーション実行装置３００がプロセッサ２００に温度に関する情報を与えることを可能にする。工程Ｓ３０４では、キャパシタＣから変換された抵抗Ｒｃの両端の電位差ＶｃからキャパシタＣを流れる電流Ｉｃを求める数式、例えば、Ｉｃ＝ＧＣＶｃ等が構築されてもよい。
【0030】
工程Ｓ３０６では、変換部１５１によって、工程Ｓ３０４で抽出された数式および工程Ｓ３０５で構築された数式を含む数式群を含む回路計算データ２０が生成される。回路計算データ２０の数式群は、回路素子の定数等が引数群として与えられる第１変数群、および、入力端子群に与えられる入力信号群が引数群として与えられる第２変数群、を変数群とする関数群である。すなわち、回路計算データ２０の数式群は、変数群に与えられる引数群に従った関数値を戻り値として提供する。工程Ｓ３０７では、変換部１５１によって、工程Ｓ３０６で生成された回路計算データ２０が、情報処理装置１００から、例えば、プロセッサ２００、シミュレーション実行装置３００または他の装置に出力されうる。例えば、情報処理装置１００は、回路計算データ２０をプロセッサ２００に組み込むように動作しうる。あるいは、情報処理装置１００から回路計算データ２０を受け取ったシミュレーション実行装置３００または他の装置は、回路計算データ２０をプロセッサ２００に組み込むように動作しうる。
【0031】
回路計算データ２０の数式群は、変数群に対して与えられる引数群と入力端子群に対して与えられる入力信号群とに対応する出力信号群を発生する。該引数群は、電気回路ＥＣを構成する各回路素子の特性を示す定数（例えば、Ｒ’、Ｃ’、Ｌ’）、温度に関する値（例えば、Ｔ，Ｔ’）、各回路素子の温度係数（例えば、ｋｒ１、ｋｃ１、Ｋｌ１）を含みうる。該引数群のそれぞれの値は、検証作業において、シミュレーション実行装置３００によってプロセッサ２００に供給される。したがって、例えば、電気回路ＥＣを構成する各回路素子の特性を示す定数（例えば、Ｒ’、Ｃ’、Ｌ’）の値を変更しながら検証作業を実行する場合、各値について回路計算データ２０を生成しプロセッサ２００に組み込む必要はなく、シミュレーション実行装置３００によってプロセッサ２００に与える引数群（数値）を変更するだけでよい。
【0032】
図１５には、シミュレーションシステム１におけるシミュレーション方法の実行手順が例示されている。工程Ｓ１６０１、Ｓ１６０２、Ｓ１６０３は、情報処理装置１００によって実行され、工程Ｓ１６０１、Ｓ１６０２は、図４の工程Ｓ３００に相当する。工程Ｓ１６０３（変換工程）は、図４の工程Ｓ３０１～Ｓ３０６に相当する。工程Ｓ１６０４（組込工程）は、図４の工程Ｓ３０７に相当する。
【0033】
工程Ｓ１６０５、Ｓ１６０６、Ｓ１６０７は、シミュレーション実行装置３００によって制御されうる。工程Ｓ１６０５では、シミュレーション実行装置３００は、プロセッサ２００に組み込まれた回路計算データ２０の変数群に対して引数群を与える。工程Ｓ１６０６では、シミュレーション実行装置３００は、シミュレーション実行装置３００は、プロセッサ２００を動作させ、シミュレーションを実行する。この際に、装置２１０からプロセッサ２００（電気回路ＥＣの入力端子に対応して構築される仮想的な端子）に信号群が供給され、プロセッサ２００（電気回路ＥＣの出力端子に対応して構築される仮想的な端子）から装置２２０に信号群が供給されうる。あるいは、装置２１０からプロセッサ２００に信号群が供給され、プロセッサ２００から装置２１０に信号群が供給されてもよい。また、装置２２０からプロセッサ２００に信号群が供給され、プロセッサ２００から装置２２０に信号群が供給されてもよい。シミュレーション実行装置３００は、プロセッサ２００から信号群を取り込んでもよい。
【0034】
工程Ｓ１６０５では、シミュレーション実行装置３００は、プロセッサ２００によって構築される、電気回路ＥＣに対応する仮想的な電気回路のノイズ印加節点に対して任意のノイズを与えることもできる。また、工程Ｓ１６０５では、観察節点の電気信号を観察することができる。
【0035】
工程Ｓ１６０７では、シミュレーション実行装置３００は、引数群の少なくとも１つを変更してシミュレーションを再実行するかどうかを判断し、再実行する場合には、工程Ｓ１６０５に戻り、プロセッサ２００に組み込まれた回路計算データ２０の変数群に対して与える引数群を再設定して、工程Ｓ１６０６を再実行する。工程Ｓ１６０５およびＳ１６０６を含む処理の繰り返しにおいて、プロセッサ２００に回路計算データ２０が新たに組み込まれる必要はない。
【0036】
他の観点で説明をすると、シミュレーション実行装置３００は、以下で説明される第１動作を実行した後に第２動作を実行しうる。該第１動作では、シミュレーション実行装置３００は、プロセッサ２００に組み込まれた回路計算データ２０の変数群に対して第１引数群を与えて、該第１引数群と、装置２１０からの入力信号群とに対応する第１出力信号群をプロセッサ２００に発生させる。該第２動作では、シミュレーション実行装置３００は、プロセッサ２００に組み込まれた回路計算データ２０の変数群に対して該第１引数群とは異なる第２引数群を与えて、該第２引数群と、装置２１０からの入力信号群とに対応する第２出力信号群をプロセッサ２００に発生させる。ここで、該第１動作と該第２動作との間において、プロセッサ２００に回路計算データ２０が新たに組み込まれることはない。
【0037】
以上のように、本実施形態によれば、回路素子の特性を示す定数等を含む引数群を外部（シミュレーション実行装置３００）から設定可能な回路計算データ２０をプロセッサ２００に組み込んで、引数群を自由に変更しながらシミュレーションを実行することができる。したがって、本実施形態によれば、検証作業に要する時間を大幅に短縮することができる。
【0038】
発明は上記の実施形態に制限されるものではなく、発明の要旨の範囲内で、種々の変形・変更が可能である。
【符号の説明】
【0039】
ＥＣ：電気回路、１０：回路構成データ、２０：回路計算データ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図7C】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】