ホーム > 特許ランキング > 住友電気工業株式会社
▶ 住友電気工業株式会社の特許一覧 ▶ 住友電工デバイス・イノベーション株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-03-09
(45)【発行日】2022-03-17
(54)【発明の名称】半導体光集積デバイス
(51)【国際特許分類】
H01L 31/10 20060101AFI20220310BHJP
H01L 31/0232 20140101ALI20220310BHJP
G02B 6/12 20060101ALI20220310BHJP
G02F 2/00 20060101ALI20220310BHJP
【ＦＩ】
H01L31/10 A
H01L31/02 D
G02B6/12 301
G02B6/12 311
G02F2/00
【請求項の数】
6
(21)【出願番号】P 2018033422
(22)【出願日】2018-02-27
(65)【公開番号】P2019149464
(43)【公開日】2019-09-05
【審査請求日】2020-10-21
(73)【特許権者】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(73)【特許権者】
【識別番号】000154325
【氏名又は名称】住友電工デバイス・イノベーション株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100140453
【弁理士】
【氏名又は名称】戸津 洋介
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100136722
【弁理士】
【氏名又は名称】▲高▼木 邦夫
(74)【代理人】
【識別番号】100174399
【弁理士】
【氏名又は名称】寺澤 正太郎
(74)【代理人】
【識別番号】100108257
【弁理士】
【氏名又は名称】近藤 伊知良
(72)【発明者】
【氏名】八木 英樹
(72)【発明者】
【氏名】小西 尚子
(72)【発明者】
【氏名】海老原 幸司
(72)【発明者】
【氏名】沖本 拓也
【審査官】吉岡 一也
(56)【参考文献】
【文献】特表２０１４－５１４５９６（ＪＰ，Ａ）
【文献】特開平０６－２６８１９６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１６／０２８５５６１（ＵＳ，Ａ１）
【文献】特開２０１７－０１７１０２（ＪＰ，Ａ）
【文献】特開２０１６－２１９４９３（ＪＰ，Ａ）
【文献】国際公開第２００９／１４４８８３（ＷＯ，Ａ１）
【文献】特開２０１６－０７１２７３（ＪＰ，Ａ）
【文献】中国特許出願公開第１０１２０７１６２（ＣＮ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３１／０２－３１／０３９２，３１／０８－３１／１１９
(57)【特許請求の範囲】
【請求項1】
半導体光集積デバイスであって、第１領域、第２領域、第３領域及び第４領域を有し半絶縁性半導体を含む支持体と、
前記第１領域上に設けられた複数の第１フォトダイオードメサを含む第１光電変換器と、
前記第１領域上に設けられた複数の第２フォトダイオードメサを含む第２光電変換器と、
前記第２領域上に設けられた一又は複数の第１多モード導波路メサを含み前記第１光電変換器に光学的に結合された第１－光９０度ハイブリッドと、
前記第２領域上に設けられた一又は複数の第２多モード導波路メサを含み前記第２光電変換器に光学的に結合された第２－光９０度ハイブリッドと、
前記第４領域上に設けられた光分岐器メサと、
前記光分岐器メサを前記第１－光９０度ハイブリッドに接続しており前記第３領域上に設けられた第１入力導波路メサと、
前記光分岐器メサを前記第２－光９０度ハイブリッドに接続しており前記第３領域上に設けられた第２入力導波路メサと、
前記第１フォトダイオードメサ、前記第２フォトダイオードメサ、前記第１多モード導波路メサ、前記第２多モード導波路メサ、及び前記光分岐器メサを搭載しており、前記支持体の主面上に設けられた第１導電型半導体領域と、
前記第２領域及び前記第３領域上に設けられ、前記第１多モード導波路メサと前記第２多モード導波路メサとの間に延在する第１アイランド半導体メサと、
前記第２領域において、前記支持体の前記主面に交差する第１軸の方向に前記第１アイランド半導体メサ及び前記第１導電型半導体領域を貫通して、前記支持体の前記半絶縁性半導体に至る第１溝と、
を備え、
前記第１領域、前記第２領域、前記第３領域及び前記第４領域は、この順に隣接して配列され、
前記第１多モード導波路メサ及び前記第２多モード導波路メサはコア半導体層を含み、前記第１導電型半導体領域は、前記支持体の前記主面と前記コア半導体層との間に設けられる、半導体光集積デバイス。
【請求項2】
前記第１多モード導波路メサを前記第１フォトダイオードメサに接続する複数の第１導波路メサと、前記第２多モード導波路メサを前記第２フォトダイオードメサに接続する複数の第２導波路メサと、
前記第１領域上に設けられた複数の第３フォトダイオードメサを含む第３光電変換器と、
前記第１多モード導波路メサを前記第３フォトダイオードメサに接続する複数の第３導波路メサと、
前記第２領域上において、前記第１導波路メサと前記第３導波路メサとの間に設けられた第２アイランド半導体メサと、
前記第１軸の方向に前記第２アイランド半導体メサ及び前記第１導電型半導体領域を貫通して、前記支持体の前記半絶縁性半導体まで延在する第２溝と、
を更に備える、請求項１に記載された半導体光集積デバイス。
【請求項3】
前記第１フォトダイオードメサ、前記第２フォトダイオードメサ、及び前記第１アイランド半導体メサを覆うと共に、前記第１多モード導波路メサ及び前記第２多モード導波路メサ上に開口を有する絶縁層を更に備え、前記絶縁層は、前記第１溝内に設けられる、請求項１又は請求項２に記載された半導体光集積デバイス。
【請求項4】
前記第１溝内において、前記第１アイランド半導体メサ及び前記第１導電型半導体領域を覆う高比抵抗半導体層を更に備える、請求項１～請求項３のいずれか一項に記載された半導体光集積デバイス。
【請求項5】
前記第１溝は、前記第３領域に設けられる、請求項１～請求項４のいずれか一項に記載された半導体光集積デバイス。
【請求項6】
前記第１溝の側面は、第１部分及び第２部分を有し、前記第１部分と前記第２部分との間に段差が形成され、前記第２部分は前記第１導電型半導体領域によって提供される、請求項１～請求項５のいずれか一項に記載された半導体光集積デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体光集積デバイスに関する。
【背景技術】
【0002】
非特許文献１は、ＩｎＰ系コヒーレント・ディテクション・チップを開示する。
【先行技術文献】
【非特許文献】
【0003】
【文献】Yongbo Tang et al. ”High Performance DP-QPS Receiver Module incorporatingInP-based Integrated Coherent Detection Chip”、OFC 2015 OSA 2015
【発明の概要】
【発明が解決しようとする課題】
【0004】
非特許文献１は、光受信モジュールのＸ－チャネル及びＹ－チャネルのための二つの２×４マルチモード干渉器（ＭＭＩ）を含み、これらの２ｘ４マルチモード干渉器は、ビームスプリッタを介して入力信号を受ける。２×４マルチモード干渉器の各々は、４つのフォトダイオードに干渉光を提供する。Ｘ－チャネルのための４つのフォトダイオードは、２×４マルチモード干渉器からの干渉光信号を電気信号に変換し、Ｙ－チャネルのための４つのフォトダイオードは、２×４マルチモード干渉器からの干渉光信号を電気信号に変換する。
【0005】
望まれていることは、光受信モジュールにおける電気的クロストークの低減である。発明者の知見によれば、クロストークは、Ｘ－チャネル及びＹ－チャネルのためのフォトダイオードに接続される配線導電体のルーティング及び電気部品の配置の観点で低減されている。光受信モジュールには、クロストークが残っている。
【0006】
本発明の一側面は、電気的クロストークの低減が可能な、光受信モジュールのための半導体光集積デバイスを提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一側面に係る半導体光集積デバイスは、第１領域、第２領域、第３領域及び第４領域を有し半絶縁性半導体を含む支持体と、前記第１領域上に設けられた複数の第１フォトダイオードメサを含む第１光電変換器と、前記第１領域上に設けられた複数の第２フォトダイオードメサを含む第２光電変換器と、前記第２領域上に設けられた一又は複数の第１多モード導波路メサを含み前記第１光電変換器に光学的に結合された第１－光９０度ハイブリッドと、前記第２領域上に設けられた一又は複数の第２多モード導波路メサを含み前記第２光電変換器に光学的に結合された第２－光９０度ハイブリッドと、前記第４領域上に設けられた光分岐器メサと、前記光分岐器メサを前記第１－光９０度ハイブリッドに接続しており前記第３領域上に設けられた第１入力導波路メサと、前記光分岐器メサを前記第２－光９０度ハイブリッドに接続しており前記第３領域上に設けられた第２入力導波路メサと、前記第１フォトダイオードメサ、前記第２フォトダイオードメサ、前記第１多モード導波路メサ、前記第２多モード導波路メサ、及び前記光分岐器メサを搭載しており、前記支持体の主面上に設けられた第１導電型半導体領域と、前記第２領域及び前記第３領域上に設けられ、前記第１多モード導波路メサと前記第２多モード導波路メサとの間に延在する第１アイランド半導体メサと、前記第２領域において、前記支持体の前記主面に交差する第１軸の方向に前記第１アイランド半導体メサ及び前記第１導電型半導体領域を貫通して、前記支持体の前記半絶縁性半導体に至る第１溝と、を備える。
【0008】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【0009】
以上説明したように、本発明の一側面によれば、電気的クロストークの低減が可能な、光受信モジュールのための半導体光集積デバイスを提供できる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
いくつかの具体例を説明する。
【0012】
実施例に係る半導体光集積デバイスは、（ａ）第１領域、第２領域、第３領域及び第４領域を有し半絶縁性半導体を含む支持体と、（ｂ）前記第１領域上に設けられた複数の第１フォトダイオードメサを含む第１光電変換器と、（ｃ）前記第１領域上に設けられた複数の第２フォトダイオードメサを含む第２光電変換器と、（ｄ）前記第２領域上に設けられた一又は複数の第１多モード導波路メサを含み前記第１光電変換器に光学的に結合された第１－光９０度ハイブリッドと、（ｅ）前記第２領域上に設けられた一又は複数の第２多モード導波路メサを含み前記第２光電変換器に光学的に結合された第２－光９０度ハイブリッドと、（ｆ）前記第４領域上に設けられた光分岐器メサと、（ｇ）前記光分岐器メサを前記第１－光９０度ハイブリッドに接続しており前記第３領域上に設けられた第１入力導波路メサと、（ｈ）前記光分岐器メサを前記第２－光９０度ハイブリッドに接続しており前記第３領域上に設けられた第２入力導波路メサと、（ｉ）前記第１フォトダイオードメサ、前記第２フォトダイオードメサ、前記第１多モード導波路メサ、前記第２多モード導波路メサ、及び前記光分岐器メサを搭載しており、前記支持体の主面上に設けられた第１導電型半導体領域と、（ｊ）前記第２領域及び前記第３領域上に設けられ、前記第１多モード導波路メサと前記第２多モード導波路メサとの間に延在する第１アイランド半導体メサと、（ｋ）前記第２領域において、前記支持体の前記主面に交差する第１軸の方向に前記第１アイランド半導体メサ及び前記第１導電型半導体領域を貫通して、前記支持体の前記半絶縁性半導体に至る第１溝と、を備える。
【0013】
半導体光集積デバイスによれば、アイランド半導体メサが第２領域及び第３領域上に設けられると共に、第１多モード導波路メサと第２多モード導波路メサとの間を延在する。半導体光集積デバイスには、第２領域において、第１アイランド半導体メサ及び第１導電型半導体領域を介して支持体の高比抵抗半導体に到達する第１溝を提供できる。第１アイランド半導体メサの溝は、第１－光９０度ハイブリッドに接続される第１光電変換器内の第１フォトダイオードメサと第２－光９０度ハイブリッドに接続される第２光電変換器内の第２フォトダイオードメサとの間に導電経路を制限する。また、第１アイランド半導体メサの溝は、上記の導電経路を長くする。
【0014】
具体例に係る半導体光集積デバイスは、前記第１多モード導波路メサを前記第１フォトダイオードメサに接続する複数の第１導波路メサと、前記第２多モード導波路メサを前記第２フォトダイオードメサに接続する複数の第２導波路メサと、前記第１領域上に設けられた複数の第３フォトダイオードメサを含む第３光電変換器と、前記第１多モード導波路メサを前記第３フォトダイオードメサに接続する複数の第３導波路メサと、前記第２領域上において、前記第１導波路メサと前記第３導波路メサとの間に設けられた第２アイランド半導体メサと、前記第１軸の方向に前記第２アイランド半導体メサ及び前記第１導電型半導体領域を貫通して、前記支持体の前記半絶縁性半導体まで延在する第２溝と、を更に備える。
【0015】
半導体光集積デバイスによれば、第２アイランド半導体メサが、第２領域上において第１導波路メサと第３導波路メサとの間に延在する。半導体光集積デバイスには、第２領域において、第２アイランド半導体メサ及び第１導電型半導体領域を介して支持体の高比抵抗半導体に到達する第１溝を提供できる。第２アイランド半導体メサの第２溝は、第１光電変換器内の第１フォトダイオードメサと第３光電変換器内の第３フォトダイオードメサの間に導電経路を制限する。また、第２アイランド半導体メサの第２溝は、上記の導電経路を長くする。
【0016】
具体例に係る半導体光集積デバイスは、前記第１フォトダイオードメサ、前記第２フォトダイオードメサ、及び前記第１アイランド半導体メサを覆うと共に、前記第１多モード導波路メサ及び前記第２多モード導波路メサ上に開口を有する絶縁層を更に備え、前記絶縁層は、前記第１溝内に設けられる。
【0017】
半導体光集積デバイスによれば、絶縁層が第１アイランド半導体メサ及び第１導電型半導体領域を覆うことを可能にする。
【0018】
具体例に係る半導体光集積デバイスでは、前記第１溝内において、前記第１アイランド半導体メサ及び前記第１導電型半導体領域を覆う高比抵抗半導体層を更に備える。
【0019】
半導体光集積デバイスによれば、高比抵抗半導体層が第１アイランド半導体メサ及び第１導電型半導体領に接触を成すことを可能にする。
【0020】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体光集積デバイス、及び半導体光集積デバイスを作成する方法に係る実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【0021】
図１は、本実施形態に係る半導体光集積デバイスを示す平面図である。図２は、図１におけるＩＩａ－ＩＩａ線、ＩＩｂ－ＩＩｂ線、及びＩＩｃ－ＩＩｃ線に沿ってとられた断面を示す図面である。図３は、図１におけるＩＩＩａ－ＩＩＩａ線及びＩＩＩｂ－ＩＩＩｂ線に沿ってとられた断面を示す図面である。
【0022】
半導体光集積デバイス１１は、支持体１３、第１光電変換器１５、第２光電変換器１７、第１－光９０度ハイブリッド１９、第２－光９０度ハイブリッド２１、第１導電型半導体領域２３、第１アイランド半導体メサ２５、第１溝２７、及び光分岐器メサ２９を備える。図１には、半導体光集積デバイス１１におけるメサ及び溝といった半導体構造物、並びに電極といった金属体を実線で描いている。図２及び図３は、図１に示された断面線において、半導体光集積デバイス１１の構造を例証している。
【0023】
支持体１３は、主面１３ａ及び裏面１３ｂを有し、主面１３ａは裏面１３ｂの反対側にある。支持体１３は、半絶縁性半導体を含み、具体的には、主面１３ａは半絶縁性半導体からなる。支持体１３は、第１領域１３ｃ、第２領域１３ｄ、第３領域１３ｅ及び第４領域１３ｆを有する。支持体１３は、例えば半絶縁性のＩｎＰ基板といった半導体製のベースを含むことができ、必要な場合には、支持体１３は、ベース上に設けられる半導体エピタキシャル層を含むことができる。
【0024】
第１光電変換器１５は、第１領域１３ｃ上に設けられた複数の第１フォトダイオードメサ１６ａ、１６ｂを含む。第２光電変換器１７は、第１領域１３ｃ上に設けられた複数の第２フォトダイオードメサ１８ａ、１８ｂを含む。
【0025】
第１－光９０度ハイブリッド１９は、複数の光入力１９ａ、１９ｂ及び複数の光出力１９ｃ、１９ｄ、１９ｅ、１９ｆを有する。具体的には、第１－光９０度ハイブリッド１９は、第２領域１３ｄ上に設けられた一又は複数の第１多モード導波路メサ（２０ａ、２０ｂ）を含む。本実施例では、第１多モード導波路メサ２０ａは、２×４多モード導波器のための構造を有し、第１多モード導波路メサ２０ｂは、２×２多モード導波器のための構造を有する。
【0026】
第２－光９０度ハイブリッド２１は、複数の光入力２１ａ、２１ｂ及び複数の光出力２１ｃ、２１ｄ、２１ｅ、２１ｆを有する。具体的には、第２－光９０度ハイブリッド２１は、第２領域１３ｄ上に設けられた一又は複数の第２多モード導波路メサ（２２ａ、２２ｂ）を含む。本実施例では、第２多モード導波路メサ２２ａは、２×４多モード導波器のための構造を有し、第２多モード導波路メサ２２ｂは、２×２多モード導波器のための構造を有する。
【0027】
第１導電型半導体領域２３は、低比抵抗を有しており、支持体１３の主面１３ａ上に設けられる。第１導電型半導体領域２３は、第１領域１３ｃにおいて、第１フォトダイオードメサ１６ａ、１６ｂ、及び第２フォトダイオードメサ１８ａ、１８ｂを搭載する。第１導電型半導体領域２３は、第２領域１３ｄにおいて、第１多モード導波路メサ２０ａ、２０ｂ、及び第２多モード導波路メサ２２ａ、２２ｂを搭載する。第１導電型半導体領域２３は、第２領域１３ｄ及び第３領域１３ｅ上において、第１アイランド半導体メサ２５を搭載する。第１アイランド半導体メサ２５は、第１多モード導波路メサ２０ａ、２０ｂと第２多モード導波路メサ２２ａ、２２ｂとの間に延在しており、本実施例では、第２領域１３ｄ及び第３領域１３ｅ上を延在して、第１領域１３ｃと第２領域１３ｄとの境界に到達する。
【0028】
第１溝２７は、第２領域１３ｄにおいて、支持体１３の主面１３ａに交差する第１軸Ａｘ１の方向に第１アイランド半導体メサ２５及び第１導電型半導体領域２３を貫通して、支持体１３の半絶縁性半導体に至る。必要な場合には、第１溝２７は、第３領域１３ｅに設けられることができる。
【0029】
光分岐器メサ２９は、第４領域１３ｆ上に設けられる。光分岐器メサ２９は、第１－光９０度ハイブリッド１９の光入力１９ａ及び第２－光９０度ハイブリッド２１の光入力２１ａに光学的に結合され、また参照光入力ポートＲＰに導波路メサ３９を介して接続される。この光接続は、光分岐器メサ２９が、ビームスプリッタとして働くことを可能にし、参照光入力ポートＲＰからの参照光を第１－光９０度ハイブリッド１９及び第２－光９０度ハイブリッド２１に提供するように設けられる。具体的には、第１多モード導波路メサ２０ａが、光分岐器メサ２９から参照光を光入力１９ａに受け、第２多モード導波路メサ２２ａが、光分岐器メサ２９から参照光を光入力２１ａに受ける。
【0030】
また、第１－光９０度ハイブリッド１９は、第１光電変換器１５に光学的に結合され、第２－光９０度ハイブリッド２１は、第２光電変換器１７に光学的に結合される。
【0031】
半導体光集積デバイス１１によれば、第１アイランド半導体メサ２５が第２領域１３ｄ及び第３領域１３ｅ上に設けられると共に、第１多モード導波路メサ２０ａと第２多モード導波路メサ２２ａとの間を延在する。半導体光集積デバイス１１には、第２領域１３ｄにおいて、第１アイランド半導体メサ２５及び第１導電型半導体領域２３を介して支持体１３の高比抵抗半導体に到達する第１溝２７を提供できる。第１アイランド半導体メサ２５の第１溝２７は、第１－光９０度ハイブリッド１９に接続される第１光電変換器１５内の第１フォトダイオードメサ１６ａ、１６ｂと第２－光９０度ハイブリッド２１に接続される第２光電変換器１７内の第２フォトダイオードメサ１８ａ、１８ｂとの間に導電経路を制限する。また、第１溝２７は、この導電経路を狭める。
【0032】
また、光分岐器メサ２９は、第１－光９０度ハイブリッド１９に、具体的には第１多モード導波路メサ２０ａの光入力１９ｂに光学的に結合され、また第２－光９０度ハイブリッド２１に、具体的には第２多モード導波路メサ２２ａの光入力２１ｂに光学的に結合される。詳細には、半導体光集積デバイス１１は、第１入力導波路メサ３１及び第２入力導波路メサ３３を更に備え、第１入力導波路メサ３１及び第２入力導波路メサ３３は、第３領域１３ｅ上に設けられる。第１入力導波路メサ３１は、光分岐器メサ２９を第１多モード導波路メサ２０ａに接続する。第２入力導波路メサ３３は、光分岐器メサ２９を第２多モード導波路メサ２２ａに接続する。
【0033】
また、第１－光９０度ハイブリッド１９及び第２－光９０度ハイブリッド２１は、それぞれ、Ｘチャネルのための第１信号入力ポートＳ１Ｐから第１信号光、及びＹチャネルのための第２信号入力ポートＳ２Ｐから第２信号光を受ける。具体的には、第１多モード導波路メサ２０ａが、第１信号光を光入力１９ｂに受け、第２多モード導波路メサ２２ａが、第２信号光を光入力２１ｂに受ける。
【0034】
詳細には、半導体光集積デバイス１１は、第３入力導波路メサ３５及び第４入力導波路メサ３７を更に備え、第３入力導波路メサ３５及び第４入力導波路メサ３７は、第３領域１３ｅ及び第４領域１３ｆ上に設けられる。第３入力導波路メサ３５は、第１信号入力ポートＳ１Ｐを第１多モード導波路メサ２０ａの光入力１９ｂに接続すると共に、Ｘチャネルのための信号光を第１信号入力ポートＳ１Ｐから受ける。第４入力導波路メサ３７は、第２信号入力ポートＳ２Ｐを第２多モード導波路メサ２２ａの光入力２１ｂに接続すると共に、Ｙチャネルのための信号光を第２信号入力ポートＳ２Ｐから受ける。
【0035】
第１導電型半導体領域２３は、第３領域１３ｅ上において、第１入力導波路メサ３１及び第２入力導波路メサ３３を搭載する。第１導電型半導体領域２３は、第３領域１３ｅ及び第４領域１３ｆ上において、第３入力導波路メサ３５及び第４入力導波路メサ３７を搭載する。第１導電型半導体領域２３は、第４領域１３ｆ上において、光分岐器メサ２９を搭載する。
【0036】
第２領域１３ｄは、第１領域１３ｃ及び第３領域１３ｅに隣接する。第３領域１３ｅは、第４領域１３ｆに隣接する。第１領域１３ｃは、フォトダイオードエリアにあり、第２領域１３ｄ、第３領域１３ｅ及び第４領域１３ｆは、導波路エリアにある。本実施例では、第１領域１３ｃ、第２領域１３ｄ、第３領域１３ｅ及び第４領域１３ｆは、第１軸Ａｘ１に交差する第２軸の方向に配列される。第１－光９０度ハイブリッド１９、第１アイランド半導体メサ２５及び第２－光９０度ハイブリッド２１は、第１軸Ａｘ１及び第２軸Ａｘ２に交差する第３軸Ａｘ３の方向に配列される。また、第１光電変換器１５及び第２光電変換器１７は、第３軸Ａｘ３の方向に配列される。
【0037】
第１－光９０度ハイブリッド１９は、第１光電変換器１５に光学的に結合され、具体的には、第１多モード導波路メサ２０ａが第１光電変換器１５に光学的に結合される。詳細には、第１光電変換器１５は、第１多モード導波路メサ２０ｂの光出力１９ｃ、１９ｄからの干渉光を受ける。また、第２－光９０度ハイブリッド２１は、第２光電変換器１７に光学的に結合され、具体的には、第２多モード導波路メサ２２ａが第２光電変換器１７に光学的に結合される。詳細には、第２光電変換器１７は、第２多モード導波路メサ２２ｂの光出力２１ｃ、２１ｄからの干渉光を受ける。
【0038】
半導体光集積デバイス１１は、第１導波路メサ３２及び第２導波路メサ３４を更に備え、第１導波路メサ３２及び第２導波路メサ３４は、第２領域１３ｄ上に設けられる。第１－光９０度ハイブリッド１９は、第１導波路メサ３２を介して第１光電変換器１５に光学的に結合される。具体的には、第１導波路メサ３２は、第１多モード導波路メサ２０ｂの光出力１９ｃ、１９ｄを第１フォトダイオードメサ１６ａ、１６ｂに接続する。また、第２－光９０度ハイブリッド２１は、第１導波路メサ３２を介して第２光電変換器１７に光学的に結合される。具体的には、第２導波路メサ３４は、第２多モード導波路メサ２２ａの光出力２１ｃ、２１ｄを第２フォトダイオードメサ１８ａ、１８ｂに接続する。
【0039】
半導体光集積デバイス１１は、第３光電変換器４１、第３導波路メサ４３、第２アイランド半導体メサ４５、及び第２溝４７を更に備える。第３光電変換器４１は、第１領域１３ｃ上に設けられた複数の第３フォトダイオードメサ４２ａ、４２ｂを含む。第３導波路メサ４３は、第１多モード導波路メサ２０ａを第３フォトダイオードメサ４２ａ、４２ｂに接続する。第２アイランド半導体メサ４５は、第２領域１３ｄ上において、第１光電変換器１５に接続される第１導波路メサ３２と、第３光電変換器４１に接続される第３導波路メサ４３との間に設けられる。第２溝４７は、第１軸Ａｘ１の方向に第２アイランド半導体メサ４５及び第１導電型半導体領域２３を貫通して、支持体１３の半絶縁性半導体まで延在する。
【0040】
半導体光集積デバイス１１によれば、第２アイランド半導体メサ４５が、第２領域１３ｄ上において第１導波路メサ３２と第３導波路メサ４３との間に延在する。半導体光集積デバイス１１には、第２領域１３ｄにおいて、第２アイランド半導体メサ４５及び第１導電型半導体領域２３を介して支持体１３の高比抵抗半導体に到達する第２溝４７を提供できる。第２アイランド半導体メサ４５の第２溝４７は、第１光電変換器１５内の第１フォトダイオードメサ１６ａ、１５ｂと第３光電変換器４１内の第３フォトダイオードメサ４４ａ、４４ｂの間における導電経路を制限し、またこの導電経路を長くする。
【0041】
半導体光集積デバイス１１は、第４光電変換器５１、第４導波路メサ５３、第３アイランド半導体メサ５５、及び第３溝５７を更に備える。第４光電変換器５１は、第１領域１３ｃ上に設けられた複数の第４フォトダイオードメサ５２ａ、５２ｂを含む。第４導波路メサ５３は、第２多モード導波路メサ２２ａを第４フォトダイオードメサ５２ａ、５２ｂに接続する。第３アイランド半導体メサ５５は、第２領域１３ｄ上において、第２光電変換器１７に接続される第２導波路メサ３４と、第４光電変換器５１に接続される第４導波路メサ５３との間に設けられる。第３溝５７は、第１軸Ａｘ１の方向に第３アイランド半導体メサ５５及び第１導電型半導体領域２３を貫通して、支持体１３の半絶縁性半導体まで延在する。
【0042】
半導体光集積デバイス１１によれば、第３アイランド半導体メサ５５において、第３溝５７は、第２光電変換器１７内の第２フォトダイオードメサ１８ａ、１８ｂと第４光電変換器５１内の第４フォトダイオードメサ５２ａ、５２ｂの間における導電経路を制限し、また導電経路を長くする。
【0043】
図１、図２及び図３を参照すると、第１導電型半導体領域２３は、第１領域１３ｃ上においてフォトダイオードメサ毎に設けられた複数の第１部分２３ａ、並びに第２領域１３ｄ、第３領域１３ｅ、及び第４領域１３ｆ上に設けられた単一の第２部分２３ｂを有する。第１領域１３ｃにおける各第１部分２３ａは、互いに隔置されると共に、第２領域１３ｄ上の第２部分２３ｂを介して接続される。例えば、第１光電変換器１５は、第１フォトダイオードメサ１６ａを含み、一方の第１フォトダイオードメサ１６ａが、第１部分２３ａのうちの一つ上に設けられ、他方の第１フォトダイオードメサ１６ｂは、別の第１部分２３ａ上に設けられる。例えば、第２光電変換器１７は、第２フォトダイオードメサ１８ａを含み、一方の第２フォトダイオードメサ１８ａが、更なる第１部分２３ａ上に設けられ、他方の第２フォトダイオードメサ１８ｂは、更なる別の第１部分２３ａ上に設けられる。
【0044】
第１導電型半導体領域２３における第２部分２３ｂは、第１多モード導波路メサ２０ａ、２０ｂ、第２多モード導波路メサ２２ａ、２２ｂ、第１導波路メサ３２、第２導波路メサ３４、第３導波路メサ４３、第４導波路メサ５３、光分岐器メサ２９、第１入力導波路メサ３１、第２入力導波路メサ３３、第３入力導波路メサ３５、及び第４入力導波路メサ３７を搭載する。
【0045】
第１導電型半導体領域２３は、更に、第３部分２３ｃを有しており、第３部分２３ｃは、第２領域１３ｄ及び第３領域１３ｅ上に設けられ第２部分２３ｂから第１アイランド半導体メサ２５の第１溝２７によって隔置される。第２部分２３ｂ及び第３部分２３ｃは、第１アイランド半導体メサ２５を搭載する。
【0046】
第１導電型半導体領域２３は、更に、第４部分２３ｄを有することができ、第４部分２３ｄは、第２領域１３ｄ上に設けられ第２部分２３ｂから第２アイランド半導体メサ４５の第２溝４７によって隔置される。第２部分２３ｂ及び第４部分２３ｄは、第２アイランド半導体メサ４５を搭載する。
【0047】
第１導電型半導体領域２３は、更に、第５部分２３ｅを有することができ、第５部分２３ｅは、第２領域１３ｄ上に設けられ第２部分２３ｂから第３アイランド半導体メサ５５の第３溝５７によって隔置される。第２部分２３ｂ及び第５部分２３ｅは、第３アイランド半導体メサ５５を搭載する。
【0048】
第１導波路メサ３２、第２導波路メサ３４、第３導波路メサ４３、及び第４導波路メサ５３は、それぞれ、第１フォトダイオードメサ１６ａ、１６ｂ、第２フォトダイオードメサ１８ａ、１８ｂ、第３フォトダイオードメサ４２ａ、４２ｂ、並びに第４フォトダイオードメサ５２ａ、５２ｂに突当接合（ＢＪ）により光学的に結合される。
【0049】
第１導電型半導体領域２３は、突当接合（ＢＪ）から離れた位置に縁２３ｆを有し、縁２３ｆは、第１領域１３ｃ及び第２領域１３ｄの一方から他方を区切る。第１溝２７、第２溝４７、及び第３溝５７は、第１導電型半導体領域２３の縁２３ｆから延在する。
【0050】
図２に示されるように、第１多モード導波路メサ２０ａ、２０ｂ、第２多モード導波路メサ２２ａ、２２ｂ、第１導波路メサ３２、第２導波路メサ３４、第３導波路メサ４３、第４導波路メサ５３、光分岐器メサ２９、第１入力導波路メサ３１、第２入力導波路メサ３３、第３入力導波路メサ３５、第４入力導波路メサ３７、第１アイランド半導体メサ２５、第２アイランド半導体メサ４５、及び第３アイランド半導体メサ５５の各々は、半導体積層６１を含み、半導体積層６１は、第１導電型半導体領域２３上に設けられたコア半導体層６３ａ、コア半導体層６３ａ上に設けられた高比抵抗を有する上部クラッド層６３ｂ、及びコア半導体層６３ａ下に設けられた第１導電型半導体を備える下部クラッド領域６３ｃを含む。上部クラッド層６３ｂ、下部クラッド領域６３ｃ及び第１導電型半導体領域２３は、コア半導体層６３ａより小さい屈折率を有する。
【0051】
図３を参照しながら、フォトダイオードの構造（Ｘチャネルのための第１光電変換器１５及び第３光電変換器４１、並びにＹチャネルのための第２光電変換器１７及び第４光電変換器５１）を説明する。例えば、第１フォトダイオードメサ１６ａ、１６ｂの各々は、半導体積層６５を含み、半導体積層６５は、第１導電型半導体領域２３上に設けられた光吸収層６７ａ、及び光吸収層６７ａ上に設けられた第２導電型半導体領域６７ｂを含む。
【0052】
図３に示されるように、第１導波路メサ３２は、それぞれの第１フォトダイオードメサ１６ａ、１６ｂに突当接合（ＢＪ）を成す。同様に、第２導波路メサは、それぞれの第２フォトダイオードメサ１８ａ、１８ｂに突当接合（ＢＪ）を成す。
【0053】
第１光電変換器１５（第２光電変換器１７）は、第１フォトダイオードメサの各々の上に設けられた上部電極６９ａと、第１光電変換器１５（第２光電変換器１７）のための第１導電型半導体領域２３におけるそれぞれの第１部分２３ａ上に設けられた下部電極６９ｂとを備える。
【0054】
図２及び図３に示されるように、半導体光集積デバイス１１は、絶縁層５８を更に備える。絶縁層５８は、第１フォトダイオードメサ１６ａ、１６ｂ、第２フォトダイオードメサ１８ａ、１８ｂ、第３フォトダイオードメサ４４ａ、４４ｂ、第４フォトダイオードメサ５２ａ、５２ｂを覆うと共に、第１アイランド半導体メサ２５の一部又は全部、第２アイランド半導体メサ４５の一部又は全部、第３アイランド半導体メサ５５の一部又は全部を覆うことができる。また、絶縁層５８は、第１多モード導波路メサ２０ａ、２０ｂ、第２多モード導波路メサ２２ａ、２２ｂ、及び光分岐器メサ２９上に位置する開口５８ａを有する。
【0055】
絶縁層５８は、第１溝２７、第２溝４７及び第３溝５７内に設けられる。半導体光集積デバイス１１によれば、絶縁層５８が、第１アイランド半導体メサ２５、第２アイランド半導体メサ４５、第３アイランド半導体メサ５５、及び第１導電型半導体領域２３を覆うことを可能にする。
【0056】
必要な場合には、半導体光集積デバイス１１は、高比抵抗半導体層４９を更に備えることができ、高比抵抗半導体層４９は、第１溝２７、第２溝４７及び第３溝５７内において、第１アイランド半導体メサ２５、第２アイランド半導体メサ４５、第３アイランド半導体メサ５５及び第１導電型半導体領域２３の表面を覆う。
【0057】
半導体光集積デバイス１１によれば、高比抵抗半導体層４９が、第１アイランド半導体メサ２５、第２アイランド半導体メサ４５、第３アイランド半導体メサ５５及び第１導電型半導体領域２３に接触を成すことを可能にする。
【0058】
第１溝２７（第２溝４７及び第３溝５７）は、底面２７ａ及び側面２７ｂを有する。側面２７ｂは、第１アイランド半導体メサ２５（第２アイランド半導体メサ４５、第３アイランド半導体メサ５５）の上面２５ａを底面２７ａに接続する。側面２７ｂは、第１部分２７ｂａ及び第２部分２７ｂｂを有する。側面２７ｂの第１部分２７ｂａは、第１アイランド半導体メサ２５によって提供され、側面２７ｂの第２部分２７ｂｂは、第１導電型半導体領域２３によって提供される。
第１溝２７の側面２７ｂは段差２７ｄを有しており、高比抵抗半導体層４９は段差２７ｄ上に設けられる。高比抵抗半導体層４９は、第１アイランド半導体メサ２５内の導電性半導体、及び第１導電型半導体領域２３を覆う。
第１溝２７の側面２７ｂは段差２７ｄを有しており、高比抵抗半導体層４９は段差２７ｄ上に設けられる。高比抵抗半導体層４９は、第１アイランド半導体メサ２５内の導電性半導体、及び第１導電型半導体領域２３を覆う。
【0059】
半導体光集積デバイス１１の例示。
上部クラッド層６３ｂ：ｉ型ＩｎＰ。
コア半導体層６３ａ：ｉ型ＧａＩｎＡｓＰ。
下部クラッド領域６３ｃ：ｎ型ＩｎＰ。
第１導電型半導体領域２３：ｎ型ＩｎＰ。
光吸収層６７ａ：ｉ型ＧａＩｎＡｓ。
第２導電型半導体領域６７ｂ：ｐ型ＩｎＰクラッド、ｐ型ＧａＩｎＡｓコンタクト層。
高比抵抗半導体層４９：ｉ型ＩｎＰ。
絶縁層５８：ＳｉＮといったシリコン系無機絶縁体。
上部クラッド層６３ｂ：ｉ型ＩｎＰ。
コア半導体層６３ａ：ｉ型ＧａＩｎＡｓＰ。
下部クラッド領域６３ｃ：ｎ型ＩｎＰ。
第１導電型半導体領域２３：ｎ型ＩｎＰ。
光吸収層６７ａ：ｉ型ＧａＩｎＡｓ。
第２導電型半導体領域６７ｂ：ｐ型ＩｎＰクラッド、ｐ型ＧａＩｎＡｓコンタクト層。
高比抵抗半導体層４９：ｉ型ＩｎＰ。
絶縁層５８：ＳｉＮといったシリコン系無機絶縁体。
【0060】
図３を参照しながら、フォトダイオードの構造（Ｘチャネルのための第１光電変換器１５及び第３光電変換器４１、並びにＹチャネルのための第２光電変換器１７及び第４光電変換器５１）を説明する。例えば、第１フォトダイオードメサ１６ａ、１６ｂの各々は、半導体積層６５を含み、半導体積層６５は、第１導電型半導体領域２３上に設けられた光吸収層６７ａ、及び光吸収層６７ａ上に設けられた第２導電型半導体領域６７ｂを含む。
【0061】
図３に示されるように、第１導波路メサ３２は、それぞれの第１フォトダイオードメサ１６ａ、１６ｂに突当接合（ＢＪ）を成す。同様に、第２導波路メサは、それぞれの第２フォトダイオードメサ１８ａ、１８ｂに突当接合（ＢＪ）を成す。
【0062】
図１を参照すると、半導体光集積デバイス１１は、第４領域１３ｆ上に設けられた第４アイランド半導体メサ５９ａ及び第５アイランド半導体メサ５９ｂを備えることができる。第４アイランド半導体メサ５９ａ及び第５アイランド半導体メサ５９ｂは、それぞれ、光分岐器メサ２９、第１入力導波路メサ３１及び導波路メサ３９と第３入力導波路メサ３５との間、並びに光分岐器メサ２９、第１入力導波路メサ３１及び第２入力導波路メサ３３と第４入力導波路メサ３７との間に位置する。
【0063】
半導体光集積デバイス１１は、第２領域１３ｄ、第３領域１３ｅ、及び第４領域１３ｆ上に設けられた第１半導体テラス５９ｃ及び第２半導体テラス５９ｄを備えることができる。第１－光９０度ハイブリッド１９、第２－光９０度ハイブリッド２１、及び光分岐器メサ２９は、第１半導体テラス５９ｃと第２半導体テラス５９ｄとの間に設けられる。
【0064】
半導体光集積デバイス１１は、第３入力導波路メサ３５、第４入力導波路メサ３７及び導波路メサ３９の各入力端に設けられたスポットサイズ変換器を含むことができる。
【0065】
半導体光集積デバイス１１は、図２及び図３に示されるように、支持体１３の裏面１３ｂ上に裏面金属層３０を備えることができる。裏面金属層３０は、一又は複数の開口３０ａを有しており、開口３０ａの位置は、主面１３ａにおける第１－光９０度ハイブリッド１９、第２－光９０度ハイブリッド２１及び光分岐器メサ２９に位置合わせされている。
【0066】
図４～図１４を参照しながら、半導体光集積デバイスを作製する方法における主要な工程を説明する。引き続く説明において、理解を容易にするために、可能な場合には、図１～図３を参照しながら為された記述における参照符合を用いる。
【0067】
図４に示されるように、エピ生産物ＥＰを準備する。本実施例では、エピ生産物ＥＰを準備するために、エピ生産物ＥＰを作製する。エピ生産物ＥＰの作製では、例えば有機金属気相成長法を用いる半導体結晶の成長を行う。エピ生産物ＥＰは、半絶縁性半導体ウエハといった成長用の基板６９、半導体積層６１のための第１エピタキシャル構造７１、及び半導体積層６５のための第２エピタキシャル構造７３を含む。第１エピタキシャル構造７１は、半導体積層６５のための第２エピタキシャル構造７３に突当接合ＢＪを成す。
【0068】
エピ生産物ＥＰの例示。
成長用の基板６９：ＦｅドープＩｎＰ。
第１エピタキシャル構造７１。
第１導電型半導体領域２３及び下部クラッド領域６３ｃのための半導体膜：ｎ型ＩｎＰ。
コア半導体層６３ａのための半導体膜：ｉ型ＧａＩｎＡｓＰ。
上部クラッド層６３ｂのための半導体膜：ｉ型ＩｎＰ。
第２エピタキシャル構造７３。
第１導電型半導体領域２３のための半導体膜：ｎ型ＩｎＰ。
光吸収層６７ａのための半導体膜：ｉ型ＧａＩｎＡｓ。
第２導電型半導体領域６７ｂのための半導体膜：ｐ型ＩｎＰクラッド、ｐ型ＧａＩｎＡｓコンタクト層。
成長用の基板６９：ＦｅドープＩｎＰ。
第１エピタキシャル構造７１。
第１導電型半導体領域２３及び下部クラッド領域６３ｃのための半導体膜：ｎ型ＩｎＰ。
コア半導体層６３ａのための半導体膜：ｉ型ＧａＩｎＡｓＰ。
上部クラッド層６３ｂのための半導体膜：ｉ型ＩｎＰ。
第２エピタキシャル構造７３。
第１導電型半導体領域２３のための半導体膜：ｎ型ＩｎＰ。
光吸収層６７ａのための半導体膜：ｉ型ＧａＩｎＡｓ。
第２導電型半導体領域６７ｂのための半導体膜：ｐ型ＩｎＰクラッド、ｐ型ＧａＩｎＡｓコンタクト層。
【0069】
図５は、マスクのパターンを一素子区画において示す平面図である。エピ生産物ＥＰを準備した後に、成膜、フォトリソグラフ及びエッチングを用いて、エピ生産物ＥＰ上に第１マスクＭ１を作製する。第１マスクＭ１は、図５に示されるように、メサ形状を規定するパターンを有し、このパターンは、第１フォトダイオードメサ１６ａ、１６ｂといったフォトダイオードメサ、第１多モード導波路メサ２０ａ、２０ｂ、第２多モード導波路メサ２２ａ、２２ｂ、及び光分岐器メサ２９といった多モード導波路メサ、第１導波路メサ３２、第２導波路メサ３４、第３導波路メサ４３、第４導波路メサ５３、第１入力導波路メサ３１、第２入力導波路メサ３３、第３入力導波路メサ３５、及び第４入力導波路メサ３７といったシングルモード導波路メサ、並びに第１アイランド半導体メサ２５、第２アイランド半導体メサ４５、第３アイランド半導体メサ５５、第４アイランド半導体メサ５９ａ、第５アイランド半導体メサ５９ｂ、第１半導体テラス５９ｃ、及び第２半導体テラス５９ｄといった半導体メサの形状を規定する。本実施例では、第１マスクＭ１は、第１アイランド半導体メサ２５に設けられる第１溝２７といった溝構造のためのストライプ開口を含む。必要な場合には、第１マスクＭ１は、第２アイランド半導体メサ４５及び第３アイランド半導体メサ５５にそれぞれ設けられる第２溝４７及び第３溝５７といった溝構造のためのストライプ開口ＡＰ２５Ｍ１を含むことができる。第１マスクＭ１は、ＳｉＮ膜といったシリコン系無機絶縁膜を含む。第１導波路メサ３２、第２導波路メサ３４、第３導波路メサ４３、及び第４導波路メサ５３のマスクパターンは、突当接合ＢＪを横切る。
【0070】
図６は、第１マスクを用いたエッチングにより作製されたメサを一素子区画において示す平面図である。第１マスクＭ１を作製した後に、第１マスクＭ１を用いてエピ生産物ＥＰをエッチングして、以下のメサを含む第１基板生産物ＳＰ１を形成する。
第１フォトダイオードメサ１６ａ及び１６ｂといったフォトダイオードメサ。
第１多モード導波路メサ２０ａ及び２０ｂ。
第２多モード導波路メサ２２ａ及び２２ｂ。
第１導波路メサ３２、第２導波路メサ３４、第３導波路メサ４３、及び第４導波路メサ５３。
光分岐器メサ２９。
第１入力導波路メサ３１、第２入力導波路メサ３３、第３入力導波路メサ３５、及び第４入力導波路メサ３７。
第１アイランド半導体メサ２５、第２アイランド半導体メサ４５、第３アイランド半導体メサ５５、第４アイランド半導体メサ５９ａ及び第５アイランド半導体メサ５９ｂ。
第１半導体テラス５９ｃ及び第２半導体テラス５９ｄ。
第１フォトダイオードメサ１６ａ及び１６ｂといったフォトダイオードメサ。
第１多モード導波路メサ２０ａ及び２０ｂ。
第２多モード導波路メサ２２ａ及び２２ｂ。
第１導波路メサ３２、第２導波路メサ３４、第３導波路メサ４３、及び第４導波路メサ５３。
光分岐器メサ２９。
第１入力導波路メサ３１、第２入力導波路メサ３３、第３入力導波路メサ３５、及び第４入力導波路メサ３７。
第１アイランド半導体メサ２５、第２アイランド半導体メサ４５、第３アイランド半導体メサ５５、第４アイランド半導体メサ５９ａ及び第５アイランド半導体メサ５９ｂ。
第１半導体テラス５９ｃ及び第２半導体テラス５９ｄ。
【0071】
図７の（ａ）部、（ｂ）部、及び（ｃ）部は、それぞれ、図６はおけるＶＩＩａ－ＶＩＩａ線、ＶＩＩｂ－ＶＩＩｂ線、及びＶＩＩｃ－ＶＩＩｃ線に沿って取られた断面を示す。上記のメサは、第１導電型半導体領域２３のための半導体膜（例えばｎ型ＩｎＰ）内に底を有しており、これ故に、第１導電型半導体領域２３の上部分（６３ｃ）を含む。図７の（ａ）部、（ｂ）部、及び（ｃ）部を参照すると、第１フォトダイオードメサ１６ａ及び１６ｂといったフォトダイオードメサの断面、第１多モード導波路メサ２０ａ及び２０ｂといった導波路メサの断面、並びに第１溝２７といった溝構造のための淺溝ＳＧＶが示される。第２マスクＭ２のストライプ開口に応じて、第２アイランド半導体メサ４５及び第３アイランド半導体メサ５５にそれぞれ第２溝４７及び第３溝５７といった溝構造のための淺溝ＳＧＶが形成されることができる。
【0072】
図８の（ａ）部、（ｂ）部、及び（ｃ）部は、それぞれ、図７の（ａ）部、（ｂ）部、及び（ｃ）部に示されたＶＩＩａ－ＶＩＩａ線、ＶＩＩｂ－ＶＩＩｂ線、及びＶＩＩｃ－ＶＩＩｃ線に沿って取られた断面における進捗を示す。引き続くプロセスでは、淺溝ＳＧＶ内に高比抵抗半導体を選択成長するためのマスクを形成する。具体的には、第１マスクＭ１を用いたドライエッチングによる半導体メサを形成した後に、第１マスクＭ１を除去することなく、第１基板生産物ＳＰ１の全面にシリコン系無機絶縁膜７５を成長する。図８の（ａ）部、（ｂ）部、及び（ｃ）部に示されるように、フォトダイオードメサ、多モード導波路メサ、アイランド半導体メサ、導波路メサ、光分岐器メサ、及び入力導波路メサの上面及び側面には、第１マスクＭ１のシリコン系無機絶縁層上にシリコン系無機絶縁膜７５が形成される。また、フォトダイオードメサ、多モード導波路メサ、アイランド半導体メサ、導波路メサ、光分岐器メサ、及び入力導波路メサの側面は、シリコン系無機絶縁膜７５で覆われる。
【0073】
図９の（ａ）部、（ｂ）部、及び（ｃ）部は、それぞれ、図８の（ａ）部、（ｂ）部、及び（ｃ）部に示された断面における進捗を示す。シリコン系無機絶縁膜７５を成長した後に、第１基板生産物ＳＰ１のシリコン系無機絶縁膜７５上にレジストマスクＲＭを形成する。レジストマスクＲＭは、多モード導波路メサ、導波路メサ、光分岐器メサ、並びに入力導波路メサの上面及び側面を覆うパターンと、フォトダイオードメサ及びアイランド半導体メサ上に位置する開口ＡＰとを有する。レジストマスクＲＭを用いて、シリコン系無機絶縁膜７５の厚さの絶縁体を除去するようにウエットエッチングを行って、シリコン系無機絶縁体の第２マスクＭ２を形成する。ウエットエッチングの後に、レジストマスクＲＭを剥離する。
【0074】
図１０は、第２マスクの形状を一素子区画において示す平面図である。図１１の（ａ）部、（ｂ）部、及び（ｃ）部は、それぞれ、図９の（ａ）部、（ｂ）部、及び（ｃ）部に示された断面における進捗を示す。第２マスクＭ２は、フォトダイオードメサ及びアイランド半導体メサの上面（溝の側面及び底面を除く）、並びに多モード導波路メサ、導波路メサ、光分岐器メサ、及び入力導波路メサの上面及び側面を覆う。第２マスクＭ２は、フォトダイオードメサの側面、並びにアイランド半導体メサの淺溝ＳＧＶの側面及び底面を覆わないようにする開口ＡＰ２を有する。
【0075】
図１２の（ａ）部、（ｂ）部、及び（ｃ）部は、それぞれ、図１１の（ａ）部、（ｂ）部、及び（ｃ）部に示された断面における進捗を示す。第２マスクＭ２を用いて、高比抵抗半導体（４９）を成長する。具体的には、第２マスクＭ２の開口ＡＰ２内の半導体上に、ｉ型ＩｎＰといった高比抵抗半導体が堆積する。具体的には、高比抵抗半導体は、第２マスクＭ２の開口ＡＰ２内においては、第２マスクＭ２で覆われる半導体メサ上面を除く表面、例えば半導体メサの側面に堆積する。具体的には、高比抵抗半導体は淺溝ＳＧＶの側面及び底面に堆積する。第２マスクＭ２のパターンの結果として、高比抵抗半導体は、フォトダイオードメサの上面及びフォトダイオードメサのコンタクト領域上には堆積しない。高比抵抗半導体の堆積の後に、第２マスクＭ２を除去して、第２基板生産物ＳＰ２を得る。
【0076】
第２マスクＭ２を除去した後に、高比抵抗半導体で覆われた溝構造の底部に深溝を形成する。このプロセスは、第３マスクＭ３を用いたエッチングにより行われる。図１３は、第３マスクの形状を一素子区画において示す平面図である。第３マスクＭ３は、第１溝２７のための淺溝ＳＧＶ内に深溝を形成するためのパターンを有する。本実施例では、第３マスクＭ３は、淺溝ＳＧＶの底面にストライプ開口ＡＰ３Ｔを有すると共に、個々のフォトダイオードメサの外側に位置する開口ＡＰ３Ｓを有しており、ストライプ開口ＡＰ３Ｔは、開口ＡＰ３Ｓから延在し、開口ＡＰ３Ｓに到達する。第３マスクＭ３は、例えばＳｉＮ膜といったシリコン系無機絶縁膜を含むことができる。
【0077】
図１４の（ａ）部、（ｂ）部、及び（ｃ）部は、それぞれ、図１２の（ａ）部、（ｂ）部、及び（ｃ）部に示された断面における進捗を示す。第３マスクを用いたドライエッチングにより、ストライプ開口ＡＰ３Ｔの位置に深溝ＤＧＶが形成される、ドライエッチングの後に、第３マスクＭ３を除去して、第３基板生産物ＳＰ３を得る。第３基板生産物ＳＰ３は、フォトダイオードメサを搭載する第１部分２３ａ、第２部分２３ｂ及び第３部分２３ｃを含む。
【0078】
第３マスクＭ３を除去した後に、パッシベーションのための絶縁層５８を第３基板生産物ＳＰ３上に形成する。絶縁層５８は、多モード導波路メサ、アイランド半導体メサ、導波路メサ、光分岐器メサ、及び入力導波路メサ上に開口を有すると共にフォトダイオードメサの上面及び側面を覆う。また、絶縁層５８は、フォトダイオードメサのアノード及びカソード上に位置するコンタクト開口を有する。メタライズプロセスにより、アノード及びカソードのためのコンタクト開口上にアノード電極といった上部電極６９ａ及びカソード電極といった下部電極６９ｂを形成する。
【0079】
これらのプロセスにより、半導体光集積デバイスが作製される。
【0080】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【0081】
以上説明したように、本実施形態によれば、クロストークの低減可能な、光受信モジュールのための半導体光集積デバイスが提供される。
【符号の説明】
【0082】
１１…半導体光集積デバイス、１３…支持体、１３ｃ…第１領域、１３ｄ…第２領域、１３ｅ…第３領域、１３ｆ…第４領域、１５…第１光電変換器、１６ａ、１６ｂ…第１フォトダイオードメサ、１７…第２光電変換器、１８ａ、１８ｂ…第２フォトダイオードメサ、１９、２１…光９０度ハイブリッド、１９ａ、１９ｂ…光入力、１９ｃ、１９ｄ、１９ｅ、１９ｆ…光出力、２０ａ、２０ｂ…第１多モード導波路メサ、２１ａ、２１ｂ…光入力、２１ｃ、２１ｄ、２１ｅ、２１ｆ…光出力、２２ａ、２２ｂ…第２多モード導波路メサ、２３…第１導電型半導体領域、２５…第１アイランド半導体メサ、２７…第１溝、２９…光分岐器メサ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】