特許 7038197 ＥＳＤ保護薄膜トランジスタ及びＥＳＤ保護構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-03-09

(45)【発行日】2022-03-17

(54)【発明の名称】ＥＳＤ保護薄膜トランジスタ及びＥＳＤ保護構造

(51)【国際特許分類】

   H01L 29/786 20060101AFI20220310BHJP

   H01L 21/822 20060101ALI20220310BHJP

   H01L 27/04 20060101ALI20220310BHJP

【ＦＩ】

H01L29/78 623A

H01L29/78 616T

H01L29/78 618B

H01L27/04 H

【請求項の数】 8

(21)【出願番号】P 2020511770

(86)(22)【出願日】2019-07-22

(65)【公表番号】

(43)【公表日】2021-09-24

(86)【国際出願番号】 CN2019097121

(87)【国際公開番号】W WO2020220481

(87)【国際公開日】2020-11-05

【審査請求日】2020-02-26

(31)【優先権主張番号】201910357615.2

(32)【優先日】2019-04-29

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】519293715

【氏名又は名称】深▲せん▼市華星光電半導体顕示技術有限公司

【氏名又は名称原語表記】ＳＨＥＮＺＨＥＮ ＣＨＩＮＡ ＳＴＡＲ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＩＳＰＬＡＹ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．９－２，Ｔａｎｇｍｉｎｇ Ｒｏａｄ，Ｇｏｎｇｍｉｎｇ Ｓｔｒｅｅｔ，Ｇｕａｎｇｍｉｎｇ Ｎｅｗ Ｄｉｓｔｒｉｃｔ Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ ５１８１３２ Ｃｈｉｎａ

(74)【代理人】

【識別番号】110002181

【氏名又は名称】特許業務法人ＩＰ－ＦＯＣＵＳ

(72)【発明者】

【氏名】肖 翔

(72)【発明者】

【氏名】韓 佰祥

【審査官】岩本 勉

(56)【参考文献】

【文献】米国特許出願公開第２０１８／０２０４８３０（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／０２３３４９８（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１７／０１１０４７８（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００８／０２９６６３８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８６

Ｈ０１Ｌ ２１／８２２

(57)【特許請求の範囲】

【請求項1】

ＥＳＤ保護薄膜トランジスタであって、
基板と、
前記基板上に設けられる活性層と、
前記活性層及び基板上に設けられるゲート絶縁層と、
前記活性層に対応するように前記ゲート絶縁層上に設けられるゲートと、
前記ゲート及びゲート絶縁層上に設けられる層間絶縁層と、
間隔をあけて分布するように前記層間絶縁層上に設けられるソース及びドレインと、を含み、
前記ソースは、複数の第１静電気放出先端を有し、
前記ドレインは、前記複数の第１静電気放出先端にそれぞれ対向する複数の第２静電気放出先端を有し、
前記ソース及び前記ゲートが少なくとも部分的に重なり合うことにより、第１結合コンデンサが形成され、
前記ドレイン及び前記ゲートが少なくとも部分的に重なり合うことにより、第２結合コンデンサが形成され、
前記第１結合コンデンサ又は第２結合コンデンサの作用によって、前記ゲートに電圧が伝達されることで、静電気が放出されるように前記ＥＳＤ保護薄膜トランジスタがオンにされる、ＥＳＤ保護薄膜トランジスタ。

【請求項2】

前記ソース及びドレインは、いずれもＵ字型であり、
前記ソースは、前記ソースの両端部にそれぞれ位置する二つの第１静電気放出先端を有し、
前記ドレインは、前記ドレインの両端部にそれぞれ位置する二つの第２静電気放出先端を有する、請求項１に記載のＥＳＤ保護薄膜トランジスタ。

【請求項3】

前記活性層の材料は、アモルファスシリコン、ポリシリコン又は酸化物半導体である、請求項１に記載のＥＳＤ保護薄膜トランジスタ。

【請求項4】

前記層間絶縁層及びゲート絶縁層を貫通するように第１ビアホール及び第２ビアホールが設けられ、
前記ソース及びドレインは、それぞれ前記第１ビアホール及び第２ビアホールを介して活性層の両端に接触する、請求項１に記載のＥＳＤ保護薄膜トランジスタ。

【請求項5】

信号線、共通電圧線及びＥＳＤ保護薄膜トランジスタを含むＥＳＤ保護構造であって、
前記ＥＳＤ保護薄膜トランジスタは、
基板と、
前記基板上に設けられる活性層と、
前記活性層及び基板上に設けられるゲート絶縁層と、
前記活性層に対応するように前記ゲート絶縁層上に設けられるゲートと、
前記ゲート及びゲート絶縁層上に設けられる層間絶縁層と、
間隔をあけて分布するように前記層間絶縁層上に設けられるソース及びドレインと、を含み、
前記ソースは、複数の第１静電気放出先端を有し、
前記ドレインは、前記複数の第１静電気放出先端にそれぞれ対向する複数の第２静電気放出先端を有し、
前記ソース及びドレインは、それぞれ前記信号線及び前記共通電圧線に電気的に接続され、
前記ソース及び前記ゲートが少なくとも部分的に重なり合うことにより、第１結合コンデンサが形成され、
前記ドレイン及び前記ゲートが少なくとも部分的に重なり合うことにより、第２結合コンデンサが形成され、
前記第１結合コンデンサ又は第２結合コンデンサの作用によって、前記ゲートに電圧が伝達されることで、静電気が放出されるように前記ＥＳＤ保護薄膜トランジスタがオンにされる、ＥＳＤ保護構造。

【請求項6】

前記ソース及びドレインは、いずれもＵ字型であり、
前記ソースは、前記ソースの両端部にそれぞれ位置する二つの第１静電気放出先端を有し、
前記ドレインは、前記ドレインの両端部にそれぞれ位置する二つの第２静電気放出先端を有する、請求項５に記載のＥＳＤ保護構造。

【請求項7】

前記活性層の材料は、アモルファスシリコン、ポリシリコン又は酸化物半導体である、請求項５に記載のＥＳＤ保護構造。

【請求項8】

前記層間絶縁層及びゲート絶縁層を貫通するように第１ビアホール及び第２ビアホールが設けられ、
前記ソース及びドレインは、それぞれ前記第１ビアホール及び第２ビアホールを介して活性層の両端に接触する、請求項５に記載のＥＳＤ保護構造。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示技術分野に関し、特にＥＳＤ保護薄膜トランジスタ及びＥＳＤ保護構造に関するものである。

【背景技術】

【0002】

表示技術の発展により、フラットパネル表示装置は、高画質、省電力、薄型、幅広い適用範囲などの利点を有するため、携帯電話、テレビ、携帯情報端末、デジタルカメラ、ノートパソコン、デスクトップコンピュータなどの様々な家電製品に広く適用され、表示装置の主流となっている。従来のフラットパネル表示装置には、主に液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）及び有機発光ダイオード表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ、ＯＬＥＤ）が含まれる。

【0003】

従来のフラットパネル表示装置は、静電気を防止する目的を達成するために、一般に基板上に静電気放電（Ｅｌｅｃｔｒｏ－Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ、ＥＳＤ）保護構造が設けられる。従来のＥＳＤ保護構造は、ゲートフローティング構造（Ｇａｔｅ Ｆｌｏａｔｉｎｇ）を有するＥＳＤ保護薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を使用して、過剰な電荷を放出する。従来のＥＳＤ保護構造は、図１及び図２に示すように、信号線１０と共通電圧線２０（Ｃｏｍｍｏｎ）との間には、ＥＳＤ保護薄膜トランジスタ３０が接続される。ＥＳＤ保護薄膜トランジスタ３０は、ゲート３０１、ソース３０２、ドレイン３０３及び活性層３０４を含む。ゲート３０１及びソース３０２が部分的に重なり合うことにより、第１結合コンデンサＣ１０が形成され、ゲート３０１及びドレイン３０３が部分的に重なり合うことにより、第２結合コンデンサＣ２０が形成される。ソース電極３０２は信号線１０に電気的に接続され、ドレイン電極３０３は共通電圧線２０に電気的に接続される。信号線１０又は共通電圧線２０に蓄積された静電気が大きすぎると、第１結合コンデンサＣ１０又は第２結合コンデンサＣ２０が充電され、ＥＳＤ保護薄膜トランジスタ３０のゲート３０１の電圧が上昇し、ひいてはＥＳＤ保護薄膜トランジスタ３０がオンになり、静電放電が完了する。

【0004】

静電気放出効果を保証するために、ＥＳＤ保護薄膜トランジスタ３０のリーク電流を可能な限り低減する必要がある。前記ＥＳＤ保護薄膜トランジスタ３０のリーク電流は、そのチャネル幅Ｗ及びチャネル長さＬに関係する。チャネル幅Ｗが小さいほど、リーク電流は小さくなり、チャネル長さＬが大きくなるほど、リーク電流は小さくなる。従来技術では、リーク電流を低減するために、通常ＥＳＤ保護薄膜トランジスタ３０のチャネル幅対長さの比（Ｗ／Ｌ）が非常に小さくなるように設計される（例えば、６：２００）。しかしながら、回路で静電気が発生し、ＥＳＤ保護薄膜トランジスタ３０を介して放出される場合、幅対長さの比が低すぎると、放出が十分に速くならず、回路が損傷し、製品の歩留まりが低下してしまう。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の目的は、静電気放出効率を向上させ、回路の損傷を防止し、製品の歩留まりを保証することができるＥＳＤ保護薄膜トランジスタを提供することにある。

【0006】

本発明の目的は、静電気放出効率を向上させ、回路の損傷を防止し、製品の歩留まりを保証することができるＥＳＤ保護構造をさらに提供することにある。

【課題を解決するための手段】

【0007】

上記目的を実現するために、本発明によれば、ＥＳＤ保護薄膜トランジスタであって、基板と、前記基板上に設けられる活性層と、前記活性層及び基板上に設けられるゲート絶縁層と、前記活性層に対応するように前記ゲート絶縁層上に設けられるゲートと、前記ゲート及びゲート絶縁層上に設けられる層間絶縁層と、間隔をあけて分布するように前記層間絶縁層上に設けられるソース及びドレインと、を含み、前記ソースは、複数の第１静電気放出先端を有し、前記ドレインは、前記複数の第１静電気放出先端にそれぞれ対向する複数の第２静電気放出先端を有するＥＳＤ保護薄膜トランジスタが提供される。

【0008】

前記ソース及びドレインは、いずれもＵ字型であり、前記ソースは、前記ソースの両端部にそれぞれ位置する二つの第１静電気放出先端を有し、前記ドレインは、前記ドレインの両端部にそれぞれ位置する二つの第２静電気放出先端を有する。

【0009】

前記活性層の材料は、アモルファスシリコン、ポリシリコン又は酸化物半導体である。

【0010】

前記層間絶縁層及びゲート絶縁層を貫通するように第１ビアホール及び第２ビアホールが設けられ、前記ソース及びドレインは、それぞれ前記第１ビアホール及び第２ビアホールを介して活性層の両端に接触する。

【0011】

前記ソース及び前記ゲートが少なくとも部分的に重なり合うことにより、第１結合コンデンサが形成され、前記ドレイン及び前記ゲートが少なくとも部分的に重なり合うことにより、第２結合コンデンサが形成され、前記第１結合コンデンサ又は第２結合コンデンサの作用によって、前記ゲートに電圧が伝達されることで、静電気が放出されるように前記ＥＳＤ保護薄膜トランジスタがオンにされる。

【0012】

本発明によれば、信号線、共通電圧線及びＥＳＤ保護薄膜トランジスタを含むＥＳＤ保護構造であって、前記ＥＳＤ保護薄膜トランジスタは、基板と、前記基板上に設けられる活性層と、前記活性層及び基板上に設けられるゲート絶縁層と、前記活性層に対応するように前記ゲート絶縁層上に設けられるゲートと、前記ゲート及びゲート絶縁層上に設けられる層間絶縁層と、間隔をあけて分布するように前記層間絶縁層上に設けられるソース及びドレインと、を含み、前記ソースは、複数の第１静電気放出先端を有し、前記ドレインは、前記複数の第１静電気放出先端にそれぞれ対向する複数の第２静電気放出先端を有し、前記ソース及びドレインは、それぞれ前記信号線及び前記共通電圧線に電気的に接続されるＥＳＤ保護構造がさらに提供される。

【0013】

前記ソース及びドレインは、いずれもＵ字型であり、前記ソースは、前記ソースの両端部にそれぞれ位置する二つの第１静電気放出先端を有し、前記ドレインは、前記ドレインの両端部にそれぞれ位置する二つの第２静電気放出先端を有する。

【0014】

前記活性層の材料は、アモルファスシリコン、ポリシリコン又は酸化物半導体である。

【0015】

前記層間絶縁層及びゲート絶縁層を貫通するように第１ビアホール及び第２ビアホールが設けられ、前記ソース及びドレインは、それぞれ前記第１ビアホール及び第２ビアホールを介して活性層の両端に接触する。

【0016】

前記ソース及び前記ゲートが少なくとも部分的に重なり合うことにより、第１結合コンデンサが形成され、前記ドレイン及び前記ゲートが少なくとも部分的に重なり合うことにより、第２結合コンデンサが形成され、前記第１結合コンデンサ又は第２結合コンデンサの作用によって、前記ゲートに電圧が伝達されることで、静電気が放出されるように前記ＥＳＤ保護薄膜トランジスタがオンにされる。

【発明の効果】

【0017】

本発明によれば、基板と、前記基板上に設けられる活性層と、前記活性層及び基板上に設けられるゲート絶縁層と、前記活性層に対応するように前記ゲート絶縁層上に設けられるゲートと、前記ゲート及びゲート絶縁層上に設けられる層間絶縁層と、間隔をあけて分布するように前記層間絶縁層上に設けられるソース及びドレインと、を含み、前記ソースは、複数の第１静電気放出先端を有し、前記ドレインは、前記複数の第１静電気放出先端にそれぞれ対向する複数の第２静電気放出先端を有するＥＳＤ保護薄膜トランジスタが提供される。そして、ソース及びドレインに静電気放出先端を設けることにより、ＥＳＤ保護薄膜トランジスタは、同時に薄膜トランジスタによる放出及び先端による放出の二種類の静電気放出経路を有するので、静電気放出効率を向上させ、回路の損傷を防止し、製品の歩留まりを保証することができる。本発明によれば、静電気放出効率を向上させ、回路の損傷を防止し、製品の歩留まりを保証することができるＥＳＤ保護構造がさらに提供される。

【図面の簡単な説明】

【0018】

本発明の特徴及び技術内容をさらに理解するために、以下の本発明に関する詳細な説明及び図面を参照されたいが、図面は参照及び説明のためにのみ提供され、本発明を限定するためのものではない。

【0019】

【図1】従来のＥＳＤ保護構造の回路図である。

【図2】従来のＥＳＤ保護構造におけるＥＳＤ保護薄膜トランジスタの上面図である。

【図3】本発明に係るＥＳＤ保護薄膜トランジスタの上面図である。

【図4】本発明に係るＥＳＤ保護薄膜トランジスタの断面図である。

【図5】本発明に係るＥＳＤ保護構造の構造を示す概略図である。

【図6】本発明に係るＥＳＤ保護構造の等価回路図である。

【発明を実施するための形態】

【0020】

本発明によって採用される技術的手段及びその効果をさらに説明するために、以下では、本発明の好適実施例及びその図面を参照しながら詳細に説明する。

【0021】

図３及び図４を参照して、本発明によれば、基板１と、前記基板１上に設けられる活性層２と、前記活性層２及び基板１上に設けられるゲート絶縁層３と、前記活性層２に対応するように前記ゲート絶縁層３上に設けられるゲート４と、前記ゲート４及びゲート絶縁層３上に設けられる層間絶縁層５と、間隔をあけて分布するように前記層間絶縁層５上に設けられるソース６及びドレイン７と、を含むＥＳＤ保護薄膜トランジスタが提供される。

【0022】

前記ソース６は、複数の第１静電気放出先端６０を有する。前記ドレイン７は、前記複数の第１静電気放出先端６０にそれぞれ対向する複数の第２静電気放出先端７０を有する。

【0023】

具体的には、本発明の好適実施例では、前記ソース６及びドレイン７は、いずれもＵ字型である。前記ソース６は、前記ソース６の両端部にそれぞれ位置する二つの第１静電気放出先端６０を有する。前記ドレイン７は、前記ドレイン７の両端部にそれぞれ位置する二つの第２静電気放出先端７０を有する。

【0024】

具体的には、前記活性層２の材料は、アモルファスシリコン、ポリシリコン又は酸化物半導体である。前記酸化物半導体は、インジウムガリウム亜鉛酸化物（Ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ、ＩＧＺＯ）であってもよい。

【0025】

具体的には、前記層間絶縁層５及びゲート絶縁層３を貫通するように第１ビアホール８１及び第２ビアホール８２が設けられる。前記ソース６及びドレイン７は、それぞれ前記第１ビアホール８１及び第２ビアホール８２を介して活性層２の両端に接触する。

【0026】

具体的には、図６を参照して、前記ソース６及び前記ゲート４が少なくとも部分的に重なり合うことにより、第１結合コンデンサＣ１が形成される。前記ドレイン７及び前記ゲート４が少なくとも部分的に重なり合うことにより、第２結合コンデンサＣ２が形成される。前記第１結合コンデンサＣ１又は第２結合コンデンサＣ２の作用によって、前記ゲート４に電圧が伝達されることで、静電気が放出されるように前記ＥＳＤ保護薄膜トランジスタがオンにされる。

【0027】

なお、本発明に係るＥＳＤ保護薄膜トランジスタのソース６及びドレイン７は、それぞれ第１静電気放出先端６０及び第２静電気放出先端７０を有する。前記第１静電気放出先端６０は、前記第２静電気放出先端７０に対向するように設けられる。そして、回路に蓄積された静電気が大きすぎると、第１結合コンデンサＣ１又は第２結合コンデンサＣ２が充電され、ＥＳＤ保護薄膜トランジスタのゲート４の電圧が上昇し、ひいてはＥＳＤ保護薄膜トランジスタがオンになり、静電気放出が図られる。同時に、第１静電気放出先端６０及び第２静電気放出先端７０は、先端放電効果により静電気放出が図られる。これにより、本発明に係るＥＳＤ保護薄膜トランジスタは、同時に薄膜トランジスタによる放出及び先端による放出の二種類の静電気放出経路を有するので、静電気放出効率を向上させ、回路の損傷を防止し、製品の歩留まりを保証することができる。

【0028】

図３から図６を参照して、本発明は、信号線１００、共通電圧線２００及びＥＳＤ保護薄膜トランジスタＴを含むＥＳＤ保護構造をさらに提供する。

【0029】

前記ＥＳＤ保護薄膜トランジスタＴは、基板１と、前記基板１上に設けられる活性層２と、前記活性層２及び基板１上に設けられるゲート絶縁層３と、前記活性層２に対応するように前記ゲート絶縁層３上に設けられるゲート４と、前記ゲート４及びゲート絶縁層３上に設けられる層間絶縁層５と、間隔をあけて分布するように前記層間絶縁層５上に設けられるソース６及びドレイン７と、を含む。

【0030】

前記ソース６は、複数の第１静電気放出先端６０を有する。前記ドレイン７は、前記複数の第１静電気放出先端６０にそれぞれ対向する複数の第２静電気放出先端７０を有する。

【0031】

前記ソース６及びドレイン７は、それぞれ前記信号線１００及び前記共通電圧線２００に電気的に接続される。

【0032】

具体的には、本発明の他の実施例では、前記ソース６及びドレイン７は、いずれもＵ字型である。前記ソース６は、前記ソース６の両端部にそれぞれ位置する二つの第１静電気放出先端６０を有する。前記ドレイン７は、前記ドレイン７の両端部にそれぞれ位置する二つの第２静電気放出先端７０を有する。

【0033】

具体的には、前記活性層２の材料は、アモルファスシリコン、ポリシリコン又は酸化物半導体である。前記酸化物半導体は、インジウムガリウム亜鉛酸化物であってもよい。

【0034】

具体的には、前記層間絶縁層５及びゲート絶縁層３を貫通するように第１ビアホール８１及び第２ビアホール８２が設けられる。前記ソース６及びドレイン７は、それぞれ前記第１ビアホール８１及び第２ビアホール８２を介して活性層２の両端に接触する。

【0035】

具体的には、前記ソース６及び前記ゲート４が少なくとも部分的に重なり合うことにより、第１結合コンデンサＣ１が形成される。前記ドレイン７及び前記ゲート４が少なくとも部分的に重なり合うことにより、第２結合コンデンサＣ２が形成される。前記第１結合コンデンサＣ１又は第２結合コンデンサＣ２の作用によって、前記ゲート４に電圧が伝達されることで、静電気が放出されるように前記ＥＳＤ保護薄膜トランジスタがオンにされる。

【0036】

前記信号線１００は、表示パネルにおける走査線（Ｇａｔｅ）又はデータ線（Ｄａｔａ）である。前記共通電圧線２００は、表示パネルにおける共通電極線（Ｃｏｍ）である。

【0037】

なお、本発明に係るＥＳＤ保護薄膜トランジスタのソース６及びドレイン７は、それぞれ第１静電気放出先端６０及び第２静電気放出先端７０を有する。前記第１静電気放出先端６０は、前記第２静電気放出先端７０に対向するように設けられる。信号線１００又は共通電圧線２００に蓄積された静電気が大きすぎると、第１結合コンデンサＣ１又は第２結合コンデンサＣ２が充電され、ＥＳＤ保護薄膜トランジスタのゲート４の電圧が上昇し、ひいてはＥＳＤ保護薄膜トランジスタがオンになる。そして、前記信号線１００及び共通電圧線２００が互いに接続され、静電気放出が図られる。同時に、第１静電気放出先端６０及び第２静電気放出先端７０は、先端放電効果により静電気放出が図られる。これにより、本発明に係るＥＳＤ保護薄膜トランジスタは、同時に薄膜トランジスタによる放出及び先端による放出の二種類の静電気放出経路を有するので、静電気放出効率を向上させ、回路の損傷を防止し、製品の歩留まりを保証することができる。

【0038】

以上、本発明によれば、基板と、前記基板上に設けられる活性層と、前記活性層及び基板上に設けられるゲート絶縁層と、前記活性層に対応するように前記ゲート絶縁層上に設けられるゲートと、前記ゲート及びゲート絶縁層上に設けられる層間絶縁層と、間隔をあけて分布するように前記層間絶縁層上に設けられるソース及びドレインと、を含み、前記ソースは、複数の第１静電気放出先端を有し、前記ドレインは、前記複数の第１静電気放出先端にそれぞれ対向する複数の第２静電気放出先端を有するＥＳＤ保護薄膜トランジスタが提供される。ソース及びドレインに静電気放出先端を設けることにより、ＥＳＤ保護薄膜トランジスタは、同時に薄膜トランジスタによる放出及び先端による放出の二種類の静電気放出経路を有するので、静電気放出効率を向上させ、回路の損傷を防止し、製品の歩留まりを保証することができる。本発明によれば、静電気放出効率を向上させ、回路の損傷を防止し、製品の歩留まりを保証することができるＥＳＤ保護構造がさらに提供される。

【0039】

上記のように、当業者にとって、本発明の技術的手段及び技術的概念に従って、他の様々な対応する変更及び変形を行うことができ、これらの変更及び変形はすべて、本発明の特許請求の範囲の保護範囲に属するべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】