特許 7045324 シングルエンドの計装用フォールデッドカスコード増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-03-23

(45)【発行日】2022-03-31

(54)【発明の名称】シングルエンドの計装用フォールデッドカスコード増幅器

(51)【国際特許分類】

   H03F 3/45 20060101AFI20220324BHJP

   H03F 1/34 20060101ALI20220324BHJP

【ＦＩ】

H03F3/45 110

H03F3/45 210

H03F3/45 220

H03F1/34

【請求項の数】 17

(21)【出願番号】P 2018555772

(86)(22)【出願日】2017-05-03

(65)【公表番号】

(43)【公表日】2019-06-13

(86)【国際出願番号】 US2017030809

(87)【国際公開番号】W WO2017192700

(87)【国際公開日】2017-11-09

【審査請求日】2020-04-28

(31)【優先権主張番号】62/331,131

(32)【優先日】2016-05-03

(33)【優先権主張国・地域又は機関】US

【前置審査】

(73)【特許権者】

【識別番号】592051453

【氏名又は名称】ハーマン インターナショナル インダストリーズ インコーポレイテッド

(74)【代理人】

【識別番号】100078282

【弁理士】

【氏名又は名称】山本 秀策

(74)【代理人】

【識別番号】100113413

【弁理士】

【氏名又は名称】森下 夏樹

(72)【発明者】

【氏名】ダンユック， ディミトリ

(72)【発明者】

【氏名】エイチェンバウム， トッド エー．

【審査官】小林 正明

(56)【参考文献】

【文献】特開２０００－１４８２６２（ＪＰ，Ａ）

【文献】特開２０１４－２０７６１１（ＪＰ，Ａ）

【文献】特開平０１－１８８００８（ＪＰ，Ａ）

【文献】特開昭６２－２２２７０４（ＪＰ，Ａ）

【文献】特開昭６２－０７６３０６（ＪＰ，Ａ）

【文献】特開２００４－３２０４４０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ １１／００－３／４５

(57)【特許請求の範囲】

【請求項1】

高同相除去及び低歪みを提供するように構成された計装用増幅器であって、前記計装用増幅器は、
差動入力電圧及び差動帰還電圧を受けるように構成された入力差動段であって、前記入力差動段は入力差動トランジスタ対を含む、入力差動段と、
前記入力差動段から提供された出力電流モード信号を受信するように構成されたフォールデッドカスコード増幅段と、
前記フォールデッドカスコード増幅段から提供された出力電流モード信号をミラーリングするように構成されたカレントミラーと、
前記入力差動段の帰還入力間に接続されている第１の抵抗、出力段の出力端子と前記入力差動段の第１の帰還入力の間の第２の抵抗、および共通端子と前記入力差動段の第２の帰還入力の間の第３の抵抗を含む第１の抵抗帰還ネットワークを含む外部利得設定段と、
入力及び出力を有する電流制御電流源と、
電流バッファトランジスタ対であって、前記電流バッファトランジスタ対の各トランジスタは前記フォールデッドカスコード増幅段のトランジスタのうち対応するものとともに電流分割器として構成される、電流バッファトランジスタ対と、
出力バッファ及び出力抵抗であって、前記出力バッファは、前記カレントミラーから差動電流モード信号を受信するように構成され、前記出力バッファは、出力電圧を前記第１の抵抗帰還ネットワークに提供する出力端子を含み、前記出力抵抗は、前記出力バッファの入力端子に結合されている、出力バッファ及び出力抵抗とを備え、
前記外部利得設定段は、前記出力バッファの前記入力端子と前記第１の抵抗帰還ネットワークの間に接続されている第２の抵抗帰還ネットワークを含み、
前記電流バッファトランジスタ対は、前記入力差動段からの出力電流の合計の一部を前記電流制御電流源の前記入力に提供するように構成され、
前記電流制御電流源は、前記入力差動段の前記帰還入力に打消し電流を提供するように構成された、計装用増幅器。

【請求項2】

前記電流制御電流源が、前記第１の帰還入力及び前記第２の帰還入力それぞれに接続された出力を含む、請求項１に記載の計装用増幅器。

【請求項3】

前記第１の抵抗が、
前記電流制御電流源の第１の出力と前記入力差動段の前記第１の帰還入力の間に接続されている第４の抵抗と、
前記電流制御電流源の前記第１の出力と前記入力差動段の前記第２の帰還入力の間の第５の抵抗とを備える、請求項１に記載の計装用増幅器。

【請求項4】

前記電流制御電流源が、前記外部利得設定段の前記第４の抵抗及び前記第５の抵抗に打消し電圧を提供するように構成された、請求項３に記載の計装用増幅器。

【請求項5】

前記出力段が電流制御電圧源を含む、請求項４に記載の計装用増幅器。

【請求項6】

第２の抵抗外部利得設定段は、前記出力バッファの出力端子と前記入力差動段の第１の帰還入力の間に接続されている、請求項５に記載の計装用増幅器。

【請求項7】

高同相除去及び低歪みを提供するように構成された計装用増幅器であって、前記計装用増幅器は、
差動入力電圧及び差動帰還電圧を受けるように構成された入力差動段と、
前記入力差動段から提供された出力電流モード信号を受信するように構成されたフォールデッドカスコード増幅段と、
前記フォールデッドカスコード増幅段から提供された出力電流モード信号をミラーリングするように構成されたカレントミラーと、
前記入力差動段の帰還入力間に接続されている第１の抵抗、出力段の出力端子と前記入力差動段の第１の帰還入力の間の第２の抵抗、および共通端子と前記入力差動段の第２の帰還入力の間の第３の抵抗を含む第１の抵抗帰還ネットワークを含む外部利得設定段と、
出力バッファ及び出力抵抗であって、前記出力バッファは、前記カレントミラーから差動電流モード信号を受信するように構成され、前記出力バッファは、出力電圧を前記第１の抵抗帰還ネットワークに提供する出力端子を含み、前記出力抵抗は、前記出力バッファの入力端子に結合されている、出力バッファ及び出力抵抗と、
入力及び出力を有する電流制御電流源と、
電流バッファトランジスタ対であって、前記電流バッファトランジスタ対の各トランジスタは前記フォールデッドカスコード増幅段のトランジスタのうち対応するものとともに電流分割器として構成される、電流バッファトランジスタ対とを備え、
前記外部利得設定段は、前記出力バッファの前記入力端子と前記第１の抵抗帰還ネットワークの間に接続されている第２の抵抗帰還ネットワークを含み、
前記電流バッファトランジスタ対は、前記入力差動段からの出力電流の合計の一部を前記電流制御電流源の前記入力に提供するように構成され、
前記電流制御電流源は、前記入力差動段の前記第１の帰還入力に打消し電流を提供するように構成された、計装用増幅器。

【請求項8】

前記電流制御電流源が、前記第１の帰還入力及び前記第２の帰還入力それぞれに接続されている出力を含む、請求項７に記載の計装用増幅器。

【請求項9】

前記第１の抵抗が、
前記電流制御電流源の第１の出力と前記入力差動段の前記第１の帰還入力の間に接続されている第４の抵抗と、
前記電流制御電流源の前記第１の出力と前記入力差動段の前記第２の帰還入力の間の第５の抵抗とを備える、請求項８に記載の計装用増幅器。

【請求項10】

計装用増幅器において高同相除去を実現する方法であって、前記方法は、
前記計装用増幅器の差動入力対で差動入力信号を受信するステップと、
一対のフォールデッドカスコードトランジスタ及び電流バッファとして構成されたさらなるトランジスタ対によって、前記差動入力対から提供された出力電流モード信号を分割するステップと、
カレントミラーによって、前記フォールデッドカスコードトランジスタから提供された前記出力電流モード信号をミラーリングすることと、
前記さらなるトランジスタ対から提供された出力電流モード信号の一部を合計するステップと、
電流制御電流源の入力で、前記さらなるトランジスタ対から提供された前記出力電流モード信号の前記一部の前記合計を受信するステップと、
前記電流制御電流源の出力電流を前記計装用増幅器の外部利得設定段の第１の抵抗帰還ネットワークにかつ前記差動入力段の帰還入力に提供するステップと、
前記計装用増幅器の出力バッファによって、前記カレントミラーから差動電流モード信号を受信するステップであって、前記出力バッファは、出力端子を含み、前記外部利得設定段は、前記出力バッファの前記入力端子と前記第１の抵抗帰還ネットワークの間に接続されている第２の抵抗帰還ネットワークを含み、前記計装用増幅器の出力抵抗は、前記出力バッファの入力端子に結合されている、ステップと、
前記出力端子によって、出力電圧を前記第１の抵抗帰還ネットワークに提供するステップとを含む、方法。

【請求項11】

前記一対のフォールデッドカスコードトランジスタのうちの１つからの出力を前記出力バッファの前記入力に供給して、シングルエンドの出力を出力することをさらに含む、請求項１０に記載の方法。

【請求項12】

前記出力バッファからの前記シングルエンドの出力を前記第１の抵抗帰還ネットワークに供給することをさらに含む、請求項１１に記載の方法。

【請求項13】

電流信号を前記差動入力対のＭＯＳＦＥＴに供給することによって、前記差動入力対の前記差動入力信号から除去される同相信号を提供することをさらに含む、請求項１２に記載の方法。

【請求項14】

出力電流モード信号を分割することが、第１の差動信号を前記フォールデッドカスコードトランジスタの第１のトランジスタ及び前記さらなるトランジスタ対の第１のトランジスタに入力することと、第２の差動信号を前記フォールデッドカスコードトランジスタの第２のトランジスタ及び前記さらなるトランジスタ対の第２のトランジスタに入力することとを含む、請求項１０に記載の方法。

【請求項15】

前記出力電流を提供することが、前記差動入力対の前記帰還入力に打消し電流を提供することを含む、請求項１４に記載の方法。

【請求項16】

前記打消し電流を提供することが、前記差動入力対の前記第１のトランジスタへの第１の帰還端子と前記差動入力対の前記第２のトランジスタへの第２の帰還端子の間で前記打消し電流を分割することを含む、請求項１５に記載の方法。

【請求項17】

打消し電圧帰還信号を、前記差動入力対の第１のトランジスタへの第１の帰還端子に供給することをさらに含む、請求項１０に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願
本出願は、米国特許法第１１９条（ｅ）に基づき、２０１６年５月３日に出願された米国仮出願第６２／３３１，１３１号の利益を主張し、その開示は、米国及び参照による援用を許可するあらゆる国の法律のもと参照により本明細書中に援用される。

【0002】

本開示は、一般に、シングルエンドの計装用フォールデッドカスコード増幅器及び高同相除去を実現する方法（複数可）に関する。

【背景技術】

【0003】

図１は、３個のオペアンプを含む従来技術の計装用増幅器を示す。計装用増幅器は、２個のオペアンプＡ１及びＡ２を備え、それらは「利得セル」として動作し、２個のオペアンプの非反転入力に差動入力信号が印加され、２個のオペアンプの出力が差動増幅器として接続されている第３のオペアンプＡ３に差動入力として印加されるように、適切に一体接続される。図１に示す計装用増幅器は、３個の利得ブロック及び抵抗Ｒ４からＲ７の正確なマッチングを要したものである。

【0004】

３個の利得ブロックを要しない計装用増幅器の一アプローチが、Ｂｏｗｅｒｓによる１９８７年１０月の第８３回ＡＥＳ総会で提示された「Ａｎ Ｕｌｔｒａ－Ｌｏｗ－Ｎｏｉｓｅ Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｐｈｏｎｅ Ｐｒｅａｍｐｌｉｆｉｅｒ」（紙面Ｎｏ２４９５）及びＮｅｌｓｏｎによる米国特許第４，６２８，２７９号の「Ｗｉｄｅｂａｎｄ Ｆｅｅｄｂａｃｋ Ａｍｐｌｉｆｉｅｒ」に開示される。このトロポジを図２に提示する。入力トランジスタＱ１及びＱ２は、Ｒ１及びＲ２によって搭載される差動対を形成する。入力デバイスのエミッタは、抵抗Ｒａとともに一体接続される。コレクタ電流におけるいずれのアンバランスも増幅器Ａ１によって検知され、Ｑ２のエミッタへの帰還抵抗Ｒ５を通して修正される。Ｒ３は、システムにＤＣバランスを提供し、Ｒ５と値が等しい。両入力デバイスは、それらのエミッタから共通端子／出力までの有限抵抗信号経路を有する（Ｒ３及びＲ５）。同相入力信号は、両入力トランジスタＱ１及びＱ２を通る電流を変化させる。この変化により、同相除去比の不必要な低下及び増幅信号のさらなる歪みが生じ得る。

【0005】

この回路のもう１つの欠点は、入力キャパシタンスの上昇である。ミラー効果により、ベース端子とコレクタ端子の間のキャパシタンスの増幅による入力デバイスの入力キャパシタンスの増加が説明される。接合静電容量は、印加電圧に依存する。入力信号に伴う入力キャパシタンスの変動は、増幅器にさらなる歪みをもたらす。

【先行技術文献】

【特許文献】

【0006】

【文献】米国特許第４，６２８，２７９号公報

【発明の概要】

【課題を解決するための手段】

【0007】

高同相除去及び低歪みを提供する計装用増幅器が本明細書中に記載される。計装用増幅器は、差動入力電圧及び差動帰還電圧を受けるように構成された入力差動段と、該入力差動段から提供された出力電流モード信号を受信するように構成されたフォールデッドカスコード増幅段と、該フォールデッドカスコード増幅段から提供された出力電流モード信号をミラーリングするように構成されたカレントミラーと、外部利得設定段とを含み得る。外部利得設定段は第１の抵抗帰還ネットワークを含み得、これは、該入力差動段の帰還入力間に接続されている第１の抵抗と、出力段の出力端子と該入力差動段の第１の帰還入力の間の第２の抵抗と、共通端子と該入力差動段の第２の帰還入力の間の第３の抵抗とを含む。

【0008】

例示的な実施形態では、入力差動段は、入力差動トランジスタ対を含む。差動対のトランジスタは、電界効果デバイスであり得、同じタイプのデバイスであり得る。

【0009】

例示的な実施形態では、増幅器は、入力及び出力を有する電流制御電流源を含む。

【0010】

例示的な実施形態では、増幅器は電流バッファトランジスタ対を含み、電流バッファトランジスタ対の各トランジスタは、フォールデッドカスコード増幅段のトランジスタのうち対応するものとともに電流分割器として構成される。

【0011】

例示的な実施形態では、電流バッファトランジスタ対は、入力差動段からの出力電流の合計の一部を電流制御電流源の入力に提供するように構成される。

【0012】

例示的な実施形態では、増幅器は、入力差動段の帰還入力に打消し電流を提供するように構成された電流制御電流源を含む。

【0013】

例示的な実施形態では、増幅器は、それぞれ第１の帰還入力及び第２の帰還入力に接続されている出力を含む電流制御電流源を含む。

【0014】

例示的な実施形態では、外部利得設定段は、さらに、電流制御電流源の第１の出力と該入力差動トランジスタ段の第１の帰還入力の間に接続されている第４の抵抗と、電流制御電流源の第２の出力と該入力差動トランジスタ段の第２の帰還入力の間の第５の抵抗とを備える。

【0015】

例示的な実施形態では、電流制御電流源は、該帰還構成の第４の抵抗及び第５の抵抗に打消し電圧を提供するように構成される。

【0016】

例示的な実施形態では、出力段は、電流制御電圧源を含む。

【0017】

例示的な実施形態では、増幅器は、出力バッファ及び出力抵抗を含む。出力バッファは、カレントミラーから差動電流モード信号を受信し出力電圧を第１の抵抗帰還ネットワークに提供するように構成される。出力抵抗は、該出力バッファの入力端子に結合され得る。

【0018】

例示的な実施形態では、第２の抵抗外部利得設定段は、出力バッファの出力端子と該入力差動段の第１の帰還入力の間に接続される。

【0019】

例示的な実施形態では、出力バッファは、カレントミラーから差動電流モード信号を受信するように構成され、出力電圧を第１の抵抗帰還ネットワークに提供する出力端子を含む。出力抵抗は、該出力バッファの入力端子に結合される。

【0020】

例示的な実施形態では、外部利得設定段は、出力バッファの入力端子と第１の抵抗帰還ネットワークの間に接続されている第２の抵抗帰還ネットワークを含む。

【0021】

例示的な実施形態では、増幅器は、入力及び出力を有する電流制御電流源と電流バッファトランジスタ対とを含み、電流バッファトランジスタ対の各トランジスタは、フォールデッドカスコード増幅段のトランジスタのうち対応するものとともに電流分割器として構成される。電流バッファトランジスタ対は、入力差動段からの出力電流の合計の一部を電流制御電流源の入力に提供するように構成される。電流制御電流源は、該入力差動段の帰還入力に打消し電流を提供するように構成される。

【0022】

例示的な実施形態では、電流制御電流源は、それぞれ第１の帰還入力及び第２の帰還入力に接続されている出力を含む。

【0023】

例示的な実施形態では、外部利得設定段は、電流制御電流源の第１の出力と該入力差動トランジスタ段の第１の帰還入力の間に接続されている第４の抵抗と、電流制御電流源の第２の出力と該入力差動トランジスタ段の第２の帰還入力の間の第５の抵抗とを含む。

【0024】

本明細書に記載された例示的な実施形態とともに様々な方法を用いることができる。例示的な実施形態では、計装用増幅器で高同相除去を実現する方法は、計装用増幅器の差動入力対で差動入力信号を受信するステップと、該差動入力対から提供された出力電流モード信号を、一対のフォールデッドカスコードトランジスタ及び電流バッファとして構成されたさらなるトランジスタ対によって分割するステップと、該さらなるトランジスタ対から提供された出力電流モード信号の一部を合計するステップと、電流制御電流源の入力で、該さらなるトランジスタ対から提供された出力電流モード信号の一部の合計を受信するステップと、電流制御電流源の出力電流を、帰還ネットワークにかつ差動入力段の帰還入力に提供するステップとを含み得る。

【0025】

例示的な実施形態では、方法は、フォールデッドカスコードトランジスタ対のうち１つからの出力を出力バッファの入力に供給して、シングルエンドの出力を出力することを含む。

【0026】

例示的な実施形態では、方法は、出力バッファからのシングルエンドの出力を帰還ネットワークに供給することを含む。

【0027】

例示的な実施形態では、方法は、電流を差動入力対のＭＯＳＦＥＴに供給することによって、差動入力対の差動入力信号から除去される同相信号を提供することを含む。

【0028】

例示的な実施形態では、出力電流モード信号を分割することは、第１の差動信号を、フォールデッドカスコードトランジスタの第１のトランジスタ及びさらなるトランジスタ対の第１のトランジスタに入力することと、第２の差動信号を、フォールデッドカスコードトランジスタの第２のトランジスタ及びさらなるトランジスタ対の第２のトランジスタに入力することとを含む。

【0029】

例示的な実施形態では、出力電流を提供することは、差動入力対の帰還入力に打消し電流を提供することを含む。

【0030】

例示的な実施形態では、打消し電流を提供することは、差動入力対の第１のトランジスタへの第１の帰還端子と、差動入力対の第２のトランジスタへの第２の帰還端子の間で打消し電流を分割することを含む。

【0031】

例示的な実施形態では、打消し電流を提供することは、第１の帰還端子へ第１の抵抗を通してかつ第２の帰還端子へ第２の抵抗を通して打消し電流を送ることを含む。

【0032】

例示的な実施形態では、打消し電圧帰還信号を、差動対の第１のトランジスタへの第１の帰還端子に供給する。

【0033】

上記の増幅器回路及び方法は、例えばマイクからの音声入力信号または音楽プレーヤーからの入力を、スピーカを駆動するあるレベルに増幅する市販の増幅器の構成要素における段階であり得る。
本明細書は、例えば、以下の項目も提供する。
（項目１）
高同相除去及び低歪みを提供するように構成された計装用増幅器であって、
差動入力電圧及び差動帰還電圧を受けるように構成された入力差動段と、
前記入力差動段から提供された出力電流モード信号を受信するように構成されたフォールデッドカスコード増幅段と、
前記フォールデッドカスコード増幅段から提供された出力電流モード信号をミラーリングするように構成されたカレントミラーと、
前記入力差動段の帰還入力間に接続されている第１の抵抗、出力段の出力端子と前記入力差動段の第１の帰還入力の間の第２の抵抗、および共通端子と前記入力差動段の第２の帰還入力の間の第３の抵抗を含む第１の抵抗帰還ネットワークを含む外部利得設定段とを備える、前記計装用増幅器。
（項目２）
前記入力差動段が入力差動トランジスタ対を含む、項目１に記載の計装用増幅器。
（項目３）
入力及び出力を有する電流制御電流源と、
電流バッファトランジスタ対であって、前記電流バッファトランジスタ対の各トランジスタは前記フォールデッドカスコード増幅段のトランジスタのうち対応するものとともに電流分割器として構成される、前記電流バッファトランジスタ対とをさらに備え、
前記電流バッファトランジスタ対は、前記入力差動段からの出力電流の合計の一部を前記電流制御電流源の前記入力に提供するように構成され、
前記電流制御電流源は、前記入力差動段の前記帰還入力に打消し電流を提供するように構成された、項目２に記載の計装用増幅器。
（項目４）
前記電流制御電流源が、前記第１の帰還入力及び前記第２の帰還入力それぞれに接続された出力を含む、項目３に記載の計装用増幅器。
（項目５）
前記外部利得設定段が、さらに、
前記電流制御電流源の第１の出力と前記入力差動段の前記第１の帰還入力の間に接続されている第４の抵抗と、
前記電流制御電流源の第２の出力と前記入力差動段の前記第２の帰還入力の間の第５の抵抗とを備える、項目３に記載の計装用増幅器。
（項目６）
前記電流制御電流源が、前記外部利得設定段の前記第４の抵抗及び前記第５の抵抗に打消し電圧を提供するように構成された、項目５に記載の計装用増幅器。
（項目７）
前記出力段が電流制御電圧源を含む、項目６に記載の計装用増幅器。
（項目８）
出力バッファ及び出力抵抗であって、前記出力バッファは前記カレントミラーから差動電流モード信号を受信し出力電圧を前記第１の抵抗帰還ネットワークに提供するように構成され、前記出力抵抗は前記出力バッファの入力端子に結合されている、前記出力バッファ及び前記出力抵抗をさらに備え、
第２の抵抗外部利得設定段は、前記出力バッファの出力端子と前記入力差動段の第１の帰還入力の間に接続されている、項目７に記載の計装用増幅器。
（項目９）
出力バッファ及び出力抵抗であって、前記出力バッファは、前記カレントミラーから差動電流モード信号を受信するように構成され、前記出力バッファは、出力電圧を前記第１の抵抗帰還ネットワークに提供する出力端子を含み、前記出力抵抗は、前記出力バッファの入力端子に結合されている、前記出力バッファ及び前記出力抵抗をさらに備え、
前記外部利得設定段は、前記出力バッファの前記入力端子と前記第１の抵抗帰還ネットワークの間に接続されている第２の抵抗帰還ネットワークを含む、項目１に記載の計装用増幅器。
（項目１０）
入力及び出力を有する電流制御電流源と、
電流バッファトランジスタ対であって、前記電流バッファトランジスタ対の各トランジスタは前記フォールデッドカスコード増幅段のトランジスタのうち対応するものとともに電流分割器として構成される、前記電流バッファトランジスタ対とをさらに備え、
前記電流バッファトランジスタ対は、前記入力差動段からの出力電流の合計の一部を前記電流制御電流源の前記入力に提供するように構成され、
前記電流制御電流源は、前記入力差動段の前記第１の帰還入力に打消し電流を提供するように構成された、項目９に記載の計装用増幅器。
（項目１１）
前記電流制御電流源が、前記第１の帰還入力及び前記第２の帰還入力それぞれに接続されている出力を含む、項目１０に記載の計装用増幅器。
（項目１２）
前記外部利得設定段が、さらに、
前記電流制御電流源の第１の出力と前記入力差動段の前記第１の帰還入力の間に接続されている第４の抵抗と、
前記電流制御電流源の第２の出力と前記入力差動段の前記第２の帰還入力の間の第５の抵抗とを備える、項目１１に記載の計装用増幅器。
（項目１３）
計装用増幅器において高同相除去を実現する方法であって、
前記計装用増幅器の差動入力対で差動入力信号を受信するステップと、
一対のフォールデッドカスコードトランジスタ及び電流バッファとして構成されたさらなるトランジスタ対によって、前記差動入力対から提供された出力電流モード信号を分割するステップと、
前記さらなるトランジスタ対から提供された出力電流モード信号の一部を合計するステップと、
電流制御電流源の入力で、前記さらなるトランジスタ対から提供された前記出力電流モード信号の前記一部の前記合計を受信するステップと、
前記電流制御電流源の出力電流を帰還ネットワークにかつ前記差動入力段の帰還入力に提供するステップとを含む、前記方法。
（項目１４）
前記対のフォールデッドカスコードトランジスタのうちの１つからの出力を出力バッファの入力に供給して、シングルエンドの出力を出力することをさらに含む、項目１３に記載の方法。
（項目１５）
前記出力バッファからの前記シングルエンドの出力を前記帰還ネットワークに供給することをさらに含む、項目１４に記載の方法。
（項目１６）
電流信号を前記差動入力対のＭＯＳＦＥＴに供給することによって、前記差動入力対の前記差動入力信号から除去される同相信号を提供することをさらに含む、項目１５に記載の方法。
（項目１７）
出力電流モード信号を分割することが、第１の差動信号を前記フォールデッドカスコードトランジスタの第１のトランジスタ及び前記さらなるトランジスタ対の第１のトランジスタに入力することと、第２の差動信号を前記フォールデッドカスコードトランジスタの第２のトランジスタ及び前記さらなるトランジスタ対の第２のトランジスタに入力することとを含む、項目１３に記載の方法。
（項目１８）
前記出力電流を提供することが、前記差動入力対の前記帰還入力に打消し電流を提供することを含む、項目１７に記載の方法。
（項目１９）
前記打消し電流を提供することが、前記差動入力対の前記第１のトランジスタへの第１の帰還端子と前記差動入力対の前記第２のトランジスタへの第２の帰還端子の間で前記打消し電流を分割することを含む、項目１８に記載の方法。
（項目２０）
打消し電圧帰還信号を、前記差動入力対の第１のトランジスタへの第１の帰還端子に供給することをさらに含む、項目１２に記載の方法。

【図面の簡単な説明】

【0034】

【図1】従来技術の回路の図である。

【図2】従来技術の回路の図である。

【図3】実施形態によるシングルエンドの計装用フォールデッドカスコード増幅器回路の図である。

【図4】実施形態によるシングルエンドの計装用フォールデッドカスコード増幅器回路の図である。

【図5】実施形態によるシングルエンドの計装用フォールデッドカスコード増幅器回路の図である。

【図6】実施形態によるシングルエンドの計装用フォールデッドカスコード増幅器回路の図である。

【図7】実施形態によるシングルエンドの計装用フォールデッドカスコード増幅器の概略図である。

【図8】高同相除去を実現する方法の図である。

【図9】実施形態によるシングルエンドの計装用フォールデッドカスコード増幅器の概略図である。

【図10】例示的な実施形態によるシングルエンドの計装用フォールデッドカスコード増幅器を有する音声増幅器の概略図である。

【発明を実施するための形態】

【0035】

必要に応じて、本発明の詳細な実施形態が本明細書中に開示されるが、開示された実施形態は、様々なかつ代替の形式で具現化され得る発明の単なる例であることが理解されよう。図は必ずしも縮尺通りではなく、一部の特徴は、特定の構成要素の詳細を示すために誇張または最小化され得る。したがって、本明細書に開示する具体的な構造的かつ機能的詳細は、限定するものではなく、単に当業者が本発明を様々に使用するように教示するための代表的な基礎として解釈されたい。

【0036】

図３は、第１のトランジスタ３０３及び第２のトランジスタ３０４を含む差動入力段を有するシングルエンドのフォールデッドカスコード計装用増幅器回路３００を示す。第１のトランジスタ３０３及び第２のトランジスタ３０４は、入力差動対またはトランジスタを形成し得る。回路３００の特徴は、例えば出力段３１３からの出力といったシングルエンドの出力であり得る。例では、トランジスタ３０３、３０４は、例えばＪＦＥＴといった電界効果トランジスタである。トランジスタ３０３、３０４は、同じタイプのデバイスであり得る。各トランジスタ３０３、３０４のドレインは、定電流源（複数可）３０１、３０２に接続されている。定電流源３０１は、第１のトランジスタ３０３のドレインに接続されている。定電流源３０２は、第２のトランジスタ３０４のドレインに接続されている。トランジスタ３０３のゲートは、第１の入力に接続されている。トランジスタ３０４のゲートは、第２の入力に接続されている。各トランジスタ３０３、３０４のソースは、定電流源（複数可）３０８、３０９に接続されている。例では、トランジスタ３０３のソースは、定電流源３０８に接続されている。例では、トランジスタ３０４のソースは、定電流源３０９に接続されている。第１のトランジスタ３０３のドレインは、第４のトランジスタ３１１のエミッタに接続されている。第２のトランジスタ３０４のドレインは、第３のトランジスタ３１０のエミッタに接続されている。第３のトランジスタ３１０及び第４のトランジスタ３１１のベースは、基準端子に接続されている。第３のトランジスタ３１０及び第４のトランジスタ３１１両方のコレクタは、カレントミラー３１２に接続されている。トランジスタ３１０、３１１は、レベルシフト段または増幅段として動作し得る。第４のトランジスタ３１１のコレクタは、例えば増幅器または増幅器回路の出力段３１３の入力に接続されている。出力段３１３は、電圧制御電圧源であってもよい。出力段３１３からの出力は、抵抗３０７を通して、トランジスタ３０４のソースに帰還される。トランジスタ３０３、３０４のソースは、抵抗３０６を通して接続されている。第１のトランジスタ３０３のソースは、抵抗３０５を通して、例えばグラウンドといった共通端子に接続されている。

【0037】

動作に当たっては、差動入力段の第１のトランジスタ３０３及び第２のトランジスタ３０４は、エミッタがドレイン端子にそれぞれ接続された状態のカスコード（共通－ベース）レベルシフトトランジスタ３１１、３１０を有する。本計装用増幅器回路３００は、増幅器（出力段）からの出力を、それぞれ抵抗３０７をかつ抵抗３０７及び３０６を通して第１のトランジスタ及び第２のトランジスタのソースに戻って接続することによって負帰還を取得する。

【0038】

フォールデッドカスコード入力段を用いることによって、回路３００における入力キャパシタンスの潜在的な問題に対処する。一部の適用では、回路３００は、歪みをもたらし得、低減された同相除去比が最適化されない場合がある同相信号を有する入力段の調節を示し得る。

【0039】

図４は、同一の参照番号で設計されている回路３００と共通の要素を有するシングルエンドのフォールデッドカスコード計装用増幅器回路４００を示す。回路４００は、差動入力段の電流の入力信号に伴う変動を適切に補償する追加の電流制御電流源４０８を含む。第１のトランジスタ３０３のドレインは、第５のトランジスタ４１１のエミッタに接続されている。第２のトランジスタ３０４のドレインは、第６のトランジスタ４１０のエミッタに接続されている。第５のトランジスタ４１１及び第６のトランジスタ４１０のベースは、基準端子に接続されている。例では、第５のトランジスタ４１１及び第６のトランジスタ４１０のコレクタは、電流制御電流源４０８の入力に接続されている。電流源４０８の他方の入力は、基準端子に接続されている。トランジスタ３０３、３０４のソースは、電流源４０８の出力に接続されている。ソースは、例えば抵抗３０５、３０６、３０７といった抵抗ネットワークによってバイアスされる。

【0040】

入力差動段のトランジスタ３０３、３０４のゲートでの同相信号は、両入力デバイスの電流を変化させる。この電流の変化は、追加のカスコードデバイス３１０、３１１または４１０、４１１の合計電流に反映される。例では、電流制御電流源４０８は、さらなるデバイス４１０、４１１の合計出力電流を検知する。電流制御電流源４０８は、同相である２つの等価電流出力を有する。電流制御電流源４０８の出力端子は、入力段のトランジスタ３０３、３０４のソース及び例えば抵抗ネットワーク３０５、３０６、３０７といった帰還ネットワークと結合する。電流制御電流源４０８は、さらなるデバイス４１０、４１１を通る合計電流を基準信号と比較する。電流の差は増幅され、次いで、同相入力信号と実質的に無関係な入力デバイスを通る電流の流れを維持する適切な相で、例えばデバイス３０３、３０４といった入力段に帰還される。

【0041】

図５は、同一の参照番号で設計されている回路４００と共通の要素を有するシングルエンドのフォールデッドカスコード計装用増幅器回路５００を示す。抵抗３０６は、２個の抵抗５０１、５０１に分割される。抵抗５０１は、電流源４０８の出力とトランジスタ３０３のソースの間を接続する。抵抗５０２は、電流源４０８の出力とトランジスタ３０４のソースの間を接続する。抵抗５０１、５０２は、等値を有し得る。抵抗５０１、５０２は、例えばトランジスタ３０３、３０４といった入力段を通る等しい電流の流れを維持するように動作する。

【0042】

図６は、同一の参照番号で設計されている回路５００と共通の要素を有するシングルエンドのフォールデッドカスコード計装用増幅器回路６００を示す。回路６００では、トランジスタ６０２、６０３の差動対及び抵抗６０１が、電流制御電流源として動作する。抵抗６０１は、トランジスタ４１０、４１１から電源端子への合計出力をバイアスする。トランジスタ４１０、４１１からの合計出力は、トランジスタ６０２のベースに接続されている。トランジスタ６０２のコレクタは、抵抗５０１、５０２に接続し、そしてそれらの他方の端子において、入力段のトランジスタ３０３、３０４のソースに接続されている。トランジスタ６０３は、基準端子に接続されているベース及び電源端子に接続されているコレクタを有する。トランジスタ６０２、６０３のエミッタは両方、抵抗６０４を通して基準端子に接続されている。

【0043】

さらなる電流フォロワ（トランジスタ４１０、４１１及び関連回路）の合計電流は、直列抵抗６０１での電圧降下を生成する。この電圧降下は基準電圧と比較され、差は、トランジスタ６０２のコレクタにおいて差動段の出力電流で変換される。

【0044】

電流制御電圧源は、それぞれトランジスタ３１０、３１１に接続されている一対のトランジスタ６０５、６０６を有する増幅段またはレベル段に接続されている。トランジスタ６０５、６０６のベースは両方、トランジスタ３１０のコレクタに接続されている。トランジスタ６０５のコレクタは、トランジスタ３１０のコレクタに接続されている。トランジスタ６０５のエミッタは、抵抗６０７を通して共通端子に接続されている。トランジスタ６０６のコレクタは、トランジスタ３１１のコレクタに接続されている。トランジスタ６０６のエミッタは、抵抗６０８を通して共通端子に接続されている。トランジスタ６０５、６０６は、一種のウィルソンカレントミラーとして構成され得る。

【0045】

図７は、シングルエンドのフォールデッドカスコード計装用増幅器７００の概略図を示す。差動入力段７０１は、差動入力信号を受信する。同相信号は、差動入力段への入力の一部として望まない信号をもたらし得る。差動入力段は、差動信号をレベルシフト段７０２に出力する。レベルシフト段７０２は、出力段７０３とともに差動フォールデッドカスコード増幅段を形成し得る。カレントミラー７０４はレベルシフト段の出力に接続されている。出力段７０３は、差動入力段に帰還される。差動入力段７０１は、出力段７０３からまたはフォールデッドカスコード構成から帰還信号を受信する抵抗帰還ネットワーク（例えば抵抗３０５～３０７、５０１、５０２）を含み得る。例では、定電流源７０５もまた、帰還ネットワークを通して、差動入力段に接続され得る。

【0046】

図８は、動作方法８００を示す。方法８００は、計装用増幅器の差動入力対で差動入力信号を受信すること（８０１）を含む。差動対から提供された出力電流モード信号は、一対のフォールデッドカスコードトランジスタ及び電流バッファとして構成されたさらなるトランジスタ対によって分割される（８０２）。該さらなるトランジスタ対から提供された出力電流モード信号の一部は合計される（８０３）。さらなるトランジスタ対から提供された出力電流モード信号の一部の合計は、電流制御電流源の入力で受信される（８０４）。電流制御電流源の出力電流は、帰還ネットワークでかつ差動入力段の帰還入力に受信される（８０５）。

【0047】

図９は、同一の参照番号で設計されている回路６００と共通の要素を有するシングルエンドのフォールデッドカスコード計装用増幅器回路６００Ａを示す。回路６００Ａは、出力バッファ３１３への単一入力と共通端子（例えばグラウンドプレーン）の間で接続されている出力抵抗９０１を含む。出力バッファ３１３は、単一の入力演算増幅器を含み得る。出力バッファ３１３は、シングルエンドの出力信号を出力する。出力信号は、入力差動段に接続されている第１の抵抗ネットワーク内に入力される。第２の抵抗ネットワーク９０３からの出力は、帰還信号を、例えば抵抗３０７といった第１の抵抗ネットワークに提供する。第１のかつ第２の抵抗ネットワークは、利得設定を制御するように動作し得る。第１のかつ第２の抵抗ネットワークは、外部利得設定回路であり得る。第１のかつ第２のネットワークは並列接続され得る。出力バッファの入力は、抵抗９０３を通して、カレントミラーから出力された差動電流モード信号を受信する。

【0048】

図１０は、増幅器回路３００、４００、５００、６００、６００Ａまたは７００を用いて音声信号を処理する電子増幅器１０００を示す。電子増幅器１００は、家庭用オーディオシステムまたはギターのアンプのような楽器の増幅器のための構成要素であってもよい。増幅器１０００は、音声信号をエンコードする電気信号を受信する音声入力１００１を含み得る。音声信号はアナログ信号であり得る。音声入力回路１００１は、例えばマイク、エレキギターのピックアップまたは適切な楽器からの、あるいは無線受信機、デジタル音楽プレーヤー、ターンテーブルなどからの低電力レベルの音声信号を受信し得る。増幅器回路１００２は、入力回路１００１から信号を受信する。増幅器回路１００２は、様々な例において、増幅器回路３００、４００、５００、６００、６００Ａまたは７００のうちの任意の１つであり得る。増幅器回路１００２は、低電力の不可聴電子音声信号を受信し、信号を強化、例えば、信号の電力または電圧レベルを上昇させることができる。任意選択的に、平均化段１００３は、増幅器回路１００２から増幅された音声信号を受信し、音声信号を調整することができ、次いでそれは出力増幅器回路１００４に出力される。出力増幅器１００４は、最終利得を音声信号に提供して、スピーカ（図示せず）への信号を駆動することができる。

【0049】

増幅器３００、４００、５００、６００、６００Ａまたは７００は、カスコードレベルシフト段（例えば３１０、３１１）に接続されている差動入力トランジスタであり得る差動入力段（例えば３０３、３０４）のソースに帰還するシングルエンドの出力を含む。カレントミラー３１２は、カスコードレベルシフト段をバイアスする。帰還段は、例えば、複数の抵抗素子を含む３０５、３０６、３０７といった帰還ネットワークを含む。第１の抵抗３０７は、出力段からの出力を第１の入力トランジスタのソースに接続する。第２の抵抗３０６は、第１の入力トランジスタ及び第２の入力トランジスタの両方のソースに接続されている。第３の抵抗３０５は、第２のトランジスタのソースを、共通端子、例えばグラウンドまたは設定された電圧レベルに接続する。出力からの帰還は、入力段を制御する。

【0050】

様々な実施形態が記載される。例示的な実施形態では、計装用増幅器は、高同相除去及び低歪みを提供するように構成される。計装用増幅器は、差動入力電圧及び差動帰還電圧を受けるように構成された入力差動対と、該入力差動対から提供された出力電流モード信号を受信するように構成されたフォールデッドカスコード増幅段と、該フォールデッドカスコード増幅段から提供された出力電流モード信号をミラーリングするように構成されたカレントミラーと、抵抗帰還ネットワークを備える外部利得設定構成であって、該入力差動対の帰還入力間に接続されている第１の抵抗、カレントミラーの出力端子と該入力差動対の第１の帰還入力の間の第２の抵抗、及び共通端子と該入力差動対の第２の帰還入力の間の第３の抵抗を含む外部利得設定構成とを含み得る。

【0051】

上記の実施形態はまた、出力バッファ及び出力抵抗も含み得る。出力バッファは、カレントミラーから差動電流モード信号を受信し、出力電圧を帰還ネットワークに提供するように構成される。出力抵抗は、該出力バッファの入力端子に結合される。

【0052】

上記の実施形態のいずれかにおいて、第２の抵抗外部利得設定構成は、出力バッファの出力端子と該入力差動対の第１の帰還入力の間で接続される。

【0053】

上記の実施形態のいずれかにおいて、計装用増幅器は、さらに、電流バッファとして接続されたさらなるトランジスタ対を備える。トランジスタのそれぞれは、フォールデッドカスコード増幅段のトランジスタのうち対応するものとともに電流分割器として構成される。さらなるトランジスタ対は、入力差動段の出力電流の合計の一部を電流制御電流源の入力に提供するように構成される。

【0054】

上記の実施形態のいずれかにおいて、電流制御電流源は、該入力差動段の帰還入力に打消し電流を提供するように構成される。

【0055】

上記の実施形態のいずれかにおいて、電流バッファとして接続されたさらなるトランジスタ対において、該さらなるトランジスタ対のそれぞれは、フォールデッドカスコード増幅段のトランジスタのうち対応するものとともに電流分割器として構成される。

【0056】

上記の実施形態のいずれかにおいて、さらなるトランジスタ対は、入力差動段の出力電流の合計の一部を電流制御電流源の入力に提供するように構成される。

【0057】

上記の実施形態のいずれかにおいて、電流制御電流源は、該入力差動段の帰還入力に打消し電流を提供するように構成される。

【0058】

上記の実施形態のいずれかにおいて、外部利得設定構成は、該入力差動対の帰還入力間に接続されている一対の抵抗を備える。第３の抵抗は、カレントミラーの出力と入力差動対の第１の帰還入力の間で接続されている。第４の抵抗は、共通端子と該入力差動対の第２の帰還入力の間で接続されている。第５の抵抗は、入力差動対の帰還入力間に接続されている一対の抵抗の共通端子と電流制御電流源の出力の間に接続されている。

【0059】

上記の実施形態のいずれかにおいて、外部利得設定構成は、入力差動対の帰還入力間に接続されている第１の抵抗と、カレントミラーの出力端子と入力差動対の第１の帰還入力の間の第２の抵抗と、共通端子と該入力差動対の第２の帰還入力の間の第３の抵抗と、電圧制御電流源の出力端子と該入力差動対の第１の帰還入力の間の第４の抵抗と、電圧制御電流源の出力端子と該入力差動対の第２の帰還入力の間の第５の抵抗の抵抗ネットワークを備える。電流制御電圧源は、該帰還構成の第４の抵抗及び第５の抵抗に打消し電圧を提供するように構成される。

【0060】

上記の実施形態のいずれかにおいて、外部利得設定構成は、該入力差動対の帰還入力間に接続されている第１の抵抗と、出力バッファの出力端子と該入力差動対の第１の帰還入力の間の第２の抵抗と、共通端子と該入力差動対の第２の帰還入力の間の第３の抵抗と、電圧制御電流源の出力端子と該入力差動対の第１の帰還入力の間の第４の抵抗と、電圧制御電流源の出力端子と該入力差動対の第２の帰還入力の間の第５の抵抗の抵抗ネットワークを備える。電流制御電圧源は、該帰還構成の第４の抵抗及び第５の抵抗に打消し電圧を提供するように構成される。

【0061】

上記の実施形態のいずれかにおいて、外部利得設定構成は、該入力差動対の帰還入力間に接続されている一対の抵抗と、カレントミラーの出力と該入力差動対の第１の帰還入力の間の第３の抵抗と、共通端子と該入力差動対の第２の帰還入力の間の第４の抵抗と、該入力差動対の帰還入力間に接続されている一対の抵抗の共通端子と電流制御電圧源の出力の間の第５の抵抗の抵抗ネットワークを備える。上記の実施形態のいずれかにおいて、電流制御電圧源は、該帰還構成の第５の抵抗に打消し電圧を提供するように構成される。

【0062】

上記の実施形態のいずれかにおいて、外部利得設定構成は、抵抗ネットワークを備える。抵抗ネットワークは、該入力差動対の帰還入力間に接続されている一対の抵抗と、出力バッファの出力と該入力差動対の第１の帰還入力の間の第３の抵抗と、共通端子と該入力差動対の第２の帰還入力の間の第４の抵抗と、該入力差動対の帰還入力間に接続されている一対の抵抗の共通端子と電流制御電圧源の出力の間の第５の抵抗とを含み得る。電流制御電圧源は、該帰還構成の第５の抵抗に打消し電圧を提供するように構成される。

【0063】

上記の実施形態のいずれかは以下の方法を提供することができ、または、方法は、上述した具体例以外で動作することができる。計装用増幅器で高同相除去を実現する方法は、計装用増幅器の差動入力対で差動入力信号を受信するステップと、一対のフォールデッドカスコードトランジスタ及び電流バッファとして構成されたさらなるトランジスタ対によって、該差動入力対から提供された出力電流モード信号を分割するステップと、該さらなるトランジスタ対から提供された出力電流モード信号の一部を合計するステップと、電流制御電流源の入力で、該さらなるトランジスタ対から提供された出力電流モード信号の一部の合計を受信するステップと、電流制御電流源の出力電流を帰還ネットワークにかつ差動入力段の帰還入力に提供するステップとを含み得る。

【0064】

本明細書中に記載された本回路は、シングルエンドの計装用増幅器において差動フォールデッドカスコード増幅段を有し得る。本回路は、単一の利得ブロックの計装用増幅器の同相除去比を高めるように動作し得る。本回路は、同相除去比を低下させることなく、増幅信号の高精度及び低歪みを可能にする差動フォールデッドカスコード増幅段を有し得る。本開示の上記の利点及び他の利点は、追加の電流制御電流源を含み得る差動フォールデッドカスコード増幅器回路による一形式で実行される。

【0065】

上述した増幅器回路、システム及び方法は、音声増幅器における構成要素回路であり得る。

【0066】

例示的な実施形態を上述したが、これらの実施形態が発明のあらゆる可能な形式を記載するとは意図されない。むしろ、明細書で用いられた単語は限定ではなく説明のための単語であり、発明の精神及び範囲から逸脱することなく多様な変更が成され得ることが理解される。さらに、様々な実装実施形態の特徴は組み合わされて発明のさらなる実施形態を形成し得る。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】