▶ オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングの特許一覧
特許7047094オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-03-25
(45)【発行日】2022-04-04
(54)【発明の名称】オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品
(51)【国際特許分類】
H01S 5/022 20210101AFI20220328BHJP
【ＦＩ】
H01S5/022
【請求項の数】
20
(21)【出願番号】P 2020526447
(86)(22)【出願日】2018-11-28
(65)【公表番号】
(43)【公表日】2021-01-28
(86)【国際出願番号】 EP2018082865
(87)【国際公開番号】W WO2019115234
(87)【国際公開日】2019-06-20
【審査請求日】2020-05-13
(31)【優先権主張番号】102017130131.3
(32)【優先日】2017-12-15
(33)【優先権主張国・地域又は機関】DE
(73)【特許権者】
【識別番号】514272140
【氏名又は名称】オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツング
【氏名又は名称原語表記】ＯＳＲＡＭ ＯＬＥＤ ＧｍｂＨ
【住所又は居所原語表記】Ｌｅｉｂｎｉｚｓｔｒａｓｓｅ ４， ９３０５５ Ｒｅｇｅｎｓｂｕｒｇ， Ｇｅｒｍａｎｙ
(74)【代理人】
【識別番号】110002952
【氏名又は名称】特許業務法人鷲田国際特許事務所
(72)【発明者】
【氏名】ミュラー イェンス
【審査官】百瀬 正之
(56)【参考文献】
【文献】特開２００４－０４７９１８（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１２／０１８１５６８（ＵＳ，Ａ１）
【文献】特開２００９－２１２１７９（ＪＰ，Ａ）
【文献】特開平０９－０３６４８６（ＪＰ，Ａ）
【文献】特開２００６－２３７３３９（ＪＰ，Ａ）
【文献】特開平０１－１５２７８４（ＪＰ，Ａ）
【文献】特開平０９－２９８３３９（ＪＰ，Ａ）
【文献】特開平０９－１６７８７８（ＪＰ，Ａ）
【文献】特表２０１７－５０６８２４（ＪＰ，Ａ）
【文献】特開２００２－０７６５２３（ＪＰ，Ａ）
【文献】中国特許出願公開第１０４１６７４８５（ＣＮ，Ａ）
【文献】特表２０１４－５１５５５９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｓ ５／００－５／５０
(57)【特許請求の範囲】
【請求項1】
半導体部品（１）を製造する方法であって、Ａ）放射を生成するための半導体積層体（３）を成長基板（２）上に成長させるステップと、
Ｂ）前記半導体積層体（３）が隣接するエミッタストランド（１１）間の間隙（１２）から除去されるように、前記半導体積層体（３）をエミッタストランド（１１）に構造化するステップと、
Ｃ）パッシベーション層（４）を適用するステップであって、前記成長基板（２）から離れた導波路コンタクト（５１）における前記半導体積層体（３）、および前記間隙（１２）は、少なくとも部分的に空いたままである、ステップと、
Ｄ）前記導波路コンタクト（５１）から前記間隙（１２）内へ延在する、少なくとも１つの金属層（５０）を生成するステップと、
Ｅ）前記成長基板（２）を支持体（６）と置き換えるステップと、
Ｆ）前記金属層（５０）と前記支持体（６）に対向する半導体積層体（３）の下側コンタクト（５２）とが、電気的に接触するように、ビア（５３）を前記支持体（６）中に作製し、かつ前記支持体（６）を、前記エミッタストランド（１１）のうち少なくともいくつかのエミッタストランドの間から、および前記エミッタストランド（１１）に沿って互いに続くエミッタユニット（１３）の間から除去するステップと、
Ｇ）ファセット（３１）が形成されるように、前記半導体積層体（３）を前記エミッタユニット（１３）の間で破断するステップと、を含む、方法。
【請求項2】
前記半導体部品（１）は、端面発光レーザであり、前記パッシベーション層（４）は、前記半導体積層体（３）に直接適用され、前記金属層（５０）は、前記パッシベーション層（４）に直接適用され、
前記金属層（５０）は、前記エミッタストランド（１１）の側面（３０）を形作る、請求項１に記載の方法。
【請求項3】
前記ファセット（４）の少なくとも一部は、完成した前記半導体部品（１）から放射を取り出すように構成され、ステップＧ）の後の前記ファセット（４）は、関連する前記支持体（６）を越えて、少なくとも２μｍ、かつ最大５０μｍ突出する、請求項１または２に記載の方法。
【請求項4】
ステップＣ）の前に、帯状導波路（３５）が、前記半導体積層体（３）の、前記成長基板（２）から離れた側に形成され、前記帯状導波路は、前記エミッタストランド（１１）に平行な方向において導波する１次元放射のために構成され、前記導波路コンタクト（５１）は各々、関連する前記帯状導波路（３５）に位置する、請求項１～３のいずれか一項に記載の方法。
【請求項5】
前記成長基板（２）から離れた前記半導体積層体（３）の側面は、前記半導体積層体（３）の活性領域（３３）の電流供給幅の領域において平面状であり、そのため、完成した前記半導体部品（１）は、利得導波型レーザである、請求項１～３のいずれか一項に記載の方法。
【請求項6】
ステップＤ）とステップＥ）との間で、前記成長基板（２）から離れた充填層（７０）の側面が平面状となるように、前記間隙（１２）を充填する前記充填層（７０）が形成され、続いて、
補助支持体（７１）が、前記充填層（７０）に貼り付けられる、請求項１～５のいずれか一項に記載の方法。
【請求項7】
ステップＡ）の前に、またはステップＡ）で、エッチストップ層（２２）が、前記半導体積層体（３）と前記成長基板（２）との間に形成され、前記エッチストップ層（２２）は、ステップＢ）において、前記間隙（１２）から除去され、前記エッチストップ層（２２）の残渣は、ステップＥ）において、前記成長基板（２）の取り外しと前記支持体（６）の貼り付けとの間に除去される、請求項６に記載の方法。
【請求項8】
前記エッチストップ層（２２）の残渣を除去した後に、かつ前記支持体（６）を貼り付ける前に、少なくとも１つのコンタクト層（５４）が、前記下側コンタクト（５２）の各々に形成され、
前記コンタクト層（５４）が、平坦化層（７３）で被覆される、請求項７に記載の方法。
【請求項9】
前記支持体（６）が、前記平坦化層（７３）に、直接接合により直接かつ平面的に取り付けられ、続いて、前記補助支持体（７１）が除去される、請求項８に記載の方法。
【請求項10】
前記金属層（５０）は、前記エミッタストランド（１１）の両側において、それぞれの前記導波路コンタクト（５１）から隣接する前記間隙（１２）内へ延在し、そのため、断面で見たときに、前記エミッタストランド（１１）は、前記半導体積層体（３）の領域において、前記金属層（５０）で対称に取り囲まれる、請求項１～９のいずれか一項に記載の方法。
【請求項11】
前記ビア（５３）のうちの厳密に２つのビアが、前記エミッタストランド（１１）に対して垂直な方向において、エミッタユニット（１３）ごとに形成される、請求項１～１０のいずれか一項に記載の方法。
【請求項12】
前記ビア（５３）のうちの３つのビアが、前記エミッタストランド（１１）に対して垂直な方向において、エミッタユニット（１３）ごとに形成され、前記下側コンタクト（５２）の前記ビア（５３）は、各々の場合において、前記導波路コンタクト（５１）の２つの前記ビア（５３）の間の中央に位置する、請求項１～１０のいずれか一項に記載の方法。
【請求項13】
１つのみのビア（５３）が、各下側コンタクト（５２）に対して、かつ各導波路コンタクト（５１）に対して、前記エミッタストランド（１１）に対して平行な方向において、エミッタユニット（１３）ごとに設けられる、請求項１～１２のいずれか一項に記載の方法。
【請求項14】
前記ビア（５３）のうちいくつかのビアが、各下側コンタクト（５２）に対して、および／または各導波路コンタクト（５１）に対して、前記エミッタストランド（１１）に対して平行な方向において、エミッタユニット（１３）ごとに設けられる、請求項１～１２のいずれか一項に記載の方法。
【請求項15】
エミッタユニット（１３）ごとに前記エミッタストランド（１１）に沿って、前記金属層（５０）および／または前記導波路コンタクト（５１）が、複数のサブ領域（５６）に分割され、これらのサブ領域は、互いに独立して電気的に制御可能である、請求項１４に記載の方法。
【請求項16】
前記金属層（５０）は、各々、前記エミッタストランド（１１）に沿って、少なくとも９０％まで、前記エミッタユニット（１３）に沿って延在する、請求項１～１５のいずれか一項に記載の方法。
【請求項17】
前記半導体積層体（３）は、ＩｎＡｌＧａＡｓに基づいており、前記成長基板（２）は、ＧａＡｓ基板であり、前記支持体（６）は、シリコン基板である、請求項１～１６のいずれか一項に記載の方法。
【請求項18】
前記エミッタユニット（１３）のうちのいくつかのエミッタユニットは、前記エミッタストランド（１１）に対して垂直な方向に直列に電気的に接続され、ステップＦ）において、直列に接続されるエミッタユニット（１３）の間にのみ、前記支持体（６）が、隣接するエミッタストランド（１１）の間に残存する、請求項１～１７のいずれか一項に記載の方法。
【請求項19】
前記半導体部品（１）は、端面発光レーザであり、
ステップＧ）で形成された前記ファセットは、動作中に前記半導体積層体から放出される放射を反射する、および／または、結合させるように構成され、
ステップＧ）は、ステップＦ）の後に実行され、
前記支持体（６）は、ステップＦ）で前記半導体部品（１）のユニットに分割される、
請求項１に記載の方法。
【請求項20】
請求項１～１９のいずれか一項に記載の方法によって製造される表面実装可能なオプトエレクトロニクス半導体部品（１）であって、複数のビア（５３）を内部に有する支持体（６）と、
放射を生成するための活性領域（３３）を有する、前記支持体（６）の上の半導体積層体（３）と、
前記半導体積層体（３）の側面（３０）を完全に被覆し、かつ前記支持体（６）から離れた導波路コンタクト（５１）を、少なくとも部分的に空いたままにする、パッシベーション層（４）と、
前記導波路コンタクト（５１）から前記支持体（６）まで延在する、少なくとも１つの金属層（５０）と、を備え、
前記ビア（５３）は、前記金属層（５０）、および前記支持体（６）に対向する前記半導体積層体（３）の下側コンタクト（５２）に電気的に接触し、
放射を取り出すための前記半導体積層体（３）のファセット（３１）は、前記支持体（６）を越えて突出し、
前記金属層（５０）は、前記金属層（５０）と前記半導体積層体（３）との間の平均距離が最大１μｍとなるように、前記側面（３０）を再生成する、表面実装可能なオプトエレクトロニクス半導体部品（１）。
【発明の詳細な説明】
【技術分野】
【0001】
オプトエレクトロニクス半導体部品の製造方法が特定される。また、オプトエレクトロニクス半導体部品が特定される。
【発明の概要】
【0002】
解決されるべき目的は、表面実装可能な半導体レーザを効率的に製造することができる方法を特定することにある。
【0003】
この目的は、特に請求項１の特徴を有する方法により解決される。さらなる好ましい発展形態が他の請求項の主題である。
【0004】
少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体部品が当該方法により製造される。半導体部品は、好ましくは、レーザダイオード、略してＬＤである。代替的に、発光ダイオード、略してＬＥＤ、または共振キャビティを備える発光ダイオード、略してＲＣ－ＬＥＤを製造することができる。
【0005】
少なくとも１つの実施形態によれば、プロセスは、半導体積層体（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｌａｙｅｒ ｓｅｑｕｅｎｃｅ）を成長基板上に成長させるステップを含む。半導体積層体は、放射生成のために構成される。
【0006】
半導体積層体は、少なくとも１つの活性領域を有し、活性領域は、放射を発光ダイオードチップの動作中に放出するように設定される。放出される放射は、好ましくは、コヒーレントである。半導体積層体は、好ましくは、ＩＩＩ－Ｖ族化合物半導体材料に基づいている。半導体材料は、例えばＡｌｎＩｎ１－ｎ－ｍＧａｍＮなどの窒素化合物半導体材料、またはＡｌｎＩｎ１－ｎ－ｍＧａｍＰなどの燐化合物半導体材料、もしくはＡｌｎＩｎ１－ｎ－ｍＧａｍＡｓやＡｌｎＧａｍＩｎ１－ｎ－ｍＡｓｋＰ１－ｋなどの砒素化合物半導体材料であり、０≦ｎ≦１、０≦ｍ≦１、およびｎ＋ｍ≦１、ならびに０≦ｋ＜１がそれぞれ成り立つ。好ましくは、半導体積層体の少なくとも１つの層において、または全ての層において、０＜ｎ≦０．８、０．４≦ｍ＜１、およびｎ＋ｍ≦０．９５、ならびに０＜ｋ≦０．５が成り立つ。半導体積層体は、ドーパントならびに追加成分を含有することができる。しかしながら、簡潔性を期して、これらを、微小量の他の物質に部分的に置き換える、および／または微小量の他の物質で補充することができる場合でも、半導体積層体の結晶格子の必須の成分、すなわちＡｌ、Ａｓ、Ｇａ、Ｉｎ、Ｎ、またはＰのみが挙げられる。好ましくは、半導体積層体は、材料系ＡｌＩｎＧａＡｓに基づいている。
【0007】
具体的には、成長基板はＧａＡｓ基板である。代替的に、ＧａＮ、サファイア、炭化シリコン、またはシリコンのような成長基板は、半導体積層体の材料系に応じて使用することができる。
【0008】
少なくとも１つの実施形態によれば、方法は、半導体積層体を構造化してエミッタストランドとするステップを含む。このステップでは、半導体積層体が、隣接するエミッタストランドの間の間隙から完全に、または部分的に除去される。間隙では、成長基板、または成長基板上に配置される半導体積層体の成長層を露出させることが可能である。エミッタストランドは、好ましくは、完成半導体部品の主発光方向および／または共振器に平行に延在している。
【0009】
少なくとも１つの実施形態によれば、方法は、パッシベーション層を適用するステップを含む。パッシベーション層は、好ましくは、半導体積層体が、成長基板に背を向けた導波路コンタクトにおいて空いたままになるように形成される。導波路コンタクトは、電流を半導体積層体に供給するように設計される。半導体積層体の高濃度不純物添加の半導体コンタクト層は、導波路コンタクトに配置することができる。代替的に、または追加的に、間隙では、パッシベーション層が部分的に、または完全に空いたままにすることが可能である。
【0010】
少なくとも１つの実施形態によれば、少なくとも１つの金属層が形成され、この金属層は、導波路コンタクトから間隙の内部まで延在している。金属層または金属層を介して、導波路コンタクトにある半導体積層体の電気コンタクトが後の時点で可能となる。
【0011】
少なくとも１つの実施形態によれば、成長基板は、支持体に置き換えられる。成長基板は、例えばエッチング、特にウェットエッチングにより除去される。さらに、成長基板を、研削または研磨により部分的に、または完全に除去することが可能である。半透明成長基板の場合、成長基板を、レーザリフトオフまたはＬＬＯとしても知られるレーザ照射により除去することが可能である。成長基板に代わって用いられる支持体は、好ましくは、永久支持体であり、永久支持体の少なくとも一部が、完成半導体部品中に存在する。具体的には、支持体は、半導体部品を機械的に支持して安定させる完成半導体部品の構成部材である。
【0012】
少なくとも１つの実施形態によれば、ビアは支持体中に形成される。ビアを介して、金属層、したがって導波路コンタクトを、半導体積層体に背を向けた方の支持体の側から、電気的に接続することができる。さらに、ビアは、半導体積層体の下側コンタクトに電気的にコンタクトすることができ、下側コンタクトは支持体に対向している、したがって成長基板に既に対向している。導波路コンタクトと同様に、下側コンタクトには、好ましくは、高濃度不純物添加の半導体コンタクト層がさらに設けられる。
【0013】
このように、半導体部品を表面実装することができる。したがって、完成半導体部品の外部電気コンタクトをとるための全ての電気コンタクト領域は、好ましくは、半導体積層体に背を向けた方の支持体の側に配置される。
【0014】
少なくとも１つの実施形態によれば、支持体は、エミッタストランドのうち少なくともいくつかのエミッタストランドの間から除去され、かつエミッタストランドに沿って互いに続くエミッタユニットの間から除去される。完成半導体部品はそれぞれ、エミッタストランドに沿って見た場合に、半導体積層体の１つのエミッタユニットを有する。支持体を隣接するエミッタユニットの間の領域から除去することにより、半導体積層体を効率的に個片化することが可能になる。
【0015】
少なくとも１つの実施形態によれば、方法は、半導体積層体をエミッタユニットの間で破断（ｂｒｅａｋｉｎｇ）するステップを含む。破断によりファセットが生じる。半導体積層体のファセットは、動作中に半導体積層体から放出される放射を反射する、および／または結合させるように構成される。好ましくは、破断は、基本的に、半導体積層体にしか影響を及ぼさない。具体的には、支持体は、破断の影響を受けない、または大きく受けることがなく、好ましくは、金属層と同程度にほんの僅かしか受けない。これは、支持体を分割して、オプトエレクトロニクス半導体部品のユニットとすることが、破断の前に行われることを意味している。
【0016】
少なくとも１つの実施形態では、方法は、オプトエレクトロニクス半導体部品を製造するように構成され、好ましくは、所定の順序で以下のステップを含む：
Ａ）放射生成のための半導体積層体を成長基板上に成長させるステップと、
Ｂ）半導体積層体が隣接するエミッタストランド間の間隙から除去されるように、半導体積層体をエミッタストランドに構造化するステップと、
Ｃ）パッシベーション層を適用するステップであって、これにより、成長基板から遠く離れた導波路コンタクトにおける半導体積層体、および間隙は、少なくとも部分的に空いたままである、ステップと、
Ｄ）導波路コンタクトから間隙内へ延在する少なくとも１つの金属層を形成するステップと、
Ｅ）成長基板を支持体と置き換えるステップと、
Ｆ）金属層と半導体積層体の支持体に対向する下側コンタクトとが、電気的に接触するように、ビアを支持体中に作製し、かつ支持体を、エミッタストランドのうち少なくともいくつかのエミッタストランドの間から、およびエミッタストランドに沿って続くエミッタユニットの間から除去するステップと、
Ｇ）ファセットが形成されるように、半導体積層体をエミッタユニットの間で破断するステップと、を含む。
Ａ）放射生成のための半導体積層体を成長基板上に成長させるステップと、
Ｂ）半導体積層体が隣接するエミッタストランド間の間隙から除去されるように、半導体積層体をエミッタストランドに構造化するステップと、
Ｃ）パッシベーション層を適用するステップであって、これにより、成長基板から遠く離れた導波路コンタクトにおける半導体積層体、および間隙は、少なくとも部分的に空いたままである、ステップと、
Ｄ）導波路コンタクトから間隙内へ延在する少なくとも１つの金属層を形成するステップと、
Ｅ）成長基板を支持体と置き換えるステップと、
Ｆ）金属層と半導体積層体の支持体に対向する下側コンタクトとが、電気的に接触するように、ビアを支持体中に作製し、かつ支持体を、エミッタストランドのうち少なくともいくつかのエミッタストランドの間から、およびエミッタストランドに沿って続くエミッタユニットの間から除去するステップと、
Ｇ）ファセットが形成されるように、半導体積層体をエミッタユニットの間で破断するステップと、を含む。
【0017】
本明細書に記載される方法により、半導体積層体の両側で電気コンタクトをとることが可能になり、特に互いに反対側である導波路コンタクトおよび下側コンタクトで電気コンタクトをとることが可能になるので、複雑なワイヤ接合プロセスを無くすことができ、これにより、ボンディングワイヤが必要ではなくなるので、部品の高さをより低くすることができる。さらに、成長基板を貫通する高コストのレーザスクライビングプロセスおよび破断プロセスは、レーザバー、特にレーザダイオードを分離する場合に回避することができる。
【0018】
通常、半導体レーザダイオードは、２つの異なる側からコンタクトされるので、一方のコンタクトは通常、ワイヤボンディングでとられる。発光エピタキシャル層は通常、成長に必要なホモエピタキシャル基板、例えば比較的熱伝導性が悪いＧａＡｓ基板に配置される。レーザバーおよびレーザダイオードの分離は、レーザスクライビングおよび破断により比較的複雑でコストのかかる手順で行われるので、レーザ溝を最初に設けて、次に厚い成長基板を貫通して、通常は、頑丈な裏面金属も貫通して破断する。
【0019】
本明細書に記載される方法では、エピタキシャル層は、レーザダイオードチップの部分領域から除去され、金属層である導電層を、レーザの上側コンタクトから、例えばメサトレンチとしても機能する帯状導波路に隣接する領域の赤外線発光帯状導波路レーザのｐ導電型半導体コンタクト層から被エッチング領域の内部に導波する。さらに、部分的に処理されたウェハ、すなわち半導体積層体を備える成長基板は、好ましくは、補助支持体に接合される。続いて、成長基板は、例えば研削およびエッチングにより除去される。次に、コンタクト層を露出領域に、特にＩＲ帯状導波路レーザの場合の好適なｎ型半導体コンタクト層に適用し、周囲領域への充填を行って周囲領域を平坦化する。
【0020】
次に、発光エピタキシャル層を、具体的にはシリコン基板である支持体に接合する。この接合は、好ましくは、２つのシリコン酸化物表面を使用する直接接合プロセスである。さらに、支持体は、例えば約１２０μｍに薄厚化することができる。スルーシリコンビア（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａｓ）、または略してＴＳＶとしても知られるビアエッチングプロセス、絶縁物の適用、および導電性材料の完全な、または部分的な充填を行う。好適な金属積層物をＴＳＶに適用することにより、半導体部品を後の時点で、例えばＳＭＴ（表面実装技術）により効率的に接合してパッケージに収容することができる。さらに、補助支持体を除去し、支持体を、具体的にはプラズマエッチングにより後の時点の個々の半導体部品の間で、特に赤外線帯状導波路レーザの後の時点における発光方向に平行に構造化するのみならず、導波路レーザに対して垂直な領域において構造化する。最後に、レーザファセットを、破断プロセスにより、具体的には、破断ブレードにより形成し、ホイル（ｆｏｉｌ）上で引き伸ばす。
【0021】
シリコン基板のような支持体に接合することにより、支持体全体の放熱性、特に発光エピタキシャル層がＧａＡｓのような成長基板上に保持される場合と比較してＩＲレーザダイオードの場合の放熱性が向上する。例えば、シリコンの熱伝導性が約１５０Ｗ／ｍ・Ｋであるのに対し、ＧａＡｓは、ほんの約５５Ｗ／ｍ・Ｋの熱伝導性しか持たない。これにより、高温での良好なレーザ性能が可能になる。
【0022】
さらに、成長基板から支持体への接合により、さらなる処理、特にＴＳＶ処理を、支持体のウェハサイズに合わせて設計された機器で行うこともできる。例えば、２インチ（５．０８ｃｍ）ＧａＮウェハは、６インチ（１５．２４ｃｍ）シリコンウェハに直接接合させることができ、このシリコンウェハを次に、６インチ（１５．２４ｃｍ）系としてさらに処理することができる。このように、高い生産能力が実現される。
【0023】
好ましくははんだフリーの直接接合、およびレーザファセットの領域における支持体のエッチングにより、エピタキシャル層の非常に良好な破断品質を、ファセット破断により実現することができるが、何故なら、ファセット破断により、厚い成長基板または頑丈な金属層ではなく、特に半導体積層体のみを破断することができるからである。成長基板および裏面金属のレーザスクライビングを省略することもできる。このように、高いファセット品質を実現することができ、費用対効果の高い並列化可能な分離プロセスを使用することができる。
【0024】
ＴＳＶコンタクトをとるので、ボンディングワイヤは必要ではなくなり、したがって低い全体の高さ、および良好な高周波数性能を確保することができる。さらに、比較的複雑なワイヤボンディングが必要ではなくなるので、半導体部品、特にレーザダイオードの形態の半導体部品は、パッケージにいくつかの半導体部品と一緒に容易に集積化することができる。複数の構成は、シングルチップ、またはバーとしても知られるマルチチップのいずれかとして使用することができる。このように、高周波数特性をさらに向上させたより小さなパッケージを実現することができる。
【0025】
少なくとも１つの実施形態によれば、半導体部品は端面発光レーザである。レーザは帯状導波路を有することができるので、屈折率導波型とすることができる。レーザは利得導波型とすることも可能であるので、モードは基本的には、活性領域の電流供給範囲を設定することにより導波される。
【0026】
少なくとも１つの実施形態によれば、パッシベーション層を半導体積層体に直接適用する。さらに、金属層は、パッシベーション層上に、好ましくは、直接堆積される。このように、金属層は、半導体積層体に至る短い距離を有し、この距離は、パッシベーション層の厚さにほぼ対応している。パッシベーション層の厚さは、好ましくは、少なくとも２０ｎｍまたは４０ｎｍ、および／または最大１０００ｎｍまたは２００ｎｍもしくは１００ｎｍである。
【0027】
少なくとも１つの実施形態によれば、金属層は、エミッタストランドの側面の形状と同じ形状に形成される。これは、断面で見た場合に、金属層が半導体積層体の側面と同じ幾何学形状を有することを意味している。したがって、金属層は、側面のエミッタストランドの幾何学的な刻線として見ることができる。
【0028】
少なくとも１つの実施形態によれば、ファセットまたはファセットの一部は、放射を完成半導体部品から取り出すように構成される。ファセットのうちいくつかのファセットを、放射を反射するように設計することも可能である。ファセットは、周囲との屈折率差によってのみ作用することができる。代替的に、ブラッグミラーまたは反射防止層のような反射層をファセットに、表面全体にわたって、または所定の場所に適用することが可能である。局所的に、放射吸収層をファセットに形成することもできる。さらに、ファセットを保護膜で覆って、特にファセットの酸化を回避することができる。
【0029】
少なくとも１つの実施形態によれば、ファセットは、ステップＦ）の後に関連する支持体を超えて突出している、特に完成半導体部品を超えて突出している。突出部は、具体的には、半導体レーザの共振器軸に対して平行な方向において存在する。例えば、突出部は、少なくとも２μｍまたは５μｍもしくは１０μｍである。代替的に、またはさらに、この突出部は、最大１００μｍまたは５０μｍもしくは２０μｍである。
【0030】
少なくとも１つの実施形態によれば、帯状導波路は、ステップＣ）の前に成長基板から遠く離れた方の半導体積層体の側に形成される。帯状導波路は、好ましくは、１次元ビームを、屈折率導波としても知られるエミッタストランドに対して平行な方向において導波するように構成される。共振器軸は、帯状導波路により画定される。導波路コンタクトは、好ましくは、対応する帯状導波路に配置される。
【0031】
少なくとも１つの実施形態によれば、成長基板から遠く離れた方の半導体積層体の側は、半導体積層体の活性領域の電流供給幅の領域において平面状である。このように、完成半導体部品は、利得導波型レーザとして設計することができる。この場合、帯状導波路は利用することができない。利得導波型レーザの場合、トレンチを、成長基板に背を向けた方の半導体積層体の側にエッチング形成することが可能である。これらのトレンチは、波を導波するように構成されるのではなく、共振器軸に沿って延在していない放射の散乱を大きくするように構成される。
【0032】
少なくとも１つの実施形態によれば、充填層がステップＤ）とステップＥ）との間で形成される。充填層は、隣接するエミッタストランドの間の間隙を、特に間隙または空洞が生じないように充填する。これは、成長基板に背を向けた方の充填層の一方の側が、好ましくは平面状であることを意味している。充填層は、平坦化されるように設計することができる。好ましくは、充填層は、シリコン酸化物のような酸化物、または窒化アルミニウムのような窒化物により形成される。
【0033】
少なくとも１つの実施形態によれば、補助支持体は、充填層を形成した後に、充填層に貼り付けられる。補助支持体は、例えばガラス支持体またはシリコン支持体である。補助支持体への充填層の貼り付けは、好ましくは、シリコン酸化物－シリコン酸化物間の直接接合により、したがって接合剤無しで行われる。代替的に、接合は、ＢＣＢ（ベンゾシクロブテン）を使用して行うこともできる。
【0034】
少なくとも１つの実施形態によれば、エッチストップ層は、ステップＡ）の前に、またはステップＡ）で、半導体積層体と成長基板との間に形成される。好ましくは、成長基板は、エッチストップ層と比較して、選択的にエッチング可能である。例えば、成長基板のエッチングレートは、エッチストップ層の場合よりも少なくとも１００倍または１０００倍もしくは１００００倍高い。成長基板がＧａＡｓ基板である場合、エッチストップ層は、好ましくは、アルミニウム含有量が少なくとも２０％であるＡｌＧａＡｓにより形成される。
【0035】
少なくとも１つの実施形態によれば、エッチストップ層は、エミッタストランドの間の間隙から、ステップＢ）で部分的に、または完全に除去される。エッチストップ層の残渣は、好ましくは、ステップＥ）において、成長基板の除去と支持体の貼り付けとの間に除去される。
【0036】
少なくとも１つの実施形態によれば、エッチストップ層の残渣を除去した後に、かつ支持体を貼り付ける前に、少なくとも１つのコンタクト層を、各下側コンタクトに形成する。コンタクト層またはコンタクト層は、好ましくは、それぞれ１種類以上の金属により形成されるか、または代替的に、透明導電性酸化物により形成される。好ましくは、少なくとも１つのコンタクト層は、金属層、特に金属層積層体である。
【0037】
少なくとも１つの実施形態によれば、下側コンタクトのコンタクト層は、平坦化層で被覆される。平坦化層は、シリコン酸化物のような酸化物である、または代替的に、電気絶縁性窒化物である。さらに、ダイヤモンド状カーボン層、略してＤＬＣを使用して、例えばより良好な放熱性を実現することもできる。電気的短絡は、平坦化層により回避することができる。
【0038】
少なくとも１つの実施形態によれば、支持体は、平坦化層に直接かつ平面的に接合される。続いて、中間支持体は、好ましくは、除去される。
【0039】
少なくとも１つの実施形態によれば、金属層は、エミッタストランドの両側で、それぞれの導波路コンタクトから隣接する間隙まで延在している。このように、金属層は、断面で見た場合に、半導体積層体を対称に取り囲むことができる。
【0040】
少なくとも１つの実施形態によれば、エミッタストランドに対して垂直な方向に、エミッタユニットごとに厳密に２つの、または３つのビアを設ける。３つのビアの場合、それぞれのエミッタユニットの下側コンタクトのビアは、好ましくは、導波路コンタクトの２つのビアの間の中央に位置する。
【0041】
少なくとも１つの実施形態によれば、ビアを１つだけ、エミッタユニットごとに、エミッタストランドに対して平行な方向において、したがって特に半導体レーザの共振器軸に対して平行な方向においても、下側コンタクトごとに、および／または導波路コンタクトごとに設ける。代替的に、いくつかのビアを、下側コンタクト用に、および／または導波路コンタクト用に設けることが可能である。これらのビアは、好ましくは、共振器軸に沿って互いに、特に直線的に、またはさらには屈曲状に、例えば、正弦曲線状に追従する。
【0042】
少なくとも１つの実施形態によれば、金属層は、エミッタストランドに沿ってエミッタユニットごとに、いくつかの電気的に独立して制御可能なサブ領域に分割される。これは、エミッタユニットの半導体積層体が、好ましくは、セクションごとに制御され得ることを意味している。代替的に、またはさらに、同じことが導波路コンタクトに当てはまる。このように、いくつかの導波路コンタクトおよび／または下側コンタクトをエミッタユニットごとに設けることができる。
【0043】
少なくとも１つの実施形態によれば、金属層は、エミッタストランドに沿って延在し、エミッタユニットに沿った少なくとも８０％または９０％もしくは９５％の長さまで、または全体の長さまで延在する。これは、半導体積層体の側面を、エミッタストランドに沿って、したがって、半導体レーザの共振器軸に沿って金属層により大部分を、または全体を被覆することができることを意味している。金属層および／または導波路コンタクトおよび／または下側コンタクトが構造化される場合、好ましくは、金属層の隣接するサブ領域の間に金属層が無い狭幅帯状体のみが存在する。
【0044】
さらに、金属層は、好ましくは、それぞれのエミッタユニットのファセットまで延在しない。例えば、共振器軸に沿ったファセットと金属層との間の距離は、少なくとも１μｍまたは２μｍもしくは５μｍおよび／または最大５０μｍまたは２０μｍもしくは１０μｍである。金属層がファセットに達していない場合、半導体積層体およびエミッタストランドの破断は簡易化される。
【0045】
少なくとも１つの実施形態によれば、エミッタユニットのうちいくつかのエミッタユニットは、エミッタストランドに対して垂直な方向に直列に電気的に接続される。これは、ビアを構造化し、それに応じて関連する電気的相互接続を構造化することにより可能になる。ステップＦ）では、支持体は、好ましくは、隣接するエミッタストランドの間に直列に接続されるエミッタユニットの間にのみ残留する。直列に接続されていない関連するエミッタユニットを有する隣接エミッタストランドの間では、支持体は、好ましくは、ステップＦ）において、完全に除去される。
【0046】
さらに、オプトエレクトロニクス半導体部品について詳述する。半導体部品は、上に説明した実施形態のうち１つ以上の実施形態に関連して説明した方法で製造される。したがって、半導体部品の特徴が方法に関してさらに開示され、逆に方法の特徴が、半導体部品に関してさらに開示される。
【0047】
少なくとも１つの実施形態では、半導体部品は表面実装可能であり、いくつかの電気ビアが支持体中に配置される当該支持体を有する。放射を放出する活性領域を備える半導体積層体を支持体に貼り付ける。パッシベーション層は、半導体積層体の側面を完全に被覆し、支持体に背を向けた方の導波路コンタクトを部分的に、または完全に露出したままにする。１つ以上の金属層は、導波路コンタクトから支持体まで延している。ビアは、金属層、および支持体に対向する半導体積層体の下側コンタクトに電気的にコンタクトする。放射線を取り出す半導体積層体のファセットは、支持体を超えて半導体部品の共振器軸に対して平行な方向において突出する。金属層は、特に断面で見た場合に、金属層と半導体積層体との間の平均距離が最大１μｍまたは０．５μｍとなるようにエミッタストランドの側面と同じ形状に形成される。
【0048】
以下に、本明細書に記載される方法、および本明細書に記載されるオプトエレクトロニクス半導体部品が、例示的な実施形態を使用する図面を参照して、より詳細に説明される。同じの参照記号は、個々の図の同じ構成要素を指している。しかしながら、スケール基準はここに図示されておらず、代わりに、個々の構成要素は、誇張されたサイズで示されて、より良好な理解が得られるようにしている。
【図面の簡単な説明】
【0049】
【図1A】本明細書に記載される方法の方法ステップの概略断面図を示している。
【図1B】本明細書に記載される方法の方法ステップの概略断面図を示している。
【図1C】本明細書に記載される方法の方法ステップの概略断面図を示している。
【図1D】本明細書に記載される方法の方法ステップの概略断面図を示している。
【図1E】本明細書に記載される方法の方法ステップの概略断面図を示している。
【図1F】本明細書に記載される方法の方法ステップの概略断面図を示している。
【図1G】本明細書に記載される方法の方法ステップの概略断面図を示している。
【図1H】本明細書に記載される方法の方法ステップの概略断面図を示している。
【図1I】本明細書に記載される方法の方法ステップの概略断面図を示している。
【図1J】本明細書に記載されるオプトエレクトロニクス半導体部品のビアの概略断面図を示している。
【図1K】本明細書に記載される方法の方法ステップの概略断面図を示している。
【図1L】本明細書に記載される方法の方法ステップの概略上面図および２つの対応する断面図を示している。
【図1M】本明細書に記載される方法の方法ステップの概略上面図を示している。
【図1N】本明細書に記載される方法の方法ステップの概略断面図を示している。
【図2】製造方法の変形例の概略断面図を示している。
【図3】本明細書に記載されるオプトエレクトロニクス半導体部品の例示的な実施形態の概略断面図を示している。
【図4】半導体部品の変形例の概略断面図を示している。
【図5】本明細書に記載されるオプトエレクトロニクス半導体部品の例示的な実施形態の概略断面図を示している。
【図6】本明細書に記載されるオプトエレクトロニクス半導体部品の例示的な実施形態の概略断面図を示している。
【図7】本明細書に記載されるオプトエレクトロニクス半導体部品の例示的な実施形態の概略断面図を示している。
【図8】本明細書に記載されるオプトエレクトロニクス半導体部品の例示的な実施形態の概略断面図を示している。
【図9】本明細書に記載されるオプトエレクトロニクス半導体部品の例示的な実施形態の概略上面図を示している。
【発明を実施するための形態】
【0050】
【0051】
任意であるが、エッチストップ層２２が成長基板２に設けられる。例えば、エッチストップ層２２は、アルミニウム含有量が３０％であるＡｌＧａＡｓにより形成される。
【0052】
半導体積層体３は、エッチストップ層２２上にエピタキシャル成長される。半導体積層体３は、活性領域３３を含み、例えばＡｌＩｎＧａＡｓ材料系に基づいている。
【0053】
任意であるが、いくつかの帯状導波路３５が、成長基板２から遠く離れた方の半導体積層体３の側にエッチングを施すことにより形成される。帯状導波路３５は、図１Ａの図平面ならびに帯状導波路３５により画定される共振器軸に対して垂直な方向において延在している。
【0054】
図１Ｂの方法ステップでは、半導体積層体３は、図平面に対して垂直に延在する複数のエミッタストランド１１に構造化される。エミッタストランド１１のそれぞれは、好ましくは、帯状導波路３５のうち１つの帯状導波路を有する。間隙１２は、隣接するエミッタストランド１１の間に形成され、成長基板２、または図１Ｂとは対照的に、エッチストップ層２２が露出する。
【0055】
半導体積層体３の高さＨ１は、エッチストップ層２２と併せて、約３μｍである。例えば、帯状導波路３５の高さＨ２は０．５μｍである。活性領域３３は、帯状導波路３５の下方に配置することができる。具体的には、エッチストップ層２２の厚さは、少なくとも１００ｎｍおよび／または最大１０００ｎｍである。
【0056】
隣接するエミッタストランド１１の間の距離Ｄ１は、好ましくは、少なくとも２０μｍおよび／または最大１００μｍ、例えば約５０μｍであり、したがって、比較的大きい。エミッタストランド１１の幅Ｄ２は、好ましくは、少なくとも１００μｍである。
【0057】
図１Ｃは、パッシベーション層４が形成されることを示している。パッシベーション層４は、例えば二酸化シリコンにより形成され、具体的には、１００ｎｍ～５００ｎｍの厚さを有する。比較的薄いパッシベーション層４は、間隙１２において、成長基板２の一部を空いた状態に残している。帯状導波路３５にもパッシベーション層４がないので、導波路コンタクト５１が半導体コンタクト層上の当該場所に形成される。
【0058】
図１Ｄに示すように、パッシベーション層４上および導波路コンタクト５１上に配置される金属層５０が形成される。図１Ｄの左側は、いくつかの金属層５０ａ、５０ｂ、５０ｃが存在することを示している。金属層５０ａは、導波路コンタクト５１に限定される。金属層５０ａは、例えば白金層である。残りの金属層５０ｂ、５０ｃは、帯状導波路３５から間隙１２まで互いに合致している。金属層５０ｂ、５０ｃは、例えばチタン、白金、パラジウム、または金により形成される。対照的に、図１Ｄの右側では、単一の金属層５０のみが存在する。図１Ｄの左半分の構成が好ましい。
【0059】
電気的短絡を回避するために、金属層５０は、エミッタストランド１１の上に連続的に延在していない。隣接するエミッタストランド１１の金属層５０の間の距離Ｄ４は、好ましくは、少なくとも２μｍまたは５μｍおよび／または最大２０μｍまたは１０μｍである。幅内で金属層５０が成長基板２と接触している幅Ｄ３は、好ましくは、少なくとも１０μｍおよび／または最大４０μｍである。金属層５０ａ、５０ｂ、５０ｃを合わせた厚さ、または金属層５０の厚さは、例えば少なくとも０．３μｍおよび／または最大５μｍである。
【0060】
図１Ｅのステップでは、充填層７０を、例えば二酸化シリコンから形成する。平坦化は、充填層７０を介して行われる。充填層７０が金属層５０の上方に突出する高さＨ３は、好ましくは、少なくとも０．２μｍまたは０．５μｍおよび／または最大２μｍまたは１μｍである。
【0061】
例えば、直接接合を使用して、特にシリコンにより形成される補助支持体７１を充填層７０に平面的に貼り付ける。
【0062】
図１Ｆでは、成長基板２が除去される。成長基板２は、好ましくは、研削および湿式化学エッチングにより除去され、各エッチストップ層２２が、好ましくは、エッチングを停止する。成長基板２を除去した後、エッチストップ層２２を除去することもできる。代替的に、エッチストップ層２２は、残りの半導体積層体３上に残すことができる。
【0063】
このように、１つの下側コンタクト５２が各導波路コンタクト５１の反対側に形成される。パッシベーション層４は、下側コンタクト５２を超えて、導波路コンタクト５１から離反する方向に張り出すことができる。
【0064】
図１Ｇのステップでは、コンタクト層５４を各下側コンタクト５２に形成する。コンタクト層５４は、単一層（図１Ｇの左側を参照）としてもよく、または、好ましくは、積層体（図１Ｇの右側を参照）とすることができる。コンタクト層５４は、好ましくは、金属層または金属層積層体である。
【0065】
続いて、コンタクト層５４ならびにパッシベーション層４およびさらには、金属層５０を完全かつ平坦に被覆する平坦化層７３を適用する。平坦化層７３は、電気的に絶縁性であり、例えば二酸化シリコンにより形成される。
【0066】
次に、図１Ｈに示す通り、支持体６を貼り付ける。支持体６は、好ましくは、平坦化層７３に直接接合により取り付けられる。支持体６は、好ましくは、不純物添加のシリコン支持体または不純物無添加のシリコン支持体である。任意の薄厚化プロセスの後、支持体６は、例えば６０μｍ～２５０μｍの厚さを有する。
【0067】
図１Ｉによれば、いくつかの電気ビア５３が支持体６を貫通して形成される。ビア５３を介して、金属層５０、したがって導波路コンタクト５１は電気的にコンタクトされる。これとは異なり、コンタクト層５４は、下側コンタクト５２に電気的に接続される。ビア５３はまた、外部と電気的なコンタクトをとるための電気コンタクト領域５５を形成する。
【0068】
補助支持体は、図１Ｉのステップで既に除去されている、または図とは対照的に、まだ存在していてもよい。
【0069】
図１Ｊは、ビア５３のうちの１つのビアの例をより詳細に示している。電気絶縁物７６は、具体的には、例えば二酸化シリコンにより形成されるシリンダジャケットとして存在する。絶縁物７６の厚さは、例えば１０ｎｍ～５００ｎｍ、好ましくは約１００ｎｍである。絶縁物７６の内側には、第１シード層７７が、例えばスパッタリングまたはＣＶＤ（化学気相成長法）により形成される。第１シード層７７は、例えばタングステン、タンタル、チタン、窒化チタン、窒化タンタル、銅、または窒化チタンタングステンにより形成される。
【0070】
第１シード層７７から始まって、充填物７８が、例えば電気めっき、またはＣＶＤにより形成される。充填物７８は、特にシリンダジャケットの形態で、絶縁物７６内の領域を完全に、または一部のみ充填することができる。充填物７８は、例えばタングステン、銅、またはニッケルにより形成される。
【0071】
それに応じて、第２シード層７９が充填物に対して垂直に形成され、第２シード層に電気コンタクト領域５５が当接する。完成半導体部品１は、コンタクト領域５５を介して外部から電気的にコンタクト可能になる。
【0072】
図１Ｋは、拡張フィルム８が充填層７０に貼り付けられることを示している。
【0073】
図１Ｌは、コンタクト領域５５の上面図、および矢印および破線でマークされた２つの対応する断面図を示している。支持体６はグリッド線に沿って除去される。これにより、個々のエミッタユニット１３が画定される。エミッタユニット１３ごとに、例えばコンタクト領域群５５のうち２つのコンタクト領域５５が設けられる。
【0074】
このように、間隙１２から分離されたエミッタストランド１１はそれぞれ、エミッタユニット１３のいくつかのエミッタユニットに長手方向に分割される。図１Ｌに示すエミッタストランド１１は、間隙１２と同様に、左から右に連続的に延びている、すなわち半導体部品１の共振器軸３７に平行に延びている。これは、図１Ｌに示すように、半導体積層体３がエミッタストランド１１の領域においてまだ細分割されていないことを意味している。これは、右上の図１Ｌの断面図に確認することができる。図１Ｌの左上の断面図は、支持体６が、隣接するエミッタストランド１１の間の間隙１２の領域で分割されることを示している。これにより、非常に多くの、例えば支持体６の矩形サブ領域が形成され、１つのサブ領域が半導体部品１ごとに形成される。
【0075】
続いて、半導体部品１への個片化が、破断により行われて、エミッタストランド１１がエミッタユニット１３に分割される。さらに、図１Ｍに示すように、引き伸ばしが延伸ホイル８により行われる。
【0076】
破断は、図１Ｎでより詳細に説明される。エミッタストランド１１に沿って、破断ブレード８５のような工具が、依然として接続されているエミッタユニット１３の支持体６のサブ領域の間に配置されることにより、ファセット３１が破断により形成される。
【0077】
支持体６は、ファセット３１の領域から既に除去されており、ファセット３１の半導体積層体３は、それぞれの関連する支持体６の上方に突出している。例えば、突出部Ｅは約５μｍである。好ましくは、金属層５０および図１Ｎに示されていないコンタクト層５４も、ファセット３１から、例えば少なくとも１μｍまたは２μｍおよび／または最大１０μｍまたは３μｍだけ後退している。さらに、コンタクト領域５５は、ファセット３１までは延在していない。
【0078】
変形例を図２に示す。図２に示すように、破断は、成長基板２および金属配線６５が存在しているときに、工具８５で行われる。これは、図２に関連して示されるように、方法が行われている間に、成長基板２および金属配線６５も破断する必要があることを意味している。これは、労力が増加することを意味し、ファセットを形成するときに最も多量の屑が発生する危険につながる。
【0079】
図３は、実装プラットフォーム９上に実装された状態の完成半導体部品１を示している。半導体部品１は表面実装可能であり、ボンディングワイヤなしで接続される。
【0080】
対照的に、図４の変形例では、ボンドワイヤ９１が、電気コンタクトを実装プラットフォーム９上でとるために必要となる。
【0081】
図５の例示的な実施形態では、エミッタユニット１３のいくつかは、充填層に、および連続支持体６上でモノリシックに集積化される。このように、半導体部品１は、エミッタユニット１３のいくつかを備えている。個々のエミッタユニット１３には、ビア５３およびコンタクト領域５５を介して互いに独立して電気的にコンタクトすることができる。隣接するエミッタユニット１３の間には、充填材料７０で充填される間隙１２がある。
【0082】
【0083】
図７は、エミッタユニット１３が、隣接するエミッタユニット１３の間に延びているコンタクト領域５５ｂを介して直列に電気的に接続されることを示している。陽極コンタクトおよび陰極コンタクトは、端部コンタクト領域５５ａ、５５ｃにより形成される。
【0084】
対照的に、電気的並列接続は、例えば金属層５０が全てのエミッタ領域１３の上に連続的に延在し、ビア５３、５５がそれに応じて設計されることを確実にすることにより実現することができる。
【0085】
前の例示的な実施形態では、図１Ｎにも示すように、ビア５３のうちの１つのビアだけが、エミッタストランド１１に沿ってエミッタユニット１３ごとに存在する。さらに、エミッタストランド１１に対して垂直な横方向では、ビア５３が１つだけそれぞれ、下側コンタクト５２および導波路コンタクト５１に関して存在して、図６に示すように、厳密に２つのビアがエミッタユニット１３ごとに横方向に存在する。この構成は必須ではない。例えば、図８Ａに示すように、２つのビアがエミッタユニット１３ごとに金属層５０の横方向に存在してもよい。外側ビア５３および金属層５０は、好ましくは、帯状導波路３５を有する半導体積層体３に対して対称に配置される。
【0086】
前の例示的な実施形態では、半導体部品１は、いずれの場合も端面発光型リッジ導波路レーザである。図８Ｂに示すように、これは絶対に必要である訳ではない。このように、半導体部品１は、リッジ導波路のない弱導波レーザとして設計することもできる。
【0087】
【0088】
【0089】
図９Ａに示すように、いくつかのビア５３が共振器軸３７に沿って、すなわちエミッタストランド１１に沿って、ファセット３１に対して垂直な方向に存在する。これは、両方のコンタクト領域５５に当てはまる。
【0090】
対照的に、図９Ｂに示すように、ビア５３は、上から見たときに略円形ではなく、長尺である。この場合、例えばビア５３のうち厳密に１つのビアがコンタクト領域５５ごとに存在するが、当該ビアは、共振器軸３７に沿ってコンタクト領域５５の大部分の上に延在している。
【0091】
図９Ｃでは、導波路コンタクト５１のコンタクト領域５５は、いくつかのサブ領域５６に分割される。図９Ｃに示されていない金属層も、それに応じて分割することができる。例えば、ビア５３のうちの１つのビアは、サブ領域５６ごとに存在する。これにより、共振器軸３７に沿った半導体積層体３を互いに独立してサブ領域５６において制御することが可能になる。
【0092】
図８Ａまたは図８Ｂを比較すると、図９Ｄは、特に金属層５０のいくつかの接続が横方向に存在する場合のコンタクト領域５５の構成を示している。例えば、導波路コンタクト５１の２つの外側ビア５３のコンタクト領域５５は、Ｕ字形状である、または図９Ｄの図とは対照的に、枠形状でもある。例えば、下側コンタクト５２の内側コンタクト領域５５は、矩形とすることができる。
【0093】
特に断りのない限り、図に示される構成要素は、互いに、好ましくは指示される順序で続いている。図において互いに触れない層は、好ましくは離間している。線が互いに平行に引かれている限り、対応する領域も、好ましくは、互いに平行である。同様に、特に断らない限り、図示の構成要素の互いに対する相対的な位置は、図に正しく示されている。
【0094】
本明細書に記載される本発明は、例示的な実施形態に基づく説明に限定されない。限定されるのではなく、本発明は、この特徴またはこの組み合わせ自体が特許請求の範囲または例示的な実施形態に明示的に指定されていない場合でも、特許請求の範囲の特徴の任意の組み合わせを具体的に含む任意の新規の特徴および特徴の任意の組み合わせを包含する。
【0095】
本特許出願は、独国特許出願第１０２０１７１３０１３１．３号の優先権を主張し、この特許出願の開示内容は、参照により本明細書に組み込まれる。
【符号の説明】
【0096】
１ オプトエレクトロニクス半導体部品
１１ エミッタストランド
１２ 間隙
１３ エミッタユニット
２ 成長基板
２２ エッチストップ層
３ 半導体積層体
３０ 半導体積層体の側面
３１ ファセット
３３ 活性領域
３５ 帯状導波路
３７ 共振器軸
４ パッシベーション層
５０ 金属層
５１ 導波路コンタクト
５２ 下側コンタクト
５３ ビア
５４ コンタクト層
５５ 電気コンタクト領域
５６ サブ領域
６５ 金属配線
６ 支持体
７０ 充填層
７１ 補助支持体
７３ 平坦化層
７４ 電気絶縁層
７６ 電気絶縁物
７７ 第１シード層
７８ 充填物
７９ 第２シード層
８ 延伸ホイル
８５ 破断ブレード
９ 実装プラットフォーム
９１ ボンドワイヤ
Ｄ 幅
Ｅ 突出部
Ｈ 高さ
１１ エミッタストランド
１２ 間隙
１３ エミッタユニット
２ 成長基板
２２ エッチストップ層
３ 半導体積層体
３０ 半導体積層体の側面
３１ ファセット
３３ 活性領域
３５ 帯状導波路
３７ 共振器軸
４ パッシベーション層
５０ 金属層
５１ 導波路コンタクト
５２ 下側コンタクト
５３ ビア
５４ コンタクト層
５５ 電気コンタクト領域
５６ サブ領域
６５ 金属配線
６ 支持体
７０ 充填層
７１ 補助支持体
７３ 平坦化層
７４ 電気絶縁層
７６ 電気絶縁物
７７ 第１シード層
７８ 充填物
７９ 第２シード層
８ 延伸ホイル
８５ 破断ブレード
９ 実装プラットフォーム
９１ ボンドワイヤ
Ｄ 幅
Ｅ 突出部
Ｈ 高さ
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図1G】
【図1H】
【図1I】
【図1J】
【図1K】
【図1L】
【図1M】
【図1N】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
