特許 7050860 機能的クロックの生成

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-03-31

(45)【発行日】2022-04-08

(54)【発明の名称】機能的クロックの生成

(51)【国際特許分類】

   G06F 1/06 20060101AFI20220401BHJP

   G06F 1/08 20060101ALI20220401BHJP

【ＦＩ】

G06F1/06 590

G06F1/08 520

【請求項の数】 18

【外国語出願】

(21)【出願番号】P 2020108993

(22)【出願日】2020-06-24

(65)【公開番号】P2021005381

(43)【公開日】2021-01-14

【審査請求日】2020-06-24

(31)【優先権主張番号】16/451,317

(32)【優先日】2019-06-25

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】599158797

【氏名又は名称】インフィニオン テクノロジーズ アクチエンゲゼルシャフト

【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ

【住所又は居所原語表記】Ａｍ Ｃａｍｐｅｏｎ １－１５， ８５５７９ Ｎｅｕｂｉｂｅｒｇ， Ｇｅｒｍａｎｙ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100165940

【弁理士】

【氏名又は名称】大谷 令子

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100135633

【弁理士】

【氏名又は名称】二宮 浩康

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】ウード エルスホルツ

(72)【発明者】

【氏名】レックス コー

【審査官】松浦 かおり

(56)【参考文献】

【文献】特表２０１３－５２７９２０（ＪＰ，Ａ）

【文献】特開２００４－０１３８２０（ＪＰ，Ａ）

【文献】特開２０１３－１７５０２６（ＪＰ，Ａ）

【文献】特表２００９－５３７０７７（ＪＰ，Ａ）

【文献】特開２０１８－０１４６３０（ＪＰ，Ａ）

【文献】特開平０９－１１６４２５（ＪＰ，Ａ）

【文献】特表２００５－５１９３６７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １／０４－１／１４

Ｈ０３Ｌ １／００－９／００

(57)【特許請求の範囲】

【請求項1】

機能的クロック発生器であって、前記機能的クロック発生器は、
発振器クロック周波数を有する発振器クロックを生成するように構成されている発振器と、
第１周波数とより高い第２周波数との間で前記発振器クロック周波数をランプ状に変化させるための制御値を生成するように構成されている制御値発生器と、
前記第２周波数を有するＰＬＬ（Phase-Locked Loop）クロックを生成するように構成されているＰＬＬと、
前記発振器クロック周波数とＰＬＬクロック周波数とが実質的に等しい場合に、かつ、前記ＰＬＬがロック状態に入った後、機能的クロックとしての選択を、前記発振器クロックから前記ＰＬＬクロックにスイッチングするように構成されているセレクタと、
を有する機能的クロック発生器。

【請求項2】

前記セレクタは、前記ＰＬＬがアンロック状態にある場合に、前記機能的クロックとして前記発振器クロックを選択するように構成されている、
請求項１記載の機能的クロック発生器。

【請求項3】

前記セレクタは、前記ＰＬＬが不良状態にある場合に、前記機能的クロックとして前記発振器クロックを選択するように構成されている、
請求項１記載の機能的クロック発生器。

【請求項4】

前記セレクタは、前記ＰＬＬがロックを逸失した場合に、前記機能的クロックとしての選択を、前記ＰＬＬクロックから前記発振器クロックにスイッチングするように構成されている、
請求項１記載の機能的クロック発生器。

【請求項5】

前記制御値発生器は、前記発振器クロック周波数をランプ状に変化させるための前記制御値を、単調に増加する複数のステップで生成するように構成されている、
請求項１記載の機能的クロック発生器。

【請求項6】

前記制御値発生器は、前記発振器クロック周波数をランプ状に変化させるための前記制御値を、単調に減少する複数のステップで生成するように構成されている、
請求項１記載の機能的クロック発生器。

【請求項7】

前記制御値は、前記発振器のトリミングビットを制御する、
請求項１記載の機能的クロック発生器。

【請求項8】

前記制御値発生器は、ステートマシンを有する、
請求項１記載の機能的クロック発生器。

【請求項9】

前記機能的クロック発生器は、さらに、第１発振器クロック周波数を有する第２発振器クロックを生成するように構成されている第２発振器を有し、
前記セレクタは、前記発振器クロックと、前記第２発振器クロックと、前記ＰＬＬクロックと、の間で前記機能的クロックとしての選択を行うように構成されている、
請求項１記載の機能的クロック発生器。

【請求項10】

機能的クロックを生成する方法であって、前記方法では、
前記機能的クロックとして、発振器クロック周波数を有する発振器クロックをセレクタによって選択し、
第１周波数から、より高い第２周波数に前記発振器クロック周波数をランプ状に変化させ、
前記発振器クロック周波数が前記第２周波数に達しかつＰＬＬ（Phase-Locked Loop）がロック状態に入った後、前記機能的クロックとして、前記ＰＬＬのＰＬＬクロックを選択する、
方法。

【請求項11】

さらに、前記ＰＬＬがロックを逸失するかまたは不良の場合に、前記セレクタにより、前記機能的クロックとしての選択を前記ＰＬＬクロックから前記発振器クロックにスイッチングする、
請求項１０記載の方法。

【請求項12】

さらに、前記スイッチングの後、前記第２周波数から前記第１周波数に前記発振器クロック周波数をランプ状に変化させる、
請求項１１記載の方法。

【請求項13】

前記ランプ状の変化では、発振器のトリミングビットを制御するための制御値を制御値発生器によって生成する、
請求項１２記載の方法。

【請求項14】

前記ランプ状の変化では、前記発振器クロック周波数をランプ状に変化させるための制御値を、単調に増加または減少する複数のステップで制御値発生器によって生成する、
請求項１１記載の方法。

【請求項15】

機能的クロックを生成する方法であって、前記方法では、
発振器クロック周波数を有する発振器クロックを発振器によって生成し、
第１周波数とより高い第２周波数との間で前記発振器クロック周波数をランプ状に変化させるための制御値を制御値発生器によって生成し、
前記第２周波数を有するＰＬＬクロックをＰＬＬ（Phase-Locked-Loop）によって生成し、
前記発振器クロック周波数とＰＬＬクロック周波数とが実質的に等しい場合に、かつ、前記ＰＬＬがロック状態に入った後、セレクタにより、機能的クロックとして選択を、前記発振器クロックから前記ＰＬＬクロックにスイッチングする、
方法。

【請求項16】

前記スイッチングでは、前記ＰＬＬがロックを逸失するかまたは不良の場合に、前記機能的クロックとして選択を、前記ＰＬＬクロックから前記発振器クロックにスイッチングする、
請求項１５記載の方法。

【請求項17】

前記制御値の前記生成では、単調に増加する複数のステップで前記発振器クロック周波数をランプ状に変化させるための前記制御値を生成する、
請求項１５記載の方法。

【請求項18】

前記制御値の前記生成では、単調に減少する複数のステップで前記発振器クロック周波数をランプ状に変化させるための前記制御値を生成する、
請求項１５記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

背景技術
機能的クロックスイッチングは、モード変更中などでは、パワーマネージメントシステムの応答能力を上回る電流跳躍を生じさせることがあり、結果的にシステムのリセットまたは障害を生じさせる。この問題に対抗するために、パワーマネージメントシステムは、過剰設定されるか、択一的には、スイッチング中のクロック周波数が、開始周波数から目標周波数へとステップ状に変更される。周波数ステップサイズは、複数のクロック発生器間でスイッチングするか、またはＰＬＬ（Phase-Locked Loop）における分周段を制御するかのいずれかによって制御可能である。これらの周波数ステップサイズは、ＰＬＬの上限周波数と分周回路における整数のステップ数とによって制限される。分周はオプションであるが、平均クロック周期は、ロー周期クロックとハイ周期クロックとの組み合わせを使用して生成される。結果的に得られる平均電流跳躍は比較的小さいが、ピーク電流跳躍は変化しないままである。したがって、適切な粒度を有する小さな電流跳躍を生成する必要がある。

【図面の簡単な説明】

【0002】

【図1】本開示の複数の態様による機能的クロック発生器の概略図である。

【図2】本開示の複数の態様による別の機能的クロック発生器の概略図である。

【図3】本開示の複数の態様にしたがって、機能的クロックを生成する方法のフローチャートである。

【図4】本開示の複数の態様にしたがって、機能的クロックを生成する別の方法のフローチャートを示している。

【発明を実施するための形態】

【0003】

本開示は、ＰＬＬ（Phase-Locked Loop）と、ＰＬＬのロッキングフェーズ中に、またはＰＬＬがロックを逸失しているかもしくは不良である場合の動作中に、スタートアップにおいて使用される副次的な発振器と、を有する機能的クロック発生器を対象とする。

【0004】

図１には、本開示の複数の態様による機能的クロック発生器１００の概略図が示されている。

【0005】

機能的クロック発生器１００は、発振器１１０、制御値発生器１２０、ＰＬＬ（Phase-Locked Loop）１３０およびセレクタ１４０を有する。

【0006】

発振器１１０は、発振器クロック周波数ｆ_ＯＳＣを有する発振器クロックＣＬＫ_ＯＳＣを生成するように構成されている。発振器１１０は、製造時に精度についてトリミングされており、またＰＬＬ１３０に対する副次的な発振器である。発振器１１０は、ＰＬＬの周波数精度よりも低い周波数精度を有するが、高精度の発振器は不要であるため、このことは問題の原因にはならない。

【0007】

制御値発生器１２０は、第１周波数Ｘ[ＭＨｚ]とより高い第２周波数Ｙ[ＭＨｚ]との間で発振器クロック周波数ｆ_ＯＳＣをランプ状に変化させるための制御値Ｃを生成するように構成されている。発振器クロック周波数ｆ_ＯＳＣは、システムの停止またはリスタートのような場合に、第１周波数Ｘ[ＭＨｚ]および第２周波数Ｙ[ＭＨｚ]のうちの１つから、第１周波数Ｘ[ＭＨｚ]と第２周波数Ｙ[ＭＨｚ]との間の任意の周波数へとランプ状に変化させることが可能である。制御値発生器１２０は、ステートマシンを有していてよい。このステートマシンは、発振器１１０のトリミングビットを制御してステップサイズを変更するために使用される制御値Ｃを生成する。

【0008】

初期状態では、発振器クロックＣＬＫ_ＯＳＣが、機能的クロックであり、発振器クロックＣＬＫ_ＯＳＣは、第１周波数Ｘ[ＭＨｚ]でスタートする。制御値発生器１２０は、単調に増加する複数のステップで、発振器クロック周波数ｆ_ＯＳＣをランプ状に変化させるための制御値Ｃを生成するように構成されている。発振器１１０および制御値発生器１２０は、パワーマネージメントシステム内に含まれていてよい。

【0009】

ＰＬＬ１３０は、第１周波数Ｘ[ＭＨｚ]よりも高い第２周波数Ｙ[ＭＨｚ]を有するＰＬＬクロックＣＬＫ_ＰＬＬを生成するように構成されている。ＰＬＬ１３０は、ＰＬＬパラメータ設定のＰ（プレディバイダ）、Ｎ（フィードバックディバイダ）および／またはＫ（ファイナルディバイダ）によって制御される。これらのＰＬＬパラメータ設定は、ＰＬＬ１３０の出力部において、異なるＰＬＬクロック周波数ＣＬＫ_ＰＬＬを生成するために変更可能である。ＰＬＬ制御は公知であり、簡略のため、ここではさらに説明しない。

【0010】

セレクタ１４０は、発振器クロック周波数ｆ_ＯＳＣが、ＰＬＬクロック周波数ｆ_ＰＬＬに達するか、または発振器１１０の不正確さに起因してＰＬＬクロック周波数ｆ_ＰＬＬよりもわずかに低い周波数に達する場合に、機能的クロックとしての選択を、発振器クロックＣＬＫ_ＯＳＣとより正確なＰＬＬクロックＣＬＫ_ＰＬＬとの間でスイッチングするように構成されている。この点において、発振器クロック周波数ｆ_ＯＳＣとＰＬＬクロック周波数ｆ_ＰＬＬとは実質的に等しく、したがって周波数グリッチおよび電流グリッチが低減される。セレクタ１４０は、ＰＬＬ１３０がロック状態に入った後、機能的クロックとしての選択を、発振器クロックＣＬＫ_ＯＳＣからＰＬＬクロックＣＬＫ_ＰＬＬにスイッチングするように構成可能である。セレクタ１３０は、マルチプレクサであってよく、またＰＬＬ１３０からロック逸失制御信号を受信するように構成されている。

【0011】

この初期状態のスイッチングの後、セレクタ１４０は、ＰＬＬ１３０がアンロック状態または不良状態にある場合に、機能的クロックとしての選択を、ＰＬＬクロックＣＬＫ_ＰＬＬから発振器クロックＣＬＫ_ＯＳＣにスイッチングするように構成可能である。アンロック状態は、ＰＬＬ１３０がロックを逸失した場合に発生する。不良状態は、ＰＬＬ１３０が、機能的クロックとして使用するのには品質が不十分である場合に発生し得る。発振器クロックＣＬＫ_ＯＳＣは、システムスタートアップ時のランプ状の変更の結果、Ｙ[ＭＨｚ]の発振器周波数ｆ_ＯＳＣにとどまっている可能性がある。スイッチングされて発振器クロック周波数ｆ_ＯＳＣに戻った後、システムの停止またはリスタートのような場合に、上記のように、第２周波数Ｙ[ＭＨｚ]から第１周波数Ｘ[ＭＨｚ]に、またはこれらの間の周波数に、単調に減少する複数のステップで、発振器クロック周波数ｆ_ＯＳＣをランプ状に戻すための制御値Ｃを生成するように制御値発生器１２０は構成可能である。

【0012】

制御値発生器１２０、ＰＬＬ１３０のパラメータ、および、セレクタ１４０は、ハードウェア、ソフトウェアまたはファームウェアからのパワー増大／減少制御信号によって制御可能である。

【0013】

図２には、本開示の複数の態様による別の機能的クロック発生器２００の概略図が示されている。

【0014】

機能的クロック発生器２００は、この機能的クロック発生器２００が、第２発振器２１０と、第２発振器２１０のトリミングビットを制御するトリム値Ｔを生成するように構成されているトリム値発生器２５０と、を有することを除いて、図１の機能的クロック発生器と同様である。第２発振器２１０は、第１発振器クロック周波数Ｘ[ＭＨｚ]と実質的に等しい周波数ｆ_ＯＳＣ２を有する第２発振器クロックＣＬＫ_ＯＳＣ２を生成するように構成されている。第２発振器２１０は、発振器１１０とは異なるパワードメイン上にあってよい。この第２発振器２１０は、低パワーモード中に使用可能である。

【0015】

セレクタ２４０は、機能的クロックとしての選択を、発振器クロックＣＬＫ_ＯＳＣと、第２発振器クロックＣＬＫ_ＯＳＣ２と、ＰＬＬクロックＣＬＫ_ＰＬＬと、の間で行うように構成されている。したがってセレクタ２４０は、セレクタ１４０の場合のように２つのクロック（ＰＬＬクロックＣＬＫ_ＰＬＬと発振器クロックＣＬＫ_ＯＳＣとの）間ではなく、３つのクロック間で選択するように構成されている。セレクタ２４０は、セレクタ１４０と同様にマルチプレクサであってよい。

【0016】

図３には、本開示の複数の態様にしたがい、機能的クロックを生成する方法のフローチャート３００が示されている。

【0017】

ステップ３１０では、機能的クロックとして、発振器クロック周波数ｆ_ＯＳＣを有する発振器クロックＣＬＫ_ＯＳＣをセレクタ１４０によって選択する。この選択は、システムスタートアップ時に行うことでき、発振器クロックＣＬＫ_ＯＳＣは、Ｘ[ＭＨｚ]の第１発振器クロック周波数ｆ_ＯＳＣでスタートする。またこの選択は、ＰＬＬ１３０がロックを逸失するかまた不良である場合に行ってもよい。

【0018】

ステップ３２０では、第１周波数Ｘ[ＭＨｚ]から、より高い第２周波数Ｙ[ＭＨｚ]に発振器クロック周波数ｆ_ＯＳＣをランプ状に変化させる。このランプ状の変化は、ＰＬＬ１３０が、アンロック状態からロック状態に移行する過程にある場合に行ってよい。同様に、発振器クロック周波数ｆ_ＯＳＣは、システムの停止またはリスタートのような場合に、第１周波数Ｘ[ＭＨｚ]および第２周波数Ｙ[ＭＨｚ]のうちの１つから、第１周波数Ｘ[ＭＨｚ]と第２周波数Ｙ[ＭＨｚ]との間の任意の周波数へとランプ状に変化させることが可能である。発振器クロック周波数ｆ_ＯＳＣは、発振器のトリミングビットを制御するための制御値Ｃを使用してランプ状に変化させられる。発振器クロック周波数のランプの精度は重要ではないが、発振器クロックのランプは、周波数ステップが、前に定めた複数のパラメータ内にあるように単調に増加または減少すべきである。

【0019】

ステップ３３０では、発振器クロック周波数ｆ_ＯＳＣが第２周波数Ｙ[ＭＨｚ]に達しかつＰＬＬ１３０がロック位置にある場合に、機能的クロックとして、ＰＬＬ１３０のより正確なＰＬＬクロックＣＬＫ_ＰＬＬを選択する。さらに、スイッチングの後、ＰＬＬのロックが逸失するかまたはＰＬＬが不良の場合に、この発振器クロック周波数は、第２周波数Ｙ[ＭＨｚ]から第１周波数Ｘ[ＭＨｚ]にスイッチング可能である。

【0020】

図４には、本開示の複数の態様にしたがい、機能的クロックを生成する別の方法のフローチャートが示されている。

【0021】

ステップ４１０では、発振器クロック周波数ｆ_ＯＳＣを有する発振器クロックＣＬＫ_ＯＳＣを発振器１１０によって生成する。

【0022】

ステップ４２０では、第１周波数Ｘ[ＭＨｚ]とより高い第２周波数Ｙ[ＭＨｚ]との間で発振器クロック周波数ｆ_ＯＳＣをランプ状に変化させるための制御値Ｃを制御値発生器１２０によって生成する。同様に、発振器クロック周波数ｆ_ＯＳＣは、システムの停止またはリスタートのような場合に、第１周波数Ｘ[ＭＨｚ]および第２周波数Ｙ[ＭＨｚ]のうちの１つから、第１周波数Ｘ[ＭＨｚ]と第２周波数Ｙ[ＭＨｚ]との間の任意の周波数へとランプ状に変化させることが可能である。制御値Ｃの生成には、単調に増加する複数のステップで、発振器クロック周波数ｆ_ＯＳＣをランプ状に変化させるための制御値Ｃの生成が含まれていてよい。同様に、制御値Ｃの生成には、単調に減少する複数のステップで発振器クロック周波数ｆ_ＯＳＣをランプ状に変化させるための制御値Ｃの生成が含まれていてよい。

【0023】

ステップ４３０では、第２周波数Ｙ[ＭＨｚ]を有するＰＬＬクロックＣＬＫ_ＰＬＬをＰＬＬ１３０によって生成する。

【0024】

ステップ４４０では、発振器クロック周波数（ｆ_ＯＳＣまたはｆ_ＯＳＣ２）とＰＬＬクロック周波数ｆ_ＰＬＬとが実質的に等しい場合に、セレクタ２４０により、機能的クロックとして選択のスイッチングを、発振器クロック（ＣＬＫ_ＯＳＣまたはＣＬＫ_ＯＳＣ２）とＰＬＬクロックＣＬＫ_ＰＬＬとの間で行う。このスイッチングは、ＰＬＬ１３０がロック状態に入った後、機能的クロックとしての選択が、発振器ＣＬＫ_ＯＳＣクロックからＰＬＬクロックＣＬＫ_ＰＬＬにスイッチングすることを含んでいてよい。このスイッチングは、ＰＬＬ１３０がロックを逸失するまたは不良の場合に、機能的クロックとしての選択が、ＰＬＬクロックＣＬＫ_ＰＬＬから発振器クロックＣＬＫ_ＯＳＣにスイッチングすることを含んでいてよい。

【0025】

ここで開示した機能的クロック発生器および方法が有利であるのは、精度についての要求が厳しくないことにより、発振器クロックＣＬＫ_ＯＳＣが、単純な発振器であってよいという点である。発振器クロックＣＬＫ_ＯＳＣの周波数のランプ状の変化のステップは、大きさまたは小ささが任意であってよく、また制御が容易であるが、周波数のランプ状の変化は、単調に増加または減少すべきである。発振器クロックＣＬＫ_ＯＳＣの周波数のランプ状の変化のステップは、Ｐ（プレディバイダ）、Ｎ（フィードバックディバイダ）および／またはＫ（ファイナルディバイダ）ステップサイズの制限を有しない。また発振器クロックＣＬＫ_ＯＳＣの周波数のランプ状の変化は、ＰＬＬロックと並列に行われてよい。

【0026】

本開示の技術はまた、以下の実施例において説明可能である。

【0027】

実施例１．機能的クロック発生器であって、この機能的クロック発生器は、発振器クロック周波数を有する発振器クロックを生成するように構成されている発振器と、第１周波数とより高い第２周波数との間で発振器クロック周波数をランプ状に変化させるための制御値を生成するように構成されている制御値発生器と、第２周波数を有するＰＬＬ（Phase-Locked Loop）クロックを生成するように構成されているＰＬＬと、発振器クロック周波数とＰＬＬクロック周波数とが実質的に等しい場合に、機能的クロックとしての選択を、発振器クロックとＰＬＬクロックとの間でスイッチングするように構成されているセレクタと、を有する。

【0028】

実施例２．ＰＬＬがロック状態に入った後、機能的クロックとしての選択を、発振器クロックからＰＬＬクロックにスイッチングするようにセレクタが構成されている、実施例１の機能的クロック発生器。

【0029】

実施例３．ＰＬＬがアンロック状態にある場合に、機能的クロックとして発振器クロックを選択するようにセレクタが構成されている、実施例１～２の任意の組み合わせの機能的クロック発生器。

【0030】

実施例４．ＰＬＬが不良状態にある場合に、機能的クロックとして発振器クロックを選択するようにセレクタが構成されている、実施例１～３の任意の組み合わせの機能的クロック発生器。

【0031】

実施例５．ＰＬＬがロックを逸失した場合に、機能的クロックとしての選択を、ＰＬＬクロックから発振器クロックにスイッチングするようにセレクタが構成されている、実施例１～４の任意の組み合わせの機能的クロック発生器。

【0032】

実施例６．発振器クロック周波数をランプ状に変化させるための制御値を、単調に増加する複数のステップで生成するように制御値発生器が構成されている、実施例１～５の任意の組み合わせの機能的クロック発生器。

【0033】

実施例７．発振器クロック周波数をランプ状に変化させるための制御値を、単調に減少する複数のステップで生成するように制御値発生器が構成されている、実施例１～６の任意の組み合わせの機能的クロック発生器。

【0034】

実施例８．発振器のトリミングビットが制御値によって制御される、実施例１～７の任意の組み合わせの機能的クロック発生器。

【0035】

実施例９．制御値発生器は、ステートマシンを有する、実施例１～８の任意の組み合わせの機能的クロック発生器。

【0036】

実施例１０．さらに、第１発振器クロック周波数を有する第２発振器クロックを生成するように構成されている第２発振器を有し、発振器クロックと、第２発振器クロックと、ＰＬＬクロックと、の間で機能的クロックとして選択を行うようにセレクタが構成されている、実施例１～９の任意の組み合わせの機能的クロック発生器。

【0037】

実施例１１．機能的クロックを生成する方法であって、この方法では、機能的クロックとして、発振器クロック周波数を有する発振器クロックをセレクタによって選択し、第１周波数から、より高い第２周波数に発振器クロック周波数をランプ状に変化させ、発振器クロック周波数が第２周波数に達しかつＰＬＬ（Phase-Locked Loop）がロック位置にある場合に、機能的クロックとして、ＰＬＬのＰＬＬクロックを選択する。

【0038】

実施例１２．さらに、ＰＬＬがロックを逸失するかまたは不良の場合に、セレクタにより、機能的クロックとしての選択をＰＬＬクロックから発振器クロックにスイッチングする、実施例１１の方法。

【0039】

実施例１３．さらに、スイッチングの後、第２周波数から第１周波数に発振器クロックをランプ状に変化させる、実施例１１～１２の任意の組み合わせの方法。

【0040】

実施例１４．ランプ状の変化では、発振器のトリミングビットを制御するための制御値を制御値発生器によって生成する、実施例１１～１３の任意の組み合わせの方法。

【0041】

実施例１５．ランプ状の変化では、発振器クロック周波数をランプ状に変化させるための制御値を、単調に増加または減少する複数のステップで制御値発生器によって生成する、実施例１１～１４の任意の組み合わせの方法。

【0042】

実施例１６．機能的クロックを生成する方法であって、この方法では、発振器クロック周波数を有する発振器クロックを発振器によって生成し、第１周波数とより高い第２周波数との間で発振器クロック周波数をランプ状に変化させるための制御値を制御値発生器によって生成し、第２周波数を有するＰＬＬクロックをＰＬＬ（Phase-Locked-Loop）によって生成し、発振器クロック周波数とＰＬＬクロック周波数とが実質的に等しい場合、セレクタにより、機能的クロックとしての選択を、発振器クロックとＰＬＬクロックとの間でスイッチングする。

【0043】

実施例１７．スイッチングでは、ＰＬＬがロック状態に入った後、機能的クロックとしての選択を、発振器クロックからＰＬＬクロックにスイッチングする、実施例１６の方法。

【0044】

実施例１８．スイッチングでは、ＰＬＬがロックを逸失するかまたは不良の場合に、機能的クロックとしての選択を、ＰＬＬクロックから発振器クロックにスイッチングする、実施例１６～１７の任意の組み合わせの方法。

【0045】

実施例１９．制御値の生成では、単調に増加する複数のステップで発振器クロック周波数をランプ状に変化させるための制御値を生成する、実施例１６～１８の任意の組み合わせの方法。

【0046】

実施例２０．制御値の生成では、単調に減少する複数のステップで発振器クロック周波数をランプ状に変化させるための制御値を生成する、実施例１６～１９の任意の組み合わせの方法。

【0047】

上述のことは、例示的な実施形態に関連して説明されているが、「例示的」という語は、最善または最適ではなく、単なる例を意味することを明らかである。したがって本開示は、本開示の範囲内に含まれ得る択一的な形態、変更形態および等価形態を含むことを意図している。

【0048】

ここでは特定の実施形態を例示しかつ説明して来たが、多種多様な択一的かつ／または等価的な実装は、本開示の範囲を逸脱することなく、ここに示しかつ説明した特定の実施形態を置き換え得ることを当業者は理解されたい。本開示は、ここで説明した特定の実施形態の任意の適合化または変化形態を含むことを意図している。

【図1】

【図2】

【図3】

【図4】