IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社小糸製作所の特許一覧

特許7053209半導体成長用基板、半導体素子、半導体発光素子及び半導体成長用基板の製造方法
<>
  • 特許-半導体成長用基板、半導体素子、半導体発光素子及び半導体成長用基板の製造方法 図1
  • 特許-半導体成長用基板、半導体素子、半導体発光素子及び半導体成長用基板の製造方法 図2
  • 特許-半導体成長用基板、半導体素子、半導体発光素子及び半導体成長用基板の製造方法 図3
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-04-04
(45)【発行日】2022-04-12
(54)【発明の名称】半導体成長用基板、半導体素子、半導体発光素子及び半導体成長用基板の製造方法
(51)【国際特許分類】
   C30B 25/18 20060101AFI20220405BHJP
   H01L 33/32 20100101ALI20220405BHJP
   H01L 33/16 20100101ALI20220405BHJP
   H01L 29/06 20060101ALI20220405BHJP
   H01L 21/338 20060101ALI20220405BHJP
   H01L 29/778 20060101ALI20220405BHJP
   H01L 29/812 20060101ALI20220405BHJP
   C30B 29/38 20060101ALI20220405BHJP
   C23C 16/34 20060101ALI20220405BHJP
   H01L 21/205 20060101ALI20220405BHJP
【FI】
C30B25/18
H01L33/32
H01L33/16
H01L29/06 601N
H01L29/80 H
C30B29/38 D
C23C16/34
H01L21/205
【請求項の数】 6
(21)【出願番号】P 2017192536
(22)【出願日】2017-10-02
(65)【公開番号】P2019064873
(43)【公開日】2019-04-25
【審査請求日】2020-09-09
(73)【特許権者】
【識別番号】000001133
【氏名又は名称】株式会社小糸製作所
(74)【代理人】
【識別番号】110001667
【氏名又は名称】特許業務法人プロウィン特許商標事務所
(72)【発明者】
【氏名】野村 明宏
【審査官】▲高▼橋 真由
(56)【参考文献】
【文献】特開2012-191066(JP,A)
【文献】特表2009-542560(JP,A)
【文献】特開2013-239718(JP,A)
【文献】特開2013-087053(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
C30B 1/00-35/00
C23C 16/00-16/56
H01L 33/32
H01L 33/16
H01L 29/06
H01L 21/338
H01L 21/205
(57)【特許請求の範囲】
【請求項1】
成長させる半導体層とは結晶構造が異なる異種基板と、
前記異種基板上に形成され複数の開口部を有するマスクと、
前記開口部から選択成長され、前記異種基板の主面に垂直なファセット面である側面を備えたナノサイズからミクロンサイズの柱状結晶であるナノワイヤを複数備えるナノワイヤ層と、
前記柱状結晶上に継続して形成され、前記ナノワイヤの直径が拡大して変化する径拡大層と、
隣接する前記ナノワイヤ同士の前記径拡大層が結合して構成された下地層を備えることを特徴とする半導体成長用基板。
【請求項2】
請求項1に記載の半導体成長用基板であって、
前記異種基板は、サファイア基板、Si基板、SiC基板の何れか一つであることを特徴とする半導体成長用基板。
【請求項3】
請求項1または2に記載の半導体成長用基板であって、
前記ナノワイヤ層、前記径拡大層および前記下地層はGaN単結晶であり、前記GaN単結晶はc面を成長主面とすることを特徴とする半導体成長用基板。
【請求項4】
請求項1から3の何れか一つに記載の半導体成長用基板上に機能層を備えることを特徴とする半導体素子。
【請求項5】
請求項1から3の何れか一つに記載の半導体成長用基板上に活性層を備えることを特徴とする半導体発光素子。
【請求項6】
成長させる半導体層とは結晶構造が異なる異種基板上に、複数の開口部を有するマスクを形成するマスク形成工程と、
前記開口部から、前記異種基板の主面に垂直なファセット面である側面を備えたナノサイズからミクロンサイズの柱状結晶であるナノワイヤを複数選択成長させナノワイヤ層を形成するナノワイヤ形成工程と、
前記柱状結晶上に継続して、前記ナノワイヤの直径を拡大して径拡大層を継続して成長させる径拡大工程と、
隣接する前記ナノワイヤ同士の前記径拡大層を結合させて成長を継続させる下地層形成工程を備えることを特徴とする半導体成長用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体成長用基板、半導体素子、半導体発光素子及び半導体成長用基板の製造方法に関する。
【背景技術】
【0002】
従来から、LED(Light Emitting Diode)や半導体レーザなどの半導体発光素子として、バンドギャップが大きいGaN系やSiC系などの化合物半導体材料を用いたものが提案されている。また、これらの材料は絶縁破壊電場強度が高く、電子移動度も高いため、パワーデバイスである高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)等の半導体素子への適用も検討されている。
【0003】
これらの化合物半導体材料を用いた半導体素子や半導体発光素子の性能を向上させるためには、機能層や活性層を構成する半導体層の結晶品質を高める必要があり、半導体層と同じ材料系の基板を用いることが好ましい。しかし、低欠陥なGaN基板やSiC基板は非常に高価であり、かつ基板サイズも小さいことから、半導体層とは異なる材料系の異種基板を用いることが多用されている。
【0004】
異種基板としてサファイア等を用いた場合には、成長させる半導体層と異種基板とでは格子定数や結晶構造が異なっているため、格子不整合を緩和するためのバッファ層を介して半導体層を成長させることが一般的である。また、異種基板上に選択的にマスクを形成することや、異種基板に溝を形成して横方向成長により格子不整合や線膨張係数差などに起因する結晶欠陥を低減する技術も用いられている(例えば特許文献1,2等を参照)。
【先行技術文献】
【特許文献】
【0005】
【文献】特開平11-130597号公報
【文献】特開2000-106455号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかし上述した従来技術の横方向成長では、異種基板の成長領域サイズは数μm~数百μmであり、結晶欠陥や貫通転位の密度を低減するためには横方向成長する半導体層も同様に数μm~数百μmの厚さで成長させる必要があった。また、十分な厚さの半導体層を横方向成長させても結晶欠陥や貫通転位を十分に低減することが困難であった。
【0007】
そこで本発明は、安価な異種基板を用いながらも結晶欠陥を低減して良好な結晶品質の半導体層を成長することが可能な半導体成長用基板、半導体素子、半導体発光素子及び半導体成長用基板の製造方法を提供することを課題とする。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本発明の半導体成長用基板は、成長させる半導体層とは結晶構造が異なる異種基板と、前記異種基板上に形成され複数の開口部を有するマスクと、前記開口部から選択成長され、前記異種基板の主面に垂直なファセット面である側面を備えたナノサイズからミクロンサイズの柱状結晶であるナノワイヤを複数備えるナノワイヤ層と、前記柱状結晶上に継続して形成され、前記ナノワイヤの直径が拡大して変化する径拡大層と、隣接する前記ナノワイヤ同士の前記径拡大層が結合して構成された下地層を備えることを特徴とする。
【0009】
このような本発明の半導体成長用基板では、異種基板上に複数のナノワイヤを備えるナノワイヤ層を形成し、ナノワイヤ層から径拡大層と下地層を成長させるため、格子不整合と線膨張係数差の影響をナノワイヤで抑制することができ、安価な異種基板を用いながらも結晶欠陥を低減して良好な結晶品質の半導体層を成長することが可能となる。
【0010】
また本発明の一態様では、前記異種基板は、サファイア基板、Si基板、SiC基板の何れか一つである。
【0011】
また本発明の一態様では、前記ナノワイヤ層、前記径拡大層および前記下地層はGaN単結晶であり、前記GaN単結晶はc面を成長主面とする。
【0012】
また上記課題を解決するために、本発明の半導体素子は、上記何れか一つに記載の半導体成長用基板上に機能層を備えることを特徴とする。
【0013】
また上記課題を解決するために、本発明の半導体発光素子は、上記何れか一つに記載の半導体成長用基板上に活性層を備えることを特徴とする。
【0014】
また上記課題を解決するために、本発明の半導体成長用基板の製造方法は、成長させる半導体層とは結晶構造が異なる異種基板上に、複数の開口部を有するマスクを形成するマスク形成工程と、前記開口部から、前記異種基板の主面に垂直なファセット面である側面を備えたナノサイズからミクロンサイズの柱状結晶であるナノワイヤを複数選択成長させナノワイヤ層を形成するナノワイヤ形成工程と、前記柱状結晶上に継続して、前記ナノワイヤの直径を拡大して径拡大層を継続して成長させる径拡大工程と、隣接する前記ナノワイヤ同士の前記径拡大層を結合させて成長を継続させる下地層形成工程を備えることを特徴とする。
【発明の効果】
【0015】
本発明では、安価な異種基板を用いながらも結晶欠陥を低減して良好な結晶品質の半導体層を成長することが可能な半導体成長用基板、半導体素子、半導体発光素子及び半導体成長用基板の製造方法を提供することができる。
【図面の簡単な説明】
【0016】
図1】本発明の第1実施形態における半導体成長用基板の製造方法を示す工程図であり、図1(a)はマスク工程、図1(b)はナノワイヤ形成工程、図1(c)は径拡大工程、図1(d)は下地層形成工程、図1(e)は半導体層形成工程を示している。
図2】本発明の第2実施形態における半導体発光素子10の構造を模式的に示す断面図である。
図3】本発明の第3実施形態における半導体素子20の構造を模式的に示す断面図である。
【発明を実施するための形態】
【0017】
(第1実施形態)
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図1は、本発明の第1実施形態における半導体成長用基板の製造方法を示す工程図であり、図1(a)はマスク工程、図1(b)はナノワイヤ形成工程、図1(c)は径拡大工程、図1(d)は下地層形成工程、図1(e)は半導体層形成工程を示している。
【0018】
はじめに図1(a)に示すマスク工程では、異種基板1を用意して主面全体にマスク1aを形成し、公知のパターニング方法を用いて所定領域に開口部1bを形成する。ここで異種基板1は、成長させる半導体層とは結晶構造が異なる単結晶の基板であり、例えば成長する半導体層の材料系がGaN系の場合には、サファイア基板、Si基板、SiC基板が挙げられる。また、後述するように異種基板1の主面は、成長する半導体層のナノワイヤを成長することが可能な結晶面であり、例えばGaN系の半導体層である場合にはサファイア基板のc面を主面として用いることができる。
【0019】
マスク1aを構成する材料は特に限定されず、レジスト等の公知の材料をスピンコート法等で塗布することができる。また、レジスト膜の種類は限定されず、ナノサイズのパターニングが可能であれば熱硬化型であってもUV硬化型であってもよい。
【0020】
開口部1bは、マスク1aを部分的に除去して異種基板1の主面を露出させた領域であり、複数の開口部1bが異種基板1の主面上に二次元的に配置されている。開口部1bのサイズはナノサイズまたはミクロンサイズである。開口部1bの形状は限定されないが、円形や四角形、六角形などの正多角形状が好ましい。また、異種基板1の主面上における開口部1bの二次元的な配列は特に限定されず、正方格子状や三角格子状などの公知の配列を用いることができる。
【0021】
ここでナノサイズとは1nm以上1μm未満の範囲を示し、ナノサイズの柱状結晶であるナノワイヤとはc面に平行な断面における幅方向のサイズが1nm以上1μm未満のことをいう。また、ここでミクロンサイズとは1μm以上10μm未満の範囲を示し、ミクロンサイズの柱状結晶であるナノワイヤとはc面に平行な断面における幅方向のサイズが1μm以上10μm未満のことをいう。より好ましいミクロンサイズは、1μm以上5μm未満であり、さらに好ましくは1μm以上3μm未満である。
【0022】
マスク1aのパターニング方法としては、例えば所定のパターンが形成されたモールドを用いたナノインプリント技術によりパターンの転写や、フォトリソグラフィーおよびエッチング等の公知の方法が挙げられる。
【0023】
次に図1(b)に示すナノワイヤ形成工程では、有機金属気相成長法(MOCVD法:Metal Organic Chemical Vapor Deposition)を用いて開口部1bから露出した異種基板1上に、ナノサイズまたはミクロンサイズの柱状結晶であるナノワイヤを複数成長してナノワイヤ層2aを形成する。具体的なMOCVD法によるナノワイヤ層2aの成長方法としては、異種基板1上に成長させる半導体層の材料がGaN系である場合には、例えばキャリアガスとして水素、窒素を用い、V族原料としてアンモニア(NH)を用い、III族原料としてTMG(TrimethylGallium)を用いて、成長温度900~1200℃、成長圧力400mbar以下、V/III比1500などが挙げられる。
【0024】
ここで、ナノワイヤ層2aでは図1(b)に示すように開口部1bの領域上に選択的に柱状結晶が成長している。これは、例えばGaN系材料ではc面サファイアの異種基板1上にc面を主面としたGaN単結晶が成長するが、c面に垂直な6つのm面がファセットとして形成されてc面方向への成長が優先されるためである。したがって、GaN系材料の場合にはナノワイヤ層2aに含まれる複数のナノワイヤは、c面に垂直でm面を側面とする六角柱状となる。図1(b)では開口部1bから垂直に柱状結晶が成長している例を示したが、開口部1bの近傍においてm面が横方向成長で少しマスク1a上を覆うとしてもよい。また、図1(b)ではナノワイヤ層2aに含まれる柱状結晶の上面として平坦なc面を示したが、a面等の特定の結晶面がファセットとして形成されてもよい。
【0025】
次に図1(c)に示す径拡大工程では、MOCVD法を用いてナノワイヤ層2aに含まれる複数の柱状結晶から継続して半導体層を成長させる。このとき、成長条件を調整することで柱状結晶の直径を拡大させながら半導体層を成長することができ、径拡大層2bが形成される。径拡大工程は、隣接する柱状結晶から成長された径拡大層2b同士が結合するまで継続される。
【0026】
径拡大層2bを成長させるための成長条件としては、ナノワイヤ形成工程よりも成長温度を下げることや、成長圧力を上げることV/III比を上げる等がある。具体的には、例えばキャリアガスとして水素、窒素を用い、V族原料としてアンモニア(NH)を用い、III族原料としてTMGを用いて、成長温度700~900℃、成長圧力400mbar以上、V/III比3000~5000などが挙げられる。
【0027】
次に図1(d)に示す下地層形成工程では、MOCVD法を用いて径拡大層2bから継続して半導体層を成長させ、隣接する柱状結晶であるナノワイヤ同士を結合させて、異種基板1の全面にわたって下地層2cを形成する。ここで図1(d)に示すように、マスク1a上の領域には柱状結晶であるナノワイヤ層2aが成長されず、径拡大層2bと下地層2cがオーバーハングでマスク1aの上方を覆っており、マスク1a上には空隙が形成されている。図1(d)に示した下地層形成工程までで、本発明における半導体成長用基板の製造方法は完了し、本発明における半導体成長用基板が得られる。
【0028】
最後に図1(e)に示す半導体層形成工程では、MOCVD法を用いてGaN3を下地層2c上に成長する。この半導体層形成工程は、下地層形成工程から継続して同一のMOCVD装置で実施されるとしてもよく、下地層形成工程の終了後に得られた半導体成長用基板をMOCVD装置から取出して保管し、後工程として別のMOCVD装置で実施されるとしてもよい。
【0029】
本実施形態における半導体成長用基板の製造方法によって得られる半導体成長用基板は、異種基板1上に形成されたナノサイズからミクロンサイズの柱状結晶であるナノワイヤを複数備えるナノワイヤ層2aと、ナノワイヤの直径が拡大して変化する径拡大層2bと、隣接するナノワイヤ同士が結合して構成された下地層2cを備える。
【0030】
ナノワイヤ層2aに含まれるナノワイヤは、ナノサイズからミクロンサイズの柱状結晶であるため、異種基板1の主面との界面の面積が極端に小さく、格子不整合や線膨張係数差に起因する結晶欠陥が十分に低減されている。また、ナノワイヤ層2aではナノサイズからミクロンサイズの柱状結晶により結晶欠陥が低減されるため、従来の横方向成長を用いた欠陥低減よりもナノワイヤ層2a、径拡大層2b、下地層2cの合計厚さを低減することができ、成長時間の短縮と使用原料の低減を図ることができる。
【0031】
上述した結晶欠陥低減の効果は、柱状結晶のc面に平行な断面における幅方向のサイズが小さいほど効果が大きいため、ナノワイヤのサイズは好ましくは1μm以上10μm未満であり、より好ましくは1μm以上5μm未満であり、さらに好ましくは1μm以上3μm未満であり、最も好ましくはナノサイズである。
【0032】
また、径拡大層2bおよび下地層2cは、ナノワイヤ層2aから継続して成長されているため、同様に結晶欠陥は十分に低減されている。さらに、ナノワイヤ層2aから継続して成長される径拡大層2bでは、横方向成長により結晶欠陥が横方向に曲げられるため、下地層2cまで貫通する結晶欠陥をさらに低減することができる。これにより、本実施形態の半導体成長用基板では、下地層2cの結晶欠陥が十分に低減されており、安価な異種基板を用いながらも結晶欠陥を低減して良好な結晶品質の半導体層を成長することが可能となる。
【0033】
(第2実施形態)
次に、本発明の第2実施形態について図2を用いて説明する。第1実施形態と重複する内容は説明を省略する。図2は、本発明の第2実施形態における半導体発光素子10の構造を模式的に示す断面図である。
【0034】
図2に示す半導体発光素子10は、異種基板1、ナノワイヤ層2a、径拡大層2b、下地層2c、GaN層3、n型半導体層4、活性層5、p型半導体層6、n側電極7、p側電極8を有している。ここでは半導体発光素子10としてLEDの例を示したが、公知の半導体レーザ構造を形成してもよい。
【0035】
第1実施形態と同様に、異種基板1を用意してマスク1aを形成し、MOCVD法でナノワイヤ層2a、径拡大層2b、下地層2cを成長させる。続いてMOCVD法でGaN層3、n型半導体層4、活性層5、p型半導体層6を順次成長させる。
【0036】
次に、所定のマスクパターンを用いてフォトリソグラフィーとエッチングによりp型半導体層6と活性層5の一部を除去してn型半導体層4の一部を露出させる。次に、n型半導体層4とp型半導体層6の露出面に蒸着等により電極材料を形成し、ダイシングして個別チップ化することで半導体発光素子10を得る。
【0037】
ここではn型半導体層4、p型半導体層6をそれぞれ単層で説明したが、それぞれ材料や組成の異なる複数の層を含んでいるとしてもよく、例えば、n型半導体層4とp型半導体層6にクラッド層、コンタクト層、電流拡散層、電子ブロック層、導波路層などを含めてもよい。また、活性層5も単層で説明したが、多重量子井戸構造(MQW:Multi Quantum Well)などの複数層で構成してもよい。
【0038】
n型半導体層4は、GaN層3上にエピタキシャル成長され、c面を主面とするn型不純物がドープされた半導体層であり、n側電極7から電子が注入されて活性層5に電子を供給する層である。n型半導体層4を構成する材料は、III-V族化合物半導体層としては、例えばGaN、AlGaN、InGaN、AlInGaNなどが挙げられ、n型不純物としてはSiなどが挙げられる。
【0039】
活性層5は、n型半導体層4上にエピタキシャル成長され、c面を主面とする半導体層であり、層内で電子と正孔が発光再結合することで半導体発光素子10が発光する。活性層5は、n型半導体層4とp型半導体層6よりもバンドギャップが小さい材料で構成されており、例えばInGaN、AlInGaNなどが挙げられる。活性層5は意図的に不純物を含まないノンドープとしてもよく、n型不純物を含むn型やp型不純物を含むp型としてもよい。
【0040】
p型半導体層6は、活性層5上にエピタキシャル成長され、c面を主面とする半導体層であり、p側電極8から正孔が注入されて活性層5に正孔を供給する層である。p型半導体層6を構成する材料は、III-V族化合物半導体層としては、例えばGaN、AlGaN、InGaN、AlInGaNなどが挙げられ、p型不純物としてはZnやMgなどが挙げられる。
【0041】
本実施の形態でも、半導体発光素子10は異種基板1上にナノワイヤ層2a、径拡大層2b、下地層2cを形成し、GaN層3、n型半導体層4、活性層5、p型半導体層6をエピタキシャル成長している。したがって、第1実施形態で述べたようにナノワイヤによって結晶欠陥や貫通転位を十分に抑制することができ、その上に成長されたn型半導体層4、活性層5、p型半導体層6も良好な結晶性となる。これにより、n型半導体層4、活性層5、p型半導体層6の特性も良好になり、半導体発光素子10の外部量子効率の向上などが見込まれる。
【0042】
(第3実施形態)
次に、本発明の第3実施形態について説明する。第1実施形態と重複する内容は説明を省略する。図3は、本実施形態における半導体素子20の構造を模式的に示す断面図である。本発明における半導体成長用基板を用いた半導体装置は、LEDや半導体レーザ等の半導体発光素子10に限定されず、半導体成長用基板上に機能層を備えるHEMT等の半導体素子であってもよい。
【0043】
図3に示すように半導体素子30は、異種基板1、ナノワイヤ層2a、径拡大層2b、下地層2c、電子走行層23、電子供給層24、保護膜25、ソース電極26、ゲート電極27、ドレイン電極28pを有している。ここでは半導体素子20としてHEMTの例を示したが、公知の半導体素子であれば素子構造は限定されない。また、HEMTとして公知の構造を各層に設けることや、p型層やn型層を追加するとしてもよい。
【0044】
電子走行層23は、下地層2c上にエピタキシャル成長されて電子が移動する層であり、例えばGaNで構成されている。電子供給層24は、電子走行層23上にエピタキシャル成長された電子走行層23よりもバンドギャップが大きいn型の半導体層であり、例えばn型AlGaNで構成されている。電子走行層23の電子供給層24との界面近傍には二次元電子ガス層が形成される。したがって、電子走行層23と電子供給層24の組み合わせは、本発明における機能層に相当している。
【0045】
保護膜25は、電子供給層24上の所定の領域に形成された絶縁膜であり、保護膜25が形成されていない領域がソース電極26、ゲート電極27、ドレイン電極28を形成する領域となる。ソース電極26およびドレイン電極28は、電子供給層24上に形成された金属材料からなる電極であり、電子供給層24とオーミック接触する。ゲート電極27は、電子供給層24上に形成された金属材料からなる電極であり、電子供給層24とショットキー接合する。
【0046】
電子供給層24内では、二次元電子ガス層の形成により電子走行層23との界面近傍で空乏層が形成され、ゲート電極27との界面ではショットキー接合により空乏層が形成される。したがって、ゲート電極27に印加する電圧を変化させることで、電界効果により空乏層の厚みを調整して二次元電子ガスの濃度を制御し、ソース電極26とドレイン電極28の間を流れる電流を制御することができる。
【0047】
本実施の形態でも、半導体素子20は異種基板1上にナノワイヤ層2a、径拡大層2b、下地層2cを形成し、電子走行層23、電子供給層24をエピタキシャル成長している。したがって、第1実施形態で述べたようにナノワイヤによって結晶欠陥や貫通転位を十分に抑制することができ、その上に成長された電子走行層23、電子供給層24も良好な結晶性となる。これにより、電子走行層23、電子供給層24の特性も良好になり、半導体素子20の性能向上などが見込まれる。
【0048】
(第4実施形態)
次に、本発明の第4実施形態について説明する。第1実施形態と重複する内容は説明を省略する。第2実施形態では、半導体発光素子10として異種基板1とナノワイヤ層2a、径拡大層2bおよび下地層2cを含めた構造のものを示したが、基板裏面側から研磨やエッチング、レーザーアブレーションなどの技術を用いて、異種基板1やナノワイヤ層2a、径拡大層2bを除去するとしてもよい。また、異種基板1を除去した側にn側電極7を設け、p側電極8とn側電極7とを対向させてもよい。
【0049】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【0050】
10…半導体発光素子
1…異種基板
1a…マスク
1b…開口部
2a…ナノワイヤ層
2b…径拡大層
2c…下地層
3…GaN層
4…n型半導体層
5…活性層
6…p型半導体層
7…n側電極
8…p側電極
20…半導体素子
23…電子走行層
24…電子供給層
25…保護膜
26…ソース電極
27…ゲート電極
28…ドレイン電極
図1
図2
図3