特許 7054926 透明圧電デバイス及び同デバイスを製造するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-04-07

(45)【発行日】2022-04-15

(54)【発明の名称】透明圧電デバイス及び同デバイスを製造するための方法

(51)【国際特許分類】

   H01L 41/187 20060101AFI20220408BHJP

   H01L 41/318 20130101ALI20220408BHJP

   H01L 41/317 20130101ALI20220408BHJP

   H01L 41/047 20060101ALI20220408BHJP

   H01L 41/29 20130101ALI20220408BHJP

   H01L 41/09 20060101ALI20220408BHJP

   H01L 41/113 20060101ALI20220408BHJP

   H03H 9/145 20060101ALI20220408BHJP

   H03H 9/25 20060101ALI20220408BHJP

   H03H 3/08 20060101ALI20220408BHJP

【ＦＩ】

H01L41/187

H01L41/318

H01L41/317

H01L41/047

H01L41/29

H01L41/09

H01L41/113

H03H9/145 C

H03H9/25 C

H03H3/08

【請求項の数】 13

(21)【出願番号】P 2018558674

(86)(22)【出願日】2017-05-16

(65)【公表番号】

(43)【公表日】2019-09-05

(86)【国際出願番号】 EP2017061757

(87)【国際公開番号】W WO2017202652

(87)【国際公開日】2017-11-30

【審査請求日】2020-05-11

(31)【優先権主張番号】LU93084

(32)【優先日】2016-05-24

(33)【優先権主張国・地域又は機関】LU

(73)【特許権者】

【識別番号】518008275

【氏名又は名称】ルクセンブルク インスティトゥート オブ サイエンス アンド テクノロジー（リスト）

(74)【代理人】

【識別番号】100091683

【弁理士】

【氏名又は名称】▲吉▼川 俊雄

(74)【代理人】

【識別番号】100179316

【弁理士】

【氏名又は名称】市川 寛奈

(72)【発明者】

【氏名】セット，ダニエル

(72)【発明者】

【氏名】ディフェイ，エマニュエル

【審査官】小山 満

(56)【参考文献】

【文献】特開２００６－１８５３６２（ＪＰ，Ａ）

【文献】国際公開第９０／０１３１４９（ＷＯ，Ａ１）

【文献】特開２００４－１０１２８３（ＪＰ，Ａ）

【文献】特表２０１６－５００８３０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１３／０３３４５２２（ＵＳ，Ａ１）

【文献】特開２０１５－０２３０５３（ＪＰ，Ａ）

【文献】米国特許出願公開第２００６／０１３９３４１（ＵＳ，Ａ１）

【文献】欧州特許出願公開第０１６７７１８１（ＥＰ，Ａ２）

【文献】米国特許出願公開第２００４／００３７０１６（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１５／０２８５９６２（ＵＳ，Ａ１）

【文献】国際公開第２０１４／０４８８１８（ＷＯ，Ａ１）

【文献】欧州特許出願公開第０２７１３１９６（ＥＰ，Ａ１）

【文献】米国特許出願公開第２０１５／００２２５９２（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ４１／００－４１／４７

Ｈ０３Ｈ ９／１４５

Ｈ０３Ｈ ９／２５

Ｈ０３Ｈ ３／０８

(57)【特許請求の範囲】

【請求項1】

透明圧電デバイス（２）であって：
・透明基板（４）と；
・透明圧電層（６）と；
・交互嵌合型電極の透明層（８）と；
を備え、
前記圧電層（６）は、前記基板（４）と前記交互嵌合型電極の透明層（８）との間に配置される、透明圧電デバイス（２）において；
前記デバイスは、前記基板（４）と前記圧電層（６）との間に透明誘電層（１０）を更に備え、前記誘電層（１０）は、１ｎｍと３０ｎｍとの間で構成される厚さを有し、
前記透明圧電層（６）は前記透明基板（４）の表面の少なくとも７０％を覆う、
透明圧電デバイス（２）。

【請求項2】

請求項１に記載のデバイス（２）であって、
前記透明圧電層（６）は均一な堆積層である、デバイス（２）。

【請求項3】

請求項１又は２に記載のデバイス（２）であって、
交互嵌合型電極の前記透明層（８）は、２つの同一平面内の電極（８１）を備え、各電極は、交互嵌合される複数の指部（８２）を有する、デバイス（２）。

【請求項4】

請求項１から請求項３のいずれか一項に記載のデバイス（２）であって、
電極の前記透明層（８）は、導電性の透明金属酸化物を備える、デバイス（２）。

【請求項5】

請求項１から請求項４のいずれか一項に記載のデバイス（２）であって、
前記基板（４）は、溶融石英ウェーハ又はガラス基板である、デバイス（２）。

【請求項6】

請求項１から請求項５のいずれか一項に記載のデバイス（２）であって、
前記圧電層（６）は、１０μｍ未満の厚さ、好ましくは０．１μｍよりも大きな、且つ／又は２μｍよりも小さな厚さを有する、デバイス（２）。

【請求項7】

請求項１から請求項６のいずれか一項に記載のデバイス（２）であって、
前記誘電層（１０）は、２０ｎｍよりも小さな厚さを有する、デバイス（２）。

【請求項8】

透明圧電デバイスを生産するための方法であって：
前記方法は、
・透明基板を提供するステップ（１００）と；
・前記透明基板上に透明圧電層を堆積させるステップ（１０２）と；
前記透明基板上に交互嵌合型電極の透明層を堆積させるステップ（１０４）と；
を備え、
透明圧電層を堆積させる前記ステップ（１０２）は、交互嵌合型電極の透明層を堆積させる前記ステップ（１０４）の前に実施される、方法において；
前記方法は、前記透明基板上に透明圧電層を堆積させる前記ステップ（１０２）の前に、前記透明基板上に透明誘電層を堆積させるステップを更に備え、前記誘電層は、１ｎｍと３０ｎｍとの間で構成される厚さを有し、前記透明圧電層は前記透明基板の表面の少なくとも７０％を覆う、方法。

【請求項9】

請求項８に記載の方法であって、
前記デバイスは、請求項１から請求項７のいずれか一項に記載のものである、方法。

【請求項10】

請求項８又は請求項９に記載の方法であって、
透明圧電層を堆積させる前記ステップ（１０２）は、スピンコーティング及びゾル－ゲル法によって実施される、方法。

【請求項11】

請求項８から請求項１０のいずれか一項に記載の方法であって、
交互嵌合型電極の透明層を堆積させる前記ステップ（１０４）は、原子層堆積とリフトオフ・リソグラフィとによって、及び／又は、原子層堆積とリソグラフィ及びエッチングとによって実施される、方法。

【請求項12】

請求項１０に記載の方法であって、
前記ゾル－ゲル法は、次の連続したステップである：
・乾燥させるステップと；
・熱分解するステップと；
・結晶化させるステップと；
を備える、方法。

【請求項13】

請求項１０又は請求項１２に記載の方法であって、
前記スピンコーティングと、前記乾燥させるステップ及び前記熱分解するステップとは、３回繰り返される、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、透明圧電デバイスに向けられる。本発明はまた、透明圧電デバイスを生産するための方法に向けられる。

【背景技術】

【0002】

透明圧電デバイスは、通常、金属／絶縁体／金属（ＭＩＭ）構造を有する。それらのデバイスは、透明基板及び透明圧電層を備え、前記圧電層は、２つの透明電極層の間に構成されるが、その様子は、特許文献１に記載される通りである。しかしながら、これらのデバイスは、大きくて重く、且つ、短絡に関して高い確率を示す。

【0003】

先行技術に関する特許文献２は、透明且つ可撓性の圧電デバイスを開示している。該デバイスはマイカ層を備え、このマイカ層上に、電極層が配置される。電極層は透明であり、且つ、交互嵌合型電極から成る。電極層は、その後、ジルコン酸チタン酸鉛（ＰＺＴ）のナノワイヤから成る圧電材料によって覆われる。該デバイスはまた、電極層の上側及び下側に接合される２つの保護層を備える。しかしながら、該デバイスは可撓性であり、且つ小型である。交互嵌合型電極は、マイカ基板上に形成されるが、このマイカ基板は、その後、薄板化される必要がある。圧電層は、ナノワイヤから成るが、該ナノワイヤは、交互嵌合型電極と結合される、又は混成される必要がある。その上、ＰＺＴナノワイヤは電極上及びマイカ基板上に堆積されるため、圧電材料の接触が不均一である。圧電層を堆積させるその方法では、均一な圧電層を有することは可能ではない。該デバイスは、ＰＺＴナノワイヤと電極層との間で、不十分な接触を示す。

【先行技術文献】

【特許文献】

【0004】

【文献】国際公開第２０１３１６４５４０号

【文献】中国特許第１０５１８５８９８号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、技術的課題に向けて、先行技術の少なくとも１つの欠点に対する解決法を提供しなければならない。特に、本発明は、技術的課題に向けて、透明基板上に透明圧電デバイスを提供しなければならない。本発明はまた、技術的課題に向けて、生産の時間及びコストに関する有効な方法を提供しなければならない。

【課題を解決するための手段】

【0006】

本発明は、透明基板と、透明圧電層と、交互嵌合型電極の透明層とを備える透明圧電デバイスに向けられ、そこでは、圧電層は、基板と交互嵌合型電極の層との間に堆積される。

【0007】

好ましい実施形態によれば、透明圧電層は、均一な堆積層である。

【0008】

好ましい実施形態によれば、交互嵌合型電極の透明層は、２つの同一平面上の電極を備え、各々の電極は、交互嵌合される複数の指部を有する。

【0009】

好ましい実施形態によれば、圧電層は、透明基板の表面の少なくとも１０％、好ましくは少なくとも５０％、より好ましくは少なくとも７０％を覆う。

【0010】

好ましい実施形態によれば、電極の透明層は、導電性の透明な金属酸化物を備える。

【0011】

好ましい実施形態によれば、デバイスは、基板と圧電層との間に透明誘電層を更に備える。

【0012】

好ましい実施形態によれば、基板は溶融石英ウェーハである。

【0013】

好ましい実施形態によれば、基板はガラス基板である。

【0014】

好ましい実施形態によれば、圧電層は、１０μｍ未満の厚さ、好ましくは０．１μｍよりも大きな、且つ／又は２μｍよりも小さな厚さを有する。

【0015】

好ましい実施形態によれば、誘電層は、１ｎｍと３０ｎｍとの間で構成される厚さ、好ましくは１ｎｍよりも大きな、且つ／又は２０ｎｍよりも小さな厚さを有する。

【0016】

本発明はまた、透明圧電デバイスを生産するための方法に向けられ、前記方法は、透明基板を提供するステップと；透明基板上に透明圧電層を堆積させるステップと；透明基板上に交互嵌合型電極の透明層を堆積させるステップと；を備え、そこでは、透明圧電層を堆積させるステップは、交互嵌合型電極の透明層を堆積させるステップの前に実施される。

【0017】

好ましい実施形態によれば、本方法は、透明基板上に透明圧電層を堆積させるステップの前に、透明基板上に透明誘電層を堆積させるステップを更に備える。

【0018】

好ましい実施形態によれば、透明圧電層を堆積させるステップは、スピンコーティング及びゾル－ゲル法によって実施される。

【0019】

好ましい実施形態によれば、交互嵌合型電極の透明層を堆積するステップは、原子層堆積とリフトオフ・リソグラフィとによって、及び／又は、原子層堆積とリソグラフィ及びエッチングとによって実施される。

【0020】

好ましい実施形態によれば、ゾル－ゲル法は、乾燥させるステップと；熱分解するステップと；結晶化させるステップと；の連続的なステップを備える。

【0021】

好ましい実施形態によれば、スピンコーティングと、乾燥させるステップ及び熱分解するステップとは、３回繰り返される。

【発明の効果】

【0022】

本発明は以下の点において特に興味深い。興味深い点とは、圧電層上への電極の共形堆積のために、デバイスは、圧電層と電極層との間で良好な接触を示すということである。圧電層上への電極の同一平面堆積によって、短絡を回避することが可能になる。デバイスの構成はまた、圧電材料の良好な最適化を提供する。本方法によって、透明で剛体の基板上への圧電層の共形堆積、及び大きな領域上への圧電デバイスの形成が可能になる。本方法はまた、透明圧電デバイスを生産するための、時間及びコストに関する有効な解決法を提供する。

【図面の簡単な説明】

【0023】

【図1】図１は、本発明によるデバイスの上面図を示す。

【図2】図２は、図１によるデバイスの断面を表す。

【図3】図３は、バイアス電圧（Ｖ）に応じたデバイスの電束密度（μＣ／ｃｍ²）の展開を示す。

【図4】図４は、バイアス電圧（Ｖ）応じた容量（ｐＦ）及び損失係数ｔａｎ（δ）の展開を示す。

【図5】図５は、本発明による方法の主なステップを示すフローチャートである。

【発明を実施するための形態】

【0024】

以下の説明では、「透明（な）」という用語は、材料又はデバイスが、入射する可視光の少なくとも４０％、好ましくは少なくとも７０％、より好ましくは少なくとも９０％を透過させる、ということを表すために使用される。

【0025】

図１は、本発明による圧電デバイス２を表す。デバイス２は、透明基板４（図１では見えない）と、透明圧電層６と、交互嵌合型電極の透明層８とを備える。圧電層６は、基板４と交互嵌合型電極の層８との間に配置される。透明圧電層６は、圧電材料の均一な堆積層、又は圧電材料の連続膜である。圧電層は、ナノワイヤ、ナノロッド、ナノ球体などを含まない。圧電層は、好ましくはＰＺＴを備える。（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ₃、Ｐｂ（Ｍｇ，Ｎｂ）ＴｉＯ₃－ＰｂＴｉＯ₃、ＢｉＦｅＯ₃、（Ｂａ，Ｃａ）（Ｔｉ，Ｚｒ）Ｏ₃、ＡｌＮ、Ｓｃ添加したＡｌＮ、ＺｎＯ、ＬｉＮｂＯ₃もまた、使用することが可能である。交互嵌合型電極の層８は、２つの同一平面内の電極８¹を備えることが可能である。２つの電極８¹は、反対側の電極であり、且つ電極の各々は、複数の（好ましくは５個と１０個の間の、より好ましくは７個の）指部８²を備えることが可能であり、これらの指部は、交互に配置され、且つ、指部間では一定の間隔で配置される。２つの電極８¹は、２つの交互嵌合型の櫛の形態を有することが可能である。各指部８²は、１μｍと５０μｍとの間で構成される幅、好ましくは１０μｍの幅を有する。指部８²は、１μｍと５０μｍとの間で構成されるギャップ又は交互嵌合的スペースによって、互いから一定の間隔で配置されることが可能である。指部は、１０μｍと１００００μｍとの間で構成される長さ、好ましくは５０μｍの長さを有することが可能である。電極の形態は限定的ではなく、且つ電極は、他の形態を有することが可能である。例えば、電極は半円形であり得る。以下の方法によって、電極の指部の寸法及び数を含めて、デバイスの寸法が変わり得る、ということが分かるであろう。

【0026】

交互嵌合型電極の層８は、透明な金属酸化物を備える。好ましくは、交互嵌合型電極の透明層８は、Ａｌ添加したＺｎＯ（ＡＺＯ）を備える。インジウム錫酸化物（ＩＴＯ）、ＲｕＯ₂、又はＩｒＯ₂もまた、使用することが可能である。

【0027】

圧電層６は、透明基板４の表面の少なくとも１０％を覆い、好ましくは基板の表面の少なくとも５０％、より好ましくは少なくとも７０％を覆う。

【0028】

デバイス２は、入射する可視光の少なくとも４０％、好ましくは少なくとも７０％、より好ましくは９０％を透過させる。デバイス２は、広い応用を有することが可能である。デバイス２は、センサ、作動装置として、又は、エネルギー収穫において若しくは他の応用において、使用することが可能である。該デバイスは圧電作動モードｄ３３を有するが、圧電作動モードｄ３３は、長手方向の圧電ひずみ係数に対応する。

【0029】

図２は、図１によるデバイスの断面図である。デバイス２は、底部に透明基板４を備える。基板４は、溶融石英ウェーハであり得る。透明圧電層６は、基板４の上方にあり、且つ、基板４と交互嵌合型電極の透明層８との間に配置される。透明圧電層６は、１０μｍ未満の厚さ、好ましくは０．１μｍよりも大きな、且つ／又は２μｍよりも小さな厚さを有する。交互嵌合型電極の透明層８は、２０ｎｍと１０μｍとの間で構成される厚さ、好ましくは１００ｎｍと１μｍとの間で構成される厚さを有する。

【0030】

デバイス２はまた、基板４と透明圧電層６との間に透明誘電層１０を備える。誘電層１０は、５ｎｍと３０ｎｍとの間で構成される厚さ、好ましくは５ｎｍよりも大きな、且つ／又は２０ｎｍよりも小さな厚さを有する。誘電層は、好ましくはＴｉＯ₂の層である。ＺｒＯ₂、Ａｌ₂Ｏ₃、ＨｆＯ₂、ＡｌＮ、ＰｂＴｉＯ₃、ＰｂＺｒＯ₃、ＢｉＦｅＯ₃、ＰｂＯ、Ｙ₂Ｏ₃、ＣｅＯ₂などもまた、誘電層を形成するのに使用することが可能である。デバイス２はまた、透明な電極層の上方に透明な保護層を備えることが可能である。

【0031】

本発明による圧電デバイスは、その性能を制御するために、試験されてきた。特に、試験を受けるデバイスは、７つの指部を有する２つの電極を備え、各指部は、５０μｍの長さ、１０μｍの幅、及び、５μｍのギャップ又は交互嵌合型のスペースを有する。圧電層はＰＺＴでできており、電極はＡＺＯであり、且つ誘電層は、ＴｉＯ₂でできている。圧電デバイスは、バイアス電圧に従っている。結果は、図３に表されている。図３は、バイアス電圧（Ｖ）に応じた電束密度場Ｐ（μＣ／ｃｍ²）のグラフを示す。バイアス（Ｖ）は、デバイスの圧電材料に加えられる外部電場を表す。グラフは、履歴サイクルを示す。履歴挙動は、強誘電材料の特性である。

【0032】

図４は、バイアス電圧（Ｖ）に応じた容量（ｐＦ）及び誘電損失（ｔａｎ（δ））の展開を示す。圧電デバイスは、面内構成のおかげで、小さな損失を有する。

【0033】

図５は、本発明による、透明圧電デバイスを生産するための方法の主なステップを示すフローチャートである。本方法は、透明基板を提供するステップ１００と、透明基板上に透明圧電層を堆積させるステップ１０２と、透明基板上に交互嵌合型電極の透明層を堆積させるステップ１０４とを備える。透明圧電層を堆積させるステップ１０２は、交互嵌合型電極の透明層を堆積させるステップ１０４の前に実施される。

【0034】

本方法は、透明圧電層を堆積させるステップの前に、透明基板上に透明誘電層を堆積させるステップを更に備えることが可能である。誘電層は、圧電層の成長のための核形成層又は緩衝層として、使用することが可能である。誘電層は、２０ｎｍのチタンを蒸着した後、これを空気中で３０分間、７００℃で熱酸化することによって、実施することが可能である。

【0035】

透明圧電層を堆積させるステップは、スピンコーティング及びゾル－ゲル法によって実施することが可能である。

【0036】

スピンコーティングは、先ず、基板上にＰＺＴ前駆物質溶液を堆積させることによって実施された。その後、基板は、２０ｒｐｍで２０秒間連続的に回転され、次に３６００ｒｐｍで０．５秒間、そして１８００ｒｐｍで３０秒間回転された。

【0037】

スピンコーティングの後、ゾル－ゲル法が実施された。乾燥の第１ステップが実施された。乾燥のステップは、第１のアニーリングを備える。ホットプレートが、１３０℃で５分間使用された。熱分解ステップが、その後、実施された。金属－有機物前駆物質を破壊すると共に、有機化合物を燃焼させるために、第２のアニーリングが、３５０℃で５分間、オーブンを用いて空気中で実施された。

【0038】

スピンコーティング、乾燥、及び熱分解のステップは、３回繰り返される。結晶化ステップが、その後、実施された。固溶体を結晶化させるために、アニーリングが、７００℃で５分間、オーブンを用いて空気中で実施された。アニーリングはまた、急速熱アニーリングプロセスによって実施することも可能である。

【0039】

透明圧電層を堆積させるステップはまた、スパッタリング、ＭＯＣＶＤ、又はパルスレーザ堆積によって実施することも可能である。

【0040】

交互嵌合型電極の透明層を堆積させるステップは、透明な導電性金属の原子層堆積とリフトオフ・リソグラフィのプロセスとによって、又は、透明な導電性金属の原子層堆積と標準的なリソグラフィプロセスの後にエッチングすることとによって、実施することが可能である。特に、原子層堆積の方法によって堆積された透明導電層は、透明金属酸化物、好ましくはＡｌ添加したＺｎＯ、インジウム錫酸化物（ＩＴＯ）、ＲｕＯ₂、又はＩｒＯ₂を備える。前記材料はまた、原子層堆積法の代わりに、スパッタリング又は蒸着によって堆積させることが可能である。ＩＴＯ又はＡＺＯの場合、ゾル－ゲルプロセスを実施することも可能である。

【0041】

本方法は、１ｃｍ²よりも大きな活性領域を有する、本発明による透明圧電デバイスを生産するのに使用することが可能である。例えば、本方法は、１００ｃｍ²の活性領域を有するデバイスを生産するのに使用することが可能である。

【図1】

【図2】

【図3】

【図4】

【図5】