特許 7056482 炭化珪素半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-04-11

(45)【発行日】2022-04-19

(54)【発明の名称】炭化珪素半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20220412BHJP

   H01L 29/12 20060101ALI20220412BHJP

【ＦＩ】

H01L29/78 652H

H01L29/78 652K

H01L29/78 652M

H01L29/78 652T

H01L29/78 653A

【請求項の数】 6

(21)【出願番号】P 2018168755

(22)【出願日】2018-09-10

(65)【公開番号】P2020043197

(43)【公開日】2020-03-19

【審査請求日】2021-04-21

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】斎藤 雄

(72)【発明者】

【氏名】増田 健良

【審査官】上田 智志

(56)【参考文献】

【文献】国際公開第２０１７／０４３６０６（ＷＯ，Ａ１）

【文献】特開２０１５－２６７２６（ＪＰ，Ａ）

【文献】国際公開第２０１４／１０２９９４（ＷＯ，Ａ１）

【文献】国際公開第２０１８／１５５５５３（ＷＯ，Ａ１）

【文献】国際公開第２０１６／００２７６６（ＷＯ，Ａ１）

【文献】国際公開第２０１６／００６３４１（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／１２

(57)【特許請求の範囲】

【請求項1】

第１導電型の炭化珪素半導体の第１層と、
前記第１層の上の前記第１導電型の炭化珪素半導体の第２層と、
前記第２層の上の前記第１導電型とは異なる第２導電型の炭化珪素半導体の第３層と、
前記第３層の上の前記第１導電型の炭化珪素半導体の第４層と、
前記第４層、前記第３層、前記第２層の一部に側面を有する溝と、
前記溝の内部に設けられた絶縁膜と、
前記溝の内部の前記絶縁膜の上に設けられた複数のゲート電極と、
前記ゲート電極の直下の前記第１層に設けられた前記第２導電型の炭化珪素半導体の複数の埋込領域と、
前記第１層において、前記埋込領域の間に設けられた前記第１導電型の炭化珪素半導体の電流狭窄領域と、
を有する縦型トランジスタであって、
ｑを電気素量、ε０を真空中の誘電率、ｋＳｉＣを炭化珪素の比誘電率、Ｖｄを炭化珪素における拡散電位、ＮＤ２を前記第２層における不純物濃度、ＮＤＫを前記電流狭窄領域における不純物濃度、ＴＤ２を前記第２層の厚さ、ＷＵＢを隣り合う前記埋込領域の間隔、ＷＤ２を前記溝の側面における前記第２層と前記第３層との界面の位置から前記埋込領域の端までの前記第２層と前記第３層の界面に平行な距離とした場合に、

【数1】

【数2】

【数3】

をすべてを満たす炭化珪素半導体装置。

【請求項2】

【数4】

を満たす請求項１に記載の炭化珪素半導体装置。

【請求項3】

前記第１層の不純物濃度ＮＤ１は、１．０×１０１６ｃｍ－３以上、５．０×１０１６ｃｍ－３以下であり、
前記第２層の不純物濃度ＮＤ２は、１．０×１０１６ｃｍ－３以上、８．０×１０１６ｃｍ－３以下であり、
前記電流狭窄領域の不純物濃度ＮＤＫは、５．０×１０１６ｃｍ－３以上、１．０×１０１８ｃｍ－３以下である請求項１または請求項２に記載の炭化珪素半導体装置。

【請求項4】

前記第１層は炭化珪素単結晶基板の第１の面側に形成されているものであって、
前記第４層に接するソース電極と、
前記炭化珪素単結晶基板の前記第１の面とは反対の第２の面に設けられたドレイン電極と、
を有する請求項１～請求項３のいずれか一項に記載の炭化珪素半導体装置。

【請求項5】

前記炭化珪素単結晶基板のポリタイプは４Ｈであり、
前記第４層の表面はＳｉ面であり、
前記溝の側面は、前記第４層の表面に対し垂直である請求項４に記載の炭化珪素半導体装置。

【請求項6】

前記炭化珪素単結晶基板のポリタイプは４Ｈであり、
前記第４層の表面はＣ面であり、
前記溝の側面は、前記第４層の表面に対し５０°以上、６０°以下である請求項４に記載の炭化珪素半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、炭化珪素半導体装置に関するものである。

【背景技術】

【0002】

炭化珪素は、従来から半導体装置に幅広く用いられている珪素に比べてバンドギャップが広いことから、高耐圧の半導体装置等に用いられている。このような炭化珪素を用いた半導体装置では、耐圧等の観点より、基板の第１の面にソース電極、第２の面にドレイン電極が形成されている構造のいわゆる縦型トランジスタがある。このような縦型のトランジスタでは、基板の一方の面に溝が形成され、溝の内部を埋め込むことによりゲート電極が形成されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００１－２６７５７０号公報

【文献】特開２０１４－４１９９０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上記のような縦型のトランジスタ等の炭化珪素半導体装置では、耐圧を向上させることと、オン電流を高くすること、の双方が求められている。

【課題を解決するための手段】

【0005】

本実施形態の一観点によれば、炭化珪素半導体装置は、縦型トランジスタであって、第１導電型の炭化珪素半導体の第１層と、第１層の上の第１導電型の炭化珪素半導体の第２層と、第２層の上の第１導電型とは異なる第２導電型の炭化珪素半導体の第３層と、第３層の上の第１導電型の炭化珪素半導体の第４層を有する。また、第４層、第３層、第２層の一部に側面を有する溝と、溝の内部に設けられた絶縁膜と、溝の内部の絶縁膜の上に設けられた複数のゲート電極を有する。更に、ゲート電極の直下の第１層に設けられた第２導電型の炭化珪素半導体の複数の埋込領域と、第１層において、埋込領域の間に設けられた第１導電型の炭化珪素半導体の電流狭窄領域を有する。また、ｑを電気素量、ε０を真空中の誘電率、ｋＳｉＣを炭化珪素の比誘電率、Ｖｄを炭化珪素における拡散電位、ＮＤ２を前記第２層における不純物濃度、ＮＤＫを前記電流狭窄領域における不純物濃度、ＴＤ２を前記第２層の厚さ、ＷＵＢを隣り合う前記埋込領域の間隔、ＷＤ２を前記溝の側面における前記第２層と前記第３層との界面の位置から前記埋込領域の端までの前記第２層と前記第３層の界面に平行な距離とした場合に、

【0006】

【数1】

【0007】

【数2】

【0008】

【数3】

をすべてを満たす。

【発明の効果】

【0009】

本開示によれば、炭化珪素半導体装置において、耐圧を向上させるとともに、オン電流を高くすることができる。

【図面の簡単な説明】

【0010】

【図1】図１は炭化珪素半導体装置の構造図である。

【図2】図２は本開示の第１の実施形態の炭化珪素半導体装置の説明図（１）である。

【図3】図３は本開示の第１の実施形態の炭化珪素半導体装置の説明図（２）である。

【図4】図４は本開示の第１の実施形態の炭化珪素半導体装置の説明図（３）である。

【図5】図５は本開示の第１の実施形態の炭化珪素半導体装置の説明図（４）である。

【図6】図６は本開示の第１の実施形態の炭化珪素半導体装置の特性図（１）である。

【図7】図７は本開示の第１の実施形態の炭化珪素半導体装置の電流密度分布図である。

【図8】図８は本開示の第１の実施形態の炭化珪素半導体装置の電界分布図である。

【図9】図９は本開示の第１の実施形態の炭化珪素半導体装置の特性図（２）である。

【図10】図１０は本開示の第２の実施形態の炭化珪素半導体装置の説明図（１）である。

【図11】図１１は本開示の第２の実施形態の炭化珪素半導体装置の説明図（２）である。

【発明を実施するための形態】

【0011】

実施するための形態について、以下に説明する。

【0012】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。また本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。ここで結晶学上の指数が負であることは、通常、数字の上に"－"（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現している。また、本開示のエピタキシャル成長は、ホモエピタキシャル成長である。

【0013】

〔１〕 本開示の一態様に係る半導体装置は、第１導電型の炭化珪素半導体の第１層と、前記第１層の上の前記第１導電型の炭化珪素半導体の第２層と、前記第２層の上の前記第１導電型とは異なる第２導電型の炭化珪素半導体の第３層と、前記第３層の上の前記第１導電型の炭化珪素半導体の第４層と、前記第４層、前記第３層、前記第２層の一部に側面を有する溝と、前記溝の内部に設けられた絶縁膜と、前記溝の内部の前記絶縁膜の上に設けられた複数のゲート電極と、前記ゲート電極の直下の前記第１層に設けられた前記第２導電型の炭化珪素半導体の複数の埋込領域と、前記第１層において、前記埋込領域の間に設けられた前記第１導電型の炭化珪素半導体の電流狭窄領域と、を有する縦型トランジスタであって、ｑを電気素量、ε０を真空中の誘電率、ｋＳｉＣを炭化珪素の比誘電率、Ｖｄを炭化珪素における拡散電位、ＮＤ２を前記第２層における不純物濃度、ＮＤＫを前記電流狭窄領域における不純物濃度、ＴＤ２を前記第２層の厚さ、ＷＵＢを隣り合う前記埋込領域の間隔、ＷＤ２を前記溝の側面における前記第２層と前記第３層との界面の位置から前記埋込領域の端までの前記第２層と前記第３層の界面に平行な距離とした場合に、

【0014】

【数1】

【0015】

【数2】

【0016】

【数3】

をすべてを満たす。

【0017】

上記のような縦型のトランジスタ等の炭化珪素半導体装置では、耐圧を向上させるとともに、オン電流を高くすることの双方が求められる。耐圧を向上させる方法としては、ゲート電極の直下の第１導電型の炭化珪素半導体の第１層に、第２導電型の炭化珪素半導体の埋込領域を形成する方法がある。しかしながら、形成される埋込領域の幅等により、耐圧が変化したり、オン電流が流れなくなる場合がある。

【0018】

このため、本願発明者は、第１導電型の炭化珪素半導体の第１層において、ゲート電極の直下に第２導電型の炭化珪素半導体の埋込領域を形成した構造の縦型のトランジスタについて鋭意検討を重ねた。この結果、耐圧を向上させるとともに、オン電流を高くすることのできる炭化珪素半導体装置の要件を見出した。本願は、このように本願発明者により見出された知見に基づくものである。

【0019】

〔２〕

【数4】

を満たす。

【0020】

〔３〕 前記第１層の不純物濃度ＮＤ１は、１．０×１０１６ｃｍ－３以上、５．０×１０１６ｃｍ－３以下であり、前記第２層の不純物濃度ＮＤ２は、１．０×１０１６ｃｍ－３以上、８．０×１０１６ｃｍ－３以下であり、前記電流狭窄領域の不純物濃度ＮＤＫは、５．０×１０１６ｃｍ－３以上、１．０×１０１８ｃｍ－３以下である。

【0021】

〔４〕 前記第１層は炭化珪素単結晶基板の第１の面側に形成されているものであって、前記第４層に接するソース電極と、前記炭化珪素単結晶基板の前記第１の面とは反対の第２の面に設けられたドレイン電極と、を有する。

【0022】

〔５〕 前記炭化珪素単結晶基板のポリタイプは４Ｈであり、前記第４層の表面はＳｉ面であり、前記溝の側面は、前記第４層の表面に対し垂直である。

【0023】

〔６〕 前記炭化珪素単結晶基板のポリタイプは４Ｈであり、前記第４層の表面はＣ面であり、前記溝の側面は、前記第４層の表面に対し５０°以上、６０°以下である。

【0024】

［本開示の実施形態の詳細］
以下、本開示の一実施形態（以下「本実施形態」と記す）について詳細に説明するが、本実施形態はこれらに限定されるものではない。

【0025】

〔第１の実施形態〕
最初に、炭化珪素半導体装置である縦型のトランジスタについて、図１に基づき説明する。尚、以下の炭化珪素半導体装置の構造の図面では、便宜上、炭化珪素半導体装置を形成している各々の層の膜厚や幅等は実際とは異なっている。

【0026】

図１に示される縦型トランジスタとなる炭化珪素半導体装置は、炭化珪素単結晶基板１０の第１の面１０ａの上に、第１のｎ型層２１、ｐ型層２２、第２のｎ型層２３が順に形成されている。また、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１を除去することにより溝３０が形成されている。溝３０は、第２のｎ型層２３の表面に対し、側面３０ａが斜面となるように形成されており、溝３０の側面３０ａは、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１の一部により形成されている。溝３０の内部の側面３０ａ及び底面３０ｂ、溝３０の近傍の第２のｎ型層２３の上には、ゲート絶縁膜４０が形成されており、溝３０の内部のゲート絶縁膜４０の上には、ゲート電極５１が形成されている。

【0027】

ゲート電極５１の上には、ゲート電極５１の全体を覆うように層間絶縁膜６１が形成されており、更に、層間絶縁膜６１を覆うバリアメタル層６２が形成されている。

【0028】

また、第２のｎ型層２３の上にＮｉ膜を成膜し、熱処理をすることにより、Ｎｉと第２のｎ型層２３に含まれるＳｉ（シリコン）とが合金化し、ＮｉＳｉによりオーミックコンタクト層５２ａが形成される。このようにオーミックコンタクト層５２ａを形成することにより、コンタクト抵抗を低くすることができる。オーミックコンタクト層５２ａ及びバリアメタル層６２の上には、Ａｌ等を成膜することにより、ソース電極５２が形成されている。また、炭化珪素単結晶基板１０の第１の面１０ａとは反対の第２の面１０ｂには、Ｎｉ膜を成膜し熱処理をすることにより、オーミックコンタクト層５３ａが形成されており、オーミックコンタクト層５３ａの上には、ドレイン電極５３が形成されている。

【0029】

第１のｎ型層２１は、ｎ型ドリフト層であり、ｎ型となる不純物元素が比較的低い濃度でドープされている層である。ｐ型層２２は、ｐ型チャネル層であり、ｐとなる不純物元素がドープされている層である。第２のｎ型層２３は、高濃度のｎ型コンタクト層であり、第１のｎ型層２１よりも、ｎ型となる不純物元素の濃度が高い層である。

【0030】

図１に示される縦型の炭化珪素半導体装置では、ゲート電極５１に所定の電圧が印加されると、ｐ型層２２のゲート絶縁膜４０の近傍の領域にチャネルが形成され、第１のｎ型層２１と第２のｎ型層２３との間が導通する。これにより、ソース電極５２とドレイン電極５３との間に電流が流れ、炭化珪素半導体装置がオンになる。尚、ゲート電極５１に所定の電圧が印加されていない場合には、ｐ型層２２にはチャネルは形成されず、ソース電極５２とドレイン電極５３との間には電流は流れないため、炭化珪素半導体装置はオフ状態となる。

【0031】

図１に示される縦型の炭化珪素半導体装置は、炭化珪素単結晶基板１０の第１の面１０ａに炭化珪素エピタキシャル層が形成されている炭化珪素エピタキシャル基板が用いられている。炭化珪素エピタキシャル層にはｎ型となる不純物元素がドープされている。この炭化珪素エピタキシャル層の表面より、ｐ型となる不純物元素としてＡｌ（アルミニウム）をイオン注入することによりｐ型層２２が形成され、ｎ型となる不純物元素としてＰ（リン）をイオン注入することにより第２のｎ型層２３が形成される。炭化珪素エピタキシャル層のイオン注入では、イオン注入される不純物元素のイオンの加速電圧等を変化させることにより、不純物元素のイオンがイオン注入される深さを変えることができる。このようにして、炭化珪素エピタキシャル層の表面側に第２のｎ型層２３を形成し、第２のｎ型層２３よりも深い領域にｐ型層２２を形成することができる。炭化珪素エピタキシャル層において、不純物元素がイオン注入されたｐ型層２２、第２のｎ型層２３を除く領域が、第１のｎ型層２１となる。

【0032】

縦型の炭化珪素半導体装置では、オン電流を高くすることと、ソース電極５２とドレイン電極５３との間における耐圧を高くすることの双方が求められている。しかしながら、図１に示される縦型の炭化珪素半導体装置では、ソース電極５２とドレイン電極５３との間に電圧を印加すると、ゲート絶縁膜４０のドレイン電極５３側の端部において電界が集中し、破壊が生じる場合がある。このような破壊が生じない電圧の値が耐圧となる。ゲート絶縁膜４０のドレイン電極５３側の端部において電界集中を緩和するため、ゲート電極５１の直下の第１のｎ型層２１にｐ型領域を形成した構造のものが考えられる。しかしながら、このようなｐ型領域を形成すると、縦型の炭化珪素半導体装置の耐圧は向上するものの、ｐ型領域より広がる空乏層の影響により、オン電流が減少してしまう場合がある。

【0033】

（炭化珪素半導体装置）
次に、第１の実施形態における炭化珪素半導体装置について、図２～図５に基づき説明する。図２及び図３は、第１の実施形態における炭化珪素半導体装置を炭化珪素単結晶基板１０の第１の面１０ａに対し垂直に切断した断面図であり、図４及び図５は、炭化珪素単結晶基板１０の第１の面１０ａに対し平行に切断した断面図である。具体的には、図４は、図２における一点鎖線２Ａ－２Ｂの近傍、及び、図３における一点鎖線３Ａ－３Ｂの近傍において切断した断面図である。図５は、図２における一点鎖線２Ｃ－２Ｄの近傍、及び、図３における一点鎖線３Ｃ－３Ｄの近傍において切断した断面図である。図２は、図４における一点鎖線２Ａ－２Ｂ、及び、図５における一点鎖線２Ｃ－２Ｄにおいて切断した断面図である。図３は、図４における一点鎖線３Ａ－３Ｂ、及び、図５における一点鎖線３Ｃ－３Ｄの近傍において切断した断面図である。炭化珪素単結晶基板１０における炭化珪素のポリタイプは４Ｈである。４Ｈのポリタイプの炭化珪素は、電子移動度、絶縁破壊電界強度等が、他のポリタイプよりも優れているからである。

【0034】

図２に示されるように、第１の実施形態における炭化珪素半導体装置は、炭化珪素単結晶基板１０の第１の面１０ａの上に、第１のｎ型層１２１、第２のｎ型層１２２、ｐ型層１２３、第３のｎ型層１２４が順に形成されている。また、第３のｎ型層１２４、ｐ型層１２３、第２のｎ型層１２２の一部を除去することにより溝１３０が形成されている。 溝１３０は、いわゆるＶ字状の溝であり、このため第３のｎ型層１２４の表面はＣ（炭素）面となっている。具体的には、第３のｎ型層１２４、ｐ型層１２３、第２のｎ型層１２２の一部を除去することによりＶ字状の溝１３０が形成されている。Ｖ字状の溝１３０は、第３のｎ型層１２４の表面に対し、側面１３０ａが５５°±５°、即ち、５０°以上、６０°以下の範囲で傾斜している。よって、Ｖ字状の溝１３０の側面１３０ａは、第３のｎ型層１２４、ｐ型層１２３、第２のｎ型層１２２の一部により形成されている。Ｖ字状の溝１３０は熱エッチングにより形成することができ、これにより、｛０－３３－８｝面は側面１３０ａとなるＶ字状の溝１３０を形成することができる。

【0035】

Ｖ字状の溝１３０の内部の側面１３０ａ及び底面１３０ｂ、Ｖ字状の溝１３０の近傍の第３のｎ型層１２４の上には、ゲート絶縁膜１４０が形成されている。また、Ｖ字状の溝１３０の内部のゲート絶縁膜１４０の上には、ポリシリコンを成膜することによりゲート電極１５１が形成されている。尚、第１のｎ型層１２１は、ゲート電極１５１側の第１のｎ型層上層１２１ａと、炭化珪素単結晶基板１０側の第１のｎ型層下層１２１ｄと、により形成されている。

【0036】

尚、本願においては、第１のｎ型層上層１２１ａを第１層と記載し、第２のｎ型層１２２を第２層と記載し、ｐ型層１２３を第３層と記載し、第３のｎ型層１２４を第４層と記載する場合がある。

【0037】

ゲート電極１５１の上には、ゲート電極１５１の全体を覆うように層間絶縁膜６１が形成されており、更に、層間絶縁膜６１を覆うバリアメタル層６２が形成されている。

【0038】

また、第３のｎ型層１２４の上にＮｉ膜を成膜し、熱処理をすることにより、Ｎｉと第３のｎ型層１２４に含まれるＳｉ（シリコン）とが合金化し、ＮｉＳｉによりオーミックコンタクト層５２ａが形成される。オーミックコンタクト層５２ａ及びバリアメタル層６２の上には、Ａｌ等を成膜することによりソース電極５２が形成されている。また、炭化珪素単結晶基板１０の第１の面１０ａとは反対の第２の面１０ｂには、Ｎｉ膜を成膜し熱処理をすることにより、オーミックコンタクト層５３ａが形成されており、オーミックコンタクト層５３ａの上には、ドレイン電極５３が形成されている。

【0039】

本実施形態における半導体装置においては、第１のｎ型層１２１、第２のｎ型層１２２によりｎ型ドリフト層が形成される。ｐ型層１２３は、ｐ型チャネル層であり、第３のｎ型層１２４は、高濃度のｎ型コンタクト層である。また、ゲート電極１５１の直下の第２のｎ型層１２２と第１のｎ型層上層１２１ａとの間には、埋込ｐ型領域１２５が形成されている。埋込ｐ型領域１２５は、ゲート電極１５１の直下の第１のｎ型層上層１２１ａに埋め込まれるように形成されている。

【0040】

また、第１のｎ型層上層１２１ａにおいて、隣り合う埋込ｐ型領域１２５と埋込ｐ型領域１２５との間には、電流狭窄ｎ型領域１２６が形成されている。尚、埋込ｐ型領域１２５に接続するためのｐ型接続領域１２７が形成されている。

【0041】

本実施形態における半導体装置においては、ゲート電極１５１の直下の第１のｎ型層１２１には、埋込ｐ型領域１２５が形成されている。このように、ゲート電極１５１の直下の第１のｎ型層１２１に、埋込ｐ型領域１２５を形成することにより、ゲート絶縁膜１４０における電界集中を緩和することができ、耐圧を向上させることができる。

【0042】

本実施形態における縦型の炭化珪素半導体装置では、ゲート電極１５１に所定の電圧が印加されると、ｐ型層１２３のゲート絶縁膜１４０の近傍の領域にチャネルが形成され、第３のｎ型層１２４と第２のｎ型層１２２との間が導通する。これにより、ソース電極５２とドレイン電極５３との間に電流が流れ、炭化珪素半導体装置がオンになる。この際、オン電流は、埋込ｐ型領域１２５と埋込ｐ型領域１２５との間の電流狭窄ｎ型領域１２６を流れる。従って、オン電流は、第２のｎ型層１２２においては、埋込ｐ型領域１２５を避けるように流れる。尚、ゲート電極１５１に所定の電圧が印加されていない場合には、ｐ型層１２３にはチャネルは形成されず、ソース電極５２とドレイン電極５３との間には電流は流れないため、炭化珪素半導体装置はオフ状態となる。

【0043】

ところで、縦型の炭化珪素半導体装置形成される埋込ｐ型領域１２５の幅が広すぎると、隣り合う埋込ｐ型領域１２５より広がる空乏層が一体となるため、オン電流が流れなくなってしまう。また、オン電流を高くするため、例えば、埋込ｐ型領域１２５の幅を狭くしすぎると、ゲート絶縁膜１４０において電界集中しやすくなる。

【0044】

本実施形態における縦型の炭化珪素半導体装置では、埋込ｐ型領域１２５等より広がる空乏層の範囲を不純物濃度や厚さ等により規定することにより、オン電流を十分に確保しつつ、耐圧の向上を図るものである。

【0045】

具体的には、本実施形態における炭化珪素半導体装置は、下記の数１～数４に示す式を満たしている。

【0046】

【数1】

【0047】

【数2】

【0048】

【数3】

【0049】

【数4】

【0050】

上記の式において、ｑは電気素量を示し、ε０は真空中の誘電率を示し、ｋＳｉＣは、炭化珪素（ＳｉＣ）の比誘電率、Ｖｄは炭化珪素における拡散電位を示す。ＮＤ２は第２のｎ型層１２２における不純物濃度、ＴＤ２は第２のｎ型層１２２の厚さを示す。ＷＤ２は、溝１３０の側面１３０ａにおける第２のｎ型層１２２とｐ型層１２３との界面の位置から、埋込ｐ型領域１２５の端１２５ａまでの第２のｎ型層１２２とｐ型層１２３との界面に平行な距離を示す。ＮＤＫは電流狭窄ｎ型領域１２６における不純物濃度、ＷＵＢは隣り合う埋込ｐ型領域１２５の間隔、即ち、電流狭窄ｎ型領域１２６の幅、ＮＤ１は第１のｎ型層上層１２１ａにおける不純物濃度を示す。尚、埋込ｐ型領域１２５の端１２５ａは、埋込ｐ型領域１２５と電流狭窄ｎ型領域１２６との境界となる。

【0051】

数１に示す式は、ゲート電極１５１及び埋込ｐ型領域１２５より第２のｎ型層１２２に広がる空乏層により、オン電流が流れなくなることを防ぎ、第２のｎ型層１２２においてオン電流が流れる領域を確保するためのものである。

【0052】

数２に示す式は、ゲート絶縁膜１４０における電界集中を緩和するためのものである。

【0053】

数３に示す式は、埋込ｐ型領域１２５より電流狭窄ｎ型領域１２６に広がる空乏層により、オン電流が流れなくなることを防ぎ、電流狭窄ｎ型領域１２６においてオン電流が流れる領域を確保するためのものである。

【0054】

数４に示す式は、埋込ｐ型領域１２５を設けることにより、第２のｎ型層１２２において流れるオン電流は、埋込ｐ型領域１２５を迂回するように流れるため、このオン電流の低下を防ぐためのものである。

【0055】

上記の数４の式に代えて、更に、下記の数５の式を満たすものであってもよい。

【0056】

【数5】

【0057】

第１のｎ型層下層１２１ｄは、厚さＴＤ１ｄが約８．５μｍであり、不純物濃度ＮＤ１ｄが、３．０×１０１５ｃｍ－３以上、２．０×１０１６ｃｍ－３以下となるように、ｎ型となる不純物元素としてＰ（リン）がドープされている。例えば、不純物濃度ＮＤ１ｄは約８．０×１０１５ｃｍ－３である。

【0058】

第１のｎ型層上層１２１ａは、厚さＴＤ１ａが約１．５μｍであり、不純物濃度ＮＤ１が１．０×１０１６ｃｍ－３以上、５．０×１０１６ｃｍ－３以下、例えば、約２．０×１０１６ｃｍ－３となるように、ｎ型となる不純物元素としてＰがドープされている。

【0059】

第２のｎ型層１２２は、厚さＴＤ２が約０．５５μｍであり、不純物濃度ＮＤ２が１．０×１０１６ｃｍ－３以上、８．０×１０１６ｃｍ－３以下、例えば、約８．０×１０１６ｃｍ－３となるように、ｎ型となる不純物元素としてＰがドープされている。

【0060】

ｐ型層１２３は、厚さＴＢが約０．２μｍであり、不純物濃度が１．０×１０１７ｃｍ－３以上、３．０×１０１８ｃｍ－３以下、例えば、約５．０×１０１７ｃｍ－３となるように、ｐ型となる不純物元素としてＡｌ（アルミニウム）がドープされている。

【0061】

第３のｎ型層１２４は、厚さＴＣが約０．２５μｍであり、不純物濃度が１．０×１０１８ｃｍ－３以上、５．０×１０１９ｃｍ－３以下、例えば、約１．０×１０１９ｃｍ－３となるように、ｎ型となる不純物元素としてＰがドープされている。

【0062】

また、ゲート電極１５１の直下の埋込ｐ型領域１２５は、不純物濃度が５．０×１０１７ｃｍ－３以上、５．０×１０１８ｃｍ－３以下、例えば、約１．０×１０１８ｃｍ－３の濃度となるように、ｐ型となる不純物元素としてＡｌがドープされている。埋込ｐ型領域１２５は、厚さは約１．０μｍであり、第２のｎ型層１２２と埋込ｐ型領域１２５との界面に平行な方向の幅ＷＵは約２．４μｍであり、隣り合う埋込ｐ型領域１２５の間隔ＷＵＢは約１．２μｍとなるように形成されている。

【0063】

埋込ｐ型領域１２５の間に形成される電流狭窄ｎ型領域１２６は、不純物濃度ＮＤＫが５．０×１０１６ｃｍ－３以上、１．０×１０１８ｃｍ－３以下、例えば、約１．０×１０１７ｃｍ－３となるように、ｎ型となる不純物元素としてＰがドープされている。

【0064】

尚、不純物濃度の関係は、ＮＤ１＜ＮＤ２＜ＮＤＫとなっている。また、埋込ｐ型領域１２５における不純物濃度は、電流狭窄ｎ型領域１２６における不純物濃度よりも高い。また、この半導体装置におけるセルピッチＰＣは、約３．６μｍである。

【0065】

また、溝１３０の深さＤＴは約０．６μｍである。溝１３０の側面１３０ａの第２のｎ型層１２２とｐ型層１２３との界面の位置から、埋込ｐ型領域１２５の端１２５ａまでの第２のｎ型層１２２とｐ型層１２３との界面に平行な距離ＷＤ２は、約０．９５μｍである。従って、ＴＤ２＜ＷＤ２の関係を満たしている。

【0066】

本実施形態における縦型の炭化珪素半導体装置は、炭化珪素単結晶基板１０の第１の面１０ａの上に、不純物元素がドープされた炭化珪素エピタキシャル層を形成し、更に、炭化珪素エピタキシャル層に不純物元素をイオン注入することにより形成される。炭化珪素エピタキシャル層にイオン注入する際、イオン注入される不純物元素のイオンの加速電圧等を変化させることにより、不純物元素のイオンがイオン注入される深さを変えることができる。また、埋込ｐ型領域１２５等は、埋込ｐ型領域１２５が形成される領域に開口部を有するハードマスクを形成して、不純物元素のイオンをイオン注入することにより形成することができる。

【0067】

尚、ｎ型の不純物元素の濃度及びｐ型の不純物元素の濃度は、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析）により測定することができる。また、本願において、単に不純物濃度とは、実効ドナー濃度（Ｎｄ－Ｎａ）または実効アクセプタ濃度（Ｎａ－Ｎｄ）を意味するものとする。実効ドナー濃度（Ｎｄ－Ｎａ）とは、ドナーとなるｎ型の不純物元素の濃度（Ｎｄ）からアクセプタとなるｐ型の不純物元素の濃度（Ｎａ）を引いた値である。また、実効アクセプタ濃度（Ｎａ－Ｎｄ）とは、アクセプタとなるｐ型の不純物元素の濃度（Ｎａ）からドナーとなるｎ型の不純物元素の濃度（Ｎｄ）を引いた値である。

【0068】

実効ドナー濃度及び実効アクセプタ濃度の測定は、最初に、例えば、集束イオンビーム（Focused Ion Beam：ＦＩＢ）装置を用いて、図３及び図４に示すように炭化珪素半導体装置の断面を加工する。次に、走査電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）を用いて、不純物が注入された領域の導電型がｐ型かｎ型かの判定を行う。例えば、加速電圧が３ｋＶ、倍率が１００００倍の条件でＳＥＭ観察を行った場合、明るい領域がｐ型領域であり、暗い領域がｎ型領域である。次に、上記の断面におけるｐ型領域及びｎ型領域について走査型拡がり抵抗顕微鏡（Scanning Spreading Resistance Microscopy：ＳＳＲＭ）を用いて不純物濃度を測定する。ｐ型領域の不純物濃度が実効アクセプタ濃度であり、ｎ型領域の不純物濃度が実効ドナー濃度である。

【0069】

（シミュレーション）
次に、本実施形態における縦型の炭化珪素半導体装置について行ったシミュレーションについて説明する。図６は、本実施形態の縦型の炭化珪素半導体装置において、ドレイン－ソース電圧（ＶＤＳ）が２．０Ｖの場合のゲート－ソース電圧（ＶＧＳ）とドレイン電流（ＩＤ）との関係を示す。尚、ゲートしきい値電圧（Ｖｔｈ）は２．５Ｖである。

【0070】

図７は、この炭化珪素半導体装置に、ゲート－ソース電圧（ＶＧＳ）を１５Ｖ印加した場合における電流密度分布のシミュレーションの結果である。図７に示されるように、第２のｎ型層１２２、埋込ｐ型領域１２５の間の電流狭窄ｎ型領域、第１のｎ型層１２１の電流密度は高く、オン電流が流れている。この炭化珪素半導体装置における特性オン抵抗の値は、２．０３ｍΩｃｍ２であり、十分にオン電流が流れる。

【0071】

次に、この炭化珪素半導体装置のドレイン－ソース間に、１５２０Ｖの電圧を印加した場合、図８に示されるような電界強度分布が生じる。図８に示されるように、第２のｎ型層１２２とｐ型層１２３との界面近傍のゲート絶縁膜１４０の部分ＥＯＸに電界集中しており、また、埋込ｐ型領域１２５の部分ＥＳｉＣにおいても電界集中している。このように、本実施形態の炭化珪素半導体装置においては、電界集中する部分が部分ＥＯＸと部分ＥＳｉＣに分散されるため、炭化珪素半導体装置の耐圧が向上する。

【0072】

図９は、この炭化珪素半導体装置において、ゲート－ソース電圧（ＶＧＳ）が０．０Ｖの場合のドレイン－ソース電圧（ＶＤＳ）と、ドレイン電流（ＩＤ）及び電界強度との関係を示す。ゲート絶縁膜１４０の部分ＥＯＸは、ドレイン－ソース電圧（ＶＤＳ）が印加されると、電界強度が２．７ＭＶ／ｃｍとなり、その後、ドレイン－ソース電圧（ＶＤＳ）を上昇させても電界強度は僅かに上昇するのみである。埋込ｐ型領域１２５の部分ＥＳｉＣでは、ドレイン－ソース電圧（ＶＤＳ）が印加されると、電界強度が１．６ＭＶ／ｃｍとなり、その後、ドレイン－ソース電圧（ＶＤＳ）が４００Ｖまでは電界強度は殆ど変化はない。ドレイン－ソース電圧（ＶＤＳ）が４００Ｖを超えると、ドレイン－ソース電圧（ＶＤＳ）の上昇に伴い、電界強度は徐々に上昇し、ドレイン－ソース電圧（ＶＤＳ）が約１５２０Ｖで、ゲート絶縁膜１４０の部分ＥＯＸの電界強度と略同じになる。

【0073】

以上のように、本実施形態における縦型のトランジスタ等の炭化珪素半導体装置においては、耐圧を向上させることと、オン電流を高くすることを両立させることができる。

【0074】

〔第２の実施形態〕
次に、第２の実施形態について説明する。本実施形態における縦型トランジスタとなる炭化珪素半導体装置は、図１０及び図１１に示されるように、第３のｎ型層１２４の表面に対し、垂直な側面２３０ａを有する溝２３０が形成されている構造のものである。尚、図１０は、図４における一点鎖線２Ａ－２Ｂ、及び、図５における一点鎖線２Ｃ－２Ｄに対応する部分の断面図である。図１１は、図４における一点鎖線３Ａ－３Ｂ、及び、図５における一点鎖線３Ｃ－３Ｄに対応する部分の断面図である。

【0075】

本実施形態における炭化珪素半導体装置では、第３のｎ型層１２４の表面はＳｉ（シリコン）面となっている。溝２３０は、ＲＩＥ等により、第３のｎ型層１２４、ｐ型層１２３、第２のｎ型層１２２を除去することにより形成されており、溝２３０の側面２３０ａは、第３のｎ型層１２４の表面に対し垂直となるものである。よって、溝２３０の側面２３０ａは、第３のｎ型層１２４、ｐ型層１２３、第２のｎ型層１２２の一部により形成されている。溝２３０の内部の側面２３０ａ及び底面２３０ｂ、溝２３０の近傍の第３のｎ型層１２４の上には、ゲート絶縁膜２４０が形成されており、溝２３０の内部のゲート絶縁膜２４０の上には、ゲート電極２５１が形成されている。本願において、上記の垂直とは、厳密な意味での垂直を意味するものではなく、垂直とみなされる範囲であって、本実施形態における効果を奏する範囲で幅を有していることを意味する。

【0076】

尚、上記以外の内容については、第１の実施形態と同様である。

【0077】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【符号の説明】

【0078】

１０ 炭化珪素単結晶基板
１０ａ 第１の面
１０ｂ 第２の面
１１ 炭化珪素エピタキシャル層
１１ａ 表面
２１ 第１のｎ型層
２２ ｐ型層
２３ 第２のｎ型層
３０ 溝
３０ａ 側面
３０ｂ 底面
４０ ゲート絶縁膜
５１ ゲート電極
５２ ソース電極
５２ａ オーミックコンタクト層
５３ ドレイン電極
５３ａ オーミックコンタクト層
６１ 層間絶縁膜
６２ バリアメタル層
６３ パッシベーション膜
１２１ 第１のｎ型層
１２２ 第２のｎ型層
１２３ ｐ型層
１２４ 第３のｎ型層
１２５ 埋込ｐ型領域
１２５ａ 端
１２７ ｐ型接続領域
１３０ 溝
１３０ａ 側面
１３０ｂ 底面
１４０ ゲート絶縁膜
１５１ ゲート電極
２３０ 溝
２３０ａ 側面
２３０ｂ 底面
２４０ ゲート絶縁膜
２５１ ゲート電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】