▶ ユニサンティス エレクトロニクス シンガポール プライベート リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2022-04-11
(45)【発行日】2022-04-19
(54)【発明の名称】半導体素子メモリ装置
(51)【国際特許分類】
G11C 16/04 20060101AFI20220412BHJP
G11C 11/401 20060101ALI20220412BHJP
H01L 27/10 20060101ALI20220412BHJP
H01L 21/8242 20060101ALI20220412BHJP
H01L 27/108 20060101ALI20220412BHJP
【ＦＩ】
G11C16/04
G11C11/401
H01L27/10 451
H01L27/108 321
【請求項の数】
7
(21)【出願番号】P 2021525272
(86)(22)【出願日】2021-01-25
(86)【国際出願番号】 JP2021002368
【審査請求日】2021-05-10
(73)【特許権者】
【識別番号】311014428
【氏名又は名称】ユニサンティス エレクトロニクス シンガポール プライベート リミテッド
【氏名又は名称原語表記】Ｕｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ．
(74)【代理人】
【識別番号】100094569
【弁理士】
【氏名又は名称】田中 伸一郎
(74)【代理人】
【識別番号】100109070
【弁理士】
【氏名又は名称】須田 洋之
(74)【代理人】
【識別番号】100067013
【弁理士】
【氏名又は名称】大塚 文昭
(74)【代理人】
【識別番号】100086771
【弁理士】
【氏名又は名称】西島 孝喜
(74)【代理人】
【識別番号】100109335
【弁理士】
【氏名又は名称】上杉 浩
(72)【発明者】
【氏名】作井 康司
(72)【発明者】
【氏名】原田 望
【審査官】後藤 彰
(56)【参考文献】
【文献】特開２００８－２１８５５６（ＪＰ，Ａ）
【文献】特開２００６－８０２８０（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ１１Ｃ １６／０４
Ｇ１１Ｃ １１／４０１
Ｈ０１Ｌ ２７／１０
Ｈ０１Ｌ ２１／８２４２
(57)【特許請求の範囲】
【請求項1】
基板上に、前記基板に対して、垂直方向に立つか、または水平方向に伸延する半導体母体と、前記半導体母体の両端にある第１の不純物層と、第２の不純物層と、
前記第１の不純物層と前記第２の不純物層の間の前記半導体母体の側面の一部または全てを囲み、前記第１の不純物層に接するか、または、近接した第１のゲート絶縁層と、
前記半導体母体の側面の一部または全てを囲み、前記第１のゲート絶縁層に繋がり、且つ前記第２の不純物層に接するか、または、近接した第２のゲート絶縁層と、
前記第１のゲート絶縁層を覆う第１のゲート導体層と、
前記第２のゲート絶縁層を覆う第２のゲート導体層と、
前記半導体母体が前記第１のゲート絶縁層と、前記第２のゲート絶縁層とで覆われたチャネル半導体層をと、有し、
前記第１のゲート導体層と、前記第２のゲート導体層と、前記第１の不純物領域と、前記第２の不純物領域と、に印加する電圧を制御して、前記チャネル半導体層の内部に、インパクトイオン化現象、またはゲート誘起ドレインリーク電流により生成した正孔群を保持し、
書込み動作時に、前記チャネル半導体層の電圧を、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高い、第１のデータ保持電圧とし、
前記第１のゲート導体層と前記チャネル半導体層との間の第１の容量結合と、前記第２のゲート導体層と前記チャネル半導体層との間の第２の容量結合とにより、前記チャネル半導体層の電圧を前記第１のデータ保持電圧よりも高い電圧に制御して、前記チャネル半導体層の電圧が、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高くなるまで、前記正孔群のうちの残存正孔群を前記チャネル半導体層の内部から、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方通して除去し、
消去動作時に、前記第１の容量結合及び前記第２の容量結合により、前記チャネル半導体層の電圧を、前記第１のデータ保持電圧よりも低い、第２のデータ保持電圧とする、
ことを特徴とする柱状半導体メモリセル。
【請求項2】
前記消去動作時に、前記第１のゲート導体層の電圧を、第１の電圧から、前記第１の電圧よりも高い第２の電圧とし、前記第２のゲート導体層の電圧を、第３の電圧から、前記第３の電圧よりも高い第４の電圧とし、
第１の期間において、前記第１の容量結合と前記第２の容量結合とにより、前記チャネル半導体層の電圧を前記第１のデータ保持電圧よりも高い電圧に制御し、
第２の期間において、前記チャネル半導体層の電圧を、前記第１の不純物層と前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高くなるまで、前記正孔群のうちの残存正孔群を前記チャネル半導体層の内部から、前記第１の不純物層と、前記第２の不純物層の一方もしくは両方を通して抜きとり、
第３の期間において、前記第１の容量結合と前記第２の容量結合とにより、前記チャネル半導体層の電圧を、前記第１のデータ保持電圧よりも低い、第２のデータ保持電圧とする、
ことを特徴とする請求項１に記載の柱状半導体メモリセル。
【請求項3】
前記第１の不純物領域と、前記第２の不純物領域と、に印加する電圧により前記第１の容量結合及び前記第２の容量結合の一方もしくは両方を用い、前記チャネル半導体層の電圧を変化させる前記第１の期間と、前記第２の期間の一部、又はすべての期間で、前記チャネル半導体層に反転層を形成させない、ことを特徴とする請求項１に記載の柱状半導体メモリセル。
【請求項4】
前記第１のゲート導体層と、前記チャネル半導体層との間、の第１のゲート容量が、前記第２のゲート導体層と、前記チャネル半導体層との間、の第２のゲート容量よりも大きくなるように形成する、ことを特徴とする請求項１に記載の柱状半導体メモリセル。
【請求項5】
請求項１乃至４のいずれかに記載の柱状半導体メモリセルを複数個行列状に配列してブロックとし、前記メモリ消去動作の際に前記ブロック内の全ての前記半導体母体に対して、同時に前記メモリ消去動作を行う、ことを特徴とする柱状半導体メモリ装置。
【請求項6】
請求項５に記載の柱状半導体メモリ装置を複数配置したブロック群を含み、前記第１の不純物層は、ソース線と接続し、前記第２の不純物層は、ビット線と接続し、前記第１のゲート導体層と前記第２のゲート導体層のうちの一方がワード線と接続すれば、他方が第１の駆動制御線と接続し、
前記ソース線は、前記ブロック内の前記半導体母体間で繋がり、
前記ソース線と、前記ビット線と、前記第１の駆動制御線と、前記ワード線とに印加する電圧により、前記ブロック群の中の選択した前記ブロックの全ての前記半導体母体にある前記残存正孔群を除去する前記消去動作を行う、
ことを特徴とする柱状半導体メモリ装置。
【請求項7】
前記ブロックの物理アドレスと論理アドレスを対応させる論物変換テーブルと、前記論物変換テーブルを管理するコントローラ回路を備え、前記論物変換テーブルと、前記コントローラ回路とが、片方、もしくは、両方が前記柱状半導体メモリセルの外部にある、
ことを特徴とする請求項５又は６に記載の柱状半導体メモリ装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子を用いた柱状半導体メモリ装置に関する。
【背景技術】
【0002】
近年、ＬＳＩ（Large Scale Integration) 技術開発において、メモリ素子の高集積化と高性能化が求められている。
【0003】
通常のプレナー型ＭＯＳトランジスタでは、チャネルが半導体基板の上表面に沿う水平方向に延在する。これに対して、ＳＧＴのチャネルは、半導体基板の上表面に対して垂直な方向に延在する（例えば、特許文献１、非特許文献１を参照）。このため、ＳＧＴはプレナー型ＭＯＳトランジスタと比べ、半導体装置の高密度化が可能である。このＳＧＴを選択トランジスタとして用いて、キャパシタを接続したＤＲＡＭ（Dynamic Random Access Memory、例えば、非特許文献２を参照）、抵抗変化素子を接続したＰＣＭ（Phase Change Memory、例えば、非特許文献３を参照）、ＲＲＡＭ（Resistive Random Access Memory、例えば、非特許文献４を参照)、電流により磁気スピンの向きを変化させて抵抗を変化させるＭＲＡＭ（Magneto-resistive Random Access Memory、例えば、非特許文献５を参照）などの高集積化を行うことができる。また、キャパシタを有しない、１個のＭＯＳトランジスタで構成された、ＤＲＡＭメモリセル（非特許文献７を参照）などがある。本願は、抵抗変化素子やキャパシタを有しない、ＭＯＳトランジスタのみで構成可能な、ダイナミック フラッシュ メモリに関する。
【0004】
図８（ａ）～（ｄ）に、前述したキャパシタを有しない、１個のＭＯＳトランジスタで構成された、ＤＲＡＭメモリセルの書込み動作と、図９（ａ）と（ｂ）に、動作上の問題点と、図１０（ａ）～（ｃ）に、読出し動作を示す（非特許文献７～１０を参照）。図８（ａ）は、“１”書込み状態を示している。ここで、メモリセルは、ＳＯＩ基板１００に形成され、ソースＮ+層１０３にはソース線ＳＬが接続され、ドレインＮ+層１０４にはビット線ＢＬが接続され、ゲート導電層１０５にはワード線ＷＬが接続され、ＭＯＳトランジスタ１１０のフローティングボディ（Floating Body）１０２により構成され、キャパシタを有さず、ＭＯＳトランジスタ１１０が１個でＤＲＡＭのメモリセルが構成されている。なお、フローティングボディ１０２直下には、ＳＯＩ基板のＳｉＯ2層１０１が接している。このＭＯＳトランジスタ１１０、１個で構成されたメモリセルの“１”書込みを行う際には、ＭＯＳトランジスタ１１０を飽和領域で動作させる。すなわち、ソースＮ+層１０３から延びる電子のチャネル１０７には、ピンチオフ点１０８があり、ビット線が接続しているドレインＮ+層１０４までには、到達していない。このようにドレインＮ+層に接続されたビット線ＢＬとゲート導電層１０５に接続されたワード線ＷＬを共に高電圧にして、ゲート電圧をドレイン電圧の約１／２程度で、ＭＯＳトランジスタ１１０を動作させると、ドレインＮ+層１０４近傍のピンチオフ点１０８において、電界強度が最大となる。この結果、ソースＮ+層１０３からドレインＮ+層１０４に向かって流れる加速された電子は、Ｓｉの格子に衝突して、その時に失う運動エネルギーによって、電子・正孔対が生成される（インパクトイオン化現象）。発生した大部分の電子（図示せず）は、ドレインＮ+層１０４に到達する。また、ごく一部のとても熱い電子は、ゲート酸化膜１０９を飛び越えて、ゲート導電層１０５に到達する。そして、同時に発生した正孔１０６は、フローティングボディ１０２を充電する。この場合、発生した正孔は、フローティングボディ１０２がＰ型Ｓｉのため、多数キャリアの増分として、寄与する。フローティングボディ１０２は、生成された正孔１０６で満たされ、フローティングボディ１０２の電圧がソースＮ+層１０３よりもＶｂ以上に高くなると、さらに生成された正孔は、ソースＮ+層１０３に放電する。ここで、Ｖｂは、ソースＮ+層１０３とＰ層のフローティングボディ１０２との間のＰＮ接合のビルトイン電圧であり、約０．７Ｖである。図８（ｂ）には、生成された正孔１０６でフローティングボディ１０２が飽和充電された様子を示している。
【0005】
次に、図８（ｃ）を用いて、メモリセル１１０の“０”書込み動作を説明する。共通な選択ワード線ＷＬに対して、ランダムに“１”書込みのメモリセル１１０と“０”書込みのメモリセル１１０が存在する。図８（ｃ）では、“１”書込み状態から“０”書込み状態に書き換わる様子を示している。“０”書込み時には、ビット線ＢＬの電圧を負バイアスにして、ドレインＮ+層１０４とＰ層のフローティングボディ１０２との間のＰＮ接合を順バイアスにする。この結果、フローティングボディ１０２に予め前サイクルで生成された正孔１０６は、ビット線ＢＬに接続されたドレインＮ+層１０４に流れる。書込み動作が終了すると、生成された正孔１０６で満たされたメモリセル１１０（図８（ｂ））と、生成された正孔が吐き出されたメモリセル１１０（図８（ｃ））の２つのメモリセルの状態が得られる。正孔１０６で満たされたメモリセル１１０のフローティングボディ１０２の電位は、生成された正孔がいないフローティングボディ１０２よりも高くなる。したがって、“１”書込みのメモリセル１１０のしきい値電圧は、“０”書込みのメモリセル１１０のしきい値電圧よりも低くなる。その様子を図８（ｄ）に示している。
【0006】
次に、この１個のＭＯＳトランジスタ１１０で構成されたメモリセルの動作上の問題点を図９（ａ）と（ｂ）を用いて、説明する。図９（ａ）で示したように、フローティングボディの容量ＣFBは、ワード線の接続されたゲートとフローティングボディ間の容量ＣWLと、ソース線の接続されたソースＮ+層１０３とフローティングボディ１０２との間のＰＮ接合の接合容量CSLと、ビット線の接続されたドレインＮ+層１０４とフローティングボディ１０２との間のＰＮ接合の接合容量CBLとの総和で、
CFB = CWL + CBL + CSL （１０）
で表される。また、ワード線の接続されたゲートとフローティングボディ間の容量結合比βWLは、
βWL＝ＣWL／（CWL + CBL + CSL） （１１）
で表される。したがって、読出し時または書込み時にワード線電圧ＶWLが振幅すると、メモリセルの記憶ノード（接点）となるフローティングボディ１０２の電圧も、その影響を受ける。その様子を図９（ｂ）に示している。読出し時、または、書込み時にワード線電圧ＶWLが０ＶからＶWLHに上昇すると、フローティングボディ１０２の電圧ＶFBは、ワード線電圧が変化する前の初期状態の電圧ＶFB1からＶFB2へワード線との容量結合によって上昇する。その電圧変化量ΔＶFBは、
ΔＶFB ＝ ＶFB1 － ＶFB2
＝ βWL ×ＶWLH （１２）
で表される。
ここで、式（１１）のβWLにおいて、ＣWLの寄与率が大きく、例えば、ＣWL：ＣBL：ＣSL＝８：１：１である。この場合、β＝０．８となる。ワード線が、例えば、書込み時の５Ｖから、書込み終了後に０Ｖになると、ワード線ＷＬとフローティングボディ１０２との容量結合によって、フローティングボディ１０２が、５Ｖ×βWL＝４Ｖも振幅ノイズを受ける。このため、書込み時のフローティングボディ１０２の“１”電位と“０”電位との電位差マージンを十分に取れない問題点があった。
CFB = CWL + CBL + CSL （１０）
で表される。また、ワード線の接続されたゲートとフローティングボディ間の容量結合比βWLは、
βWL＝ＣWL／（CWL + CBL + CSL） （１１）
で表される。したがって、読出し時または書込み時にワード線電圧ＶWLが振幅すると、メモリセルの記憶ノード（接点）となるフローティングボディ１０２の電圧も、その影響を受ける。その様子を図９（ｂ）に示している。読出し時、または、書込み時にワード線電圧ＶWLが０ＶからＶWLHに上昇すると、フローティングボディ１０２の電圧ＶFBは、ワード線電圧が変化する前の初期状態の電圧ＶFB1からＶFB2へワード線との容量結合によって上昇する。その電圧変化量ΔＶFBは、
ΔＶFB ＝ ＶFB1 － ＶFB2
＝ βWL ×ＶWLH （１２）
で表される。
ここで、式（１１）のβWLにおいて、ＣWLの寄与率が大きく、例えば、ＣWL：ＣBL：ＣSL＝８：１：１である。この場合、β＝０．８となる。ワード線が、例えば、書込み時の５Ｖから、書込み終了後に０Ｖになると、ワード線ＷＬとフローティングボディ１０２との容量結合によって、フローティングボディ１０２が、５Ｖ×βWL＝４Ｖも振幅ノイズを受ける。このため、書込み時のフローティングボディ１０２の“１”電位と“０”電位との電位差マージンを十分に取れない問題点があった。
【0007】
図１０（ａ）～（ｃ）に読出し動作を示しており、図１０（ａ）は、“１”書込み状態を、図１０（ｂ）は、“０”書込み状態を示している。しかし、実際には、“１”書込みでフローティングボディ１０２にＶｂが書き込まれていても、書込み終了でワード線が０Ｖに戻ると、フローティングボディ１０２は、負バイアスに引き下げられる。“０”が書かれる際には、さらに深く負バイアスになってしまうため、図１０（ｃ）に示すように、書込みの際に“１”と“０”との電位差マージンを十分に大きく出来ないため、実際にキャパシタを有しない、ＤＲＡＭメモリセルの製品化が困難な状況にあった。
【先行技術文献】
【特許文献】
【0008】
【文献】特開平２－１８８９６６号公報
【文献】特開平３－１７１７６８号公報
【文献】特許第３９５７７７４号公報
【非特許文献】
【0009】
【文献】Hiroshi Takato, Kazumasa Sunouchi, Naoko Okabe, Akihiro Nitayama, Katsuhiko Hieda, Fumio Horiguchi, and Fujio Masuoka: IEEE Transaction on Electron Devices, Vol.38, No.3, pp.573-578 (1991)
【文献】H. Chung, H. Kim, H. Kim, K. Kim, S. Kim, K. Dong, J. Kim, Y.C. Oh, Y. Hwang, H. Hong, G. Jin, and C. Chung: “4F2 DRAM Cell with Vertical Pillar Transistor (VPT),” 2011 Proceeding of the European Solid-State Device Research Conference, (2011)
【文献】H. S. Philip Wong, S. Raoux, S. Kim, Jiale Liang, J. R. Reifenberg, B. Rajendran, M. Asheghi and K. E. Goodson: “Phase Change Memory,” Proceeding of IEEE, Vol.98, No 12, December, pp.2201-2227 (2010)
【文献】T. Tsunoda, K. Kinoshita, H. Noshiro, Y. Yamazaki, T. Iizuka, Y. Ito, A. Takahashi, A. Okano, Y. Sato, T. Fukano, M. Aoki, and Y. Sugiyama: “Low Power and High Speed Switching of Ti-doped NiO ReRAM under the Unipolar Voltage Source of less than 3V,” IEDM (2007)
【文献】W. Kang, L. Zhang, J. Klein, Y. Zhang, D. Ravelosona, and W. Zhao: “Reconfigurable Codesign of STT-MRAM Under Process Variations in Deeply Scaled Technology,” IEEE Transaction on Electron Devices, pp.1-9 (2015)
【文献】M. G. Ertosum, K. Lim, C. Park, J. Oh, P. Kirsch, and K. C. Saraswat: “Novel Capacitorless Single-Transistor Charge-Trap DRAM (1T CT DRAM) Utilizing Electron,” IEEE Electron Device Letter, Vol. 31, No.5, pp.405-407 (2010)
【文献】J. Wan, L. Rojer, A. Zaslavsky, and S. Critoloveanu: “A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration,” Electron Device Letters, Vol. 35, No.2, pp.179-181 (2012)
【文献】T. Ohsawa, K. Fujita, T. Higashi, Y. Iwata, T. Kajiyama, Y. Asao, and K. Sunouchi: “Memory design using a one-transistor gain cell on SOI,” IEEE JSSC, vol.37, No.11, pp1510-1522 (2002).
【文献】T. Shino, N. Kusunoki, T. Higashi, T. Ohsawa, K. Fujita, K. Hatsuda, N. Ikumi, F. Matsuoka, Y. Kajitani, R. Fukuda, Y. Watanabe, Y. Minami, A. Sakamoto, J. Nishimura, H. Nakajima, M. Morikado, K. Inoh, T. Hamamoto, A. Nitayama: “Floating Body RAM Technology and its Scalability to 32nm Node and Beyond,” IEEE IEDM (2006).
【文献】E. Yoshida: “A Capacitorless 1T-DRAM Technology Using Gate-Induced Drain-Leakage (GIDL) Current for Low-Power and High-Speed Embedded Memory,” IEEE IEDM (2006).
【文献】J. Y. Song, W. Y. Choi, J. H. Park, J. D. Lee, and B-G. Park: “Design Optimization of Gate-All-Around (GAA) MOSFETs,” IEEE Trans. Electron Devices, vol. 5, no. 3, pp.186-191, May 2006.
【文献】N. Loubet, et al.: “Stacked Nanosheet Gate-All-Around Transistor to Enable Scaling Beyond FinFET,” 2017 IEEE Symposium on VLSI Technology Digest of Technical Papers, T17-5, T230-T231, June 2017.
【文献】H. Jiang, N. Xu, B. Chen, L. Zeng1, Y. He, G. Du, X. Liu and X. Zhang: “Experimental investigation of self-heating effect (SHE) in multiple-fin SOI FinFETs,” Semicond. Sci. Technol. 29 (2014) 115021 (7pp).
【文献】E. Yoshida, and T. Tanaka: “A Capacitorless 1T-DRAM Technology Using Gate-Induced Drain-Leakage (GIDL) Current for Low-Power and High-Speed Embedded Memory,” IEEE Transactions on Electron Devices, Vol. 53, No. 4, pp. 692-69, Apr. 2006.
【発明の概要】
【発明が解決しようとする課題】
【0010】
ＳＧＴを用いたメモリ装置でキャパシタを無くした、１個のトランジス型のＤＲＡＭ（ゲインセル）では、ワード線とフローティング状態のＳＧＴのボディとの容量結合カップリングが大きく、データ読み出し時や書き込み時にワード線の電位を振幅させると、直接ＳＧＴボディへのノイズとして、伝達されてしまう問題点があった。この結果、誤読み出しや記憶データの誤った書き換えの問題を引き起こし、キャパシタを無くした１トランジス型のＤＲＡＭ（ゲインセル）の実用化が困難となっていた。
【課題を解決するための手段】
【0011】
上記の課題を解決するために、本発明に係る柱状半導体メモリセルは、
基板上に、前記基板に対して、垂直方向に立つか、または水平方向に伸延する半導体母体と、
前記半導体母体の両端にある第１の不純物層と、第２の不純物層と、
前記第１の不純物層と前記第２の不純物層の間の前記半導体母体の側面の一部または全てを囲み、前記第１の不純物層に接するか、または、近接した第１のゲート絶縁層と、
前記半導体母体の側面の一部または全てを囲み、前記第１のゲート絶縁層に繋がり、且つ前記第２の不純物層に接するか、または、近接した第２のゲート絶縁層と、
前記第１のゲート絶縁層を覆う第１のゲート導体層と、
前記第２のゲート絶縁層を覆う第２のゲート導体層と、
前記半導体母体が前記第１のゲート絶縁層と、前記第２のゲート絶縁層とで覆われたチャネル半導体層をと、有し、
前記第１のゲート導体層と、前記第２のゲート導体層と、前記第１の不純物領域と、前記第２の不純物領域と、に印加する電圧を制御して、前記チャネル半導体層の内部に、インパクトイオン化現象、またはゲート誘起ドレインリーク電流により生成した正孔群を保持し、
書込み動作時に、前記チャネル半導体層の電圧を、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高い、第１のデータ保持電圧とし、
前記第１のゲート導体層と前記チャネル半導体層との間の第１の容量結合と、前記第２のゲート導体層と前記チャネル半導体層との間の第２の容量結合とにより、前記チャネル半導体層の電圧を前記第１のデータ保持電圧よりも高い電圧に制御して、前記チャネル半導体層の電圧が、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高くなるまで、前記正孔群のうちの残存正孔群を前記チャネル半導体層の内部から、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方通して除去し、
消去動作時に、前記第１の容量結合及び前記第２の容量結合により、前記チャネル半導体層の電圧を、前記第１のデータ保持電圧よりも低い、第２のデータ保持電圧とする、
ことを特徴とする。（第１発明）
基板上に、前記基板に対して、垂直方向に立つか、または水平方向に伸延する半導体母体と、
前記半導体母体の両端にある第１の不純物層と、第２の不純物層と、
前記第１の不純物層と前記第２の不純物層の間の前記半導体母体の側面の一部または全てを囲み、前記第１の不純物層に接するか、または、近接した第１のゲート絶縁層と、
前記半導体母体の側面の一部または全てを囲み、前記第１のゲート絶縁層に繋がり、且つ前記第２の不純物層に接するか、または、近接した第２のゲート絶縁層と、
前記第１のゲート絶縁層を覆う第１のゲート導体層と、
前記第２のゲート絶縁層を覆う第２のゲート導体層と、
前記半導体母体が前記第１のゲート絶縁層と、前記第２のゲート絶縁層とで覆われたチャネル半導体層をと、有し、
前記第１のゲート導体層と、前記第２のゲート導体層と、前記第１の不純物領域と、前記第２の不純物領域と、に印加する電圧を制御して、前記チャネル半導体層の内部に、インパクトイオン化現象、またはゲート誘起ドレインリーク電流により生成した正孔群を保持し、
書込み動作時に、前記チャネル半導体層の電圧を、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高い、第１のデータ保持電圧とし、
前記第１のゲート導体層と前記チャネル半導体層との間の第１の容量結合と、前記第２のゲート導体層と前記チャネル半導体層との間の第２の容量結合とにより、前記チャネル半導体層の電圧を前記第１のデータ保持電圧よりも高い電圧に制御して、前記チャネル半導体層の電圧が、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高くなるまで、前記正孔群のうちの残存正孔群を前記チャネル半導体層の内部から、前記第１の不純物層及び前記第２の不純物層の一方もしくは両方通して除去し、
消去動作時に、前記第１の容量結合及び前記第２の容量結合により、前記チャネル半導体層の電圧を、前記第１のデータ保持電圧よりも低い、第２のデータ保持電圧とする、
ことを特徴とする。（第１発明）
【0012】
上記第１発明において、
前記消去動作時に、
前記第１のゲート導体層の電圧を、第１の電圧から、前記第１の電圧よりも高い第２の電圧とし、前記第２のゲート導体層の電圧を、第３の電圧から、前記第３の電圧よりも高い第４の電圧とし、
第１の期間において、前記第１の容量結合と前記第２の容量結合とにより、前記チャネル半導体層の電圧を前記第１のデータ保持電圧よりも高い電圧に制御し、
第２の期間において、前記チャネル半導体層の電圧を、前記第１の不純物層と前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高くなるまで、前記正孔群のうちの残存正孔群を前記チャネル半導体層の内部から、前記第１の不純物層と、前記第２の不純物層の一方もしくは両方を通して抜きとり、
第３の期間において、前記第１の容量結合と前記第２の容量結合とにより、前記チャネル半導体層の電圧を、前記第１のデータ保持電圧よりも低い、第２のデータ保持電圧とする、
ことを特徴とする。（第２発明）
前記消去動作時に、
前記第１のゲート導体層の電圧を、第１の電圧から、前記第１の電圧よりも高い第２の電圧とし、前記第２のゲート導体層の電圧を、第３の電圧から、前記第３の電圧よりも高い第４の電圧とし、
第１の期間において、前記第１の容量結合と前記第２の容量結合とにより、前記チャネル半導体層の電圧を前記第１のデータ保持電圧よりも高い電圧に制御し、
第２の期間において、前記チャネル半導体層の電圧を、前記第１の不純物層と前記第２の不純物層の一方もしくは両方の電圧より、ビルトイン電圧だけ高くなるまで、前記正孔群のうちの残存正孔群を前記チャネル半導体層の内部から、前記第１の不純物層と、前記第２の不純物層の一方もしくは両方を通して抜きとり、
第３の期間において、前記第１の容量結合と前記第２の容量結合とにより、前記チャネル半導体層の電圧を、前記第１のデータ保持電圧よりも低い、第２のデータ保持電圧とする、
ことを特徴とする。（第２発明）
【0013】
上記第１発明において、前記第１の不純物領域と、前記第２の不純物領域と、に印加する電圧により前記第１の容量結合及び前記第２の容量結合の一方もしくは両方を用い、前記チャネル半導体層の電圧を変化させる前記第１の期間と、前記第２の期間の一部、又はすべての期間で、前記チャネル半導体層に反転層を形成させない、
ことを特徴とする。（第３発明）
ことを特徴とする。（第３発明）
【0014】
上記第１発明において、前記第１のゲート導体層と、前記チャネル半導体層との間、の第１のゲート容量が、前記第２のゲート導体層と、前記チャネル半導体層との間、の第２のゲート容量よりも大きくなるように形成する、
ことを特徴とする。（第４発明）
ことを特徴とする。（第４発明）
【0015】
本発明に係る柱状半導体メモリ装置は、上記第１乃至４発明のいずれかの柱状半導体メモリセルを複数個行列状に配列してブロックとし、前記メモリ消去動作の際に前記ブロック内の全ての前記半導体母体に対して、同時に前記メモリ消去動作を行う、
ことを特徴とする。（第５発明）
ことを特徴とする。（第５発明）
【0016】
本発明に係る柱状半導体メモリ装置は、上記第５発明の柱状半導体メモリ装置を複数配置したブロック群を含み、
前記第１の不純物層は、ソース線と接続し、前記第２の不純物層は、ビット線と接続し、前記第１のゲート導体層と前記第２のゲート導体層のうちの一方がワード線と接続すれば、他方が第１の駆動制御線と接続し、
前記ソース線は、前記ブロック内の前記半導体母体間で繋がり、
前記ソース線と、前記ビット線と、前記第１の駆動制御線と、前記ワード線とに印加する電圧により、前記ブロック群の中の選択した前記ブロックの全ての前記半導体母体にある前記残存正孔群を除去する前記消去動作を行う、
ことを特徴とする。（第６発明）
前記第１の不純物層は、ソース線と接続し、前記第２の不純物層は、ビット線と接続し、前記第１のゲート導体層と前記第２のゲート導体層のうちの一方がワード線と接続すれば、他方が第１の駆動制御線と接続し、
前記ソース線は、前記ブロック内の前記半導体母体間で繋がり、
前記ソース線と、前記ビット線と、前記第１の駆動制御線と、前記ワード線とに印加する電圧により、前記ブロック群の中の選択した前記ブロックの全ての前記半導体母体にある前記残存正孔群を除去する前記消去動作を行う、
ことを特徴とする。（第６発明）
【0017】
上記第５及び第６発明のいずれかにおいて、前記ブロックの物理アドレスと論理アドレスを対応させる論物変換テーブルと、前記論物変換テーブルを管理するコントローラ回路を備え、
前記論物変換テーブルと、前記コントローラ回路とが、片方、もしくは、両方が前記柱状半導体メモリセルの外部にある、
ことを特徴とする。（第７発明）
前記論物変換テーブルと、前記コントローラ回路とが、片方、もしくは、両方が前記柱状半導体メモリセルの外部にある、
ことを特徴とする。（第７発明）
【図面の簡単な説明】
【0018】
【図1】第１実施形態に係るＳＧＴを有するメモリ装置の構造図である。
【図2】第１実施形態に係るＳＧＴを有するメモリ装置のプレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるようにした場合の効果を説明する図である。
【図3】第１実施形態に係るＳＧＴを有するメモリ装置の書込み動作メカニズムを説明するための図である。
【図4A】第１実施形態に係るＳＧＴを有するメモリ装置の消去動作メカニズムを説明するための図である。
【図4B】第１実施形態に係るＳＧＴを有するメモリ装置の消去動作メカニズムを説明するための図である。
【図5】第１実施形態に係るＳＧＴを有するメモリ装置の読出し動作メカニズムを説明するための図である。
【図6A】第２実施形態に係るＳＧＴを有するメモリ装置のブロック消去動作を説明するための回路ブロック図とブロック消去を行うための印加電圧図である。
【図6B】第２実施形態に係るＳＧＴを有するメモリ装置のブロック消去動作を説明するための回路ブロック図とブロック消去を行うための印加電圧図である。
【図7A】第３実施形態に係るＳＧＴを有するメモリ装置のブロック書き換え動作とブロック消去動作を説明するための回路ブロック図である。
【図7B】第３実施形態に係るＳＧＴを有するメモリ装置のブロック書き換え動作とブロック消去動作を説明するための回路ブロック図である。
【図7C】第３実施形態に係るＳＧＴを有するメモリ装置のブロック書き換え動作とブロック消去動作を説明するための回路ブロック図である。
【図7D】第３実施形態に係るＳＧＴを有するメモリ装置のブロック書き換え動作とブロック消去動作を説明するための回路ブロック図である。
【図8】従来例のキャパシタを有しない、ＤＲＡＭメモリセルの書込み動作を説明するための図である。
【図9】従来例のキャパシタを有しない、ＤＲＡＭメモリセルの動作上の問題点を説明するための図である。
【図10】従来例のキャパシタを有しない、ＤＲＡＭメモリセルの読出し動作を示す図である。
【発明を実施するための形態】
【0019】
以下、本発明に係る、半導体素子を用いたメモリ装置（以後、ダイナミック フラッシュ メモリと呼ぶ）の実施形態について、図面を参照しながら説明する。
【0020】
（第１実施形態）
図１～図５を用いて、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの構造と動作メカニズムを説明する。図１を用いて、ダイナミック フラッシュ メモリセルの構造を説明する。そして、図２を用いて、プレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるようにした場合の効果を説明する。そして、図３を用いてデータ書込み動作メカニズムを、図４を用いてデータ消去動作メカニズムを、図５を用いてデータ読出し動作メカニズムを説明する。
図１～図５を用いて、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの構造と動作メカニズムを説明する。図１を用いて、ダイナミック フラッシュ メモリセルの構造を説明する。そして、図２を用いて、プレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるようにした場合の効果を説明する。そして、図３を用いてデータ書込み動作メカニズムを、図４を用いてデータ消去動作メカニズムを、図５を用いてデータ読出し動作メカニズムを説明する。
【0021】
図１に、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの構造を示す。基板１（特許請求の範囲の「基板」の一例である）上に形成した、Ｐ型又はｉ型（真性型）の導電型を有するシリコン半導体柱２（以下、シリコン半導体柱を「Ｓｉ柱」と称する。）（特許請求の範囲の「半導体母体」の一例である）内の上下の位置に、一方がソースとなる場合に、他方がドレインとなるＮ+層３ａ、３ｂ（以下、ドナー不純物を高濃度で含む半導体領域を「Ｎ+層」と称する。）（特許請求の範囲の「第１の不純物層」、「第２の不純物層」の一例である）が形成されている。このソース、ドレインとなるＮ+層３ａ、３ｂ間のＳｉ柱２の部分がチャネル領域７（特許請求の範囲の「チャネル半導体層」の一例である）となる。このチャネル領域７を囲むように第１のゲート絶縁層４ａ（特許請求の範囲の「第１のゲート絶縁層」の一例である）、第２のゲート絶縁層４ｂ（特許請求の範囲の「第２のゲート絶縁層」の一例である）が形成されている。この第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂは、このソース、ドレインとなるＮ+層３ａ、３ｂに、それぞれ接する、または近接している。この第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂを囲むように第１のゲート導体層５ａ（特許請求の範囲の「第１のゲート導体層」の一例である）、第２のゲート導体層５ｂ（特許請求の範囲の「第２のゲート導体層」の一例である）がそれぞれ形成されている。そして、第１のゲート導体層５ａ、第２のゲート導体層５ｂは絶縁層６（特許請求の範囲の「第１の絶縁層」の一例である）により分離されている。そして、Ｎ+層３ａ、３ｂ間のチャネル領域７は、第１のゲート絶縁層４ａで囲まれた第１のチャネルＳｉ層７ａ（特許請求の範囲の「第１のチャネル半導体層」の一例である）と、第２のゲート絶縁層４ｂで囲まれた第２のチャネルＳｉ層７ｂ（特許請求の範囲の「第２のチャネル半導体層」の一例である）と、よりなる。これによりソース、ドレインとなるＮ+層３ａ、３ｂ、チャネル領域７、第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂ、第１のゲート導体層５ａ、第２のゲート導体層５ｂからなるダイナミック フラッシュ メモリセル１０が形成される。そして、ソースとなるＮ+層３ａはソース線ＳＬ（特許請求の範囲の「ソース線」の一例である）に、ドレインとなるＮ+層３ｂはビット線ＢＬ（特許請求の範囲の「ビット線」の一例である）に、第１のゲート導体層５ａは第１の駆動制御線（特許請求の範囲の「第１の駆動制御線」の一例である）であるプレート線ＰＬに、第２のゲート導体層５ｂはワード線ＷＬ（特許請求の範囲の「ワード線」の一例である）に、それぞれ接続している。プレート線ＰＬが接続された、第１のゲート導体層５ａのゲート容量は、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるような構造を有することが望ましい。
【0022】
なお、図１では、プレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるように第１のゲート導体層５ａのゲート長を、第２のゲート導体層５ｂのゲート長よりも長くしている。しかし、その他にも、第１のゲート導体層５ａのゲート長を、第２のゲート導体層５ｂのゲート長よりも長くせずに、それぞれのゲート絶縁層の膜厚を変えて、第１のゲート絶縁層４ａのゲート絶縁膜の膜厚を、第２のゲート絶縁層４ｂのゲート絶縁膜の膜厚よりも薄くしてもよい。また、それぞれのゲート絶縁層の材料の誘電率を変えて、第１のゲート絶縁層４ａのゲート絶縁膜の誘電率を、第２のゲート絶縁層４ｂのゲート絶縁膜の誘電率よりも高くしてもよい。また、ゲート導体層５ａ、５ｂの長さ、ゲート絶縁層４ａ、４ｂの膜厚、誘電率のいずれかを組み合わせて、プレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくしてもよい。
【0023】
図２（ａ）～（ｃ）は、プレート線ＰＬに接続された第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるようにした場合の効果を説明する図である。
【0024】
図２（ａ）は、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの構造図を主要部分のみを簡略化して示している。ダイナミック フラッシュ メモリセルには、ビット線ＢＬ、ワード線ＷＬ、プレート線ＰＬ、ソース線ＳＬが接続されており、その電圧状態によって、チャネル領域７の電位状態が決まる。
【0025】
図２（ｂ）は、それぞれの容量関係を説明するための図である。チャネル領域７の容量ＣFBは、ワード線ＷＬの接続されたゲート導体層５ｂとチャネル領域７間の容量ＣWLと、プレート線ＰＬの接続されたゲート導体層５ａとチャネル領域７間の容量ＣPLと、ソース線ＳＬの接続されたソースＮ+層３ａとチャネル領域７との間のＰＮ接合の接合容量CSLと、ビット線ＢＬの接続されたドレインＮ+層３ｂとチャネル領域７との間のＰＮ接合の接合容量CBLとの総和で、
CFB = CWL + CPL + CBL + CSL （１）
で表される。
したがって、ワード線ＷＬとチャネル領域７間のカップリング率βWL、プレート線ＰＬとチャネル領域７間のカップリング率βPL、ビット線ＢＬとチャネル領域７間のカップリング率βBL、ソース線ＳＬとチャネル領域７間のカップリング率βSLは、以下でそれぞれ表される。
βWL＝ ＣWL / (ＣWL + CPL＋ ＣBL ＋ ＣSL) （２）
βPL＝ ＣPL / (ＣWL + CPL＋ ＣBL ＋ ＣSL) （３）
βBL＝ ＣBL / (ＣWL + CPL＋ ＣBL ＋ ＣSL) （４）
βSL＝ ＣSL / (ＣWL + CPL＋ ＣBL ＋ ＣSL) （５）
ここで、ＣPL ＞ＣWL であるため、βPL＞βWLとなる。
CFB = CWL + CPL + CBL + CSL （１）
で表される。
したがって、ワード線ＷＬとチャネル領域７間のカップリング率βWL、プレート線ＰＬとチャネル領域７間のカップリング率βPL、ビット線ＢＬとチャネル領域７間のカップリング率βBL、ソース線ＳＬとチャネル領域７間のカップリング率βSLは、以下でそれぞれ表される。
βWL＝ ＣWL / (ＣWL + CPL＋ ＣBL ＋ ＣSL) （２）
βPL＝ ＣPL / (ＣWL + CPL＋ ＣBL ＋ ＣSL) （３）
βBL＝ ＣBL / (ＣWL + CPL＋ ＣBL ＋ ＣSL) （４）
βSL＝ ＣSL / (ＣWL + CPL＋ ＣBL ＋ ＣSL) （５）
ここで、ＣPL ＞ＣWL であるため、βPL＞βWLとなる。
【0026】
図２（ｃ）は、ワード線ＷＬの電圧ＶWLが、読出し動作と書込み動作で、上昇し、その後に下降する時のチャネル領域７の電圧ＶFBの変化を説明するための図である。ここで、ワード線ＷＬの電圧ＶWLが、０Ｖから高電圧状態ＶWLHに上がった時に、チャネル領域７の電圧ＶFBが、低電圧状態ＶFBLから高出圧状態ＶFBHの電位差ΔＶFBは、以下となる。
ΔＶFB＝ＶFBH－ＶFBL
＝βWL×ＶWLH （６）
ワード線ＷＬとチャネル領域７間のカップリング率βWLが小さく、プレート線ＰＬとチャネル領域７間のカップリング率βPLが大きいため、ΔＶFBは、小さく、ワード線ＷＬの電圧ＶWLが、読出し動作と書込み動作で、上下しても、チャネル領域７の電圧ＶFBは、殆ど変化しない。
ΔＶFB＝ＶFBH－ＶFBL
＝βWL×ＶWLH （６）
ワード線ＷＬとチャネル領域７間のカップリング率βWLが小さく、プレート線ＰＬとチャネル領域７間のカップリング率βPLが大きいため、ΔＶFBは、小さく、ワード線ＷＬの電圧ＶWLが、読出し動作と書込み動作で、上下しても、チャネル領域７の電圧ＶFBは、殆ど変化しない。
【0027】
図３（ａ）～（ｄ）に、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの書込み動作を示す。図３（ａ）に書込み動作のメカニズム、図３（ｂ）にビット線ＢＬ、ソース線ＳＬ、プレート線ＰＬ、ワード線ＷＬと、フローティングボディＦＢとなっているチャネル領域７の動作波形を示す。時刻Ｔ０で、ダイナミック フラッシュ メモリセルは、“０”消去状態にあり、チャネル領域７の電圧は、ＶFB“０”となっている。また、ビット線ＢＬ、ソース線ＳＬ、ワード線ＷＬには、Ｖｓｓが、プレート線ＰＬには、ＶPLLが印加している。ここで、例えば、Ｖｓｓは０Ｖで、ＶPLLは、２Ｖである。次に時刻Ｔ１～Ｔ２で、ビット線ＢＬがＶｓｓからＶBLHへと上がると、例えば、Ｖｓｓが０Ｖの場合、チャネル領域７の電圧は、ビット線ＢＬとチャネル領域７との容量結合により、ＶFB“０”＋βBL×ＶBLHとなる。
【0028】
引き続き、図３（ａ）と（ｂ）を用いて、ダイナミック フラッシュ メモリセルの書込み動作を説明する。時刻Ｔ３～Ｔ４で、ワード線ＷＬがＶｓｓからＶWLHへと上がる。これにより、ワード線ＷＬの接続された第２のゲート導体層５ｂがチャネル領域７を取り囲む第２のＮチャネルＭＯＳトランジスタの“０”消去のしきい値電圧をＶｔWL“０”とすると、ワード線ＷＬの電圧上昇に伴い、ＶｓｓからＶｔWL“０”までは、ワード線ＷＬとチャネル領域７との第２の容量結合（特許請求の範囲の「第２の容量結合」の一例である）により、チャネル領域７の電圧は、ＶFB“０”＋βBL×ＶBLH＋βWL×ＶｔWL“０”となる。ワード線ＷＬの電圧がＶｔWL“０”以上に上昇すると、第２のゲート導体層５ｂの内周のチャネル領域７に環状の反転層１２ｂが形成され、ワード線ＷＬとチャネル領域７との第２の容量結合を遮る。
【0029】
引き続き、図３（ａ）と（ｂ）を用いて、ダイナミック フラッシュ メモリセルの書込み動作を説明する。時刻Ｔ３～Ｔ４で、プレート線ＰＬの接続された第１のゲート導体層５ａに、例えば、ＶPLL＝２Ｖを固定入力し、ワード線ＷＬの接続された第２のゲート導体層５ｂに、例えば、ＶWLH＝４Ｖまで上がる。その結果、図３（ａ）で示したように、プレート線ＰＬの接続された第１のゲート導体層５ａの内周のチャネル領域７に環状の反転層１２ａが形成され、その反転層１２ａには、ピンチオフ点１３が存在する。この結果、第１のゲート導体層５ａを有する第１のＮチャネルＭＯＳトランジスタは線形領域で動作する。一方、ワード線ＷＬの接続された第２のゲート導体層１２ｂを有する第２のＮチャネルＭＯＳトランジスタは飽和領域で動作する。この結果、ワード線ＷＬの接続された第２のゲート導体層５ｂの内周のチャネル領域７にピンチオフ点は存在せずにゲート導体層５ｂの内周全面に反転層１２ｂが形成される。このワード線ＷＬの接続された第２のゲート導体層５ｂの内周に全面に形成された反転層１２ｂは、第２のゲート導体層５ｂを有する第２のＮチャネルＭＯＳトランジスタの実質的なドレインとして働く。この結果、直列接続された第１のゲート導体層５ａを有する第１のＮチャネルＭＯＳトランジスタと、第２のゲート導体層５ｂを有する第２のＮチャネルＭＯＳトランジスタとの間のチャネル領域７の第１の境界領域で電界は最大となり、この領域でインパクトイオン化現象が生じる。この領域は、ワード線ＷＬの接続された第２のゲート導体層５ｂを有する第２のＮチャネルＭＯＳトランジスタから見たソース側の領域であるため、この現象をソース側インパクトイオン化現象と呼ぶ。このソース側インパクトイオン化現象により、ソース線ＳＬの接続されたＮ+層３ａからビット線の接続されたＮ+層３ｂに向かって電子が流れる。加速された電子が格子Ｓｉ原子に衝突し、その運動エネルギーによって、電子・正孔対が生成される。生成された電子の一部は、第１のゲート導体層５ａと第２のゲート導体層５ｂに流れるが、大半はビット線ＢＬの接続されたＮ+層３ｂに流れる（図示せず）。
【0030】
そして、図３（ｃ）に示すように、生成された正孔群９（特許請求の範囲の「正孔群」の一例である）は、チャネル領域７の多数キャリアであり、チャネル領域７を正バイアスに充電する。ソース線ＳＬの接続されたＮ+層３ａは、０Ｖであるため、チャネル領域７はソース線ＳＬの接続されたＮ+層３ａとチャネル領域７との間のＰＮ接合のビルトイン電圧Ｖｂ（約０．７Ｖ）まで充電される。チャネル領域７が正バイアスに充電されると、第１のＮチャネルＭＯＳトランジスタと第２のＮチャネルＭＯＳトランジスタのしきい値電圧は、基板バイアス効果によって、低くなる。
【0031】
引き続き、図３（ｂ）を用いて、ダイナミック フラッシュ メモリセルの書込み動作を説明する。時刻Ｔ６～Ｔ７で、ワード線ＷＬの電圧がＶWLHからＶｓｓに低下する。その際にワード線ＷＬとチャネル領域７とは、第２の容量結合をするが、ワード線ＷＬの電圧ＶWLHが、チャネル領域７の電圧がＶｂの時の、第２のＮチャネルＭＯＳトランジスタのしきい値電圧ＶｔWL“１”以下になるまでは、反転層１２ｂが、この第２の容量結合を遮る。したがって、ワード線ＷＬとチャネル領域７との、実質的な容量結合は、ワード線ＷＬがＶｔWL“１”以下になり、Ｖｓｓまで下降する時のみである。この結果、チャネル領域７の電圧は、Ｖｂ－βWL×ＶｔWL“１”となる。ここで、ＶｔWL“１”は、前記ＶｔWL“０”よりも低く、βWL×ＶｔWL“１”は小さい。
【0032】
引き続き、図３（ｂ）を用いて、ダイナミック フラッシュ メモリセルの書込み動作を説明する。時刻Ｔ８～Ｔ９で、ビット線ＢＬが、ＶBLHからＶｓｓへと低下する。ビット線ＢＬとチャネル領域７とは、容量結合しているため、最終的にチャネル領域７の“１”書込み電圧ＶFB“１”は、以下のようになる。
ＶFB“１”＝Ｖｂ－βWL×ＶｔWL“１”－βBL×ＶBLH （７）
ここで、ビット線ＢＬとチャネル領域７とのカップリング比βBLも小さい。これにより、図３（ｄ）で示すように、ワード線ＷＬの接続された第２のチャネル領域７ｂの第２のＮチャネルＭＯＳトランジスタのしきい値電圧は、低くなる。このチャネル領域７の“１”書込み状態を第１のデータ保持電圧（特許請求の範囲の「第１のデータ保持電圧」の一例である）とする、メモリ書込み動作（特許請求の範囲の「メモリ書込み動作」の一例である）を行い、論理記憶データ“１”に割り当てる。
ＶFB“１”＝Ｖｂ－βWL×ＶｔWL“１”－βBL×ＶBLH （７）
ここで、ビット線ＢＬとチャネル領域７とのカップリング比βBLも小さい。これにより、図３（ｄ）で示すように、ワード線ＷＬの接続された第２のチャネル領域７ｂの第２のＮチャネルＭＯＳトランジスタのしきい値電圧は、低くなる。このチャネル領域７の“１”書込み状態を第１のデータ保持電圧（特許請求の範囲の「第１のデータ保持電圧」の一例である）とする、メモリ書込み動作（特許請求の範囲の「メモリ書込み動作」の一例である）を行い、論理記憶データ“１”に割り当てる。
【0033】
なお、書込み動作時に、第１の境界領域に替えて、第１の不純物層３ａと第１のチャネル半導体層７ａとの間の第２の境界領域、または、第２の不純物層３ｂと第２のチャネル半導体層７ｂとの間の第３の境界領域において、インパクトイオン化現象で、電子・正孔対を発生させ、発生した正孔群９でチャネル領域７を充電しても良い。
【0034】
図４Ａ（ａ）～図４Ｂ（ｅ）を用いて、消去動作メカニズムを説明する。Ｎ+層３ａ、３ｂ間のチャネル領域７は、電気的に基板から分離され、フローティングボディとなっている。図４Ａ（ａ）は、消去動作の主要ノードのタイミング動作波形図を示している。図４Ａ（ａ）において、Ｔ０～Ｔ１２は、消去動作開始から終了までの時刻を表している。図４Ａ（ｂ）に消去動作前の時刻Ｔ０に、前のサイクルでインパクトイオン化により生成された正孔群９がチャネル領域７に蓄えられている状態を示す。そして、時刻Ｔ１～Ｔ２において、ビット線ＢＬとソース線ＳＬとが、それぞれＶｓｓからＶBLHとＶSLHの高電圧状態になる。ここで、Ｖｓｓは、例えば、０Ｖである。この動作は、次の第１の期間（特許請求の範囲の「第１の期間」の一例である）の時刻Ｔ３～Ｔ４で、プレート線ＰＬとワード線ＷＬとが、それぞれ第１の電圧（特許請求の範囲の「第１の電圧」の一例である）ＶPLLから第２の電圧（特許請求の範囲の「第２の電圧」の一例である）ＶPLHと、第３の電圧（特許請求の範囲の「第３の電圧」の一例である）Ｖｓｓから第４の電圧（特許請求の範囲の「第４の電圧」の一例である）ＶWLHと高電圧状態になり、チャネル領域７にプレート線ＰＬの接続された第１のゲート導体層５ａの内周の反転層１２ａ（特許請求の範囲の「反転層」の一例である）と、ワード線ＷＬの接続された第２のゲート導体層５ｂの内周の反転層１２ｂとを、形成させない。したがって、ＶBLHとＶSLHの電圧は、ワード線ＷＬ側の第２のＮチャネルＭＯＳトランジスタとプレート線ＰＬ側の第１のＮチャネルＭＯＳトランジスタのしきい値電圧を、それぞれＶtWLとＶtPLとした場合、ＶBLH＞ＶWLH＋ＶtWL、ＶSLH＞ＶPLH＋ＶtPLであることが望ましい。例えば、ＶtWLとＶtPLが０．５Ｖの場合、ＶWLHとＶPLHは、３Ｖに設定して、ＶBLHとＶSLHは、３．５Ｖ以上に設定すれば良い。
【0035】
引き続き、図４Ａ（ａ）の消去動作メカニズムを説明する。第１の期間の時刻Ｔ３～Ｔ４で、プレート線ＰＬとワード線ＷＬとが、第２の電圧ＶPLHと第４の電圧ＶWLHの高電圧状態になるのに伴い、フローティング状態のチャネル領域７の電圧が、プレート線ＰＬとチャネル領域７との第１の容量結合（特許請求の範囲の「第１の容量結合」の一例である）と、ワード線ＷＬとチャネル領域７との第２の容量結合とによって、押し上げられる。チャネル領域７の電圧は、“１”書込み状態のＶFB“１”から高電圧になる。これは、ビット線ＢＬとソース線ＳＬの電圧が、ＶBLHとＶSLHと高電圧であるため、ソースＮ+層３ａとチャネル領域７との間のＰＮ接合と、ドレインＮ+層３ｂとチャネル領域７との間のＰＮ接合が逆バイアス状態であるため、昇圧することが可能である。
【0036】
引き続き、図４Ａ（ａ）の消去動作メカニズムを説明する。次に第２の期間（特許請求の範囲の「第２の期間」の一例である）の時刻Ｔ５～Ｔ６で、ビット線ＢＬとソース線ＳＬの電圧が、高電圧のＶBLHとＶSLHからＶｓｓへと低下する。この結果、ソースＮ+層３ａとチャネル領域７との間のＰＮ接合と、ドレインＮ+層３ｂとチャネル領域７との間のＰＮ接合は、図４Ａ（ｃ）に示すように、順バイアス状態となり、チャネル領域７の正孔群９のうちの残存正孔群（特許請求の範囲の「残存正孔群」の一例である）は、ソースＮ+層３ａと、ドレインＮ+層３ｂとに、排出する。その結果、チャネル領域７の電圧ＶFBは、ソースＮ+層３ａとＰ層のチャネル領域７とが形成するＰＮ接合と、ドレインＮ+層３ｂとＰ層のチャネル領域７とが形成するＰＮ接合のビルトイン電圧Ｖｂとなる。
【0037】
引き続き、図４Ａ（ａ）の消去動作メカニズムを説明する。次に時刻Ｔ７～Ｔ８で、ビット線ＢＬとソース線ＳＬの電圧が、Ｖｓｓから高電圧のＶBLHとＶSLHへと上昇する。この施策によって、図４Ｂ（ｄ）に示すように、第３の期間（特許請求の範囲の「第３の期間」の一例である）の時刻Ｔ１１～Ｔ１２で、プレート線ＰＬとワード線ＷＬを第２の電圧ＶPLHと第４の電圧ＶWLHからそれぞれ第１の電圧ＶPLLと第３の電圧Ｖｓｓに下降する際に、チャネル領域７にプレート線ＰＬ側の反転層１２ａとワード線側の反転層１２ｂを形成させずに、効率良く、チャネル領域７の電圧ＶFBは、プレート線ＰＬとチャネル領域７との第１の容量結合と、ワード線ＷＬとチャネル領域７との第２の容量結合によって、ＶｂからＶFB“０”となる。したがって、“１”書込み状態と“０”消去状態のチャネル領域７の電圧差ΔＶFBは、以下の式で表される。
ＶFB“１”＝Ｖｂ－βWL×ＶｔWL“１”－βBL×ＶBLH （７）
ＶFB“０”＝Ｖｂ－βWL×ＶWLH－βPL×（ＶPLH－ＶPLL） （８）
ΔＶFB＝ＶFB“１”－ＶFB“０”
＝βWL×ＶWLH＋βPL×（ＶPLH－ＶPLL）
－βWL×ＶｔWL“１”－βBL×ＶBLH （９）
ここで、βWLとβPLとの和は、０．８以上あり、ΔＶFBは、大きくなり、十分にマージンが取れる。その結果、図４Ｂ（ｅ）に示すように、“１”書込み状態と“０”消去状態とで、マージンを大きく取れる。
ＶFB“１”＝Ｖｂ－βWL×ＶｔWL“１”－βBL×ＶBLH （７）
ＶFB“０”＝Ｖｂ－βWL×ＶWLH－βPL×（ＶPLH－ＶPLL） （８）
ΔＶFB＝ＶFB“１”－ＶFB“０”
＝βWL×ＶWLH＋βPL×（ＶPLH－ＶPLL）
－βWL×ＶｔWL“１”－βBL×ＶBLH （９）
ここで、βWLとβPLとの和は、０．８以上あり、ΔＶFBは、大きくなり、十分にマージンが取れる。その結果、図４Ｂ（ｅ）に示すように、“１”書込み状態と“０”消去状態とで、マージンを大きく取れる。
【0038】
引き続き、図４Ａ（ａ）の消去動作メカニズムを説明する。次に第３の期間の時刻Ｔ１１～Ｔ１２で、ビット線ＢＬとソース線ＳＬの電圧が、ＶBLHからVｓｓへ、ＶSLHからＶｓｓへとそれぞれ下降して、消去動作が終了する。その際、ビット線ＢＬとソース線ＳＬとが、チャネル領域７の電圧を容量結合で若干引き下げるが、時刻Ｔ７～Ｔ８にビット線ＢＬとソース線ＳＬとが、チャネル領域７の電圧を容量結合で引き上げていた分と同等であるため、ビット線ＢＬとソース線ＳＬの電圧の上げ下げは相殺され、結果的にチャネル領域７の電圧に影響を与えない。このチャネル領域７の“０”消去状態の電圧ＶFB“０”を第２のデータ保持電圧（特許請求の範囲の「第２のデータ保持電圧」の一例である）とする、メモリ消去動作（特許請求の範囲の「メモリ消去動作」の一例である）を行い、論理記憶データ“０”に割り当てる。
【0039】
図５（ａ）～（ｃ）は、本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの読出し動作を説明するための図である。図５（ａ）に示すように、チャネル領域７がビルトイン電圧Ｖｂ（約０．７Ｖ）まで充電されると、ワード線ＷＬの接続された第２のゲート導体層５ｂを有する第２のＮチャネルＭＯＳトランジスタのしきい値電圧が基板バイアス効果によって、低下する。この状態を論理記憶データ“１”に割り当てる。図５（ｂ）に示すように、書込みを行う前に選択するメモリブロックは、予め消去状態“０”になっており、チャネル領域７の電圧ＶFBはＶFB“０”となっている。書込み動作によってランダムに書込み状態“１”が記憶される。この結果、ワード線ＷＬに対して、論理“０”と“１”の論理記憶データが作成される。図５（ｃ）に示すように、このワード線ＷＬに対する２つのしきい値電圧の高低差を利用して、センスアンプで読出しが行われる。
【0040】
なお、図１において、プレート線ＰＬの接続する第１のゲート導体層５ａの垂直方向の長さを、ワード線ＷＬの接続する第２のゲート導体層５ｂの垂直方向の長さより更に長くし、CPL＞CWLとすることが、望ましい。しかし、プレート線ＰＬを付加することだけで、ワード線WLのチャネル領域７に対する、容量結合のカップリング比（CWL/(CPL＋CWL＋CBL＋CSL)）が小さくなる。その結果、フローティングボディのチャネル領域７の電位変動ΔＶFBは、小さくなる。
【0041】
また、プレート線ＰＬの電圧ＶPLLは、ブロック消去動作で選択消去される以外の各動作モードでは、例えば、２Ｖの固定電圧を印加しても良い。
【0042】
また、図１において、Ｓｉ柱２の断面形状は、円形状、楕円状、長方形状であっても、本実施形態で説明したダイナミック フラッシュ メモリ動作ができる。また、同一チップ上に、円形状、楕円状、長方形状のダイナミック フラッシュ メモリセルを混在させてもよい。
【0043】
また、図１では、基板１上に垂直方向に立ったＳｉ柱２の側面全体を囲んだ第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂを設け、第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂの全体を囲んで第１のゲート導体層５ａ、第２のゲート導体層５ｂを有するＳＧＴを例にダイナミック フラッシュ メモリ素子を説明した。本実施形態の説明で示したように、本ダイナミック フラッシュ メモリ素子は、インパクトイオン化現象により発生した正孔群９がチャネル領域７に保持される条件を満たす構造であればよい。このためには、チャネル領域７は基板１と分離されたフローティングボディ構造であればよい。これより、例えばＳＧＴの１つであるＧＡＡ（Gate All Around : 例えば非特許文献１０を参照）技術、Nanosheet技術(例えば、非特許文献１１を参照）を用いて、チャネル領域の半導体母体を基板１に対して水平に形成されていても、前述のダイナミック フラッシュ メモリ動作ができる。また、ＳＯＩ（Silicon On Insulator）を用いたデバイス構造（例えば、非特許文献７～１０を参照）であってもよい。このデバイス構造ではチャネル領域の底部がＳＯＩ基板の絶縁層に接しており、且つ他のチャネル領域を囲んでゲート絶縁層、及び素子分離絶縁層で囲まれている。この構造においても、チャネル領域はフローティングボディ構造となる。このように、本実施形態が提供するダイナミック フラッシュ メモリ素子では、チャネル領域がフローティングボディ構造である条件を満足すればよい。また、Ｆｉｎトランジスタ（例えば非特許文献１３を参照）をＳＯＩ基板上に形成した構造であっても、チャネル領域がフローティングボディ構造であれば、本ダイナミック フラッシュ動作が出来る。
【0044】
なお、本明細書及び特許請求の範囲において「ゲート絶縁層やゲート導体層等がチャネル等を覆う」と言った場合の「覆う」の意味として、ＳＧＴやＧＡＡのように全体を囲む場合、Ｆｉｎトランジスタのように一部を残して囲む場合、さらにプレナー型トランジスタのように平面的なものの上に重なるような場合も含む。
【0045】
なお、図４Ｂで消去動作条件の一例を示した。これに対して、チャネル領域７にある正孔群９を、Ｎ+層３ａ、Ｎ+層３ｂのいずれか、または両方から除去する状態が実現できれば、ソース線ＳＬ、プレート線ＰＬ、ビット線ＢＬ、ワード線ＷＬに印加する電圧を変えてもよい。
【0046】
また、図１において、垂直方向において、第１の絶縁層である絶縁層６で囲まれた部分のチャネル領域７では、第１のチャネル領域７ａ、第２のチャネル領域７ｂの電位分布が繋がって形成されている。これにより、第１のチャネル領域７ａ、第２のチャネル領域７ｂのチャネル領域７が、垂直方向において、第１の絶縁層である絶縁層６で囲まれた領域で繋がっている。
【0047】
本実施形態は、下記の特徴を供する。
（特徴１）
本実施形態のダイナミック フラッシュ メモリセルでは、ソース、ドレインとなるＮ+層３ａ、３ｂ、チャネル領域７、第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂ、第１のゲート導体層５ａ、第２のゲート導体層５ｂが、全体として柱状に形成される。また、ソースとなるＮ+層３ａはソース線ＳＬに、ドレインとなるＮ+層３ｂはビット線ＢＬに、第１のゲート導体層５ａはプレート線ＰＬに、第２のゲート導体層５ｂはワード線ＷＬに、それぞれ接続している。プレート線ＰＬが接続された、第１のゲート導体層５ａのゲート容量は、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるような構造を特徴としている。本ダイナミック フラッシュ メモリセルでは、垂直方向に第１のゲート導体層と、第２のゲート導体層が、積層されている。このため、プレート線ＰＬが接続された、第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるような構造にしても、平面視において、メモリセル面積を大きくさせない。これによりダイナミック フラッシュ メモリセルの高性能化と高集積化が同時に実現できる。
（特徴１）
本実施形態のダイナミック フラッシュ メモリセルでは、ソース、ドレインとなるＮ+層３ａ、３ｂ、チャネル領域７、第１のゲート絶縁層４ａ、第２のゲート絶縁層４ｂ、第１のゲート導体層５ａ、第２のゲート導体層５ｂが、全体として柱状に形成される。また、ソースとなるＮ+層３ａはソース線ＳＬに、ドレインとなるＮ+層３ｂはビット線ＢＬに、第１のゲート導体層５ａはプレート線ＰＬに、第２のゲート導体層５ｂはワード線ＷＬに、それぞれ接続している。プレート線ＰＬが接続された、第１のゲート導体層５ａのゲート容量は、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるような構造を特徴としている。本ダイナミック フラッシュ メモリセルでは、垂直方向に第１のゲート導体層と、第２のゲート導体層が、積層されている。このため、プレート線ＰＬが接続された、第１のゲート導体層５ａのゲート容量が、ワード線ＷＬが接続された、第２のゲート導体層５ｂのゲート容量よりも、大きくなるような構造にしても、平面視において、メモリセル面積を大きくさせない。これによりダイナミック フラッシュ メモリセルの高性能化と高集積化が同時に実現できる。
【0048】
（特徴２）
本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの消去動作をする際に、プレート線ＰＬが接続された第１のゲート導体層５ａと、ワード線ＷＬが接続された第２のゲート電極５ｂと、の両者が、低電圧状態から高電圧状態になり、チャネル領域７との容量結合によって、ソースＮ+層３ａとチャネル領域７との間のＰＮ接合と、ドレインＮ+層３ｂとチャネル領域７との間のＰＮ接合を、順バイアス状態として、チャネル領域７の正孔群９は、ソースＮ+層３ａと、ドレインＮ+層３ｂとに、排出する。
本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの消去動作をする際に、プレート線ＰＬが接続された第１のゲート導体層５ａと、ワード線ＷＬが接続された第２のゲート電極５ｂと、の両者が、低電圧状態から高電圧状態になり、チャネル領域７との容量結合によって、ソースＮ+層３ａとチャネル領域７との間のＰＮ接合と、ドレインＮ+層３ｂとチャネル領域７との間のＰＮ接合を、順バイアス状態として、チャネル領域７の正孔群９は、ソースＮ+層３ａと、ドレインＮ+層３ｂとに、排出する。
【0049】
（特徴３）
本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの（特徴２）で説明した動作に続いて、プレート線ＰＬが接続された、第１のゲート導体層５ａと、ワード線ＷＬが接続された第２のゲート導体層５ｂと、の両者が、高電圧状態から低電圧状態に戻り、再びチャネル領域７との容量結合によって、チャネル領域７の電圧を負バイアスにする。このように、ソースＮ+層３ａ、または、ドレインＮ+層３ｂに負バイアスを印加せずに“0”消去状態のチャネル領域７の電圧を負バイアスすることが可能である。これにより、負バイアスを印加するための二重構造ウェルや負バイアス発生回路が必要なくなり、メモリコアおよび周辺回路設計とプロセスが容易になる。
本発明の第１実施形態に係るダイナミック フラッシュ メモリセルの（特徴２）で説明した動作に続いて、プレート線ＰＬが接続された、第１のゲート導体層５ａと、ワード線ＷＬが接続された第２のゲート導体層５ｂと、の両者が、高電圧状態から低電圧状態に戻り、再びチャネル領域７との容量結合によって、チャネル領域７の電圧を負バイアスにする。このように、ソースＮ+層３ａ、または、ドレインＮ+層３ｂに負バイアスを印加せずに“0”消去状態のチャネル領域７の電圧を負バイアスすることが可能である。これにより、負バイアスを印加するための二重構造ウェルや負バイアス発生回路が必要なくなり、メモリコアおよび周辺回路設計とプロセスが容易になる。
【0050】
（特徴４）
本発明の第１実施形態に係るダイナミック フラッシュ メモリセルのプレート線ＰＬの接続する第１のゲート導体層５ａの役割に注目すると、ダイナミック フラッシュ メモリセルが書込み、読出し動作をする際に、ワード線ＷＬの電圧が上下に振幅する。この際に、プレート線ＰＬは、ワード線ＷＬとチャネル領域７との間の容量結合比を低減させる役目を担う。この結果、ワード線ＷＬの電圧が上下に振幅する際の、チャネル領域７の電圧変化の影響を著しく抑えることができる。これにより、論理“０”と“１”を示すワード線ＷＬのＳＧＴトランジスタのしきい値電圧差を大きくすることが出来る。これは、ダイナミック フラッシュ メモリセルの動作マージンの拡大に繋がる。
本発明の第１実施形態に係るダイナミック フラッシュ メモリセルのプレート線ＰＬの接続する第１のゲート導体層５ａの役割に注目すると、ダイナミック フラッシュ メモリセルが書込み、読出し動作をする際に、ワード線ＷＬの電圧が上下に振幅する。この際に、プレート線ＰＬは、ワード線ＷＬとチャネル領域７との間の容量結合比を低減させる役目を担う。この結果、ワード線ＷＬの電圧が上下に振幅する際の、チャネル領域７の電圧変化の影響を著しく抑えることができる。これにより、論理“０”と“１”を示すワード線ＷＬのＳＧＴトランジスタのしきい値電圧差を大きくすることが出来る。これは、ダイナミック フラッシュ メモリセルの動作マージンの拡大に繋がる。
【0051】
【0052】
図６Ａに、ブロック消去のために選択されたメモリブロック回路図を示す。ここでは、メモリセルは、３行×３列の計９個CL11～CL33を示しているが、実際のメモリブロックは、この行列よりも大きい。各メモリセルには、ソース線ＳＬ1～ＳＬ3、ビット線ＢＬ1～ＢＬ3、プレート線ＰＬ1～ＰＬ3、ワード線ＷＬ1～ＷＬ3が接続されている。図６Ｂに示すように、ブロック消去のために選択されたメモリブロックのソース線ＳＬ1～ＳＬ3、ビット線ＢＬ1～ＢＬ3、プレート線ＰＬ1～ＰＬ3、ワード線ＷＬ1～ＷＬ3には、図３（ｂ）に示したパルス波形が入力する。そして、消去をしないブロック（記録データ維持ブロック）では、パルス波形は入力しない。
【0053】
（特徴１）
第２実施形態のダイナミック フラッシュ メモリセルでは、ブロック毎で独立にブロック消去を行うために、ブロック毎で、ビット線ＢＬ、ソース線ＳＬ、プレート線ＰＬ、ワード線ＷＬを独立に制御することができる。
第２実施形態のダイナミック フラッシュ メモリセルでは、ブロック毎で独立にブロック消去を行うために、ブロック毎で、ビット線ＢＬ、ソース線ＳＬ、プレート線ＰＬ、ワード線ＷＬを独立に制御することができる。
【0054】
（特徴２）
第２実施形態のダイナミック フラッシュ メモリセルでは、フラッシュメモリと同様な、図６Ａ、図６Ｂで説明したブロック消去動作を行うが、フラッシュメモリに比べて、遥かに低電界で書き換えを行っている。このため、信頼性上、ブロック毎の書き換え回数制限を定める必要がない。
第２実施形態のダイナミック フラッシュ メモリセルでは、フラッシュメモリと同様な、図６Ａ、図６Ｂで説明したブロック消去動作を行うが、フラッシュメモリに比べて、遥かに低電界で書き換えを行っている。このため、信頼性上、ブロック毎の書き換え回数制限を定める必要がない。
【0055】
（第３実施形態）
図７（ａ）～（ｄ）は、第３実施形態のダイナミック フラッシュ メモリセルのブロック書き換え動作とブロック消去動作を説明するための回路ブロック図を示している。
図７（ａ）～（ｄ）は、第３実施形態のダイナミック フラッシュ メモリセルのブロック書き換え動作とブロック消去動作を説明するための回路ブロック図を示している。
【0056】
図７Ａにおいて、コントローラ回路３３（特許請求の範囲の「コントローラ回路」の一例である）と、論理・物理ブロックアドレス変換ルックアップテーブル回路３２（省略形は、論物変換テーブル（特許請求の範囲の「論物変換テーブル」の一例である））によって、論理ブロックアドレスに記憶しているデータは、ダイナミック フラッシュ メモリのどの物理ブロックアドレスに対応しているかを常に管理している。これは、ダイナミック フラッシュ メモリでは、フラッシュメモリと同様にブロックのデータ書き換えに関して、既に消去しているブロックを用いて書き換えるため、論理ブロックアドレスと物理ブロックアドレスとの対応関係を常に管理する必要があるためである。このコントローラ回路３３と、論物変換テーブル３２は、ダイナミック フラッシュ メモリのチップ内に設けても良いが、図７（ａ）に示すようにチップ外に設けても良い。論物変換テーブル３２からの命令は、ブロックアドレスデコーダー回路３４に入力し、書き換えを行うブロックと、消去を行うブロックとが、ブロックＢＬＫ００～ＢＬＫ３３（特許請求の範囲の「ブロック」の一例である）の中から、選択される。
【0057】
図７Ｂ～図７Ｄを用いて、記憶データの書き換えに伴う、消去動作を具体的に説明する。図７Ｂにおいて、ダイナミック フラッシュ メモリのブロックＢＬＫ００～ＢＬＫ３３の４×４＝１６ブロックの内、ブロックＢＬＫ０１とＢＬＫ１３は、既に消去されているブロックであり、その他のブロックには、データが記憶されている。例えば、ブロックＢＬＫ２１の記憶データを書き換える命令がコントローラ回路３３から出た場合を想定する。最初にコントローラ回路３３は、論物変換テーブル３２を参照して、どのブロックが消去済ブロックであるかを探す。次に所望の消去済ブロックＢＬＫ０１を見つける。
【0058】
その後、図７Ｃに示すように、書き換えを行うブロックＢＬＫ２１内の書き換えを行わないデータは、消去済みのブロックＢＬＫ０１にコピーされ、書き換えを行うワード線ＷＬに関するページデータをブロックＢＬＫ０１に新たに書き込む。
【0059】
その後、図７Ｄに示すように、ブロックＢＬＫ２１からブロックＢＬＫ０１へのデータコピーと、ブロックＢＬＫ０１内の新規データの書込みが終了すると、ブロックＢＬＫ２１内の古い記憶データは、ブロック消去される。そして、物理ブロックＢＬＫ０１が、コントローラ回路３３を通して、論物変換テーブル３２に登録される。
【0060】
なお、図７Ａ～図７Ｄにおいて、１個のブロックＢＬＫ２１を選択して、ブロックＢＬＫ２１からブロックＢＬＫ０１へのデータコピーと、ブロックＢＬＫ０１内の新規データの書込みが終了すると、ブロックＢＬＫ２１内の古い記憶データは、ブロック消去を行っているが、ブロック消去は、少なくとも１個以上の複数個のブロックを同時に選択して、ブロック消去を行っても良い。
【0061】
なお、フラッシュメモリでは、図７Ｂ～図７Ｄで説明したブロック書き換えとブロック消去と同様な動作を行うが、フラッシュメモリでは、それに加えて、ブロック毎に何回書き換えたかをコントローラ回路でモニター管理している。フラッシュメモリでは、高電界を印加して、トンネル酸化膜を通して、ストレージノードに蓄積される電子の出し入れを行っている。このため、トンネル酸化膜に関する、書き換えの寿命がスペック上定められている。しかし、本実施形態のダイナミック ・フラッシュ メモリセルにおいては、フラッシュメモリに比べて、遥かに低電界で書き換えを行っている。このため、信頼性上、ブロック毎の書き換え回数制限を定める必要がない。
【0062】
なお、図７Ｂ～図７Ｄで説明したブロック書き換えとブロック消去動作において、書き換えを行うブロックの記憶データを一時保管するキャッシュメモリ（図示せず）が必要な場合がある。そのキャッシュメモリは、本実施形態のダイナミック フラッシュ メモリのチップ内、あるいは、チップ外に設けても良い。
【0063】
また、論物変換テーブル３２、または、前記キャッシュメモリは、ダイナミック フラッシュ メモリセルを高速にアクセス可能にしたメモリセルアレイで構成しても良い。
【0064】
また、ブロック内の記憶データの保持のため、ブロック毎のリフレッシュ動作を行っても良い。この場合には、当該物理アドレスのブロック内でリフレッシュを行うため、ブロック書換え動作、または、ブロック消去動作をしなくても良い。
【0065】
（特徴）
第３実施形態のダイナミック フラッシュ メモリセルでは、揮発性メモリでありながら、従来、不揮発性メモリのフラッシュメモリにしか無かった機能である、ブロック書き換え動作とブロック消去動作を実現し、より高集積化が可能なメモリセルを提供することが可能となる。
第３実施形態のダイナミック フラッシュ メモリセルでは、揮発性メモリでありながら、従来、不揮発性メモリのフラッシュメモリにしか無かった機能である、ブロック書き換え動作とブロック消去動作を実現し、より高集積化が可能なメモリセルを提供することが可能となる。
【0066】
（その他の実施形態）
なお、本発明では、Ｓｉ柱を形成したが、Ｓｉ以外の半導体材料よりなる半導体柱であってもよい。このことは、本発明に係るその他の実施形態においても同様である。
なお、本発明では、Ｓｉ柱を形成したが、Ｓｉ以外の半導体材料よりなる半導体柱であってもよい。このことは、本発明に係るその他の実施形態においても同様である。
【0067】
また、第３実施形態では図７Ａ～図７Ｄの論物変換テーブルを柱状半導体メモリ装置チップ外に設けているが、柱状半導体メモリ装置内のオンチップに設けてもよい。このことは、本発明に係るその他の実施形態においても同様である。
【0068】
【0069】
また、第３実施形態の図７Ａ～図７ＤのブロックＢＬＫ００～ＢＬＫ３３毎にタイマー回路を設けて、そのタイマー回路の指示に従って、各ブロックをリフレッシュしてもよい。このことは、本発明に係るその他の実施形態においても同様である。
【0070】
また、第３実施形態の図７Ａ～図７ＤのブロックＢＬＫ００～ＢＬＫ３３において、少なくとも２個以上の複数個のブロックを同時にブロック消去してもよい。このことは、本発明に係るその他の実施形態においても同様である。
【0071】
また、第３実施形態の図７Ａ～図７ＤのブロックＢＬＫ００～ＢＬＫ３３のあるブロックが選択的にブロック消去中に、同時にその他のブロックにおいて、書き込み、あるいは、読出しをしてもよい。このことは、本発明に係るその他の実施形態においても同様である。
【0072】
また、縦型ＮＡＮＤ型フラッシュメモリ回路では、半導体柱をチャネルにして、この半導体柱を囲んだトンネル酸化層、電荷蓄積層、層間絶縁層、制御導体層から構成されるメモリセルが複数段、垂直方向に形成される。これらメモリセルの両端の半導体柱には、ソースに対応するソース線不純物層と、ドレインに対応するビット線不純物層がある。また、１つのメモリセルに対して、その両側のメモリセルの一方がソースならば、他方がドレインの役割を行う。このように、縦型ＮＡＮＤ型フラッシュメモリ回路はＳＧＴ回路の１つである。従って、本発明はＮＡＮＤ型フラッシュメモリ回路との混在回路に対しても適用することができる。
【0073】
また、“１”書込みにおいて、〔非特許文献１４〕を参照したＧＩＤＬ（Gate Induced Drain Leakage）電流を用いた、インパクトイオン化現象により、電子・正孔対を発生させ、生成された正孔群でフローティングボディＦＢ内を満たしてもよい。このことは、本発明に係るその他の実施形態においても同様である。
【0074】
また、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した各実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。上記実施例及び変形例は任意に組み合わせることができる。さらに、必要に応じて上記実施形態の構成要件の一部を除いても本発明の技術思想の範囲内となる。
【産業上の利用可能性】
【0075】
本発明に係る、ＳＧＴを用いたメモリ装置の製造方法によれば、高密度で、かつ高性能のＳＧＴを用いたメモリ装置であるダイナミック フラッシュ メモリが得られる。
【符号の説明】
【0076】
１０：ダイナミック フラッシュ メモリセル
２：Ｐ型又はｉ型（真性型）の導電型を有するＳｉ柱
３ａ、３ｂ：Ｎ+層
７：チャネル領域
４ａ、４ｂ：ゲート絶縁層
５ａ、５ｂ：ゲート導体層
６：2層のゲート導体層を分離するための絶縁層
ＢＬ：ビット線
ＳＬ：ソース線
ＰＬ：プレート線
ＷＬ：ワード線
FB：フローティングボディ
CL11～CL33、ＣＬ０～ＣＬ３：メモリセル
ＳＬ1～ＳＬ3、ＳＬ：ソース線
ＢＬ1～ＢＬ3、ＢＬ０～ＢＬ３：ビット線
ＰＬ1～ＰＬ3、ＰＬ：プレート線
ＷＬ1～ＷＬ3、ＷＬ：ワード線
３５、ＢＬＫ００～ＢＬＫ３３：ブロック
３４：ブロックアドレスデコーダー回路
３３：コントローラ回路
３２：論物変換テーブル
１１０：キャパシタを有しない、ＤＲＡＭメモリセル
１００：ＳＯＩ基板
１０１：ＳＯＩ基板のＳｉＯ2膜
１０２：フローティングボディ（Floating Body）
１０３：ソースＮ+層
１０４：ドレインＮ+層
１０５：ゲート導電層
１０６：正孔
１０７：反転層、電子のチャネル
１０８：ピンチオフ点
１０９：ゲート酸化膜
２：Ｐ型又はｉ型（真性型）の導電型を有するＳｉ柱
３ａ、３ｂ：Ｎ+層
７：チャネル領域
４ａ、４ｂ：ゲート絶縁層
５ａ、５ｂ：ゲート導体層
６：2層のゲート導体層を分離するための絶縁層
ＢＬ：ビット線
ＳＬ：ソース線
ＰＬ：プレート線
ＷＬ：ワード線
FB：フローティングボディ
CL11～CL33、ＣＬ０～ＣＬ３：メモリセル
ＳＬ1～ＳＬ3、ＳＬ：ソース線
ＢＬ1～ＢＬ3、ＢＬ０～ＢＬ３：ビット線
ＰＬ1～ＰＬ3、ＰＬ：プレート線
ＷＬ1～ＷＬ3、ＷＬ：ワード線
３５、ＢＬＫ００～ＢＬＫ３３：ブロック
３４：ブロックアドレスデコーダー回路
３３：コントローラ回路
３２：論物変換テーブル
１１０：キャパシタを有しない、ＤＲＡＭメモリセル
１００：ＳＯＩ基板
１０１：ＳＯＩ基板のＳｉＯ2膜
１０２：フローティングボディ（Floating Body）
１０３：ソースＮ+層
１０４：ドレインＮ+層
１０５：ゲート導電層
１０６：正孔
１０７：反転層、電子のチャネル
１０８：ピンチオフ点
１０９：ゲート酸化膜
【要約】
第１のゲート導体層と、第２のゲート導体層と、第１の不純物領域と、第２の不純物領域と、に印加する電圧を制御して、チャネル半導体層の内部に、インパクトイオン化現象、またはゲート誘起ドレインリーク電流により形成した正孔群を保持するデータ保持動作と、前記第１のゲート導体層と、前記第２のゲート導体層と、前記第３のゲート導体層と、前記第４のゲート導体層と、前記第１の不純物領域と、前記第２の不純物領域と、に印加する電圧を制御して、前記正孔群を前記チャネル半導体層の内部から除去し、さらにチャネル半導体層の電圧を、前記第１のゲート導体層と、前記第２のゲート導体層との、容量結合により、引き下げる、データ消去動作と、を行う柱状半導体メモリ装置である。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図7C】
【図7D】
【図8】
【図9】
【図10】
