特許 7061747 半導体基板、半導体素子、及び半導体基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-04-21

(45)【発行日】2022-05-02

(54)【発明の名称】半導体基板、半導体素子、及び半導体基板の製造方法

(51)【国際特許分類】

   C30B 29/16 20060101AFI20220422BHJP

   C30B 33/06 20060101ALI20220422BHJP

   H01L 21/02 20060101ALI20220422BHJP

   H01L 29/872 20060101ALI20220422BHJP

   H01L 29/12 20060101ALI20220422BHJP

   H01L 29/78 20060101ALI20220422BHJP

   H01L 21/336 20060101ALI20220422BHJP

【ＦＩ】

C30B29/16

C30B33/06

H01L21/02 B

H01L29/86 301D

H01L29/86 301F

H01L29/78 652T

H01L29/78 653C

H01L29/78 652G

H01L29/78 658K

【請求項の数】 7

(21)【出願番号】P 2017135017

(22)【出願日】2017-07-10

(65)【公開番号】P2019014639

(43)【公開日】2019-01-31

【審査請求日】2020-07-03

(73)【特許権者】

【識別番号】390005223

【氏名又は名称】株式会社タムラ製作所

(73)【特許権者】

【識別番号】313001309

【氏名又は名称】株式会社サイコックス

(73)【特許権者】

【識別番号】301022471

【氏名又は名称】国立研究開発法人情報通信研究機構

(74)【代理人】

【識別番号】110002583

【氏名又は名称】特許業務法人平田国際特許事務所

(72)【発明者】

【氏名】倉又 朗人

(72)【発明者】

【氏名】渡辺 信也

(72)【発明者】

【氏名】佐々木 公平

(72)【発明者】

【氏名】八木 邦明

(72)【発明者】

【氏名】八田 直記

(72)【発明者】

【氏名】東脇 正高

(72)【発明者】

【氏名】小西 敬太

【審査官】今井 淳一

(56)【参考文献】

【文献】特開２０１６－０１５５０３（ＪＰ，Ａ）

【文献】特開２０１５－０１５４０１（ＪＰ，Ａ）

【文献】国際公開第２０１６／１４０２２９（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｃ３０Ｂ ２９／１６

Ｃ３０Ｂ ３３／０６

Ｈ０１Ｌ ２１／０２

Ｈ０１Ｌ ２９／８７２

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

単結晶Ｇａ_２Ｏ_３系基板と多結晶基板が接合され、
前記単結晶Ｇａ_２Ｏ_３系基板の厚さが前記多結晶基板の厚さよりも薄く、
前記多結晶基板の破壊靱性値が前記単結晶Ｇａ_２Ｏ_３系基板の破壊靱性値よりも高く、
前記単結晶Ｇａ _２ Ｏ _３ 系基板の主面が（００１）面であり、
前記多結晶基板が多結晶ＳｉＣ基板であり、
前記単結晶Ｇａ _２ Ｏ _３ 系基板と前記多結晶基板の接合強度が８．３ＭＰａ以上である、
半導体基板。

【請求項2】

前記多結晶基板の破壊靱性値が３ＭＰａ・ｍ^１／２以上である、
請求項１に記載の半導体基板。

【請求項3】

前記多結晶基板の厚さに対する前記単結晶Ｇａ_２Ｏ_３系基板の厚さの比率がおよそ２０％以下である、
請求項１又は２に記載の半導体基板。

【請求項4】

前記単結晶Ｇａ_２Ｏ_３系基板のキャリア濃度が３×１０^１８ｃｍ^－３以上である、
請求項１～３のいずれか１項に記載の半導体基板。

【請求項5】

請求項１～４のいずれか１項に記載の半導体基板を有する、
半導体素子。

【請求項6】

単結晶Ｇａ_２Ｏ_３系基板の表面に損傷を与えて第１の非晶質層を形成し、多結晶ＳｉＣ基板の表面に損傷を与えて第２の非晶質層を形成する工程と、
前記第１の非晶質層と前記第２の非晶質層とを接触させる工程と、
前記第１の非晶質層と前記第２の非晶質層とが接触している状態の前記単結晶Ｇａ_２Ｏ_３系基板及び多結晶ＳｉＣ基板に８００℃以上の熱処理を施し、前記単結晶Ｇａ_２Ｏ_３系基板と多結晶ＳｉＣ基板工程とを接合する工程と、
を含み、
前記単結晶Ｇａ _２ Ｏ _３ 系基板の主面が（００１）面である、
半導体基板の製造方法。

【請求項7】

前記熱処理の温度が１１００℃以下である、
請求項６に記載の半導体基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体基板、半導体素子、及び半導体基板の製造方法に関する。

【背景技術】

【0002】

従来、表面活性化接合と呼ばれる単結晶基板と支持基板を接合する方法が知られている（例えば、特許文献１参照）。表面活性化接合では、２枚の基板のそれぞれの接合する表面にＡｒ（アルゴン）を照射して損傷を与えた後でそれら表面を接触させ、両基板を接合する。また、特許文献１の方法によれば、通常の表面活性化接合工程に熱処理工程を加えており、両基板の表面を接触させた後に熱処理を施している。これにより、Ａｒ照射により非晶質化した接合面が再結晶化し、共有結合によって両基板の接合がより強固になる。

【0003】

また、従来、この表面活性化接合により接合された、Ｇａ_２Ｏ_３系結晶からなるエピタキシャル層とＧａ_２Ｏ_３系結晶よりも高い熱伝導率を有する材料からなる高熱電導基板とを含むショットキーバリアダイオードが知られている（例えば、特許文献２参照）。

【先行技術文献】

【特許文献】

【0004】

【文献】特許第６０６１２５１号公報

【文献】特開２０１６－３１９５３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

Ｇａ_２Ｏ_３系単結晶は、劈開性の強い劈開面を有するため、クラック耐性が低く割れ易い。このため、Ｇａ_２Ｏ_３系単結晶からなるエピタキシャル層を成長させるための下地基板として、機械的強度に優れた割れ難い基板が求められている。

【0006】

本発明の目的は、Ｇａ_２Ｏ_３系単結晶からなる層を含む、機械的強度に優れた半導体基板、その半導体基板を含む半導体素子、及びその半導体基板の製造方法を提供することにある。

【課題を解決するための手段】

【0007】

本発明の一態様は、上記目的を達成するために、以下の［１］～［４］の半導体基板、［５］の半導体素子、及び［６］、［７］の半導体基板の製造方法を提供する。

【0008】

［１］単結晶Ｇａ_２Ｏ_３系基板と多結晶基板が接合され、前記単結晶Ｇａ_２Ｏ_３系基板の厚さが前記多結晶基板の厚さよりも薄く、前記多結晶基板の破壊靱性値が前記単結晶Ｇａ_２Ｏ_３系基板の破壊靱性値よりも高く、前記単結晶Ｇａ _２ Ｏ _３ 系基板の主面が（００１）面であり、前記多結晶基板が多結晶ＳｉＣ基板であり、前記単結晶Ｇａ _２ Ｏ _３ 系基板と前記多結晶基板の接合強度が８．３ＭＰａ以上である、半導体基板。

【0009】

［２］前記多結晶基板の破壊靱性値が３ＭＰａ・ｍ^１／２以上である、上記［１］に記載の半導体基板。

【0012】

［３］前記多結晶基板の厚さに対する前記単結晶Ｇａ_２Ｏ_３系基板の厚さの比率がおよそ２０％以下である、上記［１］又は［２］に記載の半導体基板。

【0013】

［４］前記単結晶Ｇａ_２Ｏ_３系基板のキャリア濃度が３×１０^１８ｃｍ^－３以上である、上記［１］～［３］のいずれか１項に記載の半導体基板。

【0016】

［５］上記［１］～［４］のいずれか１項に記載の半導体基板を有する、半導体素子。

【0017】

［６］単結晶Ｇａ_２Ｏ_３系基板の表面に損傷を与えて第１の非晶質層を形成し、多結晶ＳｉＣ基板の表面に損傷を与えて第２の非晶質層を形成する工程と、前記第１の非晶質層と前記第２の非晶質層とを接触させる工程と、前記第１の非晶質層と前記第２の非晶質層とが接触している状態の前記単結晶Ｇａ_２Ｏ_３系基板及び多結晶ＳｉＣ基板に８００℃以上の熱処理を施し、前記単結晶Ｇａ_２Ｏ_３系基板と多結晶ＳｉＣ基板工程とを接合する工程と、を含み、前記単結晶Ｇａ _２ Ｏ _３ 系基板の主面が（００１）面である、半導体基板の製造方法。

【0018】

［７］前記熱処理の温度が１１００℃以下である、上記［６］に記載の半導体基板の製造方法。

【発明の効果】

【0019】

本発明によれば、Ｇａ_２Ｏ_３系単結晶からなる層を含む、機械的強度に優れた半導体基板、その半導体基板を含む半導体素子、及びその半導体基板の製造方法を提供することができる。

【図面の簡単な説明】

【0020】

【図1】図１は、第１の実施の形態に係る半導体基板の斜視図である。

【図2】図２（ａ）～（ｅ）は、半導体基板の製造工程を示す垂直断面図である。

【図3】図３は、第２の実施の形態に係るショットキーバリアダイオードの垂直断面図である。

【図4】図４は、第２の実施の形態に係るＭＯＳＦＥＴの垂直断面図である。

【図5】図５は、単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板との接合界面の透過型電子顕微鏡（ＴＥＭ）観察像である。

【図6】図６（ａ）は、測定のための電極が接続された半導体基板の垂直断面図である。図６（ｂ）は、測定された半導体基板の電流－電圧特性を示すグラフである。

【図7】図７は、表４に示される多結晶ＳｉＣ基板の厚さに対する単結晶Ｇａ_２Ｏ_３基板の厚さの比率と、半導体基板の縦方向の熱伝導率との関係をプロットしたグラフである。

【発明を実施するための形態】

【0021】

〔第１の実施の形態〕
（半導体基板の構造）
図１は、第１の実施の形態に係る半導体基板１の斜視図である。半導体基板１は、単結晶Ｇａ_２Ｏ_３系基板１０と多結晶基板１１が接合された接合基板である。半導体基板１の平面形状は特に限定されないが、典型的には図１に示されるような円形である。

【0022】

半導体基板１の単結晶Ｇａ_２Ｏ_３系基板１０と多結晶基板１１は、後述する表面活性化接合法により接合されており、単結晶Ｇａ_２Ｏ_３系基板１０と多結晶基板１１の接合界面近傍の領域には所定量（例えば、１～２ａｔｍ％）のＡｒが含まれる。

【0023】

また、単結晶Ｇａ_２Ｏ_３系基板１０と多結晶基板１１は後述するＦＡＢ（Fast Atom Beam）ガンを用いた表面活性化接合法により接合されるため、接合界面における金属汚染密度が低く、例えば、Ｆｅ、Ｎｉ、Ｃｕの濃度がいずれも１×１０ｃｍ^－２未満である。

【0024】

単結晶Ｇａ_２Ｏ_３系基板１０は、Ｇａ_２Ｏ_３系単結晶からなる基板であり、典型的にはＧａ_２Ｏ_３基板である。単結晶Ｇａ_２Ｏ_３系基板１０は、アンドープ（意図的にドーピングされていない）でもよいし、Ｓｉ、Ｓｎ等のドーパントを含んでもよい。例えば、単結晶Ｇａ_２Ｏ_３系基板１０のキャリア濃度が３×１０^１８ｃｍ^－３以上の場合は、多結晶基板１１との界面の障壁が消失し、単結晶Ｇａ_２Ｏ_３系基板１０と多結晶基板１１をオーミック接合することができる。

【0025】

ここで、Ｇａ_２Ｏ_３系単結晶とは、Ｇａ_２Ｏ_３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ_２Ｏ_３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ_２Ｏ_３単結晶である（Ｇａ_ｘＡｌ_ｙＩｎ_{（１－ｘ－ｙ）}）_２Ｏ_３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。単結晶Ｇａ_２Ｏ_３系基板１０を構成するＧａ_２Ｏ_３系単結晶は、例えば、β型の結晶構造を有する。

【0026】

単結晶Ｇａ_２Ｏ_３系基板１０の主面は、［０１０］軸を含む面（例えば、（１０１）面、（－２０１）面、又は（００１）面）であることが好ましい。この場合、単結晶Ｇａ_２Ｏ_３系基板１０は割れにくく、かつ高い耐熱性を有する。耐熱性が高ければ、後述する接合時の熱処理において劣化が生じにくい。

【0027】

また、Ｇａ_２Ｏ_３系単結晶は、（１００）面における劈開性が強く、ＥＦＧ（Edge-defined Film-fed Growth）法による結晶成長の肩広げの過程で（１００）面を双晶面（対称面）とする双晶が生じやすい。そのため、Ｇａ_２Ｏ_３系単結晶からなるべく大きな単結晶Ｇａ_２Ｏ_３系基板１０を切り出すために、（１００）面がＧａ_２Ｏ_３系単結晶の成長方向に平行になるように、Ｇａ_２Ｏ_３系単結晶をｂ軸方向に成長させることが好ましい。そして、ｂ軸方向に成長させたＧａ_２Ｏ_３系単結晶からは、［０１０］軸を含む面を主面とする単結晶Ｇａ_２Ｏ_３系基板１０を切り出すことができる。

【0028】

また、半導体基板１に特に高い耐熱性が要求される場合は、単結晶Ｇａ_２Ｏ_３系基板１０の主面が（００１）面であることが好ましい。

【0029】

多結晶基板１１は、多結晶体からなる基板であり、例えば、多結晶ＳｉＣ基板、多結晶ダイヤモンド基板、多結晶Ｓｉ基板、多結晶Ａｌ_２Ｏ_３基板、多結晶ＡｌＮ基板を多結晶基板１１として用いることができる。一般に、多結晶体は単結晶体よりも製造が容易なため、低コストである。

【0030】

単結晶Ｇａ_２Ｏ_３系基板１０は、単体では、クラックが生じた場合に（１００）面、（００１）面等の劈開面で劈開して割れてしまう。このため、破壊靱性値は比較的低い。一方、多結晶基板１１は、クラックが生じても結晶粒界でクラックの進行が止まるため、割れにくい。このため、多結晶基板１１の破壊靱性値は、単結晶Ｇａ_２Ｏ_３系基板１０の破壊靱性値よりも高い。また、半導体基板１に十分な強度を与えるため、多結晶基板１１の破壊靱性値（ＪＩＳ Ｒ １６０７に準拠した破壊靱性試験により得られる値）が、単結晶Ｇａ_２Ｏ_３系基板１０の主面の面方位に依らず単結晶Ｇａ_２Ｏ_３系基板１０の破壊靱性値よりも大きくなる３ＭＰａ・ｍ^１／２以上であることが好ましい。

【0031】

単結晶Ｇａ_２Ｏ_３系基板１０と破壊靱性に優れる多結晶基板１１とが接合された半導体基板１は、同じ厚さの単結晶Ｇａ_２Ｏ_３系基板と比較して、破壊靱性値が遥かに大きく、割れにくい。

【0032】

また、単結晶Ｇａ_２Ｏ_３系基板１０と多結晶基板１１とが接合された半導体基板１においては、単結晶Ｇａ_２Ｏ_３系基板１０が割れにくいため、単結晶Ｇａ_２Ｏ_３系基板１０を薄くしてコストを低減することができる。このため、単結晶Ｇａ_２Ｏ_３系基板１０の厚さを多結晶基板１１の厚さよりも薄くすることが好ましい。

【0033】

また、多結晶基板１１は、単結晶基板と比較して、遥かに多くのドーパントを注入できるため、抵抗率を小さくすることができる。単結晶基板においては、ドーパントを入れすぎると欠陥が発生して品質劣化を引き起こすため、注入できるドーパント量に上限があるが、多結晶基板においては、欠陥の増加が結晶品質にほとんど影響を与えないためである。

【0034】

例えば、一般的な単結晶ＳｉＣ基板では、その品質に影響しない程度にＮ（窒素）を注入することによりおよそ０．０２Ω・ｃｍまで抵抗率を下げることができるが、多結晶ＳｉＣ基板はＮを注入することにより０．０１Ω・ｃｍ以下まで抵抗率を下げることができる。

【0035】

このように多結晶基板１１は、抵抗率を小さくすることができるため、例えば、縦型の半導体素子の基板として用いた場合に半導体素子の電力損失を低減することができる。

【0036】

また、多結晶ＳｉＣ基板等のＧａ_２Ｏ_３系単結晶よりも熱伝導率の高い材料からなる基板を多結晶基板１１として用いることにより、半導体基板１の放熱特性が同じ厚さの単層のＧａ_２Ｏ_３系単結晶基板よりも高くなる。例えば、単結晶Ｇａ_２Ｏ_３の熱伝導率は、［１００］方向が１３．６Ｗ／（ｍ・Ｋ）、［０１０］方向が２２．８Ｗ／（ｍ・Ｋ）であり、多結晶ＳｉＣ、多結晶Ａｌ_２Ｏ_３、多結晶ＡｌＮの熱伝導率は、それぞれおよそ３３０Ｗ／（ｍ・Ｋ）、３２Ｗ／（ｍ・Ｋ）、１５０Ｗ／（ｍ・Ｋ）である。

【0037】

ＳｉＣ多結晶基板、多結晶ダイヤモンド基板等の熱伝導率が特に高い基板を多結晶基板１１として用いることにより、半導体基板１の放熱特性をより向上させることができる。

【0038】

また、半導体基板１に生じる反り等を抑えるため、多結晶基板１１は、単結晶Ｇａ_２Ｏ_３系基板１０の材料であるＧａ_２Ｏ_３系単結晶との熱膨張率の差が小さい材料からなることが好ましい。Ｇａ_２Ｏ_３系単結晶（［１００］方向が５．３×１０^－６／Ｋ、［０１０］方向が８．９×１０^－６／Ｋ、［００１］方向が８．２×１０^－６／Ｋ）との熱膨張率の差が小さい多結晶材料としては、例えば、多結晶ＳｉＣ（４．０×１０^－６／Ｋ）、多結晶Ａｌ_２Ｏ_３（７．２×１０^－６／Ｋ）、多結晶ＡｌＮ（４．６×１０^－６／Ｋ）が挙げられる。

【0039】

（半導体基板の製造方法）
以下に、半導体基板１の製造方法の一例を示す。以下の例においては、水素原子のアブレーションによる剥離技術（スマートカット（登録商標）とも呼ばれる）を用いて、１枚の単結晶Ｇａ_２Ｏ_３系基板から複数の半導体基板１の単結晶Ｇａ_２Ｏ_３系基板１０を形成する。

【0040】

図２（ａ）～（ｅ）は、第１の実施の形態に係る半導体基板１の製造工程を示す垂直断面図である。

【0041】

まず、単結晶Ｇａ_２Ｏ_３系基板１２及び多結晶基板１１を準備し、それぞれの接合させる表面（以下、接合面と呼ぶ）にＣＭＰ（chemical mechanical polishing）、機械研磨等による平坦化処理を施す。

【0042】

次に、図２（ａ）に示されるように、単結晶Ｇａ_２Ｏ_３系基板１２の接合面から所定の深さの位置に水素イオンをイオン注入し、水素イオン注入層１２ａを形成する。

【0043】

後述するように、水素イオン注入層１２ａを剥離面として単結晶Ｇａ_２Ｏ_３系基板１２から剥離される層が半導体基板１の単結晶Ｇａ_２Ｏ_３系基板１０となるため、単結晶Ｇａ_２Ｏ_３系基板１２の接合面からの水素イオン注入層１２ａの深さは、目的とする単結晶Ｇａ_２Ｏ_３系基板１０の厚さに応じて決定される。

【0044】

次に、図２（ｂ）に示されるように、単結晶Ｇａ_２Ｏ_３系基板１２及び多結晶基板１１の接合面を変質させて、それぞれ非晶質層１２ｂ、非晶質層１１ｂを形成する。

【0045】

真空チャンバー内において、単結晶Ｇａ_２Ｏ_３系基板１２及び多結晶基板１１の接合面にＦＡＢガン１３等を用いてＡｒの中性原子ビームを照射すると、表面が損傷して結晶質が非晶質に変質し、非晶質層１２ｂ及び非晶質層１１ｂが形成される。

【0046】

非晶質層１２ｂ及び非晶質層１１ｂを形成する工程では、単結晶Ｇａ_２Ｏ_３系基板１２及び多結晶基板１１の接合面の酸化膜や吸着層を除去して結合手を表出させ、活性化させることができる。また、この工程は真空中で実施されるため、活性化された表面は、酸化等がされず、活性状態を保持することができる。

【0047】

次に、図２（ｃ）に示されるように、単結晶Ｇａ_２Ｏ_３系基板１２の非晶質層１２ｂと、多結晶基板１１の非晶質層１１ｂとを真空中で接触させる。単結晶Ｇａ_２Ｏ_３系基板１２と多結晶基板１１を接触させた後、剥がれないようにこれらをジグ等により固定してもよい。

【0048】

次に、図２（ｄ）に示されるように、非晶質層１２ｂと非晶質層１１ｂとが接触した状態の単結晶Ｇａ_２Ｏ_３系基板１２及び多結晶基板１１に熱処理を施し、単結晶Ｇａ_２Ｏ_３系基板１２と多結晶基板１１とを接合する。熱処理は、真空チャンバー内の減圧下で行われてもよいし、真空チャンバー以外の他の炉内で行われてもよい。

【0049】

熱処理を施すことにより、非晶質層１２ｂと非晶質層１１ｂとがそれぞれ再結晶化し、単結晶Ｇａ_２Ｏ_３系基板１２と多結晶基板１１とが共有結合によって強固に接合する。熱処理温度が高いほど接合の強度は高くなり、例えば、多結晶基板１１が多結晶ＳｉＣ基板である場合は、８００℃以上の熱処理を施すことにより、接合をより強固にすることができる。

【0050】

また、熱処理を施すことにより、単結晶Ｇａ_２Ｏ_３系基板１２を水素イオン注入層１２ａで破断させることができる。また、単結晶Ｇａ_２Ｏ_３系基板１２の蒸発や不純物の拡散を抑えるため、熱処理の温度は１１００℃以下であることが好ましい。

【0051】

次に、図２（ｅ）に示されるように、単結晶Ｇａ_２Ｏ_３系基板１２を破断した水素イオン注入層１２ａで分離する。これにより、単結晶Ｇａ_２Ｏ_３系基板１２の水素イオン注入層１２ａよりも多結晶基板１１側の多結晶基板１１に接合された層が多結晶基板１１側に残る。この単結晶Ｇａ_２Ｏ_３系基板１２の多結晶基板１１側に残った部分が半導体基板１の単結晶Ｇａ_２Ｏ_３系基板１０となる。

【0052】

その後、単結晶Ｇａ_２Ｏ_３系基板１２の多結晶基板１１から分離した部分を図２（ａ）に示される単結晶Ｇａ_２Ｏ_３系基板１２として、図２（ａ）～（ｅ）に示される工程を繰り返すことにより、１枚の単結晶Ｇａ_２Ｏ_３系基板１２から複数の半導体基板１の単結晶Ｇａ_２Ｏ_３系基板１０を形成することができる。

【0053】

（第１の実施の形態の効果）
第１の実施の形態に係る単結晶Ｇａ_２Ｏ_３系基板１２を含む半導体基板１は、単体の単結晶Ｇａ_２Ｏ_３系基板と同じ用途に用いることができ、かつ、同じ厚さの単体の単結晶Ｇａ_２Ｏ_３系基板と比較して、割れにくく、また、製造コストを低く抑えることができる。

【0054】

また、半導体基板１の多結晶基板１１として、多結晶ＳｉＣ基板等のＧａ_２Ｏ_３系単結晶よりも熱伝導率の高い材料からなる基板を用いることにより、半導体基板１を用いて形成される半導体素子の放熱性を向上させることができる。

【0055】

〔第２の実施の形態〕
第２の実施の形態は、上記第１の実施の形態に係る半導体基板を用いて形成される半導体素子に係る形態である。

【0056】

図３は、第２の実施の形態に係るショットキーバリアダイオード２の垂直断面図である。ショットキーバリアダイオード２は、縦型のショットキーバリアダイオードであり、半導体基板１と、半導体基板１の単結晶Ｇａ_２Ｏ_３系基板１０上の単結晶Ｇａ_２Ｏ_３系層２０と、単結晶Ｇａ_２Ｏ_３系層２０に接続されたアノード電極２１と、半導体基板１の多結晶基板１１に接続されたカソード電極２２と、を有する。

【0057】

単結晶Ｇａ_２Ｏ_３系基板１０は、例えば、厚さ０．１～１０μｍ、キャリア濃度１×１０^１８～１×１０^２０ｃｍ^－３の単結晶Ｇａ_２Ｏ_３基板である。単結晶Ｇａ_２Ｏ_３系基板１０へ注入されるドーパントにはＳｉ、Ｓｎ等が用いられる。単結晶Ｇａ_２Ｏ_３系基板１０のキャリア濃度は、高いほど導通損失を下げることができるが、ドーピング量が多くなると結晶欠陥が発生するおそれがあるため、３×１０^１８～５×１０^１９ｃｍ^－３の範囲内に設定されることが好ましい。

【0058】

多結晶基板１１は、例えば、厚さ５０～１０００μｍ、キャリア濃度１×１０^１８～１×１０^２０ｃｍ^－３の多結晶ＳｉＣ基板である。多結晶基板１１へ注入されるドーパントにはＮ等が用いられる。

【0059】

単結晶Ｇａ_２Ｏ_３系層２０は、単結晶Ｇａ_２Ｏ_３系基板１０上にエピタキシャル結晶成長により形成される層であり、例えば、厚さ１～１００μｍ、キャリア濃度１×１０^１４～１×１０^１７ｃｍ^－３の単結晶Ｇａ_２Ｏ_３層である。単結晶Ｇａ_２Ｏ_３系層２０へ注入されるドーパントにはＳｉ、Ｓｎ等が用いられる。通常、単結晶Ｇａ_２Ｏ_３系層２０のキャリア濃度は、単結晶Ｇａ_２Ｏ_３系基板１０及び多結晶基板１１のキャリア濃度よりも低い。

【0060】

アノード電極２１は、例えば、Ｐｔ／Ｔｉ／Ａｕの積層構造を有し、単結晶Ｇａ_２Ｏ_３系層２０とショットキー接触する。この場合のＰｔ層、Ｔｉ層、Ａｕ層の厚さは、例えば、それぞれ１５ｎｍ、５ｎｍ、２００ｎｍである。

【0061】

カソード電極２１は、例えば、Ｔｉ／Ａｕの積層構造を有し、多結晶基板１１とオーミック接触する。この場合のＴｉ層、Ａｕ層の厚さは、例えば、それぞれ５０ｎｍ、２００ｎｍである。

【0062】

ショットキーバリアダイオード２においては、アノード電極２１とカソード電極２１との間に順方向の電圧（アノード電極２１側が正電位）を印加することにより、単結晶Ｇａ_２Ｏ_３系層２０から見たアノード電極２１と単結晶Ｇａ_２Ｏ_３系層２０との界面のエネルギー障壁が低下し、アノード電極２１からカソード電極２２へ電流が流れる。一方、アノード電極２１とカソード電極２１との間に逆方向の電圧（アノード電極２１側が負電位）を印加したときは、ショットキー障壁により、電流の流れが妨げられる。

【0063】

図４は、第２の実施の形態に係るＭＯＳＦＥＴ３の垂直断面図である。ＭＯＳＦＥＴ３はＤＭＯＳ（Double-Diffused MOSFET）構造を有する縦型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であり、半導体基板１と、半導体基板１の単結晶Ｇａ_２Ｏ_３系基板１０上の単結晶Ｇａ_２Ｏ_３系層３０と、ゲート絶縁膜３３に覆われて単結晶Ｇａ_２Ｏ_３系層３０中に埋め込まれたゲート電極３２と、単結晶Ｇａ_２Ｏ_３系層３０中のゲート電極３２の両側にそれぞれ形成されたコンタクト領域３１と、単結晶Ｇａ_２Ｏ_３系層３０上に形成され、コンタクト領域３１に接続されたソース電極３４と、半導体基板１の多結晶基板１１に接続されたドレイン電極３５と、を有する。

【0064】

単結晶Ｇａ_２Ｏ_３系基板１０は、例えば、厚さ１０～５００ｎｍ、キャリア濃度１×１０^１５～１×１０^１９ｃｍ^－３のｎ型単結晶Ｇａ_２Ｏ_３基板である。単結晶Ｇａ_２Ｏ_３系基板１０へ注入されるドーパントにはＳｉ、Ｓｎ等が用いられる。単結晶Ｇａ_２Ｏ_３系基板１０のキャリア濃度は、高いほど導通損失を下げることができるが、ドーピング量が多くなると結晶欠陥が発生するおそれがあるため、３×１０^１８～５×１０^１９ｃｍ^－３の範囲内に設定されることが好ましい。

【0065】

多結晶基板１１は、例えば、厚さ１００～６００μｍ、キャリア濃度５×１０^１８～１×１０^２０ｃｍ^－３のｎ型多結晶ＳｉＣ基板である。多結晶基板１１へ注入されるドーパントにはＮ等が用いられる。

【0066】

単結晶Ｇａ_２Ｏ_３系層３０は、単結晶Ｇａ_２Ｏ_３系基板１０上にエピタキシャル結晶成長により形成される層であり、例えば、厚さ０．１～１００μｍのアンドープ（ドーパントが意図的に添加されていない）又はｐ型の単結晶Ｇａ_２Ｏ_３層である。

【0067】

ゲート電極３２、ソース電極３４、及びドレイン電極３５は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、又はＩＴＯ等の導電性化合物、導電性ポリマーからなる。導電性ポリマーとしては、ポリチオフェン誘導体（ＰＥＤＯＴ：ポリ(3,4)-エチレンジオキシチオフェン）にポリスチレンスルホン酸（PSS）をドーピングしたものや、ポリピロール誘導体にＴＣＮＡをドーピングしたもの等が用いられる。また、ゲート電極３２は、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。

【0068】

ゲート絶縁膜３３は、ＳｉＯ_２、ＡｌＮ、ＳｉＮ、Ａｌ_２Ｏ_３、β－（Ａｌ_ｘＧａ_１－ｘ）_２Ｏ_３（０≦ｘ≦１）等の絶縁材料からなる。

【0069】

コンタクト領域３１は、単結晶Ｇａ_２Ｏ_３系層３０中にイオン注入等により形成されたｎ型ドーパントの濃度が高い領域である。コンタクト領域３１へ注入されるドーパントにはＳｉ、Ｓｎ等が用いられる。

【0070】

ＭＯＳＦＥＴ３においては、ゲート電極３２に閾値以上の電圧を印加すると、単結晶Ｇａ_２Ｏ_３系層３０中のゲート電極３２の両側の領域にチャネルが形成され、ソース電極３４からドレイン電極３５へ電流が流れるようになる。

【0071】

（第２の実施の形態の効果）
第２の形態に係るショットキーバリアダイオード２及びＭＯＳＦＥＴ３は、第１の実施の形態に係る半導体基板１を用いて形成されるため、単結晶Ｇａ_２Ｏ_３系基板を単体で用いる場合と比較して、割れにくく、また、製造コストを低く抑えることができる。また、半導体基板１の多結晶基板１１として、多結晶ＳｉＣ基板等のＧａ_２Ｏ_３系単結晶よりも熱伝導率の高い材料からなる基板を用いることにより、ショットキーバリアダイオード２の放熱性を向上させることができる。

【0072】

なお、本実施の形態においては、第１の実施の形態に係る半導体基板１を用いて形成される半導体素子の例としてショットキーバリアダイオード及びＭＯＳＦＥＴを挙げたが、これら以外の他の半導体素子の形成に半導体基板１を用いた場合でも、同様の効果を得ることができる。

【実施例】

【0073】

表面活性化接合法により形成された第１の実施の形態に係る半導体基板１について、単結晶Ｇａ_２Ｏ_３系基板１０、多結晶基板１１としてそれぞれ単結晶Ｇａ_２Ｏ_３基板、多結晶ＳｉＣ基板を用いて各種評価を実施した。

【0074】

（接合界面の状態）
図５は、単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板との接合界面の透過型電子顕微鏡（ＴＥＭ）観察像である。図５に係る単結晶Ｇａ_２Ｏ_３基板の主面の面方位は（０１０）である。なお、図５に係る単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板には接合の際の熱処理は施されていない。

【0075】

図５のＴＥＭ観察像は、単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板の接合界面に中間層や異物の析出等がなく、良好な接合状態が形成されていることを示している。

【0076】

この結果から、接合界面の状態が良好な第１の実施の形態に係る半導体基板１を表面活性化接合法により形成できることが確認された。

【0077】

（単結晶Ｇａ_２Ｏ_３基板の面方位）
単結晶Ｇａ_２Ｏ_３基板の主面の面方位が（０１０）又は（００１）である２種の半導体基板１に対して加熱処理を施し、単結晶Ｇａ_２Ｏ_３基板の主面の面方位と半導体基板１の耐熱性との関係を調べた。

【0078】

単結晶Ｇａ_２Ｏ_３基板の主面の面方位が（０１０）である半導体基板１は、５００℃の熱処理を施すことにより、クラックが発生して単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板の接合面積が縮小した。

【0079】

単結晶Ｇａ_２Ｏ_３基板の主面の面方位が（００１）である半導体基板１は、８００℃の熱処理及び１０００℃の熱処理を施してもクラックが発生せず、単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板の接合面積の縮小は観察されなかった。

【0080】

この結果から、第１の実施の形態に係る半導体基板１において、単結晶Ｇａ_２Ｏ_３系基板１０の主面の面方位を（００１）とすることにより、高い耐熱性が得られることがわかった。

【0081】

また、（００１）面はＧａ_２Ｏ_３系単結晶の劈開面の１つであるため、表面活性化接合法における単結晶Ｇａ_２Ｏ_３系基板の分離（図２（ｄ）、（ｅ）参照）が容易になる。

【0082】

（熱処理温度）
表面活性化接合法における熱処理の温度を５００℃、８００℃、１０００℃とした場合、及び熱処理なしとした場合の半導体基板１の接合強度を、ＪＩＳ Ｒ １６３０に準拠した引張試験により調べた。この試験を行った半導体基板１の単結晶Ｇａ_２Ｏ_３基板の主面の面方位は（００１）である。

【0083】

表面活性化接合法において熱処理を実施せず、室温での接合を行った場合、引張強度を３ＭＰａまで増加させたときに、単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板の接合界面で剥がれが生じた。

【0084】

表面活性化接合法において５００℃の熱処理を実施した場合、引張強度を７．５ＭＰａまで増加させたときに、単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板の接合界面で剥がれが生じた。

【0085】

表面活性化接合法において８００℃の熱処理を実施した場合、引張強度を１１．７ＭＰａまで増加させたときに、単結晶Ｇａ_２Ｏ_３基板に破壊（バルク破壊）が生じた。すなわち、単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板の接合界面で剥がれが生じる前に、単結晶Ｇａ_２Ｏ_３基板に破壊が生じた。

【0086】

表面活性化接合法において１０００℃の熱処理を実施した場合、引張強度を９．８ＭＰａまで増加させたときに、単結晶Ｇａ_２Ｏ_３基板に破壊（バルク破壊）が生じた。すなわち、単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板の接合界面で剥がれが生じる前に、単結晶Ｇａ_２Ｏ_３基板に破壊が生じた。

【0087】

接合界面の接合強度（界面での剥離が生じる引張強度の下限値）はバルク破壊強度以上であれば十分であるため、表面活性化接合法において８００℃以上の熱処理を実施した場合の半導体基板１の接合強度は実用化に十分なものであるといえる。

【0088】

この結果から、表面活性化接合法において８００℃以上の熱処理を実施した場合に、単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板との接合がより強固になることがわかった。

【0089】

また、引張試験の測定値のばらつきは±１５％程度であるため、９．８ＭＰａより１５％小さい８．３ＭＰａの引張強度で単結晶Ｇａ_２Ｏ_３基板の破壊が生じ得る。このため、半導体基板１の単結晶Ｇａ_２Ｏ_３系基板１０と多結晶基板１１の接合界面の接合強度は８．３ＭＰａ以上であることが好ましい。

【0090】

（破壊靱性）
主面の面方位が（００１）、（０１０）、又は（－２０１）である３種の単結晶Ｇａ_２Ｏ_３基板、及び多結晶ＳｉＣ基板に対して、ＪＩＳ Ｒ １６０７に準拠したＩＦ法による破壊靱性試験を実施した。試験条件を以下の表１に、単結晶Ｇａ_２Ｏ_３基板についての試験結果（破壊靱性Ｋｃ［ＭＰａ・ｍ^１／２］）を表２に、多結晶ＳｉＣ基板についての試験結果（破壊靱性Ｋｃ［ＭＰａ・ｍ^１／２］）を表３に示す。

【0091】

【表1】

【0092】

表１の「弾性率」の項目における「（００１）Ｇａ_２Ｏ_３」、「（０１０）Ｇａ_２Ｏ_３」、「（－２０１）Ｇａ_２Ｏ_３」、「Ｐｏｌｙ－ＳｉＣ」は、それぞれ主面の面方位が（００１）である単結晶Ｇａ_２Ｏ_３基板、主面の面方位が（０１０）である単結晶Ｇａ_２Ｏ_３基板、主面の面方位が（－２０１）である単結晶Ｇａ_２Ｏ_３基板、多結晶ＳｉＣ基板を意味する。

【0093】

【表2】

【0094】

【表3】

【0095】

表２の「平均」は、基板上の５点で測定された破壊靱性の平均値を意味し、「３面方位平均」は、上記３種の単結晶Ｇａ_２Ｏ_３基板の破壊靱性の平均値の平均値を意味する。表３の「平均」は、基板上の１０点で測定された破壊靱性の平均値を意味する。

【0096】

単結晶Ｇａ_２Ｏ_３基板は面方位によって特性が異なるため、代表的な３面方位について試験を実施した。上記の面方位の異なる３種の単結晶Ｇａ_２Ｏ_３基板の破壊靱性値は、いずれも多結晶ＳｉＣ基板の破壊靱性値より低く、単結晶Ｇａ_２Ｏ_３基板が多結晶ＳｉＣ基板と比較して極めて割れやすい性質を有することを示している。また、単結晶Ｇａ_２Ｏ_３基板の破壊靱性値は、ＳｉＣ基板と比較して、各測定点における破壊靱性値のばらつきも大きかった。

【0097】

（電流－電圧特性）
半導体基板１の電流－電圧特性を測定した。

【0098】

図６（ａ）は、測定のための電極が接続された半導体基板１の垂直断面図である。半導体基板１の単結晶Ｇａ_２Ｏ_３系基板１０としての単結晶Ｇａ_２Ｏ_３基板、多結晶基板１１としての多結晶ＳｉＣ基板の厚さは、それぞれ６１０μｍ、３５０μｍとした。また、単結晶Ｇａ_２Ｏ_３基板には、表面から深さ１５０ｎｍの深さまでの領域において、濃度５×１０^１９ｃｍ^―３のボックスプロファイルとなるようにＳｉ原子をイオン注入ドーピングし、窒素ガス雰囲気中、基板温度９５０℃の条件で３０分間活性化アニールを行った。その後、単結晶Ｇａ_２Ｏ_３基板表面には直径４００μｍの円形のＴｉ／Ａｕ電極３０を作製し、多結晶ＳｉＣ基板にはその全面にＴｉ／Ａｕ電極３１を作製した。なお、同プロセスにて、Ｔｉ／Ａｕ電極３０と単結晶Ｇａ_２Ｏ_３基板の間、及びＴｉ／Ａｕ電極３１と多結晶ＳｉＣ基板の間で、オーミック接触が得られている。

【0099】

図６（ｂ）は、測定された半導体基板１におけるＴｉ／Ａｕ電極３０とＴｉ／Ａｕ電極３１の間の電流－電圧特性を示すグラフである。図６（ｂ）によれば、直線状の電流－電圧特性が得られている。このことから、半導体基板１における単結晶Ｇａ_２Ｏ_３系基板１０としての単結晶Ｇａ_２Ｏ_３基板と多結晶基板１１としての多結晶ＳｉＣ基板との接合界面には電気的な障壁が存在せず、オーミック接合を形成できていることがわかった。

【0100】

（熱伝導率）
多結晶基板１１の厚さと単結晶Ｇａ_２Ｏ_３系基板１０の厚さの比を変えつつ、半導体基板１の縦方向の熱伝導率を計算した。以下の表４に、多結晶基板１１の厚さに対する単結晶Ｇａ_２Ｏ_３系基板１０の厚さの比率［％］と、半導体基板１の縦方向の熱伝導率［Ｗ／（ｍ・Ｋ）］との関係を示す。

【0101】

【表4】

【0102】

表４の「Ｇａ_２Ｏ_３板厚」、「ＳｉＣ板厚」、「Ｇａ_２Ｏ_３／ＳｉＣ」は、それぞれ単結晶Ｇａ_２Ｏ_３系基板１０としての単結晶Ｇａ_２Ｏ_３基板の厚さ、多結晶基板１１としての多結晶ＳｉＣ基板の厚さ、多結晶ＳｉＣ基板の厚さに対する単結晶Ｇａ_２Ｏ_３基板の厚さの比率を意味し、「接合基板熱伝導率」は、単結晶Ｇａ_２Ｏ_３基板と多結晶ＳｉＣ基板が接合された半導体基板１の縦方向の熱伝導率を意味する。

【0103】

図７は、表４に示される多結晶ＳｉＣ基板の厚さに対する単結晶Ｇａ_２Ｏ_３基板の厚さの比率と、半導体基板１の縦方向の熱伝導率との関係をプロットしたグラフである。

【0104】

表４、図７によれば、多結晶基板１１の厚さに対する単結晶Ｇａ_２Ｏ_３系基板１０の厚さの比率がおよそ２０％以下、１０％以下、５％以下のときに半導体基板１の縦方向の熱伝導率がそれぞれ１００Ｗ／（ｍ・Ｋ）以上、１５０Ｗ／（ｍ・Ｋ）以上、２００Ｗ／（ｍ・Ｋ）以上となる。

【0105】

以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。

【0106】

また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

【符号の説明】

【0107】

１…半導体基板、 ２…ショットキーバリアダイオード、 １０、１２…単結晶Ｇａ_２Ｏ_３系基板、 １１…多結晶基板、 １１ｂ、１２ｂ…非晶質層、

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】