IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社GSユアサの特許一覧

<>
  • 特許-通電制御装置、蓄電装置 図1
  • 特許-通電制御装置、蓄電装置 図2
  • 特許-通電制御装置、蓄電装置 図3A
  • 特許-通電制御装置、蓄電装置 図3B
  • 特許-通電制御装置、蓄電装置 図4
  • 特許-通電制御装置、蓄電装置 図5
  • 特許-通電制御装置、蓄電装置 図6
  • 特許-通電制御装置、蓄電装置 図7
  • 特許-通電制御装置、蓄電装置 図8
  • 特許-通電制御装置、蓄電装置 図9
  • 特許-通電制御装置、蓄電装置 図10
  • 特許-通電制御装置、蓄電装置 図11
  • 特許-通電制御装置、蓄電装置 図12
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-05-06
(45)【発行日】2022-05-16
(54)【発明の名称】通電制御装置、蓄電装置
(51)【国際特許分類】
   H02J 7/00 20060101AFI20220509BHJP
   H03K 17/00 20060101ALI20220509BHJP
   H02H 7/18 20060101ALI20220509BHJP
【FI】
H02J7/00 S
H03K17/00 B
H02H7/18
【請求項の数】 6
(21)【出願番号】P 2018078310
(22)【出願日】2018-04-16
(65)【公開番号】P2019187170
(43)【公開日】2019-10-24
【審査請求日】2021-01-25
(73)【特許権者】
【識別番号】507151526
【氏名又は名称】株式会社GSユアサ
(74)【代理人】
【識別番号】110001036
【氏名又は名称】特許業務法人暁合同特許事務所
(72)【発明者】
【氏名】藤田 清浩
【審査官】原 嘉彦
(56)【参考文献】
【文献】特開2010-115070(JP,A)
【文献】特開2015-164388(JP,A)
【文献】特開昭63-069207(JP,A)
【文献】特開2018-023258(JP,A)
【文献】米国特許出願公開第2012/0224289(US,A1)
【文献】特開2018-026923(JP,A)
【文献】特開2000-201429(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
B60L 1/00-3/12
7/00-13/00
15/00-58/40
H01M 10/42-10/48
50/50-50/598
H02H 7/00
7/10-7/20
H02J 7/00-7/12
7/34-7/36
H03K 17/00-17/70
(57)【特許請求の範囲】
【請求項1】
蓄電素子の通電制御装置であって、
前記蓄電素子のパワーラインに設けられた遮断回路と、
前記遮断回路を駆動する駆動回路と、
処理装置と、を備え、
前記駆動回路は、
出力ラインを通じて前記遮断回路の制御端子に制御信号を送る出力回路と、
前記遮断回路の基準端子と制御端子との間を接続し、前記出力ラインがオープンした場合、前記制御端子を前記基準端子と同電位にすることで、前記遮断回路を遮断状態に固定する第1抵抗と、
前記出力回路の出力ラインに配置され、通電により断線する断線素子と、
前記第1抵抗とは異なる経路で、前記断線素子に電流を流す通電経路と、
前記通電経路において前記断線素子から見て電圧の高いハイサイドに設けられた通電スイッチと、を備え、
前記出力回路は、
ソースを内部電源に接続するFETと、
ソースを基準電位に接続するFETと、
2つの前記FETのドレインを接続する第2抵抗を含み、
前記出力ラインは、ソースを基準電位に接続する前記FETのドレインに接続され、
前記断線素子に電流を流す前記通電経路は、
前記通電スイッチ、前記断線素子、ソースを基準電位に接続する前記FETを経由して、基準電位に至る経路であり、
前記処理装置は、前記蓄電素子について所定の条件を検出した場合、前記通電スイッチ及びソースを基準電位に接続する前記FETをオンして前記通電経路で前記断線素子に電流を流すことにより、前記断線素子を断線させる断線処理を行う、通電制御装置。
【請求項2】
請求項1に記載の通電制御装置であって、
前記遮断回路は、
前記蓄電素子の充電を制御する第1半導体スイッチと、前記蓄電素子の放電を制御する第2半導体スイッチと、を備え、
前記第1半導体スイッチ用と前記第2半導体スイッチ用に前記駆動回路を2回路備え、
前記処理装置は、前記蓄電素子について所定の条件を検出した場合、
前記第1半導体スイッチ用の第1駆動回路と、前記第2半導体スイッチ用の第2駆動回路について、前記断線処理を行う、通電制御装置。
【請求項3】
請求項1又は請求項2に記載の通電制御装置であって、
前記断線素子は、チップビーズインダクタである、通電制御装置。
【請求項4】
蓄電装置であって、
蓄電素子と、
請求項1~請求項3のいずれか一項に記載の通電制御装置と、
前記蓄電素子と前記通電制御装置を収容する収容体と、
前記収容体に設けられた正極の外部端子と負極の外部端子と、を備える、蓄電装置。
【請求項5】
請求項4に記載の蓄電装置であって、
前記遮断回路は、負極の前記外部端子と前記蓄電素子の負極とを接続するパワーラインに設けられている、蓄電装置。
【請求項6】
請求項4又は請求項5に記載の蓄電装置であって、
前記通電スイッチは、
負極の前記外部端子又は内部電源に接続されている、蓄電装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、遮断装置の再使用を禁止する技術に関する。
【背景技術】
【0002】
劣化したバッテリは、再利用により、発熱する場合がある。下記特許文献1に記載のバッテリパックは、図12に示すように、2次制御IC520とスイッチ530、540とを有している。2次制御IC520は、センサ522とヒューズ制御回路524とヒューズ526、527と抵抗528、529とを有している。ヒューズ526、527は、スイッチ530、540のゲートに設けられている。抵抗528、529は、スイッチ530、540のゲートとソースを接続している。
【0003】
ヒューズ制御回路524は、充電に関する故障があった場合、ヒューズ526に溶断電流を流す。これにより、ヒューズ526が溶断することから、スイッチ530はターンオフし、充電が禁止される。放電に関する故障があった場合、ヒューズ527に溶断電流を流す。これにより、ヒューズ527が溶断することから、スイッチ540はターンオフし、放電が禁止される。
【先行技術文献】
【特許文献】
【0004】
【文献】特開2015-164388公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
駆動回路(ヒューズ制御回路524)の電力消費を抑えるには、スイッチ530、540を駆動する時の出力電流が小さいとよい。駆動回路(ヒューズ制御回路524)の出力電流は、抵抗528、529の抵抗値が大きいほど、小さい。
【0006】
特許文献1に記載のバッテリパックにおいて、溶断電流は、駆動回路(ヒューズ制御回路524)からヒューズ526、527を通って抵抗528、529に流れると考えられる。そのため、溶断電流の制約から、抵抗528、529は、抵抗値を大きくできないので、駆動回路(ヒューズ制御回路524)の消費電流は大きい。
本発明は、駆動回路の電力消費を抑えつつ、蓄電素子の再使用を禁止することを目的とする。
【課題を解決するための手段】
【0007】
蓄電素子の通電制御装置は、前記蓄電素子のパワーラインに設けられた遮断回路と、前記遮断回路を駆動する駆動回路と、処理装置と、を備え、前記駆動回路は、出力ラインを通じて前記駆動回路の制御端子に制御信号を送る出力回路と、前記遮断回路の基準端子と制御端子との間を接続し、前記出力ラインがオープンした場合、前記制御端子を前記基準端子と同電位にすることで、前記遮断回路を遮断状態に固定する抵抗と、前記出力回路の出力ラインに配置され、通電により断線する断線素子と、前記抵抗とは異なる経路で、前記断線素子に電流を流す通電経路と、前記通電経路に設けられた通電スイッチと、を備え、前記処理装置は、前記蓄電素子について所定の条件を検出した場合、前記通電スイッチをオンして前記通電経路で前記断線素子に電流を流すことにより、前記断線素子を断線させる断線処理を行う。
【0008】
蓄電装置は、蓄電素子と、上記通電制御装置と、前記蓄電素子と前記通電制御装置を収容する収容体と、前記収容体に設けられた正極の外部端子と負極の外部端子と、を備える。
【発明の効果】
【0009】
本発明は、駆動回路の電力消費を抑えつつ、蓄電素子の再使用を禁止することが出来る。
【図面の簡単な説明】
【0010】
図1】車両の側面図である。
図2】バッテリの分解斜視図である。
図3A図2に示す二次電池の平面図である。
図3B図3AのA-A線断面図である。
図4図2の本体内に二次電池を収容した状態を示す斜視図である。
図5図4の二次電池にバスバーを装着した状態を示す斜視図である。
図6】バッテリの回路構成を示す図である。
図7】ヒューズを溶断する電流の電流経路を示す図である。
図8】充電器とバッテリを示す図である。
図9】比較例を示す図である。
図10】バッテリの他の回路構成を示す図である。
図11】チップビーズインダクタの斜視図である。
図12】バッテリパックの従来構成を示す図である。
【発明を実施するための形態】
【0011】
蓄電素子の通電制御装置は、前記蓄電素子のパワーラインに設けられた遮断回路と、前記遮断回路を駆動する駆動回路と、処理装置と、を備え、前記駆動回路は、出力ラインを通じて前記遮断回路の制御端子に制御信号を送る出力回路と、前記遮断回路の基準端子と制御端子との間を接続し、前記出力ラインがオープンした場合、前記制御端子を前記基準端子と同電位にすることで、前記遮断回路を遮断状態に固定する抵抗と、前記出力回路の出力ラインに配置され、通電により断線する断線素子と、前記抵抗とは異なる経路で、前記断線素子に電流を流す通電経路と、前記通電経路に設けられた通電スイッチと、を備え、前記処理装置は、前記蓄電素子について所定の条件を検出した場合、前記通電スイッチをオンして前記通電経路で前記断線素子に電流を流すことにより、前記断線素子を断線させる断線処理を行う。
【0012】
処理装置は、蓄電素子について所定の条件を検出した場合、通電スイッチをオンする。通電スイッチがオンすると、断線素子に電流が流れる。これにより、断線素子が断線し、出力ラインはオープンする。
【0013】
出力ラインがオープンすると、遮断回路の基準端子と制御端子は、抵抗により同電位に保持されるため、遮断回路は遮断状態に固定される。以上により、蓄電素子の再使用が禁止される。
【0014】
断線素子に電流を流す通電経路は、遮断回路の2つの端子間を接続する抵抗とは別経路である。2つの端子間を接続する抵抗は、断線素子に電流を流す通電経路に含まれていないので、抵抗値を任意に設定できる。抵抗値を高くすることが出来れば、出力回路の出力電流を絞れるので、駆動回路の電力消費を抑えることが出来る。
【0015】
前記遮断回路は、前記蓄電素子の充電を制御する第1半導体スイッチと、前記蓄電素子の放電を制御する第2半導体スイッチと、を備え、前記第1半導体スイッチ用と前記第2半導体スイッチ用に前記駆動回路を2回路備え、前記処理装置は、前記蓄電素子について所定の条件を検出した場合、前記第1半導体スイッチ用の第1駆動回路と、前記第2半導体スイッチ用の第2駆動回路について、前記断線処理を行ってもよい。
【0016】
処理装置は、第1半導体スイッチと第2半導体スイッチを個々に制御することで、蓄電素子の充電と放電を制御できる。蓄電素子について所定の条件を検出した場合、処理装置は第1駆動回路と第2駆動回路の断線処理を行う。断線処理により、第1半導体スイッチ、第2半導体スイッチは遮断状態に固定されるため、蓄電素子は充電、放電のいずれも出来なくなり、再使用が禁止される。
【0017】
前記断線素子は、チップビーズインダクタでもよい。チップビーズインダクタに定格以上の電流を流して断線させることで、出力ラインをオープンできる。
【0018】
蓄電装置は、蓄電素子と、通電制御装置と、前記蓄電素子と前記通電制御装置を収容する収容体と、前記収容体に設けられた外部端子と、を含む。
【0019】
前記遮断回路は、負極の外部端子と前記蓄電素子の負極とを接続するパワーラインに設けられていてもよい。負極の外部端子と蓄電素子の負極との間のパワーラインに遮断回路が設けられている場合、蓄電素子よりも充電電圧の高い充電器の接続により、遮断回路の制御端子と基準端子との間に電圧差が生じることで、遮断回路が誤作動する場合がある。本技術を適用することで、遮断回路の誤作動を抑制できる。
【0020】
<実施形態>
1.バッテリBT1の構造説明
図1は車両VHの側面図、図2はバッテリBT1の分解斜視図である。車両VHは、エンジン駆動車である。車両VHは、蓄電装置であるバッテリBT1を備えている。バッテリBT1は、図2に示すように、収容体1と、その内部に収容される組電池40と、回路基板ユニット31と、を備える。
【0021】
収容体1は、合成樹脂材料からなる本体3と蓋体4とを備えている。本体3は有底筒状で、平面視矩形状の底面部5と、その4辺から立ち上がって筒状となる4つの側面部6とを備えている。4つの側面部6によって上端部分に上方開口部7が形成されている。
【0022】
蓋体4は、平面視矩形状で、その4辺から下方に向かって枠体8が延びている。蓋体4は、本体3の上方開口部7を閉鎖する。蓋体4の上面には平面視略T字形の突出部9を有する。蓋体4の上面には、突出部9を有していない2箇所のうち、一方の隅部に正極の外部端子10が固定され、他方の隅部に負極の外部端子11が固定されている。収容体1は、二次電池2と回路基板ユニット31を収容している。回路基板ユニット31は二次電池2の上部に配置されている。
【0023】
図3A及び図3Bに示すように、二次電池2は、直方体形状のケース12内に電極体13を非水電解質と共に収容したものである。ケース12は、ケース本体14と、その上方の開口部を閉鎖するカバー15とを有している。
【0024】
電極体13は、詳細については図示しないが、銅箔からなる基材に活物質を塗布した負極要素と、アルミニウム箔からなる基材に活物質を塗布した正極要素との間に、多孔性の樹脂フィルムからなるセパレータを配置したものである。これらはいずれも帯状で、セパレータに対して負極要素と正極要素とを幅方向の反対側にそれぞれ位置をずらした状態で、ケース本体14に収容可能となるように扁平状に巻回されている。
【0025】
正極要素には正極集電体16を介して正極端子17が、負極要素には負極集電体18を介して負極端子19がそれぞれ接続されている。正極集電体16及び負極集電体18は、平板状の台座部20と、この台座部20から延びる脚部21とからなる。台座部20には貫通孔が形成されている。脚部21は正極要素又は負極要素に接続されている。正極端子17及び負極端子19は、端子本体部22と、その下面中心部分から下方に突出する軸部23とからなる。そのうち、正極端子17の端子本体部22と軸部23とは、アルミニウム(単一材料)によって一体成形されている。負極端子19においては、端子本体部22がアルミニウム製で、軸部23が銅製であり、これらを組み付けたものである。正極端子17及び負極端子19の端子本体部22は、カバー15の両端部に絶縁材料からなるガスケット24を介して配置され、このガスケット24から外方へ露出されている。
【0026】
前記構成からなる二次電池2は、図4に示すように、複数個(例えば12個)が幅方向に並設された状態で本体3内に収容されている。本体3の一端側から他端側(矢印Y1からY2方向)に向かって3つの二次電池2を1組として、同一組では隣り合う二次電池2,2の端子極性が同じになり、隣り合う組同士では隣り合う二次電池2の端子極性が逆に配置されている。最も矢印Y1側に位置する3つの二次電池2(第1組)では、矢印X1側が負極、矢印X2側が正極となっている。第1組に隣接する3つの二次電池2(第2組)では、矢印X1側が正極、矢印X2側が負極となっている。第2組に隣接する第3組では、第1組と同じ配置となっており、第3組に隣接する第4組では第2組と同じ配置となっている。
【0027】
図5に示すように、正極端子17及び負極端子19には、導電部材としての端子用バスバー26~30が溶接により接続されている。第1組の矢印X2側では、正極端子17群が第1バスバー26によって接続されている。第1組と第2組の間では、矢印X1側で第1組の負極端子19群と第2組の正極端子17群とが第2バスバー27によって接続されている。第2組と第3組の間では、矢印X2側で第2組の負極端子19群と第3組の正極端子17群とが第3バスバー28によって接続されている。第3組と第4組の間では、矢印X1側で第3組の負極端子19群と第4組の正極端子17群とが第4バスバー29によって接続されている。第4組の矢印X2側では、負極端子19群が第5バスバー30によって接続されている。
【0028】
二次電池2は同組では並列、異なる組では直列である。従って、12個の二次電池2は3並列、4直列である。二次電池2は、例えば、リチウムイオン二次電池である。
【0029】
第1組の正極端子群を接続する第1バスバー26は、正極の外部端子10に接続されており、第4組の負極端子群を接続する第5バスバー30は、負極の外部端子11に接続されている。
【0030】
2.バッテリBT1の電気的構成の説明
図6は、バッテリBT1の電気的構成を示すブロック図である。バッテリBT1は、組電池40と、電流センサ44と、遮断回路45と、電圧計測部48と、管理装置50と、を備える。管理装置は処理装置の一例である。
【0031】
組電池40は、直列接続された4組の二次電池2を備えている。電流センサ44、組電池40及び遮断回路45は、パワーライン43P、43Nを介して、直列に接続されている。正極側のパワーライン43Pは、正極の外部端子10と組電池40の正極とを接続するパワーラインである。負極側のパワーライン43Nは、負極の外部端子11と組電池40の負極とを接続するパワーラインである。電流センサ44は組電池40の正極側に位置し、遮断回路45は組電池40の負極側に位置する。電流センサ44は、正極側のパワーライン43Pに設けられており、遮断回路45は、負極のパワーライン43Nに設けられている。
【0032】
電流センサ44は、回路基板ユニット31上に配置されている。電流センサ44は組電池40の電流Iを計測する。電流センサ44は、信号線を介して、管理装置50に接続されており、電流センサ44の計測値は、管理装置50に対して入力される。
【0033】
電圧計測部48は、各二次電池2の電圧V1~V4、及び組電池40の総電圧Vtを計測する。電圧計測部48は、計測した電圧V1~V4、Vtのデータを管理装置50に出力する。
【0034】
Vt=V1+V2+V3+V4・・・・・・(1)式
【0035】
管理装置50は、回路基板ユニット31上に配置されている。管理装置50は、CPU(中央処理装置)51とメモリ53と通信部55とを備える。管理装置50は、組電池40の状態を監視する。組電池40の総電圧Vt、各二次電池2の電池電圧V1~V4が使用範囲内であるか否かを監視する。管理装置50は、電流センサ44により計測される計測値に基づいて、組電池40の電流Iが制限値内であるか否かを監視する。
【0036】
メモリ53には、管理装置50が組電池40の状態監視や保護処理を実行するための各データが記憶されている。通信部55は、車両1に搭載された車両ECU(図略)との通信用として設けられている。
【0037】
遮断回路45は、回路基板ユニット31上に配置されている。遮断装置45は、第1FET45Aと第2FET45Bを備える。第1FET45Aと第2FET45Bは、Nチャンネルの電界効果トランジスタであり、バックツーバック接続されている。第1FET45Aと第2FET45Bは、Vgs(ゲート-ソース間電圧)が正の所定電圧(閾値電圧)より高い場合、オンする。また、第1FET45Aと第2FET45Bは、Vgs(ゲート-ソース間電圧)が正の所定電圧より小さい場合、オフする。
【0038】
第1FET45Aは、ソースSを負極の外部端子11に接続し、第2FET45Bは、ソースSを組電池40の負極に接続している。第1FET45AのドレインDと第2FET45BのドレインDとが接続されている。
【0039】
第1FET45Aは寄生ダイオード46Aを有しており、第2FET45Bは寄生ダイオード46Bを有している。寄生ダイオード46Aは、順方向が放電方向と同一である。寄生ダイオード46Bは、順方向が充電方向と同一である。第1FET45AのソースSは基準端子、ゲートGは制御端子である。
【0040】
第1FET45A、第2FET45Bの双方がオンの場合、組電池40は充電、放電の双方が可能である。第1FET45Aがオン、第2FET45Bがオフの場合、組電池40は充電のみ可能であり、放電は出来ない。第1FET45Aは組電池40の充電を制御する第1半導体スイッチである。
【0041】
第1FET45Aがオフ、第2FET45Bがオンの場合、組電池40は放電のみ可能であり、充電は出来ない。第2FET45Bは組電池40の放電を制御する第2半導体スイッチである。
【0042】
第1FET45A、第2FET45Bの双方がオフの場合、組電池40は遮断され、充電と放電の双方が禁止される。
【0043】
バッテリBT1は、第1FET45Aを駆動する駆動回路60Aを有している。駆動回路60Aは、第1出力回路61Aと、第1抵抗67Aと、第1ヒューズ71Aと、直列抵抗73Aと、第1電流経路74Aと、第1通電スイッチ75Aと、を備える。
【0044】
第1出力回路61Aは、第3FET62A、第4FET63A、第3抵抗65Aを備える。第3FET62Aは、Pチャンネルの電界効果トランジスタ、第4FET63Aは、Nチャンネルの電界効果トランジスタである。
【0045】
第3FET62Aは、ソースSを内部電源Vccに接続し、第4FET63Aは、ソースSを基準電位に接続している。第3FET62Aのドレインと第4FET63AのドレインDは、第3抵抗65Aにより接続されている。内部電源Vccは、管理装置50や駆動回路60Aなど、バッテリBT1の内部回路の電源である。内部電源Vccは、組電池40を電源元としている。
【0046】
第4FET63AのドレインDは、第1出力ラインLo1を介して、第1FET45AのゲートGに接続されている。第3FET62A、第4FET63AのゲートGは、制御線Lc1、Lc2を介して管理装置50に接続されている。管理装置50から制御信号を与えて、第3FET62Aをオン、第4FET63Aをオフにすると、第1FET45Aのゲート-ソース間の電圧Vgsが正の所定電圧となる。これにより、第1FET45Aはオンする。
【0047】
第1抵抗67Aは、第1FET45AのソースSとゲートG間に接続されている。第1抵抗67Aは、出力ラインLo1がオープンした場合、第1FET45AのゲートGを、第1FET45AのソースSと同電位に保持する機能を果たす。
【0048】
第1ヒューズ71Aと直列抵抗73Aは、第1出力回路61Aの出力ラインLo1に設けられている。第1ヒューズ71Aと直列抵抗73Aは、直列に接続されている。第1ヒューズ71Aは、第4FET63AのドレインDに接続され、直列抵抗73Aは、第1FET45AのゲートGに接続されている。第1ヒューズ71Aは、所定値以上の溶断電流Ifにより溶断する。
【0049】
第1電流経路74Aは、負極の外部端子11と、第1ヒューズ71Aと直列抵抗73Aの中間接続点Pとを接続しており、第1抵抗67Aを含まない経路である。第1通電スイッチ75Aは、NPNトランジスタである。第1通電スイッチ75Aは、第1電流経路74Aに配置されている。第1通電スイッチ75Aのコレクタは、第1FET45AのソースSに接続されている。第1通電スイッチ75Aのエミッタは、第1ヒューズ71Aと直列抵抗73Aの中間接続点Pに接続されている。
【0050】
第1通電スイッチ75Aのベースは制御線Lc3を介して管理装置50に接続されている。管理装置50から制御信号を与えることで第1通電スイッチ75Aを制御できる。
【0051】
第1通電スイッチ75Aがオン、第4FET63Aがオンである場合、図7に示すように、負極の外部端子11から、第1電流経路74Aを通って、第1ヒューズ71Aに溶断電流Ifが流れる。第1ヒューズ71Aに流れる溶断電流Ifは、第4FET63Aを通って、バッテリBT1の内部GNDに流れる。
【0052】
第1ヒューズ71Aの溶断電流Ifは、第1FET45Aを駆動する時の第1出力回路61Aの出力電流よりも大きい。そのため、第1FET45Aの駆動時、第1ヒューズ71Aは溶断しない。
【0053】
バッテリBT1は、第2FET45Bを駆動する駆動回路60Bを有している。駆動回路60Bは、第2出力回路61Bと、第2抵抗67Bと、第2ヒューズ71Bと、直列抵抗73Aと、第2通電スイッチ75Bと、を備える。第2スイッチ45B用の駆動回路60Bの構成、作用は、第1FET45A用の駆動回路60Aと同じある。駆動回路60Aが第1駆動回路であり、駆動回路60Bが第2駆動回路である。
【0054】
バッテリBT1の外部端子10、11には、車両VHに搭載された車両負荷110やオルタネータ120が接続されている。エンジン駆動中、オルタネータ120の発電量が車両負荷110の電力消費より大きい場合、バッテリBT1はオルタネータ120による充電される。
【0055】
オルタネータ120の発電量が車両負荷110の電力消費より小さい場合、バッテリBT1は、その不足分を補うため、放電する。エンジン停止中は、オルタネータ120は発電を停止する。そのため、バッテリBT1は電力供給が停止した状態(充電されない状態)であり、車両負荷110に対して放電のみ行う状態となる。車両負荷110は、エンジン始動用のセルモータ、エンジンを駆動するための補機類、車両ECU等である。
【0056】
3.組電池の保護処理と再使用の禁止
管理装置50のCPU52は、電流センサ44と電圧計測回路48の出力に基づいて、組電池44の電流I、総電圧Vt、各二次電池2の電圧V1~V4を監視する。
【0057】
CPU52は、以下の(A)~(C)のいずれかの条件(所定の条件の一例)を検出しなければ、組電池40は正常に使用されていると判断する。
【0058】
(A)組電池44の電流Iが制限値を超えた場合
(B)組電池44の総電圧Vtが上限電圧を超えた場合(過充電)
(C)組電池44の総電圧Vtが下限電圧より低下した場合(過放電)
【0059】
CPU52は、組電池44が正常に使用されている場合、第1出力回路61Aの第3FET62Aをオンに制御し、第4FET63Aをオフに制御する。CPU52は第2出力回路61Bの第3FET62Bをオンに制御し、第4FET63Bをオフに制御する。
【0060】
第3FET62Aがオン、第4FET63Aがオフの場合、第1スイッチ45Aはオンである。第3FET62Bがオン、第4FET63Bがオフの場合、第2スイッチ45Bはオンである。従って、組電池40は、充電と放電の双方が可能である。
【0061】
CPU52は、組電池44が正常に使用されている場合、第1通電スイッチ75Aと第2通電スイッチ75Bをオフに制御する。
【0062】
CPU52は、(A)~(C)のいずれかの条件を検出した場合、組電池40の保護処理を実行する。
【0063】
CPU52は、第1通電スイッチ75Aをオフからオンに切り換え、第3FET62Aをオンからオフに切り換え、第4FET63Aをオフからオンに切り換える。CPU52は、第2通電スイッチ75Bをオフからオンに切り換え、第3FET62Bをオンからオフに切り換え、第4FET63Bをオフからオンに切り換える。
【0064】
スイッチの切り換えにより、図7に示すように、負極の外部端子11から第1電流経路74Aを通って第1ヒューズ71Aに溶断電流Ifが流れる。これにより、第1ヒューズ71Aは溶断して断線する(断線処理)。負極の外部端子11から第2電流経路74Bを通って第2ヒューズ71Bに溶断電流Ifが流れる。これにより、第2ヒューズ71Bは溶断して断線する(断線処理)。
【0065】
第1ヒューズ71Aが溶断することで、図8に示すように、第1出力回路61Aの第1出力ラインLo1はオープンする。第1出力ラインLo1がオープンすると、第1FET45AのゲートGは、第1抵抗67Aにより、ソースSと同電位に保持される。そのため、第1FET45Aはオフに固定される。
【0066】
第2ヒューズ71Bが溶断することで、第2出力回路61Bの第2出力ラインLo2はオープンする。第2出力ラインLo2がオープンすると、第2FET45BのゲートGは、第2抵抗67Bにより、ソースSと同電位に保持される。そのため、第2FET45Aはオフに固定される。
【0067】
第1FET45Aと第2FET45Bをオフに固定することで、組電池40は遮断され、充電及び放電が出来ない状態になる。
【0068】
第1出力ラインLo1、第2出力ラインLo2をオープンして、第1FET45Aと第2FET45BのゲートGを、第1出力回路61Aと第2出力回路61Bからそれぞれ切り離すことで、出力回路61A、61Bの故障や外部からのノイズなどの電気的なエラーで、第1FET45Aと第2FET45Bが誤作動してオンすることを抑制できる。
【0069】
特に、第1出力ラインLo1をオープンすることで、保護動作の実行後、バッテリBT1を再使用しようとして、図8に示すように、外部端子10、11間に組電池40よりも充電電圧の高い充電器150が接続された場合、第1FET45Aが誤動作してオンすることを抑制できる。そのため、保護動作を行ったバッテリBT1が、再使用されることを抑制出来る。
【0070】
第1FET45Aが誤動作する可能性がある理由は、以下の通りである。図9に示すバッテリBT3の場合、組電池40よりも充電電圧が高い充電器150の接続により、負極の外部端子11の電圧が、組電池40の負極(バッテリ内部GND)の電圧よりも下がる。その結果、第1FET45Aのゲート-ソース間の電圧Vgsが正の電圧になるからである。
【0071】
第1抵抗67A、第2抵抗67Bは、第1ヒューズ71A、第2ヒューズ71Bに電流を流す第1通電経路74A、第2電流経路74Bに含まれていないので、抵抗値を任意に設定できる。第1抵抗67A、第2抵抗67Bの抵抗値を高く出来れば、第1FET45A、第2FET45Bを駆動するゲート電圧は、小電流で生成出来る。そのため、出力回路61A、61Bの出力電流を絞れるので、駆動回路60A、60Bの電力消費を抑えることが出来る。
【0072】
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【0073】
(1)上記実施形態では、蓄電素子は、二次電池2を例示した。蓄電素子は、二次電池2に限定されるものではなく、キャパシタ等でもよい。バッテリBT1の使用用途は、車両用に限定されるものではなく、無停電電源システムや、太陽光発電システムの蓄電装置など、他の用途に使用するものであってもよい。
【0074】
(2)上記実施形態では、遮断回路45は、充電制御用の第1FET45Aと放電制御用の第2FET45Bを備えた。遮断回路45は、充電制御と放電制御を兼用する1つの半導体スイッチ、例えば、パワートランジスタであってもよい。この場合、駆動回路60は1つだけでよい。
【0075】
(3)上記実施形態では、遮断回路45を負極側のパワーライン43Nに配置した。遮断45は正極側のパワーライン43Pに配置してもよい。
【0076】
(4)上記実施形態では、第1電流経路74A、第2電流経路74Bは、負極の外部端子11と中間接続点Pとを接続する経路である。第1ヒューズ71A、第2ヒューズ71Bに電流を流す電流経路は、第1抵抗67A、67Bを含まない経路であればよい。図10に示す、バッテリBT2のように、第1電流経路174A、第2電流経路174Bは、内部電源Vccと中間接続点Pとを接続する経路であってもよい。
【0077】
(5)上記実施形態では、管理装置50は、(A)~(C)のいずれかの条件を検出した場合、出力回路61A、61Bの出力ラインLo1、Lo2に配置したヒューズ71A、71Bを溶断した。ヒューズ71A、71Bを溶断する条件は、組電池40の電流、電圧に関する条件に限らず、上限温度を超える場合など、組電池40の温度条件を加えてもよい。ヒューズ71A、71Bを溶断する条件として、電流に関する条件、電圧に関する条件、温度の関する条件のうち、1つの条件だけを用いてもよい。
【0078】
(6)上記実施形態では、断線素子として、第1ヒューズ71A、第2ヒューズ71Bを例示した。断線素子は、所定値以上の電流が流れることにより、断線する素子であればよく、チップビーズインダクタでもよい。チップビーズインダクタ200は、図11に示すように、本体210と外部電極221、222とを有する。本体210はフェライトからなり、スパイラル状の内部導体215を有している。外部電極221、222は本体210の両側に位置しており、内部導体215の両端がそれぞれ接続されている。本体210は、シート状のフェライト層と内部導体215を交互に積み重ねることにより形成することが出来る。チップビーズインダクタ200は、内部導体215に電流が流れることで、フェライトに磁束が生じインダクタの働きをする。チップビーズインダクタ200は、定格以上の電流が流れると、内部導体215が溶断する。従って、チップビーズインダクタ200は、ヒューズ71A、71Bに代用できる。
【0079】
(7)上記実施形態では、第1出力回路61Aの第1出力ラインLo1上に直列抵抗73Aを設けた。直列抵抗73Aは無くてもよい。直列抵抗73Bも同様である。
【0080】
(8)上記実施形態1では、バッテリBT1の内部に、遮断回路45、管理装置50、駆動回路60A、60Bを設けた例を示した。遮断回路45は、組電池40のパワーライン上に配置されていればよく、バッテリBT1と車両負荷を接続するバッテリ外のパワーライン上に配置されていてもよい。管理装置50、駆動回路60A、60Bも、バッテリBT1の外部に設けられていてもよい。
【符号の説明】
【0081】
2...二次電池(蓄電素子)
40...組電池
44...電流センサ
45...遮断回路
45A、45B...第1FET、第2FET(第1半導体スイッチ、第2半導体スイッチ)
50...管理装置(処理装置)
51...CPU
60A、60B...駆動回路(第1駆動回路、第2駆動回路)
61A、61B...出力回路
67A、67B...第1抵抗、第2抵抗
71A、71B...第1ヒューズ、第2ヒューズ(断線素子)
74A、74B...第1電流経路、第2電流経路
75A、75B...第1通電スイッチ、第2通電スイッチ
BT1...バッテリ(蓄電装置)
VH...車両
図1
図2
図3A
図3B
図4
図5
図6
図7
図8
図9
図10
図11
図12