特許 7069021 アレイ基板及びその製造方法、表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-05-09

(45)【発行日】2022-05-17

(54)【発明の名称】アレイ基板及びその製造方法、表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20220510BHJP

   G02F 1/1368 20060101ALI20220510BHJP

   G09F 9/00 20060101ALI20220510BHJP

   H01L 27/144 20060101ALI20220510BHJP

   H01L 27/146 20060101ALI20220510BHJP

   G06F 3/041 20060101ALI20220510BHJP

   G06F 3/042 20060101ALI20220510BHJP

【ＦＩ】

G09F9/30 349Z

G02F1/1368

G09F9/30 338

G09F9/00 338

H01L27/144 K

H01L27/146 C

G06F3/041 410

G06F3/041 660

G06F3/042

【請求項の数】 20

(21)【出願番号】P 2018540815

(86)(22)【出願日】2017-10-10

(65)【公表番号】

(43)【公表日】2020-09-24

(86)【国際出願番号】 CN2017105494

(87)【国際公開番号】W WO2019010849

(87)【国際公開日】2019-01-17

【審査請求日】2020-09-18

(31)【優先権主張番号】201710557038.2

(32)【優先日】2017-07-10

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ

(73)【特許権者】

【識別番号】513275540

【氏名又は名称】ベイジン ビーオーイー ディスプレイ テクノロジー カンパニー リミテッド

【氏名又は名称原語表記】ＢＥＩＪＩＮＧ ＢＯＥ ＤＩＳＰＬＡＹ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．， ＬＴＤ．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】ジャオクン・ヤン

(72)【発明者】

【氏名】シャン・フェン

(72)【発明者】

【氏名】ルイジ・ヤン

(72)【発明者】

【氏名】ヨンリエン・チ

【審査官】新井 重雄

(56)【参考文献】

【文献】特開２００５－１２９９４８（ＪＰ，Ａ）

【文献】特開２００７－１６４１２７（ＪＰ，Ａ）

【文献】国際公開第２０１１／１３５９０８（ＷＯ，Ａ１）

【文献】特開２０００－２３２２１３（ＪＰ，Ａ）

【文献】特開２００５－１０７３８３（ＪＰ，Ａ）

【文献】特開２００６－３３０６４９（ＪＰ，Ａ）

【文献】特開２００９－１２８５２０（ＪＰ，Ａ）

【文献】特開２００９－１４６１００（ＪＰ，Ａ）

【文献】特開平０９－０５３９８０（ＪＰ，Ａ）

【文献】国際公開第２００５／１０４２３４（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ ９／３０

Ｇ０２Ｆ １／１３６８

Ｇ０９Ｆ ９／００

Ｈ０１Ｌ ２７／１４４

Ｈ０１Ｌ ２７／１４６

Ｇ０６Ｆ ３／０４１

Ｇ０６Ｆ ３／０４２

(57)【特許請求の範囲】

【請求項1】

ベース基板と、
ベース基板上に位置するゲート線及び前記ゲート線と交差するデータ線と、を備え、前記ゲート線と前記データ線により複数の画素領域が画定されるアレイ基板であって、
少なくとも一部の前記複数の画素領域のそれぞれに、画像情報を有する光を検知する画像センサを有し、前記画像センサは、敏感素子と、前記敏感素子の一端に位置する第１電極と、前記敏感素子の他端に位置する第２電極と、を備え、
全画素領域に対する画像センサを有する画素領域の比が画像センサのタイプに基づいて決められ、異なるタイプの画像センサが捕捉及びイメージングの異なる精度を有する、アレイ基板。

【請求項2】

前記画像センサは、前記第１電極が１本の前記ゲート線に結合され、前記第２電極が電流検出線に結合される請求項１に記載のアレイ基板。

【請求項3】

前記画像センサの前記第１電極はゲート絶縁層を貫通するビアにおける接続電極を介して１本の前記ゲート線に結合される請求項２に記載のアレイ基板。

【請求項4】

前記画像センサの前記第１電極と前記第２電極は別々に設けられ、前記画像センサの前記敏感素子は、前記第１電極と前記第２電極の上に位置し、前記ゲート絶縁層に対して宙吊り状態である請求項３に記載のアレイ基板。

【請求項5】

各前記画素領域内に位置する表示用の駆動薄膜トランジスタをさらに備え、
前記駆動薄膜トランジスタはゲート、ソース、ドレイン及び活性層を備える請求項１に記載のアレイ基板。

【請求項6】

前記画像センサの敏感素子と前記駆動薄膜トランジスタの活性層の材料は同じである請求項５に記載のアレイ基板。

【請求項7】

ゲート、ソース、ドレイン及び活性層を備え、前記画像センサを制御するスイッチング薄膜トランジスタをさらに備え、
前記スイッチング薄膜トランジスタのドレインが前記第１電極に結合され、前記スイッチング薄膜トランジスタのゲートが１本の前記ゲート線に結合され、前記スイッチング薄膜トランジスタのソースがデータ入力線に結合される請求項１～６のいずれか一項に記載のアレイ基板。

【請求項8】

前記スイッチング薄膜トランジスタのドレインは前記第１電極と一体構造である請求項７に記載のアレイ基板。

【請求項9】

前記画像センサの敏感素子、前記駆動薄膜トランジスタの活性層及び前記スイッチング薄膜トランジスタの活性層の材料は同じである請求項７に記載のアレイ基板。

【請求項10】

前記画像センサは赤外線画像センサである請求項１～９のいずれか一項に記載のアレイ基板。

【請求項11】

請求項１～１０のいずれか一項に記載のアレイ基板を備え、前記電流検出線に結合され、前記電流検出線における電流変化に応じてタッチ操作を認識する処理回路をさらに備える表示装置。

【請求項12】

ベース基板上にゲート線と駆動薄膜トランジスタのゲートを形成する工程と、
貫通するビアを有するゲート絶縁層を形成する工程と、
１回のマスクプレートによって、前記ゲート絶縁層上に前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、データ線、画像センサの第１電極、画像センサの第２電極及び電流検出線を形成する工程と、
前記第１電極と前記第２電極との間に遷移層を形成する工程と、
１回のマスクプレートによって、前記遷移層上に前記駆動薄膜トランジスタの活性層と敏感素子を形成する工程と、
前記遷移層を除去して、前記第１電極と前記第２電極上に架設された前記敏感素子を形成する工程と、を含み、
全画素領域に対する画像センサを有する画素領域の比が画像センサのタイプに基づいて決められ、異なるタイプの画像センサが捕捉及びイメージングの異なる精度を有する、アレイ基板の製造方法。

【請求項13】

前記ゲート絶縁層上に前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、データ線、前記画像センサの第１電極、前記画像センサの第２電極及び前記電流検出線を形成する工程は、
前記ゲート絶縁層上に金属材料層を形成する工程と、
１回のマスクプレートによって前記金属材料層をパターニング処理し、前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、前記データ線、前記画像センサの前記第１電極、前記画像センサの前記第２電極及び前記電流検出線を形成する工程と、を含む請求項１２に記載のアレイ基板の製造方法。

【請求項14】

前記駆動薄膜トランジスタの活性層と前記敏感素子の材料はアモルファスシリコン又は低温ポリシリコンである請求項１２又は１３に記載のアレイ基板の製造方法。

【請求項15】

前記第１電極と前記第２電極は別々に設けられ、前記第２電極はそれぞれ前記電流検出線に結合され、前記第１電極はそれぞれ前記ゲート絶縁層を貫通するビアを介して前記ゲート線に結合される請求項１２～１４のいずれか一項に記載のアレイ基板の製造方法。

【請求項16】

ベース基板上にゲート線と駆動薄膜トランジスタのゲートを形成する工程と、
貫通するビアを有するゲート絶縁層を形成する工程と、
１回のマスクプレートによって前記ゲート絶縁層上に画像センサの第１電極、第２電極及びデータ線、電流検出線、データ線、前記駆動薄膜トランジスタのソース及びドレイン、並びにスイッチング薄膜トランジスタのソース及びドレインを形成する工程と、
前記第１電極と前記第２電極との間に遷移層を形成する工程と、
１回のマスクプレートによって、前記遷移層上に前記駆動薄膜トランジスタの活性層、前記スイッチング薄膜トランジスタの活性層及び敏感素子を形成する工程と、
前記遷移層を除去して、前記第１電極と前記第２電極上に架設された前記敏感素子を形成する工程と、を含み、
全画素領域に対する画像センサを有する画素領域の比が画像センサのタイプに基づいて決められ、異なるタイプの画像センサが捕捉及びイメージングの異なる精度を有する、アレイ基板の製造方法。

【請求項17】

前記ゲート絶縁層上に画像センサの第１電極、第２電極及びデータ線、電流検出線、データ線、前記駆動薄膜トランジスタのソース及びドレイン、並びにスイッチング薄膜トランジスタのソース及びドレインを形成する工程は、
前記ゲート絶縁層上に金属材料層を形成する工程と、
１回のマスクプレートによって前記金属材料層をパターニング処理し、前記画像センサの前記第１電極、前記第２電極及び前記データ線、前記電流検出線、前記データ線、前記駆動薄膜トランジスタの前記ソース及びドレイン、並びに前記スイッチング薄膜トランジスタの前記ソース及びドレインを形成する工程と、を含む請求項１６に記載のアレイ基板の製造方法。

【請求項18】

前記第１電極と前記第２電極は別々に設けられ、前記スイッチング薄膜トランジスタのドレインがそれぞれ前記第１電極に結合され、前記スイッチング薄膜トランジスタのソースがそれぞれデータ入力線に結合され、前記第２電極がそれぞれ前記電流検出線に結合される請求項１６又は１７に記載のアレイ基板の製造方法。

【請求項19】

前記駆動薄膜トランジスタの活性層、前記スイッチング薄膜トランジスタの活性層及び前記敏感素子の材料はアモルファスシリコン又は低温ポリシリコンである請求項１６～１８のいずれか一項に記載のアレイ基板の製造方法。

【請求項20】

前記敏感素子は前記ゲート絶縁層に対して宙吊り状態である請求項１６～１９のいずれか一項に記載のアレイ基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は表示技術分野に関し、特にアレイ基板及びその製造方法、表示装置に関する。

【0002】

関連出願の相互参照
本願は２０１７年０７月１０日に提出した出願番号が２０１７１０５５７０３８．２の中国特許出願の優先権を主張し、その全内容が引用により本願に組み込まれている。

【背景技術】

【0003】

現在、表示装置において使用者の動きを認識するために、一般に、高価なＣＣＤ（電荷結合素子）／ＣＭＯＳ（相補型金属酸化膜半導体）カメラによって使用者の動きを取得する必要がある。取得された動きを分析して対応した操作を実行する。また、夜間に使用者の動きを認識する必要がある場合、さらに４軸モーションメモリセンサ（Ｍｏｔｉｏｎ ＭＥＭ ｓｅｎｓｏｒ）を用いて使用者の動きを記録する必要がある。現在、これら使用者の動きを認識できる装置は高価で、表示装置に整合しにくい。

【発明の概要】

【課題を解決するための手段】

【0004】

上記事情に鑑みて、本開示の一実施例はアレイ基板を提供する。前記アレイ基板は、ベース基板と、ベース基板上に位置するゲート線及び前記ゲート線と交差するデータ線と、を備えてもよい。前記ゲート線と前記データ線により複数の画素領域が画定され、少なくとも一部の前記複数の画素領域のそれぞれに、画像情報を有する光を検知する画像センサを有し、前記画像センサは、敏感素子と、前記敏感素子の一端に位置する第１電極と、前記敏感素子の他端に位置する第２電極と、を備えてもよい。前記画像センサの前記第１電極が１本の前記ゲート線に結合され、前記第２電極が電流検出線に結合されてもよい。一実施例では、前記画像センサの前記第１電極はゲート絶縁層を貫通するビアにおける接続電極を介して１本の前記ゲート線に結合されてもよい。前記画像センサの前記第１電極と前記第２電極は別々に設けられ、前記画像センサの前記敏感素子は、前記第１電極と前記第２電極上に位置し、且つ前記ゲート絶縁層に対して宙吊り状態であってもよい。

【0005】

前記アレイ基板は、前記画素領域ごとに設けられ、ゲート、ソース、ドレイン及び活性層を備える表示用の駆動薄膜トランジスタをさらに備えてもよい。前記画像センサの敏感素子が前記駆動薄膜トランジスタの活性層の材料と同じであってもよい。

【0006】

前記アレイ基板は、ゲート、ソース、ドレイン及び活性層を備え、前記画像センサを制御するスイッチング薄膜トランジスタをさらに備え、前記スイッチング薄膜トランジスタは、ドレインが前記第１電極に結合され、ゲートが１本の前記ゲート線に結合され、ソースがデータ入力線に結合され、ドレインが前記第１電極と一体構造であってもよい。前記画像センサの敏感素子、前記駆動薄膜トランジスタの活性層及び前記スイッチング薄膜トランジスタの活性層の材料が同じであってもよい。前記画像センサは赤外線画像センサであってもよい。

【0007】

本開示の他の実施例は、本開示の一実施例に記載のアレイ基板を備える表示装置を提供する。前記表示装置は、前記電流検出線に結合され、前記電流検出線における電流変化に応じてタッチ操作を認識する処理回路をさらに備えてもよい。

【0008】

本開示の他の実施例はアレイ基板の製造方法を提供する。一実施例では、前記方法は、ベース基板上にゲート線と駆動薄膜トランジスタのゲートを形成する工程と、貫通するビアを有するゲート絶縁層を形成する工程と、１回のマスクプレートによって、前記ゲート絶縁層上に前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、データ線、画像センサの第１電極、前記画像センサの第２電極及び電流検出線を形成する工程と、前記第１電極と前記第２電極との間に遷移層を形成する工程と、１回のマスクプレートによって、前記遷移層上に前記駆動薄膜トランジスタの活性層と敏感素子を形成する工程と、前記遷移層を除去して、前記第１電極と前記第２電極上に架設された前記敏感素子を形成する工程と、を含んでもよい。

【0009】

前記ゲート絶縁層上に前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、データ線、前記画像センサの第１電極、前記画像センサの第２電極及び前記電流検出線を形成する工程は、前記ゲート絶縁層上に金属材料層を形成する工程と、１回のマスクプレートによって前記金属材料層をパターニング処理し、前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、前記データ線、前記画像センサの前記第１電極、前記画像センサの前記第２電極及び前記電流検出線を形成する工程と、を含んでもよい。前記駆動薄膜トランジスタの活性層と前記敏感素子の材料はアモルファスシリコン又は低温ポリシリコンであってもよい。前記第１電極と前記第２電極は別々に設けられ、前記第２電極はそれぞれ前記電流検出線に結合され、前記第１電極はそれぞれ前記ゲート絶縁層を貫通するビアを介して前記ゲート線に結合されてもよい。

【0010】

別の実施例では、前記アレイ基板の製造方法は、ベース基板上にゲート線と駆動薄膜トランジスタのゲートを形成する工程と、貫通するビアを有するゲート絶縁層を形成する工程と、１回のマスクプレートによって前記ゲート絶縁層上に画像センサの第１電極、第２電極及びデータ線、電流検出線、データ線、前記駆動薄膜トランジスタのソース及びドレイン、並びにスイッチング薄膜トランジスタのソース及びドレインを形成する工程と、前記第１電極と前記第２電極との間に遷移層を形成する工程と、１回のマスクプレートによって、前記遷移層上に前記駆動薄膜トランジスタの活性層、前記スイッチング薄膜トランジスタの活性層及び敏感素子を形成する工程と、前記遷移層を除去して、前記第１電極と前記第２電極上に架設された前記敏感素子を形成する工程と、を含んでもよい。

【0011】

前記ゲート絶縁層上に画像センサの第１電極、第２電極及びデータ線、電流検出線、データ線、前記駆動薄膜トランジスタのソース及びドレイン、並びに前記スイッチング薄膜トランジスタのソース及びドレインを形成する工程は、前記ゲート絶縁層上に金属材料層を形成する工程と、１回のマスクプレートによって前記金属材料層をパターニング処理し、前記画像センサの前記第１電極、前記第２電極及び前記データ線、前記電流検出線、前記データ線、前記駆動薄膜トランジスタの前記ソース及びドレイン、並びにスイッチング薄膜トランジスタの前記ソース及びドレインを形成する工程と、を含んでもよい。

【0012】

前記第１電極と前記第２電極は別々に設けられ、前記スイッチング薄膜トランジスタは、ドレインがそれぞれ前記第１電極に結合され、ソースがそれぞれ前記データ入力線に結合され、前記第２電極がそれぞれ前記電流検出線に結合されてもよい。前記駆動薄膜トランジスタの活性層、前記スイッチング薄膜トランジスタの活性層及び前記敏感素子の材料はアモルファスシリコン又は低温ポリシリコンであってもよい。前記敏感素子は前記ゲート絶縁層に対して宙吊り状態であってもよい。

【0013】

本発明の内容は以下で具体的に説明され、且つ添付の特許請求の範囲に記載されている。上記及び本発明のほかの主題、特徴及び利点は以下で図面を参照して説明することにより明らかになる。

【図面の簡単な説明】

【0014】

【図1】図１は本開示の一実施例に係るアレイ基板の部分平面模式図である。

【図2】図２は図１に示されるアレイ基板のＣＣ断面模式図である。

【図3】図３は本開示の別の実施例に係るアレイ基板の部分平面模式図である。

【図4】図４は図３に示されるアレイ基板のＣＣ断面模式図である。

【図5】図５は本開示の一実施例に係るアレイ基板の製造方法のフローチャートである。

【図6】図６は本開示の一実施例に係るアレイ基板の製造方法のフローチャートである。

【発明を実施するための形態】

【0015】

当業者が本発明の技術案をよりよく理解できるように、図面及び実施例を参照して本発明を詳細に説明する。図１－６を参照して本発明を説明する。係る図面において、類似する構造と要素は類似する符号で示される。

【0016】

従来技術では、使用者の動きを認識する装置は高価で、表示装置に整合しにくい。上記問題を解決するために、本開示は、表示装置において使用者のタッチ動作を低コストで認識することができるアレイ基板及びその製造方法、表示装置を提供する。

【0017】

それに対応し、本開示の実施例はアレイ基板を提供し、ベース基板上に位置するゲート線、及び前記ゲート線と交差するデータ線を備え、前記ゲート線とデータ線により複数の画素領域が画定され、前記画素領域内にそれぞれ表示用の駆動薄膜トランジスタが設けられ、前記アレイ基板は、少なくとも一部の前記画素領域内において前記画素領域内に位置する画像センサ１２をさらに備え、前記画像センサ１２は、敏感素子と、前記敏感素子の一端に位置する第１電極と、前記敏感素子の他端に位置する第２電極と、を備える。

【0018】

本実施例では、ベース基板上に画像センサが設けられ、画像センサと駆動薄膜トランジスタが同一のベース基板上に位置することで、表示装置は画像センサの構造と機能を集積でき、低コストで使用者のタッチ動作を認識できる。

【0019】

一実施例では、画像センサの敏感素子は半導体材料からなるため、敏感素子はアレイ基板の駆動薄膜トランジスタの活性層と同じ材料からなってもよく、それにより画像センサの敏感素子はアレイ基板の駆動薄膜トランジスタの活性層と同じパターニングプロセス又は１回のマスクプレートによって形成でき、表示デバイスと画像センサを同時に形成することができる。

【0020】

上記一部の画素領域とは、画像センサを有する画素領域のベース基板における分布が少なくとも画像センサが実行する機能の実現を満たすことを意味する。画像センサは、タイプによって、その捕捉、イメージング等の精度要件に応じて、領域分布密度についての要件が異なり、例えば赤外線画像センサは低い分布密度でも画像捕捉を実現できる。しかしながら、奥行き画像センサは高い分布密度でしか正確な奥行きと３Ｄ捕捉認識を実現できない。本開示の実施例では、一部の画素領域として、例えば、全画素領域の３０％以上、全画素領域の５０％以上、全画素領域の８０％以上、全画素領域が挙げられる。

【0021】

一実施例では、上記の画像センサを有する画素領域はベース基板に均一に分布することで、画像センシングの均一性を高める。

【0022】

一実施例では、画像センサは赤外線画像センサであってもよく、赤外線画像センサは昼間にも夜間にも使用者のタッチ動作、ジェスチャー、動き等を感知して認識することができる。

【0023】

図１は本開示の一実施例に係るアレイ基板の部分平面模式図である。図１に示すように、ベース基板上に、行をなして配列されたゲート線１、列をなして配列されたデータ線２及び電流検出線６が配列されている。ゲート線１とデータ線２により複数の画素領域１３が画定され、各画素領域１３内に表示用の駆動薄膜トランジスタＡが設けられ、駆動薄膜トランジスタＡは、ゲートがゲート線１に結合され、ソースがデータ線２に結合され、ドレインが画素電極３に結合される。少なくとも一部の画素領域内に画像センサがさらに設けられる。図１に示すように、画像センサは、敏感素子５と、敏感素子５の一端に位置する第１電極１１と、敏感素子５の他端に位置する第２電極１０とを備え、第１電極１１がゲート線１に結合され、第２電極１０が敏感素子の電流検出線６に結合される。

【0024】

図２は図１に示されるアレイ基板のＣＣ断面模式図である。一実施例では、図２に示すように、前記アレイ基板は、以下を備える。

【0025】

すなわち、ベース基板７と、前記ベース基板７上に位置するゲート線１及び駆動薄膜トランジスタのゲート８１と、ゲート絶縁層９と、前記ゲート絶縁層９上に位置する駆動薄膜トランジスタのソース８２、ドレイン８４、活性層８３及び前記データ線２と、前記ゲート絶縁層９上に位置する第１電極１１、第２電極１０及び電流検出線６と、前記第１電極１１と前記第２電極１０上に架設された敏感素子５と、を備える。

【0026】

前記第１電極１１と前記第２電極１０は所定間隔をあけて設けられ、前記第２電極１０は前記電流検出線６に結合され、前記第１電極１１は前記ゲート絶縁層９を貫通するビアにおける接続電極１４を介して前記ゲート線１に結合される。

【0027】

前記敏感素子５は、活性層８３と同じ材料からなってもよく、１回のパターニングプロセス又は１回のマスクプレートによって形成され、ゲート絶縁層９に対して宙吊り状態である。

【0028】

画像センサの動作時、光（赤外線を含む）が敏感素子５に照射してその温度を上昇させ、温度上昇によって敏感素子５の抵抗変化を引き起こし、敏感素子５の抵抗変化量を検出することで光強度の検出を実現して、画像の感知を実現できる。図１及び図２からわかるように、ゲート線１の電圧が画像センサの敏感素子５に印加され、電流検出線６の電位が一定することで、電流検出線６の電流変化を検出するだけで敏感素子５の抵抗変化を測定でき、さらに光強度の変化を得ることができる。

【0029】

図３は本開示の別の実施例に係るアレイ基板の部分平面模式図である。図３に示すように、ベース基板上に、行をなして配列されたゲート線１、列をなして配列されたデータ線２、データ入力線４及び電流検出線６が配列されている。ゲート線１とデータ線２により複数の画素領域が画定され、画素領域内にそれぞれ表示用の駆動薄膜トランジスタＡが設けられる。一実施例では、駆動薄膜トランジスタＡは、ゲートがゲート線１に結合され、ソースがデータ線２に結合され、ドレインが画素電極３に結合される。少なくとも一部の画素領域内に画像センサがさらに設けられ、画像センサは、敏感素子５と、敏感素子５の一端に位置する第１電極と、敏感素子５の他端に位置する第２電極１０と、を備える。前記アレイ基板は、前記ゲート線に結合され、前記画像センサを制御するスイッチング薄膜トランジスタＢと、前記ベース基板上に位置するデータ入力線４とをさらに備え、前記スイッチング薄膜トランジスタは、ドレインが第１電極に結合され、ゲートが前記ゲート線１に結合され、ソースが前記データ入力線４に結合され、ここで、ドレインが第１電極と一体構造であってもよい。

【0030】

図４は図３に示されるアレイ基板のＣＣ断面模式図である。図４に示すように、一実施例では、前記アレイ基板は、以下を備える。

【0031】

すなわち、ベース基板７と、前記ベース基板７上に位置するゲート線及び前記駆動薄膜トランジスタのゲート８１、前記スイッチング薄膜トランジスタのゲート８８と、ゲート絶縁層９と、前記ゲート絶縁層９上に位置する前記駆動薄膜トランジスタのソース８２、ドレイン８４、活性層８３及び前記データ線２と、前記スイッチング薄膜トランジスタのソース８５、ドレイン８７、活性層８６、前記第１電極１１、前記第２電極１０、前記データ入力線４及び前記電流検出線６と、を備える。前記駆動薄膜トランジスタのゲート８１と前記スイッチング薄膜トランジスタのゲート８８がともに前記ゲート線１に結合される。

【0032】

前記第１電極１１と前記第２電極１０は所定間隔をあけて設けられ、前記スイッチング薄膜トランジスタのドレインは前記第１電極に結合され、第１電極はドレイン８７と一体構造であってもよく、前記スイッチング薄膜トランジスタのソースは前記データ入力線４に結合され、前記第２電極１０は前記電流検出線６に結合され、前記敏感素子５は前記第１電極と前記第２電極１０上に架設される。敏感素子５は、活性層８３、活性層８６と同じ材料からなってもよく、１回のパターニングプロセス又は１回のマスクプレートによって形成され、ゲート絶縁層９に対して宙吊り状態である。

【0033】

画像センサの動作時、光（赤外線を含む）が敏感素子５に照射してその温度を上昇させ、温度上昇によって敏感素子５の抵抗変化を引き起こし、敏感素子５の抵抗変化量を検出することで光強度の検出を実現して、画像の感知を実現できる。図３及び図４からわかるように、ゲート線１の電圧がスイッチング薄膜トランジスタのゲートに印加されて、スイッチング薄膜トランジスタをオンにし、データ入力線４の電圧がスイッチング薄膜トランジスタによって画像センサの敏感素子５に印加され、電流検出線６の電位が一定することで、電流検出線６の電流変化を検出するだけで敏感素子５の抵抗変化を測定でき、さらに光強度の変化を得ることができる。

【0034】

本開示の実施例は、表示装置をさらに提供し、前記表示装置は、本開示の実施例に係るアレイ基板を備え、前記敏感素子の電流検出線に結合される処理回路をさらに備える。前記処理回路は敏感素子の電流検出線における電流変化に応じてタッチ操作を認識する。前記表示装置は、テレビ、ディスプレイ、デジタルフォトフレーム、携帯電話、タブレットなど表示機能を有する任意の製品又は部材であってもよく、前記表示装置はフレキシブル回路基板、プリント回路基板及びバックプレーンをさらに備えてもよい。

【0035】

本開示の実施例はアレイ基板の製造方法をさらに提供する。一実施例では、前記方法は、ベース基板上に、ゲート線、及び前記ゲート線と交差するデータ線を形成し、前記ゲート線とデータ線により複数の画素領域を画定し、前記画素領域内にそれぞれ表示用の駆動薄膜トランジスタを形成する工程を含み、少なくとも一部の前記画素領域内に、敏感素子と、前記敏感素子の一端に位置する第１電極と、前記敏感素子の他端に位置する第２電極とを備える画像センサを形成する工程をさらに含む。

【0036】

本実施例では、ベース基板上に画像センサを形成し、画像センサと駆動薄膜トランジスタが同一のベース基板上に位置することで、表示装置は画像センサの構造と機能を集積でき、表示装置において使用者のタッチ動作、動き、ジェスチャーを低コストで認識できる。

【0037】

一実施例では、画像センサの敏感素子は半導体材料からなって、前記敏感素子はアレイ基板の駆動薄膜トランジスタの活性層と同じ材料からなってもよく、それにより画像センサの敏感素子はアレイ基板の駆動薄膜トランジスタの活性層と同じパターニングプロセス又は１回のマスクプレートによって形成でき、表示デバイスを準備するとともに画像センサを準備することができる。

【0038】

一実施例では、画像センサは赤外線画像センサであってもよく、赤外線画像センサは昼間にも夜間にも使用者のタッチ動作、動き、ジェスチャー等を認識することができる。

【0039】

さらに、前記製造方法は、同じパターニングプロセス又は１回のマスクプレートによって前記画像センサの第１電極、第２電極、前記駆動薄膜トランジスタのソース、ドレインを形成する工程を含んでもよい。

【0040】

一実施例では、図１及び図２に示されるアレイ基板を製造するにあたり、前記製造方法は、同じパターニングプロセス又は１回のマスクプレートによって前記画像センサの第１電極１１、第２電極１０、前記データ線２、前記駆動薄膜トランジスタのソース８２、ドレイン８４及び前記電流検出線６を形成する工程を含んでもよい。

【0041】

図５は本開示の一実施例に係るアレイ基板の製造方法のフローチャートである。駆動薄膜トランジスタ及びゲート線１、データ線２の製造中に画像センサと敏感素子の電流検出線６を製造してもよい。図５に示すように、前記製造方法は、下記工程を含んでもよい。

【0042】

工程１０１では、ベース基板７を提供する。一実施例では、前記ベース基板７はガラス基板や石英基板のようなリジッド基板であってもよい。他の実施例では、前記ベース基板７はポリイミド基板のようなフレキシブル基板であってもよい。

【0043】

工程１０２では、前記ベース基板７上に１回のパターニングプロセス又は１回のマスクプレートによってゲート線１と前記駆動薄膜トランジスタのゲート８１を形成する。ゲート線１とゲート８１は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの金属の合金からなってもよく、ゲート線１とゲート８１は単層構造又は多層構造であってもよく、多層構造として、Ｃｕ￥Ｍｏ、Ｔｉ￥Ｃｕ￥Ｔｉ、Ｍｏ￥Ａｌ￥Ｍｏ等が挙げられる。

【0044】

工程１０３では、ゲート絶縁層９を形成し、且つ前記ゲート絶縁層９を貫通するビアを形成する。ゲート絶縁層９は酸化物、窒化物又は窒素酸化物から選ばれてもよく、対応した反応ガスはＳｉＨ４、ＮＨ３、Ｎ２又はＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２である。

【0045】

工程１０４では、前記ゲート絶縁層９上に、１回のパターニングプロセス又は１回のマスクプレートによって前記駆動薄膜トランジスタのソース８２、ドレイン８４、データ線２、前記画像センサの第１電極１１、第２電極１０及び前記電流検出線６を形成する。前記第１電極１１と前記第２電極１０は所定間隔をあけて設けられ、前記第２電極１０はそれぞれ前記電流検出線６に結合され、前記第１電極１１は前記ゲート絶縁層９を貫通するビアを介して前記ゲート線１に結合される。前記駆動薄膜トランジスタのソース８２、ドレイン８４、データ線２、前記画像センサの第１電極１１、第２電極１０及び前記敏感素子の電流検出線６は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの金属の合金からなってもよく、単層構造又は多層構造であってもよく、多層構造としてＣｕ￥Ｍｏ、Ｔｉ￥Ｃｕ￥Ｔｉ、Ｍｏ￥Ａｌ￥Ｍｏ等が挙げられる。

【0046】

工程１０５では、前記第１電極１１と前記第２電極１０との間に遷移層を形成する。遷移層はフォトレジストからなってもよく、第１電極１１と前記第２電極１０との間に位置する。

【0047】

工程１０６では、１回のパターニングプロセスによって、前記駆動薄膜トランジスタの活性層８３と前記遷移層上に位置する前記敏感素子５を形成する。前記敏感素子５の前記ベース基板７における正投影は前記第１電極１１及び前記第２電極１０の前記ベース基板７における正投影の両方とも重なり領域を有する。一実施例では、活性層と敏感素子５はａ－Ｓｉ、ＬＴＰＳ等の半導体材料からなってもよい。

【0048】

工程１０７では、前記遷移層を除去し、前記第１電極１１と前記第２電極１０上に架設された前記敏感素子５を形成する。一実施例では、宙吊り構造を形成するように、ＮａＯＨ溶液を用いて、敏感素子５の下方におけるフォトレジストを溶解してもよい。

【0049】

一実施例では、前記製造方法は、前記ゲート線に結合され、前記画像センサを制御するスイッチング薄膜トランジスタを形成する工程をさらに含み、ここで、同じパターニングプロセス又は１回のマスクプレートによって、前記画像センサの第１電極、第２電極、前記駆動薄膜トランジスタのソース、ドレイン、前記スイッチング薄膜トランジスタのソース、ドレインを形成してもよい。

【0050】

一実施例では、図３及び図４に示されるアレイ基板を製造するにあたり、前記製造方法は、前記ゲート線１に結合されるスイッチング薄膜トランジスタ、及び前記ベース基板７上に位置するデータ入力線４を形成する工程を含む。同じパターニングプロセス又は１回のマスクプレートによって、前記第１電極１１、第２電極１０、前記データ入力線４、前記電流検出線６、前記データ線２、前記駆動薄膜トランジスタのソース８２、ドレイン８４、前記スイッチング薄膜トランジスタのソース８５、ドレイン８７を形成してもよい。

【0051】

図６は本開示の一実施例に係るアレイ基板の製造方法のフローチャートである。

【0052】

図６に示すように、前記製造方法は、下記工程を含む。

【0053】

工程２０１では、ベース基板７を提供し、ベース基板７はガラス基板や石英基板のようなリジッド基板であってもよく、ポリイミド基板のようなフレキシブル基板であってもよい。

【0054】

工程２０２では、前記ベース基板７上に１回のパターニングプロセス又は１回のマスクプレートによって前記ゲート線１、前記駆動薄膜トランジスタのゲート８１、前記スイッチング薄膜トランジスタのゲート８８を形成する。前記駆動薄膜トランジスタのゲート８１と前記スイッチング薄膜トランジスタのゲート８８はともに前記ゲート線１に結合される。前記ゲート線１、前記駆動薄膜トランジスタのゲート８１及び／又は前記スイッチング薄膜トランジスタのゲート８８は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの金属の合金からなってもよい。前記ゲート線１、前記駆動薄膜トランジスタのゲート８１及び／又は前記スイッチング薄膜トランジスタのゲート８８は、単層構造又は多層構造であってもよく、多層構造として、Ｃｕ￥Ｍｏ、Ｔｉ￥Ｃｕ￥Ｔｉ、Ｍｏ￥Ａｌ￥Ｍｏ等が挙げられる。

【0055】

工程２０３では、ゲート絶縁層９を形成する。ゲート絶縁層９は酸化物、窒化物又は窒素酸化物から選ばれてもよく、対応した反応ガスはＳｉＨ４、ＮＨ３、Ｎ２又はＳｉＨ２Ｃｌ２、ＮＨ３、Ｎ２である。

【0056】

工程２０４では、前記ゲート絶縁層９上に、１回のパターニングプロセス又は１回のマスクプレートによって前記画像センサの第１電極１１、第２電極１０、前記データ入力線４、前記電流検出線６、前記データ線２、前記駆動薄膜トランジスタのソース８２、ドレイン８４、前記スイッチング薄膜トランジスタのソース８５、ドレイン８７を形成する。前記第１電極１１と前記第２電極１０は所定間隔をあけて設けられ、前記スイッチング薄膜トランジスタは、ドレイン８７が前記第１電極１１に結合され、ソース８５が前記データ入力線４に結合され、前記第２電極１０は前記電流検出線６に結合される。前記画像センサの第１電極１１、第２電極１０、前記データ入力線４、前記電流検出線６、前記データ線２、前記駆動薄膜トランジスタのソース８２、ドレイン８４、前記スイッチング薄膜トランジスタのソース８５、ドレイン８７は、Ｃｕ、Ａｌ、Ａｇ、Ｍｏ、Ｃｒ、Ｎｄ、Ｎｉ、Ｍｎ、Ｔｉ、Ｔａ、Ｗ等の金属及びこれらの金属の合金からなってもよく、単層構造又は多層構造であってもよく、多層構造として、Ｃｕ￥Ｍｏ、Ｔｉ￥Ｃｕ￥Ｔｉ、Ｍｏ￥Ａｌ￥Ｍｏ等が挙げられる。一実施例では、第１電極１１はスイッチング薄膜トランジスタのドレイン８７と一体構造である。

【0057】

工程２０５では、前記第１電極と前記第２電極１０との間に遷移層を形成する。遷移層はフォトレジストからなってもよく、第１電極１１と前記第２電極１０との間に位置する。

【0058】

工程２０６では、１回のパターニングプロセス又は１回のマスクプレートによって前記駆動薄膜トランジスタの活性層８３、前記スイッチング薄膜トランジスタの活性層８６、及び前記遷移層上に位置する前記敏感素子５を形成する。前記敏感素子５の前記ベース基板７における正投影は前記第１電極１１及び前記第２電極１０の前記ベース基板７における正投影の両方とも重なり領域を有する。一実施例では、活性層と敏感素子５はａ－Ｓｉ、ＬＴＰＳ等の半導体材料からなってもよい。

【0059】

工程２０７では、前記遷移層を除去し、前記第１電極１１と前記第２電極１０上に架設された前記敏感素子５を形成する。一実施例では、宙吊り構造を形成するように、ＮａＯＨ溶液を用いて、敏感素子５の下方におけるフォトレジストを溶解してもよい。

【0060】

特に断らない限り、本開示に用いられる技術用語又は科学用語は当業者が理解する通常意味である。本開示に用いられる「第１」、「第２」及び類似用語は何らかの順序、数量又は重要性を示すものではなく、異なる要素を区別するものに過ぎない。「備える」又は「含む」等の類似用語は、該用語の主語である要素又は部材が該用語の目的語として列挙された要素又は部材及びその同等物を含むが、ほかの要素又は部材を除外しない。「結合」又は「互いに接続」等の類似用語は物理的又は機械的接続に限定されず、直接か間接かにかかわらず電気的接続を含んでもよい。「上」、「下」、「左」、「右」等は相対位置関係のみを示すものであり、説明対象の絶対位置が変化すると、それに応じて該装置位置関係も変化する可能性がある。例えば層、膜、領域又は基板のような要素が別の要素の「上」又は「下」に位置すると記載される場合、該要素は「直接」に別の要素の「上」又は「下」に位置してもよく、又は中間要素を介してもよい。

【0061】

本開示の実施例の説明は例示的なものであり、本開示のすべての実施例ではない。当業者は、本開示の実施例の範囲及び精神を逸脱せずに、様々な変更や変形を行うことができる。本開示において使用される用語は、各実施例の原理、実用又は市場における技術改良を最もよく説明し、又は当業者に本開示の実施例を理解させるために選択される。

【符号の説明】

【0062】

１ ゲート線
２ データ線
３ 画素電極
４ データ入力線
５ 敏感素子
６ 電流検出線
７ ベース基板
９ ゲート絶縁層
１０ 第２電極
１１ 第１電極
１２ 画像センサ
１３ 画素領域
１４ 接続電極
８１ 駆動薄膜トランジスタのゲート
８２ 駆動薄膜トランジスタのソース
８３ 駆動薄膜トランジスタの活性層
８４ 駆動薄膜トランジスタのドレイン
８８ スイッチング薄膜トランジスタのゲート
８５ スイッチング薄膜トランジスタのソース
８６ スイッチング薄膜トランジスタの活性層
８７ スイッチング薄膜トランジスタのドレイン
Ａ 駆動薄膜トランジスタ
Ｂ スイッチング薄膜トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】