特許 7069322 ２つの物理インターフェース間におけるデータ伝送装置および方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-05-09

(45)【発行日】2022-05-17

(54)【発明の名称】２つの物理インターフェース間におけるデータ伝送装置および方法

(51)【国際特許分類】

   H04L 7/00 20060101AFI20220510BHJP

   H04L 25/02 20060101ALI20220510BHJP

【ＦＩ】

H04L7/00 500

H04L25/02 303Z

【請求項の数】 9

(21)【出願番号】P 2020537850

(86)(22)【出願日】2018-09-14

(65)【公表番号】

(43)【公表日】2020-12-10

(86)【国際出願番号】 EP2018074878

(87)【国際公開番号】W WO2019063318

(87)【国際公開日】2019-04-04

【審査請求日】2020-08-04

(31)【優先権主張番号】102017217051.4

(32)【優先日】2017-09-26

(33)【優先権主張国・地域又は機関】DE

(73)【特許権者】

【識別番号】520099911

【氏名又は名称】スピナー ゲーエムベーハー

(74)【代理人】

【識別番号】110002572

【氏名又は名称】特許業務法人平木国際特許事務所

(72)【発明者】

【氏名】クライン，トーマス

(72)【発明者】

【氏名】レゲ，マイケル

【審査官】川口 貴裕

(56)【参考文献】

【文献】特表２００４－５２６５１８（ＪＰ，Ａ）

【文献】特開平０８－２３７５１７（ＪＰ，Ａ）

【文献】国際公開第２００５／０５０６４３（ＷＯ，Ａ１）

【文献】特表２０１４－５２９８８６（ＪＰ，Ａ）

【文献】国際公開第９８／０４４６８７（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ ７／００

Ｈ０４Ｌ ２５／０２

(57)【特許請求の範囲】

【請求項1】

デジタルデータ伝送装置であって、
２つの物理的インターフェースであって、そのうち第１物理的インターフェースは回転ユニットに取り付けられており、第２物理的インターフェースは静止ユニットに取り付けられている、物理的インターフェース、
前記物理的インターフェース間に配置された、デジタルデータをデータ伝送チャネルに沿って非接触で伝送する、円環状に構成されたデータ伝送ユニット、
各前記物理的インターフェースに対してそれぞれ割り当てられ、前記物理的インターフェースのうち１つの位置におけるローカルシステム時間を刻むためのローカル発振器ユニットであって、前記ローカル発振器ユニットは、前記物理的インターフェースのうち１つにおいて、少なくとも１つのクロック信号を生成し、前記データ伝送ユニットに伝送するための手段を有し、他方の前記物理的インターフェースにおける前記ローカル発振器ユニットは、前記デジタルデータが伝送可能である前記データ伝送チャネルに沿って伝送可能な少なくとも１つのクロック信号を受信する手段を有するとともに、前記受信したクロック信号に基づいてローカルシステム時間を同期する手段を有する、ローカル発振器ユニット、
前記デジタルデータを受信する前記物理的インターフェース上でリングメモリの形態で提供されるバッファメモリであって、前記データ伝送ユニットによって伝送される前記デジタルデータは一時的に蓄積可能でありかつ、前記バッファメモリに割り当てることができるメモリ深度が、前記静止ユニットと前記回転ユニットとの間のデータ伝送中に伝送されている前記デジタルデータに発生する時間的位相オフセットに応じて選択されているように構成されている、バッファメモリ、
を備えた装置。

【請求項2】

前記物理的インターフェースは同一に構成されている、
請求項１記載の装置。

【請求項3】

前記データ伝送中に生じる位相オフセットを検出する手段が設けられており、
位相オフセットに応じて前記メモリ深度を規定する手段が設けられている、
請求項１記載の装置。

【請求項4】

前記物理的インターフェースは、データビットの形態の最小データユニットを伝送するように構成されている、
請求項１から３のいずれか１項記載の装置。

【請求項5】

前記データ伝送ユニットは、容量性、誘導性、音響的、電磁的、または光学的な結合ユニットとして構成されている、
請求項１記載の装置。

【請求項6】

前記物理的インターフェースは、電気的、電磁的、音響的または光学的インターフェースであり、
規格化された通信プロトコルを用いた前記デジタルデータが前記物理的インターフェースを介して伝送可能である、
請求項１から５のいずれか１項記載の装置。

【請求項7】

並列データストリームをシリアルデータストリームに変換する手段が、前記データ伝送ユニットと前記物理的インターフェースとの間にそれぞれ、前記データ伝送ユニットを介したデータ伝送がシリアルシーケンスで行われるように設けられている、
請求項１から６のいずれか１項記載の装置。

【請求項8】

それぞれローカルシステム時間を有し、そのうち第１物理的インターフェースが回転ユニットに取り付けられており、第２物理的インターフェースが静止ユニットに取り付けられている、２つの物理的インターフェース間での非接触のデータ伝送チャネルを介したデジタルデータの伝送方法であって、
前記２つの物理的インターフェースのうち１つの側でクロック信号を生成するステップ、
前記クロック信号を、前記データ伝送チャネルを介して伝送するステップ、
前記２つの物理的インターフェースの他方の側で前記クロック信号を受信するステップ、
前記２つの物理的インターフェースにおいてローカルシステム時間を同期するステップ、
前記デジタルデータを、前記データ伝送チャネルを介して伝送するステップ、
リングメモリを循環的に用いて前記デジタルデータをバッファリングするステップであって、前記リングメモリのメモリ深度は、前記２つの物理的インターフェースのうち前記デジタルデータを受信する側によるデータ伝送中に発生する最大の時間的位相オフセットに適合されている、ステップ、
前記デジタルデータを前記リングメモリから読み取り、前記２つの物理的インターフェースのうち前記デジタルデータを受信する側において前記デジタルデータを提供するステップ、
を有する方法。

【請求項9】

前記物理的インターフェースの他方は、前記クロック信号を、別個に、または前記デジタルデータと共に、取得する、
請求項８記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、軌道に沿って相対的に移動可能に配置された２つの物理インターフェース間におけるデータ伝送装置および方法に関する。

【背景技術】

【0002】

伝送チャネルを介したデジタルデータ伝送能力の尺度は、一定の時間内にエラーなしで伝送できるデジタルデータ量を示すデータ伝送速度である。多くの場合、この情報は最小のデータ単位であるビットに関するものであるので、データ伝送速度という用語は、単位がｂｉｔ／ｓのいわゆるビットレートに基づく。

【0003】

例えば、１００Ｍｂｉｔ／ｓまたは１Ｇｂｉｔ／ｓ以上の伝送速度での高速データ伝送を実現するために特に挑戦することが必要となるのは、非接触および／または動的可変のデータ伝送ユニット（例えば接触式または非接触式の回転トランスミッタの形態のもの）を備える伝送チャネルに沿った、エラーのないデータ伝送である。抵抗が低減された連続的な伝送ラインとは異なり、伝送チャネルに沿った上記のデータ伝送ユニットは、干渉源を形成する。この干渉源は、伝送対象のデジタルデータの信号品質を侵害し、「高速データ信号」、つまり、データ伝送速度が高いデータのエラーのない伝送を妨げる。

【0004】

図２には、２つの物理的インターフェース１と２の間のデジタルデータ伝送のブロック図として、既知の構造が示されている。２つの物理的インターフェース１と２を接続するデータ伝送チャネルＵに沿って、非接触式結合ユニット３が、例えば、容量性、誘導性、電磁的、音響的または光学的インターフェースの形態で導入されており、これは、非接触および／または相互に移動可能に配置された２つの結合ユニット３１と３２を有する。２つの物理的インターフェース１と２の構成に応じて、非接触式データ伝送ユニット３を介したシリアルデータ伝送を実現するために、物理的インターフェース１、２と非接触式データ伝送ユニット３との間に、シリアライザ／デシリアライザ、略してＳｅｒＤｅｓが、任意選択的に配置されている。

【0005】

伝送されたデジタルデータに対してデータ伝送ユニット３によって引き起こされる干渉の程度（第１インターフェースから第２インターフェースへデータ伝送する場合において、第２インターフェースに存在するもの）は、それぞれ図３ａおよび３ｂに図示されている、いわゆるアイダイアグラムを用いて図示および判別できる。両図では、縦軸に沿ってそれぞれ信号レベルがプロットされており、すなわち、それぞれの下位レベルは「０」に対応し、上位レベルは「１」に対応し、時間軸に対応する横軸に沿って切替時間を取得でき、これに基づいて、ビット信号「０」および「１」の間の実際の切替時間を取得できる。

【0006】

１．２５Ｇｂｉｔ／ｓのデータ伝送速度を示す図３ａの場合、「アイ」Ａの水平方向および垂直方向の開口が顕著に特徴づけられており、これは、良好な信号品質を示しており、すなわちこれに伴う明確な、受信側の正確な、すなわちエラーのない信号検出が示されている。３．１２５Ｇｂｉｔ／ｓのデータ伝送速度でのデジタルデータ伝送に対応する図３ｂの場合、「アイ」Ａは顕著に閉じており、これにより、受信データのエラーのない検出が不可能であるか、または容易には可能でない。例えば、非接触式データ伝送ユニットおよび／または互いに相対的に移動可能な、互いに支承された２つの結合要素を有するデータ伝送ユニットの形態の、データ伝送ユニットの構成に応じて、振幅変動と、伝送されるデジタルデータ信号の周波数と位相位置に関する時間クロックジッタによって特徴づけられるいわゆるジッタが、様々な程度で形成される。

【0007】

データ伝送がネットワーク構造のフレーム内で行われる場合、安全なデータ交換のためにネットワークプロトコルが必要であり、その複雑さは、ＯＳＩレイヤモデルに反映される。ＯＳＩレイヤモデルは、積層して構築された七階層を有し、第１層がデータ伝送に必要なハードウェアコンポーネント全体への要求を定義するいわゆるビット伝送層を形成する。この層が、全ての動作条件下において、データ伝送ユニットを介したエラーのないデータ伝送が保証されるように構成されている場合、データ修正に関するネットワークプロトコルの上位層は全く使用されない。イーサネットは、最も広く普及しているプロトコルインターフェースとして、現在のところ、特に産業用の使用で広く普及している規格である。特に、プロセスの直接制御および処理のための産業システムでは、いわゆるリアルタイム性は、デジタルデータ伝送の必須条件である。これは例えば、マスタとして機能する送信ユニットと、スレーブと呼ばれる受信ユニットまたは複数のスレーブ（マスタによって時間同期制御されて全受信ユニットが「ハンドインハンドで」スレーブ受信ユニットとして動作する）との間でなされる。リアルタイム性は、送信者から送信されたメッセージがいつそれぞれの受信者に可能な限り正確に到着するかという予測可能性によって定義される。リアルタイム動作に必要なリアルタイム通信プロトコルは、エラーのない機能を保証するために、いわゆる周期タイムと、システム全体に対する最大ジッタとを定義する。リアルタイムネットワークプロトコルは、例えば、オープン産業イーサネット規格のＰｒｏｆｉｎｅｔＣＣ－Ｃであり、これは、典型的には２５０μｓから最小３１．２５μｓまでの周期タイムと、＜１μｓの合計システムジッタとを規定する。

【0008】

文書ＤＥ６０００２５７１Ｔ２は、共通のキャリア基板上に取り付けられた２つのチップ間の弾性インターフェース配置構成を示し、その各々は、それぞれスイッチングロジックを介して接続された２つのメモリユニットを有するいわゆる弾性インターフェースユニットを有する。スイッチングロジックに適用可能な制御信号に応じて、データ値の第１または第２メモリユニットからの出力が行われる。

【0009】

米国特許第６６６４０２７７号の文書は、規格化された通信プロトコルを用いたバス間の同期されたデータ伝送を記載しており、発生する位相差を補償するためにバッファメモリとしてリングメモリが使用される。

【0010】

米国出願公開特許第２０１７／０１２７４６５号の文書は、電磁結合による非接触式データ伝送を記載しており、発生する位相差は、データのバッファリングにより補償される。

【発明の概要】

【発明が解決しようとする課題】

【0011】

本発明は、データ伝送ユニットを介したデジタルデータ伝送時のリアルタイム性の要件を満たすことができるように、２つの物理的インターフェース間でのデータ伝送装置および方法を指定するという課題に基づき、データ伝送ユニットは、非接触データ伝送を実現するか、または相互に移動する相対的な２つの結合ユニット間の接触を伴うデータ伝送を可能にする。要求されるリアルタイム性に加えて、データ伝送はプロトコルから独立して行われる必要があり、したがって、可能な限り顧客固有のアプリケーションを実現できる。さらに、解決手段にかかるデータ伝送は、伝送チャネルに沿った単方向および双方向のデータ伝送の両方を可能にする。

【課題を解決するための手段】

【0012】

本発明が基づく課題の解決手段は、請求項１に記載されている。請求項１３の主題は、データ伝送チャネルを介したデータ伝送方法である。本発明の思想を有利な方法でさらに展開する特徴は従属請求項の主題であり、さらなる説明は、特に図面を参照して見ることができる。

【0013】

２つの物理的インターフェース間でデジタルデータを伝送するための解決手段にかかる装置は、物理的インターフェース間に配置されたデータ伝送ユニットを有し、これは、好ましくはデータを非接触で伝送するか、またはデータを、互いに対して移動する相対的な２つの結合ユニット間で接触を伴って伝送する。好ましくは同一の構成である２つの物理的インターフェースのそれぞれに、それぞれの物理的インターフェースの位置で優勢なローカルシステム時間を刻むための発振器ユニットがそれぞれ配置されている。２つの発振器ユニットの少なくとも１つは、少なくとも１つのクロック信号を生成してデータ伝送ユニットに伝送するための手段を有する。少なくとも他の物理的インターフェースにおけるローカル発振器ユニットは、データ伝送ユニットを介して伝送された少なくとも１つのクロック信号を受信する手段を有し、さらに、受信したクロック信号に基づいてローカルシステム時間を同期する手段を有する。２つの物理的インターフェースでのローカルシステム時間の同期の特殊性は、正確に同じ伝送チャネルを介した少なくとも１つのクロック信号の伝送に基づいている。この伝送チャンネルを介して、有効データとも呼ばれるデジタルデータも２つの物理的インターフェース間で伝送される。

【0014】

少なくとも１つの伝送クロック信号も影響化にある、データ伝送ユニットを介して伝送されるデータにおけるシステムによってランダムに発生する位相オフセットは、解決手段によれば、データ伝送ユニットを用いて伝送されるデータを一時的にバッファリングできる、データを受信する物理的インターフェース側に設けられたバッファメモリによって補償される。

【0015】

バッファメモリは、バッファメモリに対応付けることができるメモリ深度が、データ伝送中に伝送されているデータに発生する最大の時間的位相オフセットに応じて選択されるように構成されている。

【0016】

データ伝送ユニットの種類および構成に応じて、データ伝送時に一定または時間によって変動する位相オフセットが発生する。どちらの場合も、位相オフセット補正の目的で、メモリ深度は固定の所定サイズとして選択することができる。別実施形態は、データを受信する物理的インターフェースの側に、データ伝送中に生じる位相オフセットを検出する手段を提供する。この場合、データを受信する物理的インターフェースの側に、検出された最大の位相オフセットに応じてバッファメモリのメモリ深度を適切に規定するさらなる手段が設けられている。

【0017】

特に有利な方法では、データが位相オフセット補償の目的でバッファリングされるリングメモリがバッファメモリとして適している。最小のメモリ容量ですむようにするために、データはメモリ深度に応じてリングメモリにバッファリングされ、周期的に上書きされる。この方法で、潜在時間、すなわち、一方の物理的インターフェースでの受信と、他方の物理的インターフェースでの送信との間、またはその反対方向の潜在時間、および、データ信号のビット変更の時間変化に影響するジッタが最小限に低減され、システムのリアルタイム性が可能になる。

【0018】

データ伝送のための解決手段にかかる装置は、ハードウェアコンポーネントにのみ制限され、ローカルシステム時間の同期と位相オフセット補正に関するその配置構成と機能は、専らビット伝送にのみ関連しており、すなわち、ＯＳＩモデルで記述された第１層は、いわゆるビット伝送層または物理層に対応付けられる。このため、解決手段にかかる装置は、既存の通信ネットワークでプロトコルに依存しない実装を可能にするため、使用開始の際に顧客固有の調整は必要ないか、わずかな調整が必要になるのみである。

【0019】

物理的インターフェースは、データビットまたはシンボルの形態のそれぞれ最小データユニットの伝送と転送に適して構成されており、需要や要件に応じて、それ自体が既知の規格化された通信プロトコルを用いてデータを伝送できる電気的、電磁的、音響的、または光学的なインターフェースとして構成できる。

【0020】

有利な態様において、物理的インターフェースは、適切に構成された結合要素またはその一部に接続され、結合要素は、機械的に安定した、伝送技術的に低損失または損失のないデータ伝送をもたらす。上述のように、それぞれの物理的インターフェースの位置に、それぞれの結合要素に接続され、好ましくは構造ユニットを形成するローカル発振器ユニットが配置されている。

【0021】

複数のビットが並列に伝送される、並列に実施された物理的インターフェースの場合、データ伝送ユニットと物理的インターフェースとの間のデータ伝送ユニットを介したデータのシリアル伝送の理由から、並列データストリームをシリアルデータストリームに変換する手段が要とされる。これには、それ自体公知なシリアライザ／デシリアライザ、略してＳｅｒＤｅｓが使用される。

【0022】

データ伝送ユニットを介して２つの物理的インターフェース間でデータを伝送するための、解決手段にかかる装置が基づく方法原理は、最初に、２つの物理的インターフェースのうち１つの側で少なくとも１つのクロック信号を生成し、クロック信号は、全てのデータが有効データの形態で伝送される同じデータ伝送チャネルを介してさらに伝送される。データ伝送チャネルを介して伝送されたクロック信号は、２つの物理的インターフェースでローカルシステム時間を同期する目的で、物理的インターフェースの受信側で使用される。２つの物理的インターフェースにおいて２つのローカルシステム時間の間の時間同期を確立した後、伝送されるデータはデータ伝送チャネルを介して伝送され、受信側でバッファメモリにバッファリングされる。伝送されたデータのバッファリングは、メモリ深度を用いてバッファメモリ内で行われ、メモリ深度は、伝送されたデータのデータ伝送中に発生する最大の時間位相オフセットに適合され、バッファメモリから読み取られたデータが、ローカルに存在するクロック位相と位相同期して、物理的インターフェースを介して送信できる。好ましくはリングメモリとして構成されるバッファメモリ内のデータのバッファリングは周期的に行われるので、位相オフセット補償を小さなメモリ容量で実現できる。

【0023】

以下の図を用いて、解決手段にかかる装置および装置が基づく方法を詳述する。

【0024】

本発明を、一般的な発明の思想を制限することなく、実施例を用いて、図面を参照して例示的に説明する。

【図面の簡単な説明】

【0025】

【図1】リアルタイムでのデータ伝送のブロック図である。

【図2】従来技術にかかるデータ伝送ユニットを介したデータ伝送のブロック図である。

【図3a】アイダイアグラムである。

【図3b】アイダイアグラムである。

【発明を実施するための形態】

【0026】

図１は、それぞれが同一の構成である２つの物理的インターフェース１と２の間でデータを伝送するための、解決手段にかかる装置を表すブロック図を示す。２つの物理的インターフェース１と２を接続する伝送チャネルＵに沿って、非接触式データ伝送ユニット３が配置されている。データ伝送ユニット３は、例えば、容量性または誘導性の電気データ伝送ユニットの形態で構成され、これは、例えば、ＤＥ４４１２９５８Ａ１に開示されている。回転可能に互いに支承された２つの結合ユニット３１と３２間のデータ伝送のための本実施例では、結合ユニット３１は、円環状の導体構造を提供し、これはギャップＳによって分離され、固定配置された電極装置を提供する他の結合ユニット３２に対向して配置されている。当然ながら、例えば非接触式の光学的または電磁的または音響的な種類で、または接触式巻き線状に構成されたデータ伝送ユニット３の形態で、データ伝送ユニット３を構成する代替実施形態も考えられる。

【0027】

２つの物理的インターフェース１と２間のデータ伝送をエラーなしに行えるようにするために、各物理的インターフェース１と２にそれぞれ発振器ユニット４１、４２が取り付けられている。短い遅延時間と高いバス負荷で、すなわち、伝送チャネルの可能な限りの全伝送容量を使用してデータを伝送するためには、２つの発振器ユニット４１と４２を同期させる必要がある。解決手段によれば、２つの発振器ユニットの時間同期は、少なくとも１つの生成されたクロック信号を用いて、例えば発振器ユニット４１の位置で行われ、クロック信号は、同じ伝送チャネルＵを介して伝送され、伝送チャネルを介して有効データも一方の物理的インターフェースから他方の物理的インターフェースへ到達する。

【0028】

図１に示される実施例の場合、２つの物理的インターフェース１と２が、並列インターフェースとして構成されていると想定されている。並列データフォーマットを、データ伝送ユニット３を介したデータ伝送に適したシリアルデータフォーマットに変換するために、物理的インターフェース１、２とデータ伝送ユニット３との間にそれぞれシリアライザ／デシリアライザ（ＳｅｒＤｅｓ）が配置されており、これらを介して、２つの発振器ユニット４１と４２におけるローカルシステム時間の時間的同期の目的で、少なくとも１つのクロック信号が伝送される。

【0029】

デジタル有効信号のデータ伝送中にランダムに構成され、特に回転するデータ伝送ユニット３の場合に変化する位相シフトは、その補償のために、受信側に配置されたバッファメモリ５によって補償される。このために、好ましくはリングメモリの形態で構成されたバッファメモリ５において、有効データが、ローカルクロックを介して受信側の物理的インターフェース２に引き渡される前に、周期的にバッファリングされる。

【0030】

例えば物理的インターフェース１から物理的インターフェース２への単方向データ伝送の場合、発振器ユニット４１はマスタ発振器ユニットとして機能し、受信側に配置された発振器ユニット４２はスレーブ発振器ユニットとして機能する。同期する目的で、時間同期のための対応する手段がスレーブ発振器ユニット４２に設けられている。同様に、受信端にもバッファメモリ５が取り付けられている。

【0031】

双方向データ伝送の場合、データ伝送ユニット３の両側に少なくとも１つのバッファメモリ５を設けることができ、図１の物理的インターフェース１側に破線で示されるバッファメモリ５’も参照されたい。必ずしも必要ではないが、有利な形態では、双方向データ伝送の場合にも、クロック信号の生成および受信用の２つの発振器ユニット４１と４２を構成できる。他方で、伝送対象のデータに加えて、顧客側でクロック信号も利用できる場合、発振器ユニットを用いたクロック信号の生成は不要である。クロック信号の外部供給の場合は、別個に、または伝送されるデータと共に、外部供給されたクロック信号を、それぞれ第１および第２インターフェースにおけるローカルシステム時間の同期のために使用することができる。

【0032】

解決手段にかかる装置により、回転可能なデータ伝送ユニット３を介して、リアルタイム条件下でエラーなしにデータを伝送することができた。１．１２μｓの周期タイムを実現でき、これは、ＰｒｏｆｉｎｅｔＣＣ－Ｃの適用に必要な２５０μｓの周期タイムまたは最小の３１．２５μｓを大きく下回る。さらに、実験的に証明された２５ｎｓのジッタは、ＰｒｏｆｉｎｅｔＣＣ－Ｃの適用で設定されている＜１μｓの最大ジッタを大きく下回る。したがって、解決手段にかかる装置は、既存のネットワーク構造とほとんど無制限の互換性を有する。

【符号の説明】

【0033】

1、2 物理的インターフェース
3 データ伝送ユニット
31、32 結合ユニット
41、42 発振器ユニット
5、5' バッファメモリ
Ue 伝送チャネル
A アイ開口
SerDes シリアライザ/デシリアライザ

【図1】

【図2】

【図3a】

【図3b】