特許 7073271 高電圧ＧａＮ高電子移動度トランジスタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-05-13

(45)【発行日】2022-05-23

(54)【発明の名称】高電圧ＧａＮ高電子移動度トランジスタ

(51)【国際特許分類】

   H01L 21/338 20060101AFI20220516BHJP

   H01L 29/778 20060101ALI20220516BHJP

   H01L 29/812 20060101ALI20220516BHJP

   H01L 29/06 20060101ALI20220516BHJP

   H01L 21/336 20060101ALI20220516BHJP

   H01L 29/78 20060101ALI20220516BHJP

   H01L 21/20 20060101ALI20220516BHJP

【ＦＩ】

H01L29/80 H

H01L29/06 301F

H01L29/78 301B

H01L29/78 301W

H01L21/20

【請求項の数】 32

(21)【出願番号】P 2018553950

(86)(22)【出願日】2017-04-14

(65)【公表番号】

(43)【公表日】2019-06-13

(86)【国際出願番号】 US2017027780

(87)【国際公開番号】W WO2017181121

(87)【国際公開日】2017-10-19

【審査請求日】2020-04-13

(31)【優先権主張番号】62/323,569

(32)【優先日】2016-04-15

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】15/223,734

(32)【優先日】2016-07-29

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】15/223,614

(32)【優先日】2016-07-29

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/323,568

(32)【優先日】2016-04-15

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】310009199

【氏名又は名称】メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド

(74)【代理人】

【識別番号】100207837

【弁理士】

【氏名又は名称】小松原 寿美

(74)【代理人】

【識別番号】100214640

【弁理士】

【氏名又は名称】立山 千晶

(72)【発明者】

【氏名】ボールズ、ティモシー イー．

(72)【発明者】

【氏名】カールソン、ダグラス

(72)【発明者】

【氏名】カレタ、アンソニー

【審査官】杉山 芳弘

(56)【参考文献】

【文献】国際公開第２０１４／０５０７４０（ＷＯ，Ａ１）

【文献】特表２００９－５０３８１５（ＪＰ，Ａ）

【文献】特開２００８－２４４００２（ＪＰ，Ａ）

【文献】特開２０１０－１１８５５６（ＪＰ，Ａ）

【文献】国際公開第２０１６／０１４４３９（ＷＯ，Ａ２）

【文献】特表２００９－５３１８５９（ＪＰ，Ａ）

【文献】特開２００８－１３１０３１（ＪＰ，Ａ）

【文献】国際公開第２０１４／０５７９０６（ＷＯ，Ａ１）

【文献】特表２０１３－５０３４８３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２９／４１

Ｈ０１Ｌ ２１／２８

(57)【特許請求の範囲】

【請求項1】

高電子移動度トランジスタ（ＨＥＭＴ）であって、
バッファ層と、
前記バッファ層上に形成された窒化ガリウム伝導層と、
前記窒化ガリウム伝導層上に形成されたバリア層と、
前記バリア層上に形成されたゲートと、
前記ゲートと前記バリア層との間に形成された酸化ガリウム層と、
ソース及びドレインであって、前記バリア層を通って延びるとともに前記窒化ガリウム伝導層と接触しているソース及びドレインと、
前記ゲートと前記ドレインとの間、及び前記ゲートと前記ソースとの間の領域に形成された第１の絶縁層と、
前記ゲートに電気的に接続され、前記第１の絶縁層上で前記ドレイン及び前記ソースに向かって前記ゲートの縁を越えて延びる第１のゲート接続フィールドプレートと、を含み、
前記バッファ層と前記窒化ガリウム伝導層との合計厚さは４．５μｍよりも厚く、前記ゲートの側壁は５度～６０度の間だけ外側に傾斜している、高電子移動度トランジスタ（ＨＥＭＴ）。

【請求項2】

請求項１に記載のＨＥＭＴであって、前記ゲートの長さＬ_ｇは０．１５μｍ～２μｍの間であり、前記ＨＥＭＴは９００ボルト～１２００ボルトの間の逆バイアス電圧に耐えることができる、ＨＥＭＴ。

【請求項3】

前記酸化ガリウム層は、１ｎｍ～５ｎｍの厚さである、請求項１又は２に記載のＨＥＭＴ。

【請求項4】

前記バリア層上に配置されたＧａＮから形成されたキャップ層を更に含み、前記酸化ガリウム層は前記キャップ層に形成された酸化物層領域を含み、前記ゲートは前記酸化ガリウム層上に形成される、請求項１～３のいずれか一項に記載のＨＥＭＴ。

【請求項5】

前記キャップ層の厚さは１ｎｍ～３０ｎｍの間である、請求項４に記載のＨＥＭＴ。

【請求項6】

請求項５に記載のＨＥＭＴであって、前記ゲートの長さＬ_ｇは０．１５μｍ～２μｍの間であり、前記ＨＥＭＴは９００ボルト～１２００ボルトの間の逆バイアス電圧に耐えることができる、ＨＥＭＴ。

【請求項7】

前記ドレインに向かう前記第１のゲート接続フィールドプレートの第１の延長部は、前記ソースに向かう前記第１のゲート接続フィールドプレートの第２の延長部よりも長い、請求項１に記載のＨＥＭＴ。

【請求項8】

前記第２の延長部は、前記第１の延長部の長さの１０％～７５％の間である、請求項７に記載のＨＥＭＴ。

【請求項9】

前記第１の延長部は、前記ドレインに向かって０．３μｍ～０．８μｍの間だけ前記ゲートの第１の縁を越えており、前記第２の延長部は、前記ソースに向かって０．１μｍ～０．４μｍの間だけ前記ゲートの第２の縁を越えている、請求項７又は８に記載のＨＥＭＴ。

【請求項10】

請求項７～９のいずれか一項に記載のＨＥＭＴであって、前記ゲートの長さＬ_ｇは０．１５μｍ～２μｍの間であり、前記ＨＥＭＴは９００ボルト～１２００ボルトの間の逆バイアス電圧に耐えることができる、ＨＥＭＴ。

【請求項11】

前記バリア層は、Ａｌのモル分率が２４％～２９％の間であるＡｌＧａＮを含む、請求項１～５又は７～９のいずれか一項に記載のＨＥＭＴ。

【請求項12】

前記バリア層は１０ｎｍ～５０ｎｍの間の厚さを有する、請求項１～５、７～９、又は１１のいずれか一項に記載のＨＥＭＴ。

【請求項13】

前記第１の絶縁層は窒化ケイ素を含み、２０ｎｍ～１００ｎｍの間の厚さを有する、請求項１～５、７～９、１１、又は１２のいずれか一項に記載のＨＥＭＴ。

【請求項14】

請求項１３に記載のＨＥＭＴであって、前記ゲートの長さＬ_ｇは０．１５μｍ～２μｍの間であり、前記ＨＥＭＴは９００ボルト～１２００ボルトの間の逆バイアス電圧に耐えることができる、ＨＥＭＴ。

【請求項15】

前記ゲートは、前記バリア層には物理的に接触するが前記窒化ガリウム伝導層には物理的に接触しない第１の導電性材料を含む、請求項１～５、７～９、又は１１～１３のいずれか一項に記載のＨＥＭＴ。

【請求項16】

前記第１の導電性材料は、以下の群：Ｎｉ／Ｐｄ／Ａｕ／Ｔｉ、Ｎｉ／Ｐｔ／Ａｕ／Ｔｉ、Ｎｉ／Ｔｉ／Ａｌ／Ｗ、Ｎｉ／Ｗ／Ａｌ／Ｗ、Ｎｉ／Ｔａ／Ａｌ／Ｔａ、Ｎｉ／Ｔａ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／Ｔａ／Ａｌ／Ｔａ、Ｎｉ／ＮｉＯ／Ｔａ／Ａｌ／Ｗ、Ｗ／Ａｌ／Ｗ、Ｎｉ／ＷＮ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／Ｗ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／ＷＮ／Ａｌ／Ｗ、ＷＮ／Ａｌ／Ｗ、及びＰｔ／Ａｕ／Ｔｉ、から選択される多層構造体を含む、請求項１５に記載のＨＥＭＴ。

【請求項17】

前記ソース及び前記ドレインは、前記窒化ガリウム伝導層に電気的に接触する第２の導電性材料を含む、請求項１～５、７～９、１１～１３、１５、又は１６のいずれか一項に記載のＨＥＭＴ。

【請求項18】

前記第２の導電性材料は、以下の群：Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ／Ｗ、及びＴａ／Ａｌ／Ｔａ、から選択される多層構造体を含む、請求項１７に記載のＨＥＭＴ。

【請求項19】

前記第１のゲート接続フィールドプレートは、以下の群：Ｔｉ／Ｐｔ／Ａｕ、Ａｌ／Ｃｕ、及びＴｉＮ／Ｃｕ、から選択される多層構造体を含む、請求項１～５、７～９、１１～１３、又は１５～１８のいずれか一項に記載のＨＥＭＴ。

【請求項20】

ゲート－ドレイン間距離は１０μｍ～２０μｍの間であり、前記ゲートは前記ドレインよりも前記ソースのより近くに配置される、請求項１～５、７～９、１１～１３、又は１５～１９のいずれか一項に記載のＨＥＭＴ。

【請求項21】

請求項２０に記載のＨＥＭＴであって、前記ゲートの長さＬ_ｇは０．１５μｍ～２μｍの間であり、前記ＨＥＭＴは９００ボルト～１２００ボルトの間の逆バイアス電圧に耐えることができる、ＨＥＭＴ。

【請求項22】

前記ゲートに電気的に接続され、かつ第２の絶縁層上で前記ドレイン及び前記ソースに向かって前記第１のゲート接続フィールドプレートの縁を越えて延びる第２のゲート接続フィールドプレートを更に含む、請求項１～５、７～９、１１～１３、又は１５～２１のいずれか一項に記載のＨＥＭＴ。

【請求項23】

前記ゲートと接続されて共通のゲートコンタクトに至る１つ又は複数の追加のゲートと、前記ソースと接続されて共通のソースコンタクトに至る１つ又は複数の追加のソースと、前記ドレインと接続されて共通のドレインコンタクトに至る１つ又は複数の追加のドレインと、を更に含む、請求項１～５、７～９、１１～１３、又は１５～２２のいずれか一項に記載のＨＥＭＴ。

【請求項24】

請求項２３に記載のＨＥＭＴは１μｍ±２０％のゲート長を備え、最高で１ＧＨｚ±２０％までの周波数範囲で周辺ゲート長１ｍｍ当たり最大で１アンペア±２０％まで駆動するように構成されているＨＥＭＴ。

【請求項25】

請求項２３に記載のＨＥＭＴは０．５μｍ±２０％のゲート長を備え、最高で１０ＧＨｚ±２０％までの周波数範囲で周辺ゲート長１ｍｍ当たり最大で１アンペア±２０％まで駆動するように構成されているＨＥＭＴ。

【請求項26】

請求項２３に記載のＨＥＭＴは０．１５μｍ±２０％のゲート長を備え、最高で３０ＧＨｚ±２０％までの周波数範囲で周辺ゲート長１ｍｍ当たり最大で１アンペア±２０％まで駆動するように構成されているＨＥＭＴ。

【請求項27】

導体であって、前記ソースに電気的に接続され、かつ前記ゲート上に延びる導体を含むソース接続フィールドプレートと、
前記ソース接続フィールドプレートと前記ゲートとを分離する第２の絶縁層と、を更に含む、請求項１～５、７～９、１１～１３、又は１５～２６のいずれか一項に記載のＨＥＭＴ。

【請求項28】

前記ソース接続フィールドプレートは、前記第１のゲート接続フィールドプレートを越えて延びる、請求項２７に記載のＨＥＭＴ。

【請求項29】

前記ソース接続フィールドプレートは、１．５μｍ～３．５μｍの間の距離だけ前記第１のゲート接続フィールドプレートを越えて延びる、請求項２７に記載のＨＥＭＴ。

【請求項30】

前記ドレインの近傍の前記ソース接続フィールドプレートの縁は、前記ドレインの縁から４μｍ～１０μｍの間にあり得る、請求項２８又は２９に記載のＨＥＭＴ。

【請求項31】

前記第２の絶縁層の厚さは、３００ｎｍ～６００ｎｍの間である、請求項２７～３０のいずれか一項に記載のＨＥＭＴ。

【請求項32】

前記第１の絶縁層の厚さは２０ｎｍ～１００ｎｍの間である、請求項３１に記載のＨＥＭＴ。

【発明の詳細な説明】

【技術分野】

【0001】

本技術は、窒化ガリウム材料から形成される高電圧高電子移動度トランジスタに関する。

【背景技術】

【0002】

窒化ガリウム半導体材料は、その望ましい電子特性及び電気光学特性のおかげで、近年、多いに注目を浴びている。窒化ガリウム（ＧａＮ）は、可視スペクトルの青色波長領域に対応する約３．４ｅＶの広い直接バンドギャップを有する。ＧａＮ及びその合金に基づく発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）が開発されており、市販されている。これらのデバイスは、可視スペクトルの紫色領域から赤色領域までの範囲に渡る可視光を放射することができる。

【0003】

その広いバンドギャップ故に、シリコン及びヒ化ガリウムなどのより一般的な半導体材料と比較すると、窒化ガリウムはアバランシェ降伏に対してより耐性があり、より高い固有の電界強度を有する。更に、窒化ガリウムはワイドバンドギャップ半導体であり、シリコン又はヒ化ガリウムなどの他の半導体と比較すると、より高い温度でその電気的性能を維持することができる。またＧａＮは、シリコンと比較すると、より高いキャリア飽和速度を有する。更に、ＧａＮはウルツ鉱型結晶構造を有し、硬質材料であり、高い熱伝導性を有し、シリコン、ゲルマニウム、及びヒ化ガリウムなどの他の従来の半導体よりもはるかに高い融点を有する。従って、ＧａＮは高速、高電圧、及び高出力の用途に有用である。例えば、窒化ガリウム材料は、無線周波数（ＲＦ）通信、レーダ、及びマイクロ波用途用の半導体増幅器における能動回路部品に有用である。

【0004】

高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ－ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）は、キャリア輸送のために２次元電子ガス（２ＤＥＧ：ｔｗｏ－ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ）を利用する一種の半導体トランジスタである。２ＤＥＧは、異なるバンドギャップを有する２つの異なる半導体材料間のヘテロ接合において形成される。ヘテロ接合は、アンドープの半導体内の高密度電子層の形成をもたらす。（不純物として作用する）ドーパントが不足している故に、自由電子は、著しく散乱が低減した状態でアンドープの半導体を通過することができる。従って、ＨＥＭＴは、非常に高い周波数、例えばテラヘルツ周波数範囲で動作することができる。

【発明の概要】

【課題を解決するための手段】

【0005】

窒化ガリウム材料で高電圧ＨＥＭＴを形成するための構造及び方法について、説明する。実施態様によっては、ＨＥＭＴは、異なる材料（例えば、シリコン又は炭化ケイ素）の基板上に堆積された１つ又は複数の窒化ガリウム材料層から形成されてもよい。ＨＥＭＴは、横方向のソース－ゲート－ドレイン構成に配置されてもよく、実施態様によっては、２０００ボルトよりも大きな逆バイアス電圧に耐えることができ、かつ、小さな逆バイアス漏れ電流（例えば、ゲート幅１ｍｍ当たり４０μＡ程度）を有し得る。高電圧ＨＥＭＴは、他の用途の中でもレーダ及びＲＦ通信用途を含む、高周波電力エレクトロニクス及びマイクロ波用途に有用であり得る。

【0006】

幾つかの実施形態は、バッファ層と、バッファ層上に形成された窒化ガリウム伝導層と、窒化ガリウム伝導層上に形成されたバリア層と、伝導層上に形成されたゲート、ソース、及びドレインと、ゲートとドレインとの間及びゲートとソースとの間の領域に形成された絶縁層と、ゲートに電気的に接続され、かつ、絶縁層上でゲートの縁を越えてドレイン及びソースに向かって延びるゲート接続フィールドプレートと、を含む高電子移動度トランジスタ（ＨＥＭＴ）に関し、バッファ層と窒化ガリウム層との合計厚さは約４．５μｍよりも厚く、ゲートの側壁は約５度～約６０度の間で外側に傾斜している。

【0007】

態様によっては、ゲートの長さＬ_ｇは長くても２μｍであり、ＨＥＭＴは９００ボルト～約１２００ボルトの間の逆バイアス電圧に耐えることができる。実施態様によっては、ゲートの長さＬ_ｇは０．１５μｍ～２μｍの間であり、ＨＥＭＴは９００ボルト～約１２００ボルトの間の逆バイアス電圧に耐えることができる。

【0008】

幾つかの態様によれば、ＨＥＭＴは、ゲートとバリア層との間に形成された約１０^－９ｍ（１０オングストローム）～約５×１０^－９ｍ（５０オングストローム）の間の厚さの表面酸化層を更に含んでいてもよい。幾つかの態様によれば、ＨＥＭＴは、バリア層上に配置されたＧａＮから形成されたキャップ層を更に含んでいてもよい。キャップ層の厚さは、約１ｎｍ～約３０ｎｍの間であり得る。ゲートの長さＬ_ｇは長くても２μｍであり得、ＨＥＭＴは９００ボルト～約１２００ボルトの間の逆バイアス電圧に耐えることができる。

【0009】

態様によっては、ドレインに向かうゲート接続フィールドプレートの第１の延長部は、ソースに向かうゲート接続フィールドプレートの第２の延長部よりも長い。第１の延長部は、ドレインに向かって約０．３μｍ～約０．８μｍの間であってもよく、第２の延長部は、ソースに向かって約０．１μｍ～約０．４μｍの間である。実施態様によっては、ゲートの長さＬ_ｇは長くても２μｍであり得、ＨＥＭＴは９００ボルト～約１２００ボルトの間の逆バイアス電圧に耐えることができる。

【0010】

幾つかの実施態様によれば、バリア層はＡｌのモル分率が約２４％～約２９％の間であるＡｌＧａＮを含む。バリア層は、厚さが約１０ｎｍ～約５０ｎｍの間であり得る。実施態様によっては、絶縁層は窒化ケイ素を含み、約２０ｎｍ～約１００ｎｍの間の厚さを有する。ゲートの長さＬ_ｇは長くても１μｍであり得、ＨＥＭＴは９００ボルト～約１２００ボルトの間の逆バイアス電圧に耐えることができる。

【0011】

実施態様によっては、ゲートは、バリア層には物理的に接触するが伝導層には物理的に接触しない第１の導電性材料を含む。態様によっては、第１の導電性材料は、以下の群：Ｎｉ／Ｐｄ／Ａｕ／Ｔｉ、Ｎｉ／Ｐｔ／Ａｕ／Ｔｉ、Ｎｉ／Ｔｉ／Ａｌ／Ｗ、Ｎｉ／Ｗ／Ａｌ／Ｗ、Ｎｉ／Ｔａ／Ａｌ／Ｔａ、Ｎｉ／Ｔａ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／Ｔａ／Ａｌ／Ｔａ、Ｎｉ／ＮｉＯ／Ｔａ／Ａｌ／Ｗ、Ｗ／Ａｌ／Ｗ、Ｎｉ／ＷＮ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／Ｗ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／ＷＮ／Ａｌ／Ｗ、ＷＮ／Ａｌ／Ｗ、又はＰｔ／Ａｕ／Ｔｉ、から選択される多層構造体（ｃｏｍｐｏｓｉｔｉｏｎ）を含む。

【0012】

幾つかの実施態様によれば、ソース及びドレインは、伝導層に電気的に接触する第２の導電性材料を含む。第２の導電性材料は、以下の群：Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ／Ｗ、及びＴａ／Ａｌ／Ｔａ、から選択される多層構造体を含んでいてもよい。ゲート接続フィールドプレートは、以下の群：Ｔｉ／Ｐｔ／Ａｕ、Ａｌ／Ｃｕ、及びＴｉＮ／Ｃｕ、から選択される多層構造体を含んでいてもよい。ゲートからドレインまでの距離は２０μｍ以下であってもよく、ゲートはドレインに対してよりもソースに対してより近くに配置され得る。ゲートの長さＬ_ｇは長くても２μｍであり得、ＨＥＭＴは９００ボルト～約１２００ボルトの間の逆バイアス電圧に耐えることができる。

【0013】

実施態様によっては、ＨＥＭＴは、ゲートと接続されて共通のゲートコンタクトに至る１つ又は複数の追加のゲートと、ソースと接続されて共通のソースコンタクトに至る１つ又は複数の追加のソースと、ドレインと接続されて共通のドレインコンタクトに至る１つ又は複数の追加のドレインと、を更に含んでいてもよい。そのような実施態様では、ＨＥＭＴは、最高で約１ＧＨｚまでの変調率で最大約１アンペアまで駆動するように構成されてもよい。場合によっては、ＨＥＭＴは、最高で約１０ＧＨｚまでの変調率で最大約１アンペアまで駆動するように構成されてもよい。場合によっては、ＨＥＭＴは、最高で約３０ＧＨｚまでの変調率で最大約１アンペアまで駆動するように構成されてもよい。

【0014】

幾つかの実施形態は、窒化ガリウム伝導層と、窒化ガリウム伝導層上に形成されたバリア層と、バリア層上に形成されたゲート、ソース、及びドレインと、を含む高電子移動度トランジスタ（ＨＥＭＴ）に関する。ＨＥＭＴは、ゲートとドレインとの間及びゲートとソースとの間の領域に形成された第１の絶縁層と、バリア層とゲートとの間に形成された酸化ガリウム層と、ゲートに電気的に接続され、かつ、第１の絶縁層上でドレイン及びソースに向かってゲートの縁を越えて延びるゲート接続フィールドプレートと、を更に含み得る。

【0015】

態様によっては、酸化ガリウム層は約１ｎｍ～約５ｎｍの間の厚さを有する。態様によっては、ＨＥＭＴは、バリア層と酸化ガリウム層との間に形成された窒化ガリウムキャップ層を更に含む。窒化ガリウムキャップ層の厚さは、約１ｎｍ～約１０ｎｍの間であってもよい。

【0016】

実施態様によっては、ＨＥＭＴは、導体であって、ソースに電気的に接続され、ゲート上に延びる導体を含むソース接続フィールドプレートと、ソース接続フィールドプレートとゲートとを分離する第２の絶縁層とを更に含んでいてもよい。態様によっては、ソース接続フィールドプレートは、ゲート接続フィールドプレートを越えてドレインに向かって約１ミクロン（１μｍ）～約４ミクロン（４μｍ）の間の距離だけ延びている。ソース接続フィールドプレートの縁は、ドレインの縁から約４ミクロン（４μｍ）～約１０ミクロン（１０μｍ）の間であり得る。第１の絶縁層の厚さは、約２５ｎｍ～約２００ｎｍの間であり得る。第２の絶縁層の厚さは、約３００ｎｍ～約６００ｎｍの間であり得る。幾つかの態様によれば、前述の実施形態によるＨＥＭＴは、約２０００ボルトの逆バイアス電圧に耐えるように構成されていてもよい。更に、ＨＥＭＴは、２０００ボルトの逆バイアスで、ゲート幅１ミリメートル当たり４０マイクロアンペア以下の逆方向漏れ電流を示すことがある。態様によっては、ＨＥＭＴは、ゲート幅１ミリメートル当たり１アンペアの順方向電流を扱うように構成される。

【0017】

幾つかの態様によれば、ＨＥＭＴはソース及びドレインに隣接して形成された電気的分離領域を更に含んでいてもよく、電気的分離領域は、以下の注入イオン種：窒素、リン、ホウ素、及びアルゴン、のうちの１つ又は複数を含む損傷した（ｄａｍａｇｅｄ）結晶性半導体を含む。

【0018】

実施態様によっては、ＨＥＭＴ内のゲートの長さは、約０．１ミクロン（１μｍ）～約１．５ミクロン（１．５μｍ）の間である。態様によっては、ゲートの縁は、約５度～約６０度の間、垂直から外側に傾斜している。幾つかの実施態様によれば、ゲート接続フィールドプレートは、約０．３μｍ～約０．８μｍの間だけドレインに向かってゲートの第１の縁を越えて延びており、約０．１μｍ～約０．４μｍの間だけソースに向かってゲートの第２の縁を越えて延びている。態様によっては、ゲートの縁とドレインの縁との間の間隔は、約５ミクロン（５μｍ）～約２０ミクロン（２０μｍ）の間である。場合によっては、ゲート長は約０．１５ミクロン（０．１５μｍ）であり、ＨＥＭＴは、３０ＧＨｚもの変調率で最大で１アンペア／ｍｍまでの電流を駆動するように構成される。

【0019】

幾つかの実施形態は、窒化ガリウム伝導層と、窒化ガリウム伝導層上に形成されたバリア層と、バリア層上に形成されたゲート、ソース、及びドレインと、を含む高電子移動度トランジスタ（ＨＥＭＴ）に関する。ＨＥＭＴは、ゲートとドレインとの間及びゲートとソースとの間の領域に形成された第１の絶縁層と、バリア層とゲートとの間に形成された約１ｎｍ～約５ｎｍの間の厚さを有するゲート絶縁層と、ゲートに電気的に接続され、かつ、第１の絶縁層上でドレイン及びソースに向かってゲートの縁を越えて延びるゲート接続フィールドプレートと、を更に含んでいてもよい。

【0020】

態様によっては、ＨＥＭＴは、導体であって、ソースに電気的に接続され、ゲート上に延びる導体を含むソース接続フィールドプレートと、ソース接続フィールドプレートとゲートとを分離する第２の絶縁層とを更に含んでいてもよい。ソース接続フィールドプレートは、ゲート接続フィールドプレートを越えてドレインに向かって約１ミクロン（１μｍ）～約４ミクロン（４μｍ）の間の距離だけ延びていてもよい。場合によっては、ソース接続フィールドプレートの縁は、ドレインの縁から約４ミクロン（４μｍ）～約１０ミクロン（１０μｍ）の間である。態様によっては、第１の絶縁層の厚さは、約２５ｎｍ～約２００ｎｍの間である。場合によっては、第２の絶縁層の厚さは、約３００ｎｍ～約６００ｎｍの間である。前述の実施形態によるＨＥＭＴは、約２０００ボルトの逆バイアス電圧に耐えるように構成され得る。態様によっては、２０００ボルトの逆バイアスでの逆方向漏れ電流は、ゲート幅１ミリメートル当たり４０マイクロアンペア以下である。幾つかの実施態様によれば、ＨＥＭＴは、ゲート幅１ミリメートル当たり１アンペアの順方向電流を扱うように構成される。態様によっては、ゲート絶縁層は酸化ガリウムを含む。

【0021】

幾つかの実施形態は、高電子移動度トランジスタ（ＨＥＭＴ）を作製するための方法に関する。方法は、基板上に窒化ガリウム伝導層を形成する動作と、窒化ガリウム伝導層に隣接してバリア層を形成する動作と、伝導層と電気的に接触した、離間した第１のソース及びドレインを形成する動作と、ソースとドレインとの間にバリア層に隣接してゲートを形成する動作と、ゲートとバリア層との間に酸化ガリウム層を形成する動作と、を含んでいてもよい。

【0022】

実施態様によっては、酸化ガリウム層を形成する動作は、ゲートを形成する前に、ゲートの位置において窒化ガリウム層の領域を露出させるようにビアを開けることと、露出された領域をある期間の間、酸素プラズマに曝すことと、を含む。この期間は、約１０秒間～約１２０秒間の間であり得る。ＨＥＭＴを作製するための方法は、露出された領域を酸素プラズマに曝しながら、約６７Ｐａ（０．５Ｔｏｒｒ）～約４００Ｐａ（３Ｔｏｒｒ）の間の圧力を維持することを更に含んでいてもよい。

【0023】

幾つかの態様によれば、ＨＥＭＴを作製するための方法は、バリア層とソース及びドレインとの間に窒化ガリウムキャップ層を形成することを更に含んでいてもよく、酸化ガリウム層は、窒化ガリウムキャップ層から形成される。実施態様によっては、方法は、ソースとゲートとの間及びゲートとドレインとの間に延びる第１の絶縁層を形成する動作と、ソース及びドレインに向かってゲートの外側の縁を越えて延びる、ゲートと電気的に接触したゲート接続フィールドプレートを形成する動作と、を更に含んでいてもよい。幾つかの態様によれば、ＨＥＭＴを作製するための方法は、ゲート及びゲート接続フィールドプレート上に延びる第２の絶縁層を形成することと、ドレインに向かってゲートを越えて延びる、ソースと電気的に接触したソース接続フィールドプレートを形成することと、を更に含んでいてもよい。ＨＥＭＴを作製するための方法は、伝導層にイオンを注入して伝導層に損傷を与え、ソース及びドレインに隣接して電気的分離領域を形成することを更に含んでいてもよい。

【0024】

前述の装置及び方法の実施形態は、上述した又は以下で更に詳細に説明する態様、特徴、及び動作の任意の適切な組み合わせで実施されてもよい。本教示のこれらの及び他の態様、実施形態、及び特徴は、添付の図面とあわせて以下の説明から、より完全に理解することができる。

【0025】

当業者であれば、本明細書に記載する図は、例示目的のみのためのものであることを理解するであろう。場合によっては、実施形態の様々な態様は、それらの実施形態の理解を容易にするために、誇張して又は拡大して示されていてもよいことを理解されたい。図面は必ずしも一定の縮尺であるとは限らず、それよりも、本教示の原理を示すことに重点が置かれている。図面では、様々な図全体を通じて、同様の参照符号は一般的に、同様の特徴、機能的に類似のかつ／又は構造的に類似の要素を指す。図面が微細加工された複数の回路に関する場合、図面を簡略化するために１つのデバイス及び／又は回路のみが示されてもよい。実際には、多数のデバイス又は回路が、基板の広い領域に渡って、又は基板全体に渡って、並列に製造されてもよい。更に、図示されたデバイス又は回路は、より大きな回路の内部に一体化されてもよい。

【0026】

以降の詳細な説明において図面を参照する場合、「上部（ｔｏｐ）」「底部（ｂｏｔｔｏｍ）」、「上側（ｕｐｐｅｒ）」「下側（ｌｏｗｅｒ）」「垂直（ｖｅｒｔｉｃａｌ）」「水平（ｈｏｒｉｚｏｎｔａｌ）」、「上に（ａｂｏｖｅ）」「下に（ｂｅｌｏｗ）」等の空間的な参照が使用されてもよい。そのような参照は、教示の目的のために使用されるものであり、具現化されたデバイスの絶対的な参照であることを意図したものではない。具現化されたデバイスは、図面で示された向きとは異なることがある向きに任意の適切な態様で空間的に向けられてもよい。図面は、本教示の範囲を制限することを決して意図してはいない。

【図面の簡単な説明】

【0027】

【図1A】幾つかの実施形態による、窒化ガリウム材料を含みかつゲート接続フィールドプレートを有する高電圧高電子移動度トランジスタ（ＨＥＭＴ）の構造を示す立面図である。

【図1B】幾つかの実施形態による、ＧａＮ ＨＥＭＴの平面図を示す。

【図1C】幾つかの実施形態による、高電圧ＧａＮ ＨＥＭＴのための複数のソース、ゲート、及びドレインコンタクトの平面図を示す。

【図2】幾つかの実施形態による、数値シミュレーションに使用されたゲート接続フィールドプレートを有するデバイスの構造を示す立面図である。

【図3】幾つかの実施形態による、２つの逆バイアス電位でのＧａＮ伝導層に沿った（図２で破線の矢印によっておおよそ示された位置及び方向の）計算された電界プロファイルを示す。

【図4】幾つかの実施形態による、５００ボルトの逆バイアス電位での、（ドレインに向かって延びている）２つのゲート接続フィールドプレート長Ｌ_１に対する、図２で示した構造のＧａＮ伝導層に沿った計算された電界プロファイルを示す。

【図5A】４つの異なるゲート接続フィールドプレート長Ｌ_１に対する窒化ケイ素の厚さの関数としてのＧａＮ伝導層内のゲートの縁近傍の第１の電界ピークＥ_１の値を示す。

【図5B】４つの異なるフィールドプレート長Ｌ_１に対する窒化ケイ素の厚さの関数としてのＧａＮ伝導層内のゲート接続フィールドプレートの縁の下の第２の電界ピークＥ_２の値を示す。

【図6】幾つかの実施形態による、傾斜したゲートを有する高電圧ＨＥＭＴの構造の立面図を示す。

【図7】ＨＥＭＴに関連した半導体デバイス構造及び漏れ電流経路を示す。

【図8A】幾つかの実施形態による、表面状態のパッシベーションを示す。

【図8B】幾つかの実施形態による、イオン注入による分離領域の形成を示す。

【図9】幾つかの実施形態による、ゲート堆積前の窒化ガリウム層のＯ_２処理を含む高電圧ＨＥＭＴの構造の立面図を示す。

【図10】幾つかの実施形態による、ゲート形成前の窒化ガリウム表面の酸素プラズマ処理に起因するゲート漏れ電流の減少を示す。

【図11】幾つかの実施形態による、ソース接続フィールドプレートを含む高電圧ＨＥＭＴの構造の立面図を示す。

【図12】幾つかの実施形態による、２つの逆バイアス電位での、ゲート上に２つのフィールドプレートを有するＨＥＭＴ類似構造に対する、ＧａＮ伝導層に沿った計算された電界プロファイルを示す。

【図13】２つのゲート－ドレイン離隔距離についての、（図１２の模擬された構造の）２つのフィールドプレートの縁の間の距離を変化させたときのブレークダウン電圧への影響を示す。

【図14】ドレインへの第２のフィールドプレートの侵出がＨＥＭＴ類似デバイスのブレークダウン電圧の値を低減することを示す。

【図15】幾つかの実施形態による、幾つかの高電圧ＨＥＭＴの逆方向ブレークダウン特性を示す。

【図16A】上に高電圧ＨＥＭＴを形成することができる多層基板を示す。

【図16B】幾つかの実施形態による、ソース、ドレイン、ゲート、及びゲート接続フィールドプレートを形成するための動作に関連した構造を示す。

【図16C】幾つかの実施形態による、ソース、ドレイン、ゲート、及びゲート接続フィールドプレートを形成するための動作に関連した構造を示す。

【図16D】幾つかの実施形態による、ソース、ドレイン、ゲート、及びゲート接続フィールドプレートを形成するための動作に関連した構造を示す。

【図16E】幾つかの実施形態による、ソース接続フィールドプレート及び追加のソース及びドレイン金属被覆を形成するための動作に関連した構造を示す。

【図16F】幾つかの実施形態による、ソース接続フィールドプレート及び追加のソース及びドレイン金属被覆を形成するための動作に関連した構造を示す。

【図16G】幾つかの実施形態による、ソース接続フィールドプレート及び追加のソース及びドレイン金属被覆を形成するための動作に関連した構造を示す。

【図17A】幾つかの実施形態による、絶縁誘電層内にゲート、ソース、及びドレインのビアを形成するための動作に関連した構造を示す。

【図17B】幾つかの実施形態による、絶縁誘電層内にゲート、ソース、及びドレインのビアを形成するための動作に関連した構造を示す。

【図17C】幾つかの実施形態による、絶縁誘電層内にゲート、ソース、及びドレインのビアを形成するための動作に関連した構造を示す。

【図17D】幾つかの実施形態による、ゲート、ソース、ドレイン、及びゲート接続フィールドプレートを形成するための動作に関連した構造を示す。

【図17E】幾つかの実施形態による、ゲート、ソース、ドレイン、及びゲート接続フィールドプレートを形成するための動作に関連した構造を示す。

【図17F】幾つかの実施形態による、ゲート、ソース、ドレイン、及びゲート接続フィールドプレートを形成するための動作に関連した構造を示す。

【図17G】第２の絶縁層の堆積に関連した構造を示す。

【図17H】幾つかの実施形態による、ソース接続フィールドプレートを形成するために第２の絶縁層内にビアを開けるための動作に関連した構造を示す。

【図17I】幾つかの実施形態による、ソース接続フィールドプレートを形成するために第２の絶縁層内にビアを開けるための動作に関連した構造を示す。

【図17J】幾つかの実施形態による、ソース接続フィールドプレートの堆積を示す。

【発明を実施するための形態】

【0028】

図示した実施形態の特徴及び利点は、図面とあわせて以下に記載する詳細な説明から、より明らかになるであろう。
マイクロ波及び無線周波数（ＲＦ）システムは、信号の周波数をより高い又はより低い周波数値に変換するように構成された回路を含むことが多い。周波数変換は、信号の無線送受信を含む用途において発生し得る。例えば、データを符号化するために第１のレートで変調された信号は、高周波数搬送波に混合されてデータ送信されることがあり、その後、データを復号するために受信機においてダウンコンバートされてもよい。幾つかの用途は、例えば、無線通信及びレーダ用途向けの、数百メガヘルツからギガヘルツ領域に及ぶ周波数でのＲＦ又はマイクロ波信号の増幅を含んでいてもよい。その高速性のおかげで、高電子移動度トランジスタ（ＨＥＭＴ）は、そのような用途に有用である。これらの用途では大きな電流及び電圧が存在する可能性があるので、ＨＥＭＴは高い逆バイアス電位に耐えることが望ましい。また、ＨＥＭＴは、デバイスの性能及び効率を低下させる可能性のある漏れ電流が低いことが望ましい。

【0029】

ＨＥＭＴは、幾つかの性能指数によって特徴付けることができる。１つの性能指数は、デバイスが扱うことができる電流の量と、順方向にバイアスされたときのオン抵抗（ｏｎ－ｓｔａｔｅ ｒｅｓｉｓｔａｎｃｅ）であり得る。別の性能指数は、ＨＥＭＴが逆バイアスされたときにトランジスタを通って漏れる逆バイアス電流の量であり得る。別の性能指数は、トランジスタの逆バイアスブレークダウン電圧であり得る。ブレークダウン電圧は、ＨＥＭＴに損傷を与え得るアバランシェ降伏及び高電流伝導が起きる前の、トランジスタがソースとドレインとの間で耐えることができる逆バイアス電圧の最大量であり得る。別の性能指数は、デバイスが動作することができる高速度又は高周波数である。

【0030】

本発明者らは、ＲＦ及びマイクロ波通信システム、レーダ、並びにＲＦ電力切換に関連する用途が、ブレークダウン電圧が非常に高く漏れ電流が低いＨＥＭＴから恩恵を受けてもよいことを、認識し理解している。本発明者らは、２０００ボルトを超えてもよい逆方向ブレークダウン電圧、ゲート幅１ｍｍ当たり４０マイクロアンペア程度の逆バイアス漏れ電流、及び１アンペア／ｍｍを超える順方向電流処理能力を有するＨＥＭＴを形成するための構造及び方法を考案し開発した。そのようなトランジスタは、現在利用可能なＧａＮ ＨＥＭＴデバイスよりも高いブレークダウン電圧を有する。これらのトランジスタは、１００ＭＨｚを超える周波数及び最大で３０ＧＨｚ以上の周波数で使用することができ、かつ高電圧過渡現象に耐えることができ、同高電圧過渡現象はそうしないとデバイスに損傷を与え得る。

【0031】

幾つかの実施形態による、高電圧ＨＥＭＴ構造の一例が図１Ａに示されている。高電圧ＨＥＭＴ１００は、横型デバイスとして形成されてもよく、ソース１３０、ドレイン１３２、及びドレインとソースとの間の電流の流れを制御する長さＬ_ｇのゲート１４０を含んでいてもよい。幾つかの実施形態によれば、ゲート長Ｌ_ｇは、約０．１ミクロン（０．１μｍ）～約３．０ミクロン（３．０μｍ）の間であってもよい。ゲート、ソース、及びドレインは、基板１０５の同じ側上（例えば、基板の処理面上）に形成され得る。横型ＨＥＭＴ構造は、デバイスのソース又はドレインに接続するための基板貫通ビアを必要としないという利点があり、これにより、デバイスの裏側全体を熱除去のために利用可能にすることができる。片側電気接続により、高電圧ＨＥＭＴの集積回路（ＩＣ）への集積をより容易にすることもできる。

【0032】

高電圧ＨＥＭＴ１００は、基板１０５、バッファ層１１２、伝導層１１４、バリア層１１６、及び少なくとも１つの電気的絶縁誘電層１２０を含む多層構造を使用して形成されてもよい。幾つかの実施形態は、伝導層１１４と同じ材料で形成されてもよい半導体キャップ層１１８を含むことも、含まないこともある。ＨＥＭＴは、ソースコンタクト１６０及びドレインコンタクト１６２を更に含んでいてもよい。図１Ａでは１つのデバイスが示されているが、多数のＨＥＭＴデバイスが基板上に形成されてもよい。

【0033】

高電圧ＨＥＭＴ１００は、ゲート１４０に電気的に接続され、かつゲートの縁を越えて延びる少なくとも１つのゲート接続フィールドプレート１４５を更に含んでいてもよい。幾つかの実施形態によれば、ゲート１４０はドレイン１３２よりもソース１３０の近くに配置されていてもよいが、他の実施形態では、ゲートは中央に位置するか、又はドレインのより近くに配置されていてもよい。ゲート接続フィールドプレート１４５の第１の延長部１４７は、ドレイン１３２に向かってゲート１４０の縁を越えて第１の距離Ｌ_１だけ延びていてもよい。ゲート接続フィールドプレート１４５の第２の延長部１４３は、ソース１３０に向かってゲート１４０の縁を越えて第２の距離Ｌ_２だけ延びていてもよい。場合によっては、Ｌ_１＞Ｌ_２である。実施態様によっては、Ｌ_２はＬ_１の約２５％～約７５％の間である。実施形態によっては、Ｌ_２はＬ_１の約１０％～約４０％の間である。実施形態によっては、第１の延長部の長さＬ_１は、約１ミクロン（１μｍ）～約３ミクロン（３μｍ）の間であり得る。ゲート１４０の縁とドレイン１３２の最も近い縁とは、ゲート－ドレイン間距離Ｌ_ＧＤだけ離れていてもよい。幾つかの実施形態によれば、Ｌ_ＧＤは、約２ミクロン（２μｍ）～約２０ミクロン（２０μｍ）の間である。実施態様によっては、絶縁パッシベーション層（図示せず）が、ゲート接続フィールドプレート１４５並びにソース及びドレインコンタクト１６０、１６２の上に形成されていてもよい。

【0034】

平面図において、図１Ｂ又は図１Ｃに示すように、高電圧ＨＥＭＴ１００は配置され得る。幾つかの実施形態によれば、ソース、ゲート、及びドレインは、一方向に延びる長さを有し、互いに平行であってもよい。実施形態によっては、高電圧ＨＥＭＴは、ゲート又はゲート接続フィールドプレート１４５とゲートコンタクトパッド１８５との間、ソースコンタクト１６０とソースコンタクトパッド１８０との間、及びドレインコンタクト１６２とドレインコンタクトパッド１８２との間に延びる導電性リード１７０（例えば、メタライゼーションレベル（ｍｅｔａｌｌｉｚａｔｉｏｎ ｌｅｖｅｌ）期間中にパターン形成された相互接続部）を含んでいてもよい。これらのコンタクトパッドは、図面に描かれているよりもはるかに大きいことがあり、ゲート、ソース、及びドレインコンタクトよりもはるかに大きいことがある。実施形態によっては、ゲート接続フィールドプレート１４５、導電性リード１７０、ソースコンタクト１６０、ドレインコンタクト１６２、及びコンタクトパッド１８０、１８２、１８５が同じメタライゼーションレベルから形成されてもよい。他の実施形態では、これらの導電要素のうちの少なくとも幾つかは、異なる材料及び堆積物を用いて形成されてもよい。図１Ｂ又は図１Ｃにおいて示した構造が、基板全体に渡って幾度も繰り返されてもよい。図１Ｃでは、この構造が基板全体に渡って幾度も繰り返される場合、ドレインコンタクト１６２は、２つの隣接するトランジスタ間で共有されてもよく、ソースコンタクト１６０は２つの隣接するトランジスタ間で共有されてもよい。

【0035】

更に詳細には、高電圧ＨＥＭＴは、任意の適切な結晶基板１０５上に形成されてもよい。例示的な基板としては、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、及びサファイアが挙げられるがこれらに限定はされない。幾つかの実施形態によれば、基板１０５はバルク単結晶シリコンを含んでいてもよい。場合によっては、基板は、半導体が前述した半導体基板材料のうちのいずれかである、半導体オンインシュレータ（ＳＯＩ）基板を含んでいてもよい。基板１０５は、ウェハ（例えば、Ｓｉ半導体ウェハ）の形態であってもよく、約５０ｍｍ～約４５０ｍｍの間の直径を有し得る。様々な実施形態では、基板の表面は単結晶であり、その結果、ＩＩＩ族窒化物（例えば、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ）又は任意の他の適切な結晶材料、例えば、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族、三元化合物（ｔｅｒｔｉａｒｙ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍａｔｅｒｉａｌ）、又は四元化合物（ｑｕａｒｔｅｒｎａｒｙ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍａｔｅｒｉａｌ）の半導体材料などを、基板の表面からエピタキシャル成長させてもよい。

【0036】

基板１０５と伝導層１１４との間に格子不整合が存在してもよいので、１つ又は複数の遷移層をバッファ層１１２として基板上に形成して、格子不整合から発生する応力を緩和してもよい。幾つかの実施形態によれば、遷移層はエピタキシャル成長によって形成されてもよい。例えば、複数の遷移層のうちのいずれかが、化学気相成長（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）プロセス又は原子層堆積（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）プロセスを使用して形成されてもよい。ＣＶＤプロセスは、有機金属化学気相成長法（ＭＯＣＶＤ：ｍｅｔａｌ－ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）プロセスを含んでいてもよいが、これに限定はされない。他の堆積プロセスとしては、ハイドライド気相成長法（ＨＶＰＥ：ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）又は分子線エピタキシー法（ＭＢＥ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）が挙げられ得る。遷移層は、基板１０５上に直接的に堆積される少なくとも第１の遷移層（例えば、ＡｌＮ）と、この第１の遷移層上に堆積される１つ又は複数の窒化ガリウム材料層とを含んでいてもよい。遷移層１１２の例が、例えば、米国特許第７，１３５，７２０号明細書及び米国特許第９，０６４，７７５号明細書に記載されており、これらの特許は両方ともその全体が参照により本明細書に組み込まれる。これらの遷移層のうちの幾つかは、組成的に傾斜していてもよい。バッファ層１１２の総厚さは、約０．５ミクロン（０．５μｍ）～約４ミクロン（４μｍ）の間であり得る。

【0037】

本明細書で使用する場合、「窒化ガリウム材料」という用語は、窒化ガリウム（ＧａＮ）及びその合金の任意のもの、例えば、特に、窒化アルミニウムガリウム（Ａｌ_ｘＧａ_{（１－ｘ）}Ｎ）、窒化インジウムガリウム（Ｉｎ_ｙＧａ_{（１－ｙ）}Ｎ）、窒化アルミニウムインジウムガリウム（Ａｌ_ｘＩｎ_ｙＧａ_{（１－ｘ－ｙ）}Ｎ）、ガリウムヒ素リン窒化物（ＧａＡｓ_ｘＰ_ｙＮ_{（１－ｘ－ｙ）}）、アルミニウムインジウムガリウムヒ素リン窒化物（Ａｌ_ｘＩｎ_ｙＧａ_{（１－ｘ－ｙ）}Ａｓ_ａＰ_ｂＮ_{（１－ａ－ｂ）}）などを指す。通常は、ヒ素及び／又はリンは、存在する場合は低濃度（即ち、５重量％未満）である。特定の好ましい実施形態では、窒化ガリウム材料は高濃度のガリウムを有し、アルミニウム及び／又はインジウムは殆ど又は全く含まない。高ガリウム濃度の実施形態では、（ｘ＋ｙ）の合計は、幾つかの実施態様では０．４未満であり、幾つかの実施態様では０．２未満であり、幾つかの実施態様では０．１未満であり、他の実施態様では更に小さいことがある。場合によっては、少なくとも１つの窒化ガリウム材料層が、ＧａＮという組成（即ち、ｘ＝ｙ＝ａ＝ｂ＝０）を有することが好ましい。例えば、電流伝導の大部分が発生する活性層は、ＧａＮという組成を有し得る。多層積層体内の窒化ガリウム材料は、ｎ型又はｐ型にドープされてもよく、又はアンドープであってもよい。適切な窒化ガリウム材料が、米国特許第６，６４９，２８７号明細書に記載されており、この明細書はその全体が参照により本明細書に組み込まれる。

【0038】

幾つかの実施態様は、図１Ａに図示された多層構造の内部に追加の層（図示せず）を含んでいてもよい。例えば、基板１０５と伝導層１１４との間に１つ又は複数の追加の層が存在していてもよい。これらの層は、以下の層：アモルファス誘電体（例えば、窒化ケイ素、酸化ケイ素）層、組成傾斜層、及び歪緩和層、の任意の組み合わせを含んでいてもよい。そのような層は、異質材料の堆積から生じる応力を緩和し、かつ／又はデバイスの電気的性能を改善する（例えば、寄生容量又は漏れ電流を低減する）ために、含められてもよい。

【0039】

幾つかの実施形態によれば、伝導層１１４は窒化ガリウム（ＧａＮ）又は任意の適切な窒化ガリウム材料を含んでいてもよい。伝導層１１４は、エピタキシャル成長によって（例えば、ＭＯＣＶＤプロセス、又は結晶性の窒化ガリウム材料を形成するための任意の適切なプロセスによって）形成されてもよく、バッファ層１１２の上又は上方に直接的に堆積してもよい。伝導層の厚さは、約０．５ミクロン（０．５μｍ）～約４ミクロン（４μｍ）の間であり得る。幾つかの実施形態では、伝導層はアンドープであってもよいが、他の実施形態では（ｎ又はｐ型の伝導性のいずれかに）低濃度にドープされていてもよい。伝導層１１４のバンドギャップは、隣接するバリア層１１６のバンドギャップよりも小さくてもよい。

【0040】

本発明者らは、実施形態によっては、バッファ層１１２と伝導層１１４との合計厚さを少なくとも４．５ミクロン（４．５μｍ）にすることが望ましいことを発見した。これにより、垂直エピタキシャルプロファイルに起因してデバイスの逆バイアスブレークダウン電圧が制限されるのを回避することができる。場合によっては、バッファ層と伝導層との合計厚さは、垂直エピタキシャルプロファイルに起因してデバイスのブレークダウン電圧を制限するのを回避するために、少なくとも４．０ミクロン（４．０μｍ）である。バッファ層１１２と伝導層１１４との合計厚さがこれらの値よりも小さい場合、より大きな垂直漏れ電流及び欠陥が、より低い電圧でのデバイスブレークダウンの一因となる可能性がある。

【0041】

バリア層１１６は、任意の適切なエピタキシャル成長プロセスを使用して形成されてもよく、実施形態によっては、伝導層１１４の上又は上方に直接的に堆積されてもよい。バリア層１１６の厚さは、約１０ナノメートル～約５０ナノメートルの間であってもよいが、場合によっては他の厚さを用いてもよい。幾つかの実施形態によれば、バリア層１１６は、任意の適切な窒化ガリウム材料を含んでいてもよく、異なる窒化ガリウム材料の１つ又は複数の層（例えば、ＡｌＧａＮ及びＡｌＮ層）を含んでいてもよい。バリア層は、ｎ又はｐ型伝導性のいずれかのためにドープされてもよく、又はアンドープであってもよい。

【0042】

バリア層１１６及び伝導層１１４はヘテロ接合を形成していてもよく、それによって、伝導層とバリア層との間の界面に隣接して伝導層１１４内に２次元電子ガス（２ＤＥＧ）１５０を生成してもよい。２ＤＥＧ１５０は、ソース１３０とドレイン１３２との間を流れる電流のための高伝導性の経路を提供することができる。幾つかの実施形態によれば、伝導層１１４はアンドープの窒化ガリウム（ＧａＮ）を含み、バリア層は、約２０％～約４０％の間のＡｌ率（モル分率で）を有するアンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）を含む。場合によっては、バリア層はＡｌのモル分率が約２４％～約２９％の間であるＡｌＧａＮを含む。

【0043】

層又は構造の位置を説明するために「上に（ｏｎ）」「隣接して（ａｄｊａｃｅｎｔ）」又は「上方に（ｏｖｅｒ）」という用語を使用する場合、説明された層と、その層が上に、隣接して、又は上方にあるとして説明される下にある層との間に、１つ又は複数の材料の層が存在してもよく、又は存在しなくてもよい。ある層が、別の層の上に、隣接して、又は上方に「直接的に（ｄｉｒｅｃｔｌｙ）」又は「すぐ接して（ｉｍｍｅｄｉａｔｅｌｙ）」いるとして説明される場合、介在する層は存在しない。ある層が別の層又は基板の「上に（ｏｎ）」又は「上方に（ｏｖｅｒ）」あるとして説明される場合、層若しくは基板の全体、又は層若しくは基板の一部を覆うことがある。「上に（ｏｎ）」及び「上方に（ｏｖｅｒ）」という用語は、図に関する説明を容易にするために使用されるものであり、絶対的な方向を参照するものとして意図されるものではない。デバイスは、図面で示した向きとは異なる向きで（例えば、水平軸の周りに９０度超だけ回転して）製造及び／又は実装されてもよい。

【0044】

幾つかの実施形態は、バリア層１１６の上に形成された半導体キャップ層１１８を含み得る。半導体キャップ層は、伝導層１１４と同じタイプの半導体材料を含んでいてもよい。キャップ層１１８は、ドープされていても、されていなくてもよい。実施態様によっては、キャップ層は、アンドープの又はドープされたＧａＮの層を含んでいてもよい。キャップ層１１８は、厚さが約１ｎｍ～約１０ｎｍの間であり得る。キャップ層は、任意の適切なエピタキシャル堆積プロセスによって（例えば、ＡＬＤ又はＣＶＤプロセスによって）形成されてもよい。幾つかの実施態様は、キャップ層１１８を含まないことがある。

【0045】

伝導層１１４、バリア層１１６、及びキャップ層１１８は、集積回路級の半導体材料に対しては典型的である、低欠陥密度を有し得る。例えば、各層の欠陥密度は、幾つかの実施態様では、約１０^９ｃｍ^－２程の高さであるがこれを超えないことがあり、幾つかの実施形態では、約１０^８ｃｍ^－２程の高さであるがこれを超えないことがある。欠陥密度は、バッファ層１１２において、又はバッファ層の一部において、より高くてもよい。

【0046】

図１Ａでは１つのゲート接続フィールドプレートが示されているが、他の実施形態では２つ以上のゲート接続フィールドプレートが用いられてもよい。ゲートに接続することができる追加のフィールドプレートの例が、「接合部の漏れを低減した高電圧横型ＧａＮオンシリコンショットキーダイオード（Ｈｉｇｈ－Ｖｏｌｔａｇｅ Ｌａｔｅｒａｌ ＧａＮ－ｏｎ－Ｓｉｌｉｃｏｎ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅ ｗｉｔｈ Ｒｅｄｕｃｅｄ Ｊｕｎｃｔｉｏｎ Ｌｅａｋａｇｅ）」と題された２０１６年４月１５日に出願された米国仮特許出願第６２／３２３，５６９号において、アノード接続フィールドプレートとして記載されている。この出願は、その全体が参照により本明細書に組み込まれる。

【0047】

任意の適切な電気的絶縁層１２０を使用して、バリア層１１６又はキャップ層１１８から１つ又は複数のゲート接続フィールドプレートを分離することができる。例示的な絶縁体材料としては、窒化ケイ素、酸化ケイ素、酸化ハフニウム、酸化アルミニウム、酸化ランタン、酸化チタン、酸化亜鉛、酸化ジルコニウム、酸化ガリウム、酸化スカンジウム、窒化アルミニウム、及び窒化ハフニウムが挙げられるが、これらに限定はされない。絶縁層は、任意の適切な堆積プロセス、例えば、化学気相成長法、プラズマ化学気相成長法、原子層堆積法、スパッタリング、又は電子ビーム蒸着などによって、形成されてもよい。他の実施形態では、他の堆積プロセスが用いられてもよい。

【0048】

幾つかの実施形態によれば、ゲート１４０、ソース１３０、ドレイン１３２、ゲート接続フィールドプレート１４５、並びにソース及びドレインコンタクト１６０、１６２は、金属、金属シリサイド、金属合金、複数の金属層、又は高濃度にドープされたアモルファス半導体から形成されてもよい。実施態様によっては、ゲート、ソース、ドレイン、ゲート接続フィールドプレート、及びコンタクトのうちのいずれかが、以下の金属及び／又は任意の適切な組み合わせの金属合金：チタン、ニッケル、クロム、プラチナ、パラジウム、オスミウム、アルミニウム、金、タングステン、レニウム、タンタル、及びチタンとタングステンの合金、の１つ又は複数の層を含んでいてもよい。場合によっては、以下のシリサイド（ケイ素化合物）：プラチナシリサイド、タングステンシリサイド、ニッケルシリサイド、コバルトシリサイド、チタンシリサイド、モリブデンシリサイド、及びタンタルシリサイド、のうちの１つ又は複数が用いられてもよい。ゲート、ソース、ドレイン、及びフィールドプレート素子のいずれかが、物理的堆積プロセス（例えば、電子ビーム堆積、スパッタリング、又はめっきプロセス）によって形成されてもよい。ゲート、ソース、及び／又はドレインの厚さは、約２０ナノメートル～約２００ナノメートルの間であってもよいが、場合によっては他の厚さを用いることもできる。ゲート接続フィールドプレート１４５の厚さは、約１００ｎｍ～約１．５ミクロン（１．５μｍ）の間であってもよい。ソース及び／又はドレインコンタクト１６０、１６２の厚さは、約２００ｎｍ～約２ミクロン（２μｍ）の間であってもよい。

【0049】

実施形態によっては、ゲート１４０、ソース１３０、ドレイン１３２、及びゲート接続フィールドプレート材料１４５は、異なる材料組成から形成されてもよい。例えば、ソース１３０及びドレイン１３２は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ／Ｗ、又はＴａ／Ａｌ／Ｔａなどの多層構造を含んでいてもよいが、これらに限定はされない。ゲート１４０は、Ｎｉ／Ｐｄ／Ａｕ／Ｔｉ、Ｎｉ／Ｐｔ／Ａｕ／Ｔｉ、Ｎｉ／Ｔｉ／Ａｌ／Ｗ、Ｎｉ／Ｗ／Ａｌ／Ｗ、Ｎｉ／Ｔａ／Ａｌ／Ｔａ、Ｎｉ／Ｔａ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／Ｔａ／Ａｌ／Ｔａ、Ｎｉ／ＮｉＯ／Ｔａ／Ａｌ／Ｗ、Ｗ／Ａｌ／Ｗ、Ｎｉ／ＷＮ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／Ｗ／Ａｌ／Ｗ、Ｎｉ／ＮｉＯ／ＷＮ／Ａｌ／Ｗ、ＷＮ／Ａｌ／Ｗ、又はＰｔ／Ａｕ／Ｔｉ組成物などの多層構造を含んでいてもよいが、これらに限定はされない。ゲート接続フィールドプレート１４５は、Ｔｉ／Ｐｔ／Ａｕ、Ａｌ／Ｃｕ、又はＴｉＮ／Ｃｕ組成物を含んでいてもよいが、これらに限定はされない。

【0050】

実施態様によっては、１つ又は複数のＨＥＭＴの周辺に分離領域１１５を形成して、ＨＥＭＴへの又はＨＥＭＴから隣接する回路素子への漏れ電流の流入又は流出を防止し得る。分離領域は、幾つかの場合では、浅いトレンチ分離構造（例えば、酸化物又は他の絶縁体で充填されたトレンチ）を含んでいてもよく、又は他の実施形態では、損傷した結晶性半導体の領域を含んでいてもよい。本発明者らは、イオン注入（例えば、窒素、アルゴン、ホウ素、又はリンの注入）を用いて結晶格子構造に損傷を与えることにより、窒化ガリウム材料内に効果的な分離領域を形成することができることを、認識し理解している。実施形態によっては、複数の異なるエネルギーで周辺領域に窒素を注入することにより、１つ又は複数のＨＥＭＴの周辺に分離領域を形成してもよい。異なる注入エネルギーは、ＨＥＭＴの周囲の損傷領域を、バリア層１１６（又は、存在する場合にはキャップ層）の上部から少なくとも１００ｎｍの深さまで延ばすために使用される。イオン注入によって分離領域１１５を形成することは、ＨＥＭＴの周囲にフィールド酸化物を形成することに関連した処理工程よりも簡単であり得る。

【0051】

高電圧ＨＥＭＴに関連した幾つかの追加の寸法があり得る。実施形態によっては、ゲート幅Ｗ_ｇ（図１Ｂを参照）は、約１０ミクロン（１０μｍ）～約１０００ミクロン（１０００μｍ）の間であってもよく、デバイスによってはより広い幅が用いられてもよい。ソース及びドレインの長さＬ_ｃは、約１ミクロン（１μｍ）～約１０ミクロン（１０μｍ）の間であってもよい。ゲート１４０とソース１３０との間の距離は、約０．５ミクロン（０．５μｍ）～約５ミクロン（５μｍ）の間であってもよい。

【0052】

１つ又は少数のＨＥＭＴ構造のみが図面に示されているが、基板１０５上には多数のＨＥＭＴ構造が平行に製造されていてもよい。例えば、基板１０５は半導体ウェハを含んでいてもよく、数百、数千、又は数百万の説明したＨＥＭＴ構造が半導体ウェハ上に製造されてもよい。単一のＨＥＭＴチップによってより大きな電流を扱うことができるように、幾つかのＨＥＭＴが、共通のゲートコンタクトパッド（並びにソース及びドレインコンタクトパッド）にダイ上で一緒に接続されていてもよく、例えば図１Ｃに示すように、別個のＨＥＭＴデバイスの複数のゲート、ソース、及びドレインを含んでいてもよい。

【0053】

本発明者らは、ゲート１４０、ゲート接続フィールドプレート１４５、絶縁層１２０、ゲート－ドレイン間隔Ｌ_ＧＤ、及びドレインに向かうフィールドプレートの縁の延長部Ｌ_１に関係する構造が、高電圧ＨＥＭＴのための逆バイアスブレークダウン電圧を決定的に決定することができることを、認識し理解している。本発明者らは、異なるＨＥＭＴ類似構造における電界の大きさを計算するために実行された幾つかの数値シミュレーションを考慮して、かつ、製造され試験された異なるデバイスを考慮して、デバイスのブレークダウン特性へのこれらの特徴の影響を認識している。シミュレーションで使用された例示的な構造及びシミュレーションの結果について、図２～図５Ｂに関連して以下で説明する。

【0054】

図２は、様々なバイアス条件の下でのデバイス内部の電界を評価するための数値シミュレーションの第１の組のために使用された、単一のゲート接続フィールドプレート１４５を有するＨＥＭＴ類似構造２００を示す。シミュレーションで使用された構造２００は、ショットキーダイオードを含んでおり、この中では、アノードはＨＥＭＴのゲートに類似しており、アノードの両側に間隔を空けて配置された２つのカソードは、ソース及びドレインに類似していた。このデバイスは、ＨＥＭＴに構造的に類似しており、デバイス内部の電界のおおよその理解をもたらした。模擬構造２００は、ＧａＮ伝導層１１４、ＡｌＧａＮバリア層１１６、ゲート１４０、ソース１３０、ドレイン１３２、及びゲート接続フィールドプレート１４５を含んでいた。電界の初期評価のためのシミュレーションを簡略化するために、デバイスは、ソース１３０とドレイン１３２（カソード）との間の中間にゲート（アノード）を配し、ソース及びドレインに向かって等しいゲート接続フィールドプレート延長部Ｌ_１を有して、対称的に構成された。

【0055】

電気的絶縁層１２０（窒化ケイ素）がＡｌＧａＮバリア層の上に含められ、パッシベーション層１９０（窒化ケイ素）がデバイスの上に含められた。シミュレーションのために、ＡｌＧａＮバリア層１１６とＧａＮ伝導層との界面における表面状態ドナー密度は、約５×１０^１２／ｃｍ^２であった。この表面状態密度は、デバイス内でトランジスタの挙動をもたらすのに十分な高さであることが分かった。より低い密度（５×１０^１２／ｃｍ^２）では、トランジスタの挙動は観察されなかった。

【0056】

シミュレーションの第１の組のために、ゲート長Ｌ_ｇは約１ミクロン（１μｍ）に固定され、ゲート－ドレイン間距離Ｌ_ＧＤは１０ミクロン（１０μｍ）に固定された。これらのシミュレーションのために、ゲート接続フィールドプレートの延長部Ｌ_１は、約５ミクロン（５μｍ）であった。第１の場合では、ドレインとゲートとの間に１００Ｖの逆バイアスが印加された。第２の場合では、ドレインとゲートとの間に５００Ｖの逆バイアスが印加された。逆バイアスは、ドレインとゲートとの間の大きな電位降下を実質的に生成し、逆バイアスされたＨＥＭＴの状態を模擬した。それぞれの場合についての電界のプロットを、図３に示す。

【0057】

図３のプロットは、図２で破線の矢印によって示される、伝導層１１４内の導電２ＤＥＧの領域に沿って決定された電界の合計値を示す。電界値は、対称構造の片側についてプロットされる。各プロットは、図２で伝導層１１４内の領域２１０として示される、ゲート１４０のドレイン側の縁の下に現れる、電界における第１のピークＥ_１を示している。第２のピークＥ_２が、領域２２０として示される、ゲート接続フィールドプレート１４５の縁の下の電界中に現れる。他の逆バイアス電位もシミュレートされた。第１の電界ピークＥ_１は、逆バイアスが増加すると２×１０^６Ｖ／ｃｍ未満の値に飽和する傾向があることが観察された。第２の電界ピークＥ_２は、逆バイスが増加するにつれて、３×１０^６Ｖ／ｃｍを超えて値が増加する。伝導層は約５×１０^６Ｖ／ｃｍの固有の電界強度（ｆｉｅｌｄ）を有するＧａＮを含んでいるので、この実施形態によれば、ＨＥＭＴに印加される逆バイアス電位は、ブレークダウンが観察される前に更に（少なくとも８００Ｖまで）増加され得る。

【0058】

本発明者らは、ゲート接続フィールドプレート１４５が伝導層内で電界を広げ、ゲート１４０の縁に形成される第１の電界ピークＥ_１を抑制するのに役立つことができることを、認識し理解している。ゲート接続フィールドプレート１４５無しでは、第１の電界ピークＥ_１は、逆バイアスが８００Ｖになるかなり前に、ブレークダウン値まで上昇するであろう。

【0059】

延長部の長さＬ_１を変更することの影響を評価するために、追加のシミュレーションを実行した。これらのシミュレーションの結果を図４に示す。これらのシミュレーションのために、ドレインとソースとの間に５００Ｖの逆バイアスが印加された。これらのシミュレーションでは、ゲート接続フィールドプレートの延長部の長さＬ_１は、１μｍから７．５μｍまで変えられた。図４で破線として示した第１のシミュレーションでは、ドレイン１３２に向かって延びるゲート接続フィールドプレートの外側の縁は、ゲート１４０の外側の縁を約１μｍ越えて位置していた。この場合には、電界の第１のピークＥ_１は、３×１０^６Ｖ／ｃｍのわずかに下であり、第２のピークＥ_２は、３×１０^６Ｖ／ｃｍを超えていた。シミュレートされた他の延長部の長さＬ_１は、２．５μｍ、５μｍ、及び７．５μｍを含んでいた。Ｌ_１が増加すると第１の電界ピークＥ_１が低下することが観察されたものの、ゲート接続フィールドプレートの延長部の長さを増加させても、第２の電界ピークＥ_２の大きさには殆ど影響がないことが分かった。例えば、実線で示す４番目の試行では、フィールドプレート延長部の長さは７．５μｍであり、第１の電界ピークの値は減少したが、第２の電界ピークＥ_２は、３×１０^６Ｖ／ｃｍのわずかに上という、ほぼ同じ値のままであった。

【0060】

絶縁層１２０の厚さｔ_１の変化に起因した、電界ピークＥ_１及びＥ_２の大きさの変化を評価するために、図２で示した構造について、更なるシミュレーションを実行した。これらのシミュレーションにおいては、フィールドプレート延長部の長さＬ_１も変化させた。これらのシミュレーションでは、長さＬ_ｇは１μｍであり、ゲートからドレインまでの距離Ｌ_ＧＤは１０μｍであった。また、各場合について、ドレインとソースとの間に５００Ｖの逆バイアスが印加された。絶縁層１２０は、窒化ケイ素を含んでいた。図５Ａ及び図５Ｂに、観察された電界ピークの変化をプロットしている。

【0061】

図５Ａでは、４つの異なるフィールドプレート延長部長さＬ_１について、（ゲートの縁における）第１の電界ピークＥ_１の値を、絶縁層厚さｔ_１の関数としてプロットしている。０．５μｍのフィールドプレート延長部長さについては、第１の線５１０が観察された。第２の線５２０は、１μｍのフィールドプレート延長部長さに対応する。第３の線５３０及び第４の線５４０は、それぞれ２．５μｍ及び７．５μｍのフィールドプレート延長部長さに対応する。これらのプロットから分かるように、第１の電界ピークＥ_１の大きさは、絶縁層１２０の厚さが減少するにつれて減少する。更に、第１の電界ピークＥ_１の大きさは、フィールドプレートの延長部の長さＬ_１が増加するにつれて減少する。

【0062】

図５Ｂは、図５Ａのグラフについて試行されたのと同じフィールドプレートの延長部長さについて、絶縁層厚さｔ_１の関数として、（フィールドプレートの縁における）第２の電界ピークＥ_２のプロットを示す。第２のピークＥ_２に関しては、図４に示したシミュレーション結果について観察されたように、フィールドプレートの延長部の長さＬ_１は、第２の電界ピークの値に殆ど影響を与えていない。しかしながら、第２の電界ピークＥ_２の値は、絶縁層１２０の厚さｔ_１が増加するにつれて減少する。これは、図５Ａにおいて観察された傾向とは反対の傾向である。これらの結果は、単一のゲート接続フィールドプレートの設計に対しては、絶縁層の厚さは約１００ｎｍ～約３００ｎｍの間の範囲内にあることが好ましいことを示唆している。これらの結果はまた、ゲート接続フィールドプレート１４５を少なくとも１ミクロンだけ外側のゲート縁を越えて延在させることが有益であるが、約３ミクロン（３μｍ）を超える延長部には殆ど付加的な利益がないことを示している。これらのシミュレーションはショットキーダイオードについて実行されたので、上記で観察された好ましい距離は、ＨＥＭＴに対してはわずかに異なることがあり得る。

【0063】

ここで図６を参照すると、本発明者らは、ゲートの縁１４１及び／又はゲート接続フィールドプレートの縁１４６を傾斜させることにより、逆バイアスブレークダウンに対するＨＥＭＴの抵抗を更に増加させることができることを、更に認識し理解している。傾斜したプロファイルは、ゲート及び／又はゲート接続フィールドプレートのより低い角部における電界の集中を低減することができる。ゲートの縁に関しては、傾斜により、ゲートの縁の近傍ではより薄い誘電体厚さｔ_１（図５Ａで、Ｅ_１を低減するのに有益であるとして示された）を、フィールドプレートの縁の下ではより厚い誘電体（図５Ｂで、Ｅ_２を低減するのに有益であるとして示された）を、提供することができる。実施形態によっては、ゲート及び／又はゲート接続フィールドプレートの縁の外側への傾斜は、図面に示されるように（例えば、ゲートの上部がゲートの底部よりも広くなっている）、垂直から約５度～約６０度の間であり得る。

【0064】

フロートゾーンシリコンウェハ上に異なる設計の多数のＨＥＭＴデバイスを作製した。幾つかのデバイスはゲート接続フィールドプレート１４５を含んでおり、比較のために、幾つかのデバイスはフィールドプレート１４５を含んでいなかった。全てのデバイスにおいて、ゲート長Ｌ_ｇは約１ミクロン（１μｍ）であった。ゲート－ドレイン間隔Ｌ_ＧＤは、デバイスに渡って、約５ミクロン（５μｍ）から２０ミクロン（２０μｍ）まで変化した。ゲート接続フィールドプレートを有するデバイスについては、ドレイン側延長部長さＬ_１は、デバイスの第１の組については約１．５ミクロン（１．５μｍ）であり、デバイスの第２の組については約３．０ミクロン（３．０μｍ）であった。バッファ層２１４の厚さは、約２．６ミクロン（２．６μｍ）であった。バリア層の厚さは約１８ｎｍであり、（モル分率で）２７％のＡｌ組成を有していた。

【0065】

ゲートのみを有しゲート接続フィールドプレートを有さずに作製されたデバイスについては、逆バイアスブレークダウン電圧Ｖ_Ｂは、ウェハに渡る複数のデバイス間で、変化することが分かった。これらのデバイスについては、Ｌ_ＧＤは約２０ミクロン（２０μｍ）であった。逆ブレークダウン電圧値Ｖ_Ｂは、１００ボルトから１１００ボルトの高さにまで及んだ。

【0066】

ゲート接続フィールドプレートを含んだＨＥＭＴについては、ブレークダウン電圧のばらつきは、デバイス間で大幅に低減した。Ｌ_１≒１．５ミクロン（１．５μｍ）であるデバイスの第１の組については、Ｖ_Ｂは約９００ボルトから少なくとも１２００ボルトまでに及んだ。なお１２００ボルトは、テスターの限界であった。Ｌ_１≒３．０ミクロン（３．０μｍ）であるデバイスの第２の組については、全ての測定されたデバイスに対するＶ_Ｂは、少なくとも１２００ボルトであった。

【0067】

上述したように、ＨＥＭＴの性能指数は、動作時にＨＥＭＴ内を流れる漏れ電流の量である。理想的には、デバイスが「オフ」状態にバイアスされているときに、ＨＥＭＴがソース又はゲートへの電流の流れを完全に阻止することが望ましい。オフ状態にバイアスされると、ゲート１４０は負の電位（例えば、－５Ｖ～－１０Ｖの間）になり、ドレインは正の電位になることがある。そのようなバイアス構成は、ドレインとゲートとの間に効果的に「逆バイアス」を印加する。動作中の幾つかの場合では、逆バイアスは数百ボルト、又は更には数千ボルトにまでのぼることがある。そのような高いバイアスは、デバイスにおける又はＨＥＭＴを内部で使用している機器における電力損失又は他の悪影響の一因となり得る漏れ電流につながることがある。

【0068】

半導体ＨＥＭＴ内の漏れ電流は、幾つかの異なる原因に起因していることがある。これらの原因のうちの幾つかを図７に示す。場合によっては、表面状態７２０及び／又はトラップ７２５が、漏れ電流の経路を提供し得る。トラップは、異なる半導体層の間の境界に形成される界面欠陥から生じることがある。場合によっては、漏れ電流は、２ＤＥＧ１５０か、又は異なる半導体層間の境界に形成されてもよい寄生チャネルを介して、オーミックコンタクト１３０ａと１３０ｂとの間に（例えば、ソース１３０とドレイン１３２との間に）流れることがある。デバイスによっては、漏れ電流が、（例えば、図７に示す経路７１０に沿って）オーミックコンタクトの間を垂直方向に及び横方向に流れることがある。例えば、漏れ電流は、一方のオーミックコンタクト１３０ｂから１つ又は複数の窒化ガリウム層及びバッファ層１１２を通って基板１０５まで垂直に流れ、基板に沿って横方向に流れ、次いで、第２のオーミックコンタクト１３０ａまで垂直に流れることがある。場合によっては、オーミックコンタクト１３０ａ及び１３０ｂは、ダイ上で互いに隣接している異なるデバイスのオーミックコンタクトであり得る。

【0069】

漏れ電流を低減するための異なるアプローチが試された。デバイスによっては、オーミックコンタクトの分離を助けるためにメサが形成された。例えば、表面状態及び／又はトラッピング状態を介した、及びオーミックコンタクト間（例えば、隣接するデバイス同士のコンタクト又は他のデバイスのコンタクトの間）の２ＤＥＧを介した望ましくない電流を低減するために、非活性領域内でオーミックコンタクトの周りに又はオーミックコンタクトに隣接してトレンチをエッチングした。本発明者らは、メサの形成は、漏れ電流を有意に減少はさせず、場合によっては、期せずして漏れ電流を増加させたことを発見した。漏れ電流の増加は、メサを形成するために使用されたエッチング処理による、より多くの欠陥状態及び表面状態の発生に起因するものと考えられた。

【0070】

デバイスによっては、図８Ａに示すように、オーミックコンタクト１３０ａ、１３０ｂ（ソース及びドレインコンタクトなど）の周囲の領域に窒化ケイ素パッシベーション層８１０が形成されてもよい。パッシベーション層は、表面状態７２０を不動態化し、表面状態電流に起因する漏れ電流の成分を大幅に低減することができる。本発明者らは、表面状態を不動態化し漏れ電流を低減する上で、窒化ケイ素は酸化物材料よりも有効であることを発見した。

【0071】

デバイスによっては、パッシベーション層８１０の代わりに、又はパッシベーション層８１０に加えて、デバイスの非活性領域においてイオン注入を使用することができる。図８Ｂに示すように、イオン注入は半導体層の内部に電気的分離領域１１５を形成することができる。イオン注入は、結晶構造に損傷を与え、それによって漏れ電流への抵抗を高めることができる。

【0072】

分離領域１１５として異なるＨＥＭＴデバイスに幾つかの異なるイオン種（ホウ素、窒素、及びリン）を注入して、漏れ電流を低減する効果を評価した。本発明者らは、異なるイオン種の中でも、窒素の注入が、漏れ電流の最も大幅な低減をもたらすことを発見した。更に、損傷を伝導層１１４にまで延ばすように、複数の異なるエネルギーで窒素を注入すると、漏れ電流のより大きな低下を得ることができる。幾つかの実施形態によれば、キャップ層１１８の上部表面の下に、又はキャップ層が用いられていない場合にはバリア層１１６の上部表面の下に約１００ｎｍの深さまで窒素を注入するように、２つ以上の異なるエネルギーで窒素が注入されてもよい。場合によっては、注入の深さは、例えば幾つかの実施形態では最大で２００ｎｍまで、また幾つかの実施形態では最大で５００ｎｍまでと、より深くてもよい。

【0073】

表面のパッシベーション及びイオン注入は逆バイアス漏れ電流の有用な減少をもたらしたものの、本発明者らは意外にも、漏れ電流の最も大幅な減少は、ゲート１４０の堆積の前に前処理プロセスを使用する場合に得られることを発見した。従来のゲートパターニングでは、絶縁層１２０（例えば、図９を参照）をエッチングして、下にあるバリア層１１６又はキャップ層１１８をゲート構造のために露出させることがある。次いで、露出したＡｌＧａＮ又は窒化ガリウムキャップ層と電気的に接してゲートを堆積させることがある。本発明者らは、ゲートを堆積させる前に、露出した層（バリア層又はキャップ層のいずれか）を酸素プラズマに曝すことにより、窒化ガリウムＨＥＭＴにおいてゲートへの逆バイアス漏れ電流を大幅に低減することができることを発見した。実施形態によっては、露出したキャップ層又はバリア層は、約６７Ｐａ（０．５Ｔｏｒｒ）～約４００Ｐａ（３Ｔｏｒｒ）の間の圧力、及び約０．３ｋＷ～約２ｋＷの間の印加電力を有するＯ_２プラズマに曝される。幾つかの実施形態によれば、処理時間は約１０秒間～約２分間の間であり得る。実施形態によっては、圧力は約３０秒間の持続時間の間に約１．０ｋＷの電力を用いて約２００Ｐａ（１．５Ｔｏｒｒ）である。図９のＨＥＭＴ９００を参照すると、Ｏ_２プラズマ処理は、後で堆積されるゲート１４０の下に薄い酸化ガリウム層９１０を形成するものと考えられる。酸化ガリウム層は、厚さが約１０^－９ｍ（１０オングストローム）～約５×１０^－９ｍ（５０オングストローム）の間であり得る。この薄い酸化物層は、逆バイアス漏れ電流を大幅に低減する。

【0074】

場合によっては、他のガスをＯ_２プラズマ処理に含めて、露出した表面の不動態化を助けることがある。他のガスとしては、窒素、水素、アルゴン、及びフォーミング・ガス（ｆｏｒｍｉｎｇ ｇａｓ）（約５％の水素を有する水素と窒素の混合ガス）が挙げられるが、これらに限定はされない。

【0075】

図９に示したデバイスは、Ｏ_２プラズマ前処理を利用していないデバイスよりも、高電圧ブレークダウンに対してより高い抵抗を示すことがある。幾つかの実施形態によれば、ＨＥＭＴは、ゲート１４０とキャップ層１１８又はバリア層１１６との間に形成された薄い酸化ガリウム層９１０を含んでいてもよい。ゲート１４０は、オフセットされ、ドレイン１３２よりもソース１３０のより近くに配置されてもよい。更に、ソースに向かうフィールドプレートの延長部は、ドレインに向かうフィールドプレートの延長部よりも短くてもよい。例えば、Ｌ_２は約０．１Ｌ_１～０．７Ｌ_１の間であり得る。

【0076】

Ｏ_２プラズマ前処理に起因する逆バイアス漏れ電流の減少の測定結果を図１０に示す。６０個超のＨＥＭＴマルチゲートデバイスが試験され、これらのデバイスでは、窒化物層１２０を開き、ゲート１４０を形成するために従来の技術が使用された。ゲート幅Ｗ_ｇ（周辺ゲート長とも呼ばれる）は、約２５０ミクロン（２５０μｍ）であった。幾つかの異なるゲート長が試験された。ゲート－ドレイン長Ｌ_ＧＤは、試験されたデバイスについては約４．４ミクロン（４．４μｍ）であった。これらのデバイスについての例示的な漏れ電流曲線が、グラフの上側の線１０１０としてプロットされている。また、６０個超の類似のデバイスも試験されたが、これらのデバイスの作製においては、ゲートを堆積させる前に、下になる窒化ガリウム表面を前処理するためにＯ_２プラズマを使用した。これらのデバイスについての対応する例示的な漏れ電流曲線が、グラフの下側の線１０２０としてプロットされている。全ての測定について、ＨＥＭＴデバイスは「オフ」状態でバイアスされ、逆バイアス電圧（水平軸で示す）がドレインとソースとの間に印加された。ゲートを通って戻る漏れ電流が測定された。

【0077】

ゲートを形成するために従来の処理が用いられたデバイスの第１のグループでは、ゲート漏れ電流は、約２０ボルトを超える逆バイアス値で、１ｍＡ程度の値に達する。ゲートの堆積の前にＯ_２プラズマ処理が使用されたデバイスの第２のグループでは、ゲート漏れ電流は、約２０ボルトを超える逆バイアス値で、１０μＡ程度の値に達する。この値は、周辺ゲート長１ｍｍ当たり約４０μＡの漏れ電流に相当する。Ｏ_２前処理に起因する漏れ電流の減少は、約１００倍であった。漏れ電流の大幅な減少は、容易に実行可能な単一の追加の処理工程に対して得られる。

【0078】

薄い酸化ガリウムは単一の処理工程で容易に形成することができるが、他の実施形態では、他の処理を使用して、他の薄い酸化物層又は窒化物層を形成してもよい。例えば、原子層堆積プロセスを使用して、ゲートの位置に薄い窒化物層又は酸化物層（例えば、厚さは１ｎｍ～５ｎｍの間）を形成することができる。絶縁層１２０に関連して説明した上述の絶縁層材料のうちのいずれかを、この薄い窒化物層又は酸化物層のために使用することができる。

【0079】

本発明者らは、ＨＥＭＴ内でバイアス電界を広げるのを助け、高電圧ブレークダウンに対するデイバスの抵抗を高めるための、追加の構造を考案した。図１１を参照すると、ＨＥＭＴ内にソース接続フィールドプレート１１４０を形成してデバイスのソース１３０に電気的に接続させ、ドレイン１３２に向かってゲート１４０の上方でゲート１４０を越えて延在させることができる。ソース接続フィールドプレート１１４０は、ゲート接続フィールドプレートがデバイスに含まれる場合には、ゲート接続フィールドプレート１４５の上方でゲート接続フィールドプレート１４５を越えて延びることもある。ソース接続フィールドプレートは、ゲート接続フィールドプレートの縁を距離Ｌ_３だけ越えてデバイスのドレインに向かって延びていてもよい。ソース接続フィールドプレートは、ゲート又はゲート接続フィールドプレートを形成するために使用される上述した導電性材料のうちのいずれかから形成されてもよい。ソース接続フィールドプレート１１４０を下にあるゲート及び／又はゲート接続フィールドプレートから分離させるために、電気的絶縁層１１２０（例えば、窒化物層又は酸化物層）を堆積させてもよい。

【0080】

ゲート１４０上に形成された２つのフィールドプレートを有するＨＥＭＴ類似構造の窒化ガリウム伝導層における電界の値を評価するために、シミュレーションを実行した。シミュレーションは、ショットキーダイオードと関係しており、２つのフィールドプレートがダイオードのアノード（ＨＥＭＴにおけるゲート構造に類似している）に電気的に接続された。シミュレーションは、図１１に示したＨＥＭＴ構造について定性的な理解をもたらした。

【0081】

シミュレーションでは、長さＬ_ｇは１０μｍに固定され、ゲートの縁からドレインの縁までの距離Ｌ_ＧＤも、１０μｍに固定された。パッシベーション層（図１１には図示せず）がデバイスの上に含められ、第１の絶縁層１２０の厚さは５０ｎｍに固定された。ゲート接続フィールドプレート１４５の延長部長さＬ_１は、２．５μｍに固定された。

【0082】

２つの異なる逆バイアス電位について、２ＤＥＧ１５０の近傍で窒化ガリウム伝導層１１４に沿って計算された電界値の例を図１２に示す。第１のシミュレーションでは逆バイアスは１００Ｖであり、窒化ガリウム伝導層１１４に沿った電界値が破線１２１０として示されている。第２のシミュレーションでは、逆バイアスは５００Ｖであり、電界値は実線１２２０として示される。いずれの場合でも、ゲートとドレインとの間の窒化ガリウム伝導層において、電界の３つのピークが観察された。第１のピークＥ_１は、模擬された構造において約５μｍの地点に位置するゲートの外側の縁（図１１では領域２１０として示される）に対応する。第２のピークＥ_２は、（領域２２０として示される）第１のゲート接続フィールドプレート１４５の外側の縁の下に現れる。第３のピークＥ_３は、（領域２３０として示される）第２のフィールドプレートの外側の縁の下に現れる。単一のフィールドプレート設計の場合と同様に、第１の電界ピークＥ_１の値は、逆バイアス電位が増加するにつれて飽和する。この模擬構造については、第１の電界ピークＥ_１の値は約１．４×１０^６Ｖ／ｃｍに達する。しかしながら、第２及び第３の電界ピークの値は、逆バイアス電圧が増加するにつれて増加する。この模擬構造の場合、第２及び第３の電界ピークの値は、約５００Ｖの逆バイアスで約２．２×１０^６Ｖ／ｃｍに達する。第２のフィールドプレートを追加することにより、図１２のプロットと図３のプロットを比較すると分かるように、伝導層に沿った及びゲートの近傍でのピーク電界の値を低減することができる。

【0083】

追加のシミュレーションでは、第２のフィールドプレートの延長部長さＬ_３を、以下の値：０．５、１．０、２．５、及び５．０μｍの間で変化させた。これらのシミュレーションの結果は、第２のフィールドプレートの縁の下に位置する追加の電界ピークＥ_３を伴っている点を除き、図４に示したものと似通っていた。

【0084】

第２の絶縁層１１２０の厚さｔ_２を変化させることによって引き起こされるピーク電界Ｅ_１、Ｅ_２、及びＥ_３の変化を観察するために、更なるシミュレーションを実行した。第２の絶縁層１１２０の厚さｔ_２の変化（約５０ｎｍ～約４５０ｎｍの間）及び第２のフィールドプレートの延長部長さＬ_３の変化（約０．５μｍ～約５μｍの間）は、第１の電界ピークＥ_１の大きさには殆ど影響を与えないことが見出された。一方、絶縁体厚さｔ_２及び延長部長さＬ_３の同じ変化は、第２の電界ピークＥ_２及び第３の電界ピークＥ_３の値にはかなりの影響を与えていた。第２のフィールドプレートの延長部長さＬ_３を増加させると、第２の絶縁層１１２０の厚さを減少させるのと同様に、第２の電界ピークＥ_２の値が減少した。第２のフィールドプレート延長部長さＬ_３を増加させても、第３の電界ピークＥ_３の値はそれほど変わらなかった。しかしながら、第２の絶縁層１１２０の厚さを減少させると、第３の電界ピークＥ_３の値が増加し、Ｅ_２に対する影響とは反対の影響が見られた。

【0085】

ショットキーダイオードでの２つのフィールドプレートに対するシミュレーションの結果は、窒化ガリウム伝導層内の第２及び第３の電界ピーク値をブレークダウン電界強度（ｂｒｅａｋｄｏｗｎ ｆｉｅｌｄ ｓｔｒｅｎｇｔｈ）未満に維持するために、ＨＥＭＴ内の第２の絶縁層についてはより厚い絶縁層を使用することが好ましいことを示唆している。例えば、幾つかの実施形態によれば、第２の絶縁層１１２０は、厚さｔ_２が約３００ｎｍ～約６００ｎｍの間であり得、一方、第１の絶縁層１２０の厚さは約２５ｎｍ～約２００ｎｍの間であり得る。

【0086】

シミュレーションを評価するために、複数の異なるショットキーダイオード構造を作製して、フィールドプレート延長部長さの変化がブレークダウン電圧へ与える影響を評価した。作製されたデバイスでは、アノード接続フィールドプレートの延長部長さＬ１は、約２．５μｍに固定された。アノードの縁からカソードの縁までの距離（図面ではＬＧＤとラベル付けされている）は、デバイスの第１のグループについては約１０μｍであり、デバイスの第２のグループについては約１５μｍであった。デバイスがブレークダウンを示すまで、デバイスに逆バイアス電位を印加した。デバイス上の第２のアノード接続フィールドプレートの延長部長さＬ３は、デバイスの各グループ内で変化させた。

【0087】

ブレークダウン試験の結果を図１３にプロットしている。第２のフィールドプレートの延長部長さＬ_３の関数として、それらのデバイスについて観察されたブレークダウン電圧Ｖ_ｂをプロットしている。この結果は、延長部長さＬ_３が約０．５μｍから約１．５μｍまで増加したときにブレークダウン電圧の著しい改善が達成されることを示している。約１．５μｍでは、幾つかのデバイスについては、１０００Ｖ超のブレークダウン電圧が観察された。延長部長さＬ_３を更に増加させると、逆バイアスブレークダウン電圧の低下につながった。最も高いブレークダウン電圧（例えば、試験された構造については９００ボルトを超過する電圧）のためには、第２のフィールドプレートに対するフィールドプレート延長部長さＬ_３の限界範囲が存在する。この場合には、その範囲は約１．２５μｍ～約２．５μｍの間である。この限界範囲は、２つの異なるＬ_ＧＤ値に対して同様の結果が観察されていることから、ショットキーダイオード内のアノード－カソード間隔からはあまり影響を受けないと言え、ＨＥＭＴ内のゲート－ドレイン間隔からも同様に影響を受けないものと予想された。これらの結果は、ＨＥＭＴ内のソース接続フィールドプレート１１４０については好ましい延長部長さＬ_３の範囲が存在し、その範囲は約２ミクロン（μｍ）の値周辺であり得ることを示唆している。

【0088】

図１３を再び参照すると、用途によっては、第２のフィールドプレートの延長部長さＬ_３の範囲は、より低いブレークダウン電圧に対しては増加し得る。例えば、Ｌ_３は、約７００ボルト～約１２００ボルトの間のブレークダウン電圧値に対して、場合によっては約１μｍ～約３μｍの間であり、また場合によっては約１μｍ～約４μｍの間であり得る。

【0089】

本発明者らは、シミュレーション結果及び試験的デバイスから、第２のフィールドプレートの縁（例えば、ソース接続フィールドプレート１１４０の縁）とドレイン１３２との間の距離が、デバイスのブレークダウン電圧値に大きな影響を及ぼすことがあると判断した。幾つかの作製されたデバイスについての、この距離（Ｌ_ＧＤ－Ｌ_ＦＰ２と示される）へのブレークダウン電圧Ｖ_Ｂの依存性を図１４に示す。このプロットでは、デバイスの第１のグループ１４１０は、約０．５μｍの第２のフィールドプレート延長部長さＬ_３を有していた。第２のフィールドプレートの縁がドレインに近づく（Ｌ_ＧＤ－Ｌ_ＦＰ２の値が減少する）につれて、ブレークダウン電圧の値が減少する。Ｌ_３が少なくとも１．５μｍである、より高いブレークダウン電圧を有するデバイスの第２のグループ１４２０に対しても、同じ傾向が観察される。

【0090】

上記のシミュレーション及び作製したデバイスからの結果に基づいて、図１１で示したのと同様の構造を有するように、フロートゾーンシリコンウェハ上に幾つかの高電圧ＨＥＭＴを作製した。ＨＥＭＴは、ゲート接続フィールドプレート及びソース接続フィールドプレートを含んでいた。デバイスのゲート－ドレイン間隔Ｌ_ＧＤは、約２０μｍに固定された。バッファ層１１２の厚さは約２．６μｍであった。バリア層１１６は（モル分率で）２７％のＡｌであり、約１８ｎｍの厚さであった。ＨＥＭＴの第１のグループについては、ゲート接続フィールドプレート延長部Ｌ_１は約１μｍであり、ソース接続フィールドプレート延長部Ｌ_３は約３μｍであった。ＨＥＭＴの第２のグループについては、ゲート接続フィールドプレート延長部Ｌ_１は約３μｍであり、ソース接続フィールドプレート延長部Ｌ_３は約５μｍであった。ソース接続フィールドプレートを追加すると、全てのＨＥＭＴについて、ブレークダウン電圧はテスターの限界である１２００Ｖを超えて上昇した。

【0091】

ゲート接続及びソース接続フィールドプレートを有する作製されたＨＥＭＴについての逆バイアス特性の例を図１５に示す。これらの測定は、１２００Ｖよりも高い電圧にアクセスすることができるシステムを使用して行われた。これらのＨＥＭＴについては、ゲート接続フィールドプレート延長部Ｌ_１は約０．５μｍであり、ソース接続フィールドプレート延長部Ｌ_３は約２．５μｍであった。ソース１３０に向かうゲート接続フィールドプレート延長部Ｌ_２は約０．２μｍであった。全ての試験されたデバイスは、逆方向ブレークダウン電圧が１５００Ｖを超えていた。これらのデバイスのうちの３つは、逆方向ブレークダウン電圧が２０００Ｖを超えていた。更に、ブレークダウン付近の急増の前の平均逆バイアス漏れ電流は、約１μＡ～約１０μＡの間であり、周辺ゲート長１ｍｍ当たり約４μＡ～約４０μＡの間に相当した。これらの結果は、ブレークダウン電圧及び逆バイアス漏れ電流の両方において、従来のＧａＮ ＨＥＭＴデバイスよりも著しく優れている。

【0092】

幾つかの実施形態によれば、ＨＥＭＴは、ゲート接続フィールドプレートの上方に形成されたソース接続フィールドプレートを含んでいてもよい。薄い酸化ガリウム層（約１ｎｍ～約５ｎｍの間の厚さ）が、ゲートと、下にある窒化ガリウムキャップ層との間に配置されてもよい。ゲート長Ｌ_ｇは約０．１μｍ～約１．５μｍの間であり、ゲートの縁は、垂直から５度～６０度の間で外側に傾斜していてもよい。場合によっては、ゲート長はせいぜい２．０μｍであり得る。ゲート接続フィールドプレートは、ドレインに向かって約０．３μｍ～約０．８μｍの間だけゲートの縁を越えて延び、ソースに向かって約０．１μｍ～約０．４μｍの間だけゲートの縁を越えて延びていてもよい。ソース接続フィールドプレートは、ゲート接続フィールドプレートの縁を越えてドレインに向かって約１．５μｍ～約３．５μｍの間だけ延びていてもよい。ドレインの近傍のソース接続フィールドプレートの縁は、ドレインの縁から約４μｍ～約１０μｍの間にあってもよい。下にある窒化ガリウム層とゲート接続フィールドプレート延長部１４７との間の第１の絶縁層１２０の厚さは、約２０ｎｍ～約１００ｎｍの間であり得る。ゲート接続フィールドプレート１４５とソース接続フィールドプレート１１４０との間の第２の絶縁層１１２０の厚さは、約３００ｎｍ～約６００ｎｍの間であり得る。

【0093】

上述したようなＨＥＭＴの実施形態は、高い変調率で大きな電流を運ぶことができる。例えば、約１μｍの個々のゲート長を有するマルチゲートＨＥＭＴ（例えば、図１Ｃのような、複数のゲートを共通のゲートコンタクトに接続させ、複数のソースを共通のソースコンタクトに接続させ、複数のドレインを共通のドレインコンタクトに接続させた複数のデバイス）は、最大で１ＧＨｚまでの変調率で、最大で１アンペア／ｍｍ（図１Ｃに示されるような周辺ゲート長Ｗ_ｇに関して）の電流を扱うことができる。場合によっては、ゲート周辺長は１００ミクロン（１００μｍ）～２ｍｍの間であってもよいが、場合によっては、より短い又はより長い周辺長が用いられてもよい。マルチゲートＨＥＭＴデバイス内には並列に接続された２個～５０個の間のＨＥＭＴがあってもよい。幾つかの実施形態によれば、マルチゲートＨＥＭＴデバイスは、トランスインピーダンス増幅器として構成されていてもよく、その利得は増幅器の周波数下限（増幅器の周波数上限の１／６程の低さ）からほぼ均一なままであり、その後周波数上限（１ＧＨｚ～３０ＧＨｚの間の値であり得る）で約３ｄＢまで降下し、一方、デバイスは、この周波数範囲に渡って最大で２０アンペアのＲＭＳ電流を変調することができ、図１０及び図１５に関連して上述した値と同じ程度の逆バイアス漏れ電流を依然として有する。例えば、幾つかの実施形態によれば、約０．５μｍの個々のゲート長を有するマルチゲートＨＥＭＴは、最大で１０ＧＨｚ（３ｄＢポイント）の変調率で最大で１アンペア／ｍｍ（ＲＭＳ電流値）まで電流を駆動し、約４μＡ／ｍｍ～約４０μＡ／ｍｍの間の逆バイアス漏れ電流を有してもよい。実施態様によっては、約０．１５μｍのゲート長を有するマルチゲートＨＥＭＴは、最大で３０ＧＨｚ（３ｄＢポイント）の変調率で最大で１アンペア／ｍｍ（ＲＭＳ電流値）まで電流を駆動し、約４μＡ／ｍｍ～約４０μＡ／ｍｍの間の逆バイアス漏れ電流を有していてもよい。単一ゲートデバイスは、同様の又はより高い変調率で、より低い電流を扱うことがある。増幅器として構成されるマルチゲートＨＥＭＴの利得の値は、動作帯域幅に渡って約２０ｄＢであり得る。

【0094】

実施形態によっては、約０．５μｍの個々のゲート長を有するマルチゲートＨＥＭＴは、最大で１０ＧＨｚ（３ｄＢポイント）の変調率で約０．５アンペア／ｍｍ～約１アンペア／ｍｍ（ＲＭＳ電流値）の間の電流を駆動し、約４μＡ／ｍｍ～約４０μＡ／ｍｍの間の逆バイアス漏れ電流を有し得る。実施形態によっては、約０．１５μｍの個々のゲート長を有するマルチゲートＨＥＭＴは、最大で３０ＧＨｚ（３ｄＢポイント）の変調率で約０．５アンペア／ｍｍ～約１アンペア／ｍｍの間の電流を駆動し、約４μＡ／ｍｍ～約４０μＡ／ｍｍの間の逆バイアス漏れ電流を有し得る。マルチゲートＨＥＭＴの利得の値は、動作帯域幅に渡って約２０ｄＢであってもよく、マルチゲートＨＥＭＴは、場合によっては１５００Ｖもの高さの、実施形態によっては２０００Ｖもの高さの逆バイアス電圧に耐えることができる。そのようなＨＥＭＴは、任意の適切な設計の高速増幅器、例えば、クラスＡ、クラスＢ、クラスＡＢ、ドハーティなどで使用され得る。

【0095】

ここで、高電圧ＨＥＭＴを形成するために使用されてもよい製造技術の例について説明する。図１６Ａ～図１６Ｇは、ゲートをパターン形成する前にソース及びドレインコンタクトが形成された高電圧ＨＥＭＴの１つの製造方法に関連した構造を示す。図１７Ａ～図１７Ｊは、ソース及びドレインコンタクト、ゲート、並びにゲート接続フィールドプレートが同時に堆積される、高電圧ＨＥＭＴを製造する別の方法に関連した構造を示す。図１７Ａ～図１７Ｊの図は、図１６Ａ～図１６Ｇに図示するプロセスで使用することができる、レジストパターニング及びリフトオフ工程の更なる詳細を提供する。高電圧ＨＥＭＴを製造する方法は、図示し説明する構造及び工程だけに限定はされない。

【0096】

図１６Ａを参照すると、高電圧ＨＥＭＴ用の多層積層体を含むウェハが調製され得るか又は取得され得る。例えば、ウェハは、結晶性又は半導体の基板１０５、バッファ層１１２、窒化ガリウム伝導層１１４、及びバリア層１１６を含んでいてもよい。バッファ層１１２、窒化ガリウム伝導層１１４、及びバリア層１１６は、基板上でエピタキシャル成長させるか、又は任意の適切なプロセスによって堆積させてもよい。実施形態によっては、ウェハは、エピタキシーによって成長させてもよい半導体キャップ層１１８を含んでいてもよい。幾つかの実施態様によれば、任意の適切な堆積プロセスを使用して、多層積層体上に第１の絶縁層１２０（例えば、酸化物層又は窒化ケイ素層）を堆積させてもよい。図１Ａに関連して上述した、堆積プロセスのうちのいずれか１つ又は組み合わせ、及び材料のいずれかを使用して、図１６Ａに示したウェハ又は基板を形成してもよい。

【0097】

幾つかの実施形態によれば、図１６Ｂに示すように、絶縁層１２０の上にフォトレジスト１６０５を塗布しパターン形成して、フォトレジスト中にソース及びドレインコンタクト用のビアを選択的にエッチングしてもよい。ソース及びドレインコンタクト１３０、１３２を堆積させ、リフトオフプロセスの間にレジスト１６０５を除去し、図１６Ｃに示す構造を生成することができる。実施態様によっては、ソースコンタクト及びドレインコンタクトは、ウェハを高温（例えば、約５００℃～９５０℃の間）に曝すことによって、伝導層及び／又はバリア層と合金化されてもよい。第１の絶縁層１２０は、ウェハから取り除かれることも、又は取り除かれないこともある。

【0098】

第１の絶縁層が除去される場合、第２の絶縁層１６１０（図１６Ｄに示す）がウェハ上に堆積される、例えば、化学気相成長プロセスなどのコンフォーマルな堆積プロセスを使用して堆積されてもよい。他の実施形態では、他の堆積プロセスが用いられてもよい（例えば、スパッタリング又は蒸発）。第２の絶縁層は、窒化ケイ素層か、又は図１Ａに関連して説明した任意の適切なゲート絶縁体であり得る。第２の絶縁層内にゲートビアを開けるために、第２の絶縁層１６１０上にフォトレジストが塗布されパターン形成されてもよい。単一のリフトオフ工程で、ゲート１４０及びゲート接続フィールドプレート１４５を形成することができるが、場合によっては、ゲート及びゲート接続フィールドプレートに対して、別々の堆積を使用することもある。ゲート、ゲート接続フィールドプレート、並びにソース及びドレインコンタクトは、図１Ａに関連して説明した任意の金属組成物であり得る。

【0099】

代替のプロセスでは、ゲートの堆積の前に、短時間のＯ_２プラズマ処理を基板に施してもよい。Ｏ_２プラズマ処理は、例えば、ゲート１４０とキャップ層１１８との間に、薄い酸化物、例えば酸化ガリウムを形成し得る。

【0100】

図１６Ｅに示すように、ゲート及びゲート接続フィールドプレート上に第３の絶縁層１６２０を堆積させてもよい。第３の絶縁層１６２０は、窒化ケイ素層又は任意の他の適切な絶縁体であり得、任意の適切なプロセスによって堆積されてもよい。ソース及びドレインビア１６２２、１６２４が、第３の絶縁層１６２０を通ってソースコンタクト及びドレインコンタクト１３０、１３２まで開けられるように、第３の絶縁層１６２０上にレジスト（図示せず）を塗布しパターン形成してもよい。ソースビア及びドレインビアは、第３の絶縁層１６２０をエッチングするが、レジストはごく僅かにしかエッチングしない選択的なエッチングプロセスを使用して、開けることができる。ソース及びドレインビアを開けた後で、レジストはウェハから取り除かれてもよい。

【0101】

その後、レジスト（図示せず）が塗布されパターン形成されて、ソースコンタクト１３０に電気的に接続しゲート接続フィールドプレート１４５の上方に延びるソース接続フィールドプレート用に、レジスト内にある領域が開けられてもよい。ソース接続フィールドプレート１６４０は、リフトオフ工程を使用して形成されてもよく、図１６Ｆに示すように現れる。ソース接続フィールドプレートは、図１Ａに関連して説明した任意の金属組成物であり得る。幾つかの実施形態によれば、ソース及びドレイン金属被覆１６０、１６２が、追加のリフトオフ工程を使用して形成されてもよい。

【0102】

高電圧ＨＥＭＴを形成するために代替の製造方法を使用することができ、その一例を図１７Ａ～図１７Ｊに示す。幾つかの実施形態によれば、図１７Ａに示すように、絶縁層１２０上にフォトレジスト１７１０を塗布しパターン形成してもよい。フォトレジストは、任意の適切なフォトリソグラフィ方法、例えば投影フォトリソグラフィなどによって、ゲートビア１７２０を開けるように、パターン形成されてもよい。その後、絶縁層を（例えば反応性イオンエッチングを使用して）異方性エッチングして、後に続くゲートの堆積のために、バリア層１１６（又は、存在する場合にはキャップ層１１８）の一部を露出させてもよい。

【0103】

幾つかの実施形態によれば、ゲートビア１７２０を形成する際に絶縁層１２０をエッチングするために、等方性エッチングを使用してもよい。等方性エッチングは、絶縁層を貫通してエッチングする際に、外側に傾斜した側壁を生成し得る。次いで、これらの傾斜した側壁は、ゲートが絶縁層上に堆積される際に、外側に傾斜したゲート壁をもたらすことがある。

【0104】

図１７Ｂに示すように、第１のレジスト層１７１０が基板から取り除かれてもよく、ソース及びドレインビア１７２２を露出させるように第２のレジスト層１７１２が塗布されパターン形成されてもよい。次いで、図１７Ｃに示すように、絶縁層１２０を異方性エッチングして、少なくともバリア層１１６を露出させてもよい。実施形態によっては、エッチングはバリア層で、又はバリア層の途中で停止してもよい。実施態様によっては、エッチングは、図示するように伝導層１１４の中へと続くことがある。次いで、第２のレジスト層１７２０が基板から取り除かれてもよい。

【0105】

実施形態によっては、図１７Ｄに示すように、基板上に第３のレジスト層１７１４をパターン形成して、ソース及びドレインビア１７２６並びにゲートビア１７２４を開けてもよい。ゲートビア１７２４は、これ以前のゲートビアパターニング工程により絶縁層１２０内に開けられた面積よりも大きいことがある。図１７Ｅに示すように、リフトオフプロセスを実行して、ゲート、ゲート接続フィールドプレート、ソース、及びドレイン導体を単一のステップで堆積させることができる。幾つかの実施形態によれば、この堆積により、ゲート１４０を越えて絶縁層１２０の上に延びるゲート接続フィールドプレート１４５も形成される。

【0106】

幾つかの実施形態によれば、残りのレジスト１７１４は、溶剤槽内で溶解されて、上にある材料１７３０を取り外すことがある。結果として得られる構造は、図１７Ｆに示すように現れ得る。実施形態によっては、レジスト１７１４の溶解は、超音波撹拌、スプレー、又は他の撹拌を含んで、レジスト及び上にある材料を除去するのを支援し得る。

【0107】

その後、図１７Ｇに示すように、第２の絶縁層１１２０を基板上に形成させてもよい。第２の絶縁層は、任意の適切な堆積プロセスによって堆積させることができる。図１７Ｈに示すように、第２の絶縁層を、第４のフォトレジスト層１７１６で覆いパターン形成して、ソース１３０上にビア１７２７を開けてもよい。レジストは、第２の絶縁層１１２０をエッチングしてソース導体１３０までビアを開けるように、エッチングマスクとして作用し得る。その後、第４のフォトレジスト層１７１６は、基板から取り除かれてもよい。

【0108】

図１７Ｉに示すように、第５のフォトレジスト層１７１８を堆積させパターン形成して、ソース接続フィールドプレートビア１７２８を開けてもよい。図１７Ｊに示すように、堆積プロセスを使用して、ソース接続フィールドプレート１１４０用の導電材料を堆積させてもよい。その後、図１７Ｆに関連して上述したように、残りのレジスト１７１８及び上にある材料１７３２を除去するために、リフトオフ工程を実行してもよい。

【0109】

幾つかの実施形態によれば、ゲート接続及びソース接続フィールドプレートを形成するための製造技術は、ゲート接続フィールドプレート、絶縁層、及び後に続くソース接続フィールドプレートの堆積の後で基板を平坦化することなく、行うことができる。平坦化工程を回避することにより、デバイス製造にかかる時間及びコストを低減することができる。場合によっては、ゲート接続フィールドプレート、絶縁層、及びソース接続フィールドプレートの幾つか又は全部の堆積の後で、平坦化工程（例えば、化学機械研磨）を用いてもよい。

【0110】

結論
「約（ａｐｐｒｏｘｉｍａｔｅｌｙ）」及び「約（ａｂｏｕｔ）」という用語は、実施形態によっては目標値の±２０％以内、実施形態によっては目標値の±１０％以内、実施形態によっては目標値の±５％以内、実施形態によっては目標値の更に±２％以内を意味するものとして使用されてもよい。「約（ａｐｐｒｏｘｉｍａｔｅｌｙ）」及び「約（ａｂｏｕｔ）」という用語は、目標値を含んでいてもよい。

【0111】

本明細書で説明する技術は、少なくとも幾つかの動作を説明した方法として具現化することができる。方法の一部として行われる動作は、任意の適切な方法で順序付けられてもよい。従って、例示的な実施形態では順次的動作として説明されたとしても、幾つかの動作を同時に行うことを含んでいてもよい、説明した順序とは異なる順序で動作が行われる実施形態を、構築することができる。更に、方法は、幾つかの実施形態では説明した動作よりも多い動作を、また他の実施形態では説明した動作よりも少ない動作を含んでいてもよい。

【0112】

本発明の少なくとも１つの例示的な実施形態をこのように説明してきたが、当業者であれば、様々な変更例、修正例、及び改善例を容易に思い付くであろう。そのような変更例、修正例、及び改善例は、本発明の趣旨及び範囲内であることが意図されている。従って、前述の説明は単なる例示に過ぎず、限定することを意図してはいない。本発明は、以下の特許請求の範囲及びその均等物で規定される通りにのみ限定される。

【図1A】

【図1B】

【図1C】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図6】

【図7】

【図8A】

【図8B】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16A】

【図16B】

【図16C】

【図16D】

【図16E】

【図16F】

【図16G】

【図17A】

【図17B】

【図17C】

【図17D】

【図17E】

【図17F】

【図17G】

【図17H】

【図17I】

【図17J】