IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ サムソン エレクトロ−メカニックス カンパニーリミテッド.の特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-05-16
(45)【発行日】2022-05-24
(54)【発明の名称】素子内蔵型印刷回路基板
(51)【国際特許分類】
   H05K 3/46 20060101AFI20220517BHJP
【FI】
H05K3/46 Q
H05K3/46 N
【請求項の数】 6
(21)【出願番号】P 2020087751
(22)【出願日】2020-05-19
(62)【分割の表示】P 2015225802の分割
【原出願日】2015-11-18
(65)【公開番号】P2020145462
(43)【公開日】2020-09-10
【審査請求日】2020-05-19
(31)【優先権主張番号】10-2014-0160570
(32)【優先日】2014-11-18
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ-メカニックス カンパニーリミテッド.
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】ジュン-ヒュン チョ
(72)【発明者】
【氏名】ヨン-ホ バク
(72)【発明者】
【氏名】ユン-グワン コ
(72)【発明者】
【氏名】ジェ-ホーン チョイ
(72)【発明者】
【氏名】ジュン-ヒュン パク
【審査官】ゆずりは 広行
(56)【参考文献】
【文献】特開2003-142831(JP,A)
【文献】特表2008-544512(JP,A)
【文献】特開2009-176994(JP,A)
【文献】国際公開第2010/103695(WO,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H05K 3/46
(57)【特許請求の範囲】
【請求項1】
互いに向かい合う第1面及び第2面を有する絶縁層と、
前記絶縁層の第1面に形成され、前記絶縁層の内側に埋め込まれた埋め込みパターンを含む第1回路層と、
前記絶縁層の第2面に形成され、前記絶縁層の外側に突出した突出パターンを含む第2回路層と、
前記絶縁層の第1面に形成された接着剤層と、
前記絶縁層に埋め込まれ、前記接着剤層に付着した素子と、
前記絶縁層の第1面上に配置され、前記埋め込みパターンの少なくとも一部を露出する開口部を有する第1ソルダレジスト層と、
前記絶縁層の少なくとも一部を貫通し、前記素子と前記第2回路層のそれぞれの少なくとも一部とを互いに連結するマイクロビアと
前記絶縁層の少なくとも一部を貫通し、前記第1及び第2回路層のそれぞれの少なくとも一部を互いに連結する貫通ビアと、を含む素子内蔵型印刷回路基板。
【請求項2】
前記素子は電極部を有し、
前記マイクロビアは前記素子の電極部と連結される請求項1に記載の素子内蔵型印刷回路基板。
【請求項3】
前記接着剤層は非伝導性接着剤層である請求項1または2に記載の素子内蔵型印刷回路基板。
【請求項4】
前記埋め込みパターンは前記素子の外周に形成された回路パターンをさらに含む請求項1から3のいずれか一項に記載の素子内蔵型印刷回路基板。
【請求項5】
記絶縁層の第2面上に配置された第2ソルダレジスト層さらに含む請求項1から4のいずれか一項に記載の素子内蔵型印刷回路基板。
【請求項6】
前記マイクロビアは、前記絶縁層の第2面に行くほど断面の幅が大きくなるテーパ状を有する請求項1から5のいずれか一項に記載の素子内蔵型印刷回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、素子内蔵型印刷回路基板に関する。
【背景技術】
【0002】
携帯電話を始めとしたIT分野の電子機器に対して多機能化が要求されるとともに軽薄短小化が要求され、これに対する技術的な要求に応えるために、IC、半導体チップ、能動素子または受動素子などの電子部品が基板内に挿入される技術が要求されており、近年には様々な方式により基板内に部品を内蔵する技術が開発されている。
【0003】
上記要求を満たすためには、回路の高密度化の技術と素子を埋め込む(Embedded)技術が重要とされており、現在、一般的な工法として採用しているセミアディティブプロセス(Semi Addictive Process、SAP)では微細回路を実現するには限界があった。
【0004】
現在は、銅箔積層板(Copper Clad Laminate、CCL)をコアとして用いて、上記コアにキャビティを形成した後に、上記キャビティに素子を埋め込んでいる。しかし、コアに形成されたキャビティと素子との厚さがそれぞれ一致せず、上記素子と電気的に接続させるための別の層が要求されるのが実情である。
【0005】
一般的な部品内蔵基板は、通常基板の絶縁層にキャビティを形成し、キャビティ内に各種素子やIC及び半導体チップなどの電子部品を挿入する。その後にキャビティ内部と、電子部品が挿入された絶縁層上とにプリプレグなどの接着性樹脂を塗布する。このように接着性樹脂を塗布して、電子部品を固定するとともに絶縁層を形成している。
【先行技術文献】
【特許文献】
【0006】
【文献】米国特許第7,886,433号明細書
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の一側面では、不要な回路層を省略し、厚さを低減させた薄い素子内蔵型印刷回路基板及びその製造方法を提供する。
【0008】
本発明の他の側面では、素子と電極回路との電気的接続のための別途のビアを形成せず、素子と回路層との直接接続が可能な素子内蔵型印刷回路基板及びその製造方法を提供する。
【0009】
本発明のまた他の側面では、平坦な金属層上に接着性物質を形成するに当たって、回路層の厚さよりも薄く形成することができる素子内蔵型印刷回路基板及びその製造方法を提供する。
【0010】
本発明のまた他の側面では、素子の表面に形成された接着剤の拡散を防止するために、回路パターンが上記素子の周りを囲むように形成された素子内蔵型印刷回路基板及びその製造方法を提供する。
【課題を解決するための手段】
【0011】
本発明の一実施形態に係る素子内蔵型印刷回路基板は、互いに向かい合う第1面及び第2面を有する絶縁層と、上記絶縁層の第1面に形成され、上記絶縁層の内側に埋め込まれた埋め込みパターンを含む第1回路層と、上記絶縁層の第2面に形成され、上記絶縁層の外側に突出した突出パターンを含む第2回路層と、上記絶縁層の第1面に形成された接着剤層と、
上記絶縁層に埋め込まれ、上記接着剤層に付着した素子と、上記絶縁層の少なくとも一部を貫通し、上記素子と上記第2回路層のそれぞれの少なくとも一部とを互いに連結するマイクロビアと、上記絶縁層の少なくとも一部を貫通し、上記第1及び第2回路層のそれぞれの少なくとも一部を互いに連結する貫通ビアと、を含む。
【0012】
上記素子内蔵型印刷回路基板において、上記素子は電極部を有し、上記マイクロビアは上記素子の電極部と連結される。
【0013】
上記素子内蔵型印刷回路基板において、上記接着剤層は非伝導性接着剤層である。
【0014】
上記素子内蔵型印刷回路基板において、上記埋め込みパターンは上記素子の外周に形成された回路パターンをさらに含む。
【0015】
上記素子内蔵型印刷回路基板は、上記絶縁層の第1面上に配置された第1ソルダレジスト層と、上記絶縁層の第2面上に配置された第2ソルダレジスト層と、をさらに含む。
【0016】
上記素子内蔵型印刷回路基板において、上記マイクロビアは、上記絶縁層の第2面に行くほど断面の幅が大きくなるテーパ状を有する。
【図面の簡単な説明】
【0017】
図1】本発明の一実施形態に係る素子内蔵型印刷回路基板を示す断面図である。
図2】本発明の他の実施形態に係る素子内蔵型印刷回路基板を示す断面図である。
図3】本発明の一実施形態に係る印刷回路基板における素子の外周に形成された埋め込みパターンの様々な形態を示す平面図である。
図4】本発明の一実施形態に係る印刷回路基板の素子電極部に伝導性接着物質が塗布された様々な形態を示す平面図である。
図5】本発明の一実施形態に係る素子内蔵型印刷回路基板の製造方法を説明するための一工程を示す図である。
図6図5に示す工程に続く工程を示す図である。
図7図6に示す工程に続く工程を示す図である。
図8図7に示す工程に続く工程を示す図である。
図9図8に示す工程に続く工程を示す図である。
図10図9に示す工程に続く工程を示す図である。
図11図10に示す工程に続く工程を示す図である。
図12図11に示す工程に続く工程を示す図である。
図13図12に示す工程に続く工程を示す図である。
図14図13に示す工程に続く工程を示す図である。
図15図14に示す工程に続く工程を示す図である。
図16図15に示す工程に続く工程を示す図である。
図17図16に示す工程に続く工程を示す図である。
図18図17に示す工程に続く工程を示す図である。
図19図18に示す工程に続く工程を示す図である。
図20図19に示す工程に続く工程を示す図である。
図21図20に示す工程に続く工程を示す図である。
図22】本発明の他の実施形態に係る素子内蔵型印刷回路基板の製造方法を説明するための一工程を示す図である。
図23図22に示す工程に続く工程を示す図である。
図24図23に示す工程に続く工程を示す図である。
図25図24に示す工程に続く工程を示す図である。
図26図25に示す工程に続く工程を示す図である。
図27図26に示す工程に続く工程を示す図である。
図28図27に示す工程に続く工程を示す図である。
図29図28に示す工程に続く工程を示す図である。
図30図29に示す工程に続く工程を示す図である。
図31図30に示す工程に続く工程を示す図である。
図32図31に示す工程に続く工程を示す図である。
【発明を実施するための形態】
【0018】
本発明の目的、特定の利点及び新規な特徴は、添付の図面に基づいて以下の詳細な説明や好ましい実施形態により明らかになる。本明細書における各図面の構成要素に参照番号を付するに当たって、同一の構成要素に対しては、たとえ他の図面上に表示されていても、できるだけ同一の番号を有するようにした事に留意しなければならない。
【0019】
また、「第1」、「第2」、「一面」、「他面」などの用語は、一つの構成要素を他の構成要素から区別するために用いられたことに過ぎず、構成要素が上記用語により制限されることはない。
【0020】
以下に本発明を説明するに当たって、本発明の要旨をかえって不要にする、関連のある公知技術に対する詳細な説明は省略する。
【0021】
以下、添付された図面に基づいて本発明の好ましい実施形態を詳細に説明する。
【0022】
<素子内蔵型印刷回路基板>
図1は、本発明の一実施形態に係る素子内蔵型印刷回路基板を示す断面図であり、図2は、本発明の他の実施形態に係る素子内蔵型印刷回路基板を示す断面図である。
【0023】
図1を参照すると、上記印刷回路基板100は、絶縁層40の一面に形成された第1回路層20及び他面に形成された第2回路層30を含む基板と、電極部を有し、上記基板の絶縁層40に埋め込まれた素子90とを含む。
【0024】
ここで、上記素子90の電極部は、上記第1回路層20と接触する。これにより、上記印刷回路基板100は、上記素子90と第1回路層20とを接続させる別途の回路層を形成せずに、直接的に接続されて厚さを薄板化することができる。
【0025】
また、上記素子90の電極部と第1回路層20とが直接的に接続すると、上記別途の回路層、例えばビア26のような回路層を介して上記素子90の電極部と第1回路層20とを接続させる場合よりも接触面積が広く、信頼性を向上することができる。
【0026】
上記絶縁層40としては、通常、印刷回路基板において絶縁素材として用いられる絶縁樹脂であれば、特に限定されず、エポキシ樹脂のような熱硬化性樹脂、ポリイミド(PI)のような熱可塑性樹脂、またはこれらにガラス繊維または無機充電材のような補強材が含浸された樹脂、例えばプリプレグ(Prepreg)を使用することができ、また光により硬化可能な光硬化性樹脂などを用いることができる。例えば、上記絶縁層40としては、プリプレグ、ABF(Ajinomoto Build-up Film)、またはFR-4、BT(Bismaleimide Triazine)などの樹脂を用いることができる。
【0027】
上記素子90は、特に限定されないが、受動素子90であってもよく、具体的に積層セラミックコンデンサ(Multi Layer Ceramic Capacitor、MLCC)を適用することができる。
【0028】
上記印刷回路基板100の絶縁層40の一面に形成された第1回路層20は、上記絶縁層40の内側に形成された埋め込みパターン19及び上記絶縁層40の外側に形成された突出パターン18を含む。また、上記突出パターン18は、上記素子90の電極部と直接的に接続しており、上記埋め込みパターン19と上記素子90とを電気的に接続させることができる。
【0029】
上記素子90は、通常の接着物質により上記印刷回路基板100内に装着されることができる。上記接着物質としては、伝導性樹脂または非伝導性樹脂を用いることができ、本発明の一実施形態に係る印刷回路基板100においては、伝導性樹脂を含む伝導性接着剤層5が上記素子90の電極部と上記突出パターン18との間に介在されることができる。
【0030】
また、図2を参照すると、本発明の他の実施形態に係る印刷回路基板100においては、非伝導性樹脂を含む非伝導性接着剤層7が、上記素子90の外側表面、つまり第1回路層20が形成されている水平方向の外表面に形成されることができる。
【0031】
また、図面には示されていないが、本発明のまた他の実施形態に係る印刷回路基板100においての上記素子90は、通常の接着物質を備えなく、印刷回路基板100内に装着されることができる。上記素子90の電極部の外表面には、低い融点の金属物質がコーティングされている。このため、上記素子90を基板内に実装した後に、熱工程により上記素子90の電極部の外表面にコーティングされた低い融点の金属物質が溶けながら、上記電極部と上記電極部上に形成された上記突出パターン18との間で接着剤の役割をすことができる。したがって、上記素子90は、通常の接着物質を備えなくても印刷回路基板100内に装着されることができる。
【0032】
図3及び図4は、本発明の一実施形態に係る印刷回路基板100において、素子90の外周に形成された埋め込みパターン19の様々な形態を示す平面図、及び素子90の電極部に伝導性接着剤層7が塗布された様々な形態を示す平面図である。
【0033】
図3を参照すると、上記印刷回路基板100の絶縁層40の内側に形成された埋め込みパターン19は、上記素子90の外周に形成可能であり、上記埋め込みパターン19は、図3の(a)から(l)に示すように、様々な形態に形成されることができ、特にこれらに限定されるものではない。また、図3の(f)から(l)は、上記埋め込みパターン19が素子90と接続すると同時に上記延長された埋め込みパターン19により他の回路部と接続できることを示した図である。
【0034】
したがって、図4に示すように、伝導性接着剤を上記素子90の電極部に塗布した場合、熱工程により上記伝導性接着剤の流れ性が高くなり、このとき、上記素子90の電極部の外周に形成された埋め込みパターン19が一種のダムの役割をして、上記伝導性接着剤の拡散を防止することができる。
【0035】
上記素子90の電極部と第2回路層30との間には、電気的接続のためにマイクロビア26を形成することができ、上記第1回路層20と第2回路層30との間には、電気的接続のための貫通ビア26を形成することができる。
【0036】
上記ビア26を含む回路層は、通常銅(Cu)により形成されるが、印刷回路基板分野において回路用伝導性物質として適用するものであれば、制限なく適用することができる。
【0037】
上記絶縁層40の一面に形成された第1回路層20及び他面に形成された第2回路層30を含む基板上には、接続パッドを露出させる保護層として、通常の液状またはフィルム形態のソルダレジスト層70を形成することができる。また、上記ソルダレジスト層70の開口部から露出された接続パッド上には、表面処理層を選択的に形成することができる。
【0038】
上記表面処理層は、当業界に公知されたものであれば、特に限定されなく、例えば、電解金めっき(Electro Gold Plating)、無電解金めっき(Immersion Gold Plating)、OSP(organic solderability preservative)、無電解錫めっき(Immersion Tin Plating)、無電解銀めっき(Immersion Silver Plating)、DIGめっき(Direct Immersion Gold Plating)、HASL(Hot Air Solder Levelling)などを用いて形成することができる。このような過程により形成された接続パッドは、適用目的に合わせてワイヤボンディング用パッドまたはバンプ用パッドとして使用されたり、またはソルダボールのような外部接続端子を装着するためのソルダボール用パッドとして使用されたりすることができる。
【0039】
したがって、本発明の多様な実施形態に係る印刷回路基板100は、素子90と第1回路層20との間の電気的接続のための別途の回路層を備えなく、直接的に接続可能であり、これにより、厚さを薄板化することができる。また、上記素子90の電極部と上記第1回路層20とが直接的に接続される接触面積が広いので、電気的信頼性を向上することができる。
【0040】
<素子内蔵型印刷回路基板の製造方法>
図5から図21は、本発明の一実施形態に係る素子内蔵型印刷回路基板100の製造方法を説明するための工程図であり、重複する構成についての説明は省略する。
【0041】
図5を参照すると、一面または両面に、回路部(a)と素子実装部(b)とを有するキャリア部材60を準備する。
【0042】
上記キャリア部材60は、一対の金属層56と、上記一対の金属層56間に形成されたコア層54とを含む。上記金属層56は、銅で形成することができ、特にこれに限定されるものではない。上記コア層54は、絶縁層、回路層などを形成する際に、これを支持するためのものであって、絶縁材質または金属材質で形成することができる。例えば、上記キャリア部材60としては、銅箔積層板を用いることができる。
【0043】
また、上記キャリア部材60は、コア層54のみで構成されてもよく、または一面にのみ金属層56を有するように構成されてもよい。上記キャリア部材60としては、回路基板分野において支持基板として用いられ、その後デタッチ(Detach)または除去できれば、特に制限せず、使用することができる。
【0044】
図6から図8を参照すると、上記キャリア部材60の両面において、回路部(a)のみに開口部を有するめっきレジスト層91を形成し、上記開口部を金属物質で充填した後、最終的に上記めっきレジスト層91を剥離して上記キャリア部材60の回路部(a)上に第1回路パターン19を形成する。
【0045】
上記第1回路パターン19は、特に限定されず、回路基板分野に公知された通常の工法により形成することができ、上記第1回路パターン19の形成過程は、最終目的の構造に応じて省略可能である。
【0046】
また、上記第1回路パターン19は、上記キャリア部材60の一面のみに形成することも可能であり、最終構造においては絶縁層40の内側に形成された埋め込みパターン19の役割をすることができるが、特にこれに限定されない。
【0047】
図9を参照すると、上記キャリア部材60の素子実装部(b)に、電極部を有する素子90を実装する。上記素子90は、接着物質を用いてキャリア部材60上に固定することができる。
【0048】
ここで、上記素子90をキャリア部材60上に実装する前に、上記キャリア部材60上の上記素子90の電極部が接触する領域に伝導性接着剤層5を形成して上記素子90をキャリア部材60上に固定することができる。
【0049】
上記素子90としては、特に限定されないが、受動素子90であってもよく、具体的に積層セラミックコンデンサを適用することができる。
【0050】
図10から図12を参照すると、上記素子90の実装されたキャリア部材60上に絶縁層40を積層して積層体50を形成する。
【0051】
ここで、図10に示した絶縁層40は、半硬化フィルム形態の構造を有することができ、図11に示した絶縁層40は、上記素子90を収容するためのキャビティが形成された構造を有することができ、特にこれらに限定されるものではない。
【0052】
図13を参照すると、上記キャリア部材60から積層体50を分離する。上記キャリア部材60を除去することにより、上記キャリア部材60の両面に形成された積層体50が、互いに分離して一対の積層体50を得ることができる。また、上記キャリア部材60の一面のみに積層体50を形成し、分離して一つの積層体50のみを得ることも可能である。
【0053】
一方、図14を参照すると、上記キャリア部材60を除去することにより得られた積層体50は、上記キャリア部材60のコア層54のみを除去して得られたものであるが、場合によって、上記コア層54の両面に形成された金属層56を含んだキャリア部材60の全体が除去された積層体50を得ることもできる。
【0054】
上記キャリア部材60を除去する方法は、キャリア部材60の構造及び材質により変更可能であり、上述した方法に特に限定されるものではない。
【0055】
図15を参照すると、上記分離された積層体50に、電気的な層間接続などのためにビアホールを形成する。上記ビアホールの形成は、通常レーザ加工により行われるが、特にこれに限定されない。
【0056】
図16及び図17を参照すると、上記ビアホールの形成された積層体50上にめっきレジスト層92を形成し、上記ビアホールの内部を含んで上記積層体50の両面にパターン化された金属めっき層を形成するために、上記めっきレジスト層92に露光及び現像工程を行う。
【0057】
図18を参照すると、上記ビアホールの内部を含んで積層体50の両面にパターン化された金属めっき層を形成する。すなわち、上記積層体50の一面に上記素子90の電極部と接触する突出パターン(第2回路パターンとも呼ぶ)18を含む第1回路層20を形成し、他面に第2回路層30を形成する。
【0058】
上記第1回路層20は、上記絶縁層40の内側に形成された埋め込みパターン19及び上記絶縁層40の外側に形成された突出パターン18を含むことができ、上記埋め込みパターン19は、上記素子90の外周に形成された回路パターンを含む。
【0059】
伝導性接着剤を上記素子90の電極部に塗布した場合は、熱工程により上記伝導性接着剤の流れ性が高くなるが、このとき、上記素子90の電極部の外周に形成された埋め込みパターン19が一種のダムの役割をして、上記伝導性接着剤の拡散を防止することができる。
【0060】
その後、図19及び図20を参照すると、上記露光及び現像工程によりパターン化されためっきレジスト層92を剥離し、キャリア部材60の金属層56及び第2回路層30の不要な部分の金属層をフラッシュエッチングのような通常の工程により除去する。
【0061】
上述の過程を介して上記第1回路層20及び第2回路層30を形成するステップは、上記素子90の電極部と第2回路層30との間に電気的接続のための複数のマイクロビア26と、上記第1回路層20と第2回路層30との間に層間の電気的接続のための複数の貫通ビア26と、を形成するステップを含む。
【0062】
上述した本発明の一実施形態に係る素子内蔵型印刷回路基板の製造方法は、素子と第1回路層との間に電気的接続のための別途の回路層を備えず、直接的に接続することが可能であり、これにより、厚さを薄板化することができる。また、上記素子の電極部と上記第1回路層とが直接的に接続される接触面積が広いので、電気的信頼性の向上を得ることができる。また、上記第1回路層の埋め込みパターンが上記素子の外周に形成されることにより、上記埋め込みパターンが一種のダムの役割をして接着剤の拡散を防止することができる。
【0063】
図21を参照すると、上記絶縁層40の一面に形成された第1回路層20及び他面に形成された第2回路層30を含む本発明の一実施形態に係る印刷回路基板100では、接続パッドを露出させる保護層として、通常の液状またはフィルム形態のソルダレジスト層70をさらに形成することができる。また、上記ソルダレジスト層70の開口部を介して露出された接続パッド上には、表面処理層を選択的に形成することができる。上記接続パッド及び表面処理層に関する説明は、上述した内容と重複するので省略する。
【0064】
図22から図32は、本発明の他の実施形態に係る素子内蔵型印刷回路基板の製造方法を説明するための工程図であり、重複する構成についての説明は省略する。
【0065】
図22を参照すると、一面または両面に、回路部(a)と素子実装部(b)とを有するキャリア部材60においては、上記回路部(a)上には、第1回路パターン19を形成し、上記素子実装部(b)上には、素子90を実装する前に上記キャリア部材60上に上記素子90が実装されて接触する領域に非伝導性接着剤層7を形成する。
【0066】
上記第1回路パターン19は、特に限定されず、回路基板分野で公知された通常の工法により形成することができ、上記第1回路パターン19の形成過程は、最終目的の構造に応じて省略可能である。
【0067】
また、上記第1回路パターン19は、上記キャリア部材60の一面のみに形成することも可能であり、最終構造では絶縁層40の内側に形成された埋め込みパターン19の役割をすることができるが、特にこれに限定されない。
【0068】
図23を参照すると、上記非伝導性接着剤層7を含んで形成されたキャリア部材60の素子実装部(b)上に、電極部を有する素子90を実装する。上記素子90は、上記非伝導性接着剤層7を用いてキャリア部材60上に固定されることができる。
【0069】
上記素子90は、特に限定されないが、受動素子90であってもよく、具体的に積層セラミックコンデンサを適用することができる。
【0070】
図24を参照すると、上記素子90が実装されたキャリア部材60上に絶縁層40を積層して積層体50を形成する。上記絶縁層40は、半硬化状態のフィルム状の構造を有することができ、上記素子90を収容するためのキャビティが形成された構造を有することができるが、特にこれらに限定されることはない。
【0071】
図25を参照すると、上記キャリア部材60から積層体50を分離する。上記キャリア部材60が除去されることにより、上記キャリア部材60の両面に形成された積層体50が互いに分離して、一対の積層体50を得ることができる。また、上記キャリア部材60の一面にのみ積層体50を形成し、分離することにより1つの積層体50のみを得ることも可能である。
【0072】
図26を参照すると、上記キャリア部材60を除去することにより得られた積層体50は、上記キャリア部材60のコア層54のみを除去して得られたものであるが、場合によって、上記コア層54の両面に形成された金属層56を含んだキャリア部材60の全体が除去された積層体50を得ることもできる。
【0073】
上記キャリア部材60を除去する方法は、キャリア部材60の構造及び材質により変更可能であり、上述した方法のみに特に限定されることはない。
【0074】
図27を参照すると、上記分離された積層体50に電気的な層間接続などのためにビアホールを形成する。上記ビアホールを形成するために、通常レーザ加工を用いることができるが、特にこれに限定されるものではない。また、上記積層体50は、別のレーザ加工をさらに行うことにより、上記素子90の電極部上に形成された非伝導性接着剤層7を除去する。これは、後述する上記素子90の電極部と回路との電気的な接続のために絶縁物質を除去するためである。
【0075】
図28を参照すると、上記ビアホールが形成された積層体50上に、パターン化された金属めっき層を形成するために、上記めっきレジスト層92に露光及び現像工程を行う。
【0076】
図29を参照すると、上記ビアホールの内部を含んで積層体50の両面にパターン化された金属めっき層を形成する。すなわち、上記積層体50の一面に上記素子90の電極部と接触する突出パターン(第2回路パターンとも呼ぶ)18を含む第1回路層20を形成し、他面に第2回路層30を形成する。
【0077】
上記第1回路層20は、上記絶縁層40の内側に形成された埋め込みパターン19と上記絶縁層40の外側に形成された突出パターン18とを含むことができ、上記埋め込みパターン19は、上記素子90の外周に形成された回路パターンを含む。
【0078】
その後、図30及び図31を参照すると、上記露光及び現像工程によりパターン化されためっきレジスト層92を剥離し、キャリア部材60の金属層56及び第2回路層30の不要な部分の金属層をフラッシュエッチングのような通常の工程を用いて除去する。
【0079】
上述の過程を介して上記第1回路層20及び第2回路層30を形成するステップは、上記素子90の電極部と第2回路層30との間に電気的接続のための複数のマイクロビア26と、上記第1回路層20と第2回路層30との間に層間電気的接続のための複数の貫通ビア26を形成するステップをさらに含む。
【0080】
図32を参照すると、上記絶縁層40の一面に形成された第1回路層20及び他面に形成された第2回路層30を含む印刷回路基板100上には、接続パッドを露出させる保護層として、通常の液状またはフィルム形態のソルダレジスト層70を形成することができる。また、上記ソルダレジスト層70の開口部を介して露出された接続パッド上には、選択的に表面処理層を形成することができる。上記接続パッド及び表面処理層に関する説明は上述した内容と重複するので省略する。
【0081】
上述した本発明の他の実施形態に係る素子内蔵型印刷回路基板の製造方法は、接着剤層を伝導性ではなく非伝導性物質で形成することであって、素子と第1回路層との間の電気的接続のための別途の回路層を備えなくても直接的に接続可能となり、これにより厚さを薄板化することができる。また、上記素子の電極部と上記第1回路層とが直接的に接続される接触面積が広いので、電気的信頼性を向上することができる。
【0082】
また、図面には示されていないが、本発明のまた他の実施形態に係る印刷回路基板の製造方法では、上記素子を基板内に固定させるための別途の接着剤を使用せず、印刷回路基板を製造することができる。
【0083】
これは、上記素子の電極部の外表面に低い融点の金属物質がコーティングされており、上記素子を基板内に実装した後に、熱工程により上記素子の電極部の外表面にコーティングされた低い融点の金属物質が溶けながら、上記電極部と上記電極部上に形成された上記突出パターンとの間で接着剤の役割をすることができるからである。したがって、上記素子は通常の接着物質がなくても、印刷回路基板内に装着することが可能となり、これにより、接着剤の形成工程が不要となってリードタイム(Lead Time)が減少し、費用が低減する効果がある。
【0084】
以上、本発明を具体的な実施形態を参照して詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明がこれに限定されるものではなく、本発明の技術的思想内で当分野の通常の知識を有する者により、その変形や改良が可能であることが明らかである。
【0085】
本発明の単純な変形及び変更は、すべて本発明の領域に属するものであり、本発明の具体的な保護範囲は、添付された特許請求範囲により明確になるであろう。
【符号の説明】
【0086】
5 伝導性接着剤層
7 非伝導性接着剤層
18 突出パターン(第2回路パターン)
19 埋め込みパターン(第1回路パターン)
20 第1回路層
26 ビア
30 第2回路層
40 絶縁層
50 積層体
54 コア層
56 金属層
60 キャリア部材
70 ソルダレジスト層
90 素子
91、92 めっきレジスト層
100 印刷回路基板
(a) 回路部
(b) 素子実装部
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31
図32