特許 7074853 ＰＢＣＨ送信方法および送信装置、ならびにＰＢＣＨ受信方法および受信装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-05-16

(45)【発行日】2022-05-24

(54)【発明の名称】ＰＢＣＨ送信方法および送信装置、ならびにＰＢＣＨ受信方法および受信装置

(51)【国際特許分類】

   H03M 13/13 20060101AFI20220517BHJP

   H04L 1/00 20060101ALI20220517BHJP

   H04L 27/26 20060101ALI20220517BHJP

【ＦＩ】

H03M13/13

H04L1/00 A

H04L27/26 113

【請求項の数】 19

(21)【出願番号】P 2020526311

(86)(22)【出願日】2018-11-14

(65)【公表番号】

(43)【公表日】2021-01-28

(86)【国際出願番号】 KR2018013919

(87)【国際公開番号】W WO2019098677

(87)【国際公開日】2019-05-23

【審査請求日】2020-05-12

(31)【優先権主張番号】62/587,451

(32)【優先日】2017-11-16

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/591,763

(32)【優先日】2017-11-28

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/592,354

(32)【優先日】2017-11-29

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/593,221

(32)【優先日】2017-11-30

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】502032105

【氏名又は名称】エルジー エレクトロニクス インコーポレイティド

【氏名又は名称原語表記】ＬＧ ＥＬＥＣＴＲＯＮＩＣＳ ＩＮＣ．

【住所又は居所原語表記】１２８， Ｙｅｏｕｉ－ｄａｅｒｏ， Ｙｅｏｎｇｄｅｕｎｇｐｏ－ｇｕ， ０７３３６ Ｓｅｏｕｌ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100123582

【弁理士】

【氏名又は名称】三橋 真二

(74)【代理人】

【識別番号】100165191

【弁理士】

【氏名又は名称】河合 章

(74)【代理人】

【識別番号】100114018

【弁理士】

【氏名又は名称】南山 知広

(74)【代理人】

【識別番号】100159259

【弁理士】

【氏名又は名称】竹本 実

(72)【発明者】

【氏名】ノ カンソク

(72)【発明者】

【氏名】キム ポンヘ

(72)【発明者】

【氏名】シン チョンウォン

(72)【発明者】

【氏名】コ ヒョンソ

(72)【発明者】

【氏名】キム トンキョ

【審査官】齊藤 晶

(56)【参考文献】

【文献】国際公開第２０１７／１０６２４６（ＷＯ，Ａ２）

【文献】韓国公開特許第１０－２０１７－００９７１９０（ＫＲ，Ａ）

【文献】MediaTek Inc.，PBCH Coding Design[online]，3GPP TSG RAN WG1 #90b R1-1718345，Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_90b/Docs/R1-1718345.zip>

【文献】NTT DOCOMO, INC.，Discussion on NR-PBCH contents and payload size[online]，3GPP TSG RAN WG1 #90 R1-1713897，Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_90/Docs/R1-1713897.zip>

【文献】Samsung，Remaining details on NR-PBCH[online]，3GPP TSG RAN WG1 #90b R1-1718817，Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_90b/Docs/R1-1718817.zip>

【文献】Sequans Communications，Scrambling sequence design for PBCH[online]，3GPP TSG RAN WG1 #90b R1-1718524，Internet<URL:http://www.3gpp.org/ftp/tsg_ran/WG1_RL1/TSGR1_90b/Docs/R1-1718524.zip>

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｍ １３／１３

Ｈ０４Ｌ １／００

Ｈ０４Ｌ ２７／２６

３ＧＰＰ ＴＳＧ ＲＡＮ ＷＧ１－４

ＳＡ ＷＧ１－４

ＣＴ ＷＧ１－４

(57)【特許請求の範囲】

【請求項1】

無線通信システムにおいて送信装置が物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）を送信する方法であって、
ポーラシーケンスに基づいて前記ＰＢＣＨに関する情報をサイズＮ＝５１２のポーラ符号の入力ビット位置にマッピングすることと、
前記ポーラ符号に基づいて前記ＰＢＣＨに関する情報をエンコードすることと、
前記ポーラ符号に基づいてエンコードされた情報を有する前記ＰＢＣＨを送信することと、を有し、
前記ＰＢＣＨに関する情報は、（ｉ）ハーフフレーム情報と、（ｉｉ）同期信号およびＰＢＣＨブロック（Synchronization Signal and PBCH Block、ＳＳＢ）インデックス情報と、を有し、
前記ハーフフレーム情報は、１ビットであり、前記ポーラ符号の入力ビット位置０～５１１のうちの入力ビット位置２４７にマッピングされ、
前記ＳＳＢインデックス情報は、３ビットであり、前記ポーラ符号の入力ビット位置２５３、２５４および２５５にマッピングされる、送信方法。

【請求項2】

前記情報を有する前記ＰＢＣＨの総ペイロードサイズは、５６ビットである、請求項１に記載の送信方法。

【請求項3】

前記ポーラシーケンスは、前記ポーラ符号の前記入力ビット位置０～５１１を信頼度の昇順に整列するビットインデックス０～５１１を有するシーケンスを有する、請求項１または２に記載の送信方法。

【請求項4】

前記ＰＢＣＨに関する情報は、前記ＰＢＣＨが属するフレームに対するシステムフレーム番号を有し、前記システムフレーム番号は、１０ビットであり、
前記システムフレーム番号の２番目および３番目の最下位ビット（Least Significant Bit、ＬＳＢ）は、それぞれ、前記ポーラ符号の入力ビット位置４４１、４６９にマッピングされ、
前記システムフレーム番号のその他の８つのビットは、前記ポーラ符号の入力ビット位置３６７、３７５、４１５、４４４、４７０、４７３、４８３および４８５にマッピングされる、請求項１～３のいずれか一項に記載の送信方法。

【請求項5】

前記ＰＢＣＨを送信することは、前記ＰＢＣＨに関する復調用参照信号を有する前記ＰＢＣＨを送信することを有する、請求項１～４のいずれか一項に記載の送信方法。

【請求項6】

無線通信システムにおいて受信装置が物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）を受信する方法であって、
前記ＰＢＣＨを受信することと、
前記ＰＢＣＨに関する情報をサイズＮ＝５１２のポーラ符号に基づいてデコードすることと、を有し、
前記ＰＢＣＨに関する情報は、ポーラシーケンスに基づく前記情報と前記ポーラ符号の入力ビット位置との間のマッピング関係に基づいてデコードされ、
前記ＰＢＣＨに関する情報は、（ｉ）ハーフフレーム情報と、（ｉｉ）同期信号およびＰＢＣＨブロック（Synchronization Signal and PBCH Block、ＳＳＢ）インデックス情報と、を有し、
前記ハーフフレーム情報は、１ビットであり、前記ＳＳＢインデックス情報は、３ビットであり、
前記マッピング関係は、
前記ハーフフレーム情報を、前記ポーラ符号の入力ビット位置０～５１１のうちの入力ビット位置２４７にマッピングすることと、
前記ＳＳＢインデックス情報を、前記ポーラ符号の入力ビット位置２５３、２５４および２５５にマッピングすることと、を有する、受信方法。

【請求項7】

前記情報を有する前記ＰＢＣＨの総ペイロードサイズは、５６ビットである、請求項６に記載の受信方法。

【請求項8】

前記ポーラシーケンスは、前記ポーラ符号の入力ビット位置０～５１１を信頼度の昇順に整列するビットインデックス０～５１１を有するシーケンスを有する、請求項６または７に記載の受信方法。

【請求項9】

前記ＰＢＣＨに関する情報は、前記ＰＢＣＨが属するフレームに対するシステムフレーム番号を有し、前記システムフレーム番号は、１０ビットであり、
前記マッピング関係は、
前記システムフレーム番号の２番目および３番目の最下位ビット（Least Significant Bit、ＬＳＢ）を、それぞれ、前記ポーラ符号の入力ビット位置４４１、４６９にマッピングすることと、
前記システムフレーム番号のその他の８つのビットを、前記ポーラ符号の入力ビット位置３６７、３７５、４１５、４４４、４７０、４７３、４８３および４８５にマッピングすることと、を有する、請求項６～８のいずれか一項に記載の受信方法。

【請求項10】

前記ＰＢＣＨを受信することは、前記ＰＢＣＨに関する復調用参照信号を有する前記ＰＢＣＨを受信することを有する、請求項６～９のいずれか一項に記載の受信方法。

【請求項11】

無線通信システムにおいて物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）を送信する送信装置であって、
トランシーバと、
プロセッサと、
前記プロセッサに動作を行わせる少なくとも１つのプログラミングを記憶するメモリと、を有し、
前記動作は、
ポーラシーケンスに基づいて前記ＰＢＣＨに関する情報をサイズＮ＝５１２のポーラ符号の入力ビット位置にマッピングすることと、
前記ポーラ符号に基づいて前記ＰＢＣＨに関する情報をエンコードすることと、
前記ポーラ符号に基づいてエンコードされた情報を有する前記ＰＢＣＨを送信することと、を有し、
前記ＰＢＣＨに関する情報は、（ｉ）ハーフフレーム情報と、（ｉｉ）同期信号およびＰＢＣＨブロック（Synchronization Signal and PBCH Block、ＳＳＢ）インデックス情報と、を有し、
前記ハーフフレーム情報は、１ビットであり、前記ポーラ符号の入力ビット位置０～５１１のうちの入力ビット位置２４７にマッピングされ、
前記ＳＳＢインデックス情報は、３ビットであり、前記ポーラ符号の入力ビット位置２５３、２５４および２５５にマッピングされる、送信装置。

【請求項12】

前記情報を有する前記ＰＢＣＨの総ペイロードサイズは、５６ビットである、請求項１１に記載の送信装置。

【請求項13】

前記ポーラシーケンスは、前記ポーラ符号の入力ビット位置０～５１１を信頼度の昇順に整列するビットインデックス０～５１１を有するシーケンスを有する、請求項１１または１２に記載の送信装置。

【請求項14】

前記ＰＢＣＨに関する情報は、前記ＰＢＣＨが属するフレームに対するシステムフレーム番号を有し、前記システムフレーム番号は、１０ビットであり、
前記システムフレーム番号の２番目および３番目の最下位ビット（Least Significant Bit、ＬＳＢ）は、それぞれ、前記ポーラ符号の入力ビット位置４４１、４６９にマッピングされ、前記システムフレーム番号のその他の８つのビットは、前記ポーラ符号の入力ビット位置３６７、３７５、４１５、４４４、４７０、４７３、４８３および４８５にマッピングされる、請求項１１～１３のいずれか一項に記載の送信装置。

【請求項15】

前記動作は、さらに、
前記ＰＢＣＨに関する復調用参照信号を有する前記ＰＢＣＨを送信することを有する、請求項１１～１４のいずれか一項に記載の送信装置。

【請求項16】

無線通信システムにおいて物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）を受信する受信装置であって、
トランシーバと、
プロセッサと、
前記プロセッサに動作を行わせる少なくとも１つのプログラミングを記憶するメモリと、を有し、
前記動作は、
前記ＰＢＣＨを受信することと、
前記ＰＢＣＨに関する情報をサイズＮ＝５１２のポーラ符号に基づいてデコードすることと、を有し、
前記ＰＢＣＨに関する情報は、ポーラシーケンスに基づく前記情報と前記ポーラ符号の入力ビット位置との間のマッピング関係に基づいてデコードされ、
前記ＰＢＣＨに関する情報は、（ｉ）ハーフフレーム情報と、（ｉｉ）同期信号およびＰＢＣＨブロック（Synchronization Signal and PBCH Block、ＳＳＢ）インデックス情報と、を有し、
前記ハーフフレーム情報は、１ビットであり、前記ＳＳＢインデックス情報は、３ビットであり、
前記マッピング関係は、
前記ハーフフレーム情報を、前記ポーラ符号の入力ビット位置０～５１１のうちの入力ビット位置２４７にマッピングすることと、
前記ＳＳＢインデックス情報を、前記ポーラ符号の入力ビット位置２５３、２５４および２５５にマッピングすることと、を有する、受信装置。

【請求項17】

前記情報を有する前記ＰＢＣＨの総ペイロードサイズは、５６ビットである、請求項１６に記載の受信装置。

【請求項18】

前記ＰＢＣＨに関する情報は、前記ＰＢＣＨが属するフレームに対するシステムフレーム番号を有し、前記システムフレーム番号は、１０ビットであり、
前記マッピング関係は、
前記システムフレーム番号の２番目および３番目の最下位ビット（Least Significant Bit、ＬＳＢ）を、それぞれ、前記ポーラ符号の入力ビット位置４４１、４６９にマッピングすることと、
前記システムフレーム番号のその他の８つのビットを、前記ポーラ符号の入力ビット位置３６７、３７５、４１５、４４４、４７０、４７３、４８３および４８５にマッピングすることと、を有する、請求項１６または１７に記載の受信装置。

【請求項19】

前記動作は、さらに、
前記ＰＢＣＨに関する復調用参照信号を有する前記ＰＢＣＨを受信することを有する、請求項１６～１８のいずれか一項に記載の受信装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、無線通信システムに関し、より詳しくは、物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）を送受信する方法および装置に関する。

【背景技術】

【0002】

機器間（Machine-to-Machine、Ｍ２Ｍ）通信およびマシン（機械）タイプ通信（Machine Type Communication、ＭＴＣ）などと、高いデータ送信量を要求するスマートフォン、タブレットＰＣなどの様々な装置および技術と、が出現および普及している。これに伴い、セルラ網（cellular network）で処理されることが要求されるデータ量も急増している。このように急増しているデータ処理要求量を満たすために、より多くの周波数帯域を効率的に用いるためのキャリアアグリゲーション（搬送波集約）（carrier aggregation）技術、コグニティブ（認知）無線（cognitive radio）技術などと、限られた周波数内で送信されるデータ容量を高めるためのマルチ（多重）アンテナ技術、複数基地局協調（multi-base station cooperation）技術などと、が発展している。

【0003】

さらに多くの通信装置がより大きな通信容量を要求することにより、レガシ無線アクセス（接続）技術（Radio Access Technology、ＲＡＴ）に比べて向上したモバイル広帯域（enhanced Mobile BroadBand、ｅＭＢＢ）通信の必要性が高まっている。また、多数の機器およびモノ（object）を接続（連結）して（connecting）いつでもどこでも多様なサービスを提供する大規模マシンタイプ通信（massive Machine Type Communications、ｍＭＴＣ）が次世代通信の主要な争点の１つになっている。

【0004】

さらに、信頼性およびレイテンシ（待機時間）（latency）などにセンシティブ（敏感）なサービス／ＵＥを考慮して設計される通信システムも考えられている。次世代無線アクセス技術の導入は、ｅＭＢＢ通信、ｍＭＴＣ、超高信頼性および低レイテンシ通信（Ultra-Reliable And Low Latency Communication、ＵＲＬＬＣ）などを考慮して議論されている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

新しい無線通信技術の導入から、基地局が所定リソース領域でサービスを提供すべきＵＥの個数が増加するだけでなく、上記基地局がサービスを提供するＵＥと送受信するデータおよび制御情報の量も増加している。基地局がＵＥとの通信に利用可能な無線リソースの量は有限であるため、基地局が、有限の無線リソースを用いて上りリンク／下りリンクデータおよび／または上りリンク／下りリンク制御情報を、ＵＥから／に効率的に受信／送信するための新しい方式が要求される。言い換えれば、ノードの密度が増加および／またはユーザ機器の密度が増加することにより、高密度のノードあるいは高密度のユーザ機器を通信に効率的に利用するための方式が要求されている。

【0006】

技術の発達に伴い、既存では使用されなかった周波数帯域の利用が議論されているが、新しく導入される周波数帯域は、既存の周波数帯域とその特性が異なるので、既存の通信技術をそのまま適用することはできない。したがって、新しく通信に使用される周波数帯域に適した通信技術の導入が求められている。

【0007】

新しい通信システムでは、チャネルコーディング性能の向上のために、ポーラ符号（Polar codes）の使用が考慮されている。一般的にポーラ符号のサイズは、チャネルコーディングに使用される他のコードに比べて遥かに大きい。したがって、ポーラ符号がチャネルコーディングに使用される場合、ポーラ符号のデコーディング（復号）の速度を向上させる方法が求められる。

【0008】

本発明で遂げようとする技術的目的は、以上で言及した事項に限定されず、言及していない別の技術的課題は、以下に説明する本発明の詳細な説明から、本発明の属する技術の分野における通常の知識を有する者によって明確に理解されるであろう。

【課題を解決するための手段】

【0009】

本発明の一態様として、無線通信システムにおいて送信装置が物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）を送信する方法が提供される。該方法は、ポーラ（極）シーケンス（Polar sequence）に基づいてＰＢＣＨ内の情報をサイズＮ＝５１２のポーラ符号のビット位置にマッピングすることと、ポーラ符号に基づいて情報をエンコード（符号化）することと、情報を有するＰＢＣＨを送信することと、を有する。情報は、ハーフフレーム情報と同期信号およびＰＢＣＨブロック（Synchronization Signal and PBCH Block、ＳＳＢ）インデックス情報とを有する。ハーフフレーム情報は、１ビットであり、ポーラ符号のビット位置０～５１１のうちのビット位置２４７にマッピングされる。ＳＳＢインデックス情報は、３ビットであり、ポーラ符号のビット位置２５３、２５４および２５５にマッピングされる。

【0010】

本発明の他の様相として、無線通信システムにおいて受信装置が物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）を受信する方法が提供される。該方法は、ＰＢＣＨを受信することと、ＰＢＣＨ内の情報をサイズＮ＝５１２のポーラ符号に基づいてデコード（復号）することと、を有する。情報は、情報とポーラ符号のビット位置との間のマッピング関係に基づいてデコードされる。情報は、ハーフフレーム情報と同期信号およびＰＢＣＨブロック（Synchronization Signal and PBCH Block、ＳＳＢ）インデックス情報とを有する。ハーフフレーム情報は、１ビットであり、ＳＳＢインデックス情報は、３ビットである。マッピング関係は、ハーフフレーム情報が、ポーラ符号のビット位置０～５１１のうちのビット位置２４７にマッピングされることと、ＳＳＢインデックス情報が、ポーラ符号のビット位置２５３、２５４および２５５にマッピングされることと、を有する。

【0011】

本発明のさらに他の様相として、無線通信システムにおいて物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）を送信する送信装置が提供される。送信装置は、トランシーバと、トランシーバと動作可能に接続されたプロセッサと、を有する。プロセッサは、ポーラ（極）シーケンス（Polar sequence）に基づいてＰＢＣＨ内の情報をサイズＮ＝５１２のポーラ符号のビット位置にマッピングし、ポーラ符号に基づいて情報をエンコードし、情報を有するＰＢＣＨを送信するようにトランシーバを制御する、ように構成される。情報は、ハーフフレーム情報と同期信号およびＰＢＣＨブロック（Synchronization Signal and PBCH Block、ＳＳＢ）インデックス情報とを有する。ハーフフレーム情報は、１ビットであり、プロセッサは、ハーフフレーム情報をポーラ符号のビット位置０～５１１のうちのビット位置２４７にマッピングするように構成される。ＳＳＢインデックス情報は、３ビットであり、プロセッサは、ＳＳＢインデックス情報をポーラ符号のビット位置２５３、２５４および２５５にマッピングするように構成される。

【0012】

本発明のさらに他の様相として、無線通信システムにおいて物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）を受信する受信装置が提供される。受信装置は、トランシーバと、トランシーバと動作可能に接続されたプロセッサと、を有する。プロセッサは、ＰＢＣＨを受信するようにトランシーバを制御し、ＰＢＣＨ内の情報をサイズＮ＝５１２のポーラ符号に基づいてデコードするように構成される。プロセッサは、情報を情報とポーラ符号のビット位置との間のマッピング関係に基づいてデコードするように構成される。情報は、ハーフフレーム情報と同期信号およびＰＢＣＨブロック（Synchronization Signal and PBCH Block、ＳＳＢ）インデックス情報とを有する。ハーフフレーム情報は１ビットであり、ＳＳＢインデックス情報は３ビットである。マッピング関係は、ハーフフレーム情報をポーラ符号のビット位置０～５１１のうちのビット位置２４７にマッピングすることと、ＳＳＢインデックス情報をポーラ符号のビット位置２５３、２５４および２５５にマッピングすることと、を有する。

【0013】

本発明の各様相において、情報を有するＰＢＣＨの総ペイロードサイズ（total payload size）は、５６ビットである。

【0014】

本発明の各様相において、ポーラシーケンスは、ポーラ符号のビット位置０～５１１に１：１で対応するビットインデックス０～５１１が信頼度の昇順に整列するシーケンスを有する。

【0015】

本発明の各様相において、情報は、ＰＢＣＨが属するフレームに対するシステムフレーム番号を有する。本発明の各様相において、システムフレーム番号の２番目および３番目の最下位ビット（Least Significant Bit、ＬＳＢ）は、ポーラ符号のビット位置４４１、４６９にマッピングされる。本発明の各様相において、システムフレーム番号のその他の８つのビットは、ポーラ符号のビット位置３６７、３７５、４１５、４４４、４７０、４７３、４８３および４８５にマッピングされる。

【0016】

上記の課題解決方法は、本発明の実施例の一部に過ぎず、本願発明の技術的特徴が反映された様々な実施例は、当該技術の分野における通常の知識を有する者によって、以下に説明する本発明の詳細な説明から導出されて理解されるであろう。

【発明の効果】

【0017】

本発明によれば、無線通信信号を効率的に送受信することができる。これにより、無線通信システム全体の処理量（スループット）（throughput）が向上する。

【0018】

本発明によれば、無線通信システムにおいて、信号を効率的かつ低いエラーレート（率）で送受信することができる。

【0019】

また、本発明によれば、ポーラ符号がチャネルコーディングに使用される場合、デコーディング速度が向上する。

【0020】

また、本発明によれば、特定のビットをポーラ符号の特定のビット位置に割り当てることにより、ブロックエラーレート（Block Error Ratio、ＢＬＥＲ）を改善することができる。

【0021】

本発明に係る効果は、以上で言及した効果に制限されず、言及していない他の効果は、以下の発明の詳細な説明から、本発明の属する技術の分野における通常の知識を有する者には明確に理解されるであろう。

【図面の簡単な説明】

【0022】

【図1】ＬＴＥ／ＬＴＥ－Ａシステムにおけるトランスポート（輸送）ブロック（transport block）の処理過程を例示する図である。

【図2】エンコードされたコードブロックの体系的な（Systematic）部分とパリティ（parity）部分とを分離してレートマッチングを行うことを示すブロック図である。

【図3】循環バッファ（circular buffer）の内部（internal structure）を示す図である。

【図4】ポーラ符号のエンコーダのブロック図である。

【図5】チャネル二極化（二極化）（polarization）のためのチャネル結合（channel combining）およびチャネル分割（channel splitting）の概念を例示する図である。

【図6】ポーラ符号のためのＮ番目のレベルのチャネル結合を例示する図である。

【図7】リスト－Ｌデコーディング（list-L decoding）過程でデコーディングパス（経路）（path）の進展（進化）（evolution）を例示する図である。

【図8】ポーラ符号において情報ビットが割り当てられる位置を選択する概念を説明する図である。

【図9】ポーラ符号に対するパンクチャおよび情報ビット割り当てを例示する図である。

【図10】従来の（通常的な）（conventional）巡回冗長検査（Cyclic Redundancy Check、ＣＲＣ）コードおよび分散（distributed）ＣＲＣコードの概念を説明する図である。

【図11】既存のＬＴＥシステムにおけるエンコーディング（符号化）過程およびデコーディング過程を例示する図である。

【図12】フレーム構造を例示する図である。

【図13】同期信号ブロック（Synchronization Signal Block、ＳＳＢ）および物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）ブロックの構造を例示する図である。

【図14】ＰＢＣＨに対する信号処理過程を例示する図である。

【図15】本発明の例によるＰＢＣＨ送信の流れを例示する図である。

【図16】ポーラ符号に対する入力ビットインデックスのビットエラーレート（Bit Error Rate、ＢＥＲ）を示す図である。

【図17】本発明で例示するビット位置の例に対する性能比較を示す図である。

【図18】同期信号ブロック（Synchronization Signal Block、ＳＳＢ）に含まれるタイミング情報ビットフィールドを例示する図である。

【図19】本発明を行う送信装置１０および受信装置２０の構成要素を示すブロック図である。

【発明を実施するための形態】

【0023】

本発明の理解を助けるために詳細な説明の一部として含まれる添付図面は、本発明に関する実施例を提供し、詳細な説明と共に本発明の技術的思想を説明する。

【0024】

以下、本発明に係る好適な実施形態を、添付図面を参照して詳しく説明する。添付図面と共に以下に開示される詳細な説明は、本発明の例示的な実施形態を説明するためのものであり、本発明が実施し得る唯一の実施形態を示すためのものではない。以下の詳細な説明は、本発明の完全な理解を提供するために具体的な細部事項を含む。しかしながら、当業者にとってはこのような具体的な細部事項なしでも本発明を実施できることは明らかである。

【0025】

場合によって、本発明の概念が曖昧になることを避けるために、公知の構造および装置を省略したり、各構造および装置の中核機能を中心にしたブロック図の形式で示すことができる。また、この明細書全体を通じて同一の構成要素については同一の図面符号を付して説明する。

【0026】

以下に説明する技法（technique）および装置、システムは、様々な無線多元（多重）接続システムに適用することができる。多元接続システムの例には、ＣＤＭＡ（Code Division Multiple Access）システム、ＦＤＭＡ（Frequency Division Multiple Access）システム、ＴＤＭＡ（Time Division Multiple Access）システム、ＯＦＤＭＡ（Orthogonal Frequency Division Multiple Access）システム、ＳＣ－ＦＤＭＡ（Single Carrier Frequency Division Multiple Access）システム、ＭＣ－ＦＤＭＡ（Multi Carrier Frequency Division Multiple Access）システムなどがある。ＣＤＭＡは、ＵＴＲＡ（Universal Terrestrial Radio Access）またはＣＤＭＡ２０００などの無線技術（technology）によって具現することができる。ＴＤＭＡは、ＧＳＭ（登録商標）（Global System for Mobile communication）、ＧＰＲＳ（General Packet Radio Service）、ＥＤＧＥ（Enhanced Data Rates for GSM Evolution）（すなわち、ＧＥＲＡＮ）などの無線技術によって具現することができる。ＯＦＤＭＡは、ＩＥＥＥ（Institute of Electrical and Electronics Engineers）８０２．１１（Ｗｉ－Ｆｉ）、ＩＥＥＥ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ８０２－２０、Ｅ－ＵＴＲＡ（evolved-UTRA）などの無線技術によって具現することができる。ＵＴＲＡは、ＵＭＴＳ（Universal Mobile Telecommunication System）の一部であり、３ＧＰＰ（3rd Generation Partnership Project）ＬＴＥ（Long Term Evolution）は、Ｅ－ＵＴＲＡを用いるＥ－ＵＭＴＳの一部である。３ＧＰＰ ＬＴＥは、下りリンク（DownLink、ＤＬ）ではＯＦＤＭＡを採択し、上りリンク（UpLink、ＵＬ）ではＳＣ－ＦＤＭＡを採択している。ＬＴＥ－Ａ（LTE-Advanced）は、３ＧＰＰ ＬＴＥの進展した形態である。説明の便宜のために、以下では、本発明が３ＧＰＰベース（基盤）通信システム、例えば、ＬＴＥ／ＬＴＥ－Ａ、ＮＲに適用される場合を仮定して説明する。しかしながら、本発明の技術的特徴がこれに制限されるものではない。例えば、以下の詳細な説明は、移動通信システムが３ＧＰＰ ＬＴＥ／ＬＴＥ－Ａ／ＮＲシステムに対応する移動通信システムに基づいて説明されていても、３ＧＰＰ ＬＴＥ／ＬＴＥ－Ａ／ＮＲ特有の事項以外は、他の任意の移動通信システムにも適用可能である。

【0027】

後述する本発明の実施例において、装置が“仮定する”という表現は、チャネルを送信する主体が該当の“仮定”に符合するようにチャネルを送信することを意味する。チャネルを受信する主体は、チャネルが該当の（対応する）（corresponding）“仮定”に符合するように送信されたという前提の下で、該当の“仮定”に符合する形態でチャネルを受信あるいは復号するものであることを意味する。

【0028】

本発明において、ＵＥは、固定していても移動性を有していてもよく、基地局（Base Station、ＢＳ）と通信してユーザデータおよび／または各種制御情報を送受信する各種機器がこれに属する。ＵＥは、端末（Terminal Equipment）、ＭＳ（Mobile Station）、ＭＴ（Mobile Terminal）、ＵＴ（User Terminal）、ＳＳ（Subscribe Station）、無線機器（wireless device）、ＰＤＡ（Personal Digital Assistant）、無線モデム（wireless modem）、携帯機器（handheld device）などと呼ぶこともできる。また、本発明において、ＢＳは、一般に、ＵＥおよび／または他のＢＳと通信する固定局（fixed station）のことをいい、ＵＥおよび他のＢＳと通信して各種データおよび制御情報を交換する。ＢＳは、ＡＢＳ（Advanced Base Station）、ＮＢ（Node-B）、ｅＮＢ（evolved-NodeB）、ＢＴＳ（Base Transceiver System）、接続ポイント（Access Point）、ＰＳ（Processing Server）などの他の用語で呼ぶこともできる。特に、ＵＴＲＡＮの基地局はＮｏｄｅ－Ｂ、Ｅ－ＵＴＲＡＮの基地局はｅＮＢ、また、新しい無線アクセス技術ネットワーク（new radio access technology network）の基地局はｇＮＢ、とも呼ばれる。以下、説明の便宜のために、通信技術の種類あるいはバージョンに関係なく、基地局を併せてＢＳと呼ぶ。

【0029】

本発明におけるノード（node）とは、ＵＥと通信して無線信号を送信／受信し得る固定したポイント（地点）（point）のことを指す。様々な形態のＢＳを、その名称に関係なくノードとして用いることができる。例えば、ＢＳ、ＮＢ、ｅＮＢ、ピコセルｅＮＢ（ＰｅＮＢ）、ホームｅＮＢ（ＨｅＮＢ）、リレー、リピータなどをノードとすることができる。また、ノードは、ＢＳでなくてもよい。例えば、無線リモートヘッド（Radio Remote Head、ＲＲＨ）、無線リモートユニット（Radio Remote Unit、ＲＲＵ）とすることもできる。ＲＲＨ、ＲＲＵなどは、一般に、ＢＳの電力レベル（power level）よりも低い電力レベルを有する。ＲＲＨあるいはＲＲＵ（以下、ＲＲＨ／ＲＲＵ）は、一般に、光ケーブルなどの専用回線（dedicated line）でＢＳに接続されているため、一般に、無線回線で接続されたＢＳによる協調通信に比べて、ＲＲＨ／ＲＲＵとＢＳとによる協調通信を円滑に行うことができる。１つのノードには、少なくとも１つのアンテナが設置される。このアンテナは、物理アンテナを意味することもでき、アンテナポート、仮想アンテナ、またはアンテナグループを意味することもできる。ノードは、ポイント（point）とも呼ばれる。

【0030】

本発明におけるセル（cell）とは、１つまたは複数のノードが通信サービスを提供する一定の地理的領域を指す。したがって、本発明において特定セルと通信するということは、上記特定セルに通信サービスを提供するＢＳまたはノードと通信することを意味できる。また、特定セルの下りリンク／上りリンク信号は、上記特定セルに通信サービスを提供するＢＳまたはノードからの／への下りリンク／上りリンク信号を意味する。ＵＥに上りリンク／下りリンク通信サービスを提供するセルを特にサービングセル（serving cell）という。また、特定セルのチャネル状態／品質は、上記特定セルに通信サービスを提供するＢＳまたはノードとＵＥとの間に形成されたチャネルまたは通信リンクのチャネル状態／品質を意味する。３ＧＰＰベース通信システムにおいて、ＵＥは、特定ノードからの下りリンクチャネル状態を、上記特定ノードのアンテナポートが上記特定ノードに割り当てられたＣＲＳ（Cell-specific Reference Signal）リソース上で送信されるＣＲＳおよび／またはＣＳＩ－ＲＳ（Channel State Information Reference Signal）リソース上で送信するＣＳＩ－ＲＳを用いて測定することができる。

【0031】

一方、３ＧＰＰベース通信システムは、無線リソースを管理するためにセル（cell）の概念を用いているが、無線リソースと関連付けられるセル（cell）は、地理的領域のセル（cell）と区別される。

【0032】

地理的領域の“セル”は、ノードが搬送波を用いてサービスを提供できるカバレッジ（coverage）と理解することができ、無線リソースの“セル”は、上記搬送波によって設定（configure）される周波数範囲である帯域幅（BandWidth、ＢＷ）に関連する。ノードが有効な信号を送信できる範囲である下りリンクカバレッジと、ＵＥから有効な信号を受信できる範囲である上りリンクカバレッジは、当該信号を運ぶ搬送波に依存するので、ノードのカバレッジは、上記ノードが用いる無線リソースの“セル”のカバレッジと関連することもある。したがって、“セル”という用語は、時にはノードによるサービスのカバレッジを、時には無線リソースを、時には上記無線リソースを用いた信号が有効な強度で到達できる範囲を意味するのに用いることができる。

【0033】

一方、３ＧＰＰ通信標準は、無線リソースを管理するためにセルの概念を使う。無線リソースに関連する“セル”とは、下りリンクリソース（DL resources）と上りリンクリソース（UL resources）との組合せ、すなわちＤＬ ＣＣとＵＬ ＣＣとの組合せで定義される。セルは、ＤＬリソース単独、またはＤＬリソースとＵＬリソースとの組合せで設定されることができる。キャリアアグリゲーション（搬送波集成）がサポート（支援）される場合、ＤＬリソース（または、ＤＬ ＣＣ）の搬送波周波数とＵＬリソース（または、ＵＬ ＣＣ）の搬送波周波数との間のリンケージ（linkage）は、システム情報によって指示されることができる。例えば、システム情報ブロックタイプ２（System Information Block Type2、ＳＩＢ２）リンケージ（linkage）によって、ＤＬリソースとＵＬリソースとの組合せが指示されることができる。ここで、搬送波周波数とは、各セルまたはＣＣの中心周波数と同じであることができる。以下では、１次周波数（primary frequency）上で動作するセルをプライマリ（１次）セル（Primary Cell、Ｐｃｅｌｌ）またはＰＣＣと言い、２次周波数（Secondary frequency）（またはＳＣＣ）上で動作するセルをセカンダリ（）セル（Secondary Cell、Ｓｃｅｌｌ）またはＳＣＣと言う。下りリンクでＰｃｅｌｌに対応する搬送波は、下りリンクプライマリＣＣ（ＤＬ ＰＣＣ）と言い、上りリンクでＰｃｅｌｌに対応する搬送波は、ＵＬプライマリＣＣ（ＤＬ ＰＣＣ）と言う。Ｓｃｅｌｌとは、ＲＲＣ（Radio Resource Control）接続確立（連結開設）（connection establishment）がなされた後に設定可能であり、追加的な無線リソースを提供するために使われることができるセルを意味する。ＵＥの性能（capabilities）によって、ＳｃｅｌｌがＰｃｅｌｌと一緒に、上記ＵＥのためのサービングセルの集合（集団）を形成することができる。下りリンクでＳｃｅｌｌに対応する搬送波は、ＤＬセカンダリＣＣ（ＤＬ ＳＣＣ）と言い、上りリンクで上記Ｓｃｅｌｌに対応する搬送波は、ＵＬセカンダリＣＣ（ＵＬ ＳＣＣ）と言う。ＲＲＣ＿ＣＯＮＮＥＣＴＥＤ状態であるが、キャリアアグリゲーションが設定されていないかキャリアアグリゲーションをサポートしないＵＥの場合、Ｐｃｅｌｌにだけ設定されたサービングセルがただ一つ存在する。

【0034】

３ＧＰＰベース通信標準は、上位層から生じる情報を運ぶリソース要素に対応する下りリンク物理チャネルと、物理層によって用いられるが、上位層から生じる情報を搬送しないリソース要素に対応する下りリンク物理信号と、を定義する。例えば、物理下りリンク共有チャネル（Physical Downlink Shared CHannel、ＰＤＳＣＨ）、物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）、物理マルチキャストチャネル（Physical Multicast CHannel、ＰＭＣＨ）、物理制御フォーマット指示子チャネル（Physical Control Format Indicator CHannel、ＰＣＦＩＣＨ）、物理下りリンク制御チャネル（Physical Downlink Control CHannel、ＰＤＣＣＨ）および物理ハイブリッドＡＲＱ指示子チャネル（Physical Hybrid ARQ Indicator Channel、ＰＨＩＣＨ）が下りリンク物理チャネルとして定義されており、参照信号および同期信号が下りリンク物理信号として定義されている。パイロット（pilot）とも呼ばれる参照信号（Reference Signal、ＲＳ）は、ＢＳとＵＥとが互いに知っている既に定義された特別な波形の信号を意味するが、例えば、セル固有（特定的）ＲＳ（cell specific RS）、ＵＥ固有（特定的）ＲＳ（UE-specific RS、ＵＥ－ＲＳ）、ポジショニングＲＳ（Positioning RS、ＰＲＳ）およびチャネル状態情報ＲＳ（Channel State Information RS、ＣＳＩ－ＲＳ）が下りリンク参照信号として定義される。３ＧＰＰベース通信標準は、上位層から生じる情報を搬送するリソース要素に対応する上りリンク物理チャネルと、物理層によって用いられるが、上位層から生じる情報を搬送しないリソース要素に対応する上りリンク物理信号と、を定義している。例えば、物理上りリンク共有チャネル（Physical Uplink Shared CHannel、ＰＵＳＣＨ）、物理上りリンク制御チャネル（Physical Uplink Control CHannel、ＰＵＣＣＨ）、物理ランダムアクセス（任意接続）チャネル（Physical Random Access CHannel、ＰＲＡＣＨ）が上りリンク物理チャネルとして定義され、上りリンク制御／データ信号のための復調参照信号（DeModulation Reference Signal、ＤＭＲＳ）と上りリンクチャネル測定に用いられるサウンディング参照信号（Sounding Reference Signal、ＳＲＳ）とが（上りリンク物理信号として）定義される。

【0035】

本発明において、ＰＤＣＣＨ（Physical Downlink Control CHannel）／ＰＣＦＩＣＨ（Physical Control Format Indicator CHannel）／ＰＨＩＣＨ（（Physical Hybrid automatic retransmit request Indicator CHannel）／ＰＤＳＣＨ（Physical Downlink Shared CHannel）は、それぞれ、ＤＣＩ（Downlink Control Information）／ＣＦＩ（Control Format Indicator）／下りリンクＡＣＫ／ＮＡＣＫ（ACKnowlegement/Negative ACK）／下りリンクデータを搬送する時間－周波数リソースの集合またはリソース要素の集合を意味する。また、ＰＵＣＣＨ（Physical Uplink Control CHannel）／ＰＵＳＣＨ（Physical Uplink Shared CHannel）／ＰＲＡＣＨ（Physical Random Access CHannel）は、それぞれ、ＵＣＩ（Uplink Control Information）／上りリンクデータ／ランダムアクセス信号を搬送する時間－周波数リソースの集合（セット）またはリソース要素の集合を意味する。本発明では、特に、ＰＤＣＣＨ／ＰＣＦＩＣＨ／ＰＨＩＣＨ／ＰＤＳＣＨ／ＰＵＣＣＨ／ＰＵＳＣＨ／ＰＲＡＣＨに割り当てられたり、これに属する時間－周波数リソースまたはリソース要素（Resource Element、ＲＥ）を、それぞれ、ＰＤＣＣＨ／ＰＣＦＩＣＨ／ＰＨＩＣＨ／ＰＤＳＣＨ／ＰＵＣＣＨ／ＰＵＳＣＨ／ＰＲＡＣＨ ＲＥまたはＰＤＣＣＨ／ＰＣＦＩＣＨ／ＰＨＩＣＨ／ＰＤＳＣＨ／ＰＵＣＣＨ／ＰＵＳＣＨ／ＰＲＡＣＨリソースと称する。以下では、ＵＥがＰＵＣＣＨ／ＰＵＳＣＨ／ＰＲＡＣＨを送信するという表現は、それぞれ、ＰＵＳＣＨ／ＰＵＣＣＨ／ＰＲＡＣＨ上で／またはを通じて、上りリンク制御情報／上りリンクデータ／ランダムアクセス信号を送信することと同じ意味で使われる。また、ＢＳがＰＤＣＣＨ／ＰＣＦＩＣＨ／ＰＨＩＣＨ／ＰＤＳＣＨを送信するという表現は、それぞれ、ＰＤＣＣＨ／ＰＣＦＩＣＨ／ＰＨＩＣＨ／ＰＤＳＣＨ上でまたはを通じて、下りリンクデータ／制御情報を送信することと同じ意味で使われる。

【0036】

本発明で使用される用語および技術のうち、具体的に説明されていない用語および技術については、３ＧＰＰ ＬＴＥ／ＬＴＥ－Ａ標準文書、例えば、３ＧＰＰ ＴＳ ３６．２１１、３ＧＰＰ ＴＳ ３６．２１２、３ＧＰＰ ＴＳ ３６．２１３、３ＧＰＰ ＴＳ ３６．３２１および３ＧＰＰ ＴＳ ３６．３３１などと、３ＧＰＰ ＮＲ 標準文書、例えば、３ＧＰＰ ＴＳ ３８．２１１、３ＧＰＰ ＴＳ ３８．２１２、３ＧＰＰ ＴＳ ３８．２１３、３ＧＰＰ ＴＳ ３８．２１４、３ＧＰＰ ＴＳ ３８．３００、３ＧＰＰ ＴＳ ３８．３３１などを参照できる。また、ポーラ符号とポーラ符号を用いたエンコーディングおよびデコーディングとに関する原理は、‘Ｅ． Ａｒｉｋａｎ、“Ｃｈａｎｎｅｌ Ｐｏｌａｒｉｚａｔｉｏｎ：Ａ Ｍｅｔｈｏｄ ｆｏｒ Ｃｏｎｓｔｒｕｃｔｉｎｇ Ｃａｐａｃｉｔｙ－Ａｃｈｉｅｖｉｎｇ Ｃｏｄｅｓ ｆｏｒ Ｓｙｍｍｅｔｒｉｃ Ｂｉｎａｒｙ－Ｉｎｐｕｔ Ｍｅｍｏｒｙｌｅｓｓ Ｃｈａｎｎｅｌｓ”、 ｉｎ ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ、ｖｏｌ． ５５、ｎｏ． ７、ｐｐ． ３０５１－３０７３、Ｊｕｌｙ ２００９）’を参照できる。

【0037】

さらに多くの通信装置がより大きな通信容量を要求することにより、既存の無線アクセス技術（Radio Access Technology、ＲＡＴ）に比べて向上したモバイルブロードバンド通信の必要性が高まっている。また、多数の機器およびモノを接続していつでもどこでも多様なサービスを提供する大規模マシンタイプ通信（massive Machine Type Communications、ｍＭＴＣ）が次世代通信の主要な争点の１つになっている。さらに、信頼性および遅延（latency）にセンシティブなサービス／ＵＥを考慮した通信システムのデザインも考えられている。このように進歩したモバイルブロードバンド通信、ｍＭＴＣ、ＵＲＬＬＣ（Ultra-Reliable and Low Latency Communication）などを考慮した次世代ＲＡＴの導入が議論されている。現在、３ＧＰＰでは、ＥＰＣ以後の次世代移動通信システムに関する研究が進行中である。本発明では、便宜上、該当技術を新しいＲＡＴ（New RAT、ＮＲ）あるいは５Ｇ ＲＡＴと呼ぶ。

【0038】

ＮＲ通信システムは、データレート、容量（capacity）、遅延、エネルギ消費およびコスト（費用）の面で、既存の４世代（４Ｇ）システムより相当に優れた性能のサポートが要求されている。したがって、ＮＲシステムは、帯域幅、スペクトル、エネルギ、シグナリング効率およびビット当たりのコストの領域において相当な進歩が必要である。ＮＲは、かかる要求を満たすために、効率的な波形（waveform）を活用する必要がある。

【0039】

図１は、ＬＴＥ／ＬＴＥ－Ａシステムにおけるトランスポートブロック（transport block）の処理過程（procedure）を例示する図である。

【0040】

チャネルにおける信号のエラーを受信端で訂正するために、送信端からの情報は、エラー訂正符号（コード）（forward error correction code）を使用して符号化（coding）した後、送信される。受信端では、受信信号を復調（demodulation）した後、エラー訂正符号のデコーディング（decoding）過程を経て送信情報を復元する。かかるデコーディング過程によって、チャネルで発生した受信信号のエラーを訂正する。

【0041】

データは、ＤＬ／ＵＬセルのそれぞれでＴＴＩごとに最大２個のトランスポートブロックの形態でコーディングブロックに到達する。以下のコーディング段階がＤＬ／ＵＬセルの各トランスポートブロックに対して適用される。

【0042】

－トランスポートブロックに巡回冗長検査（Cyclic Redundancy Check、ＣＲＣ）の付加（add）、

【0043】

－コードブロックのセグメント化（Segmentation）およびコードブロックにＣＲＣの付加（attachment）、

【0044】

－チャネルコーディング、

【0045】

－レートマッチング、

【0046】

－コードブロックの連接（concatenation）。

【0047】

エラー訂正符号としては多様な種類が可能であるが、既存のＬＴＥ／ＬＴＥ－Ａシステムでは、主にターボ（Turbo）コードが使用された。ターボコードは、再帰的かつ体系的な畳み込み符号器（recursive systematic convolution encoder）とインターリーバ（interleaver）とで構成される。ターボコードの実際の具現時に並列デコーディングを容易にするためのインターリーバがあるが、その一種がＱＰＰ（Quadratic Polynomial Permutation）である。このＱＰＰインターリーバは、特定のデータブロックサイズにのみ良好な性能を維持することが知られている。ターボコードの性能は、データブロックサイズが増加するほど良好であることが知られているが、実際の通信システムでは、実際の具現の便利さのために、一定サイズ以上のデータブロックの場合、複数の小さいデータブロックに分けてエンコーディングを行う。分けられた小さいデータブロックをコードブロックと呼ぶ。一般的に、コードブロックは同じサイズを有するが、ＱＰＰインターリーバのサイズ制限のため、複数のコードブロックのうちの１つのコードブロックは、異なるサイズを有することもできる。所定のインターリーバサイズのコードブロック単位でエラー訂正符号化過程を経た後、無線チャネルへの送信時に発生するバーストエラーの影響を減らすためにインターリーブが行われる。また、実際の無線リソースにマッピングされて送信される。実際の送信時に使用される無線リソースの量が一定であるので、これに合わせるためには、エンコードされたコードブロックに対してレートマッチングが行われる必要がある。一般的に、レートマッチングは、パンクチャや繰り返し（repetition）からなる。例えば、無線リソースの量、即ち、該当の無線リソースにより送信可能な送信ビットの数がＭであり、コーディングされたビットシーケンス、即ち、エンコーダの出力ビットの数がＮである場合、ＭとＮとが異なれば、コーディングされたビットシーケンスの長さを調節してＭと合わせるためのレートマッチングが行われる。Ｍ＞Ｎである場合、レートマッチングが行われたシーケンスの長さがＭと同一になるように、コーディングされたビットシーケンスのビットのうちの全部または一部が繰り返される。Ｍ＜Ｎである場合、レートマッチングが行われたシーケンスの長さがＭと同一になるように、コーディングされたビットシーケンスのビットのうちの一部がパンクチャされ、パンクチャされたビットは、送信から除外される。

【0048】

即ち、ＬＴＥ／ＬＴＥ－Ａシステムでは、特定の符号化率（コードレート）（例えば、１／３）を有するチャネルコーディングを使用して送信するデータをエンコードした後、パンクチャや繰り返しからなるレートマッチング過程により、送信するデータの符号化率を調節する。ＬＴＥ／ＬＴＥ－Ａにおけるチャネルコードとしてターボコードを使用する場合、図１のようなトランスポート（輸送）（transport）チャネル処理過程のうち、各コードブロックにチャネルコーディングおよびレートマッチングを行う過程を示すと図２の通りである。

【0049】

図２は、エンコードされたコードブロックの体系的な（systematic）部分とパリティ部分とを分離してレートマッチングを行うことを示すブロック図である。

【0050】

図２に示したように、ＬＴＥ／ＬＴＥ－Ａターボエンコーダのマザー（mother）コードレート（マザーコードの符号化率）は、１／３である。他の符号化率を得るためには、必要であれば、繰り返しあるいはパンクチャが行われる必要があり、これらは、レートマッチングモジュールにより行われる。レートマッチングモジュールは、ターボエンコーダの３つの出力ストリームに対する３つの所謂サブブロックインターリーバと、循環バッファにより実現されるビット選択および淘汰（プルーニング）（pruning）部分からなる。サブブロックインターリーバは、３２個の行および長さ３２のイントラ列（列内）（intra-column）のパーミュテーション（配列）（permutation）を有するクラシック行列インターリーバに基づく。３つのストリームの各々のビットは、行－ｂｙ－行ずつ（行ごとに）（row-by-row）、３２個の列を有する行列（行の数はストリームサイズによる）で書き込まれる（written）。この行列を完全に満たすために、ダミービットが各々のストリームの前側にパディング（padding）される。列のパーミュテーション（permutation）後には、ビットが列－ｂｙ－列に（列ごとに）（column-by-column）行列から読み出される。

【0051】

図３は、循環バッファの内部（internal structure）を示す図である。

【0052】

循環バッファは、マザーコードのパンクチャおよび繰り返しを可能にする、レートマッチングモジュールの最も重要な部分である。図２を参照すると、インターリーブされた体系的なビットは、循環バッファの始めにインターリーブされた体系的なビットストリームの１番目のビットを配置し、順に（in sequence）循環バッファに書き込まれる。インターリーブおよびインターレースされたパリティビットストリームは、インターリーブされた体系的なビットストリームの最後のビットの後に該当ストリームの１番目のビットを配置し、順に循環バッファに書き込まれる。コーディングされたビットは、（符号化率によって）循環バッファ内の冗長検査（Redundancy Version、ＲＶ）ポイントにより特定されるある開始ポイントから連続して読み出される。循環バッファの終り（end）に至り、より多いコーディングビットが送信のために必要であれば（例えば、１／３より小さい符号化率の場合）、送信装置は、ラップアラウンド（一周）（wrap around）し、循環バッファの開始から再開する（continue）。

【0053】

ハイブリッドＡＲＱを示すＨＡＲＱは、エラーがあると検出されたパケットの再送信に基づくエラー訂正メカニズムである。送信されたパケットは、ある伝播（propagation）の遅延後に受信装置に到着する。受信装置は、エラーのない（error-free）送信の場合は、ＡＣＫを生成し、エラーが検出された場合には、ＮＡＣＫを生成する。ＡＣＫ／ＮＡＣＫは、一定期間の処理（プロセシング）時間後に生成されて送信装置に送られ、伝搬の遅延後に送信装置に到達する。ＮＡＣＫの場合、送信装置においてある処理の遅延後に所望のパケットが再び送られる。循環バッファから読み出されて各再送信で送られるビットはそれぞれ異なり、ＲＶの位置に依存する。ビットが循環バッファから読み出される開始ポイントの位置を定義する４つのＲＶ（０、１、２、３）がある。図３を参照すると、再送信回数が進行（progressing）することによりＲＶが大きくなり、よって、より少ない体系的なビットとより多いパリティビットが再送信のために循環バッファから読み出される。

【0054】

ＮＲは、現在４Ｇより良好な速度およびカバレッジを提供し、高い周波数帯域で動作し、数十個の接続に対して１Ｇｂ／ｓまでの速度あるいは数万個の接続に対して数十Ｍｂ／ｓまでの速度を提供することが求められている。かかるＮＲシステムの要求事項を満たすためには、既存のコーディング方式より進歩したコーディング方式の導入が必要である。データ通信は、不完全なチャネル環境で行われるので、チャネルコーディングは、高速でありかつエラーのない（エラーに自由な）（error-free）通信のための高いデータレートを達成するために重要な役割を果たす。選択されたチャネルコードは、特定の範囲のブロック長および符号化率において優れたブロックエラーレート（BLock Error Ratio、ＢＬＥＲ）性能を有する必要がある。ここで、ＢＬＥＲは、送信されたブロックの総数に対するエラー受信ブロック数の比で定義される。ＮＲでは、低い計算複雑度、低い遅延、低いコストおよびより高い柔軟性がコーディング方式として要求される。さらに、ビット当たり減少したエネルギ（reduced energy per bit）及び改善された領域効率（improved region efficiency）が、より高いデータレートをサポートするために求められる。ｅＭＢＢ、大規模ＩｏＴ、ＵＲＬＬＣなどがＮＲネットワークの使用例であると思われる。ｅＭＢＢは、豊かなメディアアプリケーション、クラウド記憶およびアプリケーション、そしてエンターテインメントのための拡張現実（augmented reality）を可能にするために、高いデータレートを有するインターネット接続をカバーする。大規模ＩｏＴアプリケーションは、スマートホーム／ビル、リモート健康モニタリングおよび物流（logistics）トラッキングなどのための密集したセンサネットワークを含む。ＵＲＬＬＣは、産業自動化、無人自動車、リモート手術およびスマートグリッドなどの超高信頼性および低い遅延を求める重要なアプリケーションをカバーする。

【0055】

大きいブロック長において、高い容量性能を有する多くのコーディング方式が利用可能であるが、これらのほとんどが広範囲のブロック長および符号化率にわたって良好な性能を一定に維持しない。しかしながら、ターボコード、低密度パリティチェック（Low Density Parity Check、ＬＤＰＣ）コードおよびポーラ符号は、広い範囲の符号化率およびコード長さにおいて期待されるＢＬＥＲ性能を持っており、これによりＮＲシステムのための使用が考慮されている。ｅＭＢＢ、大規模ＩｏＴおよびＵＲＬＬＣなどの様々な場合に対する要求が増加することにより、ターボコードより強いチャネルコーディング効率性を提供するコーディング方式に対する要求がある。また、チャネルが現在収容可能な加入者の最大数の増加、即ち、容量面における増加も求められている。

【0056】

ポーラ符号は、既存のチャネルコードの問題点を解決できる新しいフレームワークを提供するコードであって、ｂｉｋｅｎｔ大学のＡｒｉｋａｎにより発明されている（参考：E. Arikan、"Channel Polarization：A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels," in IEEE Transactions on Information Theory、vol. 55、no. 7、pp. 3051-3073、July 2009）。ポーラ符号は、低いエンコーディングおよびデコーディング複雑度を有する、数学的に証明された、最初の容量－収容（限度達成）（capacity-achieving）コードである。ポーラ符号には、いかなるエラーフローも存在せず、大きいブロック長においてターボコードの性能を凌ぐ。以下、ポーラ符号を用いたチャネルコーディングをポーラ符号化と呼ぶ。

【0057】

ポーラ符号は、与えられたバイナリ離散無記憶チャネル（binary discrete memoryless channel）におけるチャネル容量に達する数コードとして知られている。これは、ブロックサイズが十分に大きい場合にのみ可能である。即ち、ポーラ符号は、コードのサイズＮを無限に大きくすると、チャネル容量を達成できるコードである。ポーラ符号は、エンコーディングおよびデコーディングの複雑度が低く、成功裏にデコードできる。ポーラ符号は、線形ブロックエラー訂正コードの一種であって、回帰的な（recursive）多数の連接（concatenation）がポーラ符号のための基本構築（ビル）（building）ブロックであり、コード構成（code construction）のための基礎である。物理チャネルを仮想チャネルに変換するチャネルの物理的変換が起き、かかる変換は、回帰的な多数の連接に基づく。多数のチャネルが乗じられて累積されると、チャネルの殆どは良くなるかまたは悪くなり、ポーラ符号の背景にある（後ろにいる）このアイデアは、良好なチャネルを使用することである。例えば、良好なチャネルによりレート１でデータを送り、劣悪なチャネルによりレート０で送る。即ち、チャネルの二極化により、チャネルがノーマル（一般）（normal）状態から二極化状態に変わることである。

【0058】

図４は、ポーラ符号のエンコーダのブロック図である。

【0059】

図４（ａ）は、ポーラ符号の基本モジュールを示し、特にポーラ符号化のための１番目のレベルのチャネル結合を例示している。図４（ａ）におけるＷ₂は、２つのバイナリ離散無記憶チャネル（Ｂ－ＤＭＣ）、Ｗ、を結合して得られた全体の（entire）等価（equivalent）チャネルを意味する。ここで、ｕ₁、ｕ₂は、バイナリ入力ソースビットであり、ｙ₁、ｙ₂は、出力コーディング済みビット（output coded bit）である。チャネル結合（channel combining）は、Ｂ－ＤＭＣチャネルを並列に（parallel）連接する過程である。

【0060】

図４（ｂ）は、基本モジュールに対する基本行列Ｆを示し、基本行列Ｆへのバイナリ入力ソースビットｕ₁、ｕ₂と該当（対応する）出力ｘ₁、ｘ₂とは、以下の関係を有する。

【0061】

＜数式１＞

【数1】

【0062】

チャネルＷ₂は、最高レートである対称容量（symmetric capacity）Ｉ（Ｗ）を有することができる。Ｂ－ＤＭＣ Ｗにおいて、対称容量は、重要なパラメータであり、この対称容量は、レート測定のために使用され、信頼できる通信がこのチャネルＷを介して行われることができる最高のレートである。Ｂ－ＤＭＣは、以下のように定義される。

【0063】

＜数式２＞

【数2】

【0064】

与えられたＢ－ＤＭＣ ＷのＮ個の独立したコピー（independent copies）からＮ個のバイナリ入力チャネルの２番目のセットを合成（Synthesize）または生成（create）することができ、これらのチャネルは、属性｛Ｗ_N ⁽ⁱ⁾：１≦ｉ≦Ｎ｝を有する。Ｎが大きくなると、チャネルの一部は、１に近い容量を有するチャネルになり、残りは、０に近い容量を有するチャネルになる傾向がある。これをチャネル二極化（polarization）という。言い換えれば、チャネル二極化は、与えられたＢ－ＤＭＣ ＷのＮ個の独立コピーを使用して２番目のセットのＮ個のチャネル｛Ｗ_N ⁽ⁱ⁾：１≦ｉ≦Ｎ｝を生成するプロセスであり、チャネル二極化の効果は、Ｎが大きくなると、全ての対称容量項（terms）｛Ｉ（Ｗ_N ⁽ⁱ⁾）｝が、インデックスｉの消えゆく（vanishing）部分（端数）（fraction）を除いて全て０または１になる傾向を意味する。言い換えれば、ポーラ符号において、チャネル二極化の背後の概念は、Ｉ（Ｗ）の対称的（Symmetric）容量を有するチャネル（例えば、ａｄｄｉｔｉｖｅ Ｗｈｉｔｅ Ｇａｕｓｓｉａｎ ｎｏｉｓｅ ｃｈａｎｎｅｌ）のＮ個のコピー（copy）（即ち、Ｎ個の送信）を１または０に近い容量のエクストリーム（極端的）（extreme）チャネルに変換することである。Ｎ個のチャネルのうち、Ｉ（Ｗ）部分は、完璧な（perfect）チャネルになり、１－Ｉ（Ｗ）部分は、完全にノイズチャネルになる。その後、情報ビットは、良好なチャネルのみによって送られ、他のチャネルへの入力は、１または０に凍結される（frozen to）。チャネル二極化の量は、ブロック長と共に増加する。チャネル二極化は、２つの局面（フェーズ）（phase）で構成される。すなわち、チャネル結合の局面およびチャネル分割の局面である。

【0065】

図５は、チャネル二極化のためのチャネル結合およびチャネル分割の概念を例示する図である。図５に示したように、オリジナル（原本）（original）チャネルＷのＮ個のコピーを適切に結合してベクトルチャネルＷ_vecを形成した後、二極化された新しいチャネルに分割すると、十分に大きいＮの場合、二極化された新しいチャネルは、各々、チャネル容量Ｃ（Ｗ）＝１とＣ（Ｗ）＝０とに区別（区分）される（categorized into）。この場合、チャネル容量Ｃ（Ｗ）＝１のチャネルを通過したビットは、エラーなしで送信可能であるので、チャネル容量Ｃ（Ｗ）＝１のチャネルでは情報ビットを送信し、チャネル容量Ｃ（Ｗ）＝０のチャネルを通過するビットは、情報送信が不可能であるので、意味のないビットである凍結ビットを送信するのがよい。

【0066】

図５を参照すると、与えられたＢ－ＤＭＣ Ｗのコピーを回帰的方式で結合して、Ｗ_N：ｘ_N→Ｙ_Nにより与えられるベクトルチャネルＷ_vecが出力される。ここで、Ｎ＝２ⁿであり、ｎは、０より大きいかまたは等しい整数である。回帰（recursion）は、常に０番目のレベルから始まり、Ｗ₁＝Ｗである。ｎ＝１は、Ｗ₁の２つの独立コピーが共に結合される１番目のレベルの回帰を意味する。２つのコピーを結合すると、チャネルＷ₂：Ｘ₂→Ｙ₂が得られる。この新しいチャネルＷ₂の遷移（転移）確率（transitional probability）は、以下の式により表される。

【0067】

＜数式３＞

【数3】

【0068】

チャネルＷ₂が得られると、Ｗ₂の２つのコピーを結合してチャネルＷ₄の単一のコピーが得られる。このような回帰は、以下の遷移確率を有するＷ₄：Ｘ₄→Ｙ₄により表される。

【0069】

＜数式４＞

【数4】

【0070】

図５において、Ｇ_Nは、サイズＮの生成器行列である。Ｇ₂は、図４（ｂ）に示した基本行列Ｆに該当する。Ｇ₄は、以下の行列で表されることができる。

【0071】

＜数式５＞

【数5】

【0072】

ここで、

は、Ｋｒｏｎｅｃｋｅｒ積（product）であり、全てのｎ≧１に対して、

であり、

である。

【0073】

図５（ｂ）のＧ_Nへの入力ｕ^N ₁と出力ｘ^N ₁との関係は、ｘ^N ₁＝ｕ^N ₁Ｇ_Nのように表すことができる。ここで、ｘ^N ₁＝｛ｘ₁、…、ｘ_N｝、ｕ^N ₁＝｛ｕ₁、…、ｕ_N｝である。

【0074】

Ｎ個のＢ－ＤＭＣを結合するとき、各々のＢ－ＤＭＣは、回帰的な形態で表すことができる。即ち、Ｇ_Nは以下の数式で表される。

【0075】

＜数式６＞

【数6】

【0076】

ここで、Ｎ＝２ⁿ、ｎ≧１であり、

であり、

である。Ｂ_Nは、ビット反転（リバーサル）（bit-reversal）として知られた置換（permutation）行列であって、

であり、回帰的に算出できる。Ｉ₂は、２次元の単位行列であり、この回帰（recursion）は、Ｂ₂＝Ｉ₂に初期化される。Ｒ_Nは、ビット反転インターリーバであり、入力ｓ^N ₁＝｛ｓ₁、…、ｓ_N｝を出力ｘ^N ₁＝｛ｓ₁、ｓ₃,…、ｓ_N-1、ｓ₂、…、ｓ_N｝にマッピングするために使用される。ビット反転インターリーバは、送信端に含まれないこともできる。数式６の関係を図６に示す。

【0077】

図６は、ポーラ符号のためのＮ番目のレベルのチャネル結合を例示している。

【0078】

Ｎ個のＢ－ＤＭＣ Ｗを結合した後、特定の入力に対する等価チャネル（equivalent channel）を定義する過程をチャネル分割という。チャネル分割は、以下のようなチャネル遷移確率（channel transition probability）で表現できる。

【0079】

＜数式７＞

【数7】

【0080】

チャネル二極化は、以下の特性を有する。

【0081】

＞Ｃｏｎｓｅｒｖａｔｉｏｎ：Ｃ（Ｗ^-）＋Ｃ（Ｗ⁺）＝２Ｃ（Ｗ）、

【0082】

＞Ｅｘｔｒｅｍｉｚａｔｉｏｎ：Ｃ（Ｗ^-）≦Ｃ（Ｗ）≦Ｃ（Ｗ⁺）。

【0083】

チャネル結合およびチャネル分割を経た場合、以下のような定理（整理）（theorem）が得られる。

【0084】

＊定理（theorem）：任意のＢ－ＤＭＣ Ｗに対して、チャネル｛Ｗ_N ⁽ⁱ⁾｝は、以下のような意味で二極化される。任意の固定されたδ∈｛０，１｝に対して、２の累乗（power）によりＮが無限大になることにより、Ｉ（Ｗ_N ⁽ⁱ⁾）∈（１－δ，１］のインデックスｉ∈｛１，…，Ｎ｝の部分（fraction）は、Ｉ（Ｗ）になり、Ｉ（Ｗ_N ⁽ⁱ⁾）∈［０，δ）の部分は、１－Ｉ（Ｗ）になる。したがって、Ｎ→∞となると、チャネルは、完全にノイズであるか、あるいはノイズがない（に自由）（free of noise）に二極化され、かかるチャネルを送信端で正確に認識する（分かる）（recognized）ことができる。したがって、劣悪なチャネルが固定され、固定されないビットを良好なチャネル上で送信することができる。

【0085】

即ち、ポーラ符号のサイズＮが無限大になると、チャネルは、特定の入力ビット（input bit）に対してノイズが多いかまたはないチャネルになる。これは、特定の入力ビットに対する等価チャネルの容量が０またはＩ（Ｗ）に区別されることと同じ意味である。

【0086】

ポーラ（極）エンコーダ（ポーラ符号化器）（polar encoder）の入力は、情報データがマッピングされるビットチャネルとそうではないビットチャネルとに区別される。上述したように、ポーラ符号の理論によれば、ポーラ符号のコードワードが無限大（infinity）になるほど（近付くと）、入力ビットチャネルがノイズのないチャネルとノイズチャネルとに区別される。したがって、ノイズのないビットチャネルに情報を割り当てれば、チャネル容量を得ることができる。しかしながら、実際には、無限の長さのコードワードを構成できないので、入力ビットチャネルの信頼度を計算してその順にデータビットを割り当てる。本発明において、データビットが割り当てられるビットチャネルは、良好ビットチャネルという。良好ビットチャネルは、データビットがマッピングされる入力ビットチャネルである。また、データがマッピングされないビットチャネルを凍結ビットチャネルという。凍結ビットチャネルには、既知の値（例えば、０）を入力してエンコーディングが行われる。送信端および受信端で知っている値であれば、どの値でも凍結ビットチャネルにマッピングされることができる。パンクチャまたは繰り返しを行うとき、良好ビットチャネルに関する情報を活用できる。例えば、情報ビットに割り当てられない入力ビット位置に該当するコードワードのビット（即ち、出力ビット）位置は、パンクチャされることができる。

【0087】

ポーラ符号のデコーディング方式は、逐次（連続）消去（Successive Cancellation、ＳＣ）デコーディング方式である。ＳＣデコーディング方式は、チャネル遷移確率を求めて、入力ビットに対する尤度比（LikeLihood Ratio、ＬＬＲ）を計算する方式である。このとき、チャネル遷移確率は、チャネル結合およびチャネル分割の過程が回帰的な形態からなる特性を用いると、回帰的な形態で計算できる。したがって、最終的に、ＬＬＲ値も回帰的な形態で計算できる。まず、入力ビットｕ_iに対するチャネル遷移確率Ｗ_N ⁽ⁱ⁾（ｙ₁ ^N，ｕ₁ ^i-1｜ｕ₁）を以下のように得ることができる。ｕ₁ ⁱは、奇数インデックス（odd index）と偶数インデックス（even index）とに分離され、ｕ_1,o ⁱ、ｕ_1,e ⁱのように表現できる。チャネル遷移確率は、以下のように表現できる。

【0088】

＜数式８＞

【数8】

【0089】

＜数式９＞

【数9】

【0090】

ポーラ（極）デコーダ（ポーラ復号器）（polar decoder）は、情報を検索し、ポーラ符号に関して知られた値（例えば、受信ビット、凍結ビットなど）を用いて（有して）ｕ^N ₁の推定値（estimate）ｕ＾^N ₁を生成する。ＬＬＲは、以下のように定義される。

【0091】

＜数式１０＞

【数10】

【0092】

ＬＬＲは、以下のように回帰的に計算できる。

【0093】

＜数式１１＞

【数11】

【0094】

ＬＬＲの回帰的計算は、ＬＬＲ Ｌ⁽¹⁾ ₁（ｙ_i）＝Ｗ（ｙ_i｜０）／Ｗ（ｙ_i｜１）のコード長さ１にトレースバック（逆追跡）（trace back）される。Ｌ⁽¹⁾ ₁（ｙ_i）は、チャネルから観察されたソフト情報である。

【0095】

ポーラエンコーダおよびＳＣデコーダの複雑度は、ポーラ符号の長さＮによって変化するが、Ｏ（ＮｌｏｇＮ）の複雑度を有すると知られている。長さＮのポーラ符号においてＫ個の入力ビットを仮定するとき、符号化率はＮ／Ｋになる。データペイロードのサイズＮのポーラエンコーダの生成器行列をＧ_Nとすると、エンコードされたビットは、ｘ^N ₁＝ｕ^N ₁Ｇ_Nのように表すことができ、ｕ^N ₁のうちのＫ個のビットは、ペイロードビットに該当し、ペイロードビットに対応するＧ_Nの行（row）インデックスをｉとし、残りのＮ－Ｋ個のビットに対応するＧ_Nの行インデックスをＦと仮定する。このようなポーラ符号の最小距離は、ｄ_min（Ｃ）＝ｍｉｎ_i∈I２^wt(i)のように与えられることができる。ここで、ｗｔ（ｉ）は、ｉのバイナリ拡張内の１の個数であり、ｉ＝０，１，・・・，Ｎ－１である。

【0096】

ＳＣリスト（ＳＣＬ）デコーディングは、基本的なＳＣデコーダの拡張である。この種類のデコーダでは、デコーディングの各段階においてＬ（個の）デコーディングパス（経路）が同時に考慮される。ここで、Ｌは整数である。即ち、ポーラ符号の場合、リスト－Ｌデコーディングのアルゴリズムは、デコーディング過程でＬ個のパスを同時に追跡するアルゴリズムである。

【0097】

図７は、リスト－Ｌデコーディング過程において、デコーディングパスの進展（evolution）を例示する図である。説明の便宜のために、決定すべきビット数がｎであり、全てのビットが凍結されていないと仮定する。リストサイズがＬ＝４である場合、各レベルは、下方向に繋げるパスを有するノードを最大４つ有する。繋げないパスは、図７において点線で表される。図７を参照して、リスト－Ｌデコーディングにおいてデコーディングパスが進展する過程を説明すると、以下の通りである。ｉ）リスト－Ｌデコーディングが始まり、１番目の凍結されないビットは、０または１である。ｉｉ）リスト－Ｌデコーディングが続く。２番目の凍結されないビットは、０または１である。パスの数がＬ＝４より多くないので、まだ切り取る（prune）必要はない。iii）１番目のビット（即ち、１番目のレベルのビット）、２番目のビット（即ち、２番目のレベルのビット）および３番目のビット（即ち、３番目のレベルのビット）に対する全てのオプションを考慮すると、８つのデコーディングパスとなり、Ｌ＝４であるので、８つのデコーディングパスは多すぎる。iv）８つのデコーディングパスをＬ＝４個の有望な（promising）パスに切り取る。ｖ）４番目の凍結されないビットの２つのオプションを考慮することにより、４つの活性（active）パスを続ける。この場合、パスの数が８つであって２倍となり、Ｌ＝４であるのでパスの数が多すぎる。ｖｉ）再度、Ｌ＝４の最善のパスに切り取る。図７の例では、４つの候補コードワード０１００、０１１０、０１１１および１１１１が得られ、これらのうちの１つがオリジナルコードワードと最も類似するコードワードとして決定される。一般的なデコーディング過程と同様に、例えば、切り取り過程または最終コードワードを決定する過程において、ＬＬＲ絶対値の和が最も大きいパスが生存するパス（survival path）として選択される。ＣＲＣがある場合は、ＣＲＣにより生存パスが選択されることもできる。

【0098】

なお、ＣＲＣ補助（aided）ＳＣＬデコーディングは、ＣＲＣを用いたＳＣＬデコーディングであって、ポーラ符号の性能を改善する。ＣＲＣは、情報理論およびコーディング分野においてエラー検出およびエラー訂正に最も広く使用される技法である。例えば、エラー訂正エンコーダへの入力ブロックがＫビットであり、情報ビットの長さがｋ、ＣＲＣシーケンスの長さがｍビットである場合、Ｋ＝ｋ＋ｍである。ＣＲＣビットは、エラー訂正コードのためのソースビットの一部であり、エンコーディングに使用されるチャネルコードのサイズがＮである場合、符号化率Ｒは、Ｒ＝Ｋ／Ｎとして定義される。ＣＲＣ補助ＳＣＬデコーディングは、受信装置で各パスに対して巡回冗長検査（Cyclic Redundancy Check、ＣＲＣ）コードを確認しながらエラーのないパスを検出することを目的とする。ＳＣＬデコーダは、候補シーケンスをＣＲＣ検出器で出力し、ＣＲＣ検出器は、チェックした結果をコードワードの決定のためにフィードバックする。

【0099】

ＳＣＬデコーディングまたはＣＲＣ補助ＳＣＬデコーディングは、ＳＣアルゴリズムに比べて複雑であるが、デコーディング性能が優れているという長所がある。ポーラ符号のリスト－Ｘデコーディングアルゴリズムに関するより詳しい事項は、‘I. Tal and A. Vardy、”List decoding of polar codes,” in Proc. IEEE Int. Symp. Inf. Theory、pp. 1-5、Jul. 2011’を参照できる。

【0100】

ポーラ符号は、コード設計がチャネルと独立しているので、モバイルフェージング（fading）チャネルに融通性（versatile）がなく、比較的最近に紹介されたコードであるので、まだ成熟しておらず制限的に適用されるという短所がある。即ち、現在まで提案されたポーラ符号化は、無線通信システムにそのまま適用するには、定義されていない部分が多い。よって、本発明では、無線通信システムに適合したポーラ符号化方法を提案しようとする。

【0101】

図８は、ポーラ符号において情報ビットが割り当てられる位置を選択する概念を説明する図である。

【0102】

図８において、マザーコードのサイズＮ＝８、即ち、ポーラ符号のサイズＮ＝８であり、符号化率が１／２であると仮定する。

【0103】

図８において、Ｃ（Ｗ_i）はチャネルＷ_iの容量であり、ポーラ符号の入力ビットが経るチャネルの信頼度に対応する。ポーラ符号の入力ビット位置に対応するチャネル容量が図８の通りである場合、図８に示したように、入力ビット位置の信頼度にランク（rank）が付けられることができる。この場合、符号化率１／２でデータを送信するために、送信装置は、データを形成する４つのビットを、ポーラ符号の８つの入力ビット位置のうちのチャネル容量が高い４つの入力ビット位置（即ち、図８の入力ビット位置Ｕ₁～Ｕ₈のうちのＵ₄、Ｕ₆、Ｕ₇およびＵ₈で示された入力ビット位置）に割り当て、残りの入力ビット位置を凍結する。図８のポーラ符号に対応する生成器行列Ｇ₈は、以下の通りである。この生成器行列Ｇ₈は、数式６に基づいて得られる。

【0104】

＜数式１２＞

【数12】

【0105】

図８のＵ₁からＵ₈まで表示された入力ビット位置は、Ｇ₈の最上位行から最下位行までの行に１：１に対応する。図８を参照すると、Ｕ₈に対応する入力ビットは、全ての出力コーディング済みビットに影響を及ぼすことが分かる。反面、Ｕ₁に対応する入力ビットは、出力コーディング済みビットのうち、Ｙ₁のみに影響を及ぼすことが分かる。数式１２を参照すると、バイナリ入力ソースビットＵ₁～Ｕ₈とＧ₈とが乗じられたとき、該当入力ビットを全ての出力ビットに示されるようにする行は、Ｇ₈の行のうちの全ての要素が１である行の最下位行［１、１、１、１、１、１、１、１］である。反面、該当バイナリ入力ソースビットを１つの出力ビットのみに示されるようにする行は、Ｇ₈の行のうち１つの要素が１である行、即ち行重み（重量）（weight）が１である［１、０、０、０、０、０、０、０］である。同様に、行重みが２である行は、該当の行に対応する入力ビットを２つの出力ビットに反映させると言える。図８および数式１２を参照すると、Ｕ₁～Ｕ₈は、Ｇ₈の行に１：１に対応し、Ｕ₁～Ｕ₈の入力位置、即ちＧ₈の行に入力位置を区別するためのビットインデックスを付与することができる。

【0106】

ポーラ符号では、Ｇ_NへのＮ個の入力ビットに対して、行重みが最も小さい最上位行から始まって、ビットインデックス０からＮ－１まで順にビットインデックスが割り当てられていると仮定できる。例えば、図８を参照すると、Ｕ₁の入力位置、即ちＧ₈の１番目の行にビットインデックス０が付与され、Ｕ₈の入力位置、即ちＧ₈の最後の行にビットインデックス７が付与される。ただし、ビットインデックスは、ポーラ符号の入力位置を示すために使用されるものであるので、これとは異なるように割り当てられる。例えば、行重みが最も大きい最下位行から始まってビットインデックス０からＮ－１まで割り当てられることができる。

【0107】

出力ビットインデックスの場合、図８および数式１２に例示したように、Ｇ_Nの列のうち、列重みが最も大きい１番目の列から列重みが最も小さい最後の列まで、ビットインデックス０からＮ－１までまたはビットインデックス１からＮまで付与されていると仮定できる。

【0108】

ポーラ符号では、情報ビットおよび凍結ビットを設定することは、ポーラ符号の構成および性能において最も重要な要素である。即ち、入力ビット位置のランクを決定することがポーラ符号の性能および構成において重要である。ポーラ符号について、ビットインデックスによって、ポーラ符号の入力または出力位置が区別されることができる。ポーラ符号について、ビット位置の信頼度の昇順または降順に並べて得られたシーケンスを、ビットインデックスシーケンスという。即ち、ビットインデックスシーケンスは、ポーラ符号の入力または出力ビット位置の信頼度を昇順または降順に示す。送信装置は、入力ビットインデックスシーケンスに基づいて、信頼度が高い入力ビットに情報ビットを入力し、ポーラ符号を用いてエンコーディングを行い、受信装置は、同一または対応する入力ビットインデックスシーケンスを用いて、情報ビットが割り当てられた入力位置または凍結ビットが割り当てられた入力位置を認識することができる。即ち、受信装置は、送信装置が使用した入力ビットインデックスシーケンスと同一もしくは対応する入力ビットインデックスシーケンスおよび該当ポーラ符号を用いて、ポーラ復号を行うことができる。ポーラ符号について、入力ビットインデックスシーケンスは、信頼度が高い入力ビット位置に情報ビットが割り当てられるように予め決まっていると仮定できる。この明細書において、入力ビットインデックスシーケンスは、ポーラシーケンスとも呼ばれる。

【0109】

図９は、ポーラ符号に対するパンクチャおよび情報ビットの割り当てを例示する図である。図９において、Ｆは凍結ビットを、Ｄは情報ビットを、０はスキップ（skipping）ビットを示す。

【0110】

コーディングされたビットのうち、パンクチャされるビットのインデックスまたは位置によって情報ビットが凍結ビットに変更される場合がある。例えば、Ｎ＝８のマザーコードに対する出力コーディング済みビットは、Ｙ８、Ｙ７、Ｙ６、Ｙ４、Ｙ５、Ｙ３、Ｙ２、Ｙ１の順にパンクチャされる場合、ターゲット符号化率が１／２であれば、図９の例のように、Ｙ８、Ｙ７、Ｙ６およびＹ４がパンクチャされ、Ｙ８、Ｙ７、Ｙ６およびＹ４のみに接続されたＵ８、Ｕ７、Ｕ６およびＵ４が０に凍結されて、これらの入力ビットは送信されない。コーディングされたビットのパンクチャによって凍結ビットに変更される入力ビットをスキップ（Skipping）ビットまたは短縮化（ショートニング）（Shortening）ビットといい、該当入力位置をスキップ位置または短縮化位置という。短縮化は、入力情報のサイズ（即ち、情報ブロックのサイズ）は維持しながら、送信しようとする出力ビット位置に接続された入力ビット位置に既知のビットを挿入するレートマッチング方法である。生成器行列Ｇ_Nにおいて、列重みが１である列に該当する入力から短縮化が可能であり、列重みが１である列および行を除いて、残りの行列において再び列重みが１である列に該当する入力が次に短縮化される。情報ビットが全部パンクチャされることを防止するために、情報ビット位置に割り当てられるべき情報ビットは、凍結ビットの位置セット内において高い信頼度の順に再び割り当てられることができる。

【0111】

ポーラ符号の場合、デコーディングは、一般的に以下の順に行われる。

【0112】

＞１．まず信頼度が低いビットが復元される。デコーダの構造によって異なるが、エンコーダにおける入力ビットインデックス（以下、エンコーダ入力ビットインデックスまたはビットインデックス）が小さい方が通常信頼度が低いので、一般的には、エンコーダ入力ビットインデックスが小さい方から順にデコーディングが行われる。

【0113】

＞２．復元されたビットに対して既知のビット情報がある場合は、既知のビットを復元されたビットと共に利用するか、または１．の過程を省略して特定の入力ビット位置に対して既知のビットをすぐ用いて、未知のビットである情報ビットを復元する。情報ビットは、ソース情報ビット（例えば、トランスポートブロックのビット）であることができ、ＣＲＣビットであることもできる。

【0114】

図１０は、従来のＣＲＣコードおよび分散ＣＲＣコードの概念を説明する図である。図１０（ａ）は、従来のＣＲＣを例示しており、図１０（ｂ）は、分散ＣＲＣを例示している。

【0115】

ポーラ符号において、ＣＲＣ補助リスト（ＣＲＣ－Ａｉｄｅｄ－Ｌｉｓｔ、ＣＡＬ）のデコーディング方法は、優れたデコーディング性能を有するので広く使用されている。ＣＡＬデコーディング方法は、まずＬ個（ここで、Ｌは正の整数）の候補情報ビットシーケンス｛ｕ_i：ｉ－１，・・・，Ｌ｝をデコードする。また、候補情報ビットシーケンスに対するＣＲＣチェック（ＣＲＣ－ＣＨＥＣＫ）を行ってＣＲＣ－ＣＨＥＣＫを通過した候補シーケンスをデコードされた情報ビットシーケンスとして選択する。

【0116】

一般的に、ＣＲＣビットは、図１０（ａ）に示したように、情報ビット以後に位置する。したがって、一般的に、デコーダは、全ての情報ビットをデコードした後、デコードされた情報ビットに対してＣＲＣ－ＣＨＥＣＫを行う。しかしながら、最近、ＣＡＬデコーディング方法のデコーディング速度を向上させるために、分散ＣＲＣが提案されている。分散ＣＲＣは、図１０（ｂ）に例示したように、情報ビットに適切に分散されて位置する。図１０（ｂ）に例示したような分散ＣＲＣを用いると、ＣＡＬデコーディング過程において、デコーダは、情報ビットの一部（例えば、Ｋ₁ビットの情報サブブロック）とＣＲＣビットの一部（例えば、ｊ₁ビットのＣＲＣブロック）とをデコードし、これを用いてＣＲＣ－ＣＨＥＣＫを行うことができる。このとき、Ｌ個の全ての候補情報ビットシーケンスに対するＣＲＣ－ＣＨＥＣＫに失敗した場合、デコーダは、エラーを宣言し、デコーディングを中止する。即ち、分散ＣＲＣを用いると、ＣＡＬデコーディング過程でデコーディングの早期終了が可能である。受信信号に対するデコーディングを早期に終了できると、受信装置は、受信信号の受信対象が自体であるか否かを速く判断できるので、受信装置が自体の信号を探す速度は速くなる。また、受信信号のエラーを速く見つけることにより、受信信号に対する再送信または受信信号に続く次の送信が早く行われる。

【0117】

図１１は、既存のＬＴＥシステムにおけるエンコーディング過程およびデコーディング過程を例示する図である。特に、図１１（ａ）は、スクランブル段階を含むエンコーディング過程を、図１１（ｂ）は、デスクランブル段階を含むデコーディング過程を例示している。

【0118】

図１１（ａ）を参照すると、送信装置は、トランスポートブロックまたはコードブロックにＣＲＣコードを付加して（Ｓ１１０１ａ）得られる入力ビットを、スクランブルシーケンスを用いてスクランブルし（Ｓ１１０３ａ）、スクランブルされた入力ビットをチャネルエンコードして（Ｓ１１０５ａ）コーディングされたビットを生成し、コーディングされたビットをチャネルインターリーブする（Ｓ１１０７ａ）。図１１（ｂ）を参照すると、受信装置は、エンコーディング過程で適用されたチャネルインターリーブパターンまたはそれに相応するチャネルインターリーブパターンに基づいて受信ビットにチャネルデインターリーブを行って（Ｓ１１０７ｂ）コーディングされたビットを得、該コーディングされたビットをチャネルデコードして（Ｓ１１０５ｂ）スクランブルされたビットを得る。受信装置は、スクランブルされたビットをスクランブルシーケンスを用いてデスクランブルして（Ｓ１１０３ｂ）、デコードされたビットのシーケンス（以下、デコードされたビットシーケンス）を得る。受信装置は、デコードされたビットシーケンス内のＣＲＣビットを用いて、デコードされたビットシーケンスに対するエラーの有無をチェックする（Ｓ１１０１ｂ）。受信装置は、デコードされたビットシーケンスに対するＣＲＣに失敗すると、受信信号に対するデコーディングに失敗したと判断する。受信装置は、デコードされたビットシーケンスに対するＣＲＣに成功すると、デコーディング過程に成功したと判断し、デコーディングビットシーケンスからＣＲＣコードを除去してトランスポートブロックまたはコードブロックを得る。

【0119】

図１１（ａ）において、ＣＲＣ生成（Ｓ１１０１ａ）、シーケンス生成（Ｓ１１０２ａ）、スクランブル（Ｓ１１０３ａ）、チャネルエンコーディング（Ｓ１１０５ａ）およびチャネルインターリーブ（Ｓ１１０７ａ）は、各々、ＣＲＣコード生成器、シーケンス生成器、スクランブラ、チャネルエンコーダ、チャネルインターリーバにより行われる。ＣＲＣコード生成器、シーケンス生成器、スクランブラ、チャネルエンコーダおよびチャネルインターリーバは、送信装置のプロセッサの一部として構成され、送信装置のプロセッサの制御下で動作するように構成される。図１１（ｂ）において、ＣＲＣチェック（Ｓ１１０１ｂ）、シーケンス生成（Ｓ１１０２ｂ）、デスクランブル（Ｓ１１０３ｂ）、チャネルデコーディング（Ｓ１１０５ｂ）およびチャネルインターリーブ（Ｓ１１０７ｂ）は、各々、ＣＲＣ検査器（サイズ）（checker）、シーケンス生成器、デスクランブラ、チャネルデコーダ、チャネルインターリーバにより行われる。ＣＲＣ検査器、シーケンス生成器、デスクランブラ、チャネルデコーダおよびチャネルインターリーバは、受信装置のプロセッサの一部として構成され、受信装置のプロセッサの制御下で動作するように構成される。既存のＬＴＥシステムにおいて、スクランブラは、ＵＥ ＩＤ、セルＩＤおよび／またはスロットインデックスを用いてｍ－シーケンスを生成した後、ｍ－シーケンスを用いて情報ビットおよびＣＲＣビットからなるスクランブルへの入力ビットをスクランブルし、デスクランブラは、ＵＥ ＩＤ、セルＩＤおよび／またはスロットインデックスを用いてｍ－シーケンスを生成した後、ｍ－シーケンスを用いて情報ビットおよびＣＲＣビットからなるデスクランブラへの入力ビットをデスクランブルする。

【0120】

トランスポートチャネルまたは制御情報の種類によって、エンコーディング過程の一部の段階またはデコーディング過程の一部の段階を省略できる。既存のＬＴＥシステムだけではなく、ＮＲシステムにおいても、図１１に例示したエンコーディングまたはデコーディング過程と類似するエンコーディングまたはデコーディング過程が使用される。ただし、ＬＴＥシステムとＮＲシステムとは、チャネルエンコーディング／デコーディング過程において、互いに異なるコーディング方式（coding scheme）を使用することができる。例えば、既存のＬＴＥシステムでは、以下の表１および表２にリストされたチャネルコーディング方式が使用される一方、ＮＲシステムでは、ＬＤＰＣコードおよびポーラ符号がチャネルコーディングに使用される。表１は、ＬＴＥシステムで使用される、トランスポートブロックのためのチャネルコーディング方式および符号化率を示しており、表２は、ＬＴＥシステムで使用される、制御情報のためのチャネルコーディング方式および符号化率を示している。

【0121】

＜表１＞

【表1】

【0122】

＜表２＞

【表2】

【0123】

既存のＬＴＥシステムのエンコーディング過程およびデコーディング過程に関して、より詳しくは、３ＧＰＰ ＴＳ ３６．２１１、３ＧＰＰ ＴＳ ３６．２１２、３ＧＰＰ ３６．３３１、３ＧＰＰ ＴＳ ３６．３３１を参照でき、ＮＲシステムのエンコーディング過程およびデコーディング過程に関して、より詳しくは、３ＧＰＰ ＴＳ ３８．２１１、３ＧＰＰ ＴＳ ３８．２１２、３ＧＰＰ ＴＳ ３８．２１３、３ＧＰＰ ＴＳ ３８．２１４、３ＧＰＰ ＴＳ ３８．３３１を参照できる。

【0124】

図１２は、フレーム構造を例示する図である。図１２のフレームの構造は例に過ぎず、フレームにおいて、サブフレーム数、スロット数、シンボル数は、様々に変更できる。ＮＲシステムでは、１つのＵＥにアグリゲート（集成）（aggregate）される複数のセル間でＯＦＤＭニューマロロジ（numerology）（例えば、ＳＣＳ）が異なるように設定される。これにより、同じ数のシンボルで構成された時間リソース（例えば、サブフレーム、スロットまたは送信時間間隔（Transmission Time Interval、ＴＴＩ））の（絶対時間）区間がアグリゲートされたセル間で異なるように設定されることができる。ここで、シンボルは、ＯＦＤＭシンボル（または、ＣＰ－ＯＦＤＭシンボル）、ＳＣ－ＦＤＭＡシンボル（または、Ｄｉｓｃｒｅｔｅ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ－ｓｐｒｅａｄ－ＯＦＤＭ、ＤＦＴ－ｓ－ＯＦＤＭシンボル）を含む。

【0125】

図１２を参照すると、ＮＲシステムにおいて上りリンクおよび下りリンクの送信は、フレームで組織化される（organize）。各フレームは、１０ｍｓの持続期間（duration）Ｔ_Fを有し、各々５ｍｓの持続期間である２つのハーフフレーム（half-frame）に分けられる。各々のハーフフレームは５つのサブフレームで構成され、単一のサブフレームの持続期間Ｔ_SFは１ｍｓである。サブフレームは、スロットにさらに分けられ、サブフレーム内のスロット数は、副搬送波間隔に依存する。各スロットは、巡回プレフィックスに基づいて１４個または１２個のＯＦＤＭシンボルで構成される。ノーマル（正規）（normal）巡回（循環）プレフィックス（Cyclic Prefix、ＣＰ）では、各スロットは、１４個のＯＦＤＭシンボルで構成され、拡張（extended）ＣＰの場合には、各スロットは、１２個のＯＦＤＭシンボルで構成される。以下の表は、ノーマルＣＰに対する副搬送波間隔Δｆ＝２^u＊１５ｋＨｚによるスロット当たりのＯＦＤＭシンボル数、フレーム当たりのスロット数およびサブフレーム当たりのスロット数を示す。

【0126】

＜表３＞

【表3】

【0127】

以下の表は、拡張ＣＰに対する副搬送波間隔Δｆ＝２^u＊１５ｋＨｚによるスロット当たりのＯＦＤＭシンボル数、フレーム当たりのスロット数およびサブフレーム当たりのスロット数を示す。

【0128】

＜表４＞

【表4】

【0129】

スロットは、時間領域（ドメイン）（time domain）において複数（例えば、１４個または１２個）のシンボルを含む。各々のニューマロロジ（例えば、副搬送波間隔）および搬送波に対して、上位層シグナリング（例えば、無線リソース制御（Radio Resource Control、ＲＲＣ）シグナリング）により指示される共通リソースブロック（Common Resource Block、ＣＲＢ）Ｎ^start,u _gridで開始される、Ｎ^size,u _grid,x＊Ｎ^RB _sc個の副搬送波およびＮ^subframe,u _symb個のＯＦＤＭシンボルのリソースグリッドが定義される。ここで、Ｎ^size,u _grid,xは、リソースグリッド内のリソースブロック（Resource Block、ＲＢ）の数であり、下付き添字ｘは、下りリンクに対してはＤＬであり、上りリンクに対してはＵＬである。Ｎ^RB _scは、ＲＢ当たりの副搬送波の数であり、３ＧＰＰベースの無線通信システムにおいて、Ｎ^RB _scは通常１２である。与えられたアンテナポートｐ、副搬送波間隔の設定ｕならびに送信方向（ＤＬもしくはＵＬ）に対して１つのリソースグリッドがある。副搬送波間隔の設定ｕに対する搬送波帯域幅Ｎ^size,u _gridは、上位層パラメータ（例えば、ＲＲＣパラメータ）により与えられる。アンテナポートｐおよび副搬送波間隔の設定ｕに対するリソースグリッド内の各々の要素は、リソース要素（Resource Element、ＲＥ）と呼ばれ、各リソース要素には、１つの複素シンボルがマッピングされる。リソースグリッド内の各リソース要素は、周波数領域内のインデックスｋおよび時間領域において参照ポイントに対して相対的にシンボル位置を示すインデックスｌにより一意に識別される。ＮＲシステムにおいて、ＲＢは、周波数領域において１２個の連続した（consecutive）副搬送波により定義される。ＮＲシステムにおいて、ＲＢは、共通リソースブロック（ＣＲＢ）と物理リソースブロック（Physical Resource Block、ＰＲＢ）とに分類される。ＣＲＢは、副搬送波間隔の設定ｕに対する周波数領域において、０からナンバリングされる。副搬送波間隔の設定ｕに対するＣＲＢ０の副搬送波０の中心は、リソースブロック格子のための共通参照ポイントであるポイントＡと一致する。ＰＲＢは、帯域幅パート（BandWidth Part、ＢＷＰ）内で定義され、０からN^size _BWP,i－１までナンバリングされ、ここで、ｉは帯域幅パートの番号である。共通リソースブロックｎ_CRBと帯域幅パートｉ内の物理リソースブロックｎ_PRBとの間の関係は、次の通りである。ｎ_PRB＝ｎ_CRB＋Ｎ^size _BWP,i、ここで、Ｎ^size _BWP,iは、帯域幅パートがＣＲＢ０に対して相対的に始まる共通リソースブロックである。ＢＷＰは、周波数領域において複数の連続したＲＢを含む。搬送波は、最大Ｎ個（例えば、５個）のＢＷＰを含む。３ＧＰＰベースの無線通信システムにおいて、ＵＥは、電源が入ったかまたは新しくセルに接続しようとする場合に、セルとの時間および周波数同期を得、セルの物理層セル識別子（physical layer cell identity）Ｎ^cell _IDを検出するなどのセルサーチ（initial cell search）過程を行う。このために、ＵＥは、ＢＳにより送信されるセルの同期信号、例えば、プライマリ同期信号（Primary Synchronization Signal、ＰＳＳ）およびセカンダリ同期信号（Secondary Synchronization Signal、ＳＳＳ）を受信してセルと同期を合わせ、セル識別子（IDentity、ＩＤ）などの情報を得ることができる。ＰＳＳ／ＳＳＳを用いたセルサーチ過程を行って、ＤＬ信号の復調（demodulation）およびＵＬ信号の送信を正確な時点で行うために必要な時間および周波数パラメータを決定したＵＥは、また、ＢＳからＵＥのシステム設定（System configuration）に必要なシステム情報を得て、ＢＳとの通信を行うことができる。３ＧＰＰベースの通信システムにおいて、システム情報は、マスタ情報ブロック（Master Information Block、ＭＩＢ）およびシステム情報ブロック（System Information Block、ＳＩＢ）により設定される。各システム情報ブロックは、機能的に関連付けられたパラメータのセットを含み、このパラメータによってマスタ情報ブロック（Master Information Block、ＭＩＢ）とシステム情報ブロックタイプ１（System Information Block type 1、ＳＩＢ１）とその他のＳＩＢとに区別される。ＭＩＢは、ＵＥがｅＮＢのネットワークに初期アクセス（initial access）するために必須の、最もよく送信されるパラメータを含む。ＵＥは、ＭＩＢをブロードキャストチャネル（例えば、ＰＢＣＨ）を介して受信することができる。初期セルサーチを終えたＵＥは、ＢＳへの接続を完了するために、ランダムアクセス過程（random access procedure）を行う。このために、ＵＥは、物理ランダムアクセスチャネル（Physical Random Access CHannel、ＰＲＡＣＨ）を介してプリアンブル（preamble）を送信し、ＰＤＣＣＨおよびＰＤＳＣＨを介してプリアンブルに対する応答メッセージを受信する。参考として、コンテンション（競争）ベースのランダムアクセス過程において、ＵＥは、ＰＲＡＣＨリソースを用いてＲＡＣＨプリアンブル（Message 1、Ｍｓｇ１）を送信し、ＢＳは、ＲＡＣＨプリアンブルに対するランダムアクセス応答（Random Access Response、ＲＡＲ）（Ｍｓｇ２）を送信し、ＵＥは、ＲＡＲ内のＵＬグラントを用いたＭｓｇ３（例えば、ＲＲＣ Ｃｏｎｎｅｃｔｉｏｎ Ｒｅｑｕｅｓｔ）を送信し、ＢＳは、コンテンション解決メッセージ（Ｍｓｇ４）をＵＥに送信することができる。上述したような手順を行ったＵＥは、今後一般的な上／下りリンク信号の送信手順として、ＰＤＣＣＨ／ＰＤＳＣＨ受信およびＰＵＳＣＨ／ＰＵＣＣＨ送信を行うことができる。

【0130】

既存のＬＴＥ／ＬＴＥ－Ａシステムにおいて、ＰＳＳ／ＳＳＳは、全方位的（omni-direction）に送信される一方、ｍｍＷａｖｅを適用するｇＮＢがビーム方向を変更しながらＰＳＳ／ＳＳＳ／ＰＢＣＨなどの信号をビームフォーミング（beam forming）して送信する方法が考慮されている。このようにビーム方向を変更しながら信号を送受信することをビームスイーピング（beam sweeping）あるいはビームスキャンという。本発明において“ビームスイーピング”は、送信器側の行動であり、“ビームスキャン”は、受信器側の行動を示す。例えば、ｇＮＢが最大Ｎ個のビーム方向を有すると仮定すると、Ｎ個のビーム方向に対して、各々ＰＳＳ／ＳＳＳ／ＰＢＣＨなどの信号を送信する。即ち、ｇＮＢは、自体が有し得るまたはサポートしようとする方向をスイープしながら、各々の方向に対してＰＳＳ／ＳＳＳ／ＰＢＣＨなどの同期信号を送信する。あるいは、ｇＮＢがＮ個のビームを形成する場合、いくつかのビームを集めて１つのビームグループを構成でき、ビームグループごとにＰＳＳ／ＳＳＳ／ＰＢＣＨを送信／受信することができる。このとき、１つのビームグループは、１つまたは複数のビームを含む。同一方向に送信されるＰＳＳ／ＳＳＳ／ＰＢＣＨなどの信号が、１つのＳＳブロックに定義されることができ、１つのセル内に複数のＳＳブロックが存在することができる。複数のＳＳブロックが存在する場合、各ＳＳブロックを区別するために、ＳＳブロックインデックスが使用される。例えば、１つのシステムにおいて１０個のビーム方向にＰＳＳ／ＳＳＳ／ＰＢＣＨが送信される場合、同一方向へのＰＳＳ／ＳＳＳ／ＰＢＣＨが１つのＳＳブロックを構成することができ、該当システムでは、１０個のＳＳブロックが存在することと理解できる。本発明においてビームインデックスは、ＳＳブロックインデックスとも解釈できる。以下、ＳＳブロックを簡単にＳＳＢと呼ぶ。

【0131】

図１３は、同期信号およびＰＢＣＨブロック（ＳＳＢ）の構造を例示する図である。スロットは、最大２つのＳＳＢブロックを含む。

【0132】

図１３を参照すると、ＳＳＢは、４つの連続するＯＦＤＭシンボルで構成され、ＯＦＤＭシンボルごとにＰＳＳ、ＰＢＣＨ、ＳＳＳ／ＰＢＣＨおよびＰＢＣＨが送信される。ＰＳＳは、ＵＥがセルＩＤグループ内においてセルＩＤを検出するために使用され、ＳＳＳは、ＵＥがセルＩＤグループを検出するために使用される。ＰＢＣＨは、ＵＥがＳＳＢ（時間）インデックス検出およびハーフフレーム検出を行うために使用され、ＭＩＢを含む。ＰＢＣＨは、ＯＦＤＭシンボルごとに、データリソース要素（Resource Element、ＲＥ）およびＤＭＲＳ（DeModulation Reference Signal）ＲＥで構成される。ＲＢごとに３つのＤＭＲＳ ＲＥが存在し、各々のＤＭＲＳ ＲＥの間には３つのデータＲＥが存在する。３ＧＰＰベースシステムにおいて、ＲＢは、周波数領域において１２個の連続する副搬送波として定義される。各リソース要素は、周波数領域における１つの副搬送波と、時間領域における１つのＯＦＤＭシンボルと、により定義される。

【0133】

ＳＳＢは、ＳＳＢ周期に合わせて周期的に送信される。初期セルの選択時に使用されるＳＳＢの基本周期は、２０ｍｓと定義される。セル接続後、ＳＳＢ周期は、｛５ｍｓ、１０ｍｓ、２０ｍｓ、４０ｍｓ、８０ｍｓ、１６０ｍｓ｝のうちの１つに設定される。各ＳＳＢ周期の開始部分に、ＳＳＢバーストセットが構成される。ＳＳＢバーストセットは、５ｍｓ時間ウィンドウで構成され、ＳＳＢは、ＳＳＢバーストセット内で最大Ｌ回送信される。ＳＳＢの候補位置は、ＳＳＢバーストセット内に予め定義されることができる。ＳＳＢの最大送信回数Ｌは、搬送波の周波数帯域によって以下のように与えられる。

【0134】

－Ｆｏｒ ｆｒｅｑｕｅｎｃｙ ｒａｎｇｅ ｕｐ ｔｏ ３ＧＨｚ、Ｌ＝４

【0135】

－Ｆｏｒ ｆｒｅｑｕｅｎｃｙ ｒａｎｇｅ ｆｒｏｍ ３ＧＨｚ ｔｏ ６ＧＨｚ、Ｌ＝８

【0136】

－Ｆｏｒ ｆｒｅｑｕｅｎｃｙ ｒａｎｇｅ ｆｒｏｍ ６ＧＨｚ ｔｏ ５２．６ＧＨｚ、Ｌ＝６４

【0137】

ＵＥは、ＳＳＢに基づいて、ＤＬ同期獲得（例えば、ＯＦＤＭシンボル／スロット／ハーフフレーム境界検出）、セルＩＤ（IDentifier）（例えば、Physical Cell IDentifier、ＰＣＩＤ）の獲得、初期アクセスのためのビーム整列（arrangement）、ＭＩＢの獲得、ＤＬ測定などを行うことができる。

【0138】

検出されたＳＳＢが属するフレームの番号は、ＰＢＣＨ内のＳＦＮ情報を用いて識別され、検出されたＳＳＢが属するハーフフレームの番号は、ＰＢＣＨ内のハーフフレーム指示情報（以下、ＨＦ）を用いて識別される。例えば、ＵＥがＨＦ＝０を含むＢＣＨを検出した場合は、ＰＢＣＨが属するＳＳＢがフレーム内の１番目のハーフフレームに属すると判断でき、ＨＦ＝１を含むＰＢＣＨを検出した場合には、ＰＢＣＨが属するＳＳＢがフレーム内の２番目のハーフフレームに属すると判断することができる。

【0139】

ＳＳＢの時間位置は、ＳＳＢバーストセット（即ち、ハーフフレーム）内において０からＬ－１までの時間で昇順にインデクシングされる（ＳＳＢインデックス）。Ｌ＞４の場合、６ビットＳＳＢインデックスのうち、３つの最下位ビット（Least Significant Bit、ＬＳＢ）は、８つの互いに異なるＰＢＣＨ－ＤＭＲＳシーケンスのうちの１つを用いて伝達され、３つの最上位ビット（Most Significant Bit、ＭＳＢ）は、ＰＢＣＨに含まれたＳＳＢインデックス情報により伝達されることができる。Ｌ＝４の場合、２ビットＳＳＢインデックスが、８つのＰＢＣＨ－ＤＭＲＳシーケンスを用いて指示されることができる。Ｌ＝４の場合、８つのＰＢＣＨ－ＤＭＲＳシーケンスは、合計３つのビットを指示できるので、８つのＰＢＣＨ－ＤＭＲＳシーケンスにより指示できる３つのビットのうち、ＳＳＢインデックスの指示後に残った１ビットは、ハーフフレーム指示用として使用できる。ＰＢＣＨ内のＳＳＢインデックス用の３つのビットは、６ＧＨｚ以上では、ＳＳＢインデックスの３つのＭＳＢを運ぶために使用される。６ＧＨｚ以下では、３ビットＳＳＢインデックスまたは２ビットＳＳＢインデックスがＰＢＣＨ－ＤＭＲＳシーケンスによりシグナリングされる３ビットで識別されることができるので、ＰＢＣＨ内のＳＳＢインデックス用の３つのビットは、３ＧＨｚ以下では、リザーブ（留保）（reserve）ビットとして活用できる。

【0140】

図１４は、物理ブロードキャストチャネル（Physical Broadcast CHannel、ＰＢＣＨ）に対する信号処理過程を例示する図である。

【0141】

フレーム内のＰＢＣＨ送信のために、ＰＢＣＨコンテンツ、即ち、ＰＢＣＨを介した情報がスクランブルされる。ＰＢＣＨは、１^stスクランブルシーケンスを用いてスクランブルされ、スクランブルされたＰＢＣＨにＣＲＣが付加され、ＣＲＣが付加されたＰＢＣＨにインターリーブ、エンコーディングおよびレートマッチングが行われて、エンコードされたＰＢＣＨが得られる。１^stスクランブルシーケンスは、物理セルＩＤにより初期化されるゴールドシーケンスであり、ＰＢＣＨが送信されるＳＦＮの２^ndおよび３^rdＬＳＢを用いて決定される。エンコードされたＰＢＣＨは、２^ndスクランブルシーケンスを用いて再度スクランブルされる。２^ndスクランブルシーケンスは、物理セルＩＤおよびＳＳＢインデックスの３つのＬＳＢに基づいて初期化される。２^ndスクランブルシーケンスを用いてスクランブルされたエンコードされたＰＢＣＨは、変調およびリソース要素マッピングを経て、図１３に示したように時間－周波数リソースで送信される。

【0142】

既存のＬＴＥ／ＬＴＥ－Ａシステムにおけるように、ＮＲシステムにおいて特定のセルに初期アクセスを行おうとするＵＥは、セルを運用／制御するＢＳからのＰＢＣＨを介してセルに関するＭＩＢを受信し、ＰＤＳＣＨを介してＳＩＢおよび無線接続制御（Radio Resource Control、ＲＲＣ）パラメータを受信する。ＰＢＣＨのビットフィールドのうちには、（システムフレーム番号（System Frame Number、ＳＦＮ）が先験的に知られたハンドオーバケースに対する）ＳＦＮビットおよびリザーブビットのように、ＵＥが既に知っているビットがあることもできる。ＮＲシステムでは、ＰＢＣＨのチャネルコーディングにポーラ符号が使用される。ポーラ符号化時に既知のビットをよく活用すると、チャネルコーディング性能が改善される。既知のビット（known bit）サイズ（即ち、既知のビット数）をＫｎとすると、凍結ビットのサイズは、Ｎ－Ｋ＋Ｋｎになる。ここで、Ｎは、ポーラ符号のサイズ（即ち、ポーラ符号のマザーコードのサイズ）であり、Ｋは、ポーラ符号への入力情報ブロックのサイズ、即ち、ポーラ符号に入力される情報ビットの数である。例えば、以下のポーラシーケンス（３ＧＰＰ ＴＳ ３８．２１２ Ｖ１．０.０に定義されたポーラシーケンスを参照）に基づいて、‘Ｋ－Ｋｎ’個のビットの情報に対するポーラ符号化が行われる。

【0143】

ポーラシーケンス

【0144】

【0145】

【0146】

【0147】

【0148】

上記表は、ポーラシーケンスＱ₀ ^Nmax-1およびその該当信頼度Ｗ（Ｑ_i ^Nmax）を示しており、この表において、ＷはＷ（Ｑ_i ^Nmax）を意味し、ＩはＱ_i ^Nmaxを意味する。即ち、ポーラシーケンスＱ₀ ^Nmax-1＝｛Ｑ₀ ^Nmax、Ｑ₁ ^Nmax、・・・、Ｑ_Nmax-1 ^Nmax｝が上記表により与えられ、ここで、０≦Ｑ_i ^Nmax≦Ｎｍａｘ－１は、ｉ＝０，１，・・・，Ｎｍａｘ－１に対してポーラ符号化の前のビットインデックスを示し、Ｎｍａｘ＝１０２４である。ポーラシーケンスＱ₀ ^Nmax-1は、信頼度の昇順Ｗ（Ｑ₀ ^Nmax）＜Ｗ（Ｑ₁ ^Nmax）＜…＜Ｗ（Ｑ_Nmax-1 ^Nmax）であり、Ｗ（Ｑ_i ^Nmax）は、ビットインデックスＱ_i ^Nmaxの信頼度を示す。例えば、上記表を参照すると、ビットインデックスＱ_i ^Nmax＝４の信頼度Ｗ（Ｑ_i ^Nmax）＝３は、ビットインデックスＱ_i ^Nmax＝３の信頼度Ｗ（Ｑ_i ^Nmax）＝７より低い。即ち、上記表は、Ｎｍａｘ＝１０２４であるポーラ符号の１０２４個の入力位置を各々示すビットインデックス０～１０２３を、信頼度の昇順に並べたものであると言える。Ｎ個のビットにエンコードされる任意の情報ブロックに対して、同一のポーラシーケンスＱ₀ ^N-1＝｛Ｑ₀ ^N、Ｑ₁ ^N、Ｑ₂ ^N、…、Ｑ_N-1 ^N｝が使用される。ポーラシーケンスＱ₀ ^N-1は、信頼度Ｗ（Ｑ₀ ^N）＜Ｗ（Ｑ₁ ^N）＜Ｗ（Ｑ₂ ^N）＜…＜Ｗ（Ｑ_N-1 ^N）の昇順に整列される、Ｎより小さい値の全ての要素Ｑ_i ^Nmaxを有する、ポーラシーケンスＱ₀ ^Nmax-1のサブセットである。例えば、Ｎ＝８である場合、ポーラシーケンスＱ₀ ⁷は、ポーラシーケンスＱ₀ ^Nmax-1の要素のうち、Ｑ_i ^Nmax＜８である要素を有し、Ｑ_i ^Nmax＜８である要素は、信頼度Ｗ（０）＜Ｗ（１）＜Ｗ（２）＜Ｗ（４）＜Ｗ（３）＜Ｗ（５）＜Ｗ（６）の昇順に整列される。

【0149】

以下、本発明は、上記表＜ポーラシーケンス＞により与えられるポーラシーケンスＱ₀ ^Nmax-1を前提として説明される。

【0150】

既知のビットであっても、無線信号を送信する瞬間によって、この既知のビットが情報として使用されて未知のビットになることができる。例えば、ＳＦＮビットは、ハンドオーバ時にのみ既知のビットとして使用される。したがって、Ｋを固定した後に、既知のビット数によって既知のビットがポーラ符号にマッピングされる入力位置を予め決めて使用する方法が可能である。例えば、表５は、Ｎ＝５１２であるポーラ（極）シーケンス（Polar sequence）において、ポーラ符号への情報ブロックのサイズＫ＝１０のための入力ビット位置を示す。

【0151】

＜表５＞

【表5】

【0152】

表５は、Ｎ＝５１２であるポーラシーケンスの要素のうち、Ｋ＝１０のための１０個の要素を信頼度の昇順に整列したものである。上述した＜ポーラシーケンス＞の表を参照すると、Ｎ＝５１２より小さいＩ（＝Ｑ_i ^Nmax）値のうち、上位１０個の信頼度Ｗ（Ｑ_i ^Nmax）を有するＩは、｛４７９、４９５、５０３、５０５、５０６、５０７、５０８、５０９、５１０、５１１｝であり、｛４７９、４９５、５０３、５０５、５０６、５０７、５０８、５０９、５１０、５１１｝を該当信頼度Ｗの昇順に整列すると、表５に示されたＮ＝５１２であるポーラシーケンスにおいて、Ｋ＝１０のためのビットインデックスのセットである｛５０５、５０６、４７９、５０８、４９５、５０３、５０７、５０９、５１０、５１１｝が得られる。Ｋ＝１０のうち、既知のビットおよび／または未知のビットが、本発明の例によってビットインデックス｛５０５、５０６、４７９、５０８、４９５、５０３、５０７、５０９、５１０、５１１｝に配置されることができる。

【0153】

本発明は、説明の便宜のためにＰＢＣＨを例として説明したが、本発明は、短いＰＵＣＣＨなどのように既知のビットが含まれたデータフィールドを使用する他のチャネルにも適用できる。

【0154】

凍結ビットと見なすＫｎ個の既知のビットのためのポーラシーケンス内におけるビットインデックスのセットをＦｎとする。ＮＲシステムについて、ＰＢＣＨが５６ビットのペイロードサイズを有することが合議されている。これを考慮して、Ｋ＝５６、Ｎ＝５１２、Ｍ＝８６４および｜Ｆｎ｜＝２（即ち、Ｋｎ＝２）の場合を例としてＦｎを求める本発明の方法（例えば、方法１、方法２－ａ、方法２－ｂ、方法２－ｃ）について説明する。ここで、Ｍは、実際のコードワードの長さであり、エンコードされたビットシーケンスにレートマッチングが行われた後のサイズと同一であることができる。例えば、ＮＲシステムにおいて、ＰＢＣＨのためのＭは８６４である。この明細書において、｜Ｓ｜は、セットＳ内の要素（element）の数である。本発明の方法および例を説明するために、上記Ｎ＝５１２であるポーラシーケンスの要素のうち、Ｋ＝５６である情報ブロックのための５６個の要素（即ち、ビットインデックスあるいは入力位置）を求める方法を説明すると、以下の通りである。表５に示した方法を適用すると、Ｎ＝５１２より小さいＩ（＝Ｑ_i ^Nmax）値のうち、上位５６個の信頼度Ｗ（Ｑ_i ^Nmax）を有するＩ（即ち、５６個の最も信頼できるビットインデックス）は、｛２４７、２５３、２５４、２５５、３６７、３７５、３７９、３８１、３８２、３８３、４１５、４３１、４３９、４４１、４４３、４４４、４４５、４４６、４４７、４６３、４６９、４７０、４７１、４７３、４７４、４７５、４７６、４７７、４７８、４７９、４８３、４８５、４８６、４８７、４８９、４９０、４９１、４９２、４９３、４９４、４９５、４９７、４９８、４９９、５００、５０１、５０２、５０３、５０４、５０５、５０６、５０７、５０８、５０９、５１０、５１１｝である。５６個のビットインデックス｛２４７、２５３、２５４、２５５、３６７、３７５、３７９、３８１、３８２、３８３、４１５、４３１、４３９、４４１、４４３、４４４、４４５、４４６、４４７、４６３、４６９、４７０、４７１、４７３、４７４、４７５、４７６、４７７、４７８、４７９、４８３、４８５、４８６、４８７、４８９、４９０、４９１、４９２、４９３、４９４、４９５、４９７、４９８、４９９、５００、５０１、５０２、５０３、５０４、５０５、５０６、５０７、５０８、５０９、５１０、５１１｝を信頼度Ｗの昇順に整列すると、５６個のビットインデックスからなる新しいポーラシーケンス｛４４１、４６９、２４７、３６７、２５３、３７５、４４４、４７０、４８３、４１５、４８５、４７３、４７４、２５４、３７９、４３１、４８９、４８６、４７６、４３９、４９０、４６３、３８１、４９７、４９２、４４３、３８２、４９８、４４５、４７１、５００、４４６、４７５、４８７、５０４、２５５、４７７、４９１、４７８、３８３、４９３、４９９、５０２、４９４、５０１、４４７、５０５、５０６、４７９、５０８、４９５、５０３、５０７、５０９、５１０、５１１｝が得られる。ポーラシーケンス｛４４１、４６９、２４７、３６７、２５３、３７５、４４４、４７０、４８３、４１５、４８５、４７３、４７４、２５４、３７９、４３１、４８９、４８６、４７６、４３９、４９０、４６３、３８１、４９７、４９２、４４３、３８２、４９８、４４５、４７１、５００、４４６、４７５、４８７、５０４、２５５、４７７、４９１、４７８、３８３、４９３、４９９、５０２、４９４、５０１、４４７、５０５、５０６、４７９、５０８、４９５、５０３、５０７、５０９、５１０、５１１｝は、Ｎ＝５１２用のポーラシーケンスのサブセットであり、Ｎｍａｘ＝１０２４用のポーラシーケンスのサブセットでもある。

【0155】

図１５は、本発明の例によるＰＢＣＨ送信の流れを示す図である。ポーラ符号を用いたチャネルコーディングのために、ＰＢＣＨのためのビットがポーラ符号のビット位置にマッピングされる（Ｓ１６０１）。ＰＢＣＨのビットがポーラ符号のビット位置のうちのどこにマッピングされるかによって、チャネルコーディングの性能が変化する。この明細書では、ＰＢＣＨのためのビットのうち、特定のビットが、後述される本発明の例によってポーラ符号のビット位置にマッピングされる。ＰＢＣＨ、即ち、ＰＢＣＨのためのビットは、ポーラ符号に基づいてエンコードされる（Ｓ１６０３）。エンコードされたビットは、ＰＢＣＨから送信される（Ｓ１６０５）。

【0156】

受信装置は、ＰＢＣＨを受信し、ＰＢＣＨ内のビットをＳ１６０１で適用されたマッピング関係に基づいてデコードする。このマッピング関係は、後述する本発明の例のうちのいずれか１つである。

【0157】

＊方法１．ポーラシーケンスＱ₀ ^Nmax-1において、ポーラシーケンス内のビットインデックスのうち、Ｋに対するビットインデックスのセットをＱ^* _I,K ^Nとし、Ｋｎを考慮したときのビットインデックスのセット（即ち、Ｋ－Ｋｎに対するビットインデックスのセット）をＱ^* _I,Kn ^Nとすると、Ｑ^* _I,K ^N＼Ｑ^* _I,Kn ^Nのセットが凍結ビットとして使用される。ここで、Ａ＼Ｂは、セットＡからのセットＢの差集合（the difference of set b from set A）、即ち、Ａ－Ｂを意味し、セットＢに属しないセットＡの全ての要素のセットである。即ち、Ｆｎ＝Ｑ^* _I,K ^N＼Ｑ^* _I,Kn ^Nであり、Ｋ＝５６、Ｎ＝５１２、Ｋｎ＝｜Ｆｎ｜＝２の場合、ＦＮ＝｛４４１、４６９｝である。この方法は、送信装置と受信装置とが共有しているポーラシーケンスＱ₀ ^Nmax-1を活用した方法であって、Ｋまたは｜Ｆｎ｜が変更される場合、有用に使用できる。

【0158】

＊方法２．ポーラシーケンスＱ₀ ^Nmax-1に関係なく、ブロックエラーレート（BLock Error Rate、ＢＬＥＲ）を最低にするビットが凍結ビットとして使用される。

【0159】

以下の表は、Ｋ＝５６、Ｎ＝５１２、Ｍ＝８６４の場合について、ターゲットＢＬＥＲ＝１０^-2であるときのＢＥＲを示す。

【0160】

＜表６＞

【表6】

【0161】

表６は、ビットインデックスによるＢＥＲ値を示す図で表現できる。図１６は、ポーラ符号に対する入力ビットインデックスのビットエラーレート（Bit Error Rate、ＢＥＲ）を示す。図１６において、ｉ＝１，２，３，・・・，５５，５６は、Ｋ＝５６個の入力ビットのためのビットインデックス｛２４７、２５３、２５４、２５５、３６７、３７５、３７９、３８１、３８２、３８３、４１５、４３１、４３９、４４１、４４３、４４４、４４５、４４６、４４７、４６３、４６９、４７０、４７１、４７３、４７４、４７５、４７６、４７７、４７８、４７９、４８３、４８５、４８６、４８７、４８９、４９０、４９１、４９２、４９３、４９４、４９５、４９７、４９８、４９９、５００、５０１、５０２、５０３、５０４、５０５、５０６、５０７、５０８、５０９、５１０、５１１｝である。５６個のビットインデックス｛２４７、２５３、２５４、２５５、３６７、３７５、３７９、３８１、３８２、３８３、４１５、４３１、４３９、４４１、４４３、４４４、４４５、４４６、４４７、４６３、４６９、４７０、４７１、４７３、４７４、４７５、４７６、４７７、４７８、４７９、４８３、４８５、４８６、４８７、４８９、４９０、４９１、４９２、４９３、４９４、４９５、４９７、４９８、４９９、５００、５０１、５０２、５０３、５０４、５０５、５０６、５０７、５０８、５０９、５１０、５１１｝に１：１に対応する。例えば、図１６において、ｉ＝１はビットインデックス２４７を、ｉ＝２はビットインデックス２５３を、ｉ＝３はビットインデックス２５４を示すことができる。

【0162】

表６または図１６のＢＥＲグラフに基づいて、方法２について、Ｆｎのためのいくつかの候補群を例示すると、以下の通りである。説明の便宜のために、方法２－ａ～方法２－ｃでは、｜Ｆｎ｜＝２の場合を例とする。

【0163】

＊方法２－ａ．ポーラ符号の入力位置のうち、ＢＥＲ性能が最も劣悪な位置に既知のビットが配置される。ＢＬＥＲは、各ビットのエラー確率のうち、劣悪なＢＥＲ、即ち、大きいＢＥＲを有するビットから主に決定される。したがって、該当部分、即ち、劣悪なＢＥＲを有する入力ビットインデックスが既知のビットとして使用されると、該当ビットは、ＢＥＲがゼロになることと同一になるので、ＢＬＥＲが改善される。方法２－ａにおいては、例えば、｜Ｆｎ｜＝｛５０８、５０６｝である。

【0164】

＊方法２－ｂ．デコーディングビット順に基づいて、デコードされる順序が早いビットインデックスに既知のビットが位置される。方法２－ｂによれば、既知のビットがデコーディング初期に使用可能になるので、ＢＬＥＲが改善される。ＵＥが既知のビットではないが、ＳＳＢインデックスのように隣接するセルのＳＳＢインデックスのみをデコードする場合、即ち、ＵＥが一部のビットのみを優先してデコードする場合には、未知のビットがデコーディング順序の早いビット位置にまずマッピングされることができる。言い換えれば、既知のビットではないが、受信装置がＳＳＢインデックスのように隣接セルのインデックスのみをデコードする場合、または受信装置が部のビットのみを優先してデコーディング可能にする場合には、未知のビットがデコーディングビット順序においてまずデコードされるようにＦｎが決められる。上述したように、ポーラ符号の場合、一般的にエンコーダ入力ビットインデックス（即ち、ポーラ符号化前のビットインデックス）が小さい方から順にデコーディングが行われる。したがって、Ｎ＝５１２のポーラ符号のビットインデックスのうち、Ｋ＝５６のためのビットインデックス｛４４１、４６９、２４７、３６７、２５３、３７５、４４４、４７０、４８３、４１５、４８５、４７３、４７４、２５４、３７９、４３１、４８９、４８６、４７６、４３９、４９０、４６３、３８１、４９７、４９２、４４３、３８２、４９８、４４５、４７１、５００、４４６、４７５、４８７、５０４、２５５、４７７、４９１、４７８、３８３、４９３、４９９、５０２、４９４、５０１、４４７、５０５、５０６、４７９、５０８、４９５、５０３、５０７、５０９、５１０、５１１｝および図１６のＢＥＲを参照すると、該当ポーラシーケンス内のビットインデックスのうち、｜Ｆｎ｜個の最低のビットインデックスが選択されることができる。方法２－ｂでは、例えば、｜Ｆｎ｜＝｛２４７、２５３｝である。

【0165】

＊方法２－ｃ．エラー伝播（propagation）に大きく影響を与える位置に既知のビットを配置する。例えば、方法２－ｃは、ポーラ符号のビットインデックスのうち、デコーディング順序が早いビットインデックスのうちのＢＥＲが劣悪なビットインデックスに既知のビットを配置する。ポーラ符号の前側、即ち小さいビットインデックスのデコーディング順序が、ポーラ符号の後側、即ち大きいビットインデックスよりデコーディング順序が早いことが一般的であるので、ポーラ符号の前側のビット位置のうち、ＢＥＲが劣悪なビット位置（即ち、ＢＥＲが大きいビット位置）が既知のビットに代替されることができる。ポーラ符号は、逐次（連続）（Successive）デコーディングを使用するので、デコーディングビットにエラーが発生すると、エラーが発生したデコーディングビットの後側のデコーディングビットにエラーが伝播されてＢＥＲが高くなる。方法２－ａは、Ｋ個のビット位置のうち、ＢＥＲが最も劣悪なビット位置に既知のビットをマッピングするので、ＢＥＲが劣悪なビット位置のビットインデックスが大きいと、既知のビットに対するデコーディングが遅く行われてエラー伝播を減らすことが難しい。逆に、方法２－ｃによれば、初期に発生するエラー確率を減らすことにより、ＢＬＥＲが改善することができる。既知のビットのサイズ、即ち既知のビットの数によってＦｎが変化することができる。しかしながら、デコーディングが相対的に早い部分の入力ビットのインデックス側に既知のビットが割り当てられると、ＢＬＥＲが最適になる。最適なビットセット、即ち、最適なＦｎは、デコーディングが相対的に早い部分、即ち、デコーディング順序が早い部分の入力インデックス（即ち、ビットインデックス）側のインデックスの組み合わせ、またはデコーディングが相対的に早い部分の入力インデックス側と方法２－ａとを同時に反映したインデックスの組み合わせで探すことができる。表６または図１６を参照すると、方法２－ｃにおいて、例えば、｜Ｆｎ｜＝｛４６９、３７５｝である。表６または図１６を参照すると、ビットインデックス３７５は、ビットインデックス３６７および３７９よりＢＥＲが高く、ビットインデックス４６９は、ビットインデックス４６３および４７０よりＢＥＲは高いが、ビットインデックス３７５およびビットインデックス４６９に既知のビットを配置すると、ＢＥＲが０になるので、ビットインデックス３７５およびビットインデックス４６９のエラー伝播を低くすることができる。

【0166】

表７は、方法１、方法２－ａ、方法２－ｂ、方法２－ｃに対する既知のビットセットの性能を示す。言い換えれば、方法１、方法２－ａ、方法２－ｂ、方法２－ｃに例示されたＦｎに対するＢＬＥＲを示し、ＢＬＥＲ＿１は、方法１に対するＢＬＥＲを、ＢＬＥＲ＿２は、方法２－ａに対するＢＬＥＲを、ＢＬＥＲ＿３は、方法２－ｂに対するＢＬＥＲを、ＢＬＥＲ＿４は、方法２－ｃに対するＢＬＥＲを示す。特に、表７は、ＳＮＲ＝－９ｄＢ、－８．５ｄＢ、－８ｄＢ、－７．５ｄＢであるときのＢＬＥＲ値を各々示す。

【0167】

＜表７＞

【表7】

【0168】

表７を参照すると、ＰＢＣＨの場合、ＢＬＥＲ＿１およびＢＬＥＲ＿４が全般的に良好なＢＬＥＲ性能を有することが分かる。したがって、方法１または方法２－ｃがＰＢＣＨのビットに対するポーラ符号への入力位置を決定するために選択されることができる。この明細書では、ＰＢＣＨを例としてポーラ符号化／復号が主に説明されているが、ＰＢＣＨ以外にもＫまたは既知のビット長が変化する場合は、上述した全ての方法のうちの１つが、該当情報がポーラ符号への入力位置のうちのどこに入力されるかを決定するために選択されることができる。

【0169】

既知のビットの長さ、即ち既知のビットの数は、送信時点によって変化する。例えば、ＳＦＮは、ハンドオーバの場合にのみ既知のビットとして使用される。このように、既知のビットの数が送信時点あるいは送信状況によって変化する場合、本発明の一例は、Ｆｎを複数のサブセットに分離して使用することができる。例えば、ＰＢＣＨの場合、リザーブ（reserved）ビットのためのサブセットをＦｎ＿１とし、ＳＦＮビットのためのサブセットをＦｎ＿２とすると、Ｆｎは、Ｆｎ＿１とＦｎ＿２との和集合（Ｆｎ＝Ｆｎ＿１ Ｕ Ｆｎ＿２）であり、｜Ｆｎ｜＝｜Ｆｎ＿１｜＋｜Ｆｎ＿２｜である。Ｆｎを決定するとき、サブセットのサイズ単位により性能のよいサブセットＦｎ＿ｉを探すことができる。例えば、リザーブビットのためのサブセットをＦｎ＿１とすると、リザーブビットが既知のビットとして使用される頻度数が多いので、まずＦｎ＿１が決定された後にＦｎ２が決定される。即ち、Ｆｎの設定時、サブセットのサイズ単位により性能のよいものを探すことができる。例えば、２ビットのリザーブビットのためのサブセットをＦｎ＿１とすると、まず２ビットのリザーブビットに対してＦｎ＿１を探し、Ｆｎ＿１を含むＦｎ２を探すことができる。

【0170】

あるいは、サブセットのサイズ単位を１ビットと見なして、例えば、｜Ｆｎ＿ｉ｜＝１と見なして、Ｆｎ＿１、Ｆｎ＿２、Ｆｎ＿３、…、の順にＦｎが構成されることができる。Ｆｎ＿１を含むＦｎ＿２、Ｆｎ＿２を含むＦｎ＿３、…、を探す方法としてＦｎが構成されることができる。この方法では、使用されるサブセットの頻度数とは関係なく、該当情報の送信時点で決定される既知のビットのサイズによって、Ｆｎ＿１から順にＦｎが選択されることができる。例えば、ＳＦＮが既知のビットとして使用されるときにはＦｎ＿１、未知のビットとして使用されるときにはＦｎ＿２、が使用されると設定される場合、ＳＦＮが既知のビットとしてよく（頻繁に）送信されるとしても、既知のビットのサイズによってＦｎが選択されることができる。例えば、既知のビットの数が４である情報の送信のためにはＦｎ＿４が使用され、既知のビットの数が１である情報の送信のためにはＦｎ＿１が使用されることができる。

【0171】

ＰＢＣＨの場合、たとえＰＢＣＨに分散ＣＲＣが適用されたとしても、誤警報（警告）率（False Alarm Rate、ＦＡＲ）によって、未知のビットに対してはデコーディング過程で早期終了を使用することが難しい。したがって、Ｆｎを除いた残りのビットインデックスのうちの一部に、未知のビットがマッピングされることができる。しかしながら、例えば、ＦＡＲを考慮せず、受信装置が特定の部分（例えば、ＳＳＢインデックス）のみをデコードして使用できる場合には、方法２－ｂのように既知のビットがマッピングされることができる。しかしながら、最小１ビットのＣＲＣにより未知のビット部分のＦＡＲを低くする方法を使用する場合、該当ＣＲＣ部分に接続された（関連付けられた）入力インデックスのうち、ＢＥＲが最も低い順にＳＳＢインデックスをマッピングすることができる。例えば、受信装置がＳＳＢインデックスのみを別にデコードし、デコードされたＳＳＢインデックスに対して最小１ビットのＣＲＣを用いてＣＲＣを行う場合、送信装置は、最小１ビットのＣＲＣに接続されたビットインデックスのうち、ＢＥＲが最も低い３つのビットインデックスにＳＳＢインデックスをマッピングすることができる。

【0172】

以下、ＰＢＣＨのビットフィールドを例として説明する。

【0173】

表８は、ＮＲシステムにおいて考慮されているＰＢＣＨの情報フィールドを例示している。ＮＲ用ＰＢＣＨのビットフィールドごとの長さが確定されていないフィールドもあるが、以下では、説明の便宜のために、ＮＲ標準化過程で主に言及される種類を使用して本発明の例を説明する。例えば、表８を参照して本発明の例を説明する。ＰＢＣＨビットフィールドごとのビット長、即ち、ビットフィールドごとのビット数は、表８と異なることもできる。

【0174】

＜表８＞

【表8】

【0175】

ＰＢＣＨのペイロードは、表８に例示した情報を含むことができる。ＰＢＣＨのための５６ビットのペイロードのうち、１０ビットは、マスタ情報ブロック（Master Information Block、ＭＩＢ）に含まれ、８ビットは、ＰＢＣＨトランスポートブロックに含まれ、２４ビットは、ＣＲＣビットである。表８において、“ＳＦＮ”は、ＰＢＣＨが送信されるフレームのシステムフレーム番号であり、“ｈａｌｆ－ｆｒａｍｅ ｔｉｍｉｎｇ”は、ＰＢＣＨが属するハーフフレームがフレームの１番目のハーフフレームであるかまたは２番目のハーフフレームであるかを示すハーフフレーム指示情報（以下、ＨＦ）であり、“ＳＳＢ ｌｏｃａｔｉｏｎ ｉｎｄｅｘ”は、ＰＢＣＨが属するＳＳＢインデックスの３つの最上位ビット（Most Significant Bit、ＭＳＢ）に関する情報であり、“Ｃｏｎｆｉｇｕｒａｔｉｏｎ ｆｏｒ ＣＯＲＥＳＥＴ ｆｏｒ ＲＭＳＩ ｓｃｈｅｄｕｌｉｎｇ”は、ＭＩＢを除いた残りの最小システム情報（Remaining Minimum System Information、ＲＭＳＩ）（またはＭＩＢおよびシステム情報ブロックタイプ１（ＳＩＢ１）を除いたＲＭＳＩ）に対するスケジューリング情報を運ぶＰＤＣＣＨがＵＥによってモニタリング可能なリソースセットである制御リソースセット（COntrol REsource SET、ＣＯＲＥＳＥＴ）に関する設定情報である。“ＲＡＮ２”は、ＮＲ標準化関連の作業グループのうち、ＲＡＮ２レイヤ関連の作業グループの要求に基づいてＰＢＣＨに含まれる情報である。例えば、ＵＥがＰＢＣＨが送信されるセル上にキャンプ（camp）できるかを速く識別可能にする情報は、“ＲＡＮ２”情報としてＰＢＣＨに含まれる。例えば、ＰＢＣＨが送信される該当周波数がオンであるかまたはオフであるかを示す周波数オン／オフ関連情報、ＰＢＣＨが送信される該当セルがオンであるかまたはオフであるかを示すセルオン／オフ関連情報などは、“ＲＡＮ２”情報に含まれる。“Ｏｆｆｓｅｔ ｂｅｔｗｅｅｎ ＳＳＢ ｆｒｅｑｕｅｎｃｙ ｄｏｍａｉｎ ｌｏｃａｔｉｏｎ ａｎｄ ｐｈｙｓｉｃａｌ ｒｅｓｏｕｒｃｅ Ｂｌｏｃｋ （ＰＲＢ）ｇｒｉｄ ｉｎ ｒｅｓｏｕｒｃｅ ｅｌｅｍｅｎｔ （ＲＥ）ｌｅｖｅｌ”は、ＳＳＢのためのＰＲＢ格子がＣＲＢのためのＰＲＢ格子とアラインメント（整列）（align）されないとき、ＳＳＢとＰＲＢとを周波数領域でアラインメントするための周波数オフセット関連情報（以下、ＰＲＢオフセット）である。例えば、ＰＲＢオフセット情報は、ＣＲＢ内の副搬送波０からＳＳＢの副搬送波０までの副搬送波オフセットに関する情報であることができ、リソース要素レベル（即ち、副搬送波の数）として与えられることができる。“Ｄｏｗｎｌｉｎｋ ｎｕｍｅｒｏｌｏｇｙ ｔｏ ｂｅ ｕｓｅｄ ｆｏｒ ＲＭＳＩ、Ｍｓｇ２／Ｍｓｇ４ ｆｏｒ ｉｎｉｔｉａｌ ａｃｃｅｓｓ ａｎｄ ｂｒｏａｄｃａｓｔｅｄ ｏｔｈｅｒ ｓｙｓｔｅｍ ｉｎｆｏｒｍａｔｉｏｎ （ＯＳＩ）”は、例えば、ＲＭＳＩ ＣＯＲＥＳＥＴ、ＲＡＣＨ過程のＤＬ送信および他のＳＩ情報に利用可能なニューマロロジ（例えば、副搬送波間隔）に関する情報である。

【0176】

ＰＢＣＨの情報のうち、ＳＦＮ、ＨＦ、ＳＳＢインデックスは、タイミング情報であり、ＰＢＣＨトランスポートブロックで運搬される。例えば、１ビットＨＦ、１０ビットＳＦＮのうち、４つのＬＳＢ、ＳＳＢインデックスの３つのＭＳＢがＰＢＣＨトランスポートブロックで運搬される。１０ビットＳＦＮのうち、６つのＭＳＢは、ＭＩＢに含まれることができる。６ＧＨｚ以上の周波数帯域上で送信されるＳＳＢの場合、ＳＳＢインデックスの３つのＬＳＢは、ＰＢＣＨのペイロードに提供されるのではなく、各ハーフフレーム内のＰＢＣＨ－ＤＭＲＳシーケンスを介して提供されることができる。６ＧＨｚ以下の周波数帯域上で送信されるＳＳＢの場合、ＰＢＣＨ内のＳＳＢインデックス用３ビットのうちの一部または全部をリザーブビットとして活用できる。

【0177】

ポーラ符号の性能向上のためには、既知のビットが信頼度が低い入力位置にマッピングされなければならないが、ＰＢＣＨ送信状況によっては、既知のビットを形成するフィールドの種類が変化することができる。例えば、ＰＢＣＨに対する既知のビットは、以下のように変化することができる。

【0178】

＞例示１：初期アクセス段階では、ＰＢＣＨの全てのビットが未知のビットであることができる。

【0179】

＞例示２：上述したように、ＳＦＮビットは、（例えば、ＳＦＮが先験的に知られたハンドオーバケースに対して）既知のビットであることができる。

【0180】

＞例示３：ハンドオーバのターゲットセル、または他のサービングセルと共に設定されるべきノンスタンドアローン（非－独立型）（Non-Stand Alone、ＮＳＡ）セルでは、システム情報が他のサービングセルまたは（例えば、ＬＴＥセルである）１次搬送波（primary carrier）によりＵＥに提供されるので、周波数オン／オフ、セルオン／オフ、ＣＯＲＥＳＥＴなどの情報が既知のビットであることができる。

【0181】

＞例示４：測定段階では、周波数帯域のオン／オフ情報は、“ｏｎ”を示す既知のビットであることができる。

【0182】

＞例示５：同期が合ったと仮定するとき、ＳＦＮ、ＨＦタイミング（即ち、ＨＦ指示子）（以下、ＨＦ）、ＳＳＢインデックス情報は、サービングセルと同一であると仮定できる。即ち、ＳＦＮ、ＨＦ、ＳＳＢインデックスが既知のビットとして使用されることができる。参考として、サービングセルとターゲットセルとの時間同期（例えば、サービングセルで送信された信号をＵＥが受信した信号とターゲットセルで送信された信号をＵＥが受信した時間との差）が、一定の範囲（例えば、３３ｕｓ、３ｕｓ、ｍｉｎ（２つのＳＳＢ ＯＦＤＭシンボル、１つのデータＯＦＤＭシンボル））以内の値である場合、サービングセルとターゲットセルとの間の同期が合ったと表現する。（フレームレベル、ハーフフレームレベル、サブフレームレベル、スロットレベル、および／またはＯＦＤＭシンボルレベルにおける）同期の精度によっては、サービングセルと該当ＰＢＣＨを有するセル（以下、ターゲットセル）との同期がある程度合うと、フレーム情報までまたはハーフフレーム情報までは、ＰＢＣＨ内の情報がサービングセルと一致すると仮定できるが、ＳＳＢインデックスがサービングセルと一致すると仮定するためには、サービングセルとターゲットセルとの同期が、精巧な水準に一致する必要がある。したがって、ＳＳＢインデックスに対しては、事実上サービングセルとターゲットセルとの同期が一致すると仮定することは難しい。例えば、同期条件（例えば、ＵＥおよび／またはＢＳが２つのセルの時間同期が一致すると見なす条件）が１／２フレーム粒度である場合は、ＳＦＮのみが、同期条件が１／４フレーム粒度である場合には、ＳＦＮおよびＨＦが、同期条件が６ＧＨｚ以上から１２０ｋＨｚまでの副搬送波間隔（Subcarrier Spacing、ＳＣＳ）粒度を有する２つのスロット（即ち、０．２５ｍｓ）である場合には、ＳＳＢインデックス３ビットが、既知のビットであることができる。

【0183】

ＰＢＣＨの送信状況だけではなく、送信周波数によって、既知のビットが異なることができる。例えば、ＰＢＣＨ－ＤＭＲＳは、３ビット情報を運ぶが、３ＧＨｚでは、ＰＢＣＨ－ＤＭＲＳにより指示可能な３ビットのうちの２ビットがＳＳＢインデックスを指示するために使用され、残りの１ビットは、ＨＦを知らせるために使用される。したがって、３ＧＨｚ以下では、ＨＦを既知のビットとして使用できる。

【0184】

ＳＳＢインデックスは、リザーブビットとして動作できる。ＳＳＢインデックスがリザーブビットとして動作する場合、ＵＥは、該当ビットを解釈しないことができる。例えば、６ＧＨｚ以上の周波数帯域上で送信されるＰＢＣＨでは、ＳＳＢインデックス情報として使用されるビットが、６ＧＨｚ以下の周波数帯域上で送信されるＰＢＣＨではリザーブビットとして動作することができる。この場合、リザーブビットを既知のビットと見なすことができると、ＳＳＢインデックスが既知のビットとして使用されることができるが、今後特定の機能をサポートするビットとして使用される可能性のため、未知のビットとして見なされることもできる。

【0185】

以下、ＰＢＣＨフィールドのうち、既知のビットとして使用される可能性のあるＰＢＣＨフィールドを考慮して、ＰＢＣＨのポーラ符号の入力位置例について説明する。

【0186】

＊フィールド位置例１：ＳＦＮ、ＨＦ、既知のＳＳＢインデックスの順に、既知のビットを信頼度が低い入力位置にマッピングすることができる。ＳＦＮの２番目および３番目のＬＳＢが１^stスクランブルシーケンスのシード（Seed）として使用されるので、ＳＦＮの２番目および３番目のＬＳＢにはスクランブルを適用しないために、ＳＦＮは、信頼度が低いビット位置にまずマッピングされることができる。あるいは、確率的に最も同期が合う順にＳＦＮをまずマッピングし、次に確率的に同期が合う順にＨＦ、既知のＳＳＢインデックスをマッピングする。即ち、ＰＢＣＨが送信されるセルのＳＦＮがサービングセルのＳＦＮと一致する確率は高いので、ＳＦＮ、ＨＦおよび既知のＳＳＢインデックスのうち、ＳＦＮが信頼度が低いビット位置にまず配置される。例えば、ＳＦＮが１０ビット、ＨＦが１ビット、既知のＳＳＢインデックスが３ビットであれば、ＳＦＮは、ＰＢＣＨのペイロード５６ビットがマッピング可能な５６個の入力位置のうち、最低の信頼度を有する１０個の入力位置にマッピングされ、ＨＦは、１１番目の最低の信頼度を有する入力位置にマッピングされ、既知のＳＳＢインデックスは、１２番目～１４番目の最低の信頼度を有する入力位置にマッピングされる。

【0187】

＊フィールド位置例２：ＳＦＮ、ＨＦの順に既知のビットがマッピングされる。フィールド位置例１においてＳＳＢインデックスフィールドがリザーブビットとして使用される場合、ＳＳＢインデックスフィールドのビットは、未知のビットと見なされてポーラ符号の入力位置にマッピングされる。

【0188】

＊フィールド位置例３：フィールド位置例１に基づいて、ＳＦＮ、ＨＦ、既知のＳＳＢインデックス、周波数オン／オフビット、セルオン／オフビット、ＣＯＲＥＳＥＴの順に、またはフィールド位置例２に基づいて、ＳＦＮ、ＨＦ、周波数オン／オフビット、セルオン／オフビット、ＣＯＲＥＳＥＴの順に、信頼度が低い入力位置にマッピングされることができる。確率的に既知のビットになる可能性が高いフィールドから低いフィールドへの順に、ＰＢＣＨのフィールドが、ポーラ符号の入力位置のうちの信頼度が低い入力位置にマッピングされる。場合によっては、周波数オン／オフビット、ＳＦＮ、ＨＦ、ＣＯＲＥＳＥＴの順に、既知のビットになる可能性が変わることができる。

【0189】

＊フィールド位置例４：ＳＦＮの２番目および３番目のＬＳＢ、ＨＦ、残りのＳＦＮ、既知のＳＳＢインデックスの中間に、またはＳＦＮの２番目および３番目のＬＳＢ、ＨＦ、残りのＳＦＮの中間に、ＲＡＮ２ビットのうちの一部（例えば、周波数オン／オフビット）が挿入される形態で、ＰＢＣＨフィールドのうちの既知のビットのフィールドが、ＰＢＣＨのためのポーラ符号の入力位置にマッピングされることができる。例えば、ＳＦＮの２番目および３番目のＬＳＢ、ＲＡＮ２ビットのうちの一部（例えば、周波数オン／オフビット）、ＨＦ、残りのＳＦＮ、・・・、の順に、低い信頼度を有する入力位置にマッピングされることができる。

【0190】

フィールド位置例１、フィールド位置例２、フィールド位置例３およびフィールド位置例４は、既知のビットになる可能性があるＰＢＣＨフィールドのマッピング順序について説明している。即ち、フィールド位置例１～４には、ＰＢＣＨペイロード内における情報の種類の間の相対的なポーラ符号の入力位置が説明されている。しかしながら、フィールド位置例１、フィールド位置例２、フィールド位置例３およびフィールド位置例４に説明された順序以外にも、既知のビットが発生する確率によって複数の組み合わせで、ＰＢＣＨのフィールドがポーラ符号の入力位置にマッピングされることもでき、フィールド位置例１、フィールド位置例２、フィールド位置例３およびフィールド位置例４に説明された順序のうち、２つ以上を組み合わせることも可能である。

【0191】

以下、本発明の例による既知のビットおよび未知のビットに対するビット位置について具体的に説明する。以下の例では、ＰＢＣＨのペイロードのうち、既知のビット値になり得る１つまたは複数のフィールドが、ＰＢＣＨデコーダ性能／遅延の改善のために特定の順でポーラ符号のビットインデックスに配置されることができる。

【0192】

＊ビット位置例１：ＳＳＢインデックス情報は、ＰＢＣＨのためのポーラ符号の入力位置のうち、デコーディング順序が早い入力位置に配置されることができる。ＵＥが未知のＳＳＢインデックスをデコードして参照信号受信電力（Reference Signal Received Power、ＲＳＲＰ）などをフィードバックする場合、ＵＥは、未知のＳＳＢインデックス以外のビットをデコードする必要がない。したがって、デコーディングが最も早い位置（方法２－ｂを参照）にＳＳＢインデックスがマッピングされる。ただし、デコーディングが最も早い位置に、リザーブビットとして使用されるＳＳＢインデックスフィールドがある場合は、ＢＬＥＲ性能が悪くなるという短所がある。したがって、既知のビットのために使用される位置を除いた残りの位置のうち、デコーディング順序が早い位置にＳＳＢインデックスがマッピングされることができる。例えば、ＳＦＮおよびＨＦが合計１１ビットの既知のビットである場合、Ｎ＝５１２のポーラ符号のビットインデックスのうち、Ｋ＝５６のためのビットインデックス｛４４１、４６９、２４７、３６７、２５３、３７５、４４４、４７０、４８３、４１５、４８５、４７３、４７４、２５４、３７９、４３１、４８９、４８６、４７６、４３９、４９０、４６３、３８１、４９７、４９２、４４３、３８２、４９８、４４５、４７１、５００、４４６、４７５、４８７、５０４、２５５、４７７、４９１、４７８、３８３、４９３、４９９、５０２、４９４、５０１、４４７、５０５、５０６、４７９、５０８、４９５、５０３、５０７、５０９、５１０、５１１｝を参照すると、信頼度が最も劣悪な１１個の位置の順は、次の通りである。｛４４１、４６９、２４７、３６７、２５３、３７５、４４４、４７０、４８３、４１５、４８５｝。｛４４１、４６９、２４７、３６７、２５３、３７５、４４４、４７０、４８３、４１５、４８５｝を除いてデコーディング順序が早い３つのビットの位置、即ち、｛４４１、４６９、２４７、３６７、２５３、３７５、４４４、４７０、４８３、４１５、４８５｝を除いた残りのビットインデックスのうちのサイズの小さいビットインデックス３つは、次の通りである。｛２５４、２５５、３７９｝。

【0193】

＊ビット位置例２：ＳＳＢインデックス情報は、ＰＢＣＨのためのポーラ符号の入力位置のうちのデコーディング順序が早い入力位置に配置され、その他の情報は、ＳＳＢインデックス情報が配置された位置を除いた位置に配置される。言い換えれば、未知のＳＳＢインデックスを優先してデコーディング順序が早い入力位置（即ち、ビット位置）にマッピングし、その他の既知のビットは、未知のＳＳＢインデックスがマッピングされたビット位置を除いた残りのビット位置にマッピングされる。例えば、ＰＢＣＨのペイロードがマッピングされる５６個のビットインデックスを信頼度の昇順に整列して得られた｛４４１、４６９、２４７、３６７、２５３、３７５、４４４、４７０、４８３、４１５、４８５、４７３、４７４、２５４、３７９、４３１、４８９、４８６、４７６、４３９、４９０、４６３、３８１、４９７、４９２、４４３、３８２、４９８、４４５、４７１、５００、４４６、４７５、４８７、５０４、２５５、４７７、４９１、４７８、３８３、４９３、４９９、５０２、４９４、５０１、４４７、５０５、５０６、４７９、５０８、４９５、５０３、５０７、５０９、５１０、５１１｝において、最小サイズのビットインデックス｛２４７、２５３、２５４｝に未知のＳＳＢインデックスがマッピングされ、ＳＦＮの２番目および３番目のＬＳＢは、信頼度が最も低い２つのビットインデックス｛４４１、４６９｝にマッピングされ、２番目および３番目のＬＳＢを除いた残りのＳＦＮビットは、未知のＳＳＢインデックスとＳＦＮの２番目および３番目のＬＢＳとがマッピングされたビットインデックスを除いた残りのビットインデックスのうち、信頼度が最も低い８つのビットインデックス｛３６７、３７５、４４４、４７０、４８３、４１５、４８５、４７３｝にマッピングされる。ＨＦ１ビット、そしてＲＡＮ２ビットのうち、１ビット（例えば、周波数オン／オフ関連のビット）が次の信頼度順序でマッピングされることができる。例えば、ＨＦ１ビットおよび周波数オン／オフ関連の１ビットが、未知のＳＳＢインデックスおよびＳＦＮがマッピングされたビットインデックスを除いた残りのビットインデックスのうちの信頼度が低い２つのビットインデックスにマッピングされることができる。ＰＢＣＨのペイロードがマッピングできる５６個のビットインデックスを信頼度の昇順に整列して得られた｛４４１、４６９、２４７、３６７、２５３、３７５、４４４、４７０、４８３、４１５、４８５、４７３、４７４、２５４、３７９、４３１、４８９、４８６、４７６、４３９、４９０、４６３、３８１、４９７、４９２、４４３、３８２、４９８、４４５、４７１、５００、４４６、４７５、４８７、５０４、２５５、４７７、４９１、４７８、３８３、４９３、４９９、５０２、４９４、５０１、４４７、５０５、５０６、４７９、５０８、４９５、５０３、５０７、５０９、５１０、５１１｝を参照すると、ＨＦおよびＲＡＮ２ビットのうちの１ビットは、ＳＦＮに使用された最後のビットインデックス‘４７３’以後のビットインデックス｛４７４、３７９｝の順にマッピングされることができる。あるいは、発生確率によって（例えば、ＲＡＮ２ビットのうちの１ビットが既知のビットになる確率が、ＨＦが既知のビットになる確率より高い場合）、ＨＦ、ＲＡＮ２ビットのうちの１ビットが、｛３７９、４７４｝の順にマッピングされることもできる。あるいは、ＨＦおよび周波数オン／オフ関連ビットのうちの１ビット、即ち、ＨＦ１ビットまたは周波数オン／オフ関連１ビットは、デコーディング順序上、未知のＳＳＢインデックス以後にマッピングされることができる。例えば、ＨＦおよび周波数オン／オフ関連ビットのうちの１つは、ＳＳＢインデックス情報がマッピングされるビットインデックス｛２４７、２５３、２５４｝を除いてデコーディング順序が最も早いビットインデックス｛２５５｝にマッピングされ、残りの１ビットは、｛２４７、２５３、２５４｝、｛２５５｝およびＳＦＮのための｛３６７、３７５、４４４、４７０、４８３、４１５、４８５、４７３｝を除いたビットインデックスのうちの信頼度が最も低い｛４７４｝にマッピングされることができる。その後、その他の既知のビットが信頼度が低い順に（即ち、信頼度が低いビットインデックスから信頼度が高いビットインデックスの順に）マッピングされた後、未知のビットが残りのビットインデックスに信頼度が低いビットインデックスから信頼度が高いビットインデックスの順にマッピングされる。例えば、残りのＲＡＮ２ビット、セルオン／オフビット、ＣＯＲＥＳＥＴビットフィールドが、信頼度が低いビットインデックスから信頼度が高いビットインデックスの順にマッピングされる。

【0194】

＊ビット位置例３：ＳＳＢインデックス情報は、ＰＢＣＨのためのポーラ符号のビット位置のうち、デコーディング順序が早い入力位置である｛２４７、２５３、２５４、２５５｝のうちの３つのビット位置に配置され、ＨＦまたはＲＡＮ２情報のうちの１ビット（例えば、周波数オン／オフ関連情報）は、｛２４７、２５３、２５４、２５５｝のうちのＳＳＢインデックス情報が配置されていないビット位置に配置される。例えば、ビット位置例２のように、デコーディング順序が早い｛２４７、２５３、２５４、２５５｝のうちの前から３つのビットが、ＳＳＢインデックスのために選択されることができる。あるいは、ＵＥがＳＳＢインデックスをデコードしてＣＲＣチェックなしで使用する場合を考慮して、ＢＥＲが低い順（表６または図１６を参照）に、｛２５３、２５４、２５５｝が選択されることもできる。｛２５３、２５４、２５５｝に未知のＳＳＢインデックスがマッピングされる場合、連続したビット位置に未知のＳＳＢインデックスがマッピングされるので、具現が容易になるという長所がある。連続したビット位置にＳＳＢインデックスがマッピングされる場合、ＳＳＢインデックスのために連続したメモリアドレスを使用できるので、読み取り／書き取りの動作が容易になり、エンコーディング／デコーディングの具現が容易になるためである。ＳＦＮの位置は、ビット位置例２と同様であり、ＨＦビットは｛２４７｝に、周波数オン／オフ関連ビットは｛４７４｝に、マッピングされることができる。あるいは、ＳＦＮの位置はビット位置例２と同様であり、ＨＦビットは｛４７４｝に、周波数オン／オフ関連ビットは｛２４７｝に、マッピングされることができる。また、ＳＦＮの２番目および３番目のＬＳＢは、｛４４１、４６９｝に配置され、残りのＳＦＮビットは、｛２４７、３６７、３７５、４４４、４７０、４８３、４１５、４８５｝に配置され、ＨＦ１ビット、ＲＡＮ２ビットのうちの１ビット（例えば、周波数オン／オフ関連ビット）は、｛４７３、４７４｝または｛４７４、４７３｝に配置されることができる。

【0195】

Ｎ＝５１２であるポーラ符号を長さ２５６の上位サブコードと長さ２５６の下位サブコードとに分けると、５６個のビットインデックス｛４４１、４６９、２４７、３６７、２５３、３７５、４４４、４７０、４８３、４１５、４８５、４７３、４７４、２５４、３７９、４３１、４８９、４８６、４７６、４３９、４９０、４６３、３８１、４９７、４９２、４４３、３８２、４９８、４４５、４７１、５００、４４６、４７５、４８７、５０４、２５５、４７７、４９１、４７８、３８３、４９３、４９９、５０２、４９４、５０１、４４７、５０５、５０６、４７９、５０８、４９５、５０３、５０７、５０９、５１０、５１１｝のうち、上位サブコードに属するビットインデックスは、｛２４７、２５３、２５４、２５５｝だけであり、残りのビットインデックスは、下位サブコードに属する。上述したように、一般的にポーラ符号のデコーダは、ポーラ符号の上位行（row）から始まって下位行へデコードされるように設計されるので、上位サブコードが下位サブコードに比べて早くデコードされる。したがって、ＳＳＢインデックスおよび／もしくはＨＦ、またはＳＳＢインデックスおよび／もしくはＲＡＮ２ビットを、｛２４７、２５３、２５４、２５５｝に配置する場合、受信装置は、｛２４７、２５３、２５４、２５５｝にマッピングされたＳＳＢインデックスおよび／もしくはＨＦ、またはＳＳＢインデックスおよび／もしくはＲＡＮ２ビットを、他の情報に比べて早くデコードする。この場合、ＳＳＢインデックスおよび／またはＨＦのみが必要な装置、ＳＳＢインデックスおよび／またはＲＡＮ２ビットのみが必要な装置は、ＳＳＢインデックスおよび／もしくはＨＦ、またはＳＳＢインデックスおよび／もしくはＲＡＮ２ビットが、他のビットインデックスにマッピングされたときより早く、ＰＢＣＨに対するデコーディングを終了または完了することができる。

【0196】

ＳＳＢインデックスを｛２４７、２５３、２５４｝にマッピングし、ＨＦまたはＲＡＮ２ビットが｛２５５｝にマッピングされるビット位置例２の場合、デコーダがＨＦ（またはＲＡＮ２ビット）に対するデコーディングを完了するためには、ビットインデックス２４７から２４８、２４９，…，２５４に対するデコーディングを行わなければならない。これに比べて、ＳＳＢインデックスを｛２５３、２５４、２５５｝にマッピングし、ＨＦまたはＲＡＮ２ビットを｛２４７｝にマッピングするビット位置例３の場合は、｛２４７｝をデコードすると、ＨＦまたはＲＡＮ２ビットが得られる。

【0197】

ビット位置例１、ビット位置例２およびビット位置例３では、ＳＳＢインデックス情報、ＳＳＢ情報およびＨＦ情報、またはＳＳＢ情報およびＲＡＮ２情報は、デコーディング順序が早いビット位置に配置されるＰＢＣＨのパラメータとして説明されているが、ＳＳＢインデックス情報、ＨＦ情報、および／またはＲＡＮ２情報ではない他のＰＢＣＨのパラメータも、デコーディング順序を考慮してポーラ符号のビット位置に配置されることができる。

【0198】

図１７は、この明細書に例示されたビット位置例に対する性能比較を示す図である。図１７（ａ）は、５６個の情報ビットに対するＢＥＲグラフを示しており、図１７（ｂ）は、ＨＦが既知のビットであり、ＨＦがビットインデックス｛２４７｝にマッピングされた場合に対するＢＥＲグラフであり、図１７（ｃ）は、ＨＦが既知のビットであり、ＨＦがビットインデックス｛２５５｝にマッピングされた場合に対するＢＥＲグラフである。

【0199】

上述したように、ＨＦは、既知の値または未知の値であることができ、ＳＳＢインデックスも、既知の値または未知の値であることができる。ＨＦのみが既知の値であり、ＳＳＢインデックスは既知の値ではない場合、ＳＳＢインデックスは、受信装置でデコードされる必要がある。

【0200】

図１７（ｂ）を参照すると、ＨＦが既知の値であり、ＳＳＢインデックスが未知の値であり、ＨＦがビットインデックス｛２４７｝に配置され、ＳＳＢインデックスがビットインデックス｛２５３、２５４、２５５｝に配置される場合、デコーディング順序が最も早いビットインデックスが既知のビットのために使用されたので、デコーディング過程でエラー伝播を最も確実に防ぐことができるという長所がある。例えば、インデックスの（殆ど）昇順にデコーディングが進行するＳＣデコーディングの特性によって、ＢＥＲ＝０のビットインデックス｛２４７｝の影響を受けることによって、図１７（ａ）に示されたＢＥＲ性能に比べて、図１７（ｂ）の例におけるＢＥＲ性能が良くなる。同様に、ビットインデックス｛２４７、２５３、２５４、２５５｝に配置された４つのビットの改善されたＢＥＲが、他のビットインデックスに配置されたビットのＢＥＲ性能に影響を与えて、５６ビットの情報に対する全体のＢＥＲ性能を改善することができる。

【0201】

図１７（ｃ）を参照すると、ＨＦが既知の値であり、ＳＳＢインデックスが未知の値であり、ＨＦがビットインデックス｛２５５｝に配置され、ＳＳＢインデックスがビットインデックス｛２４７、２５３、２５４｝に配置される場合、ＵＥに既知のＨＦが配置されたビットインデックス｛２５５｝のＢＥＲは０であるが、｛２４７、２５３、２５４｝のＢＥＲは、図１７（ａ）のＢＥＲとほぼ類似する。図１７（ｃ）の例では、逐次デコーディングによりＢＥＲ性能が僅かに改善されるが、ＨＦがビットインデックス｛２５５｝にのみ影響を及ぼすので、図１７（ｂ）に比べて、ＢＥＲ性能の改善程度が低い。

【0202】

なお、ＳＳＢインデックスが既知の値であり、ＨＦが未知の値である場合、ＨＦが受信装置でデコードされる必要がある。ＨＦが｛２４７｝に配置される場合、ＨＦが｛２５５｝に配置される場合に比べて、受信装置は、ＨＦの値をより早く把握することができる。

【0203】

図１８は、同期信号およびＰＢＣＨブロック（Synchronization signal and PBCH block、ＳＳＢ）に含まれるタイミング情報ビットフィールドを例示している。

【0204】

ＰＢＣＨ内のＳＳＢインデックス用の３ビットのうちの一部のビットは、特定の用途に使用されることができる。例えば、６ＧＨｚ以下で未知のＳＳＢインデックスフィールドの３ビットは、リザーブビットとして動作できるので、６ＧＨｚ以上でＳＳＢインデックス情報のために使用された３つのビットのうちの一部が、６ＧＨｚ以下では、他の情報として使用されることができる。例えば、６ＧＨｚ以上でＳＳＢインデックスとして使用される３ビットのうちの１つが、６ＧＨｚ以下では、ＰＲＢオフセット情報のために使用されることができる。６ＧＨｚ以上でＳＳＢインデックスとして使用される３ビットのうちの１つが、６ＧＨｚ以下ではＰＲＢオフセット情報のために使用される場合、表８のＰＲＢオフセット情報のための４ビットと６ＧＨｚ以下でリザーブされた１ビットとにより、ＰＲＢオフセット情報が合計３２個の値を示すことができる。例えば、未知のＳＳＢインデックスがポーラ符号のビット位置のうちの｛２５３、２５４、２５５｝に配置される場合、６ＧＨｚ以上では、図１８におけるＳＳＢインデックスの３つのＭＳＢであるｂ３、ｂ４、ｂ５が、ｂ３、ｂ４、ｂ５の順に｛２５３、２５４、２５５｝にマッピングされる。６ＧＨｚ以下では、ｂ３、ｂ４、ｂ５のうちの一部のビットが、特定の用途として活用されることができる。例えば、以下のように６ＧＨｚ以下で、ｂ３、ｂ４、ｂ５のうちの一部のビットが特定の用途の情報（以下、特定の情報）のために選択されることができる。

【0205】

＞１つのビットの選択時。

【0206】

＞＞リザーブビットの使用例１－１：デコーディング順序が最も早い｛２５３｝にマッピングされたビット、即ち、ｂ３が選択されることができる。

【0207】

＞＞リザーブビットの使用例１－２：特定の情報が｛２５４｝または｛２５５｝に配置されることができる。この場合、長さ５１２のポーラ符号内の長さ２５６の上位（upper）サブコードおよび長さ２５６の下位（lower）サブコードのうち、特定の情報が上位サブコードの最後の２つのビットのうちの１つに配置される。リザーブビットを既知のビットと見なすことができる場合、｛２５４｝の位置を既知のビットと見なすと、｛２５４｝の位置のビットは、再度エンコードしないことができる。したがって、ビットｂ４（即ち、｛２５４｝）またはビットｂ５（即ち、｛２５５｝）を特定の用途のために選択する場合、デコーディングの複雑度を最小にすることができる。

【0208】

＞２つのビットの選択時。

【0209】

＞＞リザーブビットの使用例２－１：デコーディング順序が早い｛２５３、２５４｝にマッピングされるｂ３およびｂ４が選択されることができる。

【0210】

＞＞リザーブビットの使用例２－２：例えば、図８を参照すると、ｕ１～ｕ８のうちの奇数項ｕ１、ｕ３、ｕ５およびｕ７に対するデコーディング演算方法と偶数項ｕ２、ｕ４、ｕ６およびｕ８に対するデコーディング演算方法とが異なる。これを考慮して、デコーダが同一の動作あるいは演算を行える上位サブコードの最後の４つのビット位置のうち、下位に位置するビットｂ３およびビットｂ５が選択されることができる。

【0211】

＞＞リザーブビットの使用例２－３：｛２５３、２５４、２５５｝のうち、デコーディングの複雑度が最も低いビットｂ４およびビットｂ５が選択されることができる。

【0212】

＞３つのビットの選択時：３つのビットが特定の情報のために使用される場合には、ｂ３、ｂ４、ｂ５がいずれも特定の情報のために使用される。

【0213】

ｂ３、ｂ４、ｂ５のうちの一部のビットが特定の役割を果たすために、ｂ３、ｂ４、ｂ５の位置が未知のＳＳＢインデックスのためのビットインデックス｛２５３、２５４、２５５｝内で変更可能である。

【0214】

＞ｂ３が特定の役割を果たす場合。

【0215】

＞＞リザーブビットの使用例３－１：ｂ３が｛２５３｝に配置されることができる。｛２５３｝は、元来ｂ３の位置であったので、ｂ３の位置を変更せずに、そのまま｛２５３｝にマッピングされる。

【0216】

＞＞リザーブビットの使用例３－２：リザーブビットの使用例１－２と同様の理由で、｛２５４｝または｛２５５｝にｂ３が位置することができる。

【0217】

同様の理由で、ｂ４またはｂ５が特定の役割を果たす場合、ｂ４またはｂ５は、リザーブビットの使用例３－１およびリザーブビットの使用例３－２におけるように、｛２５３｝または｛２５４｝または｛２５５｝に位置することができる。

【0218】

リザーブビットの使用例３－１におけるように、特定の役割を果たすビットの位置が元来の位置と同一である場合は、残りのビットの位置も同一に維持されることができる。しかしながら、リザーブビットの使用例３－２におけるように、特定の役割を果たすビットが元来の位置と異なる場合、以下の方式で残りのビットの位置が決められる。

【0219】

＞リザーブビットの使用例４－１：ＳＳＢインデックスのビットｂ３、ｂ４、ｂ５のうち、特定の役割を果たすビットが配置されるビットインデックスにあるビットを、特定の役割を果たすビットが配置されたビットインデックスに配置する。例えば、ｂ３を特定の役割のビットであるとして｛２５４｝に配置する場合、｛２５４｝にあったｂ４は、ｂ３の元来の位置｛２５３｝に配置される。これにより、ｂ４、ｂ３、ｂ５に対するビットインデックスは、｛２５３、２５４、２５５｝になる。

【0220】

＞リザーブビットの使用例４－２：特定の役割を果たすビットの元来の位置から変更しようとする位置まで、巡回シフトを用いてＳＳＢインデックスのビットｂ３、ｂ４、ｂ５を移動させることができる。例えば、ｂ３を特定の役割のビットであるとして｛２５４｝に配置する場合、右側の巡回シフトを使用すると、ｂ５、ｂ３、ｂ４に対するポーラ符号のビット位置は、｛２５３、２５４、２５５｝になる。

【0221】

同時に２つのビットが特定の役割を果たす場合、例えば、ｂ３およびｂ４が特定の役割を果たす場合は、以下のようにビットインデックスが選択される。

【0222】

＞リザーブビットの使用例５－１：ｂ３およびｂ４がそのまま元の位置｛２５３、２５４｝に配置されることができる。あるいは、デコーディング順序が早い｛２５３、２５４｝に配置されることができる。

【0223】

＞リザーブビットの使用例５－２：デコーダが同一の動作または演算を行える上位サブコードの最後の４つのビット位置のうち、下位に位置する｛２５３、２５５｝にｂ３およびｂ４が配置されることができる。

【0224】

＞リザーブビットの使用例５－３：｛２５４、２５５｝が、長さ５１２のポーラ符号のうち、長さ２５６の上位サブコードの最後の２つのビット位置であり、複雑度が最も低いので、ｂ３およびｂ４が｛２５４、２５５｝に配置されることができる。

【0225】

リザーブビットの使用例５－１、５－２および５－３では、２つのビットが配置される位置は、互いに変更できる。例えば、ｂ３、ｂ４が｛２５３、２５４｝にマッピングされるか、または｛２５４、２５５｝にマッピングされることができる。同様に、ｂ３、ｂ５またはｂ４、ｂ５が特定の役割を果たす場合、リザーブビットの使用例５－１、５－２および５－３におけるように、ポーラ符号のビット位置に配置されることができる。

【0226】

特定の役割を果たす２つのビットの位置が元の位置と同一である場合は、残りのビットの位置も同一に維持される。しかしながら、特定の役割を果たす２つのビットの位置が元の位置と異なると、以下の方式で残りのビットの位置（例えば、ビットインデックス）が決定される。

【0227】

＞リザーブビットの使用例６－１：ＳＳＢインデックスのビットｂ３、ｂ４、ｂ５のうち、特定の役割を果たすビットが配置されるビットインデックスに配置されているビットは、特定の役割を果たすビットが配置されていたビットインデックスに配置する。例えば、ｂ３、ｂ５が特定の役割のビットであり、｛２５３、２５４｝に配置しようとする場合は、｛２５３｝に配置されているビットｂ３は、元の位置と同一のビット位置である｛２５３｝にそのままマッピングされ、｛２５５｝に配置されていたビットｂ５は、ｂ４の元のビット位置｛２５４｝に配置される。これにより、ｂ３、ｂ５、ｂ４の位置は、｛２５３、２５４、２５５｝になる。

【0228】

各ビットごとのビット位置の交換（リザーブビットの使用例６－１を参照）を使用せず、巡回シフトを使用する場合は、リザーブビットの使用例５－１、５－２および５－３と同様の方式で、ｂ３、ｂ４、ｂ５がポーラ符号のビット位置に配置される。例えば、右側の巡回シフトを使用する場合、ｂ３、ｂ４、ｂ５またはｂ５、ｂ３、ｂ４またはｂ４、ｂ５、ｂ３が｛２５３、２５４、２５５｝に配置される。

【0229】

同時に２つ以上のビットが特定の役割を果たす場合は、リザーブビットの使用例４－１およびリザーブビットの使用例６－１のようにビット位置が直接交換される方法と、リザーブビットの使用例５－１、５－２および５－３のように巡回シフトを使用する方法と、を同時に適用することにより、ｂ３、ｂ４、ｂ５が所望のビット位置にマッピングされることができる。ビット位置は、ポーラ符号の入力に対する位置であるので、上りリンク制御情報（Uplink Control Information、ＵＣＩ）の場合、分散ＣＲＣによるインターリーバ効果を考慮して、図１８に例示したビットがポーラ符号のビット位置に配置されることができる。例えば、分散ＣＲＣインターリーバの入力ビット位置のうちの２、３、５番目の入力ビット位置に入力されたビットを、ポーラ符号のビットインデックス｛２５３、２５４、２５５｝にマッピングするように構成された場合、ｂ３、ｂ４、ｂ５は、分散ＣＲＣインターリーバ前端の入力により、２、３、５番目に位置される。

【0230】

図１９は、本発明を実行する送信装置１０および受信装置２０の構成要素を示すブロック図である。

【0231】

送信装置１０および受信装置２０は、情報および／またはデータ、信号、メッセージなどを搬送する無線信号を送受信できるトランシーバ１３，２３と、無線通信システム内における通信に関連する各種情報を記憶するメモリ１２，２２と、上記トランシーバ１３，２３およびメモリ１２，２２などの構成要素と動作的に接続され、これらの構成要素を制御して該当装置が前述した本発明の実施例の少なくとも１つを行うようにメモリ１２，２２および／またはトランシーバ１３，２３を制御するように構成されたプロセッサ１１，２１と、をそれぞれ備える。トランシーバは、無線周波数（Radio Frequency、ＲＦ）ユニットとも称することができる。

【0232】

メモリ１２，２２は、プロセッサ１１，２１の処理および制御のためのプログラムを記憶することができ、入／出力される情報を一時（臨時）記憶する。メモリ１２，２２をバッファとして活用することができる。

【0233】

プロセッサ１１，２１は、通常、送信装置または受信装置内の各種モジュールの全般的な動作を制御する。特に、プロセッサ１１，２１は、本発明を実行するための各種の制御機能を実行することができる。プロセッサ１１，２１は、コントローラ（controller）、マイクロコントローラ（microcontroller）、マイクロプロセッサ（microprocessor）、マイクロコンピュータ（microcomputer）などとも呼ばれる。プロセッサ１１，２１は、ハードウェア（hardware）、ファームウェア（firmware）、ソフトウェア、またはそれらの結合によって具現することができる。ハードウェアを用いて本発明を具現する場合、本発明を実行するように構成されたＡＳＩＣｓ（Application Specific Integrated Circuits）、ＤＳＰｓ（Digital Signal Processors）、ＤＳＰＤｓ（Digital Signal Processing Devices）、ＰＬＤｓ（Programmable Logic Devices）、ＦＰＧＡｓ（Field Programmable Gate Arrays）などをプロセッサ１１，２１に具備することができる。一方、ファームウェアやソフトウェアを用いて本発明を具現する場合には、本発明の機能または動作を実行するモジュール、手順または関数などを含むようにファームウェアやソフトウェアを構成することができ、本発明を実行するように構成されたファームウェアまたはソフトウェアは、プロセッサ１１，２１内に設けられてもよく、メモリ１２，２２に記憶されてプロセッサ１１，２１によって駆動されてもよい。

【0234】

送信装置１０のプロセッサ１１は、プロセッサ１１またはプロセッサ１１と接続されたスケジューラからスケジューリングされて外部に送信される信号および／またはデータに対して、所定のコーディング（coding）および変調（modulation）を行った後にトランシーバ１３に送信する。例えば、プロセッサ１１は、送信しようとするデータ列を逆多重化およびチャネルコーディング、スクランブル、変調過程などを経て、Ｌ個のレイヤに変換する。コーディングされたデータ列は、コードワードとも呼ばれ、ＭＡＣ層が提供するデータブロックであるトランスポートブロックと等価である。１（個の）トランスポートブロック（Transport Block，ＴＢ）は、１（個の）コードワードにコーディングされ、各々のコードワードは、１つまたは複数のレイヤの形態で受信装置に送信される。周波数アップコンバートのために、トランシーバ１３は、オシレータ（oscillator）を備えることができる。トランシーバ１３は、Ｎ_t個（Ｎ_tは１以上の正の整数）の送信アンテナを有することができる。

【0235】

受信装置２０の信号処理過程は、送信装置１０の信号処理過程の逆に構成される。プロセッサ２１の制御下で受信装置２０のトランシーバ２３は、送信装置１０によって送信された無線信号を受信する。トランシーバ２３は、Ｎ_r個の受信アンテナを有することができ、トランシーバ２３は、受信アンテナで受信した信号のそれぞれを周波数ダウンコンバート（frequency down-convert）してベースバンド（基底帯域）信号に復元する。トランシーバ２３は、周波数ダウンコンバートのためにオシレータを備えることができる。プロセッサ２１は、受信アンテナで受信した無線信号に対する復号（decoding）および復調（demodulation）を行い、送信装置１０が本来送信しようとするデータを復元することができる。

【0236】

トランシーバ１３，２３は、１つまたは複数のアンテナを具備する。アンテナは、プロセッサ１１，２１の制御下で、本発明の一実施例によってトランシーバ１３，２３によって処理された信号を外部に送信したり、外部から無線信号を受信してトランシーバ１３，２３に伝達する機能を果たす。アンテナは、アンテナポートとも呼ばれる。各アンテナは、１つの物理アンテナに該当してもよく、１つよりも多い物理アンテナ要素（element）の組合せによって構成されてもよい。各アンテナから送信された信号は、受信装置２０でそれ以上分解することができない。該当アンテナに対応して送信された参照信号（Reference Signal、ＲＳ）は、受信装置２０の観点で見たアンテナを定義し、チャネルが１つの物理アンテナからの単一（single）無線チャネルであるか、または上記アンテナを含む複数の物理アンテナ要素（element）からの合成（composite）チャネルであるかに関係なく、受信装置２０にとってアンテナに対するチャネル推定を可能にする。即ち、アンテナは、該アンテナ上のシンボルを伝達するチャネルが上記同一アンテナ上の他のシンボルが伝達される上記チャネルから導出されうるように定義される。複数のアンテナを用いてデータを送受信する多入力多出力（Multi-Input Multi-Output、ＭＩＭＯ）機能をサポートするトランシーバの場合、２個以上のアンテナと接続することができる。

【0237】

送信装置１０またはそのプロセッサ１１は、本発明によるポーラエンコーダを含むように構成され、受信装置２０またはそのプロセッサ２１は、本発明によるポーラデコーダを含むように構成される。

【0238】

いくつかのシナリオにおいて、この明細書に記載された機能、過程および／または方法は、プロセスチップにより具現されることができる。プロセスチップは、ＳｏＣ（System on Chip）、チップセットなどとも呼ばれる。プロセスチップは、プロセッサおよびメモリを含み、通信装置１０、２０に取り付けられるか、設けられるかまたは接続される。プロセスチップは、この明細書に記載された方法、例えば、いずれか１つを行うようにまたは制御するように構成されるか、プロセスチップが取り付けられるか、設けられるかまたは接続された通信装置によって、上記方法または例が行われるようにすることができる。図１９に示した送信装置１０および／または受信装置２０は、通信装置であることができる。プロセスチップ内のメモリは、プロセッサまたは通信装置により実行されるとき、プロセッサまたは通信装置がこの明細書に記載の機能、方法または例のうちの一部または全部を行うようにする指示を含むソフトウェアコードまたはプログラムを記憶するように構成される。プロセスチップ内のメモリは、プロセスチップのプロセッサにより生成された情報もしくはデータ、またはプロセスチップのプロセッサにより復元されたもしくは得られた情報を、記憶またはバッファリングするように構成される。情報またはデータの送信または受信を伴う１つまたは複数のプロセスが、プロセッサによりまたはプロセッサの制御下で行われる。例えば、プロセッサは、プロセスチップに動作可能に（operably）接続されたまたは結合されたトランシーバに情報またはデータを含む信号を伝達し、トランシーバが情報またはデータを含む無線信号を送信するように制御することができる。プロセッサは、プロセスチップに動作可能に（operably）接続されたまたは結合されたトランシーバから情報またはデータを含む信号を受信し、信号から情報またはデータを得るように構成される。

【0239】

例えば、送信装置１０に接続されるかまたは取り付けられるプロセッサ１１は、本発明の例のうちのいずれか１つにより、ＰＢＣＨの特定のビットをポーラ符号のビット位置にマッピングするように構成される。プロセッサ１１は、ポーラ符号に基づいてＰＢＣＨをエンコードするか、またはポーラエンコーダがＰＢＣＨをエンコードするように制御する。プロセッサ１１は、ＰＢＣＨを含む信号（例えば、ベースバンド信号）を、プロセッサ１１に接続されたトランシーバ１３に伝達するように構成される。プロセッサ１１は、ＰＢＣＨを含む無線信号を送信するようにトランシーバ１３を制御する。受信装置２０に接続されるかまたは取り付けられるプロセッサ２１は、本発明の例のうちのいずれか１つにより、ＰＢＣＨのビットをデコードするように構成される。例えば、プロセッサ２１は、ＰＢＣＨの特定のビットとポーラ符号のビットインデックスとの間のマッピング関係に基づいて、ポーラ符号を用いてＰＢＣＨをデコードするか、またはポーラデコーダがＰＢＣＨをデコードするように制御する。プロセッサ２１は、ＰＢＣＨを含む無線信号を受信するようにプロセッサ２１に接続されたトランシーバ２３を制御する。プロセッサ２１は、無線信号をベースバンド信号に周波数ダウンコンバート（down convert）するようにトランシーバ２３を制御する。プロセッサ２１は、トランーバー２３からＰＢＣＨを含むベースバンド信号を受信することができる。

【0240】

送信装置に接続されるかまたは取り付けられるプロセッサ１１は、送信装置と受信装置との間で共有されるポーラシーケンスに基づいて、ＰＢＣＨを介して送信される情報をサイズＮ＝５１２のポーラ符号のビット位置にマッピングするように構成される。情報は、ハーフフレーム情報と同期信号およびＰＢＣＨブロック（synchronization signal and PBCH block、ＳＳＢ）インデックス情報とを含み、ハーフフレーム情報は、１ビットであり、ＳＳＢインデックス情報は、３ビットである。プロセッサ１１は、ハーフフレーム情報をポーラ符号のビット位置０～５１１のうち、ビット位置２４７にマッピングし、ＳＳＢインデックス情報をポーラ符号のビット位置２５３、２５４および２５５にマッピングするように構成される。プロセッサ１１は、ポーラ符号に基づいて情報をエンコードするように構成される。プロセッサ１１は、ポーラ符号に基づいて情報をエンコードするように構成されたポーラエンコーダを含むことができる。プロセッサ１１は、エンコードされた情報を含むＰＢＣＨをトランシーバ１３に伝達する。トランシーバ１３は、プロセッサ１１の制御下でＰＢＣＨを含む無線信号をセル上で送信することができる。プロセッサ１１は、ＰＢＣＨのペイロードを合計５６ビットで構成できる。ＰＢＣＨ内の情報は、ＰＢＣＨが送信されるフレームに対するシステムフレーム番号を含むことができる。プロセッサ１１は、システムフレーム番号の２番目および３番目の最下位ビット（Least Significant Bit、ＬＳＢ）が、ポーラ符号のビット位置４４１、４６９に各々（respectively）マッピングされるように構成される。プロセッサ１１は、システムフレーム番号のその他の８つのビットが、ポーラ符号のビット位置３６７、３７５、４１５、４４４、４７０、４７３、４８３および４８５に各々マッピングされるように構成される。

【0241】

受信装置のトランシーバ２３は、ＰＢＣＨを含む無線信号をセル上で受信する。受信装置に接続されるかまたは取り付けられるプロセッサ２３は、送信装置と受信装置との間に共有されるポーラシーケンスに基づいて、ＰＢＣＨ内の情報をサイズＮ＝５１２のポーラ符号に基づいてデコードするように構成される。プロセッサ２３は、ＰＢＣＨ内の情報をサイズＮ＝５１２のポーラ符号に基づいてデコードするように構成されたポーラデコーダを含むことができる。プロセッサ２３またはポーラデコーダは、情報とポーラ符号のビット位置との間のマッピング関係に基づいて、情報をデコードするように構成される。情報は、ハーフフレーム情報と同期信号およびＰＢＣＨブロック（synchronization signal and PBCH block、ＳＳＢ）インデックス情報とを含み、ハーフフレーム情報は１ビットであり、ＳＳＢインデックス情報は３ビットである。マッピング関係は、以下を含む。ハーフフレーム情報がポーラ符号のビット位置０～５１１のうちのビット位置２４７にマッピングされ、ＳＳＢインデックス情報がポーラ符号のビット位置２５３、２５４および２５５にマッピングされる。プロセッサ２３は、ＰＢＣＨの信号から合計５６ビットのＰＢＣＨペイロードを得るように構成される。ＰＢＣＨ内の情報は、ＰＢＣＨが送信されるフレームに対するシステムフレーム番号を含むことができる。マッピング関係は、さらに以下を含む。システムフレーム番号の２番目および３番目の最下位ビット（Least Significant Bit、ＬＳＢ）は、ポーラ符号のビット位置４４１、４６９にマッピングされる。マッピング関係は、さらに以下を含む。システムフレーム番号のその他の８つのビットは、ポーラ符号のビット位置３６７、３７５、４１５、４４４、４７０、４７３、４８３および４８５にマッピングされる。プロセッサ２３は、マッピング関係に基づいてＰＢＣＨリソース上で受信した信号をデコードして、システムフレーム番号を得ることができる。

【0242】

このポーラシーケンスは、ポーラ符号のビット位置０～５１１に１：１で対応するビットインデックス０～５１１を、信頼度の昇順に整列したシーケンスである。

【0243】

以上の本発明の好適な実施形態についての詳細な説明は、当業者が本発明を具現して実施できるように提供された。以上では、本発明の好適な実施形態を挙げて本発明を説明したが、該当技術分野における熟練した当業者には、添付の特許請求の範囲に記載された本発明の思想および領域を逸脱しない範囲内で、本発明を様々に修正および変更できるということは明らかである。したがって、本発明は、具体的な実施形態に制限されるものではなく、ここに開示された原理および新規の特徴と一致する最も広い範囲を有するものである。

【産業上の利用可能性】

【0244】

本発明の実施例は、無線通信システムにおいて、基地局、ユーザ機器、通信装置に接続もしくは取り付けられるプロセスチップ、またはその他の機器に用いることができる。

【図1】

【図2】

【図3】

【図4(a)】

【図4(b)】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】