▶ エルジー ディスプレイ カンパニー リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-05-17
(45)【発行日】2022-05-25
(54)【発明の名称】発光表示装置、発光表示装置の駆動方法および駆動回路
(51)【国際特許分類】
G09G 3/3233 20160101AFI20220518BHJP
G09G 3/3291 20160101ALI20220518BHJP
G09G 3/20 20060101ALI20220518BHJP
H01L 27/32 20060101ALI20220518BHJP
H01L 51/50 20060101ALI20220518BHJP
【ＦＩ】
G09G3/3233
G09G3/3291
G09G3/20 611H
G09G3/20 642A
G09G3/20 623R
G09G3/20 641P
H01L27/32
H05B33/14 A
【請求項の数】
14
(21)【出願番号】P 2019144329
(22)【出願日】2019-08-06
(65)【公開番号】P2020024413
(43)【公開日】2020-02-13
【審査請求日】2019-08-07
(31)【優先権主張番号】10-2018-0091237
(32)【優先日】2018-08-06
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】501426046
【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林特許業務法人
(72)【発明者】
【氏名】カン， ミンヒョン
(72)【発明者】
【氏名】三和 宏一
【審査官】橋本 直明
(56)【参考文献】
【文献】韓国公開特許第１０－２０１７－００２７２９２（ＫＲ，Ａ）
【文献】特開２０１８－０９２１６７（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／０１４４７０５（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１８／００６１２９３（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１７／０２９４１６６（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１６／００７８８１３（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１６／００８６５４４（ＵＳ，Ａ１）
【文献】特開２０１７－１２０４０９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｇ ３／３２３３
Ｇ０９Ｇ ３／３２９１
Ｇ０９Ｇ ３／２０
Ｈ０１Ｌ ２７／３２
Ｈ０１Ｌ ５１／５０
(57)【特許請求の範囲】
【請求項1】
多数のデータラインおよび多数のゲートラインが配置され、前記多数のデータラインおよび前記多数のゲートラインによって規定される多数のサブピクセルが配列され、映像駆動時には映像駆動用の基準電圧供給ノードに連結され、センシング時にはセンシング用の基準電圧供給ノードに連結される多数の基準電圧ラインが配置される表示パネルと、前記多数のデータラインを駆動するデータ駆動回路と、
前記多数のゲートラインを駆動するゲート駆動回路と、を含み、
前記多数のサブピクセルから選択されたセンシング対象のサブピクセルに対するセンシング期間は、
前記多数のデータラインの１つであるデータラインを介して前記センシング対象のサブピクセルにセンシングデータ電圧を供給し、前記多数の基準電圧ラインの１つである基準電圧ラインを介して前記センシング対象のサブピクセルにセンシング用の基準電圧を供給する第１の期間と、
前記多数の基準電圧ラインの１つである前記基準電圧ラインの電圧が上昇する第２の期間と、
前記第２の期間が開始されて、一定時間が経過すると、前記多数の基準電圧ラインの１つである前記基準電圧ラインの電圧をセンシングする第３の期間と、を含み、
前記第１の期間に、前記多数のデータラインの１つである前記データラインは、前記センシングデータ電圧を供給され、
前記第２の期間と前記第３の期間に、前記多数のデータラインの１つである前記データラインは、ハイレベルである前記センシングデータ電圧より低い特定の電圧に維持され、前記多数の基準電圧ラインの１つである前記基準電圧ラインと前記サブピクセル内のセンストランジスタとの間に電気的に連結された連結ラインと交差し、
前記特定の電圧は、前記センシングデータ電圧及び実際の映像フレームデータから作成されたデータ電圧とは異なるフェイクデータ電圧であり、
前記多数のデータラインの１つである前記データラインは、前記連結ラインと重畳される、発光表示装置。
【請求項2】
前記フェイクデータ電圧は、ブラックデータ電圧である、請求項１に記載の発光表示装置。
【請求項3】
前記フェイクデータ電圧が供給されるサブピクセルは、前記センシング対象のサブピクセルと異なるサブピクセルであり、前記センシング対象のサブピクセルと互いに異なるサブピクセル行に位置し、前記センシング対象のサブピクセルと前記多数の基準電圧ラインの１つである前記基準電圧ラインに共通に連結される、請求項１に記載の発光表示装置。
【請求項4】
前記センシング対象のサブピクセルは、発光ダイオードと、
前記発光ダイオードを駆動するための駆動トランジスタと、
スキャン信号によって制御され、前記駆動トランジスタの第１のノードと前記多数のデータラインの１つである前記データラインとの間に電気的に連結されたスキャントランジスタと、
センス信号によって制御され、前記駆動トランジスタの第２のノードと前記多数の基準電圧ラインの１つである前記基準電圧ラインとの間に電気的に連結された前記センストランジスタと、
前記駆動トランジスタの前記第１のノードと前記第２のノードとの間に電気的に連結されたストレージキャパシタと、を含み、
前記多数の基準電圧ラインの１つである前記基準電圧ラインは、前記センシング対象のサブピクセル以外に、１つ以上の他のサブピクセルとも電気的に連結され、
センシング用の基準電圧供給ノードと前記多数の基準電圧ラインの１つである前記基準電圧ラインとの間の連結を制御するセンシング用の基準スイッチと、
前記多数の基準電圧ラインの１つである前記基準電圧ラインの電圧をセンシングするアナログデジタルコンバータと、
前記多数の基準電圧ラインの１つである前記基準電圧ラインと前記アナログデジタルコンバータ間の連結を制御するサンプリングスイッチと、をさらに含む、請求項１に記載の発光表示装置。
【請求項5】
前記第１の期間には、前記スキャン信号はターンオンレベルの電圧であり、
前記センス信号はターンオンレベルの電圧であり、
前記センシング用の基準スイッチはターンオン状態であり、
前記サンプリングスイッチはターンオフ状態であり、
前記第２の期間には、
前記スキャン信号はターンオフレベルの電圧であり、
前記センス信号はターンオンレベルの電圧であり、
前記センシング用の基準スイッチはターンオフ状態であり、
前記サンプリングスイッチはターンオフ状態であり、
前記第３の期間には、
前記スキャン信号はターンオフレベルの電圧であり、
前記センス信号はターンオンレベルの電圧であり、
前記センシング用の基準スイッチはターンオフ状態であり、
前記サンプリングスイッチはターンオン状態である、請求項４に記載の発光表示装置。
【請求項6】
前記センシング対象のサブピクセルに対する前記センシング期間は、ディスプレイ駆動中、ブランク期間に行われるリアルタイムセンシング期間である、請求項１に記載の発光表示装置。
【請求項7】
前記センシング期間の前記第２の期間には、前記多数の基準電圧ラインの１つである前記基準電圧ラインの電圧が上昇し、前記センシング期間には、前記多数の基準電圧ラインの１つである前記基準電圧ラインの上昇電圧の大きさまたは電圧上昇速度に応じて、前記センシング対象のサブピクセルに供給される映像駆動用のデータ電圧が変更される、請求項１に記載の発光表示装置。
【請求項8】
前記多数の基準電圧ラインの１つである前記基準電圧ラインの上昇電圧の大きさまたは電圧の上昇速度は、前記センシング対象のサブピクセル内の駆動トランジスタの移動度に比例する、請求項１に記載の発光表示装置。
【請求項9】
多数のデータラインおよび多数のゲートラインが配置され、前記多数のデータラインおよび前記多数のゲートラインによって規定される多数のサブピクセルが配列され、映像駆動時には映像駆動用の基準電圧供給ノードに連結され、センシング時にはセンシング用の基準電圧供給ノードに連結される多数の基準電圧ラインが配置される表示パネルと、前記多数のデータラインを駆動するデータ駆動回路と、前記多数のゲートラインを駆動するゲート駆動回路と、を含む発光表示装置の駆動方法において、前記多数のデータラインの１つであるデータラインを介してセンシング対象のサブピクセルにセンシングデータ電圧を供給し、前記多数の基準電圧ラインの１つである基準電圧ラインを介して前記センシング対象のサブピクセルにセンシング用の基準電圧を供給する第１の段階と、
前記多数の基準電圧ラインの１つである前記基準電圧ラインの電圧が上昇する第２の段階と、
前記第２の段階が開始されて一定時間が経過すると、前記多数の基準電圧ラインの１つである前記基準電圧ラインの電圧をセンシングする第３の段階と、を含み、
前記第１の段階に、前記多数のデータラインの１つである前記データラインは、前記センシングデータ電圧を供給され、
前記第２の段階と前記第３の段階に、前記多数のデータラインの１つである前記データラインは、ハイレベルである前記センシングデータ電圧より低い特定の電圧に維持され、前記多数の基準電圧ラインの１つである前記基準電圧ラインと前記サブピクセル内のセンストランジスタとの間に電気的に連結された連結ラインと交差し、
前記特定の電圧は、前記センシングデータ電圧及び実際の映像フレームデータから作成されたデータ電圧とは異なるフェイクデータ電圧であり、
前記多数のデータラインの１つである前記データラインは、前記連結ラインと重畳される、発光表示装置の駆動方法。
【請求項10】
前記フェイクデータ電圧は、ブラックデータ電圧である、請求項９に記載の発光表示装置の駆動方法。
【請求項11】
前記センシング対象のサブピクセルに対するセンシング期間は、ディスプレイ駆動中、ブランク期間に行われるリアルタイムセンシング期間である、請求項９に記載の発光表示装置の駆動方法。
【請求項12】
多数のデータラインおよび多数のゲートラインが配置され、前記多数のデータラインおよび前記多数のゲートラインによって規定される多数のサブピクセルが配列され、映像駆動時には映像駆動用の基準電圧供給ノードに連結され、センシング時にはセンシング用の基準電圧供給ノードに連結される多数の基準電圧ラインが配置される表示パネルを含む発光表示装置の駆動回路において、前記多数のデータラインの１つであるデータラインを介して前記多数のサブピクセルから選択されたセンシング対象のサブピクセルにセンシングデータ電圧を供給するデータ電圧出力回路と、
前記多数の基準電圧ラインの１つである、前記センシング対象のサブピクセルと電気的に連結された、前記多数の基準電圧ラインの１つである基準電圧ラインの電圧が上昇し始めて以降、一定時間が経過すると、前記多数の基準電圧ラインの１つである前記基準電圧ラインの電圧をセンシングするアナログデジタルコンバータと、を含み、
前記多数の基準電圧ラインの１つである前記基準電圧ラインの電圧が上昇し始めて以降、前記多数の基準電圧ラインの１つである前記基準電圧ラインの電圧センシングが完了する前まで、前記データ電圧出力回路は、前記多数のデータラインの１つである前記データラインに、ハイレベルである前記センシングデータ電圧より低い特定の電圧を供給し、前記多数のデータラインの１つである前記データラインは、前記多数の基準電圧ラインの１つである前記基準電圧ラインと前記サブピクセル内のセンストランジスタとの間に電気的に連結された連結ラインと交差し、
前記特定の電圧は、前記センシングデータ電圧及び実際の映像フレームデータから作成されたデータ電圧とは異なるフェイクデータ電圧であり、
前記多数のデータラインの１つである前記データラインは、前記連結ラインと重畳される、駆動回路。
【請求項13】
センシング用の基準電圧供給ノードと前記多数の基準電圧ラインの１つである前記基準電圧ラインとの間の連結を制御するセンシング用の基準スイッチと、前記多数の基準電圧ラインの１つである前記基準電圧ラインと前記アナログデジタルコンバータ間の連結を制御するサンプリングスイッチと、をさらに含む、請求項１２に記載の駆動回路。
【請求項14】
前記多数の基準電圧ラインの１つである前記基準電圧ラインの上昇電圧の大きさまたは電圧の上昇速度は、前記センシング対象のサブピクセル内の駆動トランジスタの移動度に比例する、請求項１２に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光表示装置、発光表示装置の駆動方法および駆動回路に関する。
【背景技術】
【0002】
最近、表示装置として脚光を浴びている有機発光表示装置は、自ら発光する有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）を用いることで、応答速度が速く、発光効率、輝度および視野角などが大きいという利点がある。
【0003】
これらの有機発光表示装置などの発光表示装置は、発光ダイオードと、これを駆動するための駆動トランジスタが含まれたサブピクセルをマトリックス状に配列し、スキャン信号によって選択された複数のサブピクセルの明るさをデータの階調に応じて制御する。
【0004】
発光表示装置の場合、表示パネルに規定された各サブピクセルには、発光ダイオードと、これを駆動するための駆動トランジスタが配置されるが、各サブピクセル内の駆動トランジスタの特性値（例：しきい値電圧、移動度）が駆動時間に応じて変化するか、各サブピクセルの駆動時間の差のために、各トランジスタ間の特性値の偏差が発生しうる。
【0005】
これにより、サブピクセル間の輝度偏差（輝度むら）が発生し、画像品質が低下しうる。
【0006】
従来の発光表示装置の場合、サブピクセル間の輝度偏差を解決するために、駆動トランジスタ間の特性値の偏差をセンシングしてこれを補償するためのセンシングおよび補償技術が提案された。
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかし、上記のセンシングおよび補償技術にもかかわらず、予期しない理由でセンシングエラーが発生して画像異常現象がもたらされる問題が発生している、という問題があった。
【0008】
このような背景から、本発明の実施例は、センシングエラーなしに、サブピクセル間の輝度偏差を正確にセンシングし、これに基づいて、サブピクセル間の輝度偏差を正確に補償することができる発光表示装置、発光表示装置の駆動方法および駆動回路を提供する。
【0009】
本発明の実施例は、映像駆動中にリアルタイムでセンシングを正確に行うことができる発光表示装置、発光表示装置の駆動方法および駆動回路を提供する。
【0010】
本発明の実施例は、センシング中に、映像品質を向上させるための他の映像制御駆動が行われても、他の映像制御駆動によりセンシングエラーが発生することを防止し、正確なセンシング結果を得ることができる発光表示装置、発光表示装置の駆動方法および駆動回路を提供する。
【0011】
本発明の実施例は、センシング中に、映像品質を向上させるための他の映像制御駆動に対応するフェイク映像駆動（例：ブラックデータ挿入駆動）が行われても、フェイク映像駆動（例：ブラックデータ挿入駆動）によってセンシングエラーが発生することを防止し、正確なセンシング結果を得ることができる発光表示装置、発光表示装置の駆動方法および駆動回路を提供する。
【0012】
本発明の実施例は、センシング中に、フェイク映像駆動（例：ブラックデータ挿入駆動）が行われても、フェイク映像駆動（例：ブラックデータ挿入駆動）により、センシングラインとして活用される基準電圧ラインの電圧変動を防止し、正確なセンシング結果を得ることができる発光表示装置、発光表示装置の駆動方法および駆動回路を提供する。
【課題を解決するための手段】
【0013】
一側面では、本発明の実施例は、多数のデータラインおよび多数のゲートラインが配置され、多数のデータラインおよび多数のゲートラインによって規定される多数のサブピクセルが配列され、多数の基準電圧ラインが配置される表示パネルと、多数のデータラインを駆動するデータ駆動回路と、多数のゲートラインを駆動するゲート駆動回路と、を含む発光表示装置を提供する。
【0014】
また、この発光表示装置において、多数のサブピクセルから選択されたセンシング対象のサブピクセルに対するセンシング期間は、多数のデータラインの１つである第１のデータラインを介してセンシング対象のサブピクセルにセンシング用のデータ電圧を供給し、多数の基準電圧ラインの１つである第１の基準電圧ラインを介してセンシング対象のサブピクセルにセンシング用の基準電圧を供給する第１の期間と、第１の基準電圧ラインの電圧が上昇する第２の期間と、第２の期間が開始されて、一定時間が経過すると、第１の基準電圧ラインの電圧をセンシングする第３の期間と、を含む。
【0015】
そして、第２の期間と第３の期間に、第１の基準電圧ラインと重畳され、または第１の基準電圧ラインに電気的に連結された連結ラインと重畳されるデータラインは、センシング用のデータ電圧と異なる電圧に維持される。
【0016】
また、第２の期間と第３の期間に、第１の基準電圧ラインまたは連結ラインと重畳されるデータラインは、センシング用のデータ電圧より低い特定の電圧に維持されていてもよい。
【0017】
また、第２の期間と第３の期間に、第１の基準電圧ラインまたは連結ラインと重畳されるデータラインは、実際の映像フレームデータから作成されたデータ電圧とも異なるフェイクデータ電圧に維持されてもよい。
【0018】
ここで、一例として、フェイクデータ電圧は、ブラックデータ電圧である。
【0019】
また、フェイクデータ電圧が供給されるサブピクセルは、センシング対象のサブピクセルと異なるサブピクセルであり、センシング対象のサブピクセルと互いに異なるラインに位置し、センシング対象のサブピクセルと第１の基準電圧ラインに共通に連結されていてもよい。
【0020】
第１の基準電圧ラインまたは連結ラインと重畳されるデータラインは、第１のデータラインと同一であってもよい。
【0021】
または、第１の基準電圧ラインまたは連結ラインと重畳されるデータラインは、第１のデータラインとは異なっていてもよい。
【0022】
また、センシング対象のサブピクセルは、発光ダイオードと、発光ダイオードを駆動するための駆動トランジスタと、スキャン信号によって制御され、駆動トランジスタの第１のノードと第１のデータラインとの間に電気的に連結されたスキャントランジスタと、センス信号によって制御され、駆動トランジスタの第２のノードと第１の基準電圧ラインとの間に電気的に連結されたセンストランジスタと、駆動トランジスタの第１のノードと第２のノードとの間に電気的に連結されたストレージキャパシタと、を含んでもよい。
【0023】
第１の基準電圧ラインは、センシング対象のサブピクセル以外に、１つ以上の他のサブピクセルとも電気的に連結されていてもよい。
【0024】
また、当該発光表示装置は、センシング用の基準電圧供給ノードと第１の基準電圧ラインとの間の連結を制御するセンシング用の基準スイッチと、第１の基準電圧ラインの電圧をセンシングするアナログデジタルコンバータと、第１の基準電圧ラインとアナログデジタルコンバータ間の連結を制御するサンプリングスイッチと、をさらに含んでもよい。
【0025】
また、第１の期間には、スキャン信号はターンオンレベルの電圧であり、センス信号はターンオンレベルの電圧であり、センシング用の基準スイッチはターンオン状態であり、サンプリングスイッチはターンオフ状態であればよい。
【0026】
また、第２の期間には、スキャン信号はターンオフレベルの電圧であり、センス信号はターンオンレベルの電圧であり、センシング用の基準スイッチはターンオフ状態であり、サンプリングスイッチはターンオフ状態であればよい。
【0027】
また、第３の期間には、スキャン信号はターンオフレベルの電圧であり、センス信号はターンオンレベルの電圧であり、センシング用の基準スイッチはターンオフ状態であり、サンプリングスイッチはターンオン状態であればよい。
【0028】
また、センシング対象サブピクセルに対するセンシング期間は、ディスプレイ駆動中、ブランク期間に行われるリアルタイムセンシング期間であればよい。
【0029】
センシング期間の第２の期間には、第１の基準電圧ラインの電圧が上昇し、センシング期間には、第１の基準電圧ラインの上昇電圧の大きさまたは電圧上昇速度に応じてセンシング対象のサブピクセルに供給される映像駆動用のデータ電圧が変更されるとよい。
【0030】
または、他の側面では、本発明の実施例は、多数のデータラインおよび多数のゲートラインが配置され、多数のデータラインおよび多数のゲートラインによって規定される多数のサブピクセルが配列され、多数の基準電圧ラインが配置される表示パネルと、多数のデータラインを駆動するデータ駆動回路と、多数のゲートラインを駆動するゲート駆動回路と、を含む発光表示装置の駆動方法を提供する。
【0031】
この発光表示装置の駆動方法において、多数のデータラインの１つである第１のデータラインを介してセンシング対象のサブピクセルにセンシング用のデータ電圧を供給し、多数の基準電圧ラインの１つである第１の基準電圧ラインを介してセンシング対象のサブピクセルにセンシング用の基準電圧を供給する第１の段階と、第１の基準電圧ラインの電圧が上昇する第２の段階と、第２の段階が開始されて一定時間が経過すると、第１の基準電圧ラインの電圧をセンシングする第３の段階と、を含む。
【0032】
そして、第２の段階と第３の段階では、第１の基準電圧ラインと重畳され、または第１の基準電圧ラインに電気的に連結された連結ラインと重畳されるデータラインは、センシング用のデータ電圧と異なる電圧に維持される。
【0033】
また、第２の段階と第３の段階では、第１の基準電圧ラインまたは連結ラインと重畳されるデータラインは、センシング用のデータ電圧より低い特定の電圧に維持されていてもよい。
【0034】
また、第２の段階と第３の段階では、第１の基準電圧ラインまたは連結ラインと重畳されるデータラインは、実際の映像フレームデータから作成されたデータ電圧とも異なるフェイクデータ電圧に維持される。
【0035】
ここで、一例として、フェイクデータ電圧は、ブラックデータ電圧である。
【0036】
また、センシング対象サブピクセルに対するセンシング期間は、ディスプレイ駆動中、ブランク期間に行われるリアルタイムセンシング期間であればよい。
【0037】
または、更に他の側面では、本発明の実施例は、多数のデータラインおよび多数のゲートラインが配置され、多数のデータラインおよび多数のゲートラインによって規定される多数のサブピクセルが配列され、多数の基準電圧ラインが配置される表示パネルを含む発光表示装置の駆動回路を提供する。
【0038】
この駆動回路において、第１のデータラインを介して多数のサブピクセルから選択されたセンシング対象のサブピクセルにセンシング用のデータ電圧を供給するデータ電圧出力回路と、多数の基準電圧ラインの１つであるセンシング対象のサブピクセルと電気的に連結された第１の基準電圧ラインの電圧が上昇し始めて以降、一定時間が経過すると、第１の基準電圧ラインの電圧をセンシングするアナログデジタルコンバータと、を含む。
【0039】
そして、第１の基準電圧ラインの電圧が上昇し始めて以降、第１の基準電圧ラインの電圧センシングが完了する前まで、データ電圧出力回路は、第１の基準電圧ラインと重畳され、または第１の基準電圧ラインに電気的に連結された連結ラインと重畳されるデータラインにセンシング用のデータ電圧と異なる電圧を供給する。
【0040】
第１の基準電圧ラインの電圧が上昇し始めて以降、第１の基準電圧ラインの電圧センシングが完了する前まで、データ電圧出力回路は、第１の基準電圧ラインまたは連結ラインと重畳されるデータラインにセンシング用のデータ電圧より低い特定の電圧を供給してもよい。
【0041】
また、当該駆動回路は、センシング用の基準電圧供給ノードと第１の基準電圧ラインとの間の連結を制御するセンシング用の基準スイッチと、第１の基準電圧ラインとアナログデジタルコンバータ間の連結を制御するサンプリングスイッチと、をさらに含んでもよい。
【発明の効果】
【0042】
以上で、前述した本発明の実施例によると、センシングエラーなしに、サブピクセル間の輝度偏差を正確にセンシングし、これに基づいて、サブピクセル間の輝度偏差を正確に補償することができる。
【0043】
これにより、画像の品質を向上させることができる。
【0044】
また、本発明の実施例によると、映像駆動中にリアルタイムでセンシングを正確に行うことができる。
【0045】
これにより、効率的なセンシングを可能にし、画像品質を向上させることができる。
【0046】
また、本発明の実施例によると、センシング中に、映像品質を向上させるための他の映像制御駆動が行われても、他の映像制御駆動によりセンシングエラーが発生することを防止して、正確なセンシング結果を得ることができる。
【0047】
本発明の実施例によると、センシング中に、映像品質を向上させるための他の映像制御駆動に対応するフェイク映像駆動（例：ブラックデータ挿入駆動）が行われても、フェイク映像駆動（例：ブラックデータ挿入駆動）によってセンシングエラーが発生することを防止し、正確なセンシング結果を得ることができる。
【0048】
また、本発明の実施例によると、センシング中に、フェイク映像駆動（例：ブラックデータ挿入駆動）が行われても、フェイク映像駆動（例：ブラックデータ挿入駆動）により、センシングラインとして活用される基準電圧ラインの電圧変動を防止し、正確なセンシング結果を得ることができる。
【図面の簡単な説明】
【0049】
【図11】図１１は、本発明の実施例による有機発光表示装置において、ＲＴセンシング駆動中にフェイクデータ挿入駆動が行われる場合、ＲＴセンシング駆動とフェイクデータ挿入駆動のタイミング関係に対する３つのケースを示した図である。
【図12】図１２は、本発明の実施例による有機発光表示装置において、ＲＴセンシング駆動中に行われるフェイクデータ挿入駆動により発生するデータラインと基準電圧ラインとの間のカップリング現象を説明するための図であり、
【図17】図１７は、本発明の実施例による有機発光表示装置において、ＲＴセンシング駆動中にフェイクデータ挿入駆動が行われる場合、ＲＴセンシング駆動とフェイクデータ挿入駆動のタイミング関係に対するＣａｓｅ１に対する駆動タイミングダイアグラムである。
【図18】図１８は、本発明の実施例による有機発光表示装置において、ＲＴセンシング駆動中にフェイクデータ挿入駆動が行われる場合、ＲＴセンシング駆動とフェイクデータ挿入駆動のタイミング関係に対するＣａｓｅ２に対する駆動タイミングダイアグラムである。
【発明を実施するための形態】
【0050】
以下、本発明の一部の実施例を例示的な図面を参照して、詳細に説明する。
【0051】
各図面の構成要素に参照符号を付加することにおいて、同一の構成要素に対しては、たとえ他の図面上に表示されても、可能な限り同一の符号を有することができる。
【0052】
また、本発明を説明することにおいて、関連した公知の構成または機能に対する具体的な説明が本発明の要旨を曖昧にすることができると判断される場合には、その詳細な説明は省略することができる。
【0053】
また、本発明の構成要素を説明するに際して、第１の、第２の、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。
【0054】
これらの用語は、その構成要素を他の構成要素と区別するためだけのもので、その用語によって、その構成要素の本質、順番、順序または個数などは限定されない。
【0055】
ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載された場合、その構成要素は、その他の構成要素に直接的に連結されるか、または間接的に連結されることが可能であるが、各構成要素の間に他の構成要素が「介在」されるか、各構成要素が他の構成要素を介して、「連結」、「結合」または「接続」されてもよいと理解されるべきである。
【0056】
図１は、本発明の実施例による有機発光表示装置（１００）の概略的なシステム構成図である。
【0057】
図１に示すように、本実施例による有機発光表示装置（１００）には、多数のデータライン（ＤＬ）および多数のゲートライン（ＧＬ）が配置され、有機発光表示装置１００は、多数のデータライン（ＤＬ）および多数のゲートライン（ＧＬ）によって規定される多数のサブピクセル（ＳＰ）がマトリックス状に配列された表示パネル（１１０）と、表示パネル（１１０）を駆動するための駆動回路（１１１）を含むことができる。
【0058】
駆動回路（１１１）は、多数のデータライン（ＤＬ）を駆動するデータ駆動回路（１２０）と、多数のゲートライン（ＧＬ）を駆動するゲート駆動回路（１３０）と、データ駆動回路（１２０）およびゲート駆動回路（１３０）を制御するコントローラ（１４０）などを含むことができる。
【0059】
表示パネル（１１０）において、多数のデータライン（ＤＬ）および多数のゲートライン（ＧＬ）は、互いに交差して配置可能である。
【0060】
例えば、多数のゲートライン（ＧＬ）は、行（Row）または列（Column）に配列可能であり、多数のデータライン（ＤＬ）は、列または行に配列可能である。
【0061】
以下では、説明の便宜のために、多数のゲートライン（ＧＬ）は、行に配置され、多数のデータライン（ＤＬ）は、列に配置されると仮定する。
【0062】
表示パネル（１１０）には、多数のデータライン（ＤＬ）および多数のゲートライン（ＧＬ）の以外に、他の種類の複数の配線が配置可能である。
【0063】
コントローラ（１４０）は、データ駆動回路（１２０）に映像データ（ＤＡＴＡ）を供給することができる。
【0064】
また、コントローラ（１４０）は、データ駆動回路（１２０）およびゲート駆動回路（１３０）の駆動動作に必要な各種の制御信号（ＤＣＳ、ＧＣＳ）を供給して、データ駆動回路（１２０）およびゲート駆動回路（１３０）の動作を制御することができる。
【0065】
コントローラ（１４０）は、各フレームのタイミングに応じてスキャンを開始し、外部から入力される入力映像データをデータ駆動回路（１２０）で使用するデータ信号の形式に合わせて変換して、変換された映像データ（ＤＡＴＡ）を出力し、スキャンに合わせて適切な時間にデータ駆動を行う。
【0066】
コントローラ（１４０）は、データ駆動回路（１２０）およびゲート駆動回路（１３０）を制御するために、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、入力データイネーブル（ＤＥ：Data Enable）信号、クロック信号（ＣＬＫ）などのタイミング信号を外部（例：ホストシステム）からの入力を受けて、各種の制御信号を生成して、データ駆動回路（１２０）およびゲート駆動回路（１３０）に出力する。
【0067】
例えば、コントローラ（１４０）は、ゲート駆動回路（１３０）を制御するために、ゲートスタートパルス（ＧＳＰ：Gate Start Pulse）、ゲートシフトクロック（ＧＳＣ：Gate Shift Clock）、ゲート出力イネーブル（ＧＯＥ：Gate Output Enable）信号などを含む、各種のゲート制御信号（ＧＣＳ：Gate Control Signal）を出力する。
【0068】
また、コントローラ（１４０）は、データ駆動回路（１２０）を制御するために、ソーススタートパルス（ＳＳＰ：Source Start Pulse）、ソースサンプリングクロック（ＳＳＣ：Source Sampling Clock）、ソース出力イネーブル（ＳＯＥ：Source Output Enable）信号などを含む、各種のデータ制御信号（ＤＣＳ：Data Control Signal）を出力する。
【0069】
コントローラ（１４０）は、通常のディスプレイ技術で用いられるタイミングコントローラ（Timing Controller）であるか、タイミングコントローラを含んで、他の制御機能もさらに行うことができる制御装置とすることができる。
【0070】
コントローラ（１４０）は、データ駆動回路（１２０）と別途の部品として実現されることもでき、データ駆動回路（１２０）と一緒に統合されて、集積回路として実現可能である。
【0071】
データ駆動回路（１２０）は、コントローラ（１４０）から映像データ（ＤＡＴＡ）の入力を受けて、多数のデータライン（ＤＬ）にデータ電圧を供給することで、多数のデータライン（ＤＬ）を駆動する。
【0072】
ここで、データ駆動回路（１２０）は、ソース駆動回路ともいう。
【0073】
データ駆動回路（１２０）は、シフトレジスタ（Shift Register）、ラッチ回路（Latch Circuit）、デジタルアナログコンバータ（ＤＡＣ：Digital to Analog Converter）、出力バッファ（Output Buffer）などを含むことができる。
【0074】
データ駆動回路（１２０）は、１つ以上のアナログデジタルコンバータ（ＡＤＣ：Analog to Digital Converter）をさらに含むことができる。
【0075】
ゲート駆動回路（１３０）は、多数のゲートライン（ＧＬ）にスキャン信号を順次に供給することで、多数のゲートライン（ＧＬ）を順次に駆動する。
【0076】
ここで、ゲート駆動回路（１３０）は、スキャン駆動回路ともいう。
【0077】
ゲート駆動回路（１３０）は、シフトレジスタ、レベルシフタなどを含むことができる。
【0078】
ゲート駆動回路（１３０）は、コントローラ（１４０）の制御に応じて、オン（On）電圧またはオフ（Off）電圧のスキャン信号を多数のゲートライン（ＧＬ）に順次に供給する。
【0079】
データ駆動回路（１２０）は、ゲート駆動回路（１３０）によって、特定のゲートラインが開くと、コントローラ（１４０）から受信した映像データ（ＤＡＴＡ）をアナログのデータ電圧に変換して、多数のデータライン（ＤＬ）に供給する。
【0080】
データ駆動回路（１２０）は、図１に示すように表示パネル（１１０）の一方（例：上側または下側）にのみ位置することもできるが、駆動方式、パネル設計方式などに応じて表示パネル（１１０）の両側（例：上側と下側）の双方に位置することもできる。
【0081】
ゲート駆動回路（１３０）は、図１に示すように表示パネル（１１０）の一方（例：左側または右側）にのみ位置することもできるが、駆動方式、パネル設計方式などに応じて表示パネル（１１０）の両側（例：左側と右側）の双方に位置することもできる。
【0082】
データ駆動回路（１２０）は、少なくとも１つのソースドライバ集積回路（ＳＤＩＣ：Source Driver Integrated Circuit）を含んで実現可能である。
【0083】
各ソースドライバ集積回路（ＳＤＩＣ）は、ＴＡＢ（Tape Automated Bonding）方式またはＣＯＧ（Chip On Glass）方式で表示パネル（１１０）のボンディングパッド（Bonding Pad）に連結されるか、表示パネル（１１０）上に直接に配置可能である。
【0084】
または、各ソースドライバ集積回路（ＳＤＩＣ）は表示パネル（１１０）に集積化されて配置可能である。
【0085】
また、各ソースドライバ集積回路（ＳＤＩＣ）はＣＯＦ（Chip On Film）方式で実現可能である。
【0086】
この場合、各ソースドライバ集積回路（ＳＤＩＣ）は回路フィルム上に実装されて、回路フィルムを介して表示パネル（１１０）上の複数のデータライン（ＤＬ）と電気的に連結可能である。
【0087】
ゲート駆動回路（１３０）は、１つ以上のゲートドライバ集積回路（ＧＤＩＣ：Gate Driver IC）をＴＡＢ方式またはＣＯＧ方式によって表示パネル（１１０）のボンディングパッドに連結可能である。
【0088】
また、ゲート駆動回路（１３０）は、ＧＩＰ（Gate In Panel）タイプで実現されて表示パネル（１１０）上に直接配置可能である。
【0089】
また、ゲート駆動回路（１３０）は、ＣＯＦ方式で実現可能である。
【0090】
この場合、ゲート駆動回路（１３０）に含まれた各ゲートドライバ集積回路（ＧＤＩＣ）は、回路フィルム上に実装されて、回路フィルムを介して表示パネル（１１０）上の複数のゲートライン（ＧＬ）と電気的に連結可能である。
【0091】
図２は、本発明の実施例による有機発光表示装置（１００）のシステムの実現例示図である。
【0092】
図２の例示は、データ駆動回路（１２０）で含まれた各ソースドライバ集積回路（ＳＤＩＣ）が、ＣＯＦ方式で実現され、ゲート駆動回路（１３０）が、ＧＩＰで実現された場合である。
【0093】
データ駆動回路（１２０）に含まれた多数のソースドライバ集積回路（ＳＤＩＣ）のそれぞれは、ソース側の回路フィルム（ＳＦ）上に実装可能である。
【0094】
ソース側の回路フィルム（ＳＦ）の一方は、表示パネル（１１０）と電気的に連結可能である。
【0095】
ソース側の回路フィルム（ＳＦ）上には、ソースドライバ集積回路（ＳＤＩＣ）と表示パネル（１１０）を電気的に連結するための複数の配線が配置可能である。
【0096】
有機発光表示装置（１００）は、多数のソースドライバ集積回路（ＳＤＩＣ）と他の複数のデバイスとの間の回路的な連結のために、少なくとも１つのソースプリント回路基板（ＳＰＣＢ）と、複数の制御部品と複数の各種の電気装置を実装するためのコントロールプリント回路基板（ＣＰＣＢ）を含むことができる。
【0097】
少なくとも１つのソースプリント回路基板（ＳＰＣＢ）には、ソースドライバ集積回路（ＳＤＩＣ）が実装されたソース側の回路フィルム（ＳＦ）の他方が連結可能である。
【0098】
すなわち、ソースドライバ集積回路（ＳＤＩＣ）が実装されたソース側の回路フィルム（ＳＦ）では、一方が表示パネル（１１０）と電気的に連結され、他方がソースプリント回路基板（ＳＰＣＢ）と電気的に連結可能である。
【0099】
コントロールプリント回路基板（ＣＰＣＢ）には、データ駆動回路（１２０）およびゲート駆動回路（１３０）などの動作を制御するコントローラ（１４０）と、表示パネル（１１０）、データ駆動回路（１２０）およびゲート駆動回路（１３０）などで、各種の電圧または電流を供給するか、供給する各種の電圧または電流を制御するパワーマネジメント集積回路（ＰＭＩＣ：Power Management IC）などが実装可能である。
【0100】
少なくとも１つのソースプリント回路基板（ＳＰＣＢ）とコントロールプリント回路基板（ＣＰＣＢ）は、少なくとも１つの連結部材を介して回路的に連結可能である。
【0101】
ここで、連結部材は、一例として、フレキシブルプリント刷回路（ＦＰＣ：Flexible Printed Circuit）、フレキシブルフラットケーブル（ＦＦＣ：Flexible Flat Cable）などとすることができる。
【0102】
少なくとも１つのソースプリント回路基板（ＳＰＣＢ）とコントロールプリント回路基板（ＣＰＣＢ）は、１つのプリント回路基板に統合されて実現可能である。
【0103】
有機発光表示装置（１００）は、コントロールプリント回路基板（ＣＰＣＢ）と電気的に連結されたセットボード（Set Board、２３０）をさらに含むことができる。
【0104】
これらのセットボード（２３０）は、パワーボード（Power Board）ともいうことができる。
【0105】
これらのセットボード（２３０）には、有機発光表示装置（１００）の全体的なパワーを管理するメインパワーマネジメント回路（２２０、Ｍ－ＰＭＣ：Main‐Power Management Circuit）が存在可能である。
【0106】
パワーマネジメント集積回路（２１０）は、表示パネル（１１０）と、その駆動回路（１２０、１３０、１４０）などを含む表示モジュールに対するパワーを管理する回路であり、メインパワーマネジメント回路（２２０）は、表示モジュールを含む全体的なパワーを管理する回路であり、パワーマネジメント集積回路（２１０）と連動することができる。
【0107】
本実施例による有機発光表示装置（１００）に含まれた表示パネル（１１０）に配列された各サブピクセル（ＳＰ）は、自発光素子である有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）と、有機発光ダイオード（ＯＬＥＤ）を駆動するための駆動トランジスタ（Driving Transistor）などの回路素子で構成可能である。
【0108】
各サブピクセル（ＳＰ）を構成する回路素子の種類および個数は、提供機能および設計方式などに応じて多様に定められることが可能である。
【0109】
図３は、本発明の実施例による有機発光表示装置（１００）のサブピクセルの回路である。
【0110】
本発明の実施例による表示パネル（１１０）には、多数のデータライン（ＤＬ）、多数のゲートライン（ＧＬ）、多数の駆動電圧ライン（ＤＶＬ）および多数の基準電圧ライン（ＲＶＬ）などが配置可能である。
【0111】
表示パネル（１１０）における各サブピクセル（ＳＰ）は、有機発光ダイオード（ＯＬＥＤ）と、有機発光ダイオード（ＯＬＥＤ）を駆動する駆動トランジスタ（ＤＲＴ）と、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）と、対応するデータライン（ＤＬ）との間に電気的に連結されたスキャントランジスタ（Ｔ１）と、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）と多数の基準電圧ライン（ＲＶＬ）のうち、対応する基準電圧ライン（ＲＶＬ）の間に電気的に連結されたセンストランジスタ（Ｔ２）と、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）と第２のノード（Ｎ２）との間に電気的に連結されたストレージキャパシタ（Ｃｓｔ）などを含んで実現可能である。
【0112】
有機発光ダイオード（ＯＬＥＤ）は、アノード電極、有機発光層およびカソード電極などからなることができる。
【0113】
図３の回路例示によると、有機発光ダイオード（ＯＬＥＤ）のアノード電極は、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）と電気的に連結可能である。
【0114】
有機発光ダイオード（ＯＬＥＤ）のカソード電極には基底電圧（ＥＶＳＳ）が印加可能である。
【0115】
ここで、基底電圧（ＥＶＳＳ）は、一例として、グラウンド電圧であるか、グラウンド電圧より高い電圧または低い電圧とすることができる。
【0116】
また、基底電圧（ＥＶＳＳ）は、駆動状態に応じて可変とすることができる。
【0117】
例えば、映像駆動時の基底電圧（ＥＶＳＳ）とセンシング駆動時の基底電圧（ＥＶＳＳ）は、互いに異なるように設定することができる。
【0118】
駆動トランジスタ（ＤＲＴ）は、有機発光ダイオード（ＯＬＥＤ）に駆動電流を供給することで、有機発光ダイオード（ＯＬＥＤ）を駆動する。
【0119】
駆動トランジスタ（ＤＲＴ）は、第１のノード（Ｎ１）、第２のノード（Ｎ２）および第３のノード（Ｎ３）などを含むことができる。
【0120】
駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）は、ゲートノードとすることができ、スキャントランジスタ（Ｔ１）のソースノードまたはドレインノードと電気的に連結可能である。
【0121】
駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）は、ソースノードまたはドレインノードとすることができ、有機発光ダイオード（ＯＬＥＤ）のアノード電極（またはカソード電極）と電気的に連結可能であり、センストランジスタ（Ｔ２）のソースノードまたはドレインノードとも電気的に連結可能である。
【0122】
駆動トランジスタ（ＤＲＴ）の第３のノード（Ｎ３）は、ドレインノードまたはソースノードとすることができ、駆動電圧（ＥＶＤＤ）を印加することができ、駆動電圧（ＥＶＤＤ）を供給する駆動電圧ライン（ＤＶＬ：Driving Voltage Line）と電気的に連結可能である。
【0123】
以下では、説明の便宜のために、駆動トランジスタ（ＤＲＴ）において、第１のノード（Ｎ１）は、ゲートノードであり、第２のノード（Ｎ２）はソースノードであり、第３のノード（Ｎ３）はドレインノードであるとする。
【0124】
ストレージキャパシタ（Ｃｓｔ）は、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）と第２のノード（Ｎ２）との間に電気的に連結されて、映像信号の電圧に相当するデータ電圧（Ｖｄａｔａ）またはこれに対応される電圧を１フレーム時間（または定められた時間）だけ維持可能である。
【0125】
スキャントランジスタ（Ｔ１）のドレインノードまたはソースノードは、対応するデータライン（ＤＬ）に電気的に連結され、スキャントランジスタ（Ｔ１）のソースノードまたはドレインノードは、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）に電気的に連結され、スキャントランジスタ（Ｔ１）のゲートノードは、対応するゲートラインと電気的に連結されてスキャン信号（ＳＣＡＮ）の印加が可能である。
【0126】
スキャントランジスタ（Ｔ１）は、そのゲートラインを介してスキャン信号（ＳＣＡＮ）をゲートノードに印加されてオンオフが制御可能である。
【0127】
このようなスキャントランジスタ（Ｔ１）は、スキャン信号（ＳＣＡＮ）によってターンオンされて、対応するデータライン（ＤＬ）から供給されたデータ電圧（Ｖｄａｔａ）の駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）への伝達が可能である。
【0128】
センストランジスタ（Ｔ２）のドレインノードまたはソースノードは、基準電圧ライン（ＲＶＬ）に電気的に連結され、センストランジスタ（Ｔ２）のソースノードまたはドレインノードは、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）に電気的に連結可能である。
【0129】
センストランジスタ（Ｔ２）のゲートノードは、対応するゲートラインと電気的に連結されてセンス信号（ＳＥＮＳＥ）の印加が可能である。
【0130】
センストランジスタ（Ｔ２）は、そのゲートラインを介してセンス信号（ＳＥＮＳＥ）がゲートノードに印加されることでオンオフが制御可能である。
【0131】
センストランジスタ（Ｔ２）は、センス信号（ＳＥＮＳＥ）によってターンオンされて、対応する基準電圧ライン（ＲＶＬ）から供給された基準電圧（Ｖｒｅｆ）の駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）への伝達が可能である。
【0132】
一方、ストレージキャパシタ（Ｃｓｔ）は、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）と第２のノード（Ｎ２）との間に存在する内部キャパシタ（Internal Capacitor）である寄生キャパシタ（例：Ｃｇｓ、Ｃｇｄ）ではなく、駆動トランジスタ（ＤＲＴ）の外部に意図的に設計した外部キャパシタ（External Capacitor）であってもよい。
【0133】
駆動トランジスタ（ＤＲＴ）、スキャントランジスタ（Ｔ１）およびセンストランジスタ（Ｔ２）のそれぞれは、ｎ型のトランジスタであってもよいし、ｐ型のトランジスタであってもよい。
【0134】
一方、スキャン信号（ＳＣＡＮ）およびセンス信号（ＳＥＮＳＥ）は、別個のゲート信号であってもよい。
【0135】
この場合、スキャン信号（ＳＣＡＮ）およびセンス信号（ＳＥＮＳＥ）は、互いに異なるゲートラインを介して、スキャントランジスタ（Ｔ１）のゲートノードおよびセンストランジスタ（Ｔ２）のゲートノードにそれぞれ印加可能である。
【0136】
または、スキャン信号（ＳＣＡＮ）およびセンス信号（ＳＥＮＳＥ）は、同一のゲート信号とすることもできる。
【0137】
この場合には、スキャン信号（ＳＣＡＮ）およびセンス信号（ＳＥＮＳＥ）は、同一のゲートラインを介してスキャントランジスタ（Ｔ１）のゲートノードおよびセンストランジスタ（Ｔ２）のゲートノードに共通に印加可能である。
【0138】
図３に例示された各サブピクセル構造は、３Ｔ（Transistor）１Ｃ（Capacitor）構造として、説明のための単なる例示であり、１つ以上のトランジスタをさらに含むか、または、１つ以上のキャパシタをさらに含むこともできる。
【0139】
または、多数のサブピクセルの各々が同一の構造になっていてもよく、多数のサブピクセルのうちの一部は、他の構造になっていてもよい。
【0140】
以下では、各サブピクセル（ＳＰ）の映像駆動動作について簡単に例を挙げて説明する。
【0141】
各サブピクセル（ＳＰ）のディスプレイ駆動（映像駆動ともいう）の動作は、映像データの記録段階、ブースティング段階および発光段階と進むことができる。
【0142】
映像データの記録段階において、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）に映像信号に相当する映像駆動用のデータ電圧（Ｖｄａｔａ）が印加し、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）に映像駆動用の基準電圧（Ｖｒｅｆ）が印加可能である。
【0143】
ここで、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）と基準電圧ライン（ＲＶＬ）との間の抵抗成分などのために、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）に基準電圧（Ｖｒｅｆ）に類似した電圧（Ｖｒｅｆ’）が印加されうる。
【0144】
映像駆動のための基準電圧（Ｖｒｅｆ）をＶｐｒｅＲともいう。
【0145】
映像データの記録段階において、スキャントランジスタ（Ｔ１）およびセンストランジスタ（Ｔ２）は、同時にまたは少しの時間差を有し、ターンオン可能である。
【0146】
映像データの記録段階において、ストレージキャパシタ（Ｃｓｔ）には、両端電位差（Ｖｄａｔａ－ＶｒｅｆまたはＶｄａｔａ－Ｖｒｅｆ’）に対応される電荷が充電されうる。
【0147】
駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）に映像駆動用のデータ電圧（Ｖｄａｔａ）が印加されることを映像データの記録（Data Writing）という。
【0148】
映像データの記録段階に続いて行われるブースティング段階において、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）および第２のノード（Ｎ２）は、同時にまたは少しの時間差を有し、電気的にフローティング（Floating）可能である。
【0149】
このために、スキャン信号（ＳＣＡＮ）のターンオフレベル電圧によってスキャントランジスタ（Ｔ１）がターンオフ可能である。
【0150】
また、センス信号（ＳＥＮＳＥ）のターンオフレベル電圧によってセンストランジスタ（Ｔ２）がターンオフ可能である。
【0151】
ブースティング段階において、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）および第２のノード（Ｎ２）との間の電圧差は維持されつつ、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）および第２のノード（Ｎ２）のそれぞれの電圧のブースティング（Ｂｏｏｓｔｉｎｇ）可能である。
【0152】
ブースティング段階の間、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）および第２のノード（Ｎ２）のそれぞれの電圧がブースティング（Ｂｏｏｓｔｉｎｇ）される途中に、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の上昇された電圧が一定電圧（すなわち、有機発光ダイオード（ＯＬＥＤ）をターンオンさせることができる電圧として、基底電圧（ＥＶＳＳ）から有機発光ダイオード（ＯＬＥＤ）のしきい値電圧だけ高い電圧）以上になると、発光段階に進入される。
【0153】
このような発光段階においては、有機発光ダイオード（ＯＬＥＤ）に駆動電流が流れるようになる。
【0154】
これにより、有機発光ダイオード（ＯＬＥＤ）が発光することができる。
【0155】
本発明の実施例による表示パネル（１１０）に配列された多数のサブピクセル（ＳＰ）のそれぞれに配置された駆動トランジスタ（ＤＲＴ）は、しきい値電圧、移動度（電子移動度ともいう）などの固有の特性値を有する。
【0156】
駆動トランジスタ（ＤＲＴ）には、駆動時間に応じて劣化が発生しうる。
【0157】
これにより、駆動トランジスタ（ＤＲＴ）の固有の特性値は、駆動時間に応じて変化しうる。
【0158】
駆動トランジスタ（ＤＲＴ）は、特性値の変化に応じて、オンオフのタイミングが変わるか、有機発光ダイオード（ＯＬＥＤ）の駆動能力が変わりうる。
【0159】
すなわち、駆動トランジスタ（ＤＲＴ）は、特性値の変化に応じて、有機発光ダイオード（ＯＬＥＤ）に電流を供給するタイミングと、有機発光ダイオード（ＯＬＥＤ）に供給する電流量が変わりうる。
【0160】
対応するサブピクセル（ＳＰ）の実際の輝度は、これらの駆動トランジスタ（ＤＲＴ）の特性値の変化に応じて、所望の値に変わりうる。
【0161】
また、表示パネル（１１０）に配列された多数のサブピクセル（ＳＰ）では、それぞれ駆動時間が互いに異なりうる。
【0162】
したがって、各サブピクセル（ＳＰ）内の駆動トランジスタ（ＤＲＴ）との間の特性値の偏差（しきい値電圧偏差、移動度偏差）が発生しうる。
【0163】
このような駆動トランジスタ（ＤＲＴ）間の特性値の偏差は、サブピクセル（ＳＰ）間の輝度偏差を発生させうる。
【0164】
したがって、表示パネル（１１０）の輝度の均一性も低下しうるし、最終的には、映像品質の低下を招きうる。
【0165】
したがって、本発明の実施例による有機発光表示装置（１００）は、駆動トランジスタ（ＤＲＴ）間の特性値の偏差を補償可能な補償回路を含み、これを用いた補償方法を提供することができる。
【0166】
【0167】
図４は、本発明の実施例による有機発光表示装置（１００）の例示的な補償回路である。
【0168】
本発明の実施例による有機発光表示装置（１００）は、駆動トランジスタ（ＤＲＴ）間の特性値の偏差を補償するために、各駆動トランジスタ（ＤＲＴ）の特性値自体または特性値の変化をセンシングすべきである。
【0169】
本発明の実施例による有機発光表示装置（１００）の補償回路は、３Ｔ１Ｃ構造またはこれに基づいて変形された構造を有するサブピクセル（ＳＰ）を駆動（センシング駆動）してサブピクセル（ＳＰ）内の駆動トランジスタ（ＤＲＴ）の特性値または特性値の変化をセンシングするための構成を含むことができる。
【0170】
本発明の実施例による有機発光表示装置（１００）は、センシング駆動を介して、基準電圧ライン（ＲＶＬ）の電圧をセンシングし、センシングされた電圧からサブピクセル（ＳＰ）内の駆動トランジスタ（ＤＲＴ）の特性値自体または特性値の変化を探り出すことができる。
【0171】
ここで、基準電圧ライン（ＲＶＬ）は、基準電圧（Ｖｒｅｆ）を伝達するのみならず、サブピクセルの特性（例：駆動トランジスタ（ＤＲＴ）の特性値）をセンシングするためのセンシングラインの役割を果たすことができる。
【0172】
したがって、基準電圧ライン（ＲＶＬ）をセンシングラインともいうことができる。
【0173】
より具体的には、本発明の実施例による有機発光表示装置（１００）のセンシング駆動に応じて、駆動トランジスタ（ＤＲＴ）の特性値または特性値の変化は、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧（例：Ｖｄａｔａ－Ｖｔｈ）に反映される。
【0174】
駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧は、センストランジスタ（Ｔ２）がターンオン状態である場合、基準電圧ライン（ＲＶＬ）の電圧に応じたものとなりうる。
【0175】
駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧により、基準電圧ライン（ＲＶＬ）上のラインキャパシタ（Ｃｌｉｎｅ）の充填可能である。
【0176】
充電されたラインキャパシタ（Ｃｌｉｎｅ）によって基準電圧ライン（ＲＶＬ）は駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧と対応される電圧を有することができる。
【0177】
本発明の実施例による有機発光表示装置（１００）の補償回路は、センシング対象になるサブピクセル（ＳＰ）内のスキャントランジスタ（Ｔ１）およびセンストランジスタ（Ｔ２）のそれぞれのオンオフ制御と、データ電圧（Ｖｄａｔａ）および基準電圧（Ｖｒｅｆ）のそれぞれの供給制御を介して、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）が駆動トランジスタ（ＤＲＴ）の特性値（しきい値電圧、移動度）または特性値の変化を反映する電圧状態になるように駆動することができる。
【0178】
補償回路は、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧と対応される基準電圧ライン（ＲＶＬ）の電圧を測定して、デジタル値に対応したセンシング値に変換するアナログデジタルコンバータ（ＡＤＣ）と、センシング駆動のためのスイッチ回路（ＳＡＭ、ＳＰＲＥ）を含むことができる。
【0179】
センシング駆動のためのスイッチ回路（ＳＡＭ、ＳＰＲＥ）は、各基準電圧ライン（ＲＶＬ）と基準電圧（Ｖｒｅｆ）が供給されるセンシング用の基準電圧供給ノード（Ｎｐｒｅｓ）との間の連結を制御するセンシング用の基準スイッチ（ＳＰＲＥ）と、各基準電圧ライン（ＲＶＬ）とアナログデジタルコンバータ（ＡＤＣ）との間の連結を制御するサンプリングスイッチ（ＳＡＭ）を含むことができる。
【0180】
上述したセンシング用の基準スイッチ（ＳＰＲＥ）はセンシング駆動時に用いられるスイッチである。
【0181】
センシング用の基準スイッチ（ＳＰＲＥ）によって基準電圧ライン（ＲＶＬ）に供給される基準電圧（Ｖｒｅｆ）は、「センシング用の基準電圧（ＶｐｒｅＳ）」である。
【0182】
一方、図４に示すように、スイッチ回路は、映像駆動時に用いられる映像駆動用の基準スイッチ（ＲＰＲＥ）を含むことができる。
【0183】
映像駆動用の基準スイッチ（ＲＰＲＥ）は、各基準電圧ライン（ＲＶＬ）と基準電圧（Ｖｒｅｆ）が供給される映像駆動用の基準電圧供給ノード（Ｎｐｒｅｒ）との間の連結を制御することができる。
【0184】
上述した映像駆動用の基準スイッチ（ＲＰＲＥ）は、映像駆動時に用いられるスイッチである。
【0185】
映像駆動用の基準スイッチ（ＲＰＲＥ）によって基準電圧ライン（ＲＶＬ）に供給される基準電圧（Ｖｒｅｆ）は、「映像駆動用の基準電圧（ＶｐｒｅＲ）」である。
【0186】
センシング用の基準スイッチ（ＳＰＲＥ）と映像駆動用の基準スイッチ（ＲＰＲＥ）は、別途に備えられていてもよく、１つに統合されて実現可能である。
【0187】
センシング用の基準電圧（ＶｐｒｅＳ）と映像駆動用の基準電圧（ＶｐｒｅＲ）は同一の電圧値とすることもでき、他の電圧値であることもできる。
【0188】
本発明の実施例による有機発光表示装置（１００）の補償回路は、アナログデジタルコンバータ（ＡＤＣ）から出力されるセンシング値を保存するか、基準センシング値を予め保存しているメモリ（ＭＥＭ）と、メモリ（ＭＥＭ）に保存されたセンシング値と基準センシング値を比較して特性値の偏差を補償する補償値を算出する補償器（ＣＯＭＰ）をさらに含むことができる。
【0189】
補償器（ＣＯＭＰ）によって算出された補償値は、メモリ（ＭＥＭ）への保存が可能である。
【0190】
コントローラ（１４０）は、補償器（ＣＯＭ）によって算出された補償値を用いて、データ駆動回路（１２０）に供給する映像データ（Ｄａｔａ）を変更し、変更された映像データ（Ｄａｔａ＿ｃｏｍｐ）をデータ駆動回路（１２０）に出力することができる。
【0191】
これにより、データ駆動回路（１２０）は、デジタルアナログコンバータ（ＤＡＣ）を介して変更された映像データ（Ｄａｔａ＿ｃｏｍｐ）をアナログ形式のデータ電圧（Ｖｄａｔａ＿ｃｏｍｐ）に変換し、変換されたデータ電圧（Ｖｄａｔａ＿ｃｏｍｐ）を、出力バッファ（ＢＵＦ）を介して対応するデータライン（ＤＬ）に出力することができる。
【0192】
これにより、当該サブピクセル（ＳＰ）の駆動トランジスタ（ＤＲＴ）の特性値偏差（しきい値電圧偏差、移動度偏差）が補償可能である。
【0193】
一方、図４に示すように、データ駆動回路（１２０）は、ラッチ回路、デジタルアナログコンバータ（ＤＡＣ）および出力バッファ（ＢＵＦ）などを含むデータ電圧出力回路（４００）を含むことができ、更には、アナログデジタルコンバータ（ＡＤＣ）および各種のスイッチら（ＳＡＭ、ＳＰＲＥ、ＲＰＲＥ）をさらに含むことができる。
【0194】
これと異なり、アナログデジタルコンバータ（ＡＤＣ）および各種のスイッチら（ＳＡＭ、ＳＰＲＥ、ＲＰＲＥ）は、データ駆動回路（１２０）の内部ではなく、データ駆動回路（１２０）の外部に位置していてもよい。
【0195】
図４に示すように、補償器（ＣＯＭＰ）は、コントローラ（１４０）の外部に存在することが可能であるが、コントローラ（１４０）の内部に含まれていてもよい。
【0196】
また、メモリ（ＭＥＭ）は、コントローラ（１４０）の外部に位置することができ、コントローラ（１４０）の内部にレジスタにより実現可能である。
【0197】
図５は、本発明の実施例による有機発光表示装置（１００）のしきい値電圧センシングのための駆動タイミングダイアグラムである。
【0198】
図５に示すように、しきい値電圧センシング駆動は、初期化段階（Ｓ５１０）、トラッキング段階（Ｓ５２０）およびサンプリング段階（Ｓ５３０）で行われることが可能である。
【0199】
初期化段階（Ｓ５１０）において、ターンオンレベルの電圧のスキャン信号（ＳＣＡＮ）により、スキャントランジスタ（Ｔ１）がターンオン状態になる。
【0200】
これにより、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）は、しきい値電圧センシング用のデータ電圧（Ｖｄａｔａ）に初期化される。
【0201】
初期化段階（Ｓ５１０）において、ターンオンレベルの電圧のセンス信号（ＳＥＮＳＥ）により、センストランジスタ（Ｔ２）がターンオン状態となり、センシング用の基準スイッチ（ＳＰＲＥ）がターンオンされる。
【0202】
これにより、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）は、センシング用の基準電圧（ＶｐｒｅＳ）に初期化される。
【0203】
トラッキング段階（Ｓ５２０）は、駆動トランジスタ（ＤＲＴ）のしきい値電圧（Ｖｔｈ）をトラッキングする段階である。
【0204】
すなわち、トラッキング段階（Ｓ５２０）においては、駆動トランジスタ（ＤＲＴ）のしきい値電圧（Ｖｔｈ）を反映する駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧をトラッキングする。
【0205】
トラッキング段階（Ｓ５２０）においては、スキャントランジスタ（Ｔ１）およびセンストランジスタ（Ｔ２）は、ターンオン状態を維持し、センシング用の基準スイッチ（ＳＰＲＥ）がターンオフされる。
【0206】
これにより、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）はフローティングされ、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧がセンシング用の基準電圧（ＶｐｒｅＳ）から上昇し始める。
【0207】
センストランジスタ（Ｔ２）がターンオンされているので、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧上昇は、基準電圧ライン（ＲＶＬ）の電圧上昇につながる。
【0208】
駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧は上昇している途中に飽和（Saturation）状態になる。
【0209】
駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の飽和された電圧は、しきい値電圧センシング用のデータ電圧（Ｖｄａｔａ）で駆動トランジスタ（ＤＲＴ）のしきい値電圧（Ｖｔｈ）の電圧差（Ｖｄａｔａ－Ｖｔｈ）と対応される。
【0210】
したがって、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧が飽和したとき、基準電圧ライン（ＲＶＬ）の電圧は、しきい値電圧センシング用のデータ電圧（Ｖｄａｔａ）で駆動トランジスタ（ＤＲＴ）のしきい値電圧の電圧差（Ｖｄａｔａ－Ｖｔｈ）に応じたものとなる。
【0211】
駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧が飽和状態になると、サンプリングスイッチ（ＳＡＭ）がターンオンされて、サンプリング段階（Ｓ５３０）が行われる。
【0212】
サンプリング段階（Ｓ５３０）において、アナログデジタルコンバータ（ＡＤＣ）は、サンプリングスイッチ（ＳＡＭ）によって連結された基準電圧ライン（ＲＶＬ）の電圧をセンシングし、センシングされた電圧をデジタル値に相当するセンシング値に変換することができる。
【0213】
ここで、アナログデジタルコンバータ（ＡＤＣ）によってセンシングされた電圧は、「Ｖｄａｔａ－Ｖｔｈ」に相当する。
【0214】
補償器（ＣＯＭＰ）は、アナログデジタルコンバータ（ＡＤＣ）から出力されたセンシング値に基づいて、そのサブピクセル（ＳＰ）の駆動トランジスタ（ＤＲＴ）のしきい値電圧を把握することができ、把握された駆動トランジスタ（ＤＲＴ）のしきい値電圧を補償可能である。
【0215】
補償器（ＣＯＭＰ）は、センシング駆動を介して測定されたセンシング値（Ｖｄａｔａ－Ｖｔｈと対応されるデジタル値）と、既に知っているしきい値電圧センシング用のデータ（Ｖｄａｔａと対応されるデジタル値）から駆動トランジスタ（ＤＲＴ）のしきい値電圧（Ｖｔｈ）を把握することができる。
【0216】
補償器（ＣＯＭＰ）は、当該駆動トランジスタ（ＤＲＴ）に対しては把握されたしきい値電圧（Ｖｔｈ）を基準しきい電圧または他の駆動トランジスタ（ＤＲＴ）のしきい値電圧と比較して、駆動トランジスタ（ＤＲＴ）間のしきい値電圧偏差を補償可能である。
【0217】
ここで、しきい値電圧偏差の補償は、映像データの変更処理（映像データの補償値（オフセット）を加減する処理）を意味する。
【0218】
図６は、本発明の実施例による有機発光表示装置（１００）の移動度センシングのための駆動タイミングダイアグラムである。
【0219】
図６に示すように、移動度センシング駆動は、初期化段階（Ｓ６１０）、トラッキング段階（Ｓ６２０）およびサンプリング段階（Ｓ６３０）で行われることが可能である。
【0220】
初期化段階（Ｓ６１０）において、ターンオンレベル電圧のスキャン信号（ＳＣＡＮ）により、スキャントランジスタ（Ｔ１）がターンオン状態になる。
【0221】
これにより、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）は、移動度センシング用のデータ電圧（Ｖｄａｔａ）に初期化される。
【0222】
初期化段階（Ｓ６１０）において、ターンオンレベルの電圧のセンス信号（ＳＥＮＳＥ）により、センストランジスタ（Ｔ２）がターンオン状態になり、センシング用の基準スイッチ（ＳＰＲＥ）がターンオンされる。
【0223】
これにより、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）は、センシング用の基準電圧（ＶｐｒｅＳ）に初期化される。
【0224】
トラッキング段階（Ｓ６２０）は、駆動トランジスタ（ＤＲＴ）の移動度をトラッキングする段階である。
【0225】
駆動トランジスタ（ＤＲＴ）の移動度は、駆動トランジスタ（ＤＲＴ）の電流駆動能力を示すことができる。
【0226】
すなわち、トラッキング段階（Ｓ６２０）においては、駆動トランジスタ（ＤＲＴ）の移動度を算出することができる駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧をトラッキングする。
【0227】
トラッキング段階（Ｓ６２０）においては、ターンオフレベルの電圧のスキャン信号（ＳＣＡＮ）によってスキャントランジスタ（Ｔ１）がターンオフされ、センシング用の基準スイッチ（ＳＰＲＥ）がターンオフされる。
【0228】
これにより、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）および第２のノード（Ｎ２）は、すべてフローティングされる。
【0229】
これにより、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）および第２のノード（Ｎ２）の電圧がすべて上昇することになる。
【0230】
特に、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧は、センシング用の基準電圧（ＶｐｒｅＳ）から上昇し始める。
【0231】
センストランジスタ（Ｔ２）がターンオンされているので、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧上昇は、基準電圧ライン（ＲＶＬ）の電圧上昇につながる。
【0232】
駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧が上昇し始めた時点から予め定められている一定時間（Δｔ）が経過すると、サンプリングスイッチ（ＳＡＭ）がターンオンされて、サンプリング段階（Ｓ６３０）が行われる。
【0233】
サンプリング段階（Ｓ６３０）において、アナログデジタルコンバータ（ＡＤＣ）は、サンプリングスイッチ（ＳＡＭ）によって連結された基準電圧ライン（ＲＶＬ）の電圧をセンシングし、センシングされた電圧をデジタル値に応じたセンシング値に変換することができる。
【0234】
ここで、アナログデジタルコンバータ（ＡＤＣ）によってセンシングされた電圧は、センシング用の基準電圧（ＶｐｒｅＳ）で一定の電圧（ΔＶ）だけ上昇した電圧（ＶｐｒｅＳ＋ΔＶ）に相当する。
【0235】
補償器（ＣＯＭＰ）は、アナログデジタルコンバータ（ＡＤＣ）から出力されたセンシング値に基づいて、当該サブピクセル（ＳＰ）の駆動トランジスタ（ＤＲＴ）の移動度を把握することができ、駆動トランジスタ（ＤＲＴ）の把握された移動度を補償可能である。
【0236】
補償器（ＣＯＭＰ）は、センシング駆動を介して測定されたセンシング値（ＶｐｒｅＳ＋ΔＶと対応されるデジタル値）と、既に知っているセンシング用の基準電圧（ＶｐｒｅＳ）と経過時間（Δｔ）から駆動トランジスタ（ＤＲＴ）の移動度を把握することができる。
【0237】
駆動トランジスタ（ＤＲＴ）の移動度は、トラッキング段階（Ｓ６２０）において基準電圧ライン（ＲＶＬ）の単位時間当たりの電圧変動量（ΔＶ／Δｔ）と比例する。
【0238】
すなわち、駆動トランジスタ（ＤＲＴ）の移動度は、図６で基準電圧ライン（ＲＶＬ）の電圧波形で傾き（Ｓｌｏｐｅ）と比例する。
【0239】
補償器（ＣＯＭＰ）は、当該駆動トランジスタ（ＤＲＴ）に対して把握された移動度を基準移動度または他の駆動トランジスタ（ＤＲＴ）の移動度と比較して、駆動トランジスタ（ＤＲＴ）間の移動度偏差を補償可能である。
【0240】
ここで、移動度偏差の補償は、映像データの変更処理（映像データの補償値（ゲイン）を乗算する演算処理）を意味することができる。
【0241】
図７は、本発明の実施例による有機発光表示装置（１００）において、様々なタイミングで行われうるセンシングプロセスを示した図である。
【0242】
図７に示すように、有機発光表示装置（１００）は、パワーオン信号が発生すると、ディスプレイ駆動を開始するための所定のオンシーケンス処理を実行し、オンシーケンス処理が完了すると、通常のディスプレイ駆動が開始される。
【0243】
有機発光表示装置（１００）は、パワーオフ信号が発生すると、進行中であったディスプレイ駆動を停止し、所定のオフシーケンス処理を実行し、オフシーケンス処理が完了すると、完全なオフ状態になる。
【0244】
このような電源処理のタイミングに関連してセンシング駆動（しきい値電圧センシング駆動、移動度センシング駆動）が行われることが可能である。
【0245】
センシング駆動は、パワーオン信号の発生以降、ディスプレイ駆動が開始する前に行われることが可能である。
【0246】
これらのセンシングおよびセンシングプロセスをオン・センシング（On-Sensing）およびオン・センシングプロセス（On-Sensing Process）という。
【0247】
また、センシング駆動は、パワーオフ信号の発生後の以降行われることが可能である。
【0248】
これらのセンシングおよびセンシングプロセスをオフ・センシング（Off-Sensing）およびオフ・センシングプロセス（Off-Sensing Process）という。
【0249】
また、センシング駆動は、ディスプレイ駆動中にリアルタイムで行われることも可能である。
【0250】
これらのセンシングプロセスをリアルタイム（ＲＴ：Real Time、以下、ＲＴという）センシングプロセスという。
【0251】
ＲＴセンシングプロセスの場合、ディスプレイ駆動中にブランク時間ごとに１つ以上のサブピクセルライン（サブピクセル行）で、１つ以上のサブピクセル（ＳＰ）に対してセンシング駆動が可能である。
【0252】
ブランク時間にセンシング駆動（ＲＴセンシング駆動）が実行されるとき、センシング駆動が実行されるサブピクセルライン（サブピクセル行）は、ランダムに選択可能である。
【0253】
これにより、ブランク時間におけるセンシング駆動後、アクティブ時間にセンシング駆動になったサブピクセルラインにおける画像異常現象を緩和可能である。
【0254】
また、ブランク時間におけるセンシング駆動後、アクティブ時間にセンシング駆動になったサブピクセルにセンシング駆動以前のデータ電圧に応じた回復データ電圧を供給可能である。
【0255】
これにより、ブランク時間におけるセンシング駆動後、アクティブ時間にセンシング駆動になったサブピクセルラインにおける画像異常現象をより一層緩和可能である。
【0256】
一方、しきい値電圧センシング駆動の場合、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）の電圧飽和に多くの時間がかかりうるため、多少長い時間行われることが可能である、オフ・センシングプロセスで行われることが可能である。
【0257】
移動度センシング駆動の場合、しきい値電圧センシング駆動に比べて相対的に短い時間だけを必要とするので、短い時間に行われるオン・センシングプロセスおよび／またはＲＴセンシングプロセスで行われることが可能である。
【0258】
しきい値電圧センシングおよび／または移動度センシングは、ＲＴセンシングプロセスで進行可能であるが、以下では、説明の便宜のために、移動度センシングがＲＴセンシングプロセスで行われると仮定する。
【0259】
一方、図３のような構造を有する１つのサブピクセル（ＳＰ）には、１つのデータ電圧（Ｖｄａｔａ）、２種類のゲート信号（ＳＣＡＮ、ＳＥＮＳＥ）、基準電圧（Ｖｒｅｆ）、駆動電圧（ＥＶＤＤ）などが供給されるべきである。
【0260】
したがって、１つのサブピクセル（ＳＰ）は、１つのデータライン（ＤＬ）、１つまたは２つのゲートライン（ＧＬ）、１つの基準電圧（ＲＶＬ）、１つの駆動電圧ライン（ＤＶＬ）と電気的に連結されるべきである（図３参照）。
【0261】
１つのサブピクセル行をオンオフさせるために、１つまたは２つのゲートライン（ＧＬ）が１つのサブピクセル行ごとに配置されるべきである。
【0262】
ただし、以下では、説明の便宜のために、１つのサブピクセル行に２つのゲートライン（ＧＬ）が配置されたと仮定する。
【0263】
この仮定によると、スキャン信号（ＳＣＡＮ）とセンス信号（ＳＥＮＳＥ）が２つのゲートライン（ＧＬ）を介してそれぞれ伝達可能である。
【0264】
そして、各サブピクセル（ＳＰ）にデータ電圧（Ｖｄａｔａ）が供給されるべきであるので、１つのデータライン（ＤＬ）が１つのサブピクセル列ごとに配置可能である。
【0265】
または、１つのデータライン（ＤＬ）が２つのサブピクセル列ごとに共通に配置可能である。
【0266】
駆動電圧（ＥＶＤＤ）は共通電圧とすることができるので、１つのサブピクセル列（または１つのサブピクセル行）ごとに１つの駆動電圧ライン（ＤＶＬ）を配置することもでき、２つ以上のサブピクセル列（または２つ以上のサブピクセル列）ごとに１つの駆動電圧ライン（ＤＶＬ）を配置可能である。
【0267】
同様に、基準電圧（Ｖｒｅｆ）は、共通電圧とすることができるので、１つのサブピクセル列（または１つのサブピクセル行）ごとに１つの基準電圧ライン（ＲＶＬ）が配置されることもでき、２つ以上のサブピクセル列（または２つ以上のサブピクセル列）ごとに１つの基準電圧ライン（ＲＶＬ）を配置可能である。
【0268】
２つ以上のサブピクセル列（または２つ以上のサブピクセル列）ごとに１つの駆動電圧ライン（ＤＶＬ）および／または１つの基準電圧ライン（ＲＶＬ）が配置される場合、表示パネル（１１０）の開口率をより高めることが可能である。
【0269】
以下では、表示パネル（１１０）の開口率を高めるために、４つ以上のサブピクセル列ごとに１つの駆動電圧ライン（ＤＶＬ）がデータライン（ＤＬ）と平行に配置され、４つ以上のサブピクセル列ごとに１つの基準電圧ライン（ＲＶＬ）がデータライン（ＤＬ）と平行に配置される構造について説明する。
【0270】
図８は、本発明の実施例による有機発光表示装置（１００）において、複数のサブピクセル（ＳＰ１１、ＳＰ１２、ＳＰ１３、ＳＰ１４、ＳＰ２１、ＳＰ２２、ＳＰ２３、ＳＰ２４）と複数の配線（ＤＬ１～ＤＬ４、ＤＶＬ１、ＤＶＬ２、ＲＶＬなど）の配置図である。
【0271】
図８には、表示パネル（１１０）の一部の領域が示されており、２つのサブピクセル行（ＳＰＲ ＃ｉ、ＳＰＲ ＃ｊ）のそれぞれの一部の領域のみが示されている。
【0272】
２つのサブピクセル行（ＳＰＲ ＃ｉ、ＳＰＲ ＃ｊ）の１つである第１のサブピクセル行（ＳＰＲ ＃ｉ）は、４つのサブピクセル（ＳＰ１１、ＳＰ１２、ＳＰ１３、ＳＰ１４）を含むことができ、第２のサブピクセル行（ＳＰＲ ＃ｊ）は、４つのサブピクセル（ＳＰ２１、ＳＰ２２、ＳＰ２３、ＳＰ２４）を含むことができる。
【0273】
２つのサブピクセル行（ＳＰＲ ＃ｉ、ＳＰＲ ＃ｊ）に含まれた複数のサブピクセル（ＳＰ１１、ＳＰ１２、ＳＰ１３、ＳＰ１４、ＳＰ２１、ＳＰ２２、ＳＰ２３、ＳＰ２４）のそれぞれにおいて、スキャントランジスタ（Ｔ１）のゲートノードに印加されるスキャン信号（ＳＣＡＮ）とセンストランジスタ（Ｔ２）のゲートノードに印加されるセンス信号（ＳＥＮＳＥ）は、互いに別個のゲート信号であると仮定する。
【0274】
したがって、第１のサブピクセル行（ＳＰＲ ＃ｉ）には、４つのサブピクセル（ＳＰ１１、ＳＰ１２、ＳＰ１３、ＳＰ１４）のそれぞれにスキャン信号（ＳＣＡＮ）を伝達するためのゲートライン（ＧＬ（ＳＣＡＮ） ＃ｉ）と４つのサブピクセル（ＳＰ１１、ＳＰ１２、ＳＰ１３、ＳＰ１４）のそれぞれにセンス信号（ＳＥＮＳＥ）を伝達するためのゲートライン（ＧＬ（ＳＥＮＳＥ） ＃ｉ）を配置可能である。
【0275】
同様に、第２のサブピクセル行（ＳＰＲ ＃ｊ）には、４つのサブピクセル（ＳＰ２１、ＳＰ２２、ＳＰ２３、ＳＰ２４）のそれぞれにスキャン信号（ＳＣＡＮ）を伝達するためのゲートライン（ＧＬ（ＳＣＡＮ） ＃ｊ）と４つのサブピクセル（ＳＰ２１、ＳＰ２２、ＳＰ２３、ＳＰ２４）のそれぞれにセンス信号（ＳＥＮＳＥ）を伝達するためのゲートライン（ＧＬ（ＳＥＮＳＥ） ＃ｊ）を配置可能である。
【0276】
表示パネル（１１０）には、第１のサブピクセル列（ＳＰＣ ＃１）に含まれた複数のサブピクセル（ＳＰ１１、ＳＰ２１）にデータ電圧（Ｖｄａｔａ）を供給するための第１のデータライン（ＤＬ１）と、第２のサブピクセル列（ＳＰＣ ＃２）に含まれた複数のサブピクセル（ＳＰ１２、ＳＰ２２）にデータ電圧（Ｖｄａｔａ）を供給するための第２のデータライン（ＤＬ２）と、第３のサブピクセル列（ＳＰＣ ＃３）に含まれた複数のサブピクセル（ＳＰ１３、ＳＰ２３）にデータ電圧（Ｖｄａｔａ）を供給するための第３のデータライン（ＤＬ３）と、第４のサブピクセル列（ＳＰＣ ＃４）に含まれた複数のサブピクセル（ＳＰ１４、ＳＰ２４）にデータ電圧（Ｖｄａｔａ）を供給するための第４のデータライン（ＤＬ４）の配置可能である。
【0277】
第１のデータライン（ＤＬ１）と第２のデータライン（ＤＬ２）は、第１のサブピクセル列（ＳＰＣ ＃１）と第２のサブピクセル列（ＳＰＣ ＃２）との間に位置することができる。
【0278】
第３のデータライン（ＤＬ３）と第４のデータライン（ＤＬ４）は、第３のサブピクセル列（ＳＰＣ ＃３）と第４のサブピクセル列（ＳＰＣ ＃４）との間に位置することができる。
【0279】
図８に示すように、表示パネル（１１０）の開口率を高めるために、共通電圧とすることができる駆動電圧（ＥＶＤＤ）を伝達する駆動電圧ライン（ＤＶＬ１、ＤＶＬ２）と、共通電圧とすることができる基準電圧（Ｖｒｅｆ）を伝達する基準電圧ライン（ＲＶＬ）は、共有構造に配置可能である。
【0280】
すなわち、駆動電圧ライン（ＤＶＬ１、ＤＶＬ２）は、１つのサブピクセル列ごとに１つずつ配置されず、複数個のサブピクセル列ごとに１つずつ配置可能である。
【0281】
基準電圧ライン（ＲＶＬ）は、１つのサブピクセル列ごとに１つずつ配置されず、複数個のサブピクセル列ごとに１つずつ配置可能である。
【0282】
より具体的には、第１のサブピクセル列（ＳＰＣ ＃１）および第２のサブピクセル列（ＳＰＣ ＃２）は、第１の駆動電圧ライン（ＤＶＬ１）を介して駆動電圧（ＥＶＤＤ）を共通に供給可能である。
【0283】
第３のサブピクセル列（ＳＰＣ ＃３）および第４のサブピクセル列（ＳＰＣ ＃４）は、第２の駆動電圧ライン（ＤＶＬ２）を介して駆動電圧（ＥＶＤＤ）を共通に供給可能である。
【0284】
第１のサブピクセル列（ＳＰＣ ＃１）、第２のサブピクセル列（ＳＰＣ ＃２）、第３のサブピクセル列（ＳＰＣ ＃３）および第４のサブピクセル列（ＳＰＣ ＃４）は、１つの基準電圧ライン（ＲＶＬ）を介して基準電圧（Ｖｒｅｆ）を共通に供給可能である。
【0285】
１つの基準電圧ライン（ＲＶＬ）は、第２のサブピクセル列（ＳＰＣ ＃２）と第３のサブピクセル列（ＳＰＣ ＃３）との間に配置可能である。
【0286】
一方、データライン（ＤＬ１～ＤＬ４）は、１つの基準電圧ライン（ＲＶＬ）を基準に対称的に配置可能である。
【0287】
複数の駆動電圧ライン（ＤＶＬ１、ＤＶＬ２）は、１つの基準電圧ライン（ＲＶＬ）を基準に対称的に配置可能である。
【0288】
１つの基準電圧ライン（ＲＶＬ）は、第２のサブピクセル列（ＳＰＣ ＃２）に含まれたサブピクセル（ＳＰ１２、ＳＰ２２）のそれぞれに含まれたセンストランジスタ（Ｔ２）のドレインノードまたはソースノードに直接連結されるか連結ライン（ＣＬ）を介して連結可能である。
【0289】
１つの基準電圧ライン（ＲＶＬ）は、第３のサブピクセル列（ＳＰＣ ＃３）に含まれたサブピクセル（ＳＰ１３、ＳＰ２３）のそれぞれに含まれたセンストランジスタ（Ｔ２）のドレインノードまたはソースノードに直接連結されるか連結ライン（ＣＬ）を介して連結可能である。
【0290】
１つの基準電圧ライン（ＲＶＬ）は、第１のサブピクセル列（ＳＰＣ ＃１）に含まれたサブピクセル（ＳＰ１１、ＳＰ２１）のそれぞれに含まれたセンストランジスタ（Ｔ２）のドレインノードまたはソースノードに直接連結されるか連結ライン（ＣＬ）を介して連結可能である。
【0291】
１つの基準電圧ライン（ＲＶＬ）は、第４のサブピクセル列（ＳＰＣ ＃４）に含まれたサブピクセル（ＳＰ１４、ＳＰ２４）のそれぞれに含まれたセンストランジスタ（Ｔ２）のドレインノードまたはソースノードに直接連結されるか連結ライン（ＣＬ）を介して連結可能である。
【0292】
換言すると、第１のサブピクセル列（ＳＰＣ ＃１）、第２のサブピクセル列（ＳＰＣ ＃２）、第３のサブピクセル列（ＳＰＣ ＃３）および第４のサブピクセル列（ＳＰＣ ＃４）に含まれたモードの複数のサブピクセル（ＳＰ１１、ＳＰ１２、ＳＰ１３、ＳＰ１４、ＳＰ２１、ＳＰ２２、ＳＰ２３、ＳＰ２４）は、１つの基準電圧ライン（ＲＶＬ）を共有する。
【0293】
したがって、第１のサブピクセル列（ＳＰＣ ＃１）、第２のサブピクセル列（ＳＰＣ ＃２）、第３のサブピクセル列（ＳＰＣ ＃３）および第４のサブピクセル列（ＳＰＣ ＃４）に含まれたモードの複数のサブピクセル（ＳＰ１１、ＳＰ１２、ＳＰ１３、ＳＰ１４、ＳＰ２１、ＳＰ２２、ＳＰ２３、ＳＰ２４）は、１つの基準電圧ライン（ＲＶＬ）を共有するサブピクセルのグループということができる。
【0294】
したがって、１つの基準電圧ライン（ＲＶＬ）が共有されるサブピクセルのグループにすべてのサブピクセル（ＳＰ１１、ＳＰ１２、ＳＰ１３、ＳＰ１４、ＳＰ２１、ＳＰ２２、ＳＰ２３、ＳＰ２４）のいずれかで異常現象が発生すると、発生した異常現象は、１つの基準電圧ライン（ＲＶＬ）を介してサブピクセルのグループ全体に伝播されるか、他のサブピクセルに影響を与えうる。
【0295】
特に、１つの基準電圧ライン（ＲＶＬ）が共有されるサブピクセルのグループにすべてのサブピクセル（ＳＰ１１、ＳＰ１２、ＳＰ１３、ＳＰ１４、ＳＰ２１、ＳＰ２２、ＳＰ２３、ＳＰ２４）のいずれかの第１のサブピクセルがセンシング対象として選択されてセンシング（例：しきい値電圧センシング、移動度センシング）中である時、サブピクセルのグループの領域内のいずれかの配線またはいずれかの他のサブピクセルで第１のサブピクセルのセンシングに影響を与える状況が発生すると、発生した状況は、共有される基準電圧ライン（ＲＶＬ）を介して、第１のサブピクセルのセンシング結果にエラーを発生させうる。
【0296】
図９は、本発明の実施例による有機発光表示装置において、フェイクデータ挿入（ＦＤＩ：Fake Data Insertion）駆動を示したダイアグラムである。
【0297】
本発明の実施例による表示パネル（１１０）において、多数のサブピクセル（ＳＰ）はマトリックス状に配列可能である。
【0298】
表示パネル（１１０）には、多数のサブピクセル行が存在可能である。
【0299】
多数のサブピクセル行に対応する多数のゲートライン（ＧＬ）は、順次に駆動可能である。
【0300】
各サブピクセル（ＳＰ）が３Ｔ１Ｃ構造を有する場合、多数のサブピクセル行のそれぞれには、スキャン信号（ＳＣＡＮ）およびセンス信号（ＳＥＮＳＥ）を伝達するための１つまたは２つのゲートライン（ＧＬ）が配置可能である。
【0301】
そして、表示パネル（１１０）には、多数のサブピクセル列が存在することができ、多数のサブピクセル列のそれぞれには、１つのデータライン（ＤＬ）が対応されて配置可能である。
【0302】
前述したサブピクセル駆動動作のように、多数のサブピクセル行の１つであるｎ＋１番目のサブピクセル行が駆動されるとき、ｎ＋１番目のサブピクセル行に配列されたサブピクセル（ＳＰ）にスキャン信号（ＳＣＡＮ）およびセンス信号（ＳＥＮＳＥ）が印加され、多数のデータライン（ＤＬ）を介してｎ＋１番目のサブピクセル行に配列されたサブピクセルに（ＳＰ）に映像駆動用のデータ電圧（Ｖｄａｔａ）が供給される。
【0303】
続いて、ｎ＋１番目のサブピクセル行の下に位置したｎ＋２番目のサブピクセル行が駆動される。
【0304】
ｎ＋２番目のサブピクセル行に配列されたサブピクセル（ＳＰ）にスキャン信号（ＳＣＡＮ）およびセンス信号（ＳＥＮＳＥ）が印加され、多数のデータライン（ＤＬ）を介してｎ＋２番目のサブピクセル行に配列されたサブピクセル（ＳＰ）に映像駆動用のデータ電圧（Ｖｄａｔａ）が供給される。
【0305】
このような方式で、多数のサブピクセル行は順次に映像データの記録が行われる。
【0306】
ここで、映像データの記録は、前述したサブピクセル駆動動作で映像データの記録段階で行われる処理である。
【0307】
多数のサブピクセル行は、１フレームの時間内で、前述したサブピクセル駆動動作に応じて、映像データの記録段階、ブースティング段階および発光段階が順次に行われることが可能である。
【0308】
一方、図９に示すように、多数のサブピクセル行は、１フレーム時間内でサブピクセル駆動動作の発光段階に応じて発光期間（ＥＰ）が最後まで持続しない。
【0309】
ここで、「発光期間（ＥＰ）」をディスプレイしようとする実際の映像が表示される「リアル（Ｒｅａｌ）映像期間」または「リアルディスプレイ駆動」ともいうことができる。
【0310】
１フレームの時間内で、発光期間（ＥＰ）を除く期間には、ディスプレイしようとする実際の映像とは無関係なフェイク映像（Fake Image）の表示可能である。
【0311】
このように、１フレーム時間内でフェイク映像が表示される期間を「フェイク映像期間（ＦＩＰ）」という。
【0312】
すなわち、多数のサブピクセル行のそれぞれに対して、１フレーム時間は、発光期間（ＥＰ）とフェイク映像期間（ＦＩＰ）を含む。
【0313】
多数のサブピクセル行のそれぞれは、発光期間（ＥＰ）の間には、実際の映像を表示するためのリアルディスプレイ駆動が行われ、フェイク映像期間（ＦＩＰ）には、実際の映像とは関係のないフェイク映像を表示するためのフェイクディスプレイの駆動が行われる。
【0314】
フェイクディスプレイの駆動時、実際の映像とは無関係なフェイク映像を表示するためのフェイクデータが対応する複数のサブピクセル（ＳＰ）に供給される。
【0315】
このような意味で、フェイクディスプレイ駆動をフェイクデータ挿入（ＦＤＩ：Fake Data Insertion）駆動ともいう。
【0316】
換言すると、１フレーム時間に、１つのサブピクセル（ＳＰ）は、リアルディスプレイ駆動が行われる間、映像データの記録段階、ブースティング段階および発光の段階を経るとともに、発光期間（ＥＰ）の間発光し、続いて、フェイクディスプレイ駆動が行われる。
【0317】
これらのフェイクディスプレイ駆動は、実際の複数の映像の間に偽の映像（フェイク映像）を挿入する方式で行われることが可能である。
【0318】
したがって、フェイクディスプレイ駆動をフェイクデータ挿入（ＦＤＩ）駆動ともいう。
【0319】
リアルディスプレイ駆動時、実際の映像を表示するために、実際の映像に対応される映像データ電圧（Ｖｄａｔａ）が複数のサブピクセル（ＳＰ）に供給される。
【0320】
これとは異なって、フェイクデータ挿入駆動時、実際の映像とは全く関係のないフェイク映像に対応されるフェイクデータ電圧（Fake Data Voltage）が複数のサブピクセル（ＳＰ）に供給される。
【0321】
すなわち、一般的なリアルディスプレイ駆動時、複数のサブピクセル（ＳＰ）に供給される映像データ電圧（Ｖｄａｔａ）は、フレームに応じて、または映像に応じて可変とすることが可能であるが、フェイクデータ挿入駆動時の複数のサブピクセル（ＳＰ）に供給されるフェイクデータ電圧は、フレームに応じて、または映像に応じて可変とされず、一定とすることができる。
【0322】
前述したフェイクデータ挿入駆動の一方式として、１つのサブピクセル行がフェイクデータ挿入駆動され、その次の１つのサブピクセル行がフェイクデータ挿入駆動とすることが可能である。
【0323】
または、前述したフェイクデータ挿入駆動の他の方式として、複数のサブピクセル行が同時にフェイクデータ挿入駆動され、その次の複数のサブピクセル行がフェイクデータ挿入駆動することも可能である。
【0324】
すなわち、複数のサブピクセル行単位でフェイクデータ挿入駆動が同時に行われることが可能である。
【0325】
フェイクデータ挿入（ＦＤＩ）駆動が同時に行われるサブピクセル行の個数（ｋ）は、２個、４個、または８個などとすることができる。
【0326】
例えば、第１～第４のサブピクセル行に対して、順次に映像データの記録が行われた後、第１のサブピクセル行より以前に、一定時間の発光期間（ＥＰ）が既に経過した複数のサブピクセル行にフェイクデータ電圧を同時に供給可能である。
【0327】
続いて、第５～第８のサブピクセル行に対して、順次に映像データの記録が行われた後、第１のサブピクセル行または第５のサブピクセル行より以前に、一定時間の発光期間（ＥＰ）が既に経過した複数のサブピクセル行にフェイクデータ電圧を同時に供給可能である。
【0328】
また、同時にフェイクデータ挿入駆動が行われるサブピクセル行の個数（ｋ）は、同一とすることも、異ならせることもできる。
【0329】
一例として、最初の２つのサブピクセル行が同時にフェイクデータ挿入駆動され、その次には、４つのサブピクセル行単位で同時にフェイクデータ挿入駆動とすることが可能である。
【0330】
他の例として、最初の４つのサブピクセル行が同時にフェイクデータ挿入駆動され、その次には、８つのサブピクセル行単位で同時にフェイクデータ挿入駆動とすることも可能である。
【0331】
前述したフェイクデータ挿入（ＦＤＩ）駆動を介して、同一フレームに実際の映像データとフェイクデータを表示することで、映像が区別されず、引かれる動きブラー（Blur）現象を防止して映像画質を改善可能である。
【0332】
前述したフェイクデータ挿入（ＦＤＩ）駆動時、データライン（ＤＬ）を介して、映像データの記録とフェイクデータの記録が可能である。
【0333】
また、前述したように、フェイクデータの記録を複数のライン（サブピクセル行）に同時に進行することで、ラインの位置に応じた発光期間（ＥＰ）の違いによる輝度偏差を補償可能であり、映像データ記録時間を確保可能である。
【0334】
一方、フェイクデータ挿入駆動のタイミングを調整して、映像に応じて発光期間（ＥＰ）の長さを適切に調整可能である。
【0335】
映像データの記録タイミングとフェイクデータ記録タイミングは、ゲート駆動の制御を介して可変とすることが可能である。
【0336】
一方、フェイクデータ挿入（ＦＤＩ）駆動時、複数のサブピクセル（ＳＰ）に供給されるフェイクデータ電圧は、一例として、ブラックデータ電圧とすることができる。
【0337】
この場合に、フェイクデータ挿入（ＦＤＩ）駆動をブラックデータ挿入（ＢＤＩ：Black Data Insertion）駆動ともいうことができる。
【0338】
フェイクデータ挿入（ＦＤＩ）駆動時のフェイクデータ記録をブラックデータの記録ということができる。
【0339】
また、フェイク映像期間（ＦＩＰ）をブラック映像期間または非発光期間ということができる。
【0340】
図１０は、本発明の実施例による有機発光表示装置（１００）において、ＲＴセンシング駆動とフェイクデータ挿入（ＦＤＩ）駆動を概念的に示したダイアグラムである。
【0341】
図１０に示すように、第１のフレーム期間にはフェイクデータ挿入（ＦＤＩ）駆動が行われず、第２のフレーム期間にはフェイクデータ挿入（ＦＤＩ）駆動とすることが可能である。
【0342】
図１０に示すように、第２のフレーム期間のうち、発光期間（ＥＰ）とフェイク映像期間（ＦＩＰ）は、同一の時間の長さであることもでき、他の時間の長さであることもできる。
【0343】
図１０に示すように、フェイクデータ挿入（ＦＤＩ）駆動が行われない第１のフレーム期間に、１００％のディスプレイ駆動時間を使用する。
【0344】
しかし、フェイクデータ挿入（ＦＤＩ）駆動が行われる第２のフレーム期間内で、フェイク映像期間（ＦＩＰ）を除いた発光期間（ＥＰ）の間に、１００％のディスプレイ駆動時間を使用するべきである。
【0345】
一方、ブランク時間（Blank Time）ごとにＲＴセンシングが可能である。
【0346】
第１のフレーム期間と対応されるブランクの時間に行われるＲＴセンシング中には、フェイクデータ挿入（ＦＤＩ）駆動が行われない。
【0347】
しかし、第２のフレーム期間と対応されるブランク時間に行われるＲＴセンシング中には、一部の複数のサブピクセル行でフェイクデータ挿入（ＦＤＩ）駆動とすることが可能である。
【0348】
図１１は、本発明の実施例による有機発光表示装置（１００）において、ＲＴセンシング駆動中にフェイクデータ挿入（ＦＤＩ）駆動が行われる場合、ＲＴセンシング駆動とフェイクデータ挿入（ＦＤＩ）駆動のタイミング関係に対する３つのケースを示した図である。
【0349】
ブランク期間中に１つのサブピクセル行がランダムにまたは規則に応じて、または順次に選択され、選択されたサブピクセル行に含まれた複数のサブピクセルのうち、１つ以上のサブピクセルがセンシング対象として選択されることが可能である。
【0350】
ここで、選択されたサブピクセル行に含まれた複数のサブピクセルのうち、センシング対象として選択可能なサブピクセルの個数は、アナログデジタルコンバータ（ＡＤＣ）の個数と対応することが可能である。
【0351】
すなわち、アナログデジタルコンバータ（ＡＤＣ）の個数だけの複数のサブピクセルが同時にセンシング可能である。
【0352】
図１０に示すように、ブランク期間中に選択されたサブピクセル行でセンシング対象として選択されたサブピクセル内の駆動トランジスタ（ＤＲＴ）の移動度をセンシングするためのＲＴセンシングが行われる間、他のサブピクセル行でフェイクデータ挿入（ＦＤＩ）駆動が可能である。
【0353】
このとき、ＲＴセンシング駆動のタイミングとＦＤＩ駆動のタイミングとの間の関係に応じて、様々なケースが存在しうる。
【0354】
図１１では、ＲＴセンシング駆動とフェイクデータ挿入（ＦＤＩ）駆動のタイミング関係に対する３つのケースを例に挙げる。
【0355】
ブランク時間に行われるＲＴセンシングのために、初期化段階（Ｓ６１０）においては、センシング対象になるサブピクセル（ＳＰ）内の駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）をセンシング用のデータ電圧（Ｖｄａｔａ）に初期化するために、スキャン信号（ＳＣＡＮ）が、該当するサブピクセル（ＳＰ）内のスキャントランジスタ（Ｔ１）のゲートノードに供給される。
【0356】
そして、フェイクデータ挿入（ＦＤＩ）駆動時、フェイクデータ電圧は、センシング対象になるサブピクセルが位置するサブピクセル行と異なるサブピクセル行に印加可能である。
【0357】
これにより、ＲＴセンシング時、初期化のためのスキャン信号（ＳＣＡＮ）の印加タイミングを基準に、ＲＴセンシング駆動とフェイクデータ挿入（ＦＤＩ）駆動のタイミング関係を調べてみる。
【0358】
ケース１の場合、ＲＴセンシング時、初期化のためのスキャン信号（ＳＣＡＮ）が印加され、１Ｈ（水平時間）の以降にフェイクデータ挿入（ＦＤＩ）駆動可能である。
【0359】
ケース２の場合、ＲＴセンシング時、初期化のためのスキャン信号（ＳＣＡＮ）が印加され、２Ｈ（水平時間）の以降にフェイクデータ挿入（ＦＤＩ）駆動可能である。
【0360】
ケース３の場合、ＲＴセンシング時、初期化のためのスキャン信号（ＳＣＡＮ）が印加され、７Ｈ（水平時間）の以降にフェイクデータ挿入（ＦＤＩ）駆動可能である。
【0361】
３つのケースとも、ＲＴセンシング時、初期化のためのスキャン信号（ＳＣＡＮ）が印加されて以降、トラッキング段階（Ｓ６２０）およびサンプリング段階（Ｓ６３０）が行われる。
【0362】
ところで、ＲＴセンシングのためのトラッキング段階（Ｓ６２０）およびサンプリング段階（Ｓ６３０）が完了する前に、フェイクデータ挿入（ＦＤＩ）駆動が行われると、画像異常現像が発生することができる。
【0363】
【0364】
図１２は、本発明の実施例による有機発光表示装置（１００）において、ＲＴセンシング駆動中に行われるフェイクデータ挿入（ＦＤＩ）駆動により発生するデータライン（ＤＬ）と基準電圧ライン（ＲＶＬ）との間のカップリング現象を説明するための図であり、図１３は、本発明の実施例による有機発光表示装置（１００）において、ＲＴセンシング駆動中に行われるフェイクデータ挿入（ＦＤＩ）駆動により、基準電圧ライン（ＲＶＬ）の電圧状態が不安定になる現象を測定した複数のグラフであり、図１４は、本発明の実施例による有機発光表示装置（１００）において、ＲＴセンシング駆動中に行われるフェイクデータ挿入（ＦＤＩ）駆動により発生された画像品質の低下現象がある画面を示した図である。
【0365】
図１２は、図８に示された複数のサブピクセル（ＳＰ１１、ＳＰ１２、ＳＰ１３、ＳＰ１４、ＳＰ２１、ＳＰ２２、ＳＰ２３、ＳＰ２４）と複数の配線（ＤＬ１～ＤＬ４、ＤＶＬ１、ＤＶＬ２、ＲＶＬなど）の配置と同一である。
【0366】
図１２に示すように、ブランク期間中、第２のサブピクセル行（ＳＰＲ ＃ｊ）でセンシング対象になるサブピクセル（ＳＰ２１）に対するＲＴセンシングが進行される間、第１のサブピクセル行（ＳＰＲ ＃ｉ）でフェイクデータ挿入（ＦＤＩ）駆動が行われると仮定する。
【0367】
ＲＴセンシング時、初期化段階（Ｓ６１０）において、第２のサブピクセル行（ＳＰＲ ＃ｊ）でセンシング対象になるサブピクセル（ＳＰ２１）内の駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）がセンシング用のデータ電圧（Ｖｄａｔａ）に初期化可能である。
【0368】
すなわち、ＲＴセンシングのための初期化段階（Ｓ６１０）において、スキャン信号（ＳＣＡＮ）が第２のサブピクセル行（ＳＰＲ ＃ｊ）でセンシング対象になるサブピクセル（ＳＰ２１）内のスキャントランジスタ（Ｔ１）のゲートノードに印加可能である。
【0369】
ＲＴセンシング時、初期化段階（Ｓ６１０）の以降、トラッキング段階（Ｓ６２０）が行われる間、第１のサブピクセル行（ＳＰＲ ＃ｉ）でフェイクデータ挿入（ＦＤＩ）駆動が行われると、フェイクデータ電圧が複数のデータライン（ＤＬ１～ＤＬ４）に供給される。
【0370】
これにより、初期化段階（Ｓ６１０）において、センシング用のデータ電圧が印加されていたデータライン（ＤＬ１）は、ＦＤＩ駆動に応じてフェイクデータ電圧に変わることになり、ＦＤＩ駆動が終了すると、再びセンシング用のデータ電圧に変わることができる。
【0371】
ここで、フェイクデータ電圧はセンシング用のデータ電圧より低い電圧である。
【0372】
したがって、ＲＴセンシング中にフェイクデータ挿入駆動が行われると、データライン（ＤＬ１）の電圧変動が発生する。
【0373】
前述したように、電圧変動が発生するデータライン（ＤＬ１）は、基準電圧ライン（ＲＶＬ）または基準電圧ライン（ＲＶＬ）と連結された連結ライン（ＣＬ）と重畳可能である。
【0374】
連結ライン（ＣＬ）は、基準電圧ライン（ＲＶＬ）と電気的に対応されるので、以下では、連結ライン（ＣＬ）が基準電圧ライン（ＲＶＬ）に含まれるものとして説明する。
【0375】
基準電圧ライン（ＲＶＬ）またはこれに連結された連結ライン（ＣＬ）とデータライン（ＤＬ１）の重畳構造のために、データライン（ＤＬ１）と基準電圧ライン（ＲＶＬ）は電気的にカップリング可能である。
【0376】
このようなＤＬ－ＲＶＬカップリングにより、データライン（ＤＬ１）の電圧変動は、基準電圧ライン（ＲＶＬ）の電圧変動（電圧不安定）を発生させることができる。
【0377】
図１３に示すように、３つのケースとも、データライン（ＤＬ）の電圧状態がフェイクデータ挿入（ＦＤＩ）駆動によって変動されると、基準電圧ライン（ＲＶＬ）の電圧状態も変動される。
【0378】
ＲＴセンシング中に行われるフェイクデータ挿入（ＦＤＩ）駆動は、ＲＴセンシングのトラッキング段階（Ｓ６２０）において基準電圧ライン（ＲＶＬ）の不要な電圧変動を発生させ、サンプリング段階（Ｓ６３０）においてセンシングされた基準電圧ライン（ＲＶＬ）の電圧値にエラーが発生することになる。
【0379】
これらのセンシングエラーは、誤った補償処理につながる。
【0380】
したがって、次の映像駆動時、ＲＴセンシングエラーが発生したサブピクセル行が図１４のような異常な横線（１４００）に見えるようになる画像異常現象が発生できる。
【0381】
以下では、ＲＴセンシングが行われるセンシング対象のサブピクセルが、図１２の第２のサブピクセル行（ＳＰＲ ＃ｊ）に位置したサブピクセル（ＳＰ２１）であると仮定する。
【0382】
前述したように、ＲＴセンシングになるセンシング対象のサブピクセル（ＳＰ２１）は、有機発光ダイオード（ＯＬＥＤ）と、有機発光ダイオード（ＯＬＥＤ）を駆動するための駆動トランジスタ（ＤＲＴ）と、スキャン信号（ＳＣＡＮ）によって制御され、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）と第１のデータライン（ＤＬ１）との間に電気的に連結されたスキャントランジスタ（Ｔ１）と、センス信号（ＳＥＮＳＥ）によって制御され、駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）と第１の基準電圧ライン（ＲＶＬ）との間に電気的に連結されたセンストランジスタ（Ｔ２）と、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）と第２のノード（Ｎ２）の間に電気的に連結されたストレージキャパシタ（Ｃｓｔ）を含むことができる。
【0383】
センシング対象のサブピクセル（ＳＰ２１）と電気的に連結された第１の基準電圧ライン（ＲＶＬ）は、センシング対象のサブピクセル（ＳＰ２１）の以外にも、１つ以上の他のサブピクセル（ＳＰ）とも電気的に連結することができる。
【0384】
有機発光表示装置（１００）は、センシング用の基準電圧供給ノード（Ｎｐｒｅｓ）と第１の基準電圧ライン（ＲＶＬ）との間の連結を制御するセンシング用の基準スイッチ（ＳＰＲＥ）と、第１の基準電圧ライン（ＲＶＬ）の電圧をセンシングするアナログデジタルコンバータ（ＡＤＣ）と、第１の基準電圧ライン（ＲＶＬ）とアナログデジタルコンバータ（ＡＤＣ）との間の連結を制御するサンプリングスイッチ（ＳＡＭ）を含むことができる。
【0385】
図１５は、本発明の実施例による有機発光表示装置（１００）において、ＲＴセンシング駆動中にフェイクデータ挿入（ＦＤＩ）駆動が行われても、画像品質の低下現象を防止するための駆動方法を説明するための図である。
【0386】
図１５に示すように、多数のサブピクセル（ＳＰ）のＲＴセンシングのために選択されたセンシング対象のサブピクセル（ＳＰ２１）に対するセンシング期間は、多数のデータライン（ＤＬ）の１つである第１のデータライン（ＤＬ１）を介してセンシング対象のサブピクセル（ＳＰ２１）にセンシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）を供給し、多数の基準電圧ライン（ＲＶＬ）の１つであるセンシング対象のサブピクセル（ＳＰ２１）と対応される第１の基準電圧ライン（ＲＶＬ）を介してセンシング対象のサブピクセル（ＳＰ２１）にセンシング用の基準電圧（ＶｐｒｅＳ）を供給する第１の期間（ＲＴ＿ＩＮＩＴ）と、第１の基準電圧ライン（ＲＶＬ）の電圧が上昇する第２の期間（ＲＴ＿ＴＲＡＣＫ）と、第２の期間（ＲＴ＿ＴＲＡＣＫ）が開始されて、一定時間が経過すると、第１の基準電圧ライン（ＲＶＬ）の電圧をセンシングする第３の期間（ＲＴ＿ＳＡＭ）を含むことができる。
【0387】
ＲＴセンシングが移動度センシングである場合、第１の期間（ＲＴ＿ＩＮＩＴ）、第２の期間（ＲＴ＿ＴＲＡＣＫ）および第３の期間（ＲＴ＿ＳＡＭ）は、図６の初期化段階（Ｓ６１０）、トラッキング段階（Ｓ６２０）およびサンプリング段階（Ｓ６３０）と、それぞれ対応可能である。
【0388】
ＲＴセンシングがしきい値電圧センシングである場合、第１の期間（ＲＴ＿ＩＮＩＴ）、第２の期間（ＲＴ＿ＴＲＡＣＫ）および第３の期間（ＲＴ＿ＳＡＭ）は、図５の初期化段階（Ｓ５１０）、トラッキング段階（Ｓ５２０）およびサンプリング段階（Ｓ５３０）と、それぞれ対応可能である。
【0389】
一方、図１５に示すように、有機発光表示装置（１００）は、ＲＴセンシング駆動中に、フェイクデータ挿入（ＦＤＩ）駆動が行われても、画像品質の低下現象を防止するために、第１の期間（ＲＴ＿ＩＮＩＴ）の以降に、第２の期間（ＲＴ＿ＴＲＡＣＫ）と第３の期間（ＲＴ＿ＳＡＭ）が行われる間、第１の基準電圧ライン（ＲＶＬ）または第１の基準電圧ライン（ＲＶＬ）に電気的に連結された連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）の電圧が変動しないように制御することができる。
【0390】
したがって、配線配置の側面で、第１の基準電圧ライン（ＲＶＬ）または第１の基準電圧ライン（ＲＶＬ）に電気的に連結された連結ライン（ＣＬ）が、データライン（ＤＬ）と重畳されても、データライン（ＤＬ）の電圧変動がなくなり、第１の基準電圧ライン（ＲＶＬ）の電圧変動が誘発されない。
【0391】
これにより、ＲＴセンシング駆動中に、フェイクデータ挿入（ＦＤＩ）駆動が行われても、ＲＴセンシングエラーを発生させないようにすることができる。
【0392】
図１６は、本発明の実施例による有機発光表示装置（１００）において、ＲＴセンシング駆動中にフェイクデータ挿入（ＦＤＩ）駆動が行われても、画像品質の低下現象を防止するための駆動タイミングダイアグラムである。
【0393】
図１６に示すように、センシング対象のサブピクセル（ＳＰ２１）のセンシング期間内の第１の期間（ＲＴ＿ＩＮＩＴ）の間、スキャン信号（ＳＣＡＮ）は、ターンオンレベルの電圧であり、センス信号（ＳＥＮＳＥ）はターンオンレベルの電圧であり、センシング用の基準スイッチ（ＳＰＲＥ）はターンオン状態であり、サンプリングスイッチ（ＳＡＭ）は、ターンオフ状態である。
【0394】
スキャン信号（ＳＣＡＮ）のターンオンレベルの電圧によってスキャントランジスタ（Ｔ１）がターンオンされて、第１のデータライン（ＤＬ１）に供給されたセンシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）がセンシング対象のサブピクセル（ＳＰ２１）内の駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）に印加可能である。
【0395】
センス信号（ＳＥＮＳＥ）のターンオンレベルの電圧によってセンストランジスタ（Ｔ２）がターンオンされ、センシング用の基準スイッチ（ＳＰＲＥ）のターンオン状態によりセンシング用の基準電圧（ＶｐｒｅＳ）が第１の基準電圧ライン（ＲＶＬ）に印加される。
【0396】
これにより、センシング用の基準電圧（ＶｐｒｅＳ）が駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）に印加可能である。
【0397】
第２の期間（ＲＴ＿ＴＲＡＣＫ）の間、スキャン信号（ＳＣＡＮ）は、ターンオフレベルの電圧であり、センス信号（ＳＥＮＳＥ）は、ターンオンレベルの電圧であり、センシング用の基準スイッチ（ＳＰＲＥ）はターンオフ状態であり、サンプリングスイッチ（ＳＡＭ）は、ターンオフ状態とすることができる。
【0398】
スキャン信号（ＳＣＡＮ）のターンオフレベル電圧によってスキャントランジスタ（Ｔ１）がターンオフされて、駆動トランジスタ（ＤＲＴ）の第１のノード（Ｎ１）が電気的にフローティングされる。
【0399】
センシング用の基準スイッチ（ＳＰＲＥ）のターンオフ状態によって駆動トランジスタ（ＤＲＴ）の第２のノード（Ｎ２）が電気的にフローティングされる。
【0400】
これにより、第１の基準電圧ライン（ＲＶＬ）の電圧は、センシング用の基準電圧（ＶｐｒｅＳ）で上昇するようになる。
【0401】
第３の期間（ＲＴ＿ＳＡＭ）の間、スキャン信号（ＳＣＡＮ）は、ターンオフレベルの電圧であり、センス信号（ＳＥＮＳＥ）は、ターンオンレベルの電圧であり、センシング用の基準スイッチ（ＳＰＲＥ）はターンオフ状態であり、サンプリングスイッチ（ＳＡＭ）は、ターンオン状態とすることができる。
【0402】
サンプリングスイッチ（ＳＡＭ）のターンオン状態により、アナログデジタルコンバータ（ＡＤＣ）は、第１の基準電圧ライン（ＲＶＬ）と電気的に連結される。
【0403】
アナログデジタルコンバータ（ＡＤＣ）は、第２の期間（ＲＴ＿ＴＲＡＣＫ）の間、第１の基準電圧ライン（ＲＶＬ）の上昇された電圧をセンシングすることができる。
【0404】
図１６に示すように、ＲＴセンシング駆動中にフェイクデータ挿入（ＦＤＩ）駆動が行われても、映像品質の低下現象を防止するために、第２の期間（ＲＴ＿ＴＲＡＣＫ）と第３の期間（ＲＴ＿ＳＡＭ）の間、第１の基準電圧ライン（ＲＶＬ）または第１の基準電圧ライン（ＲＶＬ）に電気的に連結された連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）は、センシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）と異なる電圧に変動なしに維持可能である。
【0405】
図１６に示すように、第２の期間（ＲＴ＿ＴＲＡＣＫ）と第３の期間（ＲＴ＿ＳＡＭ）の間、第１の基準電圧ライン（ＲＶＬ）または連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）は、センシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）より低い特定の電圧に維持可能である。
【0406】
一方、センシング対象のサブピクセル（ＳＰ２１）に対するセンシング期間（ＲＴセンシング期間）の間、フェイク駆動が行われる場合、第２の期間（ＲＴ＿ＴＲＡＣＫ）と第３の期間（ＲＴ＿ＳＡＭ）の間、第１の基準電圧ライン（ＲＶＬ）または連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）は、センシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）と異なるのみならず、実際の映像フレームデータから作成されたデータ電圧とも異なるフェイクデータ電圧に維持可能である。
【0407】
例えば、フェイクデータ電圧は、ブラックデータ電圧とすることができる。
【0408】
フェイクデータ電圧が供給されるサブピクセル（すなわち、ＦＤＩ駆動が行われるサブピクセル）は、センシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）が供給されるセンシング対象のサブピクセル（ＳＰ２１）と異なるサブピクセルとすることができる。
【0409】
フェイクデータ電圧が供給されるサブピクセル（すなわち、ＦＤＩ駆動が行われるサブピクセル）は、センシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）が供給されるセンシング対象のサブピクセル（ＳＰ２１）と互いに異なるライン（例：互いに異なるサブピクセル行）に位置することができる。
【0410】
フェイクデータ電圧が供給されるサブピクセル（すなわち、ＦＤＩ駆動が行われるサブピクセル）は、センシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）が供給されるセンシング対象のサブピクセル（ＳＰ２１）と１つの第１の基準電圧ライン（ＲＶＬ）に共通に連結可能である。
【0411】
第１の基準電圧ライン（ＲＶＬ）または連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）は、センシング対象のサブピクセル（ＳＰ２１）と対応される第１のデータライン（ＤＬ１）と同一とすることができる。
【0412】
または、第１の基準電圧ライン（ＲＶＬ）または連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）は、センシング対象のサブピクセル（ＳＰ２１）と対応される第１のデータライン（ＤＬ１）と異ならせることもできる。
【0413】
センシング対象のサブピクセル（ＳＰ２１）に対するセンシング期間は、ブランク期間に行われるリアルタイム（ＲＴ）センシング期間とすることができる。
【0414】
センシング対象のサブピクセル（ＳＰ２１）に対するセンシング期間は、一例として、駆動トランジスタ（ＤＲＴ）のしきい値電圧をセンシングするセンシング期間とすることもでき、駆動トランジスタ（ＤＲＴ）の移動度をセンシングするセンシング期間とすることもできる。
【0415】
【0416】
図１６に示すように、センシング期間中、第２の期間（ＲＴ＿ＴＲＡＣＫ）の間、第１の基準電圧ライン（ＲＶＬ）の電圧が上昇する。
【0417】
センシング期間中、第１の基準電圧ライン（ＲＶＬ）の電圧上昇速度は、第２の期間（ＲＴ＿ＴＲＡＣＫ）の間に、第１の基準電圧ライン（ＲＶＬ）の単位時間当たりの電圧変動量（ΔＶ／Δｔ）として、図１６において第２の期間（ＲＴ＿ＴＲＡＣＫ）の間、第１の基準電圧ライン（ＲＶＬ）の電圧変動グラフの傾きに対応可能である。
【0418】
センシング期間中、第１の基準電圧ライン（ＲＶＬ）の電圧上昇速度は、センシング対象のサブピクセル（ＳＰ２１）に含まれた駆動トランジスタ（ＤＲＴ）の移動度に比例する。
【0419】
したがって、前述したように、移動度補償処理により、センシング期間中、第１の基準電圧ライン（ＲＶＬ）の電圧上昇速度に応じて、後でセンシング対象のサブピクセル（ＳＰ２１）が映像駆動になるとき、供給される映像駆動用のデータ電圧が変更可能である。
【0420】
一方、第２の期間（ＲＴ＿ＴＲＡＣＫ）と第３の期間（ＲＴ＿ＳＡＭ）の間、第１の基準電圧ライン（ＲＶＬ）または第１の基準電圧ライン（ＲＶＬ）に電気的に連結された連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）の電圧変動を防止する駆動方法によると、ＲＴセンシング駆動中にフェイクデータ挿入（ＦＤＩ）駆動が行われても、フェイクデータ挿入（ＦＤＩ）駆動によりＲＴセンシングが影響を受けなくなる。
【0421】
これにより、アナログデジタルコンバータ（ＡＤＣ）は、センシングエラーのないセンシング値を得ることができ、これにより、補償器（ＣＯＭＰ）は、正確なセンシング値に基づいて、正確な補償値を算出することができる。
【0422】
したがって、コントローラ（１４０）は、後でセンシング対象のサブピクセル（ＳＰ２１）の映像駆動時、正確な補償値を用いて映像駆動用のデータを生成して、データ駆動回路（１２０）に提供することができる。
【0423】
これにより、図１４のような横線（１４００）が見える画像異常現象を発生させないようにすることができる。
【0424】
以下では、ＲＴセンシング駆動中にフェイクデータ挿入（ＦＤＩ）駆動が行われても、フェイクデータ挿入（ＦＤＩ）駆動によりＲＴセンシングが影響を受けないようにする駆動方法（ＦＤＩによるＲＴセンシングエラー防止駆動方法）を実行させるための駆動回路（１１１）を簡単に説明する。
【0425】
図４に示すように、本発明の実施例による駆動回路（１１１）に含まれたデータ駆動回路（１２０）は、データ電圧出力回路（４００）およびアナログデジタルコンバータ（ＡＤＣ）などを含むことができる。
【0426】
データ電圧出力回路（４００）は、第１のデータライン（ＤＬ１）を介して、多数のサブピクセル（ＳＰ）から選択されたセンシング対象のサブピクセル（ＳＰ２１）にセンシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）を供給することができる。
【0427】
アナログデジタルコンバータ（ＡＤＣ）は、多数の基準電圧ライン（ＲＶＬ）のセンシング対象のサブピクセル（ＳＰ２１）と電気的に連結された第１の基準電圧ライン（ＲＶＬ）の電圧が上昇し始めて以降、一定時間が経過すると、第１の基準電圧ライン（ＲＶＬ）の電圧をセンシングすることができる。
【0428】
第１の基準電圧ライン（ＲＶＬ）の電圧が上昇し始めて以降、第１の基準電圧ライン（ＲＶＬ）の電圧センシングが完了する前まで、データ電圧出力回路（４００）は、第１の基準電圧ライン（ＲＶＬ）または第１の基準電圧ライン（ＲＶＬ）に電気的に連結された連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）にセンシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）と異なる電圧を供給することができる。
【0429】
第１の基準電圧ライン（ＲＶＬ）の電圧が上昇し始めて以降、第１の基準電圧ライン（ＲＶＬ）の電圧センシングが完了する前まで、データ電圧出力回路（４００）は、第１の基準電圧ライン（ＲＶＬ）または連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）にセンシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）より低い特定の電圧を供給することができる。
【0430】
図４に示すように、本発明の実施例による駆動回路（１１１）に含まれたデータ駆動回路（１２０）は、センシング用の基準電圧供給ノード（Ｎｐｒｅｓ）と第１の基準電圧ライン（ＲＶＬ）との間の連結を制御するセンシング用の基準スイッチ（ＳＰＲＥ）と、第１の基準電圧ライン（ＲＶＬ）とアナログデジタルコンバータ（ＡＤＣ）との間の連結を制御するサンプリングスイッチ（ＳＡＭ）をさらに含むことができる。
【0431】
図１７～図１９は、本発明の実施例による有機発光表示装置（１００）において、ＲＴセンシング駆動中にフェイクデータ挿入（ＦＤＩ）駆動が行われる場合、ＲＴセンシング駆動とフェイクデータ挿入（ＦＤＩ）駆動のタイミング関係に対する３つのケース（Ｃａｓｅ１、２、３）のそれぞれに対する駆動タイミングダイアグラムであり、図２０は、本発明の実施例による有機発光表示装置（１００）において、ＲＴセンシング駆動中にフェイクデータ挿入（ＦＤＩ）駆動が行われても、画像品質の低下現象が防止された画面を示した図である。
【0432】
図１７～図１９の各（ａ）は、ＦＤＩによるＲＴセンシングエラー防止駆動方法が適用されてはいない場合に対する駆動タイミング図であり、図１７～図１９の各（ｂ）は、ＦＤＩによるＲＴセンシングエラー防止駆動方法が適用された場合に対する駆動タイミング図である。
【0433】
図１７～図１９の各（ａ）に示すように、ＦＤＩによるＲＴセンシングエラー防止駆動方法が適用されなかったので、ＲＴセンシングの駆動時、第１の期間（ＲＴ＿ＩＮＩＴ）の以降、第２の期間（ＲＴ＿ＴＲＡＣＫ）中にフェイクデータ挿入（ＦＤＩ）駆動が行われることによって、データライン（ＤＬ）の電圧変動が発生することができる。
【0434】
すなわち、データライン（ＤＬ）の電圧は、センシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）に対応するハイレベルの電圧（Ｈ）でフェイクデータ電圧に対応するローレベルの電圧（Ｌ）に変動され、再びセンシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）に対応するハイレベルの電圧（Ｈ）に変動が発生しうる。
【0435】
このようなデータライン（ＤＬ）の電圧変動（Ｈ→Ｌ→Ｈ）は、配線の配置構造のために発生できるＤＬ－ＲＶＬカップリング現象により、第１の基準電圧ライン（ＲＶＬ）は電圧変動が誘発されて、第２の期間（ＲＴ＿ＴＲＡＣＫ）の各ケースに対応する一部の期間、センシングのための電圧上昇が正常になることができない。
【0436】
これにより、第３の期間（ＲＴ＿ＳＡＭ）で第１の基準電圧ライン（ＲＶＬ）のセンシング電圧にエラーが発生できる。
【0437】
すなわち、これらのセンシングエラーは補償エラーにつながって横線（１４００）のような画像異常現象が発生することができる。
【0438】
しかし、ＦＤＩによるＲＴセンシングエラー防止駆動方法が適用されると、図１７～図１９の各（ｂ）に示すように、ＲＴセンシングの駆動時、第１の期間（ＲＴ＿ＩＮＩＴ）の以降、第２の期間（ＲＴ＿ＴＲＡＣＫ）中のいずれかの時点にフェイクデータ挿入（ＦＤＩ）駆動が行われても、データライン（ＤＬ）の電圧変動を防止可能である。
【0439】
例えば、図１７～図１９の各（ｂ）に示すように、ＲＴセンシングの駆動時、第１の期間（ＲＴ＿ＩＮＩＴ）の以降、フェイクデータ挿入（ＦＤＩ）駆動が行われる前に、フェイクデータ電圧に対応するローレベルの電圧（Ｌ）を予め印加することで、データライン（ＤＬ）の電圧変動を防止可能である。
【0440】
すなわち、データライン（ＤＬ）は、センシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）に対応するハイレベルの電圧（Ｈ）でフェイクデータ挿入（ＦＤＩ）駆動が行われる前に、フェイクデータ電圧に対応するローレベルの電圧（Ｌ）に予め印加され、予め印加されるローレベルの電圧（Ｌ）がＦＤＩ駆動期間の前後に維持可能である。
【0441】
このようなデータライン（ＤＬ）の電圧維持（Ｌ→Ｌ→Ｌ）は、配線の配置構造により、ＤＬ－ＲＶＬカップリング現象が発生しても、その影響が除去されるか微々たるものになって、第１の基準電圧ライン（ＲＶＬ）は、電圧変動が発生しない。
【0442】
これにより、第１の基準電圧ライン（ＲＶＬ）は、第２の期間（ＲＴ＿ＴＲＡＣＫ）の間にずっと、センシングのための電圧上昇が正常になることができる。
【0443】
これにより、第３の期間（ＲＴ＿ＳＡＭ）で第１の基準電圧ライン（ＲＶＬ）のセンシング電圧にエラーが発生しない。
【0444】
したがって、正確なセンシング値を得ることができ、これにより、正確な補償値が算出されて、図２０のように、横線（１４００）のような画像異常現象が防止可能である。
【0445】
以下では、前述した本発明の実施例によるＦＤＩによるＲＴセンシングエラー防止駆動方法を再度簡単に説明する。
【0446】
図２１は、本発明の実施例による有機発光表示装置（１００）の駆動方法に対するフローチャートである。
【0447】
図２１に示すように、本発明の実施例による有機発光表示装置（１００）の駆動方法は、多数のデータライン（ＤＬ）の１つである第１のデータライン（ＤＬ１）を介してセンシング対象のサブピクセル（ＳＰ２１）にセンシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）を供給し、多数の基準電圧ライン（ＲＶＬ）の１つである第１の基準電圧ライン（ＲＶＬ）を介してセンシング対象のサブピクセル（ＳＰ２１）にセンシング用の基準電圧（ＶｐｒｅＳ）を供給する第１の段階（Ｓ２１１０、ＲＴ＿ＩＮＩＴ）と、第１の基準電圧ライン（ＲＶＬ）の電圧が上昇する第２の段階（Ｓ２１２０、ＲＴ＿ＴＲＡＣＫ）と、第２の段階（Ｓ２１２０）が開始されて、一定時間が経過すると、第１の基準電圧ライン（ＲＶＬ）の電圧をセンシングする第３の段階（Ｓ２１３０、ＲＴ＿ＳＡＭ）を含むことができる。
【0448】
第２の段階（Ｓ２１２０）と第３の段階（Ｓ２１３０）で、第１の基準電圧ライン（ＲＶＬ）または第１の基準電圧ライン（ＲＶＬ）に電気的に連結された連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）は、センシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）と異なる電圧に維持可能である。
【0449】
第２の段階（Ｓ２１２０）と第３の段階（Ｓ２１３０）で、第１の基準電圧ライン（ＲＶＬ）または連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）は、センシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）より低い特定の電圧に維持可能である。
【0450】
第２の段階（Ｓ２１２０）と第３の段階（Ｓ２１３０）で、第１の基準電圧ライン（ＲＶＬ）または連結ライン（ＣＬ）と重畳されるデータライン（ＤＬ）は、センシング用のデータ電圧（Ｖｄａｔａ＿ＳＥＮ）と異なるのみならず、実際の映像フレームデータから作成されたデータ電圧とも異なるフェイクデータ電圧に維持可能である。
【0451】
一例として、フェイクデータ電圧は、ブラックデータ電圧とすることができる。
【0452】
センシング対象のサブピクセル（ＳＰ２１）に対するセンシング期間はブランク期間に行われるリアルタイムセンシング期間とすることができる。
【0453】
以上で、前述した本発明の実施例によると、センシングエラーなしに、サブピクセル間の輝度偏差を正確にセンシングし、これに基づいて、サブピクセル間の輝度偏差を正確に補償可能である。
【0454】
これにより、画像の品質を向上可能である。
【0455】
本発明の実施例によると、映像駆動中にリアルタイムでセンシングを正確に行うことができる。
【0456】
これにより、効率的なセンシングを可能にし、画像品質を向上可能である。
【0457】
本発明の実施例によると、センシング中に、映像品質を向上させるための他の映像制御駆動が行われても、他の映像制御駆動によりセンシングエラーが発生することを防止し、正確なセンシング結果を得ることができる。
【0458】
本発明の実施例によると、センシング中に、映像品質を向上させるための他の映像制御駆動に対応するフェイク映像駆動（例：ブラックデータ挿入駆動）が行われても、フェイク映像駆動（例：ブラックデータ挿入駆動）によりセンシングエラーが発生することを防止し、正確なセンシング結果を得ることができる。
【0459】
本発明の実施例によると、センシング中に、フェイク映像駆動（例：ブラックデータ挿入駆動）が行われても、フェイク映像駆動（例：ブラックデータ挿入駆動）により、センシングラインとして活用される基準電圧ラインの電圧変動を防止して正確なセンシング結果を得ることができる。
【0460】
以上の説明および添付された図面は、本発明の技術思想を例示的に示したものに過ぎないものであって、本発明が属する技術分野で通常の知識を有する者であれば、本発明の本質的な特性から逸脱しない範囲で構成の結合、分離、置換および変更などの様々な修正および変形が可能である。
【0461】
したがって、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例により、本発明の技術思想の範囲が限定されるものではない。
【0462】
本発明の保護範囲は以下の請求範囲によって解釈されるべきであり、それと同等の範囲内にあるすべての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。
【符号の説明】
【0463】
１００ 有機発光表示装置
１１０ 表示パネル
１１１ 駆動回路
１２０ データ駆動回路
１３０ ゲート駆動回路
１４０ コントローラ
２１０ パワーマネジメント集積回路
２２０ メインパワーマネジメント回路
２３０ セットボード
４００ データ電圧出力回路
１４００ 横線
１１０ 表示パネル
１１１ 駆動回路
１２０ データ駆動回路
１３０ ゲート駆動回路
１４０ コントローラ
２１０ パワーマネジメント集積回路
２２０ メインパワーマネジメント回路
２３０ セットボード
４００ データ電圧出力回路
１４００ 横線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】