ホーム > 特許ランキング > インテレソル，エルエルシー
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-05-19
(45)【発行日】2022-05-27
(54)【発明の名称】ソリッドステート配線不良回路遮断器
(51)【国際特許分類】
H02H 3/16 20060101AFI20220520BHJP
H02H 3/02 20060101ALI20220520BHJP
【ＦＩ】
H02H3/16 B
H02H3/02 G
【請求項の数】
7
(21)【出願番号】P 2019510568
(86)(22)【出願日】2017-05-05
(65)【公表番号】
(43)【公表日】2019-06-06
(86)【国際出願番号】 US2017031207
(87)【国際公開番号】W WO2017196649
(87)【国際公開日】2017-11-16
【審査請求日】2020-04-27
(31)【優先権主張番号】62/414,467
(32)【優先日】2016-10-28
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/333,193
(32)【優先日】2016-05-07
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/431,926
(32)【優先日】2016-12-09
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/335,495
(32)【優先日】2016-05-12
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】518393506
【氏名又は名称】インテレソル，エルエルシー
(74)【代理人】
【識別番号】110002572
【氏名又は名称】特許業務法人平木国際特許事務所
(72)【発明者】
【氏名】テレフス，マーク
(72)【発明者】
【氏名】ラーソン，ブラッドリー
(72)【発明者】
【氏名】ロドリゲス，ハリー
(72)【発明者】
【氏名】ゲルバー，スティーブン シー．
【審査官】高野 誠治
(56)【参考文献】
【文献】米国特許第０５５４６２６６（ＵＳ，Ａ）
【文献】特開２００９－２７８７４４（ＪＰ，Ａ）
【文献】実開平０４－０４７３５１（ＪＰ，Ｕ）
【文献】特開２００２－１７１６６１（ＪＰ，Ａ）
【文献】米国特許出願公開第２００８／０２０４９５０（ＵＳ，Ａ１）
【文献】特開２００７－０３７２２９（ＪＰ，Ａ）
【文献】特開２００９－２０１３４２（ＪＰ，Ａ）
【文献】特開平０２－２９７６１４（ＪＰ，Ａ）
【文献】特開２０００－０４８７０３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｈ １／００ － ３／０７
Ｈ０２Ｈ ３／０８ － ３／２５３
(57)【特許請求の範囲】
【請求項1】
交流電源線を有し、電圧を印加され且つ電流を印加される負荷回路（１０６）に電力を供給し前記負荷回路における地絡、並列アーク不良又は直列アーク不良を検知した場合に電力を制御する交流電源回路（１０１）のためのソリッドステート回路遮断器において、 前記ソリッドステート回路遮断器は、（a）低電圧直流電力を不良処理回路（１０４）及びソリッドステート検出回路（１０３）に提供するソリッドステートＡＣ－ＤＣ変換回路（１０２）と、
（ｂ）前記負荷回路（１０６）への印加電圧及び印加電流の波形を検知し、前記印加電圧及び前記印加電流の比例アナログ波形を発生させるセンサを備えるソリッドステート検出回路（１０３）と、
（ｃ）ソリッドステート検出器及びリセットポート（１０９）とを備える不良処理回路（１０４）であって、前記ソリッドステート検出器は、前記比例アナログ波形を処理し、（ｉ）前記負荷回路内の地絡の存在の検出、及び（ｉｉ）前記負荷回路内のアーク不良の存在の検出の少なくとも１つが検出されると、不良出力信号（１０７）を生成し、前記リセットポート(１０９)は、リセット信号を受信すると前記不良出力信号を停止させる、不良処理回路（１０４）と、
（ｄ）前記交流電源回路（１０１）と前記負荷回路（１０６）との間に配置され、前記不良出力信号を供給される制御回路と、前記負荷回路（１０６）に接続された電力出力端子とを備え、前記電力出力端子は、電圧及び電流を与えられる、ソリッドステート双方向電子スイッチ回路（４００）と
を備え、
前記ソリッドステート双方向電子スイッチ回路（４００）は、前記不良出力信号が受信されたときに前記負荷回路への電力出力を切断又は減少させる、ソリッドステート回路遮断器。
【請求項2】
前記ソリッドステート双方向電子スイッチ回路（４００）の前記制御回路は、前記不良出力信号が受信されたときに、位相制御を用いて電力出力を低減する、請求項１に記載のソリッドステート回路遮断器。
【請求項3】
前記ソリッドステートＡＣ－ＤＣ変換回路は、（ａ）前記交流電源回路（１０１）によって駆動され、時間的に変化する直流電圧波形を出力として供給する整流回路（２０２）と、
（ｂ）直流の形態でエネルギーを供給することができ、前記不良処理回路（１０４）及び前記ソリッドステート検出器に接続されるエネルギー蓄積素子（２０６）と、
（ｃ）前記整流回路と前記エネルギー蓄積素子との間に配置され、閾値電圧を有する第１の電子スイッチであって、（ｉ）前記時間的に変化する直流電圧波形が前記閾値電圧を超えたときに前記第１の電子スイッチが開放され、（ｉｉ）前記時間的に変化する電圧波形が前記閾値電圧未満となった場合に前記第１の電子スイッチが閉じられる、第１の電子スイッチと
を備え、
（iii）前記第１の電子スイッチは、半導体比較回路（２０４）により制御され、前記整流回路の出力端子に接続される第１の入力端子と、参照電圧（２０３）に接続される第２の入力端子とを備える半導体スイッチング装置（３０１）とを含み、
前記半導体比較回路（２０４）は、閾値ゲート－ソース間電圧を有するＭＯＳ電界効果トランジスタ（３０２）と、共通ソース増幅構造に接続される比較器負荷装置(３０３)とを含み、
前記参照電圧は、前記ＭＯＳ電界効果トランジスタ（３０２）の閾値ゲート－ソース間電圧である、
請求項１に記載のソリッドステート回路遮断器。
【請求項4】
前記負荷回路に印加される電圧及び電流の波形を検出するための前記ソリッドステート検出回路は、（ａ）直流バイアス端子及び電流センス端子を備えるホール効果電流センサ（６０１、６０２）であって、前記ソリッドステートＡＣ－ＤＣ変換回路（１０２）によって前記直流バイアス端子に提供される直流バイアスを有する交流電源線の各々に搭載される１つのホール効果電流センサを有し、且つ前記不良処理回路（１０４）に取り付けられる電流センス端子を有する、ホール素子電流センサと、
（ｂ）前記交流電源回路（１０１）によって駆動され、出力として時間的に変化する直流電圧波形を出力する整流回路であって、前記電圧波形は抵抗分割器（６０４、６０５）を用いて減衰され、結果として生じる減衰電圧波形が前記不良処理回路（１０４）に印加される、整流回路（６０３）と
を備える、請求項１に記載のソリッドステート回路遮断器。
【請求項5】
前記不良処理回路は、（ａ）前記ソリッドステート検出回路に動作可能に接続され、前記比例アナログ波形を調整して、調整された比例アナログ波形を生成するソリッドステートＡＣ－ＤＣ変換回路（１０２）によって電力供給される差動増幅器（７０３、７０５、７０６）と、
（ｂ）前記ソリッドステートＡＣ－ＤＣ変換回路によって電力供給され、前記調整された比例アナログ波形をデジタル化し、デジタル化された電流及び電圧波形を生成するようにプログラムされたマイクロプロセッサであって、第１のサブプログラムを実行してデジタル化された電流及び電圧波形の信号処理を達成して地絡の検出を行い、第２のサブプログラムを実行してデジタル化された電流及び電圧波形の信号処理を達成してアーク不良の検出を行う、マイクロプロセッサ（７０７）と、
（ｃ）前記ソリッドステートＡＣ－ＤＣ変換回路により電力供給される、セット条件及びリセット条件を有するラッチ回路であって、いずれかの不良の検出によって前記セット状態に置かれ、外部リセット信号（１０９）を使用してリセット状態に置かれるまでセット状態に維持されるラッチ回路（７１４）と
を備える、請求項１に記載のソリッドステート回路遮断器。
【請求項6】
前記ソリッドステート双方向電子スイッチ回路は、入力端子と出力端子とを有し、さらに、（ａ）第１及び第２の直列接続された電子スイッチデバイス（４０７、４０８）であって、前記電子スイッチデバイスの各々は、ドレイン端子、ソース端子及びゲート端子を有し、前記ゲート端子と前記ソース端子との間において規定される閾値電圧により特徴付けられ、前記第１の電子スイッチデバイス（４０７）のドレイン端子は、前記ソリッドステート双方向電子スイッチ回路の前記入力端子を含み、前記第２の電子スイッチデバイス（４０８）のドレイン端子は、前記ソリッドステート双方向電子スイッチ回路の前記出力端子を含み、前記第１及び第２のスイッチデバイスの前記ソース端子は第１の制御端子において相互接続され、前記第１及び第２のスイッチデバイスの前記ゲート端子は、第２の制御端子において相互接続される、第１及び第２の電子スイッチデバイスと、
（ｂ）前記ソリッドステート双方向電子スイッチ回路（４００）の入力端子から前記第２スイッチデバイスの制御端子に接続された第１整流デバイス（４０４）と、前記ソリッドステート双方向電子スイッチ回路（４００）の出力端子から前記第２スイッチデバイスの制御端子に接続された第２整流素子（４０６）と、前記第１のスイッチデバイスの制御端子から前記第２のスイッチデバイスの制御端子に接続される電圧レギュレータとを備える電圧源であって、前記第２のスイッチデバイスの制御端子は、スイッチ閾値電圧を超える電圧を有し、その電圧は前記第１及び第２のスイッチデバイスの制御端子の間に、電流制限抵抗を介して印加される、電圧源と、
（ｃ）光活性化電子デバイスを含むスイッチであって、その光活性化電子デバイスは、前記光活性化電子デバイスに入射する照明の強度に比例するコンダクタンスにより特徴付けられ、且つ、前記第１のスイッチデバイスの制御端子から前記第２のスイッチデバイスの制御端子に接続されるスイッチ（４０１）と、
（ｄ）前記ソリッドステートＡＣ－ＤＣ変換回路によって電力を供給され、前記光活性化電子デバイス（４０１）を照明するように構成され、不良出力信号（１０７）が受信されたときに前記不良処理回路によって起動される発光装置（４１２）と
を含む、請求項１に記載のソリッドステート回路遮断器。
【請求項7】
前記ソリッドステート双方向電子スイッチ回路（４００）は、前記負荷回路（１０６）への前記ソリッドステート双方向電子スイッチ回路（４００）の電力出力の位相制御を提供する制御回路（１０８）をさらに含む、請求項６に記載のソリッドステート回路遮断器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配電システムに関し、特に、地絡やアーク不良のような外乱が、遮断器に組み込まれた独自の不良検出プロセッサによって検出されたときに、配電システムから消費負荷への電力を遮断するための完全にソリッドステートの回路遮断器に関する。なお、本出願は、2016年10月28日に出願された米国仮特許出願第62/414467号「High Efficiency AC to DC Converter and Methods」、2016年5月7日に出願された米国仮特許出願第62/333193号「AC Direct power management semiconductor device and power management method」、2016年5月12日に出願された米国特許出願第62/335495号「AC Direct LVO Electronic Dimming Switch」、及び2016年12月9日に出願された米国仮特許出願第62/431926号「Electronic Switch and Dimmer」の優先権を主張し、これらの出願の発明者は全て共通であり、これらの出願は現在係属中であり、また、本明細書中に参照として取り込まれる。
【背景技術】
【0002】
配電システムの保護は、主に、短絡又は過負荷状態が発生した場合に、電流の流れを遮断することにより過大電流による配電システムの損傷から保護するヒューズ及び回路遮断器を使用することで達成される。第二に、漏電遮断器（ＧＦＩ）は、閾値の漏れ電流が検出されるとすぐに電流を遮断することによって意図しない電流が接地に直接流れることに起因する電気ショックから消費者を保護するために、分岐回路で主に使用される。より最近では、電気アーク不良によって発生する火花によって開始され得る構造火災の危険性を低減するため、アーク不良遮断器（ＡＦＩ）が採用されている。アーク不良は、回路内の２つの導体が非常に近接して配置され、介在する材料の電気的絶縁破壊が起こり、電流が当該導体間に断続的に流れ得るようになるときに生じる。
【0003】
絶縁破壊及びその結果生じる電流の流れは、典型的な組立材料の発火点をはるかに上回る極めて高い温度を伴い、それによりアーク不良の近傍で直ちに火災の危険をもたらす。
【0004】
配線から配線、配線から中性線、又は配線から接地線へと発生するアーク不良は、並行アーク不良と呼ばれ、通常、回路遮断器又はＧＦＩ装置のいずれかを通過する過大電流を発生させる。回路内の１本の導体が誤って切断されるなどして、配線内で発生するアーク不良は、負荷と直列であり、回路遮断器又はＧＦＩによって遮断されない可能性がある。
【0005】
このように、直列アーク不良を確実に検出し、影響を受ける回路の切断動作を始動させるために、より洗練された検出方式が開発されている。アーク不良検出方式は、スイッチング電源や、アーク不良を模した電流－電圧関係を示す調光回路のような複雑な負荷によって引き起こされる誤ったトリガを最小限にする必要性によってさらに複雑になる。洗練されたアーク不良検出機構は、従来技術の回路遮断器及びＧＦＩに使用されている単純で大きな電気機械装置よりも複雑な回路を必要とする。より複雑なＡＦＩ回路は、通常、オペアンプやマイクロプロセッサなどのソリッドステートアナログ及びデジタル装置で構成されている。したがって、コンパクトで低電力の遮断器構成においてＧＦＩ機能とＡＦＩ機能を統合するための、全てにおいてソリッドステートなアプローチが必要とされている。
【発明の概要】
【課題を解決するための手段】
【0006】
本発明は、完全にソリッドステートの回路構成において、地絡や並列及び直列アーク不良から電気回路を保護するための新規な方法に関する。ソリッドステート回路は、低電圧直流電源、主電源電圧及び電流の検知、誤った検出処理、及び高電圧スイッチングの主要な機能を提供するものとして記載される。
【0007】
効率的なソリッドステートＡＣ－ＤＣ電力変換システムが記載されている。システム及び関連する装置は、コンパクトで統合された低コスト設計の必要性に対処し、高効率であり、ホームセンサ及びネットワーキング、スマートカーなどで使用される典型的なシリコンベースの電子デバイスを駆動するのに使用される低電圧へのアクセスを提供する。一の実施形態では、システムは、直列レギュレータ回路内で消費される電力損失を低減するために、整流された交流主電源から直列電圧レギュレータ回路の入力を切断するために使用される効率的な電子スイッチを含む。
【0008】
スイッチが閉じている間、エネルギーがシャントエネルギー蓄積素子に蓄積され保存される。整流された交流電源波形が閾値を超えると、電子スイッチが開かれる。スイッチが開いている間、エネルギーはレギュレータ回路を介してエネルギー蓄積素子によって負荷に供給される。このようにして、レギュレータ回路の利点は、取り付けられた負荷回路において生じ、レギュレータ回路内で消費される電力は従来技術に比べて大幅に低減される。電子スイッチを制御するために比較器が使用される。一の実施形態では、比較器は、演算増幅器と基準電圧源とからなる。別の実施形態では、比較器はＭＯＳ電界効果トランジスタからなる。一実施形態では、ＭＯＳ電界効果トランジスタは、分圧器を介して制御される。
【0009】
一の実施形態は、交流主電源と所望の負荷との間に接続された非常に低い「オン」抵抗を有する電子スイッチとしてパワーＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）を使用する。典型的なパワーＭＯＳＦＥＴは、本質的にボディダイオードを導通チャネルと並列に組み込んでいるので、一対のデバイスは真の双方向（ＡＣ）スイッチ構成を提供するために、ソース端子を共通に有する逆並列構成（back to back）で接続される。パワーＭＯＳＦＥＴのスイッチング動作を制御するために、新規なフローティング制御回路が使用される。このフローティング制御回路は、ドレインに接続されゲート-ソースバイアス電圧をプリチャージし、それにより両方の装置を「オン」にする整流ダイオードと、孤立した光源によって照明されたとき、ゲート端子を共通のソース端子に短絡し、それらのデバイスを強制的に「オフ」状態にする、光学的に接続された光トランジスタとを使用する。
【0010】
したがって、パワーＭＯＳＦＥＴスイッチは、光制御信号によって強制的にオフされない限り、通常「オン」である。光制御信号は、負荷に供給される電力の公称オン/オフ制御のために連続的に印加することができ、又は交流主電源波形と同期させて位相制御を提供することができる。光制御信号用の統合制御回路は、リアクタンス負荷のスイッチングに適したリーディング・エッジ(leading edge)位相制御、又はＬＥＤなどの非線形負荷に適したトレーリング・エッジ（trailing edge）位相制御のいずれかを提供することができる。特定の例は、本発明の概念を例示的な応用に限定することを意図するものではない。本発明の他の態様及び利点は、添付の図面及び詳細な説明から明らかになるであろう。
【図面の簡単な説明】
【0011】
【図1A】ソリッドステート回路遮断器の重要な要素を示すブロック図である。
【図1B】回路不良の位置を示すブロック図である。
【図2】ＡＣ－ＤＣ変換回路の機能を示す概略図である。
【図3】ＭＯＳトランジスタを用いたＡＣ－ＤＣ変換器の一の実施形態の概略図である。
【図4】パワーＭＯＳＦＥＴを使用する双方向スイッチの一の実施形態の概略図である。
【図5】４つのスイッチング素子を用いて、全体のスイッチ「オン」抵抗を低減し、全体のスイッチ「オフ」抵抗を増加させる双方向スイッチの概略図である。
【図6】ソリッドステート回路遮断器の一の実施形態の概略図である。
【図7】不良検出プロセッサの一の実施形態を示す概略図である。
【図8】電圧及び電流異常検出プロセスの一の実施形態のフローチャートである。
【発明を実施するための形態】
【0012】
全図における共通の番号が付けられた要素は、説明全体に亘って同じ要素を指す。図１Ａは、ソリッドステート回路遮断器の主要な要素を示すブロック図である。交流電源１０１は、電子スイッチユニット１０５を介して負荷１０６に接続されている。
【0013】
低電圧直流電源１０２は、主電源電圧／電流検出回路１０３及び不良検出プロセッサ１０４に効率的に電力を供給する。不良検出プロセッサ１０４への検出入力は、電圧／電流検出回路１０３から供給される。ソリッドステート検出回路は、負荷回路に印加される電圧及び電流の波形を検出し、比例するアナログ波形を発生させるセンサを備える。不良検出プロセッサは、比例アナログ波形を処理し、地絡又はアーク不良のいずれかを検出すると、不良出力１０７を生成する。
【0014】
不良が検出されると、不良検出プロセッサ１０４の不良出力１０７がラッチされ、リセット１０９を不良検出プロセッサ１０４に適用されるまで、負荷１０６を主電源１０１から切断する電子スイッチ１０５の制御入力１０８に供給される。別の実施形態では、電子スイッチ１０５の出力電圧は、制御回路１０８を介して変更することができる。この実施形態では、アーク不良の検出時に、出力電圧は、アーク放電の閾値よりも小さいがゼロよりも大きい値に低減することができる。このような実施形態は、負荷回路が、損傷アークの可能性を低減しながら、低減された電圧での動作を継続することを可能にする。低減された電圧での動作は、負荷及び主電源回路の継続的な特性評価も可能にし、その後の交換又は修理のためにアーク不良の位置を決定することを可能にする。
【0015】
図１Ｂは、電源システムの不良の典型的な位置を示している。一の実施形態では、回路遮断器１１０は、交流電源１０１と負荷１０６との間に配置される。アーク不良は直列(１１４)であり得、回路遮断器の前(１１６)と回路遮断器の後(１１７)の両方において、配線線１１１と中性線１１２の両方に発生し得る。並列不良１１５は、配線と中性線の間、及び配線又は中性線と接地線１１３との間の両方において、回路遮断器のいずれかの側で発生し得る。
【0016】
一の実施形態では、回路遮断器１１０は、出力プラグの中のような、交流電源１０１と負荷１０６との間に配置される。交流供給ネットワークには複数の回路遮断器が設置されている。一の実施形態では、複数の回路遮断器が交流供給ネットワークの分岐部に配置される。別の実施形態（図示せず）では、複数の回路遮断器が交流供給ネットワークの同一の分岐内に直列に配置される。不良の検出は、不良に関連する電圧及び電流の両方の分析に基づく。複数の直列の不良検出器は、電流の解析に基づいて、回路遮断器に対する不良の位置を決定することができる。
【0017】
図２は、交流電源１０１及びダイオードブリッジ２０２を含む改良されたＡＣ－ＤＣ変換回路の概略図を示す。ダイオードブリッジ２０２の出力における波形は、通常、１２０Ｖの実効値を有する従来の交流電源の場合、従来０Ｖから約１７０Ｖのピークまで変化する全波整流された正弦波形である。ただし、以下に説明する方法は、影響を受けるコンポーネントの数値仕様が適切に調整されていると仮定して、任意の周期的な電力波形に適用される。さらに、電力波形は、後述する基準電圧よりも小さい場合、直流オフセットを含むことができる。
【0018】
この回路は、ダイオードブリッジ２０２の出力に接続された反転出力を有する比較回路２０４と、非反転入力に接続される参照電圧源２０３とを含む。比較器２０４は、ダイオードブリッジ出力電圧が参照電圧ＶＲを超えたら、続く回路からダイオードブリッジ出力を切断する（スイッチ２０５を開にする）直列スイッチ２０５を制御する。参照電圧ＶＲがダイオードブリッジ出力電圧を超えたら、スイッチ２０５は閉じられ、キャパシタ２０６は直列ダイオード２０７を介して充電される。
【0019】
ダイオード２０７は、ダイオードブリッジの出力電圧が低下すると、キャパシタ２０６がスイッチ２０５を介して放電するのを防止する。ダイオード２０７とキャパシタ２０６との組み合わせは、交流主電源サイクルの各半分においてエネルギーを蓄積して後続のレギュレータ回路及び負荷２０８に供給する「ピーク検出器」回路を形成する。
【0020】
キャパシタ２０６の両端電圧は、後続のレギュレータ回路及び負荷２０８のエネルギー要件を満たすのに十分なだけ大きくすれば十分である。シリーズレギュレータへの入力電圧は、交流主電源の実効値に比べて大幅に低減されている。「ピーク検出器」回路の動作は、交流主電源の電圧がＶＲよりも大きく維持される限り、交流主電源のピーク電圧の変動にかかわらず、キャパシタ２０６に蓄積されるピーク電圧が常にＶＲであることを保証する。このスイッチング回路の実施形態は、電圧レギュレータ回路それ自体として動作する。スイッチ２０５の動作は無視できるエネルギーを使用するので、図２に示すＡＣ－ＤＣ変換回路の効率は、従来技術の回路で見られるものよりもはるかに大きい。
【0021】
付加的な利点は、回路によって生成される熱の大幅な減少であり、それによって動作温度の上昇が低減される。比較器２０４は周知のアナログ回路素子であるが、スイッチ２０５を動作させるのに必要な所望の閾値機能を達成するために他のアナログ回路又はデジタル回路を使用することもできる。
【0022】
図３は、ＡＣ－ＤＣ変換回路の概略図を示す。図２に示すスイッチ２０５は、エンハンスメントモードＭＯＳＦＥＴ３０１を使用して実装され、比較回路２０４は、閾値電圧ＶＴと負荷抵抗３０３とによって特徴付けられるエンハンスメントモードＭＯＳＦＥＴ３０２も使用する単一のコモンソース増幅段として実現される。したがって、抵抗３０４及び３０５を含む分圧器ネットワークの出力がＭＯＳＦＥＴ３０２の閾値電圧ＶＴを超えると、スイッチ３０１のゲートが接地に引き下げられ、スイッチ３０１を開く。分圧器ネットワークの出力が閾値電圧Ｖｔよりも小さい場合、ＭＯＳＦＥＴ３０１のゲートはそのドレインに接続され、それによりスイッチが閉じられる。
【0023】
ＡＣ－ＤＣ変換回路は、バイポーラトランジスタ３０６及び電流検出抵抗器３０７をさらに含み、ＭＯＳＦＥＴ３０１及びダイオード２０７を介した充電電流を制限する。レギュレータ機能は、負荷３１１に接続され且つ直流出力電圧を設定し抵抗３０８を介してバイアスされるツェナーダイオード３０９によってバイアスされる直列パストランジスタ３１０を使用して達成される従来のシリーズレギュレータ回路である。
【0024】
図４は、光学的に絶縁された双方向電子スイッチ回路要素の実施形態を示す概略図である。スイッチングユニット４００において、ツェナーダイオード４０２は、パワーＭＯＳＦＥＴの閾値電圧よりも大きいツェナー電圧を有し、パワーＭＯＳＦＥＴのドレイン端子に接続され且つ電流制限抵抗４０３及び４０５によってそれぞれ保護された整流ダイオード４０４及び４０６を介してバイアスされる。したがって、入射照明がない場合には、ドレイン端子のいずれかがツェナー電圧を超えると、抵抗－ダイオード分岐４０３～４０４及び４０５～４０６がツェナーダイオード４０２にバイアスを与え、パワーＭＯＳＦＥＴ４０７及び４０８を「オン」状態にする。
【0025】
フォトトランジスタ４０１は、制御スイッチ４１０及びバイアス抵抗４１１を介して外部直流電源４０９によって給電される制御回路ＬＥＤ４１２によって照明されると、フォトトランジスタ４０１は分岐４０３～４０４及び４０５～４０６からバイアス電流をパワーＭＯＳＦＥＴに分路して、これらを「オフ」状態にする。この回路では、ターンオン時定数は、電流制限抵抗器４０３及び４０５の値及び電力のゲート－ソース間容量によって決定され、一方、ターンオフ時定数は、ＬＥＤ４１２によって提供される照明レベルでのフォトトランジスタ４０１の飽和電流によって決定される。
【0026】
図５は、回路の性能を改善するために交流電源の各アームに２つのスイッチユニット４００を使用する図４の実施形態の概略図である。この構成では、４つのスイッチユニット４００は、図１Ａに示す電子スイッチ１０５を備える。好ましい実施形態では、パワーＭＯＳＦＥＴは、図４で使用されるユニットのブレークダウン電圧の１／４を有するように選択される。ＭＯＳＦＥＴデバイスのブレークダウン電圧と「オン」抵抗との関係により、個々のスイッチユニットの「オン」抵抗は３２倍に減少すると期待することができ、直列に接続される２つのスイッチユニットの合計「オン」抵抗は、図４の回路と比較して８倍に低減されている。さらに、「オフ」状態にある各スイッチユニットの電圧降下は４分の１になり、それによって各ユニットが受けるｄＶｄＳ／ｄｔを４分の１に減少させ、結果として「オフ」状態のリーク電流を低減する。
【0027】
さらに、本発明者は、実験により、この回路構成がスイッチ素子のターンオフ特性をさらに改善し、漏れ電流をさらに低減することを見出した。この図において、制御スイッチ４１０は、制御ポート５０１を介して動作するトランジスタ５００で置き換えられる。制御ポート５０１は、直流電源４０９、抵抗器４１１及びＬＥＤ４１２と共に図１Ａに示す制御回路１０８を構成する。別の実施形態では、トランジスタ５００は、制御端子５０１に印加される外部制御電圧によって制御される。これは、外部制御回路（図示せず）を介して交流主波形と同期したＬＥＤの迅速なスイッチングを可能とし、スイッチの出力の位相制御を提供する。この実施形態では、負荷への電力は、不良信号が発生すると低減される。別の実施形態では、制御信号は、ＬＥＤの可変照明を可能にする可変直流電圧であり、それにより、ＭＯＳＦＥＴが線形モードで動作することを可能にする。
【0028】
別の実施形態では、電子スイッチの出力電圧及び電力は、制御回路１０８を介して変更される。アーク不良が検出されると、出力電圧は、アーク放電の閾値よりも小さいがゼロよりも大きい値に低減することができる。このような実施形態は、損傷を与えるようなアークの可能性を低減しながら、負荷回路が低減された電圧で動作を継続することを可能にする。低下した電圧での動作は、負荷及び主電源回路の継続的な特性評価も可能にし、その後の交換又は修理のためにアーク不良の位置を決定することを可能にする。
【0029】
図６は、ソリッドステート回路遮断器の一の実施形態の概略図である。図５に示すように、交流電源１０１は、双方向ＭＯＳＦＥＴスイッチユニット１０５を介して負荷１０６に接続されている。図３に示すような低電圧直流電源１０２は、主電源電圧／電流検出回路１０３、不良検出プロセッサ１０４及び双方向ＭＯＳＦＥＴスイッチ制御回路１０８に効率的に電力を供給する。不良検出プロセッサ１０４へのセンス入力は、電圧／電流検出回路１０３から供給される。電流検知は、センサを流れる電流に比例する出力電圧を提供するソリッドステートホール効果センサ６０１及び６０２を使用して提供される。
【0030】
ホール効果センサ出力は、不良検出プロセッサ１０４の電流センス入力に供給される。交流主電圧波形は、ブリッジユニット６０３において全波整流される。（回路内の部品点数を減らすために、ブリッジ６０３を省略し、ＡＣ－ＤＣ変換回路のブリッジ２０２の出力から直接得られる全波整流波形を得ることができる。明確化のため、ここではブリッジ６０３を示している。）全波整流波形は、抵抗６０４及び６０５を備える抵抗分割ネットワークを使用して減衰され、不良検出プロセッサ１０４の電圧検出入力に印加される。不良を検出すると、不良検出プロセッサ１０４の不良出力１０７がラッチされ、電子スイッチ制御回路１０８の制御入力に供給される。電子スイッチ制御回路１０８は、双方向ＭＯＳＦＥＴスイッチユニット１０５に光制御信号を供給する。双方向スイッチユニット１０５は、リセット１０９が不良検出プロセッサ１０４に供給されるまで、主電源１０１から負荷１０６を切断する。
【0031】
別の実施形態では、電子スイッチの出力電圧は、制御回路１０８を介して変更される。この実施形態では、アーク不良の検出時に、出力電圧は、アーク放電の閾値よりも小さいがゼロよりも大きい値に低減される。このような実施形態は、損傷を与えるようなアークの可能性を低減しながら、負荷回路１０６が低減された電圧での動作を継続することを可能にする。低減された電圧での動作は、負荷及び主電源回路の継続的な特性評価も可能にし、その後の交換又は修理のためのアーク不良の位置を決定することも可能にする。
【0032】
図７は、不良検出プロセッサの実施形態を示す概略図である。電圧検知信号は、差動増幅器の入力端子に印加され、結果としての差分信号ΔＶは、マイクロプロセッサ７０７内のアナログ－デジタル（Ａ／Ｄ）変換器７０８の入力端子に印加される。同様に、電流検知入力は、演算増幅器７０５の入力回路７０４において加算され、交流電源１０１の配線及び中性線における電流の合計ΣＩに比例する信号を形成する。ΣＩ信号は、Ａ／Ｄ変換器の入力にも供給される。
【0033】
デジタル化されたΔＶ信号は、マイクロプロセッサ内のサブプログラム７０９によって処理され、アーク不良の存在を示す数サイクルにわたる電圧波形の異常を検出する。そのような電圧異常の１つの非限定的な例は、通常は低周波数の交流主電源電圧波形に印加される過剰な高周波エネルギーの存在である。
【0034】
デジタル化されたΣＩ信号は、マイクロプロセッサ７０７内のサブプログラム７１０によって処理されて、アーク不良の存在を示す数サイクルにわたる電流波形の異常を検出する。そのような電流異常の１つの非限定的な例は、電流波形のゼロクロス付近で発生する電流波形における「ショルダー」（フラットスポット）の発生である。電圧波形異常と電流波形異常を合わせた外観は、アーク不良７１２の１つの指標である。
【0035】
電流検出信号は演算増幅器７０６の入力にも供給され、演算増幅器７０６は配線と中性線の電流の差に比例する差信号ΔＩを形成する。ΔＩ信号はデジタル化され、地絡７１３
を知らせる閾値検知を達成するサブプログラム７１１によって処理される。アーク不良信号７１２及び地絡信号７１３は結合され、外部リセット信号によってクリアされるまで、不良状態１０７を記憶するラッチ７１４の入力に印加される。
を知らせる閾値検知を達成するサブプログラム７１１によって処理される。アーク不良信号７１２及び地絡信号７１３は結合され、外部リセット信号によってクリアされるまで、不良状態１０７を記憶するラッチ７１４の入力に印加される。
【0036】
図８は、上述の電圧異常検出サブプログラム７０９及び電流異常検出サブプログラム７１０の非限定的な例のフローチャートを示す。手続が開始されると（８００）、第１の変数が初期化され（８０１）、第１の電圧のゼロクロスが検出されるまでサブプロセスがループする（８０２）。アークに導くブレークダウンは電圧駆動であるため、電流のショルダー（存在する場合）は電圧ゼロクロスと時間的に一致する。最初の電圧ゼロクロスを検出すると、電圧８０５及び電流８０３の両方がサンプリングされる。ショルダーは、電流が少なくとも予め設定された最小持続時間ｔｍｉｎの間、しかし予め設定された最大持続時間ｔｍａｘ以下の間、予め設定された閾値を下回っている場合、電流の異常検出プロセス７１０において検出されると宣言される（８０４）。ｔｍｉｎ未満の間に電流が閾値を超えたならば、
プロセスは電流異常検出サブプロセスを終了し、次の電圧ゼロクロスが生じるまで開始８００に戻る。
プロセスは電流異常検出サブプロセスを終了し、次の電圧ゼロクロスが生じるまで開始８００に戻る。
【0037】
一方、電流がｔｍａｘよりも長い時間に亘って閾値未満のままである場合、電流は「オフ」とされ、プロセスはスタート８００に戻る。電圧異常の判別は、電圧波形８０５の高周波成分から展開される。タイムラグがゼロのハイパスフィルタリングは、波形を微分し、結果として得られた微分値の二乗を、測定期間に亘って高周波エネルギーの測定として蓄積することによって達成することができる。
【0038】
この合計高周波エネルギーを比較するための閾値を形成するために、アーク８０８、８０９が無いときに、検出された電流ショルダーの間に（電流異常検出サブプロセスによって示されるように）、二乗微分が別々に累積される。従って、ショルダー期間中には、バックグラウンドノイズエネルギーのみを表すべきである。これは、電圧波形８０６、８０７の数（ｎ）サイクルに亘って繰り返され、累積されたノイズが結果として加重平均閾値８１０を超える場合には、アーク不良が宣言される（８１１）。
【0039】
電流のショルダー８０４の検出は、ノイズエネルギー閾値を上手く形成するために必要であるので、この不良宣言は、電流のショルダーと過剰電圧ノイズエネルギーとの組み合わせの存在に由来することに留意されたい。別の実施形態では、不良が検出された場合（８１１）スイッチの制御回路（図５参照）に負荷１０６への出力電力を低減させる。別の実施形態では、不良が検出されると、スイッチへの制御回路に負荷への出力電圧を低減させる。別の実施形態では、不良が検出されると、負荷に対する電力又は電圧のいずれかの予め選択された増分の減少が行われる。図８のプロセスは、開始地点８００に戻る。システムは再び不良について試験され、不良又は不良８１１が検出されなくなるまで、電圧又は電力は再び徐々に減少する。
【図1A】
【図1B】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】