特許 7076991 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-05-20

(45)【発行日】2022-05-30

(54)【発明の名称】表示装置

(51)【国際特許分類】

   G02F 1/1345 20060101AFI20220523BHJP

   G02F 1/1368 20060101ALI20220523BHJP

   G09F 9/30 20060101ALI20220523BHJP

   G09F 9/00 20060101ALI20220523BHJP

   H01L 51/50 20060101ALI20220523BHJP

   H01L 27/32 20060101ALI20220523BHJP

   H05B 33/06 20060101ALI20220523BHJP

   H05B 33/12 20060101ALI20220523BHJP

【ＦＩ】

G02F1/1345

G02F1/1368

G09F9/30 365

G09F9/00 346Z

G09F9/30 343

H05B33/14 A

H01L27/32

H05B33/06

H05B33/12 Z

【請求項の数】 11

(21)【出願番号】P 2017232682

(22)【出願日】2017-12-04

(65)【公開番号】P2019101261

(43)【公開日】2019-06-24

【審査請求日】2020-11-06

(73)【特許権者】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110001737

【氏名又は名称】特許業務法人スズエ国際特許事務所

(72)【発明者】

【氏名】落合 孝洋

(72)【発明者】

【氏名】稲村 弘

(72)【発明者】

【氏名】笹沼 啓太

(72)【発明者】

【氏名】白神 謙吾

【審査官】磯崎 忠昭

(56)【参考文献】

【文献】特開２０１４－１３４６４７（ＪＰ，Ａ）

【文献】特開２００７－３１０１３０（ＪＰ，Ａ）

【文献】特開２００６－３２３０９７（ＪＰ，Ａ）

【文献】特開平０３－０１８８９１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０２７０８４２（ＵＳ，Ａ１）

【文献】韓国公開特許第１０－２０１６－０１０８６３９（ＫＲ，Ａ）

【文献】特開２００３－０２９２９６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０２Ｆ １／１３４５

Ｇ０２Ｆ １／１３６８

Ｇ０２Ｆ １／１３３

Ｇ０９Ｆ ９／３０

Ｇ０９Ｆ ９／００

Ｇ０９Ｇ ３／２０

Ｈ０１Ｌ ５１／５０

Ｈ０１Ｌ ２７／３２

Ｈ０５Ｂ ３３／０６

Ｈ０５Ｂ ３３／１２

(57)【特許請求の範囲】

【請求項1】

表示部に亘って配置され、前記表示部を挟むように非表示部に位置する第１端部及び第２端部を有する第１配線と、
前記第１端部と電気的に接続された第１スイッチと、
前記第２端部と電気的に接続された第２スイッチと、
前記第１スイッチを介して前記第１端部と電気的に接続された第１端子と、
前記第２スイッチを介して前記第２端部と電気的に接続された第２端子と、
を備え、
前記第１端部は、前記第１端子を介して第１電位に設定され、
前記第２端部は、前記第２端子を介して前記第１電位とは異なる第２電位に設定され、
前記第１電位は固定電位であり、前記第２電位はパルス状に変化する、表示装置。

【請求項2】

さらに、前記表示部に亘って配置され、前記表示部を挟むように前記非表示部に位置する第３端部及び第４端部を有する第２配線と、
前記第３端部と電気的に接続された第３スイッチと、
前記第４端部と電気的に接続された第４スイッチと、
前記第３スイッチを介して前記第３端部と電気的に接続された第３端子と、を備え、
前記第４端部は、前記第４スイッチを介して前記第１端子と電気的に接続されている、請求項１に記載の表示装置。

【請求項3】

前記第１スイッチ及び前記第４スイッチは、前記非表示部の第１領域に位置し、
前記第２スイッチ及び前記第３スイッチは、前記非表示部の第２領域に位置し、
前記表示部は、前記第１領域と前記第２領域との間に位置している、請求項２に記載の表示装置。

【請求項4】

前記第１端部及び前記第４端部は、前記第１端子を介して第１電位に設定され、
前記第２端部は、前記第２端子を介して第２電位に設定され、
前記第３端部は、前記第３端子を介して第３電位に設定され、
前記第１電位は固定電位であり、前記第２電位及び前記第３電位はパルス状に変化し、
前記第２電位及び前記第３電位は、互いに逆極性のパルス状に変化する、請求項２又は３に記載の表示装置。

【請求項5】

表示部に亘って配置され、前記表示部を挟むように非表示部に位置する第１端部及び第２端部を有する第１配線と、
前記第１配線と隣り合い、前記表示部を挟むように前記非表示部に位置する第３端部及び第４端部を有する第２配線と、
前記第１端部と前記第４端部とを電気的に接続する第１スイッチと、
前記第２端部と電気的に接続された第２スイッチと、
前記第３端部と電気的に接続された第３スイッチと、
前記第３スイッチを介して前記第３端部と電気的に接続された第１端子と、
前記第２スイッチを介して前記第２端部と電気的に接続された第２端子と、
を備え、
前記第３端部は、前記第１端子を介して第１電位に設定され、
前記第２端部は、前記第２端子を介して前記第１電位とは異なる第２電位に設定され、
前記第１電位及び前記第２電位は、互いに逆極性のパルス状に変化する、表示装置。

【請求項6】

前記第１スイッチは、前記非表示部の第１領域に位置し、
前記第２スイッチ及び前記第３スイッチは、前記非表示部の第２領域に位置し、
前記表示部は、前記第１領域と前記第２領域との間に位置している、請求項５に記載の表示装置。

【請求項7】

さらに、前記第１スイッチを覆うシールド電極を備え、
前記シールド電極の電位は、固定電位である、請求項１乃至６のいずれか１項に記載の表示装置。

【請求項8】

前記シールド電極は、透明導電材料によって形成されている、請求項７に記載の表示装置。

【請求項9】

さらに、前記第１スイッチと前記シールド電極との間に有機絶縁層を備える、請求項７に記載の表示装置。

【請求項10】

さらに、前記シールド電極を覆う保護層を備える、請求項７に記載の表示装置。

【請求項11】

さらに、前記シールド電極と重畳するドライバＩＣを備え、
前記第１配線は、前記第１端部側の前記非表示部において、前記ドライバＩＣと接続する接続端子と接続されている、請求項７に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、表示装置に関する。

【背景技術】

【0002】

表示装置の信頼性を確保するために、表示装置を検査する技術が種々検討されている。一例では、信号線における断線やショートの有無を検査するべく、ＩＣチップの実装領域の隙間に検査用スイッチング素子を設ける技術が知られている。
ところで、近年では、表示装置の高精細化に伴い、配線の本数が増加し且つ各配線が細線化される傾向にある。配線において、局所的に線幅が細くなっている箇所では、駆動電流が流れることによるストレスに起因して断線が生ずるおそれがある。このため、駆動時間の経過に伴って断線を招くおそれがある表示装置を、市場に出回る以前に選別することが要求される。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１０－２４３５２４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本実施形態の目的は、信頼性の低下を抑制することが可能な表示装置を提供することにある。

【課題を解決するための手段】

【0005】

本実施形態によれば、
表示部に亘って配置され、前記表示部を挟むように非表示部に位置する第１端部及び第２端部を有する第１配線と、前記第１端部と電気的に接続された第１スイッチと、前記第２端部と電気的に接続された第２スイッチと、前記第１スイッチを介して前記第１端部と電気的に接続された第１端子と、前記第２スイッチを介して前記第２端部と電気的に接続された第２端子と、を備えた、表示装置が提供される。
本実施形態によれば、
表示部に亘って配置され、前記表示部を挟むように非表示部に位置する第１端部及び第２端部を有する第１配線と、前記第１配線と隣り合い、前記表示部を挟むように前記非表示部に位置する第３端部及び第４端部を有する第２配線と、前記第１端部と前記第４端部とを電気的に接続する第１スイッチと、前記第２端部と電気的に接続された第２スイッチと、前記第３端部と電気的に接続された第３スイッチと、前記第３スイッチを介して前記第３端部と電気的に接続された第１端子と、前記第２スイッチを介して前記第２端部と電気的に接続された第２端子と、を備えた表示装置が提供される。

【図面の簡単な説明】

【0006】

【図1】図１は、本実施形態の表示装置ＤＳＰの構成を示す図である。

【図2】図２は、第１領域Ａ１を拡大した平面図である。

【図3】図３は、図１に示した表示パネルＰＮＬの構成例を示す図である。

【図4】図４は、図１に示した表示パネルＰＮＬの表示部の構造を示す断面図である。

【図5】図５は、本実施形態の第１構成例の表示パネルＰＮＬを示す図である。

【図6】図６は、エージング処理において各端子に供給される電位の一例を示す図である。

【図7】図７は、本実施形態の第２構成例の表示パネルＰＮＬを示す図である。

【図8】図８は、本実施形態の第３構成例の表示パネルＰＮＬを示す図である。

【図9】図９は、本実施形態の第４構成例の表示パネルＰＮＬを示す図である。

【図10】図１０は、図９に示したシールド電極ＳＬ及び第１スイッチＳＷ１を示す平面図である。

【図11】図１１は、図１０に示したシールド電極ＳＬ及び第１スイッチＳＷ１のＡ－Ａ’線に沿った断面図である。

【発明を実施するための形態】

【0007】

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

【0008】

本実施形態においては、表示装置ＤＳＰの一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。

【0009】

図１は、本実施形態の表示装置ＤＳＰの構成を示す図である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を「上」と称し、矢印の先端から逆に向かう方向を「下」と称する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよいし、第１部材から離間していてもよい。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙによって規定されるＸ－Ｙ平面に向かってみることを平面視という。

【0010】

表示装置ＤＳＰは、表示パネルＰＮＬと、ドライバＩＣ１と、フレキシブルプリント回路基板２と、回路基板３と、を備えている。
表示パネルＰＮＬは、液晶パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、後述する液晶層ＬＣと、を備えている。表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡと、を備えている。表示部ＤＡは、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが対向した領域に設けられている。非表示部ＮＤＡは、図中に点線で示した第１領域Ａ１及び第２領域Ａ２を有している。第１領域Ａ１は、第１基板ＳＵＢ１において、第２基板ＳＵＢ２よりも第２方向Ｙに延出した部分に設けられている。第２領域Ａ２は、第１基板ＳＵＢ１において、第１領域Ａ１とは反対側に設けられている。表示部ＤＡは、第１領域Ａ１と第２領域Ａ２との間に位置している。
ドライバＩＣ１及びフレキシブルプリント回路基板２は、第１領域Ａ１に接続されている。フレキシブルプリント回路基板２は、回路基板３に接続されている。なお、ドライバＩＣ１は、フレキシブルプリント回路基板２や回路基板３に実装されてもよい。ドライバＩＣ１は、画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。

【0011】

本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の下面側からの光を選択的に透過することで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の上面側からの光を選択的に反射することで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
また、表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、基板主面に沿った横電界を利用する表示モード、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、Ｘ－Ｙ平面と平行な面である。

【0012】

図２は、第１領域Ａ１を拡大した平面図である。なお、図２では、ドライバＩＣ１及びフレキシブルプリント回路基板２の図示を省略している。
第１領域Ａ１は、接続端子ＴＡ、ＴＢ、ＴＣと、端子Ｐａ、Ｐｂ、Ｐｃ、Ｐｄ、Ｐｅ、Ｐｆと、を備えている。複数の接続端子ＴＡは、フレキシブルプリント回路基板２と接続される。接続端子ＴＢは、接続端子ＴＡと電気的に接続されている。複数の接続端子ＴＢ及び複数の接続端子ＴＣは、ドライバＩＣ１と接続される。接続端子ＴＢは、主に、接続端子ＴＡ（あるいはフレキシブルプリント回路基板２）からドライバＩＣ１へ各種信号を入力するための入力端子に相当し、接続端子ＴＣは、主に、ドライバＩＣ１から出力された各種信号を表示パネルの配線等に供給するための出力端子に相当する。
端子Ｐａ～Ｐｆは、外部から電位を供給するための端子であり、断線等の検査時に利用される検査用端子、あるいは、配線のエージング時に利用されるエージング用端子に相当する。端子Ｐａ～Ｐｆには、検査装置やエージング装置のプローブと接続される。これらの端子Ｐａ～Ｐｆの詳細については、後述する。

【0013】

図３は、図１に示した表示パネルＰＮＬの構成例を示す図である。表示パネルＰＮＬは、表示部ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、マトリクス状に配置されている。また、表示パネルＰＮＬは、表示部ＤＡにおいて、ｍ本の走査線Ｇ（Ｇ１～Ｇｍ）と、ｎ本の信号線Ｓ（Ｓ１～Ｓｎ）と、コモン線ＣＬと、を備えている。なお、ｍ及びｎは、いずれの２以上の整数である。走査線Ｇは、ゲートドライバＧＤに接続されている。ゲートドライバＧＤの動作に必要な信号は、ドライバＩＣ１から供給される。信号線Ｓ及びコモン線ＣＬは、ドライバＩＣ１に接続されている。走査線Ｇ、ゲートドライバＧＤ、信号線Ｓ、及び、コモン線ＣＬは、図１に示した第１基板ＳＵＢ１に形成されている。
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。共通電極ＣＥは、コモン線ＣＬと電気的に接続されている。
ゲートドライバＧＤは、走査線Ｇに接続されたスイッチング素子ＳＷを導通状態とする制御信号を走査線Ｇに出力する。ドライバＩＣ１は、スイッチング素子ＳＷが導通状態の期間に信号線Ｓに映像信号を出力する。これにより、画素電極ＰＥには、所望の画素電位が書き込まれる。また、ドライバＩＣ１は、コモン線ＣＬにコモン電位を供給する。これにより、共通電極ＣＥは、コモン電位となる。各画素ＰＸにおいて、画素電極ＰＥの各々は、共通電極ＣＥと対向しており、液晶層ＬＣは、画素電極ＰＥの画素電位と共通電極ＣＥのコモン電位との電位差によって生じる電界によって駆動される。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。

【0014】

図４は、図１に示した表示パネルＰＮＬの表示部の構造を示す断面図である。なお、図示した例は、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された例に相当する。

【0015】

第１基板ＳＵＢ１は、絶縁基板１０、絶縁層１１乃至１５、下側遮光層ＵＳ、半導体層ＳＣ、走査線Ｇ１、信号線Ｓ１、接続電極ＲＥ、共通電極ＣＥ、画素電極ＰＥ、及び、配向膜ＡＬ１を備えている。絶縁基板１０は、ガラス基板や樹脂基板などの透明基板である。下側遮光層ＵＳは、絶縁基板１０と絶縁層１１との間に位置している。下側遮光層ＵＳは、図示した例では、両ゲート電極に跨って重畳するように形成されているが、ゲート電極毎に離間して形成されていてもよい。半導体層ＳＣは、絶縁層１１と絶縁層１２との間に位置している。半導体層ＳＣは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。走査線Ｇ１の一部である２つのゲート電極ＧＥは、絶縁層１２と絶縁層１３との間に位置している。信号線Ｓ１及び接続電極ＲＥは、絶縁層１３と絶縁層１４との間に位置している。信号線Ｓ１及び接続電極ＲＥは、それぞれ半導体層ＳＣにコンタクトしている。共通電極ＣＥは、絶縁層１４と絶縁層１５との間に位置している。画素電極ＰＥは、絶縁層１５と配向膜ＡＬ１との間に位置している。画素電極ＰＥの一部は、絶縁層１５を介して共通電極ＣＥと対向している。共通電極ＣＥ及び画素電極ＰＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明導電材料によって形成されている。画素電極ＰＥは、共通電極ＣＥの開口部ＡＰと重畳する位置において、絶縁層１４及び１５を貫通するコンタクトホールＣＨを介して接続電極ＲＥにコンタクトしている。なお、絶縁層１１乃至１３、及び、絶縁層１５は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの透明な無機絶縁層であり、単層構造であってもよいし、多層構造であってもよい。絶縁層１４は、アクリル樹脂などの透明な有機絶縁層である。

【0016】

第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタ層ＣＦ、オーバーコート層ＯＣ、及び、配向膜ＡＬ２を備えている。絶縁基板２０は、ガラス基板や樹脂基板などの透明基板である。遮光層ＢＭ及びカラーフィルタ層ＣＦは、絶縁基板２０とオーバーコート層ＯＣとの間に位置している。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

【0017】

液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置し、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、あるいは、ネガ型（誘電率異方性が負）の液晶材料によって構成されている。
偏光板ＰＬ１を含む光学素子ＯＤ１は、第１基板ＳＵＢ１の下方に配置されている。偏光板ＰＬ２を含む光学素子ＯＤ２は、第２基板ＳＵＢ２の上方に配置されている。なお、光学素子ＯＤ１及び光学素子ＯＤ２は、必要に応じて位相差板、散乱層、反射防止層などを含んでいてもよい。照明装置ＩＬは、光学素子ＯＤ１の下方に位置している。

【0018】

次に、表示パネルＰＮＬに設けられた各種配線をエージングするエージング処理について説明する。エージング対象となる配線は、例えば、図２に示した信号線Ｓ、走査線Ｇ、コモン線ＣＬであるが、その他の配線であってもよい。以下の各構成例では、信号線Ｓがエージング対象の配線である場合について説明する。

【0019】

図５は、本実施形態の第１構成例の表示パネルＰＮＬを示す図である。信号線Ｓ（Ｓ１～Ｓｎ）は、いずれも表示部ＤＡに亘って配置され、第２方向Ｙに沿って延出している。各信号線Ｓの一方の端部は第１領域Ａ１に位置し、信号線Ｓの他方の端部は第２領域Ａ２に位置している。ここでは、信号線Ｓ１を第１配線と称し、信号線Ｓｎを第２配線と称する。第１配線Ｓ１は、非表示部ＮＤＡに第１端部Ｅ１及び第２端部Ｅ２を有している。第２配線Ｓｎは、非表示部ＮＤＡに第３端部Ｅ３及び第４端部Ｅ４を有している。図示した例では、第１端部Ｅ１及び第４端部Ｅ４は第１領域Ａ１に位置し、第２端部Ｅ２及び第３端部Ｅ３は第２領域Ａ２に位置している。
また、第１配線Ｓ１は、第１領域Ａ１において、図１に示したドライバＩＣ１と接続される接続端子ＴＣを備えている。図示した例では、接続端子ＴＣは、第１端部Ｅ１よりも表示部ＤＡに近接する側に位置している。第２配線Ｓｎなどの他の信号線も同様に、それぞれ接続端子ＴＣを備えている。

【0020】

第１スイッチＳＷ１及び第４スイッチＳＷ４は、第１領域Ａ１に位置している。第２スイッチＳＷ２及び第３スイッチＳＷ３は、第２領域Ａ２に位置している。第１スイッチＳＷ１は、第１端部Ｅ１と電気的に接続されている。第２スイッチＳＷ２は、第２端部Ｅ２と電気的に接続されている。第３スイッチＳＷ３は、第３端部Ｅ３と電気的に接続されている。第４スイッチＳＷ４は、第４端部Ｅ４と電気的に接続されている。第１スイッチＳＷ１乃至第４スイッチＳＷ４は、例えば、ｎチャネルＭＯＳトランジスタによって構成されている。

【0021】

周辺配線Ｌａ、Ｌｂ、Ｌｃは、第１領域Ａ１から第２領域Ａ２に亘る非表示部ＮＤＡに設けられている。周辺配線Ｌａ乃至Ｌｃは、第１領域Ａ１において、それぞれ端子Ｐａ乃至Ｐｃと接続されている。周辺配線Ｌｅ及びＬｆは、第１領域Ａ１に設けられ、それぞれ端子Ｐｅ及びＰｆと接続されている。ここでは、端子Ｐｆを第１端子と称し、端子Ｐｂを第２端子と称し、端子Ｐａを第３端子と称する。

【0022】

第１端子Ｐｆは、第１スイッチＳＷ１を介して第１端部Ｅ１と電気的に接続されている。すなわち、第１スイッチＳＷ１のソース電極ＳＥ１は周辺配線Ｌｆを介して第１端子Ｐｆに接続され、第１スイッチＳＷ１のドレイン電極ＤＥ１は第１端部Ｅ１に接続されている。第１スイッチＳＷ１のゲート電極ＧＥ１は、周辺配線Ｌｅを介して端子Ｐｅに接続されている。
第２端子Ｐｂは、第２スイッチＳＷ２を介して第２端部Ｅ２と電気的に接続されている。すなわち、第２スイッチＳＷ２のソース電極ＳＥ２は第２端部Ｅ２に接続され、第２スイッチＳＷ２のドレイン電極ＤＥ２は周辺配線Ｌｂを介して第２端子Ｐｂに接続されている。第２スイッチＳＷ２のゲート電極ＧＥ２は、周辺配線Ｌｃを介して端子Ｐｃに接続されている。
なお、ここでのソース電極ＳＥはドレイン電極と言い換えることができ、ここでのドレイン電極ＤＥはソース電極と言い換えることができる。

【0023】

第３端子Ｐａは、第３スイッチＳＷ３を介して第３端部Ｅ３と電気的に接続されている。すなわち、第３スイッチＳＷ３のソース電極ＳＥ３は第３端部Ｅ３に接続され、第３スイッチＳＷ３のドレイン電極ＤＥ３は周辺配線Ｌａを介して第３端子Ｐａに接続されている。第３スイッチＳＷ３のゲート電極ＧＥ３は、周辺配線Ｌｃを介して端子Ｐｃに接続されている。
第１端子Ｐｆは、第４スイッチＳＷ４を介して第４端部Ｅ４と電気的に接続されている。すなわち、第４スイッチＳＷ４のソース電極ＳＥ４は周辺配線Ｌｆを介して第１端子Ｐｆに接続され、第４スイッチＳＷ４のドレイン電極ＤＥ４は第４端部Ｅ４に接続されている。第４スイッチＳＷ４のゲート電極ＧＥ４は、周辺配線Ｌｅを介して端子Ｐｅに接続されている。

【0024】

端子Ｐｅには、第１スイッチＳＷ１及び第４スイッチＳＷ４の導通及び非導通を制御するための制御信号が供給される。端子Ｐｃには、第２スイッチＳＷ２及び第３スイッチＳＷ３の導通及び非導通を制御するための制御信号が供給される。
第１端子Ｐｆには第１電位が供給され、第２端子Ｐｂには第２電位が供給され、第３端子Ｐａには第３電位が供給される。エージング処理の際の第１乃至第３電位は、互いに異なる電位である。これらの第１乃至第３電位について、より具体的に説明する。

【0025】

図６は、エージング処理において各端子に供給される電位の一例を示す図である。
電位Ｖ１は、実線で示し、第１端子Ｐｆに供給される第１電位に相当する。電位Ｖ２は、一点鎖線で示し、第２端子Ｐｂに供給される第２電位に相当する。電位Ｖ３は、点線で示し、第３端子Ｐａに供給される第３電位に相当する。電位Ｖ４は、二点鎖線で示し、端子Ｐｃ及び端子Ｐｅに供給される電位に相当する。図示した例において、電位Ｖ４がロー電位ＶＬである期間Ｔ１及びＴ３においては、第１乃至第４スイッチＳＷ１乃至ＳＷ４は非導通状態である。また、電位Ｖ４がロー電位ＶＬより高いハイ電位ＶＨである期間Ｔ２及びＴ４においては、第１乃至第４スイッチＳＷ１乃至ＳＷ４は導通状態である。このように、第１乃至第４スイッチＳＷ１乃至ＳＷ４の導通及び非導通がすべて同時に制御される例では、図５に示した周辺配線Ｌｃ及びＬｅが同一の端子（例えば端子Ｐｃ）に接続されてもよい。なお、市場に出回るモジュール状態では、第１乃至第４スイッチＳＷ１乃至ＳＷ４にハイ電位ＶＨが供給されることはなく、第１乃至第４スイッチＳＷ１乃至ＳＷ４のいずれも非導通状態に維持される。エージング処理においては、電位Ｖ４は、期間Ｔ１乃至Ｔ４に亘って一定のハイ電位ＶＨであってもよい。すなわち、エージング処理において、第１乃至第４スイッチＳＷ１乃至ＳＷ４にハイ電位ＶＨが供給され続けることにより、第１乃至第４スイッチＳＷ１乃至ＳＷ４が常に導通状態であってもよい。

【0026】

第１電位Ｖ１は、例えば、電位Ｖ４がロー電位ＶＬである期間Ｔ１及びＴ３、及び、電位Ｖ４がハイ電位ＶＨである期間Ｔ２及びＴ４に亘って一定の固定電位である。第１電位Ｖ１が第１端子Ｐｆから供給されることにより、図５に示した第１端部Ｅ１及び第４端部Ｅ４は第１電位Ｖ１に設定される。
第２電位Ｖ２及び第３電位Ｖ３は、パルス状に変化する電位である。しかも、第３電位Ｖ３は、第２電位Ｖ２とは逆極性のパルス状に変化する電位である。例えば、第２電位Ｖ２は、期間Ｔ１及びＴ３において第１電位Ｖ１と同電位であり、期間Ｔ２において第１電位Ｖ１より高電位であり、期間Ｔ４において第１電位Ｖ１より低電位である。第３電位Ｖ３は、期間Ｔ１及びＴ３において第１電位Ｖ１と同電位であり、期間Ｔ２において第１電位Ｖ１より低電位であり、期間Ｔ４において第１電位Ｖ１より高電位である。第２電位Ｖ２が第２端子Ｐｂから供給されることにより、図５に示した第２端部Ｅ２は第２電位Ｖ２に設定される。同様に、第３電位Ｖ３が第３端子Ｐａから供給されることにより、図５に示した第３端部Ｅ３は第３電位Ｖ３に設定される。

【0027】

第１配線Ｓ１に着目した場合、第１端部Ｅ１の第１電位Ｖ１と第２端部Ｅ２の第２電位Ｖ２との差分の絶対値に相当する電圧｜Ｖ２－Ｖ１｜が印加されている期間Ｔ２及びＴ４において、第１配線Ｓ１に直流電流が流れる。同様に、第２配線Ｓｎに着目した場合、第４端部Ｅ４の第１電位Ｖ１と第３端部Ｅ３の第３電位Ｖ３との差分の絶対値に相当する電圧｜Ｖ３－Ｖ１｜が印加されている期間Ｔ２及びＴ４において、第２配線Ｓｎに直流電流が流れる。第２電位Ｖ２及び第３電位Ｖ３の大きさは適宜選択可能である。また、電圧｜Ｖ２－Ｖ１｜及び電圧｜Ｖ３－Ｖ１｜は、ゼロより大きく、一例では、モジュール状態で信号線Ｓに供給される映像信号に対応した最大電圧よりも大きい。

【0028】

ところで、表示パネルＰＮＬを点灯検査する際、通常、各信号線Ｓには、映像信号に対応した電圧が印加される。例えば、点灯検査では、図５に示した第１スイッチＳＷ１を非導通状態とし、第２スイッチＳＷ２を導通状態とし、第２端子Ｐｂから映像信号に対応した電圧が印加されると、第１配線Ｓ１に寄生する容量に充放電電流が流れる。しかしながら、このような充放電電流は、局所的に細くなった配線を短時間で断線させるほど大きくはない。

【0029】

本実施形態の第１構成例によれば、検査対象の配線に対して一定期間に亘って直流電圧を印加できるように、この配線の両端に給電用の端子が接続され、しかも、それぞれの端子の電圧を配線に印加するかしないかの選択を可能とする２つ以上のスイッチが設けられている。このため、配線を形成する過程で意図せず細線化されて断線仕掛かっている箇所が形成されたとしても、エージング処理において、配線に直流電流を流すことにより、そのストレスで当該配線は完全に断線する。これにより、市場に出回った後に断線が発生するリスクを低減することができ、信頼性の低下を抑制することができる。
また、エージング処理において、配線に直流電流を流すことにより、局所的に極めて細くなった配線に大きな電流を流すことができ、エージング時間を短縮することができる。このため、断線の懸念があるパネルの選別効率を改善することができる。また、パネル製造プロセスの早い段階で、エージング処理によってパネルの選別が可能となるため、プロセスコストを抑制することができる。
また、一例では、エージング処理は、表示パネルの点灯検査の前に行う。そのため、エージング処理において、配線に映像信号に対応した最大電圧よりも大きい電圧が印加され、大きな電流が流れたとしても、配線の一端側の電位が他端側の電位に対してパルス状に変化することにより、液晶層ＬＣの焼き付きを抑制することができる。

【0030】

なお、図５に示した第１構成例では、表示部ＤＡの両端側に位置する信号線Ｓ１及びＳｎをそれぞれ第１配線及び第２配線と称して説明したが、この例に限らない。例えば、第１方向Ｘに隣り合う２本の信号線Ｓ１及びＳ２をそれぞれ第１配線及び第２配線と称し、第１配線Ｓ１の第２端部Ｅ２が第２スイッチＳＷ２を介して第２端子Ｐｂから第２電位Ｖ２が供給され、第２配線Ｓ２の第３端部Ｅ３が第３スイッチＳＷ３を介して第３端子Ｐａから第３電位Ｖ３が供給されてもよい。つまり、隣り合う２本の配線に対して、エージング処理において、互いに逆極性の第２電位Ｖ２及び第３電位Ｖ３が供給されてもよい。

【0031】

図７は、本実施形態の第２構成例の表示パネルＰＮＬを示す図である。図示した第２構成例は、図５に示した第１構成例と比較して、第１スイッチＳＷ１が２本の信号線と電気的に接続されている点で相違している。図示した例では、第１スイッチＳＷ１は、隣り合う２本の信号線Ｓ１及びＳ２と電気的に接続されている。なお、第１スイッチＳＷ１と電気的に接続される２本の信号線は、隣り合っていなくてもよい。ここでは、信号線Ｓ１を第１配線と称し、信号線Ｓ２を第２配線と称し、端子Ｐａを第１端子と称し、端子Ｐｂを第２端子と称する。

【0032】

第１配線Ｓ１は第１端部Ｅ１及び第２端部Ｅ２を有し、第２配線Ｓ２は第３端部Ｅ３及び第４端部Ｅ４を有している。第１スイッチＳＷ１、第１端部Ｅ１及び第４端部Ｅ４は、第１領域Ａ１に位置している。第２スイッチＳＷ２、第３スイッチＳＷ３、第２端部Ｅ２及び第３端部Ｅ３は、第２領域Ａ２に位置している。

【0033】

第１スイッチＳＷ１は、第１端部Ｅ１及び第４端部Ｅ４と電気的に接続されている。つまり、第４端部Ｅ４は、第１スイッチＳＷ１を介して第１端部Ｅ１と電気的に接続されている。第１スイッチＳＷ１のソース電極ＳＥ１は第４端部Ｅ４に接続され、第１スイッチＳＷ１のドレイン電極ＤＥ１は第１端部Ｅ１に接続されている。第１スイッチＳＷ１のゲート電極ＧＥ１は、周辺配線Ｌｅを介して端子Ｐｅに接続されている。
第２スイッチＳＷ２は、第２端部Ｅ２と電気的に接続されている。第２端子Ｐｂは、第２スイッチＳＷ２を介して第２端部Ｅ２と電気的に接続されている。すなわち、第２スイッチＳＷ２のソース電極ＳＥ２は第２端部Ｅ２に接続され、第２スイッチＳＷ２のドレイン電極ＤＥ２は周辺配線Ｌｂを介して第２端子Ｐｂに接続されている。第２スイッチＳＷ２のゲート電極ＧＥ２は、周辺配線Ｌｃを介して端子Ｐｃに接続されている。
第３スイッチＳＷ３は、第３端部Ｅ３と電気的に接続されている。第１端子Ｐａは、第３スイッチＳＷ３を介して第３端部Ｅ３と電気的に接続されている。すなわち、第３スイッチＳＷ３のソース電極ＳＥ３は第３端部Ｅ３に接続され、第３スイッチＳＷ３のドレイン電極ＤＥ３は周辺配線Ｌａを介して第１端子Ｐａに接続されている。第３スイッチＳＷ３のゲート電極ＧＥ３は、周辺配線Ｌｃを介して端子Ｐｃに接続されている。
なお、ここでのソース電極ＳＥはドレイン電極と言い換えることができ、ここでのドレイン電極ＤＥはソース電極と言い換えることができる。

【0034】

図６に示した電位Ｖ４は、端子Ｐｃ及びＰｅにそれぞれ供給される。また、電位Ｖ２は、第１端子Ｐａに供給される第１電位に相当する。電位Ｖ３は、第２端子Ｐｂに供給される第２電位に相当する。
第１乃至第３スイッチＳＷ１乃至ＳＷ３が導通状態である期間（あるいは、電位Ｖ４がハイ電位ＶＨである期間）において、第１電位Ｖ２が第１端子Ｐａから供給されることにより、第３端部Ｅ３は第１電位Ｖ２に設定される。また、この期間において、第２電位Ｖ３が第２端子Ｐｂから供給されることにより、第２端部Ｅ２は第２電位Ｖ３に設定される。第１電位Ｖ２が第２電位Ｖ３より高い場合、第１配線Ｓ１及び第２配線Ｓ２には、第３端部Ｅ３の第１電位Ｖ２と第２端部Ｅ２の第２電位Ｖ３との差分の絶対値に相当する電圧｜Ｖ２－Ｖ３｜が印加され、第１配線Ｓ１及び第２配線Ｓ２に直流電流が流れる。
なお、信号線Ｓｎ－１及びＳｎは、第１領域Ａ１でスイッチＳＷｍと電気的に接続されている。また、第２領域Ａ２において、信号線Ｓｎ－１がスイッチＳＷｍ＋１と電気的に接続され、信号線ＳｎがスイッチＳＷｍ＋２と電気的に接続されている。

【0035】

このような第２構成例によれば、第１構成例と同様の効果が得られる。加えて、２本の信号線を通る経路で直流電流を流すことができ、第１構成例と比較して、周辺配線及び端子の個数を削減することができる。

【0036】

図８は、本実施形態の第３構成例の表示パネルＰＮＬを示す図である。図示した第３構成例は、図５に示した第１構成例と比較して、第１スイッチＳＷ１及び第２スイッチＳＷ２が非表示部ＮＤＡで直列に接続されている点で相違している。第１スイッチＳＷ１のソース電極ＳＥ１は周辺配線Ｌｄを介して端子Ｐｄに接続され、第１スイッチＳＷ１のドレイン電極ＤＥ１は接続端子ＴＣに接続されている。第１スイッチＳＷ１のゲート電極ＧＥ１は、周辺配線Ｌｃを介して端子Ｐｃに接続されている。第２スイッチＳＷ２のソース電極ＳＥ２は非表示部ＮＤＡにおいて信号線Ｓ１に接続され、第２スイッチＳＷ２のドレイン電極ＤＥ２は周辺配線Ｌｂを介して端子Ｐｂに接続されている。第２スイッチＳＷ２のゲート電極ＧＥ２は、周辺配線Ｌａを介して端子Ｐａに接続されている。
このような第３構成例によれば、信号線Ｓ１のうち、特にドライバＩＣ１へ接続するための引き出し配線となる、ソース電極ＳＥ２に接続された位置と接続端子ＴＣとの間の区間をエージング処理することができる。

【0037】

図９は、本実施形態の第４構成例の表示パネルＰＮＬを示す図である。図示した第４構成例は、上記の各構成例と比較して、第１スイッチＳＷ１を覆うシールド電極ＳＬが設けられた点で相違している。シールド電極ＳＬは、接続端子ＴＢと接続端子ＴＣとの間に配置されている。また、図中に一点鎖線で示したドライバＩＣ１が接続端子ＴＢ及びＴＣに接続された場合、シールド電極ＳＬは、複数のスイッチＳＷ１乃至ＳＷｍと、ドライバＩＣとの間に位置する。シールド電極ＳＬの電位は、例えばコモン電位などの固定電位であるが、接地電位であってもよい。図示した例では、シールド電極ＳＬは、コモン電位の電源端子ＰＴに接続されている。電源端子ＰＴは、ドライバＩＣ１に接続される接続端子ＴＣであってもよいし、フレキシブルプリント回路基板２に接続される接続端子ＴＡであってもよい。また、電源端子ＰＴは、例えばコモン線ＣＬなどの固定電位の配線と電気的に接続されていてもよい。

【0038】

図１０は、図９に示したシールド電極ＳＬ及び第１スイッチＳＷ１を示す平面図である。ゲート電極ＧＥ１は、周辺配線Ｌｅと一体的に形成されている。また、ゲート電極ＧＥ１は、ドレイン電極ＤＥ１とソース電極ＳＥ１との間に位置している。ドレイン電極ＤＥ１は、信号線Ｓ１に接続されるとともに、コンタクトホールＣＨＤを通して半導体層ＳＣ１にコンタクトしている。ソース電極ＳＥ１は、信号線Ｓ２に接続されるとともに、コンタクトホールＣＨＳを通して半導体層ＳＣ１にコンタクトしている。シールド電極ＳＬは、図中に点線で示したように、周辺配線Ｌｅ及び第１スイッチＳＷ１と重畳している。

【0039】

図１１は、図１０に示したシールド電極ＳＬ及び第１スイッチＳＷ１のＡ－Ａ’線に沿った断面図である。半導体層ＳＣ１は、絶縁層１１と絶縁層１２との間に位置している。ゲート電極ＧＥ１は、絶縁層１２と絶縁層１３との間に位置している。コンタクトホールＣＨＳ及びＣＨＤは、絶縁層１２及び１３を半導体層ＳＣ１まで貫通している。ソース電極ＳＥ１及びドレイン電極ＤＥ１は、絶縁層１３と絶縁層１４との間に位置し、それぞれコンタクトホールＣＨＳ及びＣＨＤを通して半導体層ＳＣ１にコンタクトしている。シールド電極ＳＬは、絶縁層１４の上に位置し、絶縁層１５によって覆われている。第１スイッチＳＷ１とシールド電極ＳＬとの間に位置する絶縁層１４は、有機絶縁層である。図示した例では、シールド電極ＳＬは、図４に示した共通電極ＣＥと同一層に位置し、共通電極ＣＥと同一材料である透明導電材料によって形成されている。絶縁層１５は、シールド電極ＳＬを保護する保護層として機能する。なお、シールド電極ＳＬは、絶縁層１５の上に位置していてもよく、画素電極ＰＥと同一材料によって形成されていてもよい。また、シールド電極ＳＬは、金属材料によって形成されていてもよい。

【0040】

このような第４構成例によれば、第１スイッチＳＷ１のドレイン電極ＤＥ１及びソース電極ＳＥ１がそれぞれ信号線Ｓ１及びＳ２に接続されているが、第１スイッチＳＷ１は、シールド電極ＳＬによって覆われている。このため、信号線Ｓ１及びＳ２のリップルノイズがシールド電極ＳＬによってシールドされるため、リップルノイズのドライバＩＣ１への伝達が抑制される。したがって、リップルノイズに起因したドライバＩＣ１の誤動作を抑制することができる。
また、第１スイッチＳＷ１とシールド電極ＳＬとの間に位置する絶縁層１４は、有機絶縁層であり、絶縁層１１乃至１３と比較して、厚い膜厚を有している。このため、第１スイッチＳＷ１とシールド電極ＳＬとの間に薄い絶縁層が位置する場合と比較して、リップルノイズのシールド効果をより高めることができる。
また、シールド電極ＳＬは、保護層としての絶縁層１５によって覆われているため、シールド電極ＳＬの上方に実装されたドライバＩＣとの電気的な絶縁が確保される。

【0041】

以上説明したように、本実施形態によれば、信頼性の低下を抑制することが可能な表示装置を提供することができる。

【0042】

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0043】

ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＤＡ…表示部
ＮＤＡ…非表示部 Ａ１…第１領域 Ａ２…第２領域
Ｓ…信号線（配線） Ｅ…端部 ＳＷ スイッチ Ｐ…端子
ＳＬ…シールド電極
１…ドライバＩＣ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】