特許 7079158 ボルテージレギュレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-05-24

(45)【発行日】2022-06-01

(54)【発明の名称】ボルテージレギュレータ

(51)【国際特許分類】

   G05F 1/56 20060101AFI20220525BHJP

【ＦＩ】

G05F1/56 310C

【請求項の数】 4

(21)【出願番号】P 2018122105

(22)【出願日】2018-06-27

(65)【公開番号】P2020004032

(43)【公開日】2020-01-09

【審査請求日】2021-05-18

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】原田 範行

【審査官】麻生 哲朗

(56)【参考文献】

【文献】特開２００２－０３２１３３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１０／００５２６３５（ＵＳ，Ａ１）

【文献】特開２００４－０２１５７７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０５Ｆ １／５６

(57)【特許請求の範囲】

【請求項1】

ソースが入力端子に接続され、ドレインが出力端子に接続された出力トランジスタと、
前記出力端子と接地端子の間に接続された分圧回路と、
前記分圧回路の出力端子が一方の入力端子に接続され、基準電圧源の出力端子が他方の入力端子に接続され、出力端子が前記出力トランジスタのゲートに接続された誤差増幅器と、
前記出力端子と前記分圧回路の出力端子の間に接続された位相補償回路と、
前記入力端子にソースが接続され、前記位相補償回路にドレインが接続された補助トランジスタと、
前記出力トランジスタのゲートと前記補助トランジスタのゲートの間に接続されたオフセット電圧源と、を備え、
前記補助トランジスタのゲートの電圧は前記出力トランジスタのゲートの電圧より前記オフセット電圧源の電圧だけ高い
ことを特徴とするボルテージレギュレータ。

【請求項2】

前記オフセット電圧源は、電流源から電流を供給される抵抗素子である
ことを特徴とする請求項１に記載のボルテージレギュレータ。

【請求項3】

前記オフセット電圧源は、ゲートにバイアス電圧が供給されるＭＯＳトランジスタである
ことを特徴とする請求項１に記載のボルテージレギュレータ。

【請求項4】

前記オフセット電圧源は、ダイオード素子である
ことを特徴とする請求項１に記載のボルテージレギュレータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ボルテージレギュレータに関し、より詳しくはボルテージレギュレータの位相補償回路に関する。

【背景技術】

【0002】

図３は、従来のボルテージレギュレータを示す回路図である。
従来のボルテージレギュレータ２００は、誤差増幅器２１と、基準電圧源２２と、出力トランジスタ２３と、分圧回路２４と、抵抗２５と、コンデンサ２６と、補助トランジスタ２７と、入力端子１０１と、出力端子１０２と、を備えている。

【0003】

誤差増幅器２１は、反転入力端子に基準電圧源２２の出力端子が接続され、非反転入力端子に分圧回路２４の出力端子が接続される。出力トランジスタ２３は、ソースが入力端子１０１に接続され、ドレインが出力端子１０２に接続され、ゲートが誤差増幅器２１の出力端子に接続されている。分圧回路２４は、出力端子１０２と接地端子１０３の間に接続される。抵抗２５とコンデンサ２６は、出力端子１０２と分圧回路２４の出力端子の間に接続されている。補助トランジスタ２７は、ソースが入力端子１０１に接続され、ドレインが抵抗２５とコンデンサ２６の接続点に接続され、ゲートが誤差増幅器２１の出力端子に接続される。

【0004】

以上のような構成をしたボルテージレギュレータ２００は、抵抗２５とコンデンサ２６と補助トランジスタ２７で位相補償回路を構成し、補助トランジスタ２７を流れる電流と抵抗２５に生成した位相補償信号をコンデンサ２６を介して誤差増幅器２１の非反転入力端子に帰還信号として戻すことにより位相補償している。

【0005】

ボルテージレギュレータ２００は、期待される位相補償効果を得るために、出力トランジスタ２３が飽和領域で動作するとき補助トランジスタ２７も飽和領域で動作することが必要である。従って、補助トランジスタ２７は、ソース・ドレイン間電圧Ｖｄｓがオーバードライブ電圧（Ｖｇｓ－Ｖｔｈ）より大きくなければならない。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２００２－３２１３３号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、従来技術のボルテージレギュレータにおいて、補助トランジスタ２７のソース・ドレイン間電圧Ｖｄｓは、入出力端子間の電圧より抵抗２５の電圧降下分小さい値となる。従って、期待される位相補償効果を得るために、補助トランジスタ２７が飽和領域で動作させるには、入出力端子間の電圧差を抵抗２５による電圧降下分大きくする必要があり、入出力電圧差を小さくできないという課題があった。

【0008】

本発明は上記課題に鑑みてなされ、入出力電圧差が小さい場合でも安定して動作する位相補償回路を備えたボルテージレギュレータを提供する。

【課題を解決するための手段】

【0009】

本発明のボルテージレギュレータは、ソースが入力端子に接続され、ドレインが出力端子に接続された出力トランジスタと、前記出力端子と接地端子の間に接続された分圧回路と、前記分圧回路の出力端子が一方の入力端子に接続され、基準電圧源の出力端子が他方の入力端子に接続され、出力端子が前記出力トランジスタのゲートに接続された誤差増幅器と、前記出力端子と前記分圧回路の出力端子の間に接続された位相補償回路と、前記入力端子にソースが接続され、前記位相補償回路にドレインが接続された補助トランジスタと、を備え、前記補助トランジスタのゲートは、前記誤差増幅器の出力端子とオフセット電圧源を介して接続されたことを特徴とする。

【発明の効果】

【0010】

本発明のボルテージレギュレータによれば、位相補償回路を構成する補助トランジスタのゲートにオフセット電圧源を備えたので、入出力電圧差が小さい場合においても、位相補償回路は安定して動作することが出来る。

【図面の簡単な説明】

【0011】

【図1】本実施形態のボルテージレギュレータを示す回路図である。

【図2】本実施形態の位相補償回路の一例を示す回路図である。

【図3】従来のボルテージレギュレータを示す回路図である。

【発明を実施するための形態】

【0012】

図１は、本実施形態のボルテージレギュレータを示す回路図である。
本実施形態のボルテージレギュレータ１００は、誤差増幅器１１と、基準電圧源１２と、出力トランジスタ１３と、分圧回路１４と、抵抗１５と、コンデンサ１６と、補助トランジスタ１７と、オフセット電圧源１８と、入力端子１０１と、出力端子１０２と、を備えている。

【0013】

誤差増幅器１１は、反転入力端子に基準電圧源１２の出力端子が接続され、非反転入力端子に分圧回路１４の出力端子が接続される。出力トランジスタ１３は、ソースが入力端子１０１に接続され、ドレインが出力端子１０２に接続され、ゲートが誤差増幅器１１の出力端子に接続されている。分圧回路１４は、出力端子１０２と接地端子１０３の間に接続される。抵抗１５とコンデンサ１６は、出力端子１０２と分圧回路１４の出力端子の間に接続されている。補助トランジスタ１７は、ソースが入力端子１０１に接続され、ドレインが抵抗１５とコンデンサ１６の接続点に接続される。オフセット電圧源１８は、誤差増幅器１１の出力端子と補助トランジスタ１７のゲートとの間に接続される。

【0014】

ボルテージレギュレータ１００は、出力端子１０２の出力電圧Ｖｏｕｔを分圧回路１４で分圧した帰還電圧と、基準電圧源１２の基準電圧とを誤差増幅器１１で比較し、その比較結果によって出力トランジスタ１３のゲート電圧を制御することにより、出力端子１０２の出力電圧Ｖｏｕｔが所望の電圧に保持される。

【0015】

抵抗１５とコンデンサ１６とオフセット電圧源１８と補助トランジスタ１７は、位相補償回路を構成する。位相補償信号は、補助トランジスタ１７に流れる電流と抵抗１５とによりを生成される。誤差増幅器１１は、位相補償信号がコンデンサ１６を介して誤差増幅器１１の非反転入力端子に帰還されることで位相補償される。

【0016】

出力トランジスタ１３が飽和領域で動作するための条件は、入力電圧をＶｉｎ、出力電圧をＶｏｕｔ、閾値電圧をＶｔｈ、ゲート・ソース間電圧をＶｇｓとすると（１）式で表される。
（Ｖｉｎ－Ｖｏｕｔ）≧（Ｖｇｓ－Ｖｔｈ） （１）

【0017】

同様に、補助トランジスタ１７が飽和領域で動作するための条件は、オフセット電圧源１８のオフセット電圧をΔＶｏｓ、閾値電圧をＶｔｈ、抵抗１５の抵抗値をＲｍ、抵抗１５に流れる電流をＩｍとすると（２）式で表される。
（Ｖｉｎ－Ｖｏｕｔ－Ｉｍ×Ｒｍ）≧（Ｖｇｓ－ΔＶｏｓ－Ｖｔｈ） （２）

【0018】

（１）式と（２）式より、オフセット電圧ΔＶｏｓを抵抗１５による電圧降下（Ｉｍ×Ｒｍ）以上に設定することによって、補助トランジスタは出力トランジスタと同様の入出力電圧差において飽和領域で動作させることが可能である。従って、位相補償回路は、より広い入出力電圧の条件において所望の位相補償効果を得ることができる。

【0019】

図２は、本実施形態のボルテージレギュレータのオフセット電圧源１８の一例を示す回路図である。

【0020】

オフセット電圧源１８は、入力端子１０１と誤差増幅器１１の出力端子との間に直列に接続された電流源と抵抗を用いて構成した。オフセット電圧源１８は、電流源と抵抗の接続点の出力端子が補助トランジスタ１７のゲートに接続される。

【0021】

図２のようなオフセット電圧源１８において、オフセット電圧ΔＶｏｓは、電流源の電流値をＩｂ、抵抗の抵抗値をＲｂとすると（３）式で表される。
ΔＶｏｓ=Ｉｂ×Ｒｂ （３）

【0022】

図２のように構成したオフセット電圧源１８は、電流源の電流値や抵抗の抵抗値をトリミング等の手段で調整できるようにして、オフセット電圧ΔＶｏｓを所望の値にすることが可能である。

【0023】

以上説明したように、本実施形態のボルテージレギュレータの位相補償回路によれば、より広い入出力電圧条件において、期待した位相補償効果が得られるため、安定した出力電圧Ｖｏｕｔを得ることが出来る。

【0024】

なお、オフセット電圧源１８の抵抗は、ゲートが定電圧でバイアスされたＭＯＳトランジスタを用いても同様の効果がある。その場合のオフセット電圧ΔＶｏｓは、トランジスタのオン抵抗値をＲｏｎとすると（４）式で表される。
ΔＶｏｓ=Ｉｂ×Ｒｏｎ （４）

【0025】

また、オフセット電圧源１８の抵抗は、ダイオードやゲートとソースを共通としたＭＯＳトランジスタを用いても同様の効果がある。その場合のオフセット電圧ΔＶｏｓは、ダイオードの順方向電圧をＶｆとすると（５）式で表される。
ΔＶｏｓ=Ｖｆ （５）

【符号の説明】

【0026】

１１ 誤差増幅器
１２ 基準電圧源
１４ 分圧回路
１８ オフセット電圧源

【図1】

【図2】

【図3】