ホーム > 特許ランキング > ＧＮ Ｈｅａｒｉｎｇ Ａ／Ｓ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-06-02
(45)【発行日】2022-06-10
(54)【発明の名称】スイッチド・キャパシタＤＣ－ＤＣコンバータを備える補聴器
(51)【国際特許分類】
H02M 3/07 20060101AFI20220603BHJP
H04R 25/00 20060101ALI20220603BHJP
【ＦＩ】
H02M3/07
H04R25/00 H
【請求項の数】
14
【外国語出願】
(21)【出願番号】P 2017210316
(22)【出願日】2017-10-31
(65)【公開番号】P2018113845
(43)【公開日】2018-07-19
【審査請求日】2020-10-01
(31)【優先権主張番号】16197041.3
(32)【優先日】2016-11-03
(33)【優先権主張国・地域又は機関】EP
(73)【特許権者】
【識別番号】503021401
【氏名又は名称】ジーエヌ ヒアリング エー／エス
【氏名又は名称原語表記】ＧＮ Ｈｅａｒｉｎｇ Ａ／Ｓ
【住所又は居所原語表記】Ｌａｕｔｒｕｐｂｊｅｒｇ ７， ２７５０ Ｂａｌｌｅｒｕｐ， Ｄｅｎｍａｒｋ
(74)【代理人】
【識別番号】110000110
【氏名又は名称】弁理士法人 快友国際特許事務所
(72)【発明者】
【氏名】デニス オーランド ラーセン
(72)【発明者】
【氏名】イヴァン ハラルド ホルガー ヨルゲンセン
(72)【発明者】
【氏名】マーティン ヴィンター
【審査官】柳下 勝幸
(56)【参考文献】
【文献】特開２０１５－１４４４２９（ＪＰ，Ａ）
【文献】特表２００２－５３５９４４（ＪＰ，Ａ）
【文献】特表２０１３－５１９３２６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／０７
Ｈ０４Ｒ ２５／００
(57)【特許請求の範囲】
【請求項1】
バッテリ電源電圧を提供する充電式バッテリ電源と、前記バッテリ電源電圧に結合されたＤＣ入力を備えており、前記バッテリ電源電圧をより高いまたはより低いＤＣ出力電圧に変換するためのスイッチド・キャパシタＤＣ－ＤＣコンバータと、
前記ＤＣ出力電圧に接続されている少なくとも１つの能動回路であって、少なくとも１つの能動回路の能動構成要素に通電するための前記少なくとも１つの能動回路と、を備えており、
前記スイッチド・キャパシタＤＣ－ＤＣコンバータが、
クロック信号を生成するように構成されたクロック発生器と、
前記クロック信号から導出される第１および第２の非重複クロック位相によって駆動されるスイッチ・アレイを備えるチャージ・ポンプ回路であって、前記スイッチ・アレイが、第１のクロック位相において、前記ＤＣ入力電圧からフライング・キャパシタを充電し、第２のクロック位相において、前記ＤＣ出力電圧に接続された出力キャパシタに前記フライング・キャパシタを放電するように構成された、チャージ・ポンプ回路と、
出力電圧レギュレータと
を備え、前記出力電圧レギュレータが、
ＤＣ基準電圧を受け取るための基準電圧入力、および前記ＤＣ出力電圧を表すフィードバック電圧を受け取るためのフィードバック電圧入力と、
前記ＤＣ基準電圧と前記フィードバック電圧とを組み合わせて制御信号を決定するように構成された誤差信号発生器と、
前記制御信号を受信してローパス・フィルタリングし、ローパス・フィルタリングされた制御信号を生成するように構成されたループ・フィルタと、
所定のサンプリング周波数において前記ローパス・フィルタリングされた制御信号を対応するデジタル制御信号に変換するように構成された多レベル量子化器と、
前記クロック信号およびデジタル制御信号に基づいて前記チャージ・ポンプ回路のための前記第１および第２の非重複クロック位相を生成するように構成されたスイッチ・アレイ・コントローラと
を備える、補聴器。
【請求項2】
前記少なくとも１つの能動回路が、Ｄ級出力増幅器を備える、請求項１に記載の補聴器。
【請求項3】
制御および処理回路をさらに備え、前記制御および処理回路が、第１のオーディオ信号を受信するための第１のオーディオ入力チャネルと、
ユーザの聴力損失に応じて補償されたマイクロフォン信号を生成するための前記オーディオ信号を受信し処理するための信号プロセッサと
を備えており、
前記補償されたマイクロフォン信号が、小型レシーバまたはスピーカに印加するための所定の変調周波数における変調出力信号を生成するために前記Ｄ級出力増幅器のオーディオ入力に印加される、請求項２に記載の補聴器。
【請求項4】
前記クロック発生器が、２～８の固定クロック周波数などの、個別に選択可能な固定クロック周波数の定義済みのセットを生成するように構成された、請求項１に記載の補聴器。
【請求項5】
前記少なくとも１つの能動回路が、Ｄ級出力増幅器を備えており、
前記出力電圧レギュレータが、前記Ｄ級出力増幅器の前記所定の変調周波数に従って、前記固定クロック周波数の定義済みのセットからクロック周波数を選択するように構成された、請求項４に記載の補聴器。
【請求項6】
前記固定クロック周波数の定義済みのセットの各クロック周波数が、前記Ｄ級出力増幅器の前記所定の変調周波数の整数倍である、請求項５に記載の補聴器。
【請求項7】
前記スイッチド・キャパシタＤＣ－ＤＣコンバータの前記クロック信号が、前記Ｄ級出力増幅器の前記所定の変調周波数を設定するクロック信号と同期している、請求項５または６に記載の補聴器。
【請求項8】
前記充電式バッテリ電源が、少なくとも１つのリチウム・イオン・バッテリ・セルを備える、請求項１から７のいずれか一項に記載の補聴器。
【請求項9】
前記多レベル量子化器の所定のサンプリング周波数が、前記クロック信号の前記クロック周波数の２倍に等しい、請求項１から８のいずれか一項に記載の補聴器。
【請求項10】
前記チャージ・ポンプ回路の前記スイッチ・アレイが、複数の制御可能な半導体スイッチを備え、前記複数の制御可能な半導体スイッチの中で、少なくとも第１および第２の制御可能な半導体スイッチが、前記第１のクロック位相によって駆動され、少なくとも第３および第４の制御可能な半導体スイッチが、前記第２のクロック位相によって駆動される、請求項１から９のいずれか一項に記載の補聴器。
【請求項11】
前記第１および第２の制御可能な半導体スイッチが各々、前記第１のクロック位相からそれぞれ導出されるスイッチ・セグメント制御信号の第１および第２のセットによって駆動される複数の個別に制御可能なスイッチ・セグメントを備え、前記第３および第４の制御可能な半導体スイッチの各々が、前記第２のクロック位相からそれぞれ導出されるスイッチ・セグメント制御信号の第３および第４のセットによって駆動される複数の個別に制御可能なスイッチ・セグメントを備える、請求項１０に記載の補聴器。
【請求項12】
前記出力電圧レギュレータが、前記第１、第２、第３、および第４の制御可能な半導体スイッチのうちの１つまたは複数について、前記デジタル制御信号の振幅に従って、前記複数の個別に制御可能なスイッチ・セグメントのそれぞれのセグメント・サブセットを選択するように構成された、請求項１１に記載の補聴器。
【請求項13】
前記出力電圧レギュレータが、前記スイッチ・セグメント制御信号の第１のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第１の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように、および／または、
前記スイッチ・セグメント制御信号の第２のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第２の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように、および／または、
前記スイッチ・セグメント制御信号の第３のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第３の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように、および／または、
前記スイッチ・セグメント制御信号の第４のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第４の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように構成された、請求項１１または１２に記載の補聴器。
【請求項14】
前記出力電圧レギュレータが、前記デジタル制御信号の前記振幅に従って、前記固定クロック周波数の定義済みのセットの個々のクロック周波数間で切り替えるように構成された、請求項１３に記載の補聴器。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、バッテリ電源電圧を提供する充電式バッテリ電源と、バッテリ電源電圧をより高いまたはより低いＤＣ出力電圧に変換するための、バッテリ電源電圧に結合されたＤＣ入力を備えるスイッチド・キャパシタＤＣ－ＤＣコンバータと、を備える補聴器に関する。補聴器は、少なくとも１つの能動回路の能動構成要素に通電するための、ＤＣ出力電圧に接続された少なくとも１つの能動回路を備える。
【背景技術】
【0002】
スイッチド・キャパシタＤＣ－ＤＣ電力コンバータは、当該技術分野で公知であり、これまでに様々なタイプのポータブル通信デバイスにおいて適用されてきた。スイッチド・キャパシタＤＣ－ＤＣ電力コンバータは、ポータブル・デバイスの充電式バッテリなどのエネルギー源または電源からのＤＣ入力電圧を、様々なタイプの集積回路および他の能動構成要素に給電するのに適した、より高いまたはより低いＤＣ出力電圧に変換するために利用される。スイッチド・キャパシタＤＣ－ＤＣ電力コンバータは、インダクタの磁場内にエネルギーを蓄積しないので、インダクタ・ベースの対応物と比較して特定の魅力的な特性、たとえば、比較的低レベルのＥＭＩを有する。スイッチド・キャパシタＤＣ－ＤＣ電力コンバータは、小さいサイズと、高いエネルギー変換効率を有することができる。スイッチド・キャパシタＤＣ－ＤＣ電力コンバータの異なるトポロジは、トポロジに依存する最適電圧変換比、たとえば、１：２または１：３の昇圧変換ならびに２：１および３：１の降圧変換を有するＤＣ電圧昇圧（すなわちブースト）およびＤＣ電圧降圧（すなわちバック）を提供することができる。
【発明の概要】
【発明が解決しようとする課題】
【0003】
しかしながら、広範囲の負荷にわたるより高い電力変換効率、電磁ノイズ放射のさらなる低減、ＤＣ出力電圧における低減した電圧リプル、改善された電源レギュレーション、および改善された負荷レギュレーションなどの、改善された性能特性を有するスイッチド・キャパシタＤＣ－ＤＣ電力コンバータを提供する必要性が当該技術分野に残っている。スイッチド・キャパシタＤＣ－ＤＣコンバータは、小さいバッテリ容量と組み合わせたハウジングまたはカスタム・シェルのコンパクトな寸法が、典型的には、電源回路のサイズ、電力変換効率、および電磁放射に厳しい制約を課す補聴器に給電するために大変有用である。さらに、磁気／インダクタ・ベースのＤＣ－ＤＣ電力コンバータによって生成される磁場放射は、補聴器内に存在するＲＦワイヤレス・トランシーバのＲＦ信号の受信および送信を妨げる傾向がある。
【課題を解決するための手段】
【0004】
本発明の第１の態様は、バッテリ電源電圧を提供する充電式バッテリ電源を備える補聴器に関する。前記補聴器は、前記バッテリ電源電圧をより高いまたはより低いＤＣ出力電圧に変換するための、前記バッテリ電源電圧に結合されたＤＣ入力を備えるスイッチド・キャパシタＤＣ－ＤＣコンバータを備えている。前記補聴器の少なくとも１つの能動回路は、少なくとも１つの能動回路の能動構成要素に通電するために、前記ＤＣ出力電圧に接続されている。
【0005】
補聴器は、耳かけ型（ＢＴＥ：Ｂｅｈｉｎｄ－ｔｈｅ－Ｅａｒ）、耳あな型（ＩＴＥ：Ｉｎ－ｔｈｅ－Ｅａｒ）、外耳道挿入型（ＩＴＣ：Ｉｎ－ｔｈｅ－Ｃａｎａｌ）、完全外耳道挿入型（ＣＩＣ：Ｃｏｍｐｌｅｔｅｌｙ－ｉｎ－Ｃａｎａｌ）などの任意の公知のハウジング・スタイルに応じたハウジングまたはシェルを備えることができる。補聴器は、補聴器の外部環境から音をピックアップし、それに応答して第１のオーディオ信号を生成するための１つまたは複数のマイクロフォンを備えることができる。
【0006】
少なくとも１つの能動回路は、１つまたは複数のオーディオ信号、たとえば、マイクロフォンまたは補聴器のマイクロフォンによってピックアップされた会話または音楽を増幅する、圧縮する、フィルタリングする、ビームフォーミングするなどの、補聴器のそれぞれの処理機能を実行するように構成された複数の能動回路または回路ブロックを備えることができる。少なくとも１つの能動回路は、デジタル論理回路、またはアナログ回路、またはその両方の組合せを形成する複数の相互接続されたトランジスタを備えることができる。前記少なくとも１つの能動回路は、以下により詳細に説明するＤ級出力増幅器を備えることができる。
【0007】
充電式バッテリ電源は、スイッチド・キャパシタＤＣ－ＤＣコンバータのＤＣ入力にバッテリ電源電圧を供給する少なくとも１つのリチウム・イオン・バッテリ・セルを備えることができる。リチウム・イオン・バッテリ・セルは、約４．０Ｖにおける公称バッテリ電圧を供給するので、スイッチド・キャパシタＤＣ－ＤＣコンバータは、補聴器の少なくとも１つの能動回路に約１．２ＶのＤＣ出力電圧を提供するために、少なくとも１つのリチウム・イオン・バッテリ・セルの充電状態に応じて２：１および／または３：１の割合でバッテリ電源電圧を降圧するように構成され得る。以下で説明するように、約１．２Ｖの後者の電圧は、しばしば、Ｄ級出力増幅器および補聴器の他の能動回路に最適またはほぼ最適である。しかしながら、スイッチド・キャパシタＤＣ－ＤＣコンバータが、１．２Ｖ未満の公称バッテリ電圧を供給する他のタイプの充電式バッテリ電源については、特定の割合、たとえば、１：２および／または１：３でバッテリ電源電圧を昇圧するように構成され得ることを当業者は理解するであろう。
【0008】
前記補聴器の前記少なくとも１つの能動回路は、制御および処理回路をさらに備えており、前記制御および処理回路が、第１のオーディオ信号を受信するための第１のオーディオ入力チャネルと、ユーザの聴力損失に応じて補償されたマイクロフォン信号を生成するための前記オーディオ信号を受信し処理するための信号プロセッサと、を備えており、前記補償されたマイクロフォン信号が、小型レシーバまたはスピーカに印加するための所定の変調周波数における変調出力信号を生成するために前記Ｄ級出力増幅器のオーディオ入力に印加される。
【0009】
補聴器の信号プロセッサは、専用デジタル論理回路、ソフトウェア・プログラマブル・プロセッサ、またはそれらの任意の組合せを備えることができる。本明細書で使用される「プロセッサ」、「信号プロセッサ」、「コントローラ」、「システム」などという用語は、ハードウェア、ハードウェアおよびソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアのいずれかの、マイクロプロセッサまたはＣＰＵ関連のエンティティを指すことを意図している。たとえば、「プロセッサ」、「信号プロセッサ」、「コントローラ」、「システム」などは、プロセッサ上で動作するプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行スレッド、および／またはプログラムであってもよいが、そうであることに限定されない。例示として、「プロセッサ」、「信号プロセッサ」、「コントローラ」、「システム」などという用語は、プロセッサ上で動作するアプリケーションと、ハードウェア・プロセッサの両方を指す。１つまたは複数の「プロセッサ」、「信号プロセッサ」、「コントローラ」、「システム」など、またはそれらの任意の組合せは、プロセスおよび／または実行スレッド内に存在してもよく、１つまたは複数の「プロセッサ」、「信号プロセッサ」、「コントローラ」、「システム」など、またはそれらの任意の組合せは、おそらくは他のハードウェア回路と組み合わせて１つのハードウェア・プロセッサ上に局在化されてもよく、および／または、おそらくは他のハードウェア回路と組み合わせて２つ以上のハードウェア・プロセッサ間に分散されてもよい。また、プロセッサ（または同様の用語）は、信号処理を実行することができる任意の構成要素または構成要素の任意の組合せであり得る。たとえば、信号プロセッサは、ＡＳＩＣプロセッサ、ＦＰＧＡプロセッサ、汎用プロセッサ、マイクロプロセッサ、回路構成要素、または集積回路であり得る。
【0010】
補聴器は、ワイヤレス変調されたオーディオ信号を受信するための、第１のオーディオ入力チャネルに結合されたワイヤレス・レシーバと、ワイヤレス・オーディオ信号を抽出し、ワイヤレス・オーディオ信号を第１のオーディオ入力チャネルまたは第２のオーディオ入力に結合するための、ワイヤレス・レシーバに結合されたデコーダとを備えることができる。ワイヤレス・レシーバは、ＲＦアンテナまたは磁気アンテナなどの、選択されたタイプのワイヤレス送信のための適切なアンテナを備えることができる。ＲＦアンテナは、たとえば、Ｂｌｕｅｔｏｏｔｈ（登録商標）規格またはＢｌｕｅｔｏｏｔｈ Ｌｏｗ ｅｎｅｒｇｙ（Ｂｌｕｅｔｏｏｔｈ ＬＥ）規格に従ってワイヤレス変調されたオーディオ信号を受信するために構成され得る。代替的には、たとえば、磁気結合に基づいて、はるかに低い周波数の通信が適用されてもよく、その場合、磁気アンテナは、従来のテレコイルを備えてもよい。
【0011】
補聴器は、聴力損失を補償したマイクロフォン信号に基づいて変調出力信号を供給するように構成された、レシーバ、スピーカ、埋込み電極型トランスデューサなどの、出力トランスデューサを追加で備えてもよい。聴覚出力信号は、補聴器ユーザの聴覚システムによって音として知覚される。
【0012】
前記スイッチド・キャパシタＤＣ－ＤＣコンバータの好ましい実施形態は、クロック信号を生成するように構成されたクロック発生器と、前記クロック信号から導出される第１および第２の非重複クロック位相によって駆動されるスイッチ・アレイを備えるチャージ・ポンプ回路であって、前記スイッチ・アレイが、第１のクロック位相において、前記ＤＣ入力電圧からフライング・キャパシタを充電し、第２のクロック位相において、前記ＤＣ出力電圧に接続された出力キャパシタに前記フライング・キャパシタを放電するように構成された、チャージ・ポンプ回路と、を備えている。前記スイッチド・キャパシタＤＣ－ＤＣコンバータはさらに、出力電圧レギュレータを備え、前記出力電圧レギュレータが、ＤＣ基準電圧を受け取るための基準電圧入力、および前記ＤＣ出力電圧を表すフィードバック電圧を受け取るためのフィードバック電圧入力と、前記ＤＣ基準電圧と前記フィードバック電圧とを組み合わせて制御信号を決定するように構成された誤差信号発生器と、前記制御信号を受信してローパス・フィルタリングし、ローパス・フィルタリングされた制御信号を生成するように構成されたループ・フィルタと、所定のサンプリング周波数において前記ローパス・フィルタリングされた制御信号を対応するデジタル制御信号に変換するように構成された多レベル量子化器と、前記クロック信号およびデジタル制御信号に基づいて前記チャージ・ポンプ回路のための前記第１および第２の非重複クロック位相を生成するように構成されたスイッチ・アレイ・コントローラと、を備えている。
【0013】
多レベル量子化器のサンプリング周波数は、約５００ｋＨｚよりも上、たとえば、１ＭＨｚと８ＭＨｚとの間にあってもよい。スイッチド・キャパシタＤＣ－ＤＣコンバータの一実施形態によれば、多レベル量子化器の所定のサンプリング周波数は、第１および第２の非重複クロック位相を介してチャージ・ポンプ回路を駆動するクロック信号の最大クロック周波数の２倍に等しい。チャージ・ポンプ回路は、クロック信号の立ち上がりエッジと立ち下がりエッジの両方で、ＤＣ出力電圧、およびそれに接続された平滑キャパシタまたは出力キャパシタに電荷を転送することができる。これは、ＤＣ出力電圧における電圧リプルが、クロック信号の最大クロック周波数の２倍に位置する周波数成分と、その高調波とを含むことを意味する。本発明の特定の有利な実施形態では、多レベル量子化器は、ローパス・フィルタリングされた制御信号のサンプリングに関連するエイリアシング生成物を抑制するために、クロック信号に同期してサンプリングされ得る。
【0014】
多レベル量子化器、別名Ａ／Ｄコンバータは、正確さ、回路の複雑さ、および電力消費に関する特定のアプリケーションの要件に応じて、２～６の量子化レベルを含むことができる。
【0015】
スイッチ・アレイは、１つまたは複数のフライング・キャパシタをＤＣ入力電圧に選択的に接続し、１つまたは複数のフライング・キャパシタを充電し、１つまたは複数のフライング・キャパシタをＤＣ出力電圧において出力キャパシタに交互に放電させる複数の制御可能な半導体スイッチを備えることができる。スイッチ・アレイの特定の実施形態は、ＤＣ入力電圧とフライング・キャパシタの正端子との間に接続された少なくとも１つのフライング・キャパシタおよび第１の制御可能な半導体スイッチと、フライング・キャパシタの負端子と接地などの負のＤＣ電源レールおよびＤＣ出力電圧のうちの１つとの間に接続された第２の制御可能な半導体スイッチと、フライング・キャパシタの負端子と負のＤＣ電源レールとの間に接続された第３の制御可能な半導体スイッチと、フライング・キャパシタの正端子とＤＣ出力電圧との間に接続された第４の制御可能な半導体スイッチとを備えることができ、第１および第２の制御可能な半導体スイッチは、第１のクロック位相に従ってそれぞれのオン状態とオフ状態との間で切り替えられ、第３および第４の制御可能な半導体スイッチは、第２のクロック位相に従ってそれぞれのオン状態とオフ状態との間で切り替えられる。
【0016】
ループ・フィルタは、アナログ・ローパス・フィルタ、および／またはスイッチド・キャパシタ・ローパス・フィルタなどの離散時間ローパス・フィルタを備えることができる。当業者は、添付図面を参照して以下でさらに詳細に説明するように、ループ・フィルタおよび誤差信号発生器が、たとえばＤＣ基準電圧およびフィードバック電圧を減算し、制御信号をローパス・フィルタリングするように構成された差動入力スイッチド・キャパシタ・フィルタとして一体的に形成され得ることを理解するであろう。
【0017】
ループ・フィルタは、好ましくは、ループ・フィルタの伝達関数が伝達関数の第１のコーナ周波数においてローパス・ポールを含むように、いわゆる比例積分フィルタを含む。第１のコーナ周波数は、本物の積分器の機能を近似するために、１００Ｈｚ未満、または１０Ｈｚ未満など、２００Ｈｚ未満であり得る。ループ・フィルタの伝達関数は、特定の実施形態では、第２のコーナ周波数を含み、第２のコーナ周波数においてゼロであってもよい。第２のコーナ周波数は、好ましくは、第１のコーナ周波数よりもはるかに高く、たとえば、１００倍を超えるなど、少なくとも２０倍高い。第２のコーナ周波数は、オーディオ帯域幅よりも上、たとえば、２０ｋＨｚよりも上に位置してもよい。ループ・フィルタの第１の実施形態の伝達関数は、５０Ｈｚに位置する第１のコーナ周波数と、２６ｋＨｚに位置する第２のコーナ周波数とを有する。
【0018】
スイッチド・キャパシタＤＣ－ＤＣコンバータのいくつかの有用な実施形態は、調節可能なオン抵抗またはコンダクタンスを有する複数の制御可能な半導体スイッチを備える。スイッチド・キャパシタＤＣ－ＤＣコンバータの１つのそのような実施形態は、第１のクロック位相からそれぞれ導出されるスイッチ・セグメント制御信号の第１および第２のセットによって駆動される複数の個別に制御可能なスイッチ・セグメントを各々が備える第１および第２の制御可能な半導体スイッチを備え、第３および第４の制御可能な半導体スイッチの各々は、第２のクロック位相からそれぞれ導出されるスイッチ・セグメント制御信号の第３および第４のセットによって駆動される複数の個別に制御可能なスイッチ・セグメントを備える。スイッチ・アレイの制御可能な半導体スイッチのうちの１つまたは複数は、各々、２～１６の個別に制御可能なスイッチ・セグメントを含むことができる。複数の個別に制御可能なスイッチ・セグメントのそれぞれの抵抗は、実質的に同一であってもよく、または、それらは、たとえば、バイナリ加重方式に従って異なってもよい。
【0019】
出力電圧レギュレータは、第１、第２、第３、および第４の制御可能な半導体スイッチの１つまたは複数について、デジタル制御信号の振幅に従って、複数の個別に制御可能なスイッチ・セグメントのそれぞれのセグメント・サブセットを選択するように構成され得る。出力電圧レギュレータは、たとえば、ＤＣ出力電圧への電荷移動を増加させ、デジタル制御信号の振幅の増加を打ち消すために、デジタル制御信号の振幅の増加とともに、複数の個別に制御可能なセグメントの活性スイッチ・セグメント、すなわち、導通スイッチ・セグメントの数を増加させ、おそらくはその逆も行い、第１、第２、第３、および第４の制御可能な半導体スイッチのうちの１つまたは複数の各々のコンダクタンスが、そのオン状態において、デジタル制御信号の振幅を追跡するように、それぞれのスイッチ・セグメント・サブセットを選択するように構成され得る。デジタル制御信号の振幅の増加は、ＤＣ出力電圧における出力電圧誤差の増加を示し、デジタル制御信号の振幅の減少についてはその逆である。当業者は、問題の制御可能な半導体スイッチのコンダクタンスを最大にするために、いくつかの時間インスタンスにおけるセグメント・サブセットが、個別に制御可能なスイッチ・セグメントのすべてを含んでもよいことを理解するであろう。
【0020】
スイッチド・キャパシタＤＣ－ＤＣコンバータの１つの魅力的な変形は、制御可能な半導体スイッチの状態切替えに関連してスイッチ・セグメントを順次に活性化することによって、徐々にまたは段階的にスイッチ・オンおよびスイッチ・オフされる複数の制御可能な半導体スイッチを備える。１つのそのような実施形態によれば、出力電圧レギュレータは、スイッチ・セグメント制御信号の第１のセットを介して、複数の個別に制御可能なスイッチ・セグメントを順次にオンおよびオフにすることによって、第１の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替える、および／または、スイッチ・セグメント制御信号の第２のセットを介して、複数の個別に制御可能なスイッチ・セグメントを順次にオンおよびオフにすることによって、第２の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替える、および／または、スイッチ・セグメント制御信号の第３のセットを介して、複数の個別に制御可能なスイッチ・セグメントを順次にオンおよびオフにすることによって、第３の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替える、および／または、スイッチ・セグメント制御信号の第４のセットを介して、複数の個別に制御可能なスイッチ・セグメントを順次にオンおよびオフにすることによって、第４の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように構成される。
【0021】
出力電圧レギュレータは、第１、第２、第３、および第４の制御可能な半導体スイッチのうちの１つまたは複数について、デジタル制御信号の振幅が現在の量子化レベルからより大きい量子化レベルに増加されるのに応答して、第１および第２のクロック位相をトグルし、デジタル制御信号の振幅に従って、複数の個別に制御可能なスイッチ・セグメントのそれぞれのセグメント・サブセットを選択するように構成され得る。
【0022】
スイッチド・キャパシタＤＣ－ＤＣコンバータのさらに別の実施形態によれば、クロック発生器は、少なくとも２つのクロック周波数、たとえば、２～８の固定クロック周波数などの、個別に選択可能なクロック周波数の定義済みのセットを生成するように構成される。この実施形態によれば、個別に選択可能な固定クロック周波数は、プログラム可能または調節可能なクロック発生器によって生成されてもよく、後者は、出力電圧レギュレータによって制御される。出力電圧レギュレータは、スイッチド・キャパシタＤＣ－ＤＣコンバータのＤＣ出力電圧を調整するための制御機構を提供するために、デジタル制御信号のレベルまたは振幅に従って、固定クロック周波数の定義済みのセットのこれらの個々のクロック周波数間で切り替えるように構成され得る。出力電圧レギュレータは、たとえば、添付図面を参照して以下でさらに詳細に説明するように、デジタル制御信号の振幅を増加させるためにクロック周波数を増加させ、デジタル制御信号の振幅を減少させるためにクロック周波数を減少させることができる。
【0023】
この固定クロックの定義済みのセットの供給は、システム・レベルの周波数計画を可能にし、この計画では、スイッチド・キャパシタＤＣ－ＤＣコンバータは、システムの残りの部分、たとえば、少なくとも１つの能動回路ブロックが、ノイズに対して感度が低いか、または、少なくとも、たとえば、ＤＣ出力電圧上に存在する、もしくは電磁波すなわちＥＭＩ妨害としてピックアップされるノイズに対して感度が低下する周波数においてのみリプル電圧妨害を発生する。出力電圧レギュレータは、電源のためにスイッチド・キャパシタＤＣ－ＤＣコンバータのＤＣ出力電圧に結合された前述のＤ級出力増幅器の所定の変調周波数に従って、固定クロック周波数の定義済みのセットからクロック周波数を選択するように構成され得る。これは、添付図面を参照して以下でより詳細に説明するように、ノイズ形状の出力信号におけるオーディオ帯域よりも上の量子化ノイズの高いレベルをプッシュするノイズ・シェーピング機構により、Ｄ級出力増幅器が、典型的には、比較的劣悪な電源除去比（ＰＳＲＲ）を有するので、有利である。出力電圧レギュレータの１つのそのような実施形態によれば、固定クロック周波数の定義済みのセットの各クロック周波数は、Ｄ級出力増幅器の所定の変調周波数の整数倍である。Ｄ級出力増幅器の変調周波数は、たとえば、２５０ｋＨｚに設定されてもよく、出力電圧レギュレータの固定クロック周波数の定義済みのセットは、少なくとも、２５０ｋＨｚ、５００ｋＨｚ、および１ＭＨｚ、または少なくとも５００ｋＨｚ、１ＭＨｚ、および１．５ＭＨｚを含む。当業者は、温度変動および構成要素のドリフトなどにもかかわらず、スイッチド・キャパシタＤＣ－ＤＣコンバータのスイッチング周波数と、Ｄ級出力増幅器の変調周波数との間の明確な関係を維持するために、スイッチド・キャパシタＤＣ－ＤＣコンバータのクロック信号が、好ましくは、Ｄ級出力増幅器の所定の変調周波数を設定するクロック信号と同期することを理解するであろう。
【0024】
固定クロック周波数の定義済みのセットの個々のクロック周波数は、２、３、４、８などの整数比によって関連付けられてもよい。固定クロック周波数の定義済みのセットは、たとえば、５００ｋＨｚおよび１ＭＨｚを含んでもよく、または２５０ｋＨｚ、５００ｋＨｚ、１ＭＨｚ、およびオプションで２ＭＨｚを含んでもよい。
【0025】
出力電圧レギュレータは、デジタル制御信号の振幅と、固定クロック周波数の定義済みのセットと、制御可能な半導体スイッチの各々の活性スイッチ・セグメントとの間の結合を指定する所定のテーブルまたは所定の規則に従ってもよい。１つのそのような実施形態では、出力電圧レギュレータは、デジタル制御信号の各振幅を、個別に選択可能な固定クロック周波数の定義済みのセットから選択されたクロック周波数と、複数の個別に制御可能なスイッチ・セグメントのスイッチ・セグメント・サブセットとの特定の組合せにマッピングする所定のテーブルまたは所定の規則を含む。当業者は、この所定のテーブルまたは所定の規則が、スイッチ・アレイ・コントローラの適切に構成されたデジタル状態機械によって実装されてもよいことを理解するであろう。
【0026】
本発明の第２の態様は、ＤＣ入力電圧をより高いまたはより低いＤＣ出力電圧に変換するように構成されたスイッチド・キャパシタＤＣ－ＤＣコンバータに関する。クロック信号を生成するように構成されたクロック発生器と、クロック信号から導出された第１および第２の非重複クロック位相によって駆動されるスイッチ・アレイを備えるチャージ・ポンプ回路とを備えるスイッチド・キャパシタＤＣ－ＤＣコンバータであって、前記スイッチ・アレイは、第１のクロック位相において、ＤＣ入力電圧からフライング・キャパシタを充電し、第２のクロック位相において、ＤＣ出力電圧に接続された出力キャパシタに前記フライング・キャパシタを放電するように構成される。スイッチド・キャパシタＤＣ－ＤＣコンバータは、ＤＣ基準電力を受け取るための基準電圧入力およびＤＣ出力電圧を表すフィードバック電圧を受け取るためのフィードバック電圧入力を備える出力電圧レギュレータと、ＤＣ基準電圧とフィードバック電圧とを組み合わせて制御信号を決定するように構成された誤差信号発生器と、制御信号を受信してローパス・フィルタリングし、ローパス・フィルタリングされた制御信号を生成するように構成されたループ・フィルタと、所定のサンプリング周波数において、ローパス・フィルタリングされた制御信号を対応するデジタル制御信号に変換するように構成された多レベル量子化器と、クロック信号およびデジタル制御信号に基づいてチャージ・ポンプ回路のための第１および第２の非重複クロック位相を生成するように構成されたスイッチ・アレイ・コントローラとをさらに備える。
【0027】
本発明の実施形態について、添付図面に関連してより詳細に説明する。
【図面の簡単な説明】
【0028】
【図1】以下に説明する実施形態のいずれかによる例示的なスイッチド・キャパシタＤＣ－ＤＣコンバータを備える補聴器の簡略化された概略ブロック図である。
【0029】
【図2A】本発明の第１の実施形態によるスイッチド・キャパシタＤＣ－ＤＣコンバータのための第１の例示的なチャージ・ポンプ回路の簡略化された概略ブロック図である。
【0030】
【図2B】本発明の第２の実施形態によるスイッチド・キャパシタＤＣ－ＤＣコンバータのための第２の例示的なチャージ・ポンプ回路の簡略化された概略ブロック図である。
【0031】
【図3A】スイッチド・キャパシタＤＣ－ＤＣコンバータの一般的に適用可能な電気モデルを示す図である。
【0032】
【図3B】複数の多分割半導体スイッチを備える第２の例示的なチャージ・ポンプ回路の損失抵抗Ｒｅｑのモデルを示す図である。
【0033】
【図4】本発明の様々な実施形態による例示的なスイッチド・キャパシタ（ＳＣ）ＤＣ－ＤＣコンバータの簡略化された概略ブロック図である。
【0034】
【図5】例示的なＳＣ ＤＣ－ＤＣコンバータの第１の出力電圧レギュレータの実施形態によって生成されたローパス・フィルタリングされた制御信号の波形を示す図である。
【0035】
【図6】例示的なスイッチド・キャパシタＳＣ ＤＣ－ＤＣコンバータの第２の出力電圧レギュレータの実施形態によって生成されたローパス・フィルタリングされた制御信号の波形を示す図である。
【0036】
【図7】例示的なスイッチド・キャパシタ（ＳＣ）ＤＣ－ＤＣコンバータの第３の出力電圧レギュレータの実施形態によって生成されたローパス・フィルタリングされた制御信号の波形を示す図である。
【0037】
【図8】個別に制御可能なスイッチ・セグメントが連続的にターンオンおよびターンオフするセグメント化スイッチ構造を備える出力電圧レギュレータの第４の実施形態の動作を示す図である。
【0038】
【図9A】例示的なＳＣ ＤＣ－ＤＣコンバータの第１の出力電圧レギュレータの簡略化されたブロック図である。
【0039】
【図9B】例示的なＳＣ ＤＣ－ＤＣコンバータの第２の出力電圧レギュレータの簡略化されたブロック図である。
【0040】
【図9C】例示的なＳＣ ＤＣ－ＤＣコンバータの第３の出力電圧レギュレータの簡略化されたブロック図である。
【発明を実施するための形態】
【0041】
以下では、エネルギー効率のよいＤＣ電圧変換のためのスイッチ・セグメントＤＣ－ＤＣコンバータを備える本補聴器の様々な例示的な実施形態について、添付図面を参照して説明する。当業者は、添付図面が明確にするために概略的かつ簡略化されており、したがって、本発明の理解に不可欠な詳細を単に示し、他の詳細が省略されていることを理解するであろう。同様の参照番号は、全体を通して同様の要素または構成要素を指す。したがって、同様の要素または構成要素は、必ずしも各図に関して詳細に説明されない。当業者は、特定の動作および／またはステップが、特定の発生順序で説明または図示される場合があることをさらに認識するであろうが、当業者は、順序に関するそのような特定が実際には必要とされないことを理解するであろう。
【0042】
図１は、以下に説明する実施形態のいずれかによるスイッチド・キャパシタＤＣ－ＤＣコンバータを備える例示的な補聴器１３００の簡略化された概略ブロック図を示す。スイッチド・キャパシタＤＣ－ＤＣコンバータ４００のＤＣ入力電圧入力は、充電式バッテリ電源ＶＤＤに接続される。充電式バッテリ電源は、正電源端子１３０９を介して、一体的に形成されたスイッチド・キャパシタＤＣ－ＤＣコンバータ４００を含む補聴器１３００に接続される。当業者は、本発明の他の実施形態におけるバッテリ電源が、非充電式バッテリ電源を備えてもよく、そのような非充電式バッテリ電源によって供給される公称ＤＣ電圧レベルを、能動回路または回路ブロックのためのより最適な、たとえば、より低い電力消費の、異なるＤＣ電圧レベルに昇圧または降圧することが望ましいことを理解するであろう。補聴器１３００は、耳かけ型（ＢＴＥ）、外耳道挿入型（ＩＴＣ）、完全外耳道挿入型（ＣＩＣ）などの任意のタイプの補聴器ハウジング・スタイルを備えてもよい。
【0043】
充電式バッテリ電源は、少なくとも１つのリチウム・イオン・バッテリ・セルを備えてもよく、したがって、約４．０Ｖにおける公称ＤＣ入力電圧ＶＤＤをスイッチド・キャパシタＤＣ－ＤＣコンバータ４００に供給してもよい。スイッチド・キャパシタＤＣ－ＤＣコンバータ４００は、約１．２ＶのＤＣ出力電圧Ｖｏｕｔを供給するために、約２：１および／または３：１の割合で受信ＤＣ入力電圧を降圧するように構成される。出力／平滑キャパシタＣｏｕｔは、ＤＣ出力電圧Ｖｏｕｔに接続され、少なくとも１つのフライング・キャパシタＣｆｌｙは、前述のようにコンバータのスイッチ・アレイに接続される。１．２ＶのＤＣ出力電圧は、典型的には、補聴器のバッテリ寿命が最大になるように、補聴器の個々の能動回路または回路ブロックのための、具体的にはＤ級出力増幅器１３１３のための最適またはほぼ最適な電源条件を提供する。この１．２Ｖのバッテリ・レベルにおける最適な電源条件は、とりわけ、従来の非充電式亜鉛空気バッテリによって供給される電圧レベルにおける回路最適化によってもたらされる。Ｄ級出力増幅器１３１３のＤＣ電源入力ＶＣＣにおけるＤＣ電源は、スイッチド・キャパシタＤＣ－ＤＣコンバータ４００のＤＣ出力電圧Ｖｏｕｔに接続される。この接続は、補聴器の状況においてスイッチド・キャパシタＤＣ－ＤＣコンバータ４００に大きなピーク電力／電流送達要求を導入し、したがって、そのため、ＤＣ出力電圧Ｖｏｕｔに比較的大きいリプル電圧を導入する可能性がある。Ｄ級出力増幅器１３１３によってそのＤＣ電源レールから引き出されるピーク電流は、高出力補聴器の特定のタイプの低インピーダンス補聴器レシーバまたはスピーカ１３１９について、５０ｍＡを超える可能性がある。出力／平滑キャパシタＣｏｕｔのキャパシタンスは、１～１０μＦなど、５００ｎＦよりも大きい場合があり、フライング・キャパシタＣｆｌｙのキャパシタンスは、１００～５００ｎＦである可能性がある。出力／平滑キャパシタおよびフライング・キャパシタは、スイッチド・キャパシタＤＣ－ＤＣコンバータ４００が補聴器の他の能動回路ブロックとともに集積された集積回路の外部にあってもよい。補聴器の他の能動回路は、マイクロフォン前置増幅器１３１１と、アナログ－デジタル・コンバータΣΔ１－２ １３０７と、クロック発生器１３０５と、制御および処理回路１３１１と、ワイヤレス・レシーバおよびデコーダ１３０４と、Ｄ級出力増幅器１３１３とを含んでもよい。これらの能動回路のうちの１つまたは複数は、エネルギー供給のためのＤＣ出力電圧Ｖｏｕｔに接続されてもよい。ワイヤレス・レシーバおよびデコーダ１３０４は、ワイヤレスＲＦ変調デジタル・オーディオ信号および／またはデータ信号を受信するためのＲＦアンテナ１３０６に結合される。当業者は、ワイヤレス・レシーバおよびデコーダ１３０４が、Ｂｌｕｅｔｏｏｔｈ ＬＥ規格などのＢｌｕｅｔｏｏｔｈ規格に準拠してもよいことを理解するであろう。
【0044】
補聴器１３００は、補聴器における入力音に応答してオーディオ信号を生成する少なくとも１つのマイクロフォンＭ１を備える。オーディオ信号は、制御および処理回路１３１１の適切な入力ポートまたはチャネルにデジタル・マイクロフォン信号を提供するために、マイクロフォン前置増幅器１３０９およびアナログ－デジタル・コンバータΣΔ１を備える入力チャネルにおいて増幅／バッファリングおよびデジタル化される。制御および処理回路１３１１は、ソフトウェア・プログラマブルＤＳＰコアを備えてもよく、実行可能プログラム命令またはコードのセットの制御の下でデジタル・マイクロフォン信号に１つまたは複数の信号処理機能を適用してもよい。１つまたは複数の信号処理機能は、好ましくは、適切に補償されたマイクロフォン信号がスピーカ１３１９を介してユーザまたは患者に供給されるように、補聴器のユーザの聴力損失に従ってデジタル・マイクロフォン信号を処理するように適合される。これらの信号処理機能は、非線形増幅、ノイズ低減、周波数応答シェーピングなどの機能の異なる処理パラメータを含んでもよい。したがって、１つまたは複数の信号処理機能の様々な処理パラメータは、聴覚訓練士のオフィスにおけるユーザとの以前の補聴器フィッティング・セッション中に決定され、ＤＳＰの不揮発性データ・メモリ空間にロードされていてもよい。制御および処理回路１３１１は、マスタ／システム・クロック発生器１３０５によって供給されるマスタ・クロック信号によってクロックされ、クロック周波数は、２ＭＨｚよりも上、たとえば、２～４０ＭＨｚであってもよい。マスタ・クロック発生機１３０５は、第１および第２のアナログ－デジタル・コンバータΣΔ１、ΣΔ２に同期クロック信号を追加で供給してもよい。
【0045】
上記で説明したように、Ｄ級出力増幅器１３１３は、補償されたマイクロフォン信号を、補聴器のユーザの外耳道内に音圧を生成するための小型レシーバまたはスピーカ１３１９に印加される所定の変調周波数における対応する変調出力信号に変換する。Ｄ級出力増幅器の変調周波数は、特定の用途における増幅器の変調方式および性能要件のタイプに応じて変化し得る。Ｄ級出力増幅器１３１３は、２５０ｋＨｚ～２ＭＨｚの変調周波数を用いてスピーカ１３１９への出力信号をＰＷＭ変調またはＰＤＭ変調するように構成され得る。Ｄ級出力増幅器の変調周波数は、制御および処理回路１３１１によって、適切な出力ポートまたはドライバ１３１４を介して、Ｄ級出力増幅器に送達される適切なクロック信号１３１４によって設定され得る。代替の実施形態では、クロック信号１３１５は、マスタ・クロック発生器１３０５から直接導出されてもよい。いずれの場合も、Ｄ級出力増幅器の変調周波数は、好ましくは、マスタ・クロック発生器１３０５のマスタ・クロック信号と同期し、マスタ・クロック信号のダウン分割レプリカであってもよい。
【0046】
補聴器１３００のＳＣ ＤＣ－ＤＣコンバータ４００の出力電圧レギュレータは、好ましくは、Ｄ級出力増幅器１３１３の変調周波数に従って、固定クロック周波数の以前の定義済みのセットから、ＳＣコンバータ４００のクロック周波数と、したがって、クロック信号の第１および第２のクロック位相Φ１、Φ２とを選択するように構成される。固定周波数の定義済みのセットは、少なくとも２つの固定クロック周波数、たとえば、３、４、５、またはより多くの固定クロック周波数を含んでもよい。固定クロック周波数の定義済みのセットの個々のクロック周波数は、２または４などの整数比によって関連付けられてもよい。固定クロック周波数の定義済みのセットの最低クロック周波数は、１２５ｋＨｚと１ＭＨｚとの間にあってもよい。
【0047】
ＳＣ ＤＣ－ＤＣコンバータ４００のクロック周波数と、Ｄ級出力増幅器１３１３の変調周波数との間のこのクロック制御または同期方式は、出力電圧レギュレータ４０１が、ＳＣ ＤＣ－ＤＣコンバータ４００の電圧リプル成分を、それらがＤ級出力増幅器１３１３、ならびに／または、マイクロフォン前置増幅器１３１１、アナログ－デジタル・コンバータΣΔ１－２、クロック発生器１３１３、ワイヤレス・レシーバおよびデコーダ１３０４などの補聴器の他の回路ブロックと最小限の干渉を作成する周波数帯域またはレンジに配置することを可能にする。一実施形態によれば、固定クロック周波数の定義済みのセットの各クロック周波数は、Ｄ級出力増幅器の所定の変調周波数の整数倍である。この関係は、ＳＣ ＤＣ－ＤＣコンバータ４００のＤＣ出力電圧Ｖｏｕｔに現れるリプル電圧成分が、オーディオ・スペクトルの外側、たとえば、ゼロＨｚまたはＤＣに折り返されることを保証する。これは、Ｄ級出力増幅器１３１３のタイプの増幅回路が、典型的には、比較的低い電源除去比（ＰＳＲＲ）を有し、および／または、高レベルの量子化ノイズをノイズ・シェーピングされた出力信号におけるオーディオ帯域よりも上に置くノイズ・シェーピング機構により電源ノイズに敏感であるので、Ｄ級出力増幅器１３１３にとって特に有利である。Ｄ級出力増幅器の比較的低い電源除去比（ＰＳＲＲ）は、しばしば、出力段活性スイッチデバイスと、Ｄ級増幅器１３１３の正ＤＣ電源レールとの間の直接接続によって引き起こされる。
【0048】
本補聴器の１つのそのような例示的な実施形態によれば、Ｄ級出力増幅器の変調周波数は、２５０ｋＨｚに設定され、出力電圧レギュレータの固定クロック周波数の定義済みのセットは、少なくともクロック周波数２５０ｋＨｚ、５００ｋＨｚ、および１ＭＨｚを含む。
【0049】
本補聴器の一実施形態によれば、ＳＣ ＤＣ－ＤＣコンバータ４００の固定クロック周波数の定義済みのセットのクロック周波数と、Ｄ級出力増幅器の所定の変調周波数とは、同期している。この特徴は、温度変動および構成要素のドリフトなどにもかかわらず、ＳＣ ＤＣ－ＤＣコンバータ４００のスイッチング周波数とＤ級出力増幅器１３１３の変調周波数との間の明確な関係を維持するのに特に有利である。当業者は、ＳＣ ＤＣ－ＤＣコンバータ４００およびＤ級出力増幅器の同期動作が、補聴器のマスタ・クロック発生器１３０５からの外部クロック信号１３１７を受け取るように出力電圧レギュレータ４０１（図４参照）のクロック発生器を構成または適応させることによって達成され得ることを理解するであろう。この外部クロック信号１３１７は、適切な出力ポートを介して制御および処理回路１３１１によって生成され供給されてもよく、または、マスタ・クロック発生器１３０５から直接導出されてもよい。
【0050】
図２Ａは、本発明の第１の実施形態によるスイッチド・キャパシタＤＣ－ＤＣコンバータのための第１の例示的なチャージ・ポンプ回路１００の簡略化された概略ブロック図である。スイッチド・キャパシタＤＣ－ＤＣコンバータは、ＤＣ入力電圧を、ＤＣ入力電圧の約半分のＤＣ出力電圧に変換するように構成された降圧トポロジである。チャージ・ポンプ回路１００は、フライング・キャパシタＣｆｌｙと、出力／平滑キャパシタＣｏｕｔと、第１の制御可能な半導体スイッチＳＷ１、第２の制御可能な半導体スイッチＳＷ２、第３の制御可能な半導体スイッチＳＷ３、および第４の制御可能な半導体スイッチＳＷ４を含むスイッチ・アレイとを備える。図に概略的に示されているように、スイッチＳＷ１およびＳＷ２は、クロック信号の第１のクロック位相Φ１によって駆動され、スイッチＳＷ３およびＳＷ４は、クロック信号の第２のクロック位相Φ２によって駆動される。クロック信号の第１および第２のクロック位相Φ１、Φ２は、相補的であり、重複しない。チャージ・ポンプ回路１００のためのＤＣ入力電圧Ｖｉｎは、スイッチＳＷ１に印加され、ＤＣ出力電圧Ｖｏｕｔは、出力／平滑キャパシタＣｏｕｔに送達される。チャージ・ポンプ回路１００の負荷は、出力／平滑キャパシタＣｏｕｔをわたって接続され、当業者は、フライング・キャパシタＣｆｌｙがＤＣ入力電圧から充電されているとき、出力／平滑キャパシタＣｏｕｔが負荷にエネルギー電力を供給することを理解するであろう。
【0051】
当業者は、ＭＯＳＦＥＴスイッチの小さいサイズ、大きいオフ抵抗、および低いオン抵抗が、チャージ・ポンプ回路１００の多くの用途において有利な特性であるので、制御可能な半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４の各々が、ＭＯＳＦＥＴ、たとえば、ＮＭＯＳトランジスタ、またはＭＯＳＦＥＴの組合せを備えてもよいことを認識するであろう。
【0052】
チャージ・ポンプ回路１００の本降圧トポロジでは、ＳＷ１は、ＤＣ入力電圧とフライング・キャパシタの正端子との間に接続され、ＳＷ２は、フライング・キャパシタの負端子とＤＣ出力電圧との間に接続される。代替の２：１の昇圧の実施形態では、ＳＷ２は、フライング・キャパシタの負端子と、ＧＮＤなどの負のＤＣ電源レールとの間に接続される。ＳＷ３は、フライング・キャパシタの負端子と、負のＤＣ電源レール、たとえば、ＧＮＤとの間に接続される。代替の２：１の昇圧の実施形態では、ＳＷ３は、フライング・キャパシタの負端子と、ＤＣ入力電圧との間に接続される。ＳＷ４は、フライング・キャパシタの正端子と、ＤＣ出力電圧との間に接続される。
【0053】
チャージ・ポンプ回路１００の動作中、第１および第２のスイッチＳＷ１、ＳＷ２は、第１のクロック位相Φ１に従ってそれぞれオン状態とオフ状態との間で切り替えられ、第３および第４のスイッチＳＷ３、ＳＷ４は、第２のクロック位相Φ２に従ってそれぞれオン状態とオフ状態との間で切り替えられる。したがって、スイッチ・アレイは、第１のクロック状態において、またはその間に、ＳＷ１およびＳＷ２のオン抵抗を介してＤＣ入力電圧Ｖｉｎからフライング・キャパシタＣｆｌｙを充電するように構成される。ＳＷ１およびＳＷ２の組み合わされたオン抵抗は、抵抗２＊ＲＳＷによって概略的に表される。
【0054】
さらに、第１のクロック位相の間、スイッチＳＷ３およびＳＷ４は、オフまたは非導通であり、これにより等価概略回路図１００ａが導かれる。図示のように、負荷電流がチャージ・ポンプ回路１００の出力電圧から引き出されないとき、定常状態動作において第１のクロック位相と第２クロック位相との間で周期的に切り替えることによって、出力電圧がＤＣ入力電圧の約半分に充電されるように、フライング・キャパシタＣｆｌｙおよび出力キャパシタＣｏｕｔは、実際上、ＤＣ入力電圧ＶｉｎとＧＮＤとの間に直列に接続される。スイッチ・アレイは、第２のクロック位相Φ２において、またはその間に、スイッチＳＷ３およびＳＷ４の導通状態によるフライング・キャパシタと出力キャパシタとの並列接続による電荷共有機構を介してフライング・キャパシタＣｆｌｙを出力キャパシタＣｏｕｔに放電するように構成される。第２のクロック位相の間、スイッチＳＷ１およびＳＷ２は、オフ、すなわち非導通であり、これにより等価概略回路図１００ｂが導かれる。図示のように、フライング・キャパシタＣｆｌｙおよび出力キャパシタＣｏｕｔは、実際上、並列に接続され、ＤＣ入力電圧Ｖｉｎから切り離される。
【0055】
当業者は、制御可能な半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４の各々が、問題の制御可能な半導体スイッチをそのオン状態とオフ状態との間で選択的に切り替えるために第１または第２のクロック位相Φ１、Φ２が適用される制御端子（図示せず）、たとえば、ＭＯＳＦＥＴのゲート端子を備えてもよいことを認識するであろう。
【0056】
図２Ｂは、本発明の第２の実施形態によるスイッチド・キャパシタＤＣ－ＤＣコンバータのための第２の例示的なチャージ・ポンプ回路２００の簡略化された概略ブロック図である。スイッチド・キャパシタＤＣ－ＤＣコンバータの本実施形態は、ＤＣ入力電圧ＶｉｎをＤＣ入力電圧の約３分の１のＤＣ出力電圧Ｖｏｕｔに変換するように構成された３：１降圧トポロジを有する。本チャージ・ポンプ回路２００は、先に説明したチャージ・ポンプ回路１００とは対照的に、２つの別個のキャパシタ、第１のフライング・キャパシタＣｆｌｙ１および第２のフライング・キャパシタＣｆｌｙ２を備える。チャージ・ポンプ回路２００は、図示のように、出力／平滑キャパシタＣｏｕｔと、第１および第２の非重複クロック位相Φ１、Φ２のそれぞれのクロック位相によって制御される合計７つの制御可能な半導体スイッチを含むスイッチ・アレイとを追加で備える。
【0057】
チャージ・ポンプ回路２００の動作中、スイッチ・アレイは、第１のクロック位相において、またはその間、活性スイッチのオン抵抗を介してＤＣ入力電圧Ｖｉｎから第１のフライング・キャパシタＣｆｌｙ１および第２のフライング・キャパシタＣｆｌｙ２を同時に充電するように構成される。さらに、第１のクロック位相の間、第２のクロック位相Φ２によって動作されるスイッチは、オフまたは非導通であり、これにより等価概略回路図２００ａが導かれる。図示のように、第１および第２のフライング・キャパシタおよび出力キャパシタＣｏｕｔは、出力電圧が、第１のチャージ・ポンプ回路１００に関連して上記で説明した理由のため、ポンプ回路の定常状態動作においてＤＣ入力電圧の約３分の１に充電されるように、実際上、ＤＣ入力電圧ＶｉｎとＧＮＤ、または別の負の電源レールとの間に直列に接続される。スイッチ・アレイは、第２のクロック位相Φ２の間、能動／導通スイッチのそれぞれのオン抵抗を介する第１および第２のフライング・キャパシタと出力キャパシタとの並列接続によって生じる電荷共有機構を介して第１および第２のフライング・キャパシタを出力キャパシタＣｏｕｔに放電するように構成される。第２のクロック位相の間、第１のクロック位相Φ１によって動作されるスイッチは、オフまたは非導通であり、第２のクロック位相Φ２によって動作されるスイッチは、オンまたは導通であり、これによりチャージ・ポンプ回路２００の等価概略回路図２００ｂが導かれる。図示のように、第１および第２のフライング・キャパシタＣｆｌｙ１およびＣｆｌｙ２ならびに出力キャパシタＣｏｕｔは、実際上、並列に接続され、ＤＣ入力電圧Ｖｉｎから切り離される。
【0058】
図３Ａは、本発明によるスイッチド・キャパシタＤＣ－ＤＣコンバータの特性のいくつかを強調するためにそのモデルを以下で説明するスイッチド・キャパシタＤＣ－ＤＣコンバータの一般的に適用可能なモデル３００である。ＤＣ入力電圧Ｖｉｎは、入力電力またはエネルギーをスイッチド・キャパシタＤＣ－ＤＣコンバータに供給し、動作中、スイッチド・キャパシタＤＣ－ＤＣコンバータは、上記で説明したように、スイッチド・キャパシタＤＣ－ＤＣコンバータのトポロジに応じてＤＣ入力電圧よりも高いまたは低いことがあるＤＣ出力電圧Ｖｏｕｔを生成する。スイッチド・キャパシタＤＣ－ＤＣコンバータは、公称ＤＣ入力電圧およびＤＣ出力電圧が１／３、または１／２、または２／３、または２、または３、または５などの、ＶＣＲによって示された特定の比によって関連付けられているとき、特に効率的である。したがって、スイッチド・キャパシタＤＣ－ＤＣコンバータのモデル３００は、ＶＣＲによって設定されるような可変巻数比と、トランス３０２の二次巻線と直列に接続された等価損失抵抗Ｒｅｑとを有する理想トランス３０２を備える。
【0059】
損失抵抗Ｒｅｑは、２つの別個の抵抗成分を含む。１）第１の抵抗成分は、第１および第２のクロック位相を駆動するクロック信号のクロック周波数における１つまたは複数のフライング・キャパシタの切替えに関連する等価出力抵抗を表す。当業者は、クロック周波数の増加が等価出力抵抗の減少につながるように、等価出力抵抗がクロック周波数に反比例することを理解するであろう。２）第２の抵抗成分は、任意の特定のクロック周波数における能動半導体スイッチの組み合わされたオン抵抗、たとえば、先に説明した例示的な２：１降圧チャージ・ポンプ回路１００の第１のクロック位相Φ１におけるスイッチＳＷ１およびＳＷ２のオン抵抗を表す
【0060】
後者の抵抗成分２）は、主に、問題の半導体スイッチのサイズ、半導体プロセス技術、および印加される制御電圧のレベルによって決定される。しかしながら、本発明の特定の実施形態では、チャージ・ポンプ回路のスイッチ・マトリクスの制御可能な半導体スイッチの各々、または少なくともサブセットは、適切な制御デバイスおよび機構が、対応する半導体スイッチの活性化／ターンオン中に複数の個別に制御可能なスイッチ・セグメントのサブセットのみを活性化することができるように、複数の個別に制御可能なスイッチ・セグメントによって形成される。セグメント化された半導体スイッチのこの使用は、以下にさらに詳細に説明するように、半導体スイッチの制御可能なオン抵抗または同等に制御可能なコンダクタンスを提供する。
【0061】
図３Ｂのグラフ３５０は、多セグメント化半導体スイッチの損失抵抗Ｒｅｑが、個別に制御可能な２つの別個の抵抗成分をどのように含むのかを示す。ｙ軸は、任意の対数スケールにおいて損失抵抗Ｒｅｑを示し、ｘ軸は、対数スケールにおいてクロック信号のクロック周波数ＦＳを示す。クロック周波数ＦＳは、第１および第２のクロック位相によって設定されるフライング・キャパシタのスイッチング周波数に等しい。グラフ３５０の損失抵抗Ｒｅｑのプロット３５２、３５４、３５６、３５８は、スイッチ・マトリクスの制御可能な半導体スイッチの各々が並列に接続された８つの同一の個別に制御可能なスイッチ・セグメントを含む特定のセグメント化スイッチの実施形態を示す。しかしながら、他のセグメント化スイッチの実施形態は、２～１６の並列に接続されたスイッチ・セグメントなどの、制御可能な半導体スイッチの各々において、より少ないまたはより多い並列に接続された個別に制御可能なスイッチ・セグメントを使用することができる。
【0062】
したがって、本実施形態における特定の制御可能な半導体スイッチのオン抵抗および等価コンダクタンスは、スイッチ・セグメントのそれぞれの制御端子、たとえば、ゲート端子に印加されるスイッチ・セグメント制御信号の適切なセットを介して１～８のスイッチ・セグメントから活性化することによって、８段階で制御され得る。プロット３５８は、漸近近似を単に描くことによって、８つのスイッチ・セグメントのすべてが問題の半導体スイッチのオン状態または導通状態において活性化されるときの損失抵抗Ｒｅｑ対クロック周波数ＦＳを概略的に示す。漸近プロット３５８は、２つの実質的に直線の部分を含み、第１のプロット部分３６０は、損失抵抗Ｒｅｑを示し、後者は、フライング・キャパシタのスイッチングに関連する等価出力抵抗を表す第１の抵抗成分によって支配される。予想されるように、損失抵抗Ｒｅｑは、第１のプロット部分３６０においてクロック周波数ＦＳに反比例する。第２のプロット部分３６４は、半導体スイッチの８つの並列スイッチ・セグメントの組み合わされたオン抵抗を表す第２の抵抗成分によって支配される損失抵抗Ｒｅｑを示す。予想されるように、損失抵抗Ｒｅｑは、第１および第２の抵抗成分の直列接続と、第１の抵抗成分の減少抵抗とのために、第２のプロット部分３６４におけるクロック周波数ＦＳとは無関係に実質的に一定である。最後に、ニー・ポイント３６２は、損失抵抗Ｒｅｑの第１および第２の抵抗成分が実質的に等しいクロック周波数ＦＳを示す。
【0063】
プロット３５６、３５４、３５２は、それぞれ、プロット３５８における８から４、２、および１の活性スイッチ・セグメントへの半導体スイッチの活性スイッチ・セグメントの減少する数の効果を概略的に示す。予想されるように、半導体スイッチの損失抵抗Ｒｅｑは、損失抵抗Ｒｅｑの第２の抵抗成分の支配的な影響のため、より高いクロック周波数またはスイッチング周波数ＦＳにおいて活性スイッチ・セグメントの数が減少するにつれて漸進的に増加する。さらに、半導体スイッチの損失抵抗Ｒｅｑは、損失抵抗Ｒｅｑの第１の抵抗成分の現在の支配的な影響のため、非常に小さいクロック周波数またはスイッチング周波数ＦＳにおいて活性スイッチ・セグメントの数にほとんど依存しないままである。
【0064】
図４は、本発明の様々な例示的な実施形態による、スイッチド・キャパシタ（ＳＣ）ＤＣ－ＤＣコンバータ４００の簡略化された概略ブロック図である。ＳＣ ＤＣ－ＤＣコンバータ４００は、たとえば、例示したフライング・キャパシタの単一の１つを単に使用することによって、ＤＣ入力電圧ＶｉｎをＤＣ入力電圧の約半分のＤＣ出力電圧Ｖｏｕｔに変換する、すなわち２：１に降圧するように構成されてもよい。スイッチド・キャパシタ（ＳＣ）ＤＣ－ＤＣコンバータ４００の他の実施形態は、上記で説明したように、チャージ・ポンプ回路１００のトポロジの適切な適用によって、ＤＣ入力電圧Ｖｉｎをより高いＤＣ出力電圧Ｖｏｕｔに昇圧またはブーストする、たとえば、１：２または１：３に昇圧するように構成されてもよい。当業者は、後者の実施形態では、チャージ・ポンプ回路１００への、場合によってはゲート・ドライバ４１０に対するＤＣ電源電圧が、制御可能な半導体スイッチの制御端子に対する十分に大きい電圧を提供するために、より高いＤＣ出力電圧Ｖｏｕｔから導出されてもよいことを理解するであろう。
【0065】
本ＳＣ ＤＣ－ＤＣコンバータ４００のためのＤＣ入力電圧Ｖｉｎは、ＳＣ ＤＣ－ＤＣコンバータ４００のＤＣ出力電圧によって通電されるべき負荷回路のための所望のまたは最適な電圧よりもはるかに高い公称ＤＣ電圧を送達する充電式バッテリ電源によって供給されてもよい。充電式バッテリ電源は、たとえば、各々が約３．７Ｖの公称出力電圧を示すことができる１つまたは複数のリチウム・イオン・バッテリ・セルを備えてもよい。ＳＣ ＤＣ－ＤＣコンバータ１００が補聴器に組み込まれている場合、この公称リチウム・イオン・バッテリ電圧を、従来の非充電式亜鉛空気補聴器バッテリによって供給される典型的な１．２ＶのＤＣレベルに近いＤＣ電圧に降圧することが望ましい場合がある。その結果、出力電圧レギュレータまたはコントローラ４０１のＲｅｆ入力に印加されるＤＣ基準電圧Ｖｒｅｆは、ＳＣ ＤＣ－ＤＣコンバータ４００の後者の実施形態では１．２Ｖに設定されてもよい。
【0066】
当業者は、図面が単に、チャージ・ポンプ回路１００に入力される４つの別個の第１および第２の相補的で非重複のクロック位相を示すことを理解するであろう。４つの別個の第１および第２の相補的で非重複のクロック位相の使用は、図１を参照して上記で説明した２：１の降圧ＳＣコンバータの４つのセグメント化された制御可能な半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４を駆動するのに適した構成である。しかしながら、代替の実施形態は、チャージ・ポンプ回路２００の説明に関連して先に示したように、追加の制御可能な半導体スイッチを駆動するために追加のクロック位相信号を含んでもよい。いずれの場合も、スイッチ・アレイが、第１のクロック位相において、ＤＣ入力電圧から少なくとも第１のフライング・キャパシタＣｆｌｙ１を充電し、第２のクロック位相の間、第１のフライング・キャパシタを出力キャパシタＣｏｕｔに放電するように、４、７、またはさらに多くの制御可能な半導体スイッチが、第１および第２の非重複クロック位相によって駆動されるスイッチ・アレイを形成する。当業者はさらに、チャージ・ポンプ回路１００のいくつかの実施形態が、トポロジ切替え方式と組み合わせて２つ以上の異なるコンバータ・トポロジを組み合わせるいわゆる「ギアボックス」を含んでもよいことを理解するであろう。チャージ・ポンプ回路１００の１つのそのような多トポロジの実施形態は、２：１降圧ＳＣコンバータと３：１降圧ＳＣコンバータとを備えてもよく、デジタル・スイッチ・アレイ・コントローラは、ＤＣ入力電圧ＶｉｎとＤＣ出力電圧Ｖｏｕｔとの間の電圧差に応じて、２：１降圧ＳＣコンバータと３：１降圧ＳＣコンバータとの間で選択するように構成される。この特徴は、たとえば、ＳＣ ＤＣ－ＤＣコンバータ４００にＤＣ入力電圧を供給する先に説明した充電式バッテリ電源の異なる充電状態によって引き起こされるＤＣ入力電圧Ｖｉｎの変動するレベルにおいて、チャージ・ポンプ回路１００の電力変換効率を最適化するのに有利であり得る。
【0067】
ＳＣ ＤＣ－ＤＣコンバータ４００は、出力電圧レギュレータ４０１を備える。以下に説明するように、第１および第２の非重複クロック位相Φ１、Φ２は、デジタル・スイッチ・アレイ・コントローラを介して出力電圧レギュレータ４０１によって生成されたクロック信号ｓｗ＿ｃｌｋから導出されるので、出力電圧レギュレータ４０１は、チャージ・ポンプ回路１００のクロック周波数を決定する。出力電圧レギュレータ４０１は、固定クロック周波数または調節可能なクロック周波数においてクロック信号を生成するように構成されたクロック発生器を備えてもよい。クロック信号の周波数は、本実施形態では、調節可能またはプログラム可能であるが、代替実施形態は、クロック信号の単一の固定クロック周波数を使用してもよい。本実施形態では、クロック信号の周波数は、ＤＣ出力電圧から延び、フィードバック・ワイヤまたは導体４２５を介して、出力電圧レギュレータ４０１の第１の入力Ｓｅｎｓｅに及ぶフィードバック・ループを介してＤＣ出力電圧の調整を提供するために利用される。出力電圧レギュレータ４０１は、加えて、所望のまたは目標のＤＣ出力電圧を示すＤＣ基準電圧Ｖｒｅｆを受け取るためのＤＣ基準電圧入力Ｒｅｆを備える。フィードバック・ループは、第１および第２の非重複クロック位相Φ１、Φ２を介してチャージ・ポンプ回路１００に適用されるクロック周波数もしくはスイッチング周波数を調整することによって、ならびに／または、以下に詳細に説明するように、チャージ・ポンプ回路の制御可能な半導体スイッチの電気コンダクタンスＧＳＷを調整することによって、Ｒｅｆ入力におけるＤＣ基準電圧Ｖｒｅｆと、実際のＤＣ出力電圧との間の電圧差または偏差を最小にするように動作可能である。本実施形態では、出力電圧レギュレータ４０１は、固定クロック周波数の定義済みのセットから現在のクロック周波数を選択するように構成されるが、別の実施形態は、他の周波数制御方式に従ってクロック周波数を調整してもよい。固定クロック周波数の定義済みのセットのこの使用は、以下で詳細に説明するように、固定クロック周波数の定義済みのセットが、補聴器などの特定の目標の用途の特定の回路および構成要素との電磁干渉を最小にするように選択され得るように、出力電圧レギュレータ４０１の設計段階における周波数計画を可能にする。固定クロック周波数の定義済みのセットの個々のクロック周波数は、２、４、８などの整数比によって関連付けられてもよく、たとえば、５００ｋＨｚ、１ＭＨｚ、２ＭＨｚ、および４ＭＨｚである。
【0068】
デジタル・スイッチ・アレイ・コントローラは、４つのセグメント化された制御可能な半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４のそれぞれのスイッチ・セグメントを駆動するための制御信号のそれぞれのセットを生成するように構成された、たとえば、デジタル・ステート・マシンを実装した組合せおよび順次デジタル・ロジックを備えてもよい。デジタル・スイッチ・アレイ・コントローラは、出力電圧レギュレータ４０１によって供給されるクロック信号ｓｗ＿ｃｌｋから先に説明した第１および第２の非重複クロック位相Φ１、Φ２を導出するように構成された非重複クロック発生器４０３を備える。デジタル・スイッチ・アレイ・コントローラの第１のスイッチ・エンコーダ４０５ａは、データ・バス４０７ａ上にスイッチ・セグメント制御信号の第１のセットを生成するために、第１のクロック位相Φ１と、選択バス４０４を介して供給されるスイッチ選択データとを利用し、同様に、データ・バス４０７ｂ上の非重複スイッチ・セグメント制御信号の第２のセットを生成するために、第２のクロック位相Φ２と、スイッチ・セグメント選択バス４０４とを利用する。デジタル・スイッチ・アレイ・コントローラは、便宜上、別個の回路として示されたゲート・ドライバ・ブロック４１０を備える。
【0069】
ゲート・ドライバ・ブロック４１０は、第１のクロック位相Φ１に従って、第１および第２の制御可能な半導体スイッチＳＷ１、ＳＷ２の各々の個別に制御可能なスイッチ・セグメントのそれぞれについて、必要なｎのスイッチ・セグメント制御信号４０９ａを生成し、同様に、第２のクロック位相Φ２に従って、第３および第４の制御可能な半導体スイッチＳＷ３、ＳＷ４の各々の個別に制御可能なスイッチ・セグメントのそれぞれについて、ｎのスイッチ・セグメント制御信号４０９ｂを生成するように構成される。ゲート・ドライバ・ブロック４１０は、たとえば、個別に制御可能なスイッチ・セグメントのそれぞれの制御入力によって提示される負荷を駆動するために、十分な駆動電圧および電流を供給するための、複数のデジタルバッファ、複数のレベル・シフタ、または電圧変換器を備えてもよい。
【0070】
ＳＣ ＤＣ－ＤＣコンバータ４００は、チャージ・ポンプ回路１００、２００の制御可能な半導体スイッチのセグメント化されていないバージョンまたはセグメント化されたバージョンのための異なるスイッチング方式を提供する出力電圧レギュレータ４０１の異なる実施形態を含んでもよい。
【0071】
出力電圧レギュレータ４０１ａの第１の実施形態の簡略化されたブロック図を図９Ａに示す。出力電圧レギュレータ４０１ａは、制御信号または誤差信号εを決定するために、ＳＣ ＤＣ－ＤＣコンバータ４００の所望のまたは目標のＤＣ出力電圧を示すＤＣ基準電圧Ｖｒｅｆ、およびフィードバック電圧Ｖｏｕｔを減算するように構成された、誤差信号発生器１００１、たとえば減算回路を備える。誤差信号εは、ローパス・フィルタリングされた制御信号εＬを生成するために誤差信号を積分またはローパス・フィルタリングするループ・フィルタ１００５の入力に印加される。ローパス・フィルタリングされた制御信号εＬは、その後、ローパス・フィルタリングされた制御信号εＬを所定のサンプリング周波数において対応するデジタル制御信号に変換するように構成された多レベル量子化器１０１０、すなわちＡ／Ｄコンバータの入力に印加される。多レベル量子化器１０１０の解像度は、比較的小さくてもよく、たとえば、それぞれ４量子化レベルおよび１６量子化レベルに対応する２ビットと４ビットとの間であってもよい。したがって、デジタル制御信号は、ローパス・フィルタリングされた制御信号εＬの現在のまたは瞬時の振幅を、４～１６の振幅レベルによって表していてもよい。多レベル量子化器１０１０の所定のサンプリング周波数は、ＳＣコンバータの異なる実施形態間で変化してもよく、選択されたクロック周波数またはクロック周波数範囲、および、以下に詳細に説明するように、ループ・フィルタ１００５のローパス／積分器応答のコーナ周波数／時定数などの、様々な設計パラメータに依存してもよい。多レベル量子化器１０１０の所定のサンプリング周波数は、５００ｋＨｚと４ＭＨｚとの間にあってもよい。いくつかの実施形態では、多レベル量子化器１０１０の所定のサンプリング周波数は、チャージ・ポンプ回路の最大クロックまたはスイッチング周波数ＦＳの２倍に設定されてもよい。チャージ・ポンプ回路は、クロック信号の立ち上がりエッジと立ち下がりエッジの両方で電荷を出力キャパシタＣｏｕｔに転送し、これは、ＤＣ出力電圧における電圧リプルが、最大スイッチング周波数ＦＳの２倍に位置する周波数成分を含むことを意味する。多レベル量子化器、たとえば、１０１０、１１１０、１２１０の特定の有利な実施形態では、後者は、エイリアシング生成物を除去するために、スイッチング周波数ＦＳと同期して、または同相でサンプリングされてもよい。
【0072】
ループ・フィルタ１００５は、ＤＣに向かう低周波利得と、第１のコーナ周波数におけるローパス・ポールと、第２のコーナ周波数におけるゼロとを含むいわゆるＰＩ（比例積分）タイプのフィルタ回路またはフィルタ関数を含んでもよい。ローパス・ポールによって引き起こされる第１のコーナ周波数は、好ましくは、ループ・フィルタ１００５の低周波応答が積分器応答に類似するように、１００Ｈｚ未満、または５０Ｈｚ未満、または１０Ｈｚ未満に配置される。５０Ｈｚにおけるローパス・ポールでは、低周波利得は、約７０ｄＢに設定され得る。第２のコーナ周波数は、好ましくは、第１のコーナ周波数よりもはるかに高く、たとえば、１００倍よりも高いなど、少なくとも２０倍高い。第２のコーナ周波数は、オーディオ帯域幅の上、たとえば、２０ｋＨｚよりも上に位置してもよい。
【0073】
ＤＣ出力電圧が小さいＤＣ電圧誤差を有する、すなわち、ＤＣ基準電圧を厳密に追跡することを保証するように、ＤＣにおいて比較的高い利得を有するループ・フィルタ１００５、１１０５、１２０５を構成または設計することが一般に望ましい。ＳＣ ＤＣ－ＤＣコンバータ４００のオーディオ用途について、ＤＣ出力電圧に接続されたスピーカ・ドライバ、たとえば、Ｄ級出力増幅器は、スピーカの電気インピーダンスが典型的には小さい低周波数において大きい電流を引き出す傾向があるので、たとえば、１ｋＨｚ未満の低いオーディオ周波数におけるループ・フィルタの利得は、比較的大きい値、たとえば、少なくとも４０ｄＢに設定されてもよい。
【0074】
上記で説明した実施形態のいずれかによるループ・フィルタ１００５、１１０５、１２０５のローパス特性は、ＳＣ ＤＣ－ＤＣコンバータ４００がしばしば多レベル量子化器１０１０、１１１０、１２１０の単一の量子化レベルの周りで動作していることを保証する。したがって、多レベル量子化器の２つの連続するサンプリング点またはインスタンス間のローパス・フィルタリングされた制御信号εＬの変化は、単一の量子化レベルを超えない。これは、多レベル量子化器１０１０が、多レベル量子化器の離散的量子化レベルの数よりも著しく少ない量子化レベルを各サンプリング時点においてサンプリングするように構成されてもよいことを意味する。たとえば、本多レベル量子化器は、８～１６の量子化レベルを含んでもよいが、これらのうちの２つだけがサンプリングされる必要がある。これは、多レベル量子化器１０１０の全体的な電力消費を４倍または８倍にさえ減少させる。
【0075】
当業者は、第１のコーナ周波数および第２のコーナ周波数の選択が、ＤＣ出力電圧から延び、出力電圧レギュレータ４０１のＳｅｎｓｅ入力に至るＳＣ ＤＣ－ＤＣコンバータ４００の先に説明したフィードバック・ループの他の固定構成要素または可変構成要素のパラメータ値に依存することを理解するであろう。ＤＣ－ＤＣコンバータのこれらの他の固定構成要素または可変構成要素は、とりわけ、可変損失抵抗Ｒｅｑ、出力キャパシタＣｏｕｔのキャパシタンス、負荷電流、クロック信号ｓｗ＿ｃｌｋのクロック周波数Ｆｓ、および量子化レベルのステップ・サイズを含む。その漸近的ＤＣ利得および漸近的高周波利得を含むループ・フィルタ１１０５の周波数応答は、ＤＣ－ＤＣコンバータの上記で説明した固定構成要素および可変構成要素の最悪のパラメータ値においてさえもフィードバック・ループの安定性を保証するように設計される。
【0076】
充電式リチウム・イオン・バッテリによって給電される補聴器用途のために設計されたＳＣ ＤＣ－ＤＣコンバータ４００の１つの２：１降圧の実施形態によれば、以下の例示的な設計パラメータ、すなわち、１ｍＡと１０ｍＡとの間にあるＶｏｕｔにおける負荷電流、約４．２Ｖの公称ＤＣ入力電圧、１．８ＶのＤＣ出力電圧、出力キャパシタンスＣｏｕｔ＝４μＦ、Ｆｓ＝２５０ｋＨｚ－１ＭＨｚ、５３Ｈｚにおけるループ・フィルタのローパス・ポール、２７ｋＨｚにおける第２のコーナ周波数、６９ｄＢのループ・フィルタのＤＣ利得、１６ｄＢのループ・フィルタの高周波利得が利用される。
【0077】
ループ・フィルタ１１０５は、アナログ・フィルタまたは離散時間フィルタ、たとえば、固定スイッチド・キャパシタＰＩフィルタまたはプログラマブル・スイッチド・キャパシタＰＩフィルタを備えてもよく、第１のコーナ周波数および／または第２のコーナ周波数などの特定のフィルタ特性は、プログラム可能であってもよく、電圧レギュレータ回路によって制御されてもよい。当業者は、ループ・フィルタ１１０５および誤差信号発生器１００１が、たとえば、差動入力スイッチド・キャパシタＰＩフィルタとして一体的に形成されてもよいことを理解するであろう。
【0078】
多レベル量子化器１０１０の出力において供給されるデジタル信号は、スイッチ・セグメント選択バス４０４におけるバイナリ・コードがローパス・フィルタリングされた出力信号εＬの振幅またはレベルを直接反映するように、先に説明したスイッチ・セグメント選択バス４０４（ｇｓｗ＿ｓｅｌ＜０：７＞）上に直接符号化されてもよい。この符号化の原理は、しばしば「サーモメータ・コーディング」と呼ばれる。
【0079】
図示された実施形態では、チャージ・ポンプ回路１００の第１、第２、第３、および第４の制御可能な半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４の各々は、スイッチ・セグメント制御信号のそれぞれのセットによって駆動される８つの個別に制御可能なスイッチ・セグメントを備える。当業者は、第１、第２、第３、および第４の制御可能な半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４の各々、または少なくとも１つは、８つ未満の個別に制御可能なスイッチ・セグメント、または８つよりも多くの個別に制御可能なスイッチ・セグメント、たとえば、妥当な回路の複雑さを保つために、２～１６の個別に制御可能なスイッチ・セグメントを備えてもよいことが理解されよう。複数の個別に制御可能なスイッチ・セグメントのオン抵抗は、実質的に同一であってもよく、または異なってもよい。複数の個別に制御可能なスイッチ・セグメントは、制御可能な半導体スイッチの各々の入力端子と出力端子との間に並列に結合されてもよい。ＳＷ１およびＳＷ２のそれぞれのスイッチ・セグメントに印加されるスイッチ・セグメント制御信号の第１および第２のセットは、先に説明したデジタル・スイッチ・アレイ・コントローラによって第１のクロック位相から導出される。ＳＷ３およびＳＷ４のそれぞれのスイッチ・セグメントに印加されるスイッチ・セグメント制御信号の第３および第４のセットは、先に説明したデジタル・スイッチ・アレイ・コントローラによって第２のクロック位相から導出される。この構成は、デジタル制御信号の振幅に従って８つの半導体スイッチに対して８つの個別に制御可能なスイッチ・セグメントの変化するサブセットを選択することによって、コンバータ動作中に、電圧レギュレータ４０１ａが半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４の各々の可変または適応コンダクタンスを提供することを可能にする。スイッチ・セグメントの同じサブセットは、好ましくは、デジタル・スイッチ・アレイ・コントローラのスイッチ制御方式／機構の単純なレイアウトおよび符号化のために、デジタル制御信号の特定のレベルまたは振幅について、半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４の各々に対して利用される。
【0080】
したがって、デジタル制御信号の最大レベルにおいて、スイッチ・セグメント選択バス４０４（ｇｓｗ＿ｓｅｌ＜０：７＞）上のバイナリ値８は、「１１１１１１１１」としてコード化されてもよく、この値は、半導体スイッチの各々の８つの個別に制御可能なスイッチ・セグメントのすべてをターンオンし、そのオン状態にある半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４の各々の最大コンダクタンス、すなわち、最小抵抗を提供する。２などのデジタル制御信号のより小さいレベルは、サーモメータ符号化により、スイッチ・セグメント選択バス４０４上に対応するより小さいバイナリ値、たとえば、「００００００１１」を生成する。この振幅レベルは、電圧レギュレータ４０４ａに、各半導体スイッチの８つの個別に制御可能なスイッチ・セグメントの２つのセグメントのみをターンオンまたは活性化させ、それは、上記で説明した最大コンダクタンスと比較して各制御可能な半導体スイッチの４倍小さいコンダクタンスをもたらす。したがって、出力電圧レギュレータ４０１ａの本実施形態は、８つのスイッチ・コンダクタンス値のセットから、第１、第２、第３、および第４の制御可能な半導体スイッチの各々のスイッチ・コンダクタンス値Ｇｓｗを選択することができる。したがって、電圧レギュレータ４０１ａのいくつかの実施形態は、各半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４のコンダクタンスが、そのオン状態においてデジタル制御信号の振幅を追跡するように、それぞれのセグメント・セブセットを選択するように構成されてもよい。デジタル制御信号の大きい振幅は、スイッチド・キャパシタＤＣ－ＤＣコンバータの目標のまたは所望のＤＣ出力電圧ＶｏｕｔとＤＣ基準電圧Ｖｒｅｆとの間の大きい差を示すので、各半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４のコンダクタンスは、デジタル制御信号の振幅が増加するにつれて増加していてもよく、逆も同様である。
【0081】
当業者は、チャージ・ポンプ回路の半導体スイッチの各々、または少なくとも１つをセグメント化することによって、半導体スイッチの電気コンダクタンスが、スイッチド・キャパシタＤＣ－ＤＣコンバータのＤＣ出力電圧Ｖｏｕｔを制御または調整するために電圧レギュレータによって制御または利用され得ることを理解するであろう。出力電圧の調整は、上記で説明したように、半導体スイッチの調節可能なコンダクタンスによって提供されるスイッチド・キャパシタＤＣ－ＤＣコンバータの可変損失抵抗Ｒｅｑを考慮することによって理解され得る。チャージ・ポンプ回路内のセグメント化された半導体スイッチの有益な利点は、各半導体スイッチの複数の個別に制御可能なスイッチ・セグメントの小さい部分、すなわち、サブセットのみが小さい負荷において活性化される必要があることである。この特徴は、そのような軽い負荷条件下で、制御可能な半導体スイッチをオン、オフすることによって生じるスイッチング損失を低減し、制御可能な半導体スイッチ内のピーク電流を低減する。
【0082】
図９Ａは、先に説明した回路ブロックに加えて、上記で説明したように出力電圧レギュレータ４０１ａによって生成されたクロック信号ｓｗ＿ｃｌｋの周波数を選択するクロック周波数セレクタ１０１５を備える出力電圧レギュレータ４０１ａを概略的に示す。出力電圧レギュレータは、好ましくは、３つ以上、４つ以上、または５つ以上の固定クロック周波数、たとえば、２～８の固定クロック周波数などの、固定クロック周波数の定義済みのセットを生成するように構成された調節可能なクロック発生器（図示せず）を備える。出力電圧レギュレータは、スイッチド・キャパシタＤＣ－ＤＣコンバータのＤＣ出力電圧Ｖｏｕｔを調整するための追加のまたは代替の制御機構を提供するために、デジタル制御信号のレベルまたは振幅に従って固定クロック周波数の定義済みのセットのこれらの個々の固定クロック周波数間で切り替えるように構成される。この出力電圧調整機構は、１つまたは複数のフライング・キャパシタの切替えに関連する等価出力抵抗を表す、スイッチド・キャパシタＤＣ－ＤＣコンバータの損失抵抗Ｒｅｑの第１の抵抗成分の変動を考慮することによって理解され得る。
【0083】
固定クロック周波数の定義済みのセットの提供は、システム・レベルの周波数計画を可能にし、この計画では、本スイッチド・キャパシタＤＣ－ＤＣコンバータは、システムの残りの部分が、ノイズに対して感度が低いか、または、少なくとも、ノイズに対して感度が低下している周波数においてのみノイズ妨害を発生する。システム・レベルへの言及は、以下にさらに詳細に説明するように、本スイッチド・キャパシタＤＣ－ＤＣコンバータがＤＣ電源目的のために利用されるべき、補聴器などの完全にポータブルな通信デバイスを意味する。固定クロック周波数の定義済みのセットの個々のクロック周波数は、好ましくは、整数倍、たとえば、２、３、４、または８によって関連付けられる。このようにして、ＤＣ出力電圧上のリプル・ノイズ成分、および放射される電磁ノイズ成分は、これらの個々のクロック周波数間のスイッチングにもかかわらず、周波数スペクトルの既知の明確な領域に配置される。
【0084】
図５は、図９Ａに示す出力電圧レギュレータ４０１ａによって生成されるローパス・フィルタリングされた制御信号εＬ「制御信号」の例示的な波形５０２をグラフ５００において示す。出力電圧レギュレータ４０１ａは、８レベル量子化器またはＡ／Ｄコンバータを備える。チャージ・ポンプ回路の半導体スイッチ、たとえば、ＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４のそれぞれは、８つの個別に制御可能なスイッチ・セグメントを備える。出力電圧レギュレータ４０１ａは、少なくともクロック周波数２５０ｋＨｚ、５００ｋＨｚ、および１ＭＨｚからなる固定クロック周波数の定義済みのセットを生成するように構成された調節可能／プログラム可能なクロック発生器（図示せず）を備える。８レベル量子化器の８つの量子化レベルは、グラフ５００上の水平の点線によって示され、個別に制御可能なスイッチ・セグメントのサブセットの対応する選択は、列５０５において示され、Ｇｓｗ６が６つの活性スイッチ・セグメントに対応し、Ｇｓｗ２が２つの活性スイッチ・セグメントに対応する、などである。グラフ５２０もまた、ローパス・フィルタリングされた制御信号εＬの変化するレベルに応じて出力電圧レギュレータ４０１ａによって実行される個別に制御可能なスイッチ・セグメントの動的または適応的なサブセットの選択を示し、ｙ軸は、活性スイッチ・セグメントの数が時間とともにどのように変化するのかを示す。
【0085】
グラフ５１０は、ローパス・フィルタリングされた制御信号εＬの変化するレベルに応じて出力電圧レギュレータ４０１ａによって実行されるクロック周波数の動的または適応的な選択を示す。瞬時クロック周波数の選択はまた、クロック周波数選択がどのように活性スイッチ・セグメントの特定のセットに結合されるのかを示す列５０７に示され、すなわち、５つまたは６つの活性スイッチ・セグメントＧｓｗ５、Ｇｓｗ４が、最も高い１ＭＨｚクロック周波数に結合される、などである。出力電圧レギュレータ４０１ａの調節可能なクロック周波数／スイッチング周波数は、第１、第２、第３、および第４の制御可能な半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４、ならびにＤＣ－ＤＣコンバータの他のスイッチド構成要素におけるスイッチング損失を最小にするという利点のために、高い周波数が重い負荷条件下で選択され得、低いスイッチング周波数が軽い負荷条件下で選択され得るように、変化する負荷条件にＤＣ－ＤＣコンバータの柔軟な適応機構を提供する。
【0086】
図９Ｂは、出力電圧レギュレータ４０１ｂの第２の実施形態の簡略化されたブロック図を示す。出力電圧レギュレータ４０１ｂは、制御信号または誤差信号εを決定するために、ＳＣ ＤＣ－ＤＣコンバータ４００の目標ＤＣ出力電圧を示すＤＣ基準電圧Ｖｒｅｆと、フィードバック電圧Ｖｏｕｔとを減算するように構成された、誤差信号発生器、たとえば、減算回路１１０１などの、上記で説明したものに対応するいくつかの回路ブロックを備える。出力電圧レギュレータ４０１ｂはまた、ループ・フィルタ１１０５と、上記で説明したように、所定のサンプリング周波数において、ローパス・フィルタリングされた制御信号εＬを対応するデジタル制御信号に変換するように構成された多レベル量子化器１１１０、すなわち、Ａ／Ｄコンバータとを備える。出力電圧レギュレータ４０１ｂは、スイッチ・セグメント選択バス４０４（ｇｓｗ＿ｓｅｌ＜０：７＞）およびクロック信号ｓｗ＿ｃｌｋを介して、チャージ・ポンプ回路の制御可能な半導体スイッチ、たとえば、ＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４にトグル・トリガ制御方式を実装するデジタル・スイッチ・アレイ・コントローラ１１２０を備える。デジタル・スイッチ・アレイ・コントローラ１１２０は、必要なとき、クロック信号ｓｗ＿ｃｌｋのみをチャージ・ポンプ回路にトグルするように構成される。デジタル・スイッチ・アレイ・コントローラ１１２０は、現在のクロックまたはスイッチング周波数のために、制御可能な半導体スイッチの各々の最小スイッチ・コンダクタンスを使用するように構成される。この制御機構は、クロック信号の周波数スペクトルが時間とともに変化し、推定または制御することが困難であるように、出力電圧レギュレータ４０１ｂによって生成されるクロック信号ｓｗ＿ｃｌｋ６２５の非反復波形を提供する。
【0087】
グラフ６００は、図９Ｂに示す出力電圧レギュレータ４０１ｂによって生成されるローパス・フィルタリングされた制御信号εＬ「制御信号」の例示的な波形６０２を示す。出力電圧レギュレータ４０１ｂは、８レベル量子化器またはＡ／Ｄコンバータを備える。チャージ・ポンプ回路の半導体スイッチ、たとえば、ＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４の各々は、８つの個別に制御可能なスイッチ・セグメントを備える。８レベル量子化器の８つの量子化レベルは、グラフ６００上の水平の点線によって示され、個別に制御可能なスイッチ・セグメントのサブセットの対応する選択は、グラフ６１０、６２０、および６３０で示され、活性スイッチ・セグメントの数と、それによって増加するスイッチ・コンダクタンスとは、ｙ軸上に示される。ｘ軸は、活性スイッチ・セグメントの数が時間とともにどのように変化するのかを示すために時間を示す。グラフ６１０、６２０、および６３０は、「ノーマル」、「ソフト・チョップ」、および「ハード・チョップ」と称される出力電圧レギュレータ４０１ｂの異なる動作条件を示す。「ノーマル」モードでは、デジタル・スイッチ・アレイ・コントローラは、ローパス・フィルタリングされた制御信号εＬ「制御信号」波形６０２が量子化レベルと上向きに交差するときにのみ作用する。ローパス・フィルタリングされた制御信号が量子化レベルを超えると、クロックがトグルされ、直前に通過した量子化レベルに関連するスイッチ・コンダクタンスがオンにされる。一方、ローパス・フィルタリングされた制御信号が、量子化レベル未満に再び低下すると、コンダクタンス・スイッチングは実行されず、これは、スイッチ・セグメントが非常にまれにしかスイッチングしないので低電力消費につながる。グラフ６３０上に示すハード「チョップ」モードおよびグラフ６２０上に示すソフト・チョップモードでは、ローパス・フィルタリングされた制御信号が量子化レベルと下向きに交差することが利用される。この追加的な情報は、負荷への電荷移動を低減するために使用され得る。クロック信号６０４（ｓｗ＿ｃｌｋ）は、ローパス・フィルタリングされた制御信号と量子化レベルとの立ち上がり交差の検出に応答してトグルされる。しかしながら、しばしば、このトグルは、多すぎる電荷が負荷に移動することにつながり、したがって、ＤＣ出力電圧は、所望のまたは目標のＤＣ出力電圧を特定の量だけ超えることになる。これは、ローパス・フィルタリングされた制御信号を何分の一かに減少させる。これらの「チョッピング」モードでは、デジタル・スイッチ・アレイ・コントローラは、量子化レベルの立ち下がり交差のこの追加の情報を使用してチャージ・ポンプ回路への電荷移動を低減することによって応答する。「ソフト・チョップ」モードにおける量子化レベルの下向きの交差に応答して、スイッチ・コントローラは、電荷移動を低減するために、現在オン状態の最も高いコンダクタンスを有するスイッチ・セグメントを、または、それらが同じコンダクタンスを有する場合、スイッチ・セグメントのいずれかをオフに切り替える。「ハード・チョップ」モードにおける量子化レベルの下向きの交差に応答して、コントローラは、すべてのスイッチ・セグメントをオフにする。しかしながら、一般に、任意の数の個別のスイッチ・セグメントが、量子化レベルの下向きの交差に応答してオフにされ得る。
【0088】
図９Ｃは、出力電圧レギュレータ４０１ｃの第３の実施形態の簡略化されたブロック図を示す。出力電圧レギュレータ４０１ｃは、制御信号または誤差信号εを決定するために、ＳＣ ＤＣ－ＤＣコンバータ４００の所望のまたは目標のＤＣ出力電圧を示すＤＣ基準電圧Ｖｒｅｆと、フィードバック電圧Ｖｏｕｔとを減算するように構成された、誤差信号発生器、たとえば、減算回路１２０１などの、上記で説明したものに対応するいくつかの回路ブロックを備える。出力電圧レギュレータ４０１はまた、ループ・フィルタ１２０５と、上記で説明したように、所定のサンプリング周波数において、ローパス・フィルタリングされた制御信号εＬを対応するデジタル制御信号に変換するように構成された多レベル量子化器１２１０、すなわち、Ａ／Ｄコンバータとを備える。出力電圧レギュレータ４０１ｃは、バイナリ加重制御方式を実装するデジタル・スイッチ・アレイ・コントローラまたは加算器１２３０を備える。デジタル・スイッチ・アレイ・コントローラ１２３０は、２Ｎの可能なスイッチ・コンダクタンス値を提供するために、バイナリ数として重み付けされた８つのまたは任意の他の特定の整数の個別に制御可能なスイッチ・セグメントを選択することができ、Ｎは、チャージ・ポンプ回路の各々の制御可能な半導体スイッチの個々のスイッチ・セグメントの数である。この制御機構または方式は、制御可能な半導体スイッチ、たとえば、ＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４に対してはるかにすぐれたコンダクタンス分解能を提供し、単に８つの可能なコンダクタンス値を使用する出力電圧レギュレータ４０１ａ、４０１ｂの上記で説明した第１および第２の実施形態のより限定されたコンダクタンス分解能によって引き起こされる特定の欠点を排除することができる。デジタル・スイッチ・アレイ・コントローラまたは加算器１２３０は、固定または可変加算器クロック周波数においてクロックされる。デジタル・スイッチ・アレイ・コントローラの例示的な実施形態によれば、クロック周波数は、２ＭＨｚ、１ＭＨｚ、および５００ｋＨｚを含む個々のクロック周波数の固定セット間で調整され得る。２ＭＨｚのクロック周波数において、各々の制御可能な半導体スイッチのスイッチ・コンダクタンス値Ｇｓｗは、クロック信号の立ち上がりと立ち下がりの両方において更新されてもよい。これは、ＤＣ出力電圧における最小の電圧リプルと、正確な出力電圧レギュレーションとを提供する。たとえば、１ＭＨｚまたは５００ｋＨｚへのクロック信号の低減は、より大きいリプル電圧につながるが、多レベル量子化器における低減した電力消費の利点を有する。
【0089】
図７は、例示的な８レベル量子化器を備える図９Ｃに示す出力電圧レギュレータ４０１ｃによって生成されるローパス・フィルタリングされた制御信号εＬ「制御信号」の例示的な波形７０２をグラフ７００において示す。チャージ・ポンプ回路の半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４の各々は、第１、第２、第３、および第４の制御可能な半導体スイッチの各々の２５５の個別に選択可能なスイッチ・コンダクタンス値Ｇｓｗをもたらす８つのバイナリ加重された個別に制御可能なスイッチ・セグメントを備える。出力電圧レギュレータ４０１ｃはまた、出力電圧レギュレータ４０１ａにおいて生成されるクロック信号ｓｗ＿ｃｌｋの周波数を選択するクロック周波数セレクタ１２１５を備えてもよい。クロック周波数セレクタ１２１５は、少なくとも、クロック周波数２５０ｋＨｚ、５００ｋＨｚ、および１ＭＨｚからなる固定クロック周波数の定義済みのセットを生成するように構成される。多レベル量子化器の量子化レベルのサブセットは、グラフ７００上に水平の点線で示され、デジタル制御信号の振幅は、加算器１２３０によって各々の制御可能な半導体スイッチの現在のコンダクタンス値に加算されるか、またはそこから減算されるコンダクタンス値を決定する。図示の実施形態は、列７０５によって示されるコンダクタンス値＋１／＋２／＋４および－１／－２／－４を使用するが、コンダクタンス・レベルのこの選択は、他の実施形態では異なってもよい。所定の加算器クロック周波数においてデジタル・スイッチ・アレイ・コントローラまたは加算器１２３０によって実行される加算は、各々の制御可能な半導体スイッチに対応して計算されたコンダクタンス値、たとえば、「１０３」、「１０１」、「９８」などを示す行７０７の下の垂直矢印７１２のセットによって示される。
【0090】
出力電圧レギュレータ４０１ｃは、
－ １と１００との間のＧｓｗ＞Ｆｓ＝２５０ｋＨｚ、
－ １０１と２００との間のＧｓｗ＞Ｆｓ＝５００ｋＨｚ、
－ ２０１と２５６との間のＧｓｗ＞Ｆｓ＝１ＭＨｚ、
などの比較的単純なマッピング・ルールを使用して、第１、第２、第３、および第４の制御可能な半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４の各々の現在のスイッチ・コンダクタンスに基づいて、クロック信号ｓｗ＿ｃｌｋの現在のクロック周波数Ｆｓを選択するように構成される。
－ １と１００との間のＧｓｗ＞Ｆｓ＝２５０ｋＨｚ、
－ １０１と２００との間のＧｓｗ＞Ｆｓ＝５００ｋＨｚ、
－ ２０１と２５６との間のＧｓｗ＞Ｆｓ＝１ＭＨｚ、
などの比較的単純なマッピング・ルールを使用して、第１、第２、第３、および第４の制御可能な半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４の各々の現在のスイッチ・コンダクタンスに基づいて、クロック信号ｓｗ＿ｃｌｋの現在のクロック周波数Ｆｓを選択するように構成される。
【0091】
デジタル・スイッチ・アレイ・コントローラは、出力電圧レギュレータ４０１ｃがデジタル制御信号の振幅を増加させるためにクロック周波数とスイッチ・コンダクタンスの両方を増加させること、またはその逆を保証するために、単純なマッピング・ルールを実装するように適合されてもよい。各加算器クロック周期において、たとえば、特定の値（たとえば、±１、２、４）が加算されてもよい。スイッチ・コンダクタンス値Ｇｓｗのための特定のしきい値に達すると、スイッチ・コントローラは、より高いまたはより低いクロック周波数に切り替える。スイッチ・コンダクタンス値が一定に保たれ、クロック周波数Ｆｓｗが突然倍にされた場合、コンバータの出力抵抗の非常に大きい低減が単一の加算器期間内に導入される。これは、典型的には、望ましくない影響であり、したがって、スイッチ・アレイ・コントローラは、より高いクロック周波数への切替えに応答してスイッチ・コンダクタンスの現在の値を低減するように切り替えるように構成され得る。より低いクロック周波数にジャンプするとき、対応する方式がスイッチ・アレイ・コントローラによって実施されてもよい。たとえば、スイッチ・コンダクタンス値が一定であり、クロック周波数が半分にされた場合、出力抵抗の大きい増加が起こる。出力抵抗のこの増加は、クロック周波数の低下に応答して適切な量だけスイッチ・コンダクタンス値を増加させることによって補償され得る。
【0092】
図８は、グラフ９１０、９２０、および９３０を介して出力電圧レギュレータ４０１の第４の実施形態の動作を示す。出力電圧レギュレータ４０１は、先に説明した出力電圧レギュレータ４０１の第１、第２、および第３の実施形態のいずれかと同様のチャージ・ポンプ回路１００、２００の制御可能な半導体スイッチのセグメント化された構造を有するデジタル・スイッチ・アレイを備える。チャージ・ポンプ回路の制御可能な半導体スイッチの各々は、上記で説明したようにスイッチ・セグメント制御信号のそれぞれのセットによって駆動される２～１６の個別に制御可能なスイッチ・セグメントを備えてもよい。グラフ９１０は、チャージ・ポンプ回路の制御可能な半導体スイッチの少なくとも１つ、好ましくはすべてを駆動するクロック信号の第１および第２のクロック位相Φ１、Φ２の通常の波形を示す。図示のように、各半導体スイッチのための８つの個別に制御可能なスイッチ・セグメントの特定のサブセットのすべてのスイッチは、スイッチ・コンダクタンスの突然の変化に至るのと実質的に同時に、たとえば、スイッチ・コンダクタンスＧｓｗがゼロから４に突然変化する第２のクロック位相の立ち上がりエッジ９１２においてオンにされ、後者の値は、４つの個別に制御可能なスイッチ・セグメントの例示的なサブセットが出力電圧レギュレータ４０１によって同時にオンにされることを示す。
【0093】
グラフ９２０は、出力電圧レギュレータの第４の実施形態によるチャージ・ポンプ回路の制御可能な半導体スイッチの少なくとも１つ、好ましくはすべてを駆動するクロック信号の第１および第２のクロック位相Φ１、Φ２の波形を示す。制御可能な半導体スイッチの各々は、複数、たとえば、８つの個別に制御可能なスイッチ・セグメントを順次にオンおよびオフにすることによって、徐々にまたは段階的にオンおよびオフにされる。特定の制御可能な半導体スイッチの複数の個別に制御可能なスイッチ・セグメントは、スイッチ・セグメント制御信号の対応するセットによって、オン状態とオフ状態との間で切り替えられてもよい。第２のクロック位相Φ２の立ち上がり波形エッジ９２２に示すように、スイッチ・コンダクタンスＧｓｗは、段階的にゼロから４に徐々に変化し、各段階は、問題の制御可能な半導体スイッチの追加のスイッチ・セグメントの活性化を示す。したがって、制御可能な半導体スイッチの各々は、スイッチ・セグメント制御信号間に適切な時間遅延を導入することによって、図示のように、徐々にまたは段階的に、たとえば、４つの離散的な段階においてオンにされる。同様に、第２のクロック位相Φ２の立ち下がり波形エッジ９２４によって示すように、スイッチ・コンダクタンスＧｓｗは、対応する段階的な方法で、４からゼロに徐々に変化し、各段階は、追加のスイッチ・セグメントの不活性化またはスイッチ・オフを示す。２つの隣接するスイッチ・セグメント制御信号間の時間遅延は、個別に制御可能なスイッチ・セグメントの数などの様々な設計要因に依存して変化する。いくつかの実施形態では、２つの隣接するスイッチ・セグメント制御信号間の時間遅延は、制御可能なスイッチの合計のターン・オン時間およびターン・オフ時間が８つのセグメント・スイッチのための期間時間ｔｐの０．２８～２．８％間にあり得るように、第１または第２のクロック位相の期間時間ｔｐの約０．０４～０．４％に対応してもよい。第１または第２のクロック位相の期間時間ｔｐは、１２５ｋＨｚと２ＭＨｚとの間の電圧ポンプ回路のクロックまたはスイッチング周波数に対応する０．５μｓと４μｓとの間にあってもよい。
【0094】
グラフ９３０は、チャージ・ポンプ回路のフライング・キャパシタに流入し、そこから流出する電流の電流波形ＩＣｆｌｙを概略的に示し、第１の波形９３５は、グラフ９１０上のスイッチ・セグメント選択方式のためのフライング・キャパシタ電流を示す。第２の（点線）電流波形９４０は、スイッチ・コンダクタンスＧｓｗが出力電圧レギュレータの第４の実施形態に従って時間とともに徐々に変化するグラフ９２０上に示すスイッチ・セグメントのための順次ターン・オン方式を使用するフライング・キャパシタ電流を示す。第２のフライング・キャパシタ電流波形９４０は、第１のフライング・キャパシタ電流波形９３５と比較して著しく減少した変化率ｄＩ／ｄｔを有する。この特徴は、上記で説明した第１、第２、および第３の実施形態の類似の実装形態と比較してＳＣ ＤＣ－ＤＣコンバータ４００の第４の実施形態の改善されたＥＭＩ特性をもたらす、第２のフライング・キャパシタ電流波形９４０に関連する放出された高周波の磁気的および電気的ノイズの大幅な低減をもたらす。したがって、特に、補聴器などの小型ポータブル通信デバイスについて、本ＳＣ ＤＣ－ＤＣコンバータの実施形態と他の電子回路およびアンテナ構造との統合を容易にする。
【0095】
例示的な補聴器が以下の項目に記載される。
１． バッテリ電源電圧を提供する充電式バッテリ電源と、
前記バッテリ電源電圧に結合されたＤＣ入力を備えており、前記バッテリ電源電圧をより高いまたはより低いＤＣ出力電圧に変換するためのスイッチド・キャパシタＤＣ－ＤＣコンバータと、
前記ＤＣ出力電圧に接続されている少なくとも１つの能動回路であって、少なくとも１つの能動回路の能動構成要素に通電するための前記少なくとも１つの能動回路と
を備える補聴器。
２． 前記少なくとも１つの能動回路が、Ｄ級出力増幅器を備える、項目１に記載の補聴器。
３． 制御および処理回路をさらに備え、前記制御および処理回路が、
第１のオーディオ信号を受信するための第１のオーディオ入力チャネルと、
ユーザの聴力損失に応じて補償されたマイクロフォン信号を生成するための前記オーディオ信号を受信し処理するための信号プロセッサと
を備えており、
前記補償されたマイクロフォン信号が、小型レシーバまたはスピーカに印加するための所定の変調周波数における変調出力信号を生成するために前記Ｄ級出力増幅器のオーディオ入力に印加される、項目２に記載の補聴器。
４． 前記スイッチド・キャパシタＤＣ－ＤＣコンバータが、
クロック信号を生成するように構成されたクロック発生器と、
前記クロック信号から導出される第１および第２の非重複クロック位相によって駆動されるスイッチ・アレイを備えるチャージ・ポンプ回路であって、前記スイッチ・アレイが、第１のクロック位相において、前記ＤＣ入力電圧からフライング・キャパシタを充電し、第２のクロック位相において、前記ＤＣ出力電圧に接続された出力キャパシタに前記フライング・キャパシタを放電するように構成された、チャージ・ポンプ回路と、
出力電圧レギュレータと
を備え、前記出力電圧レギュレータが、
ＤＣ基準電圧を受け取るための基準電圧入力、および前記ＤＣ出力電圧を表すフィードバック電圧を受け取るためのフィードバック電圧入力と、
前記ＤＣ基準電圧と前記フィードバック電圧とを組み合わせて制御信号を決定するように構成された誤差信号発生器と、
前記制御信号を受信してローパス・フィルタリングし、ローパス・フィルタリングされた制御信号を生成するように構成されたループ・フィルタと、
所定のサンプリング周波数において前記ローパス・フィルタリングされた制御信号を対応するデジタル制御信号に変換するように構成された多レベル量子化器と、
前記クロック信号およびデジタル制御信号に基づいて前記チャージ・ポンプ回路のための前記第１および第２の非重複クロック位相を生成するように構成されたスイッチ・アレイ・コントローラと
を備える、項目１から３のいずれか一項に記載の補聴器。
５． 前記クロック発生器が、２～８の固定クロック周波数などの、個別に選択可能な固定クロック周波数の定義済みのセットを生成するように構成された、項目４に記載の補聴器。
６． 前記出力電圧レギュレータが、前記Ｄ級出力増幅器の前記所定の変調周波数に従って、前記固定クロック周波数の定義済みのセットからクロック周波数を選択するように構成された、項目５に記載の補聴器。
７． 前記固定クロック周波数の定義済みのセットの各クロック周波数が、前記Ｄ級出力増幅器の前記所定の変調周波数の整数倍である、項目６に記載の補聴器。
８． 前記スイッチド・キャパシタＤＣ－ＤＣコンバータの前記クロック信号が、前記Ｄ級出力増幅器の前記所定の変調周波数を設定するクロック信号と同期している、項目６または７に記載の補聴器。
９． 前記充電式バッテリ電源が、少なくとも１つのリチウム・イオン・バッテリ・セルを備える、項目４から８のいずれか一項に記載の補聴器。
１０． 前記多レベル量子化器の所定のサンプリング周波数が、前記クロック信号の前記クロック周波数の２倍に等しい、項目４から９のいずれか一項に記載の補聴器。
１１． 前記チャージ・ポンプ回路の前記スイッチ・アレイが、複数の制御可能な半導体スイッチを備え、前記複数の制御可能な半導体スイッチの中で、少なくとも第１および第２の制御可能な半導体スイッチが、前記第１のクロック位相によって駆動され、少なくとも第３および第４の制御可能な半導体スイッチが、前記第２のクロック位相によって駆動される、項目４から１０のいずれか一項に記載の補聴器。
１２． 前記第１および第２の制御可能な半導体スイッチが各々、前記第１のクロック位相からそれぞれ導出されるスイッチ・セグメント制御信号の第１および第２のセットによって駆動される複数の個別に制御可能なスイッチ・セグメントを備え、
前記第３および第４の制御可能な半導体スイッチの各々が、前記第２のクロック位相からそれぞれ導出されるスイッチ・セグメント制御信号の第３および第４のセットによって駆動される複数の個別に制御可能なスイッチ・セグメントを備える、項目１１に記載の補聴器。
１３． 前記出力電圧レギュレータが、前記第１、第２、第３、および第４の制御可能な半導体スイッチのうちの１つまたは複数について、前記デジタル制御信号の振幅に従って、前記複数の個別に制御可能なスイッチ・セグメントのそれぞれのセグメント・サブセットを選択するように構成された、項目１２に記載の補聴器。
１４． 前記出力電圧レギュレータが、
前記スイッチ・セグメント制御信号の第１のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第１の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように、および／または、
前記スイッチ・セグメント制御信号の第２のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第２の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように、および／または、
前記スイッチ・セグメント制御信号の第３のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第３の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように、および／または、
前記スイッチ・セグメント制御信号の第４のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第４の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように構成された、項目１２または１３に記載の補聴器。
１５． 前記出力電圧レギュレータが、前記デジタル制御信号の前記振幅に従って、前記固定クロック周波数の定義済みのセットの個々のクロック周波数間で切り替えるように構成された、項目１４に記載の補聴器。
１． バッテリ電源電圧を提供する充電式バッテリ電源と、
前記バッテリ電源電圧に結合されたＤＣ入力を備えており、前記バッテリ電源電圧をより高いまたはより低いＤＣ出力電圧に変換するためのスイッチド・キャパシタＤＣ－ＤＣコンバータと、
前記ＤＣ出力電圧に接続されている少なくとも１つの能動回路であって、少なくとも１つの能動回路の能動構成要素に通電するための前記少なくとも１つの能動回路と
を備える補聴器。
２． 前記少なくとも１つの能動回路が、Ｄ級出力増幅器を備える、項目１に記載の補聴器。
３． 制御および処理回路をさらに備え、前記制御および処理回路が、
第１のオーディオ信号を受信するための第１のオーディオ入力チャネルと、
ユーザの聴力損失に応じて補償されたマイクロフォン信号を生成するための前記オーディオ信号を受信し処理するための信号プロセッサと
を備えており、
前記補償されたマイクロフォン信号が、小型レシーバまたはスピーカに印加するための所定の変調周波数における変調出力信号を生成するために前記Ｄ級出力増幅器のオーディオ入力に印加される、項目２に記載の補聴器。
４． 前記スイッチド・キャパシタＤＣ－ＤＣコンバータが、
クロック信号を生成するように構成されたクロック発生器と、
前記クロック信号から導出される第１および第２の非重複クロック位相によって駆動されるスイッチ・アレイを備えるチャージ・ポンプ回路であって、前記スイッチ・アレイが、第１のクロック位相において、前記ＤＣ入力電圧からフライング・キャパシタを充電し、第２のクロック位相において、前記ＤＣ出力電圧に接続された出力キャパシタに前記フライング・キャパシタを放電するように構成された、チャージ・ポンプ回路と、
出力電圧レギュレータと
を備え、前記出力電圧レギュレータが、
ＤＣ基準電圧を受け取るための基準電圧入力、および前記ＤＣ出力電圧を表すフィードバック電圧を受け取るためのフィードバック電圧入力と、
前記ＤＣ基準電圧と前記フィードバック電圧とを組み合わせて制御信号を決定するように構成された誤差信号発生器と、
前記制御信号を受信してローパス・フィルタリングし、ローパス・フィルタリングされた制御信号を生成するように構成されたループ・フィルタと、
所定のサンプリング周波数において前記ローパス・フィルタリングされた制御信号を対応するデジタル制御信号に変換するように構成された多レベル量子化器と、
前記クロック信号およびデジタル制御信号に基づいて前記チャージ・ポンプ回路のための前記第１および第２の非重複クロック位相を生成するように構成されたスイッチ・アレイ・コントローラと
を備える、項目１から３のいずれか一項に記載の補聴器。
５． 前記クロック発生器が、２～８の固定クロック周波数などの、個別に選択可能な固定クロック周波数の定義済みのセットを生成するように構成された、項目４に記載の補聴器。
６． 前記出力電圧レギュレータが、前記Ｄ級出力増幅器の前記所定の変調周波数に従って、前記固定クロック周波数の定義済みのセットからクロック周波数を選択するように構成された、項目５に記載の補聴器。
７． 前記固定クロック周波数の定義済みのセットの各クロック周波数が、前記Ｄ級出力増幅器の前記所定の変調周波数の整数倍である、項目６に記載の補聴器。
８． 前記スイッチド・キャパシタＤＣ－ＤＣコンバータの前記クロック信号が、前記Ｄ級出力増幅器の前記所定の変調周波数を設定するクロック信号と同期している、項目６または７に記載の補聴器。
９． 前記充電式バッテリ電源が、少なくとも１つのリチウム・イオン・バッテリ・セルを備える、項目４から８のいずれか一項に記載の補聴器。
１０． 前記多レベル量子化器の所定のサンプリング周波数が、前記クロック信号の前記クロック周波数の２倍に等しい、項目４から９のいずれか一項に記載の補聴器。
１１． 前記チャージ・ポンプ回路の前記スイッチ・アレイが、複数の制御可能な半導体スイッチを備え、前記複数の制御可能な半導体スイッチの中で、少なくとも第１および第２の制御可能な半導体スイッチが、前記第１のクロック位相によって駆動され、少なくとも第３および第４の制御可能な半導体スイッチが、前記第２のクロック位相によって駆動される、項目４から１０のいずれか一項に記載の補聴器。
１２． 前記第１および第２の制御可能な半導体スイッチが各々、前記第１のクロック位相からそれぞれ導出されるスイッチ・セグメント制御信号の第１および第２のセットによって駆動される複数の個別に制御可能なスイッチ・セグメントを備え、
前記第３および第４の制御可能な半導体スイッチの各々が、前記第２のクロック位相からそれぞれ導出されるスイッチ・セグメント制御信号の第３および第４のセットによって駆動される複数の個別に制御可能なスイッチ・セグメントを備える、項目１１に記載の補聴器。
１３． 前記出力電圧レギュレータが、前記第１、第２、第３、および第４の制御可能な半導体スイッチのうちの１つまたは複数について、前記デジタル制御信号の振幅に従って、前記複数の個別に制御可能なスイッチ・セグメントのそれぞれのセグメント・サブセットを選択するように構成された、項目１２に記載の補聴器。
１４． 前記出力電圧レギュレータが、
前記スイッチ・セグメント制御信号の第１のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第１の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように、および／または、
前記スイッチ・セグメント制御信号の第２のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第２の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように、および／または、
前記スイッチ・セグメント制御信号の第３のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第３の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように、および／または、
前記スイッチ・セグメント制御信号の第４のセットを介して前記複数の個別に制御可能なスイッチ・セグメントを順次にターン・オンおよびターン・オフすることによって、前記第４の制御可能な半導体スイッチのオン状態とオフ状態との間で切り替えるように構成された、項目１２または１３に記載の補聴器。
１５． 前記出力電圧レギュレータが、前記デジタル制御信号の前記振幅に従って、前記固定クロック周波数の定義済みのセットの個々のクロック周波数間で切り替えるように構成された、項目１４に記載の補聴器。
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図9C】